JPH10209995A

JPH10209995A - 伝送装置

Info

Publication number: JPH10209995A
Application number: JP1269197A
Authority: JP
Inventors: Katsuichi Ohara; 克一大原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-01-27
Filing date: 1997-01-27
Publication date: 1998-08-07
Anticipated expiration: 2017-01-27
Also published as: US6314097B1; JP3765899B2

Abstract

(57)【要約】【課題】ライン終端部の処理を軽減して、オーバヘッ
ド情報を効率よく処理できる伝送装置を提供する。【解決手段】オーバヘッド情報を有する信号を伝送す
る伝送路を複数終端する伝送装置において、各伝送路上
の信号のオーバヘッド情報を収集して終端する終端部６
４、６５、８０を具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光通信ネットワーク
で用いられる光伝送装置に関し、特に同期ディジタル・
ハイアラーキを用いた光通信ネットワークで用いられる
光伝送装置に関する。

【０００２】光通信ネットワークは、電話、ファクシミ
リ、画像等のデータを統合して広帯域サービスを提供す
る手段として実用化されている。光通信ネットワークの
ユーザ・網インタフェースは国際標準化されており、同
期ディジタル・ハイアラーキ（Ｓｙｎｃｈｒｏｎｏｕｓ
ＤｉｇｉｔａｌＨｉｅｒａｒｃｙ：ＳＤＨ）として
知られている（ＣＣＩＴＴ勧告Ｇ７０７、Ｇ７０８、Ｇ
７０９）。このＳＤＨに準拠したネットワークとして、
例えば北米ではＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ
ＯｐｔｉｃａｌＮＥＴｗｏｒｋ）として実用化されて
いる。

【０００３】

【従来の技術】はじめに、ＳＯＮＥＴについて、簡単に
説明する。なお、ＳＯＮＥＴについては、例えば次の文
献に詳述されている：ＷｉｌｌｉａｍＳｔａｌｌｉｎ
ｇｓ、”ＩＳＤＮａｎｄＢｒｏａｄｂａｎｄＩＳ
ＤＮ、ＭａｃｍｉｌｌａｎＰｕｂｌｉｓｈｉｎｇＣ
ｏｍｐａｎｙ、１９９２、ｐｐ．５４６−５５８。

【０００４】ＳＯＮＥＴでは、多重化された光信号（Ｏ
ｐｔｉｃａｌＣａｒｒｉｅｒ：ＯＣ）を伝送する。伝
送装置では、この光信号と電気信号との変換処理を行
う。この電気信号は、同期トランスポート信号（Ｓｙｎ
ｃｈｒｏｎｏｕｓＴｒａｎｓｐｏｒｔＳｉｇｎａｌ
ｓ：ＳＴＳ）と呼ばれる。。ＳＯＮＥＴの基本伝送速度
は５１．８４Ｍｂ／ｓである。この基本伝送速度の光信
号をＯＣ−１（ＯｐｔｉｃａｌＣａｒｒｉｅｒＬｅ
ｖｅｌＮ；ＯＣ−Ｎと略される；なお、Ｎは任意の整
数で、この例ではＮ＝１）と表記し、対応する電気信号
をＳＴＳ−１（ＳｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｐ
ｏｒｔＣａｒｒｉｅｒＬｅｖｅｌＮ；ＳＴＳ−Ｎ
と略される）と表記する。例えば、ＯＣ−１２と表記す
れば６２２．０８０Ｍｂ／ｓ（＝１２×５１．８４Ｍｂ
／ｓ）の伝送速度を有する光信号を意味する。ＳＯＮＥ
Ｔでは、上記基本伝送速度の整数倍の信号を扱う。上記
ＯＣ−１２の光信号は１２個のＳＴＳ−１信号をバイト
レベルで多重化してＳＴＳ−１２を生成し、これを光信
号に変換することで得られる。通常、ＳＴＳ−Ｎを構成
する複数の信号を多重化する際には、バイトレベルのイ
ンターリーブ処理が行われる。

【０００５】なお、ＳＯＮＥＴのＳＴＳ−３（１５５．
５２Ｍｂ／ｓ）は、ＳＤＨの同期トランスポートモジュ
ールＳＴＭ−１に相当する（ＳＴＭ：Ｓｙｎｃｈｒｏｎ
ｏｕｓＴｒａｎｐｏｒｔＭｏｄｕｌｅ）。また、上
記ＳＴＳ−１２はＳＴＭ−４に相当する。

【０００６】信号ＳＴＳ−１は、より低い伝送速度の低
次群のディジタル信号ＤＳ−０（６４ｋｂ／ｓ）、ＤＳ
−１（１．５Ｍｂ／ｓ）、ＤＳ−２（６．３Ｍｂ／ｓ）
及びＤＳ−３（４５Ｍｂ／ｓ）を順次多重化することで
得られる。図９は、ＳＯＮＥＴのネットワークの概念を
示す図である。端末１、２からの信号は伝送装置３、７
でそれぞれ多重化された後光信号に変換され、光ファイ
バケーブルで構成される伝送路８に送出される。伝送路
８中には、中継装置４、５、６が設けられている。特
に、中継装置５は信号を終端する機能（Ａｄｄ−Ｄｒｏ
ｐ）を具備する。また、図９に示すように、ＳＯＮＥＴ
ではセクション（ｓｅｃｔｉｏｎ）、ライン（ｌｉｎ
ｅ）及びパス（ｐａｔｈ）が定義される。セクションと
は、伝送装置や中継装置間の光伝送部分を示す。ライン
とは、終端機能を有する伝送装置や中継装置間の光伝送
部分を示す。また、パスとはエンド・ツー・エンドの光
伝送部分に関する。

【０００７】図１０（ａ）はＳＴＳ−１のフレームフォ
ーマットを示す図である。図示するように、信号ＳＴＳ
−１は８１０オクテットから成り、１２５μｓ毎に伝送
される。８１０オクテットは、９０オクテットの行が９
つマトリクス状に配列されてなる。換言すれば、９行×
９０列のマトリクス構成である。最初の３列（３オクテ
ット×９行）は種々の伝送に関する制御情報が格納され
るオーバヘッドを構成し、基本的に最初の３行はセクシ
ョンオーバヘッド、残りの６行はラインオーバヘッドで
ある。また９行×８７オクテットはペイロードで、この
中に９行×１オクテットのパスオーバヘッドが設けられ
ている。なお、これらのオーバヘッドを構成する制御情
報をオーバヘッド情報とも言う。

【０００８】また、図１０（ｂ）はＳＴＳ−３のフレー
ムフォーマットを示す。ＳＤＨの特徴として、積み上げ
による新たなフォーマットを作成しないものである。す
なわち、新たなＳＴＳ−３用のヘッダを設けることなく
単純にＳＴＳ−１信号をそのヘッダを含めバイト多重し
たものである。

【０００９】図１１（ａ）は、上記セクションオーバヘ
ッド及びラインオーバヘッドを示し、図１１（ｂ）は上
記パスオーバヘッドを示す。これらの各バイトの意味は
周知のものなので、ここでの説明は省略する。ＳＯＮＥ
Ｔの一例を図１２に示す。図１２に示す構成は、最も伝
送速度が高い伝送装置１０Ａ、１０Ｂ、１０Ｃ及び１０
Ｄを光ファイバケーブル１１₁及び１１₂を用いて２重
にループ状（リング状）に接続したものである。伝送装
置１０Ａ〜１０Ｄにはそれぞれ、これらの伝送装置と同
一伝送速度の伝送装置又は伝送装置１０Ａ〜１０Ｄより
も伝送速度が低い低次群の伝送装置が接続されている。
図１２の構成では、伝送装置１０Ａには、低次群の伝送
装置１２ａ、１２ｂ、１２ｃ、１２ｄ・・・が接続され
ている。伝送装置１０Ａを例にとると、伝送装置１２
ａ、１２ｂ、１２ｃ、１２ｄ等から光ファイバケーブル
１３ａ、１３ｂ、１３ｃ、１３ｄ等を介して受信した信
号を多重化して、同一光信号を伝送装置１０Ｂと１０Ｄ
の両方又はいずれか一方に送出する。なお、図１２にお
いて、便宜上、各伝送装置１０Ａ〜１０Ｄの一方をイー
スト（Ｅａｓｔ）と呼び、他方をウェスト（Ｗｅｓｔ）
と呼ぶ場合がある。図１２に示す例では、伝送装置１０
Ａのイースト側には伝送装置１０Ｄが位置し、ウェスト
側には伝送装置１０Ｂが位置している。

【００１０】なお、図１２では省略するが各伝送装置１
２ａ、１２ｂ，１２ｃ、１２ｄにはより低次群の伝送装
置が光ファイバケーブルで接続されている。このよう
に、電話器、ファックス、パソコン等の端末からの信号
を所定のハイアラーキに従い順次多重化し、伝送装置１
０Ａ〜１０Ｄを介して伝送する。また、例えば伝送装置
１０Ｂ、１０Ｄはそれぞれ中継装置（リジェネレータ）
の場合もある。

【００１１】図１３は、図１２に示す伝送装置１０Ａの
構成を示すブロック図である。伝送装置１０Ａは複数の
ライン終端部２１₁、２１₂・・・２１_n（ｎは任意の
整数）、マルチプレクサ／デマルチプレクサ（ＭＵＸ／
ＤＭＵＸ）２２、タイムスロットアサイメント部２３
（以下、ＴＳＡ部２３という）及びＤＣＣ中継／放送部
２４を有する。ライン終端部２１₁の現用側ＯＣ−Ｎ
（Ｗ）は例えばイースト方向の光ファイバケーブル１１
₁、１１₂に接続され、予備側のＯＣ−Ｎ（Ｐ）はウェ
スト側の光ファイバケーブル１１₁、１１₂に接続され
ている。ライン終端部２１₂は例えば、光ファイバケー
ブル１３ａ（図１２では、便宜上１本の線で示してあ
る）に接続されている。光ファイバケーブル１１₁、１
１₂は例えばＯＣ−４８の光信号を伝送し、光ファイバ
ケーブル１３ａは例えばＯＣ−１２の光信号を伝送す
る。

【００１２】各ライン終端部２１₁〜２１_nは、現用回
線側のライン終端器２５ｗと予備回線側のライン終端器
２５ｐと、オーバヘッド終端器２６とを具備する。ライ
ン終端器２５ｗ、２５ｐはそれそれ、オーバヘッドを終
端（分離（ｄｒｏｐ）及び付加（ａｄｄ））する機能を
有する。すなわち、ライン終端部２５ｗ、２５ｐは光／
電気変換、スクランブル／デスクランブル、オーバヘッ
ドとデータの分離／付加等のライン終端処理を行う。ま
た、ライン終端部２５ｗ、２５ｐは、残りのデータをマ
ルチプレクサ／デマルチプレクサ２２に出力する。ま
た、ライン終端部２５ｗ、２５ｐはマルチプレクサ／デ
マルチプレクサ２２から受け取ったデータにオーバヘッ
ドを付加する。オーバヘッド終端器２６は、オーバヘッ
ド終端処理、すなわちライン終端器２５ｗ、２５ｐから
受け取ったオーバヘッドをバイト毎に分離してバイト毎
のオーバヘッド・バイトを出力する処理及びオーバヘッ
ド・バイトをライン終端器２５ｗ、２５ｐに出力して信
号に付加する処理を行う。

【００１３】マルチプレクサ／デマルチプレクサ２２
は、ライン終端部２１₁〜２１_nから受け取ったデータ
を分離してＳＴＳ−１レベルの信号に分離するデマルチ
プレクサ機能と、ＴＳＡ部２３からのＳＴＳ−１レベル
の信号を多重化処理してＳＴＳ−Ｎ（ＯＣ−Ｎとなる）
レベルの信号を出力する。例えば、ライン終端部２１₁
がＳＴＳ−４８の場合には、マルチプレクサ／デマルチ
プレクサ２２はＳＴＳ−４８を４８個のＳＴＳ−１に分
離し、またＴＳＡ部２３からの４８個のＳＴＳ−１を多
重化処理する。

【００１４】ＴＳＡ部２３はタイムスロットアサイメン
ト処理により、ＳＴＳ−１のタイムスロット上の位置を
割り付ける処理を行う。例えば、光ファイバケーブル１
１₁からのＳＴＳ−４８の信号を分離した４８個のＳＴ
Ｓ−１信号に変換し、出力すべきラインの所定のタイム
スロット位置に割り付ける。

【００１５】ＤＣＣ中継／放送部２４は、各ライン終端
部２１₁〜２１_nのオーバヘッド終端器２６から中継や
放送が必要な所定の制御データ、例えば図１１に示すデ
ータ通信用チャネルＤ１〜Ｄ１２（以下、ＤＣＣデータ
と略す）を取り出して、所定の処理を行う。これらのデ
ータ通信用チャネルＤ１〜Ｄ１２は、例えば保守者間の
データ通信用として用いられ、Ｄ１〜Ｄ３はセクション
間の通信に用いられ、Ｄ４〜Ｄ１２はライン間の通信に
用いられる。例えば、光ファイバケーブル１１ ₁からの
信号中のＤＣＣデータを複数の光ファイバケーブルに中
継する場合や、すべての光ファイバケーブルに放送する
場合には、ＤＣＣ中継／放送部２４が所定の中継／放送
処理を行う。

【００１６】上記各部は、ＣＰＵバス２６を介して接続
されたＣＰＵ２５で制御される。図１４は、図１３に示
すライン終端器２５ｗ、２５ｐの内部構成を示すブロッ
ク図である。以下、ライン終端器２５ｗの構成として説
明する。ライン終端器２５ｗは、光／電気信号変換部
（Ｏ／Ｅ）３１、デスクランブラ部（ＤＳＣＲ）３２、
フレーム同期回路部（Ｆｒａｍｅｒ）３３、オーバヘッ
ド・バイト分離部（ＯＨｄｒｏｐ）３４、信号分離部
（ＤＭＵＸ）３５、電気／光信号変換部（Ｅ／Ｏ）３
６、スクランブラ部（ＳＣＲ）３７、フレームパルス生
成部（ＰＧ）３８、オーバヘッド・バイト付加部（ＯＨ
ａｄｄ）３９、及び信号多重部（ＭＵＸ）４０を有す
る。

【００１７】光／電気信号変換部３１は、光ファイバケ
ーブル（例えばイースト側の光ファイバケーブル１
１₁）から受信した光信号を電気信号に変換する。デス
クランブラ部３２は、この電気信号にデスクランブル処
理を施す。光／電気信号変換部３１は変換した電気信号
からクロックＣＬＫを抽出し、フレーム同期回路部３３
に出力する。フレーム同期回路部３３は、デスクランブ
ル処理された信号（図１４ではＤＡＴＡと表示してあ
る）とクロックＣＬＫとからフレーム同期信号（ＳＴＳ
−１の場合の１フレームは図１２に示す９０オクテット
×９ライン）を生成し、オーバヘッド・バイト分離部３
４及び信号分離部３５に出力する。オーバヘッド・バイ
ト分離部３４は、上記信号ＤＡＴＡからオーバヘッドと
データとを分離する。分離したオーバヘッド（ＤＲＯＰ
ＯＨＢ）はオーバヘッド終端器２６へ出力される。信号
分離部３５は、フレーム同期信号に従いオーバヘッド・
バイト分離部３４からのデータをフレーム毎に分離し、
分離したデータ（ＤＲＯＰＤａｔａ）をマルチプレク
サ／デマルチプレクサ２２を介してＴＳＡ部２２に出力
する。以上が受信系である。

【００１８】送信系は、受信系で抽出されたクロックＣ
ＬＫと同一周波数のマスタークロッククロックＭＣＬＫ
で動作する。フレームパルス生成部３８はマスタークロ
ックＭＣＬＫからフレームパルスを生成し、オーバヘッ
ド・バイト付加部３９及び信号多重部４０に出力する。
信号多重部４０は、ＴＳＡ部２２からマルチプレクサ／
デマルチプレクサ２２を介して受け取ったデータ（ＡＤ
ＤＤａｔａ）をフレーム単位に多重する。オーバヘッ
ド・バイト付加部３９はオーバヘッド終端器２６からの
オーバヘッド（ＡＤＤＯＨＢ）をフレーム単位に多重
化したデータに付加する。図１４では、この状態の信号
をＤＡＴＡと表記してある。スクランブラ部３７は信号
ＤＡＴＡにスクランブル処理を施す。電気／光信号変換
部３６はスクランブラ部３７からの信号を光信号に変換
して、光ファイバケーブルに出力する。

【００１９】図１５は、オーバヘッド終端器２６の内部
構成を示すブロック図である。図１４に示すライン終端
部からのオーバヘッド（ＤＲＯＰＯＨＢ）は、受信バ
ッファ部（ＲＥＣｂｕｆ）４１、受信フレームパルス
生成部（ＲＰＧ）４２、オーバヘッド・バイト分離部
（ＤＭＵＸ）４３、オーバヘッド・バイト受信レジスタ
（ＩＮＦ−Ｒ）４４及びオーバヘッド・バイト受信シリ
アル・ポート（Ｓ−ＰＯＲＴＲ）４５を有する入力系で
処理される。また、ライン終端部へ出力されるオーバヘ
ッドバイト（ＡＤＤＯＨＢ）は、出力バッファ部（Ｏ
ＵＴｂｕｆ）４６、送信フレームパルス生成部（ＳＰ
Ｇ）４７、オーバヘッド・バイト多重部４８、オーバヘ
ッド・バイト送信レジスタ（ＩＮＦ−Ｓ）４９及びオー
バヘッド・バイト送信シリアル・ポート（Ｓ−ＰＯＲＴ
Ｓ）５０を有する出力系で処理される。

【００２０】オーバヘッド終端器２６からのオーバヘッ
ド（ＤＲＯＰＯＨＢ）は受信バッファ部４１で一旦蓄
積された後、オーバヘッド・バイト分離部４３に与えら
れる。オーバヘッド・バイト分離部４３は、受信フレー
ムパルス生成部４２が出力するフレームパルスを用い
て、受け取ったオーバヘッドをバイト単位に分離する。
分離されたオーバヘッド・バイトは、受信レジスタ４４
及び受信シリアル・ポート４５に出力される。受信レジ
スタ４４に格納されたオーバヘッド・バイトは、図１３
に示すＣＰＵ２５が処理すべきオーバヘッド・バイト
で、例えばＫ１、Ｋ２バイトからなるＡＰＳ（Ａｕｔｏ
ｍａｔｉｃＰｒｏｔｅｃｔｉｏｎＳｗｉｔｃｈｉｎ
ｇ）等のＣＰＵ２５での処理が必要なものである。受信
シリアル・ポート４５は複数のシリアルポートを有し、
ＣＰＵ２５が処理すべき以外のオーバヘッド・バイト
（ＯＨＢＲ）をポート単位に出力するもので、例えば音
声通信用のオーバヘッド・バイトＥ１、Ｅ２は、図示を
省略する音声コーデックに接続されている。中継又は放
送されるべきＤＣＣデータは、この受信シリアル・ポー
ト４５を介して、ＤＣＣ中継／放送部２４に出力され
る。

【００２１】出力系の送信レジスタ４９にはＣＰＵバス
２６からのオーバヘッド・バイトが一旦蓄積され、オー
バヘッド・バイト多重部４８に出力される。図示を省略
する各シリアルポートからのオーバヘッド・バイト（Ｏ
ＨＢＳ）及びＤＣＣ中継／放送部２４からのオーバヘッ
ド・バイトＤＣＣは、送信シリアル・ポート５０を介し
てオーバヘッド・バイト多重部４８に出力される。オー
バヘッド・バイト多重部４８は、送信フレームパルス生
成部４７がマスタクロックＭＣＬＫから生成した送信フ
レームパルスに従い、受け取ったオーバヘッド・バイト
を多重化し、出力バッファ部４６を介して、図１４に示
す信号多重部４０に出力する。

【００２２】図１６は、ＤＣＣ中継／放送部２４内部の
構成を示すブロック図である。図１５に示す各オーバヘ
ッド・バイト終端部２６の受信シリアルポート４５から
のオーバヘッド・バイトＯＨＢＲのうちＤＣＣデータは
各ライン毎に、図１３に示すＣＰＵ２５の動作クロック
に同期して、受信バッファ部（ＲＥＣｂｕｆ）５１を
介してプロトコル終端部５３に与えられる。プロトコル
終端部５３は上記動作クロックに同期して動作する。こ
のプロトコル終端部５３から出力されたオーバヘッド・
バイトＤＣＣは出力バッファ部（ＯＵＴｂｕｆ）５２
を介して、図１５に示す各オーバヘッド・バイト終端部
２６の送信シリアル・ポート５０に出力される。プロト
コル終端部５３は、マイクロプロセッサ等で構成され、
オーバヘッド・バイトＤＣＣの終端処理を行う。これに
対し、オーバヘッド・バイトＤＣＣ内に中継又は放送の
指示があった場合には、プロトコル終端部５３は受信し
たオーバヘッド・バイトＤＣＣを出力バッファ部５２を
介して対応するオーバヘッド・バイト終端部２６に出力
する（中継／放送処理）。

【００２３】

【発明が解決しようとする課題】しかしながら、上記従
来技術は次の問題点を有する。オーバヘッドは各ライン
終端部２１₁〜２１_n毎に設けられたオーバヘッド処理
器２６で終端され、バイト単位に処理される。各ライン
終端器２１₁〜２１_nがオーバヘッド・バイト終端部２
６を具備しているため、ライン終端部２１₁〜２１_nの
負担が大きく、また装置規模も大きくなってしまう。

【００２４】また、中継／放送に必要なオーバヘッド・
バイトＤＣＣは、ＤＣＣ中継／放送部２４に集められ、
ここで終端される。すなわち、一旦バイト単位に分解し
たオーバヘッド・バイトを中継や放送のためにＤＣＣ／
放送部２４に集線する必要があり、ライン終端部の数が
増えるほど信号線接続が複雑になる。また、新たに中継
や放送すべきオーバヘッド・バイトを加えるような場合
には、各ライン終端部２１₁〜２１_n及びＤＣＣ中継／
放送部２４で対応する設定、例えばバッファ５１、５２
の追加及びプロトコル終端部５３の変更を行う必要があ
り、対応が煩雑である。

【００２５】従って、本発明は上記従来技術の問題点を
解決し、ライン終端部の処理を軽減して、オーバヘッド
情報を効率よく処理できる伝送装置を提供することを目
的とする。

【００２６】

【課題を解決するための手段】請求項１に記載の発明
は、オーバヘッド情報を有する信号を伝送する伝送路を
複数収容する伝送装置において、各伝送路（ライン）上
の信号のオーバヘッド情報を収集して終端する終端部を
具備することを特徴とする伝送装置である。従来は、各
伝送路毎に終端処理をしていたが、請求項１に記載の発
明では各伝送路上の信号のオーバヘッド情報を収集して
終端するので、伝送路毎に設けられるライン終端部（実
施の形態のライン終端部６１₁等）でオーバヘッド情報
を終端する必要がなくなる。よって、ライン終端部の処
理が軽減され、オーバヘッド情報を効率よく処理でき
る。なお、オーバヘッド情報の終端部は、後述する実施
の形態のＡＴＭ処理部８０、ＡＴＭ中継／連続性保護部
６４、及びオーバヘッド処理部６５を含むものである。

【００２７】請求項２に記載の発明は、請求項１におい
て、前記終端部が、信号から分離したオーバヘッド情報
を伝送路毎にセルに格納して出力し、またセルに格納さ
れたオーバヘッド情報を信号に付加する処理を行う第１
の処理部と、該第１の処理部が出力したセル内のオーバ
ヘッド情報を取り出し、また信号に付加すべきオーバヘ
ッド情報をセルに格納して前記第１の処理部に出力する
第２の処理部とを有することを特徴とする。請求項１の
終端部の構成を規定するもので、第１の処理部でライン
毎にセル化したオーバヘッド情報を第２の処理部に収集
して処理するので、各伝送路毎にオーバヘッド情報を終
端処理するのではなく、第２の処理部でまとめて終端処
理できる。よって、ライン終端部でライン終端処理を行
う必要がなくなり、ライン終端部の処理が軽減され、オ
ーバヘッド情報を効率よく処理できる。なお、第１の処
理部は、実施の形態中のＡＴＭ処理部８０に対応し、第
２の処理部はオーバヘッド処理部６５に対応する。

【００２８】請求項３に記載の発明は、請求項２におい
て、前記第２の処理部が、前記第１の処理部から受け取
ったある伝送路からのオーバヘッド情報が他の伝送路へ
中継又は放送すべきものである場合、該オーバヘッド情
報をセルに格納して第１の処理部へ返送する処理部を有
する。オーバヘッド情報を収集した後、中継又は放送す
べきオーバヘッド情報は再びセル化して第１の処理部に
返送されるので、第２の処理部で中継又は放送すべきオ
ーバヘッド情報とその他の情報とを同様に扱うことがで
きる。すなわち、従来のＤＣＣ中継／放送部２４（図１
３）のように、中継／放送の制御を行う専用の手段を別
個に設ける必要がない。中継又は放送すべきオーバヘッ
ド情報とその他の情報とを同様に扱うことができるとい
うことは、中継又は放送すべきオーバヘッド情報を任意
に選択できることを意味するので、従来のようにＤＣＣ
中継／放送部２４やプロトコル終端部５３（図１６）を
その都度変更する必要がない。なお、上記第２の処理部
内の処理部は、実施の形態のセレクタ１３１、バッファ
１４２、セレクタ１５１に相当する。

【００２９】請求項４に記載の発明は、請求項２におい
て、前記終端部が、前記伝送路毎のセルを多重化して、
前記第１の処理部と前記第２の処理部との間で伝送する
ための第３の処理部を有することを特徴とする。セルを
多重化して伝送するので、効率よく第１及び第２の処理
部間でオーバヘッド情報を伝送することができる。な
お、第３の処理部は実施の形態中のＡＴＭ中継／連続性
保護部６４に対応する。

【００３０】請求項５に記載の発明は、請求項２におい
て、前記第３の処理部が多重化したセルを非同期で伝送
することを特徴とする。非同期であるから、各伝送路の
周波数が完全に一致していなくとも、異なる伝送路上の
オーバヘッド情報をセル化し多重化して伝送することが
できる。非同期伝送の一例は、ＡＴＭである。

【００３１】請求項６に記載の発明は、請求項２におい
て、前記第２の処理部が、取り出したオーバヘッド情報
を構成するデータを連続性を有するデータに変換するた
めの変換部を具備することを特徴とする。セル化して収
集されたオーバヘッド情報をセルから取り出した状態で
は、オーバヘッド情報はバースト性を有する。従って、
セルから取り出したオーバヘッド情報を処理できるよう
に連続性を有するデータに変換する。変換部は、実施の
形態のＤＰＬＬ回路１３３に相当する。

【００３２】請求項７に記載の発明は、請求項６におい
て、前記変換部が、オーバヘッド情報を一時記憶するメ
モリと、所定のクロックから該メモリの読み出し用クロ
ックを生成するカウンタ及びオーバヘッド情報の周波数
変動に応じて前記カウンタを制御する制御部とを含むデ
ィジタルＰＬＬ回路とを有することを特徴とする。これ
により、オーバヘッド情報の周波数変動があっても、連
続性を有するデータを平均化することができる。上記メ
モリは実施の形態のＦＩＦＯメモリ２０７に対応し、制
御部はＦＩＦＯメモリ２０７以外の図７に示すＤＰＬＬ
回路の各部である。

【００３３】請求項８に記載の発明は、請求項２におい
て、セルがＡＴＭセルであることを規定したものであ
る。

【００３４】

【発明の実施の形態】図１は、本発明の一実施の形態に
よる伝送装置のブロック図である。図示する伝送装置
は、ライン終端部６１₁、６１₂、・・・、６１_n、マ
ルチプレクサ／デマルチプレクサ６２、タイムスロット
アサイメント部（ＴＳＡ部）６３、ＡＴＭ中継／連続性
保護部６４及びオーバヘッド処理部６５を有する。オー
バヘッド処理部６５はＣＰＵバス６７に接続されてい
る。ＣＰＵバス６７にはＣＰＵ６６が接続されている。
また、オーバヘッド処理部６５には、ＤＣＣデータを処
理するデータ処理部６８が接続されている。ここで、Ａ
ＴＭとは、ＡｓｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｆｅ
ｒＭｏｄｅの略である。図１に示すＣＰＵ６６、デー
タ処理部６８は、伝送装置内部に設けてもよく、また伝
送装置外部に設けてもよい。なお、オーバヘッド処理部
６５は、後述するようにＤＣＣデータを出力するポート
以外にも複数のポート（例えば、音声コーデック接続用
のポート）を具備するが、図１では省略してある。

【００３５】本実施例の特徴を要約すると、各ライン終
端部６１₁〜６１_nではオーバヘッドを数十バイトまと
めて分離（ｄｒｏｐ）、付加（ａｄｄ）してＡＴＭ中継
／連続性保護部６４に出力する（すなわち、従来のよう
に、バイト単位に終端することはしない）。具体的に説
明すると、図１２に示すＳＴＳ−１のフォーマットの場
合、１フレームに含まれる３６オクテットのオーバヘッ
ド・バイトがまとめて分離／付加の処理される。ＡＴＭ
中継／連続性保護部６４は、各ライン終端部６１₁〜６
１_nから受け取ったオーバヘッドをＡＴＭセルに組み立
て、光ファイバケーブルで構成されるＡＴＭ伝送路６９
を介してオーバヘッド処理部６５に出力する。オーバヘ
ッド処理部６５はＡＴＭセルからオーバヘッド・バイト
を取り出し、終端する。オーバヘッド・バイトのうち中
継や放送が必要なものは、オーバヘッド処理部６５でＡ
ＴＭセルに組み立てられ、ＡＴＭ中継／連続性保護部６
４に返送される。ＡＴＭ中継／連続性保護部６４は、Ａ
ＴＭセルから中継又は放送すべきオーバヘッド・バイト
を取り出し、対応するライン終端部に出力する。

【００３６】このように、各ラインのオーバヘッドの処
理は中継や放送すべきものを含めオーバヘッド処理部６
５で一括して行われるため、各ライン終端部６１₁〜６
１_nにオーバヘッド終端部を設ける必要がなく、その負
荷を軽減できるとともに、従来のように中継や放送すべ
きオーバヘッド・バイトを集線する必要がない。また、
中継や放送すべきオーバヘッド・バイトは他のオーバヘ
ッド・バイトと同様に取り扱われるので、中継や放送す
べきオーバヘッド・バイトの追加や削除は簡単に行え
る。

【００３７】ＡＴＭ伝送を用いる理由は次の通りであ
る。各ラインのオーバヘッドは非同期である。ＡＴＭ伝
送は非同期であり、非同期のオーバヘッドを転送するに
は好都合である。ＡＴＭ伝送はセルをＡＴＭ伝送路に載
せるだけであり、ＡＴＭ伝送路の周波数とセルの周波数
が一致している必要はない。従って、ＡＴＭ伝送路の周
波数がすべてのオーバヘッドを合計した周波数より十分
に大きければ、問題はない。ただし、各ラインに周波数
変動があるとＡＴＭセルに揺らぎ（周波数変動）が生じ
る。バースト状のＡＴＭセルから抽出されたオーバヘッ
ド・バイトに揺らぎがあると、各ポートでは連続したデ
ータにならない。よって、この揺らぎを吸収してデータ
出力を平均化するために、後述するディジタルＰＬＬ
（ＤＰＬＬ）回路を用いる。なお、ＡＴＭセルの送出順
によっても揺らぎが生じる。すなわち、ＡＴＭセルはい
つも同じ周期で存在する必要がないため、ＡＴＭ伝送路
が混み合っていればＡＴＭセルが待たされるので揺らぎ
が発生する。しかしながら、この場合の揺らぎは定常的
に発生するものではなく、またこのような揺らぎは周波
数変動が大きい。最終的な各ポートでのデータの連続性
を保証ためには、このような揺らぎにＤＰＬＬ回路を追
従させる必要はない。よって、この揺らぎによる周波数
変動をしないようなＤＰＬＬ回路である必要がある。こ
のようなＤＰＬＬ回路については後述する。

【００３８】図２は、図１に示すライン終端部７１ｗ、
７１ｐの内部構成を示す図である。なお、図２中、図１
４に示す構成要素と同一のものには同一の参照番号を付
けてある。以下、便宜上、ライン終端部７１ｗとして説
明する。ライン終端部７１ｗは、図１４に示す構成に対
し、ＡＴＭ処理部８０を加えた構成である。

【００３９】ＡＴＭ処理部８０は、シリアル／パラレル
変換部（以下、Ｓ／Ｐ変換部という）８１、ＡＴＭ多重
分離部（ＭＵＸ／ＤＭＵＸ）８２、ＦＩＦＯメモリで構
成される送信データメモリ部（ＦＩＦＯ−Ｓ）８３、パ
ラレル／シリアル変換部（以下、Ｐ／Ｓ変換部という）
８４、ＦＩＦＯメモリで構成される受信データメモリ部
（ＦＩＦＯ−Ｒ）８５、及びＡＴＭフレームパルス生成
部８６を有する。オーバヘッド・バイト分離部３４で分
離されたオーバヘッド・バイトは受信データメモリ部８
５を介して、ＡＴＭ多重分離部８２に与えられる。ＡＴ
Ｍ多重分離部８２は、受け取ったオーバヘッド・バイト
をＡＴＭセル（５３バイト）が組み立ててられるように
多重化する。ＡＴＭセルの組み立てについては、後述す
る。Ｐ／Ｓ変換部８４は多重化されたデータをシリアル
データに変換して、ＡＴＭ中継／連続性保護部６４に出
力する（ＡＴＭＯＵＴ）。

【００４０】また、ＡＴＭ中継／連続性保護部６４から
受信した多重化されたデータ（ＡＴＭＩＮ）は、Ｓ／Ｐ
変換部８１でパラレルデータに変換され、ＡＴＭ多重分
離部８２に出力される。ＡＴＭ多重分離部８２は、受信
した多重化データからオーバヘッド・バイトを分離し、
送信データメモリ部８３を介してオーバヘッド・バイト
付加部３９に出力する。なお、ＡＴＭ多重分離部８２及
び送信データメモリ部８３は、ＡＴＭフレームパルス生
成部８６が生成するフレームパルスに同期して動作す
る。

【００４１】図３は、ＡＴＭセルのフレームフォーマッ
トを示す図である。ＡＴＭセルは、５バイトのヘッダと
４８バイトのユーザ情報領域（ペイロード）とからなる
５３バイト長固定のセルである。５バイトのヘッダは、
ＧＦＣ（ＧｅｎｅｒｉｃＦｌｏｗＣｏｎｔｒｏ
ｌ）、ＶＰＩ（ＶｉｒｔｕａｌＰａｔｈＩｄｅｎｔ
ｉｆｉｅｒ）、ＶＣＩ（ＶｉｒｔｕａｌＣｈａｎｎｅ
ｌＩｄｅｎｔｉｆｉｅｒ）、ＰＴ（Ｐａｙｌｏａｄ
Ｔｙｐｅ）、ＣＬＰ（ＣｅｌｌＬｏｓｓＰｒｉｏｒ
ｉｔｙ）、ＨＥＣ（ＨｅａｄｅｒＥｒｒｏｒＣｏｎ
ｔｒｏｌ）の制御情報を有する。ＡＴＭセルのフレーム
フォーマットは周知なので、ここでの説明は省略する。

【００４２】前述したＡＴＭ多重分離部８２は、オーバ
ヘッド分離部３４で分離し、受信データメモリ部８５に
蓄積したオーバヘッド・バイトをＡＴＭセルのユーザ情
報領域に割り付ける処理を行う。図４に示すように、ユ
ーザ情報領域を領域ＩとＩＩに分割する。領域ＩはＣＰ
Ｕ６６が処理するオーバヘッド・バイトを格納するため
に用い、領域ＩＩはその他のオーバヘッド・バイトを格
納するために用いる。図１３に示す各オーバヘッド・バ
イトをＡＴＭセル内に割り付ける位置は、予め決められ
ている。例えば、ＣＰＵ６６で処理されるＡＰＳのＫ
１、Ｋ２バイトに対し、ＡＴＭセルの領域Ｉの第６及び
第７オクテットが割り付けられる。また、ＤＣＣデータ
を構成するオーバヘッド・バイトＤ１〜Ｄ１２に対し、
ＡＴＭセルの領域ＩＩの所定の１２バイトがそれぞれ割
り付けられる。このように、オーバヘッド・バイトの格
納位置が予め決められているため、ＡＣＴセルの受信側
では、カウンタ等を用いて簡単にＡＴＭセルから所望の
オーバヘッド・バイトを取り出せる。

【００４３】また、ＡＴＭ多重分離部８２は、ライン終
端装置のＩＤ及び現在処理しているオーバヘッド・バイ
トがＳＴＳ−Ｎのどのチャネル（ＳＴＳ−４８の場合に
は、４８チャネル中のチャネル）のものなのかを識別す
るデータを、ＶＣＩに設定する。更に、ＡＴＭセル多重
分離部８２は、その他のヘッダ情報を設定する。

【００４４】ＡＴＭ多重分離部８２は、また上記Ｓ／Ｐ
変換部８１を介して受信したＡＴＭセルからオーバヘッ
ド・バイトを取り出し、送信データメモリ部８３に出力
する処理を行う。なお、１つのＡＴＭ伝送路６９を用い
ているため、ＶＰＩはある値に固定でよい（ＶＰＩは１
つを意味する）。

【００４５】図５は、図１に示すＡＴＭ中継／連続性保
護部６４の内部構成を示すブロック図である。ＡＴＭ中
継／連続性保護部６４は、受信バッファ部（ＲＥＣｂ
ｕｆ）９１、ＡＴＭセルルーチング部９２、ＦＩＦＯメ
モリで構成される受信メモリ部（ＦＩＦＯ−Ｒ）９３、
ＡＴＭ多重分離部（ＡＴＭＭＵＸ／ＤＭＵＸ）９４、
電気／光信号変換部（Ｅ／Ｏ）９５、送信バッファ部
（ＯＵＴｂｕｆ）９６、受信メモリ部（ＦＩＦＯ−
Ｓ）９７、光／電気信号変換部（Ｏ／Ｅ）９８、フレー
ムパルス生成部（ＰＧ）９９及び連続性検出／保護部
（ＤＥＴ／ＰＲＣＴ）１００を具備する。

【００４６】各ライン終端部６１₁〜６１_nで数十バイ
トまとめて分離されたオーバヘッド・バイトは受信バッ
ファ部９１を介してＡＴＭセルルーチング部９２に出力
される。ＡＴＭセルルーチング部９１は、受信バッファ
部９１からのＡＴＭセルに対し所定のＡＴＭセルルーチ
ング処理を行う。前述したように、ＡＴＭセルはＡＴＭ
伝送路６９を介してオーバヘッド処理部６５に接続され
ているため、受信バッファ部９１からのＡＴＭセルに対
するルーチング処理は、実質的に受け取ったＡＴＭセル
をスルーさせるものである。そして、ＡＴＭセルは受信
メモリ部９３に一時的に格納される。連続性検出／保護
部１００は、ＡＴＭセルルーチング部９２内のＡＴＭセ
ルに格納されたＣＰＵ６６が処理するオーバヘッド・バ
イトを監視し、複数のＡＴＭセル間のオーバヘッド・バ
イトの連続性が保証されるように制御する。例えば、オ
ーバヘッド・バイトの中にエラーがあったような場合に
は、エラーのあるオーバヘッド・バイトを出力する代わ
りに、以前受信したエラーのないオーバヘッド・バイト
を出力する。

【００４７】このようにして、受信メモリ部９３は、Ａ
ＴＭセルルーチング部９２及び連続性検出／保護部１０
０からのＡＴＭセルを格納した後、ＡＴＭ多重／分離部
９４に出力する。ＡＴＭ多重／分離部９４は、受信メモ
リ部９３から受け取ったＡＴＭセルを多重化して、電気
／光信号変換部９５に出力する。多重化されたＡＴＭセ
ルは、電気／光信号変換部９５で光信号に変換され、光
信号ＡＴＭＯＵＴとして図１に示すＡＴＭ伝送路６９に
出力される。

【００４８】また、ＡＴＭ伝送路６９を介して受信され
た光信号ＡＴＭＩＮは、光／電気信号変換部９８で電気
信号に変換された後、多重分離部９４で各ＡＴＭセルに
分離され、送信メモリ部９７に一旦格納された後、ＡＴ
Ｍセルルーチング部９２に与えられる。ＡＴＭセルルー
チング部９２は各ＡＴＭセルからオーバヘッド・バイト
を取り出し、ＶＣＩを参照して、送信バッファ部９６に
設けられた各ライン対応の内部バッファの内のＶＣＩで
指示されるラインに対応した内部バッファに出力する。

【００４９】なお、フレームパルス生成部９９は、マス
タクロックＭＣＬＫからフレームを示すフレームパルス
を生成して、受信バッファ部９３、ＡＴＭ多重／分離化
部９４及び送信バッファ部９７に出力する。これらの各
部は、フレームパルスで指示されたフレーム単位に動作
する。

【００５０】図６は、図１に示すオーバヘッド処理部６
５の内部構成を示すブロック図である。オーバヘッド処
理部６５は、受信系、送信系及びタイミング系からな
る。受信系は、光伝送路６９に接続された光／電気信号
変換部１８１、第１のオーバヘッド・バイト抽出部１１
０、第２のオーバヘッド・バイト抽出部１２０及びポー
ト出力部１３０を有する。送信系は、ポート入力部１４
０、第１のオーバヘッド・バイト挿入部１５０、第２の
オーバヘッド・バイト挿入部１６０、タイミング信号生
成部１７０、及び光伝送路６９に接続された電気／光信
号変換部１８２を有する。

【００５１】第１のオーバヘッド・バイト抽出部１１０
は、図１に示すＣＰＵ６６が処理するオーバヘッド・バ
イトを選択してＣＰＵバス６７に出力するもので、ＡＴ
Ｍインタフェース（Ｉ／Ｆ）部１１１と抽出部（ＤＲＯ
Ｐ）１１２とを有する。ＡＴＭインタフェース部１１１
は、オーバヘッドバイトＤＡＴＡ、オーバヘッドカウン
ト値ＯＨＣ及びＶＣＩを出力する。オーバヘッドカウン
ト値ＯＨＣは、内部に設けられたカウンタの出力で、図
４に示すＡＴＭセルの領域Ｉ（ＣＰＵ６６が処理すべき
オーバヘッド・バイトを格納する領域）の各バイト領域
を示すオーバヘッドカウント値を出力する。ＶＣＩはど
のラインのどのチャネルに関するオーバヘッドなのかを
示す。抽出部１１２は、オーバヘッドカウント値ＯＨＣ
が領域Ｉ内の各バイト領域を示しているときには、ＡＴ
Ｍインタフェース部１１１が出力するオーバヘッド・バ
イトを取り込んで、ＶＣＩの情報とともにＣＰＵバス６
７に出力する。

【００５２】第２のオーバヘッド・バイト抽出部１２０
は、各ポートに出力されるオーバヘッド・バイトを抽出
して、ポート出力部１３０に出力するもので、ＡＴＭイ
ンタフェース（Ｉ／Ｆ）部１２１とＴＳＡ部１２２とを
有する。ＡＴＭインタフェース部１１１は、オーバヘッ
ドバイトＤＡＴＡ、オーバヘッドカウント値ＯＨＣ及び
ＶＣＩを出力する。オーバヘッドカウント値ＯＨＣは、
内部に設けられたカウンタの出力で、図４に示すＡＴＭ
セルの領域ＩＩ（各ポートに出力されるべきオーバヘッ
ド・バイトを格納する領域）の各バイト領域を示すオー
バヘッドカウント値を出力する。ＶＣＩはどのラインの
どのチャネルに関するオーバヘッドなのかを示す。ＴＳ
Ａ部１２２は、オーバヘッドカウント値ＯＨＣが領域Ｉ
Ｉ内の各バイト領域を示しているときには、ＶＣＩ及び
ＣＰＵ６６からのクロスコネクション設定情報を参照し
て、イネーブル信号をポート出力部１３０に出力する。
クロスコネクション設定情報はどのライン終端器のどの
チャネルのどのオーバヘッドをどのポートに出力すべき
かを指示するものである。オーバヘッドカウント値ＯＨ
Ｃ及びＶＣＩが指定された値になった時に、対応するイ
ネーブル信号ＥＮをポート出力部１３０に出力する。イ
ネーブル信号はオーバヘッド・バイトを出力すべきポー
ト毎に対応しており、例えばポート数に等しいビットを
含む。

【００５３】ポート出力部１３０は、セレクタ（ＳＥ
Ｌ）１３１、複数のバッファ（ＢＵＦ）１３２、複数の
ＤＰＬＬ回路１３３を有する。セレクタ１３１は、第２
のオーバヘッド・バイト抽出部１２０からのオーバヘッ
ド・バイトと、ＴＳＡ部１２２からのイネーブル信号Ｅ
Ｎとを受け取り、イネーブル信号が示すポートに対応し
たバッファ１３２に、受け取ったオーバヘッド・バイト
とイネーブル信号ＥＮとを出力する。バッファに一旦格
納されたオーバヘッド・バイトはＤＰＬＬ回路１３３に
より、後述する周波数変換処理によって連続するデータ
に変換された後、ポート１９１に出力される。ポートの
一構成例として、オーバヘッド・バイトで構成される各
制御情報毎に設けられ、各制御情報毎に設けられるポー
トは全てのラインに共通に１個設けられる。例えば、あ
るラインのある制御情報が必要な場合には、ＴＳＡ部１
２２に与えられるクロスコネクション設定情報にその旨
を設定する。また、複数のラインをグループ化し、ある
制御情報に対し各グループ毎に１つのポートを設けるこ
ととしても良い。

【００５４】なお、ポート１９１はＤＣＣデータ出力用
のポートや、音声データ出力用のポート等、ＣＰＵ６６
で処理するオーバヘッド・バイト以外のオーバヘッド・
バイトを出力するためのポートである。セレクタ１３１
は、予め中継又は放送すべきオーバヘッド・バイト、す
なわち前述の例ではＤＣＣデータをポート入力部１４０
へも出力する。このために、ＤＣＣデータが出力される
セレクタ１３１の端子はバッファ１３２のみならず、ポ
ート入力部１４０にも接続されている。ただし、図６で
は、便宜上、セレクタ１３１は中継又は放送すべきオー
バヘッド・バイトをバッファ１３２に接続される端子と
は異なる端子から出力するように図示してある。なお、
セレクタ１３１はパラレル信号をシリアル信号に変換す
る機能を有し、バッファ１３２へ出力する際にはシリア
ル信号としてオーバヘッド・バイトを出力する。

【００５５】ポート入力部１４０は、シリアル／パラレ
ル変換部１４１及びバッファ１４２を有する。シリアル
／パラレル変換部１４１は各ポートからシリアルデータ
として入力されたオーバヘッド・バイトをパラレルデー
タに変換して、第１のオーバヘッド・バイト挿入部１５
０に出力する。バッファ１４２は、前述したセレクタ１
３１から出力された中継又は放送すべきオーバヘッド・
バイトを一旦格納し、第１のオーバヘッド・バイト挿入
部１５０に出力する。

【００５６】第１のオーバヘッド・バイト挿入部１５０
は、セレクタ１５１及びＡＴＭインタフェース部１５２
を有する。セレクタ１５１は、ＣＰＵ６６からのクロス
コネクション設定情報を受け取り、ＡＴＭインタフェー
ス部１５２が出力するオーバヘッドタイミング信号（１
バイト毎に発生する）に従い、クロスコネクション設定
情報が指示する選択すべきオーバヘッド・バイトを選択
して、ＡＴＭインタフェース部１５２に出力する。ＡＴ
Ｍインタフェース部１５２は、セレクタ１５１から受け
取ったオーバヘッド・バイトを図４の領域ＩＩ内に格納
して出力する。

【００５７】第２のオーバヘッド・バイト挿入部１６０
は、ＣＰＵバス６７を経由して送られてきたオーバヘッ
ドバイトを、第１のオーバヘッド・バイト挿入部１５０
が出力するＡＴＭセルの領域Ｉ内に格納する処理を行
う。第２のオーバヘッド・バイト挿入部１６０は、セレ
クタ１６１とＡＴＭインタフェース部１６２とを有す
る。セレクタ１６１は、ＣＰＵ６６からのクロスコネク
ション設定情報を受け取り、ＡＴＭインタフェース部１
６２が出力するオーバヘッドタイミング信号（１バイト
毎に発生する）に従い、クロスコネクション設定情報が
指示する選択すべきオーバヘッド・バイトをＣＰＵバス
６７から選択して、ＡＴＭインタフェース部１５２から
のＡＴＭセル内に格納する。このようにして生成された
ＡＴＭセルは、ＡＴＭインタフェース部１６２を介し
て、電気／光信号変換部１６２に出力される。

【００５８】タイミング信号生成部１７０は、各出力ポ
ート部１３０内の各ＤＰＬＬ回路１３３の動作に必要な
タイミング信号を生成するもので、クロック発生器１７
１を有する。クロック発生器１７１は、ＡＴＭインタフ
ェース部１２１からのマスタクロックＭＣＬＫ、オーバ
ヘッドカウント値ＯＨＣ及びＶＣＩを受け取り、各オー
バヘッドの先頭を示すパスル信号ＯＨＦＰと、各オーバ
ヘッド・バイトの各ビットに同期したオーバヘッド・ク
ロック信号ＯＨＣＬＫ１、ＯＨＣＬＫ２・・・を有す
る。

【００５９】図７は、各ＤＰＬＬ回路１３３の内部構成
を示すブロック図である。ＤＰＬＬ回路１３３は、クロ
ックカウンタ２０１、レジスタ２０２、２０３、比較器
２０４、フィルタ２０５、アップ／ダウンカウンタ２０
６、ＦＩＦＯメモリ２０７を有する。バッファ１３２か
らのオーバヘッド・バイトを対応するオーバヘッド・ク
ロック信号ＯＨＣＬＫｎ（ｎ＝１、２・・・）に同期し
てＦＩＦＯメモリ２０７に書き込み、分周器として機能
するアップ／ダウンカウンタ２０６が出力するクロック
信号ＣＬＫで読み出すことで、各ライン（光ファイバ・
ケーブル）上の周波数変動を吸収して、オーバヘッド・
バイトを連続したデータに変換する。

【００６０】クロックカウンタ２０１は、パルス信号Ｏ
ＨＦＰ毎に繰り返しカウント動作を行い、オーバヘッド
・クロック信号ＯＨＣＬＫが入力されている期間をマス
タクロックＭＣＬＫでサンプリングする。サンプル数は
レジスタ２０２、２０３に順番に格納される。比較器２
０４はレジスタ２０２に格納された今回のサンプル数と
レジスタ２０３に格納された前回のサンプル数とを比較
して差を計算する。この差は、連続するＡＴＭセルの位
置の差に相当する。ただし、前述したように、ＡＴＭセ
ルの揺らぎの要因は、ラインの周波数変動（各ラインの
周波数が異なる）以外にもＡＴＭセルの送出順にも依存
する。ここでは、ＡＴＭセルの送出順にＤＰＬＬ回路が
追従しないように、換言すればラインの周波数変動のみ
に追従するようにフィルタ２０５を設けている。

【００６１】すなわち、比較器２０４の出力（今回と前
回のカウンタ値の差）がラインの周波数変動に対応する
所定範囲にあれば、比較器２０４の出力はフィルタ２０
５を通過して、アップ／ダウンカウンタ２０６に出力さ
れる。比較器２０４の出力が上記所定範囲外の場合に
は、フィルタ２０５はその出力を阻止する。比較器２０
４の出力が所定範囲内であって、今回のカウンタ値から
前回のカウンタ値を引いた値がプラスの場合には、アッ
プ／ダウンカウンタ２０６のカウント値をマスタクロッ
クＭＣＬＫの１周期分カウントダウンさせる。また、今
回のカウンタ値から前回のカウンタ値を引いた値がマイ
ナスの場合には、アップ／ダウンカウンタ２０６のカウ
ント値をマスタクロックＭＣＬＫの１周期分カウントア
ップさせる。このようにして生成されたクロック信号Ｃ
ＬＫはＦＩＦＯメモリ２０７に与えられ、このタイミン
グでオーバヘッド・バイトが読み出される。

【００６２】このように、ラインの周波数変動を検出し
て、その変動に応じてＦＩＦＯメモリ２０７からオーバ
ヘッド・バイトを読み出すタイミングを調整しているの
で、ＦＩＦＯメモリ２０７から読み出されたオーバヘッ
ド・バイトを連続したデータとすることができる。

【００６３】図８は、図７に示すＤＰＬＬ回路１３３の
設計例を説明するための図である。図８は設計例を説明
するために必要な信号を図示するものであり、図示する
信号の全てが図７の各部の回路動作を直接示しているも
のではない。いま、図８（ａ）に示すように、オーバヘ
ッド・バイトが１２５μｓに１回入力すると仮定する。
この場合、ＡＴＭセル生成のタイミングが最大±９５μ
ｓずれると仮定した場合、最大のずれが生じたときにも
ラインの周波数変動を検出して、ＦＩＦＯメモリ２０７
を制御できるようにする必要がある。よって、比較器２
０４の比較動作を、図８（ｄ）で示すような２ｋＨｚの
パルス信号（１周期は２５０μｓ相当）に同期して行
う。なお、図８（ｃ）は、図８（ｄ）に示すパルス信号
に同期する１２５μｓのタイミングを示している。

【００６４】図８（ａ）に示すオーバヘッド・バイト＃
１、＃２、＃３に周波数変動が発生している。比較器２
０４の動作が２５０μｓの周期で行われるので、オーバ
ヘッド・バイトを２つ検出した時に変化するパルス信号
で図８（ａ）のオーバヘッド・バイトを示すと、図８
（ｂ）に示すようになる。図８（ｅ）は図８（ｂ）と図
８（ｄ）の位相差を示すパルスで、図７に示すクロック
カウンタ２０１の出力に相当するものである。また、図
８（ｆ）のｋ、ｌ、ｍ、ｎはクロックカウンタ２０１の
カウント値である。

【００６５】ここで、ＡＴＭセル生成のタイミングが±
９５μｓのような大きなずれでアップダウンカウント２
０６を制御しては、そのカウント値が大きく変動してし
まい、データの連続性は逆に損なわれてしまう。ＡＴＭ
セルのタイミングのずれがない場合のＤＰＬＬ回路の入
力タイミング偏差は４０ｐｐｍなので、１２５μｓ５ｎ
ｓしかずれない。比較は２５０μｓ毎に行うので、この
場合のずれは１０ｎｓとなる。１０ｎｓは３８．８８Ｍ
Ｈｚのクロックでサンプリングすると０．４個である。
ずれの積み重ねを考慮すると、クロックカウンタ２０１
がカウントするサンプル数で（前回のサンプル数）±２
個でアップダウンカウンタ２０６を制御することにす
る。すなわち、２５０μｓ毎にマスタクロックＭＣＬＫ
で１クロック分の増減を行う。すなわち、（今回のサン
プル数）−（前回のサンプル数）＝＋ｎの場合、アップ
ダウンカウンタの値を次の１回だけ１ディクリメント
し、（今回のサンプル数）−（前回のサンプル数）＝−
ｎの場合、アップダウンカウンタの値を次の１回だけ１
インクリメントする。よって、（今回のサンプル数）−
（前回のサンプル数）が±ｎ（上記の例ではｎ＝２）の
範囲に入らない場合には、その差分を破棄して、アップ
ダウンカウンタ２０６のカウント値をそのまま保持す
る。

【００６６】図８の場合では、ｌ−ｋや、ｍ−ｌを計算
し、その差が−２と＋２の範囲内にあるかどうかを判断
してアップダウン／カウンタ２０６を制御する。このよ
うにＤＰＬＬ１３３を設計することで、ラインの周波数
変動にのみ追従するＤＰＬＬ回路を実現できる。

【００６７】以上、本発明の実施の形態を説明した。本
発明は、上記実施の形態に限定されるものではない。例
えば、オーバヘッド・バイトの転送はＡＴＭに限定され
ず、他の非同期転送方法によってもよい。また、ＡＴＭ
セルを光信号で伝送する代わりに、電気信号で伝送して
もよい。また、図１のＡＴＭ中継／連続性保護部６４と
オーバヘッド処理部６５とを１つにまとめてオーバヘッ
ド処理部として考えてもよい。

【００６８】また、実際の伝送装置を製造する場合に
は、図２に示すＡＴＭ処理部８０を少なくとも１つのＬ
ＳＩで構成することで、装置を小型化できる。同様に、
ＡＴＭ中継／連続性保護部６４を少なくとも１つのＬＳ
Ｉで構成することで、装置を小型化できる。更に、オー
バヘッド処理部６５もＬＳＩで構成することで、装置を
小型化できる。

【００６９】

【発明の効果】以上説明したように、本発明によれば、
以下の効果が得られる。請求項１、２、８に記載の発明
によれば、伝送路毎に設けられるライン終端部でオーバ
ヘッド情報を終端する必要がなくなるのでライン終端部
の処理が軽減され、オーバヘッド情報を効率よく処理で
きる。

【００７０】請求項３に記載の発明によれば、オーバヘ
ッド情報を収集した後、中継又は放送すべきオーバヘッ
ド情報を第２の処理部が再びセル化して第１の処理部に
返送する、第２の処理部で中継又は放送すべきオーバヘ
ッド情報とその他の情報とを同様に扱うことができる。
よって、従来のようにＤＣＣ中継／放送部２４（図１
３）を個別に設ける必要がない。中継又は放送すべきオ
ーバヘッド情報とその他の情報とを同様に扱うことがで
きるということは、中継又は放送すべきオーバヘッド情
報を任意に選択できることを意味するので、従来のよう
にＤＣＣ中継／放送部２４やプロトコル終端部５３（図
１６）をその都度変更する必要がない。

【００７１】請求項４に記載の発明によれば、セルを多
重化して伝送するので、効率よく第１及び第２の処理部
間でオーバヘッド情報を伝送することができる。請求項
５に記載の発明によれば、非同期の伝送であるから、各
伝送路の周波数が完全に一致していなくとも、異なる伝
送路上のオーバヘッド情報をセル化し多重化して伝送す
ることができる。

【００７２】請求項６に記載の発明によれば、セル化し
て収集されたオーバヘッド情報をセルから取り出した状
態でのオーバヘッド情報のバースト性を、セルから取り
出したオーバヘッド情報を処理できるように連続性を有
するデータに変換することができる。

【００７３】請求項７に記載の発明によれば、オーバヘ
ッド情報の周波数変動があっても、連続性を有するデー
タを平均化することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示すブロック図であ
る。

【図２】図１に示すライン終端器の構成を示すブロック
図である。

【図３】ＡＴＭセルのフレームフォーマットを示す図で
ある。

【図４】ＡＴＭセルに対するオーバヘッド・バイトの割
り付けを示す図である。

【図５】図１に示すＡＴＭ中継／連続性保護部の構成を
示すブロック図である。

【図６】図１に示すオーバヘッド処理部の構成を示すブ
ロック図である。

【図７】図６に示すＤＰＬＬ回路の構成を示すブロック
図である。

【図８】図７に示すＤＰＬＬ回路の設計例を説明するた
めのタイミング図である。

【図９】ＳＯＮＥＴのネットワークの概念を示す図であ
る。

【図１０】ＳＴＳ−１及びＳＴＳ−３のフレームフォー
マットを示す図である。

【図１１】セクションオーバヘッド、ラインオーバヘッ
ド（ａ）及びパスオーバヘッド（ｂ）を示す図である。

【図１２】ＳＯＮＥＴの一例を示す図である。

【図１３】図１２に示す伝送装置１０Ａの構成を示すブ
ロック図である。

【図１４】図１３に示すライン終端器２５ｗ、２５ｐの
内部構成を示すブロック図である。

【図１５】図１３に示すオーバヘッド終端器２６の内部
構成を示すブロック図である。

【図１６】図１３に示すＤＣＣ中継／放送部２４内部の
構成を示すブロック図である。

【符号の説明】

６１₁、６１₂、６１_n ライン終端部６２マルチプレクサ／デマルチプレクサ６３ＴＳＡ部６４ＡＴＭ中継／連続性保護部６５オーバヘッド処理部６６ＣＰＵ６７ＣＰＵバス６８データ処理部

Claims

【特許請求の範囲】

【請求項１】オーバヘッド情報を有する信号を伝送す
る伝送路を複数収容する伝送装置において、各伝送路上の信号のオーバヘッド情報を収集して終端す
る終端部を具備することを特徴とする伝送装置。
【請求項２】前記終端部は、信号から分離したオーバ
ヘッド情報を伝送路毎にセルに格納して出力し、またセ
ルに格納されたオーバヘッド情報を信号に付加する処理
を行う第１の処理部と、該第１の処理部が出力したセル
内のオーバヘッド情報を取り出し、また信号に付加すべ
きオーバヘッド情報をセルに格納して前記第１の処理部
に出力する第２の処理部とを有することを特徴とする請
求項１記載の伝送装置。
【請求項３】前記第２の処理部は、前記第１の処理部
から受け取ったある伝送路からのオーバヘッド情報が他
の伝送路へ中継又は放送すべきものである場合、該オー
バヘッド情報をセルに格納して第１の処理部へ返送する
処理部を有することを特徴とする請求項２記載の伝送装
置。
【請求項４】前記終端部は、前記伝送路毎のセルを多
重化して、前記第１の処理部と前記第２の処理部との間
で伝送するための第３の処理部を有することを特徴とす
る請求項２記載の伝送装置。
【請求項５】前記第３の処理部は多重化したセルを非
同期で伝送することを特徴とする請求項４記載の伝送装
置。
【請求項６】前記第２の処理部は、取り出したオーバ
ヘッド情報を構成するデータを連続性を有するデータに
変換するための変換部を具備することを特徴とする請求
項２記載の伝送装置。
【請求項７】前記変換部は、オーバヘッド情報を一時
記憶するメモリと、所定のクロックから該メモリの読み
出し用クロックを生成するカウンタ及びオーバヘッド情
報の周波数変動に応じて前記カウンタを制御する制御部
とを含むディジタルＰＬＬ回路とを有することを特徴と
する請求項６記載の伝送装置。
【請求項８】前記セルはＡＴＭセルであることを特徴
とする請求項２記載の伝送装置。