JPH10209325A - フリップチップセラミック基板及びその製造方法 - Google Patents
フリップチップセラミック基板及びその製造方法Info
- Publication number
- JPH10209325A JPH10209325A JP9011265A JP1126597A JPH10209325A JP H10209325 A JPH10209325 A JP H10209325A JP 9011265 A JP9011265 A JP 9011265A JP 1126597 A JP1126597 A JP 1126597A JP H10209325 A JPH10209325 A JP H10209325A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- ceramic substrate
- semiconductor element
- chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 従来のフリップチップセラミック基板におい
ては、半導体素子と端子パッドとの接続部分を保護する
ために樹脂層が形成されていた。しかし、この樹脂層は
ビアホールと端子パッドとの接続部分を保護するために
形成されており、表面に形成された表層導体を完全に被
覆していなかったため、表層導体に結露等が発生し易
く、表層導体が変色し、信頼性を損なうという課題があ
った。 【解決手段】 半導体素子１８と基板の導体層１１とが
フリップチップボンディングにより接合され、接合部分
が樹脂層２１で被覆される形式のフリップチップセラミ
ック基板１０において、半導体素子１８を搭載する部分
の周囲に表層導体１６を被覆、保護するためのセラミッ
ク被覆層１２ａを形成する。
ては、半導体素子と端子パッドとの接続部分を保護する
ために樹脂層が形成されていた。しかし、この樹脂層は
ビアホールと端子パッドとの接続部分を保護するために
形成されており、表面に形成された表層導体を完全に被
覆していなかったため、表層導体に結露等が発生し易
く、表層導体が変色し、信頼性を損なうという課題があ
った。 【解決手段】 半導体素子１８と基板の導体層１１とが
フリップチップボンディングにより接合され、接合部分
が樹脂層２１で被覆される形式のフリップチップセラミ
ック基板１０において、半導体素子１８を搭載する部分
の周囲に表層導体１６を被覆、保護するためのセラミッ
ク被覆層１２ａを形成する。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップセラ
ミック基板及びその製造方法に関し、より詳細にはフリ
ップチップボンディングにより半導体素子等を搭載する
ためのフリップチップセラミック基板及びその製造方法
に関する。
ミック基板及びその製造方法に関し、より詳細にはフリ
ップチップボンディングにより半導体素子等を搭載する
ためのフリップチップセラミック基板及びその製造方法
に関する。
【０００２】
【従来の技術】半導体素子を保護すると同時に、マザー
ボード上に形成された配線との容易な接続を図るため
に、前記半導体素子は種々のパッケージに実装される。
これらパッケージの中でも、セラミックパッケージ（セ
ラミック基板）は熱伝導性、耐湿性、耐熱性等に優れる
ために信頼性が高く、多くの分野で使用されている。
ボード上に形成された配線との容易な接続を図るため
に、前記半導体素子は種々のパッケージに実装される。
これらパッケージの中でも、セラミックパッケージ（セ
ラミック基板）は熱伝導性、耐湿性、耐熱性等に優れる
ために信頼性が高く、多くの分野で使用されている。
【０００３】近年、電子機器の高性能化や小型化が急速
に進展しており、それに伴って半導体素子も高集積化し
ている。従って、前記半導体素子をパッケージに実装す
る方法も、従来のワイヤボンディング法による実装方法
から、マルチチップ化や高密度実装に適したフリップチ
ップボンディング法による実装方法等に変わってきてい
る。
に進展しており、それに伴って半導体素子も高集積化し
ている。従って、前記半導体素子をパッケージに実装す
る方法も、従来のワイヤボンディング法による実装方法
から、マルチチップ化や高密度実装に適したフリップチ
ップボンディング法による実装方法等に変わってきてい
る。
【０００４】図３はフリップチップボンディングにより
半導体素子が実装された従来のフリップチップセラミッ
ク基板を模式的に示した断面図である。
半導体素子が実装された従来のフリップチップセラミッ
ク基板を模式的に示した断面図である。
【０００５】フリップチップセラミック基板３０の内部
には、信号用、接地用、及び電源用の導体層１１が形成
されており、これら導体層１１と、図中下面のマザーボ
ード接続面１９に形成された端子パッド１３、及び図中
上面の半導体素子搭載面２０に形成された端子パッド１
４とをそれぞれ接続するためにビアホール１５が形成さ
れている。また、半導体素子搭載面１７には、ビアホー
ル１５の導体と端子パッド１４とを接続するための表層
導体１６も形成されている。
には、信号用、接地用、及び電源用の導体層１１が形成
されており、これら導体層１１と、図中下面のマザーボ
ード接続面１９に形成された端子パッド１３、及び図中
上面の半導体素子搭載面２０に形成された端子パッド１
４とをそれぞれ接続するためにビアホール１５が形成さ
れている。また、半導体素子搭載面１７には、ビアホー
ル１５の導体と端子パッド１４とを接続するための表層
導体１６も形成されている。
【０００６】半導体素子搭載面２０に形成された端子パ
ッド１４はハンダボール電極１７ｂを介して半導体素子
１８に形成された端子パッド２２と接続されており、一
方、マザーボード接続面１９に形成された端子パッド１
３にはマザーボード（図示せず）との接続を図るための
ハンダボール電極１７ａが固着されている。また、半導
体素子１８とフリップチップセラミック基板３０との接
続部分は、樹脂層２１により被覆され、保護されてい
る。
ッド１４はハンダボール電極１７ｂを介して半導体素子
１８に形成された端子パッド２２と接続されており、一
方、マザーボード接続面１９に形成された端子パッド１
３にはマザーボード（図示せず）との接続を図るための
ハンダボール電極１７ａが固着されている。また、半導
体素子１８とフリップチップセラミック基板３０との接
続部分は、樹脂層２１により被覆され、保護されてい
る。
【０００７】この半導体素子１８が実装されたフリップ
チップセラミック基板３０をマザーボード（図示せず）
に接続する際には、フリップチップセラミック基板３０
の下面に固着されたハンダボール電極１７ａと、マザー
ボードの接続端子（図示せず）とが接触するようにフリ
ップチップセラミック基板３０をマザーボード上に仮固
定した後リフローする。
チップセラミック基板３０をマザーボード（図示せず）
に接続する際には、フリップチップセラミック基板３０
の下面に固着されたハンダボール電極１７ａと、マザー
ボードの接続端子（図示せず）とが接触するようにフリ
ップチップセラミック基板３０をマザーボード上に仮固
定した後リフローする。
【０００８】
【発明が解決しようとする課題】図３に示したフリップ
チップセラミック基板３０においては、上記したよう
に、半導体素子１８とフリップチップセラミック基板３
０との接続部分の腐食や湿気等によるショートを防止す
るために、樹脂層２１により被覆され、保護されている
が、この樹脂層２１は以下の方法により形成される。
チップセラミック基板３０においては、上記したよう
に、半導体素子１８とフリップチップセラミック基板３
０との接続部分の腐食や湿気等によるショートを防止す
るために、樹脂層２１により被覆され、保護されている
が、この樹脂層２１は以下の方法により形成される。
【０００９】すなわち、フリップチップセラミック基板
３０上に半導体素子１８を接続した後、このフリップチ
ップセラミック基板３０を少し斜めに置き、半導体素子
１８とフリップチップセラミック基板３０との間にディ
スペンサを用いて液状の樹脂を流し込み、その後固化さ
せて樹脂層２１を形成する。
３０上に半導体素子１８を接続した後、このフリップチ
ップセラミック基板３０を少し斜めに置き、半導体素子
１８とフリップチップセラミック基板３０との間にディ
スペンサを用いて液状の樹脂を流し込み、その後固化さ
せて樹脂層２１を形成する。
【００１０】しかし、上記樹脂の流し込みは、あくまで
半導体素子１８とフリップチップセラミック基板３０と
の接続部分を保護するために行うため、半導体素子搭載
面２０の全面の被覆は行わない。半導体素子搭載面２０
には、ビアホール１５の導体と端子パッド１４とを接続
するための表層導体１６が高密度に形成されており、樹
脂層２１により被覆されない部分が生じてくる。
半導体素子１８とフリップチップセラミック基板３０と
の接続部分を保護するために行うため、半導体素子搭載
面２０の全面の被覆は行わない。半導体素子搭載面２０
には、ビアホール１５の導体と端子パッド１４とを接続
するための表層導体１６が高密度に形成されており、樹
脂層２１により被覆されない部分が生じてくる。
【００１１】この露出した表層導体１６は、マザーボー
ドに接続された後、長期間経過すると大気中の水分によ
る結露等のためにメッキ部分に変色が発生し、信頼性を
損なう場合がある。
ドに接続された後、長期間経過すると大気中の水分によ
る結露等のためにメッキ部分に変色が発生し、信頼性を
損なう場合がある。
【００１２】このような表層導体１６の露出を防止する
ために、再度液状の樹脂を用いて表層導体１６の露出部
分を完全に被覆する方法も考えられるが、樹脂被覆の工
程を行わなければならないため工程が一つ増加し、コス
ト高になるという課題があった。
ために、再度液状の樹脂を用いて表層導体１６の露出部
分を完全に被覆する方法も考えられるが、樹脂被覆の工
程を行わなければならないため工程が一つ増加し、コス
ト高になるという課題があった。
【００１３】また、表層導体１６を完全に被覆しようと
すると、セラミックパッケージの高さが高くなってしま
うという課題もあった。
すると、セラミックパッケージの高さが高くなってしま
うという課題もあった。
【００１４】本発明は上記課題に鑑みなされたものであ
り、フリップチップセラミック基板において樹脂により
被覆されない表層導体を、確実にかつ安価に被覆、保護
することができる形態のフリップチップセラミック基板
及びその製造方法を提供することを目的としている。
り、フリップチップセラミック基板において樹脂により
被覆されない表層導体を、確実にかつ安価に被覆、保護
することができる形態のフリップチップセラミック基板
及びその製造方法を提供することを目的としている。
【００１５】
【課題を解決するための手段及びその効果】上記目的を
達成するための本発明に係るフリップチップセラミック
基板（１）は、半導体素子と基板の導体層とがフリップ
チップボンディングにより接合され、接合部分が樹脂で
被覆される形式のフリップチップセラミック基板におい
て、半導体素子を搭載する部分の周囲に表層導体を被
覆、保護するためのセラミック被覆層が形成されている
ことを特徴としている。
達成するための本発明に係るフリップチップセラミック
基板（１）は、半導体素子と基板の導体層とがフリップ
チップボンディングにより接合され、接合部分が樹脂で
被覆される形式のフリップチップセラミック基板におい
て、半導体素子を搭載する部分の周囲に表層導体を被
覆、保護するためのセラミック被覆層が形成されている
ことを特徴としている。
【００１６】上記フリップチップセラミック基板（１）
によれば、従来露出していた表層導体の大部分がすでに
セラミック被覆層により被覆されており、かつ半導体素
子搭載部分が凹部となるため、半導体素子を前記フリッ
プチップセラミック基板に実装した後、前記フリップチ
ップセラミック基板と半導体素子との間に樹脂を流し込
むことにより、容易かつ完全に表層導体を被覆、保護す
ることができ、結露等による表層導体の変質を防止する
ことができる。従って、信頼性に富むフリップチップセ
ラミック基板を提供することができる。
によれば、従来露出していた表層導体の大部分がすでに
セラミック被覆層により被覆されており、かつ半導体素
子搭載部分が凹部となるため、半導体素子を前記フリッ
プチップセラミック基板に実装した後、前記フリップチ
ップセラミック基板と半導体素子との間に樹脂を流し込
むことにより、容易かつ完全に表層導体を被覆、保護す
ることができ、結露等による表層導体の変質を防止する
ことができる。従って、信頼性に富むフリップチップセ
ラミック基板を提供することができる。
【００１７】また、本発明に係るフリップチップセラミ
ック基板（２）は、上記フリップチップセラミック基板
（１）において、セラミック被覆層の厚さが０．０５〜
０．２ｍｍであり、前記セラミック被覆層の辺部の幅が
０．５〜２ｍｍであることを特徴としている。
ック基板（２）は、上記フリップチップセラミック基板
（１）において、セラミック被覆層の厚さが０．０５〜
０．２ｍｍであり、前記セラミック被覆層の辺部の幅が
０．５〜２ｍｍであることを特徴としている。
【００１８】上記フリップチップセラミック基板（２）
によれば、前記セラミック被覆層の厚さが半導体素子の
高さより低くなるように設定されているので、前記半導
体素子が搭載されたフリップチップパッケージ全体の高
さを低く保つことができ、低背位のフリップチップパッ
ケージを提供することができる。
によれば、前記セラミック被覆層の厚さが半導体素子の
高さより低くなるように設定されているので、前記半導
体素子が搭載されたフリップチップパッケージ全体の高
さを低く保つことができ、低背位のフリップチップパッ
ケージを提供することができる。
【００１９】本発明に係るフリップチップセラミック基
板（３）は、上記フリップチップセラミック基板（１）
又は（２）において、半導体素子が搭載された際の、半
導体素子とセラミック被覆層との距離が０．５〜２ｍｍ
であることを特徴としている。
板（３）は、上記フリップチップセラミック基板（１）
又は（２）において、半導体素子が搭載された際の、半
導体素子とセラミック被覆層との距離が０．５〜２ｍｍ
であることを特徴としている。
【００２０】上記フリップチップセラミック基板（３）
によれば、半導体素子とセラミック被覆層との間隔が適
切に設定されているので、樹脂を流し込み易く、樹脂に
よる封止を容易に行うことができる。
によれば、半導体素子とセラミック被覆層との間隔が適
切に設定されているので、樹脂を流し込み易く、樹脂に
よる封止を容易に行うことができる。
【００２１】本発明に係るフリップチップセラミック基
板の製造方法は、上記フリップチップセラミック基板
（１）〜（３）の製造方法であって、フリップチップセ
ラミック基板用のグリーンシート積層体を作製する際、
半導体素子搭載部及びその周囲近傍以外の部分を被覆す
る形状のグリーンシートを、半導体素子搭載部が形成さ
れたグリーンシートの上に積層し、焼成することを特徴
としている。
板の製造方法は、上記フリップチップセラミック基板
（１）〜（３）の製造方法であって、フリップチップセ
ラミック基板用のグリーンシート積層体を作製する際、
半導体素子搭載部及びその周囲近傍以外の部分を被覆す
る形状のグリーンシートを、半導体素子搭載部が形成さ
れたグリーンシートの上に積層し、焼成することを特徴
としている。
【００２２】上記フリップチップセラミック基板の製造
方法によれば、簡単な形状のグリーンシートを一枚余分
に作製するだけで、従来のグリーンシート積層体の製造
方法を殆ど変更することなく製造することができるの
で、簡易かつ安価にセラミック被覆層を有するフリップ
チップセラミック基板を製造することができる。
方法によれば、簡単な形状のグリーンシートを一枚余分
に作製するだけで、従来のグリーンシート積層体の製造
方法を殆ど変更することなく製造することができるの
で、簡易かつ安価にセラミック被覆層を有するフリップ
チップセラミック基板を製造することができる。
【００２３】
【発明の実施の形態】以下、本発明に係るフリップチッ
プセラミック基板及びその製造方法の実施の形態を説明
する。
プセラミック基板及びその製造方法の実施の形態を説明
する。
【００２４】実施の形態に係るフリップチップセラミッ
ク基板１０の構成材料は特に限定されるものではない
が、具体例としては、通常セラミック基板として使用さ
れるアルミナの他、例えばムライト、ガラスセラミッ
ク、窒化アルミニウム等が挙げられる。
ク基板１０の構成材料は特に限定されるものではない
が、具体例としては、通常セラミック基板として使用さ
れるアルミナの他、例えばムライト、ガラスセラミッ
ク、窒化アルミニウム等が挙げられる。
【００２５】図１（ａ）は実施の形態に係るフリップチ
ップセラミック基板（半導体素子を搭載した状態）を模
式的に示した断面図であり、（ｂ）はその平面図であ
る。
ップセラミック基板（半導体素子を搭載した状態）を模
式的に示した断面図であり、（ｂ）はその平面図であ
る。
【００２６】本実施の形態に係るフリップチップセラミ
ック基板１０は、図３に示した従来のフリップチップセ
ラミック基板３０を構成するセラミック層１２の上に、
表層導体１６の大部分を被覆するセラミック被覆層１２
ａが形成されている他は、従来のフリップチップセラミ
ック基板３０と同様に構成されている。従って、ここで
は、セラミック被覆層１２ａに関連する事項のみについ
て説明する。
ック基板１０は、図３に示した従来のフリップチップセ
ラミック基板３０を構成するセラミック層１２の上に、
表層導体１６の大部分を被覆するセラミック被覆層１２
ａが形成されている他は、従来のフリップチップセラミ
ック基板３０と同様に構成されている。従って、ここで
は、セラミック被覆層１２ａに関連する事項のみについ
て説明する。
【００２７】このセラミック被覆層１２ａは、半導体素
子１８を搭載する部分及びその周囲近傍以外の部分を被
覆しており、図１（ｂ）に示したように平面視口の字形
状になっている。そのため表層導体１６の大部分は、セ
ラミック被覆層１２ａとセラミック層１２との間に埋設
された形態になっており、従って、正確には表層導体１
６という表現は適切ではなくなっているが、従来、表層
導体１６であったものを他の導体層１１と区別するため
表層導体１６と記すことにする。表層導体１６のうち、
セラミック被覆層１２ａ及びセラミック層１２に位置す
る部分は、セラミック被覆層１２ａ等により保護されて
いる。また、その他の部分は半導体素子１８を搭載した
後、樹脂層２１により被覆、保護され、表層導体１６に
変色等が生じることがないように構成されている。
子１８を搭載する部分及びその周囲近傍以外の部分を被
覆しており、図１（ｂ）に示したように平面視口の字形
状になっている。そのため表層導体１６の大部分は、セ
ラミック被覆層１２ａとセラミック層１２との間に埋設
された形態になっており、従って、正確には表層導体１
６という表現は適切ではなくなっているが、従来、表層
導体１６であったものを他の導体層１１と区別するため
表層導体１６と記すことにする。表層導体１６のうち、
セラミック被覆層１２ａ及びセラミック層１２に位置す
る部分は、セラミック被覆層１２ａ等により保護されて
いる。また、その他の部分は半導体素子１８を搭載した
後、樹脂層２１により被覆、保護され、表層導体１６に
変色等が生じることがないように構成されている。
【００２８】上記したように半導体素子１８の端子パッ
ド２２と端子パッド１４との接続部分の周辺（表層導体
１６の一部を含む）は樹脂層２１により被覆される。従
来、この樹脂層２１を形成する際には、液状の樹脂が周
辺部分に流れ出ないように樹脂の粘度等を調整して注入
する必要があったが、このフリップチップセラミック基
板１０の場合には、周辺部分には樹脂が流れるのをせき
止める壁（セラミック被覆層１２ａの内側面）が存在し
ているため、空気が半導体素子１８の裏側に残らないよ
うに注意して流し込むだけでよく、また低粘度の樹脂を
使用することができ、容易に樹脂層２１を形成すること
ができる。
ド２２と端子パッド１４との接続部分の周辺（表層導体
１６の一部を含む）は樹脂層２１により被覆される。従
来、この樹脂層２１を形成する際には、液状の樹脂が周
辺部分に流れ出ないように樹脂の粘度等を調整して注入
する必要があったが、このフリップチップセラミック基
板１０の場合には、周辺部分には樹脂が流れるのをせき
止める壁（セラミック被覆層１２ａの内側面）が存在し
ているため、空気が半導体素子１８の裏側に残らないよ
うに注意して流し込むだけでよく、また低粘度の樹脂を
使用することができ、容易に樹脂層２１を形成すること
ができる。
【００２９】セラミック被覆層１２ａの厚さｃは、半導
体素子１８を搭載した際、樹脂層２１の表面のレベルが
半導体素子１８の高さよりも高くならないようにするの
が好ましく、具体的には０．０５〜０．２ｍｍ程度が好
ましい。半導体素子１８の端部からセラミック被覆層１
２ａまでの間隔ｂは、０．５〜２ｍｍ程度が好ましく、
０．５〜１ｍｍ程度がより好ましい。間隔ｂが０．５ｍ
ｍよりも狭いと半導体素子１８を搭載したり、樹脂を流
し込んだりするのが難しくなり、一方間隔ｂが２ｍｍよ
りも広いと樹脂層２１により被覆されない部分が発生し
易い。セラミック被覆層１２ａの辺部１２０ａの幅ａ
は、フリップチップセラミック基板１０の寸法により異
なるが、通常、０．５〜２ｍｍ程度が好ましい。
体素子１８を搭載した際、樹脂層２１の表面のレベルが
半導体素子１８の高さよりも高くならないようにするの
が好ましく、具体的には０．０５〜０．２ｍｍ程度が好
ましい。半導体素子１８の端部からセラミック被覆層１
２ａまでの間隔ｂは、０．５〜２ｍｍ程度が好ましく、
０．５〜１ｍｍ程度がより好ましい。間隔ｂが０．５ｍ
ｍよりも狭いと半導体素子１８を搭載したり、樹脂を流
し込んだりするのが難しくなり、一方間隔ｂが２ｍｍよ
りも広いと樹脂層２１により被覆されない部分が発生し
易い。セラミック被覆層１２ａの辺部１２０ａの幅ａ
は、フリップチップセラミック基板１０の寸法により異
なるが、通常、０．５〜２ｍｍ程度が好ましい。
【００３０】次に、実施の形態に係るフリップチップセ
ラミック基板１０の製造方法について説明する。
ラミック基板１０の製造方法について説明する。
【００３１】実施の形態に係るフリップチップセラミッ
ク基板１０の製造には、簡単な形状のグリーンシートを
一枚余分に作製するだけでよく、その他は従来の方法と
ほぼ同様の方法により製造することができる。
ク基板１０の製造には、簡単な形状のグリーンシートを
一枚余分に作製するだけでよく、その他は従来の方法と
ほぼ同様の方法により製造することができる。
【００３２】図２（ａ）、及び（ｂ）は実施の形態に係
るフリップチップセラミック基板１０の製造工程の一部
を模式的に示した断面図である。
るフリップチップセラミック基板１０の製造工程の一部
を模式的に示した断面図である。
【００３３】まず、従来の場合と同様にしてグリーンシ
ート２５を形成し、このグリーンシート２５に貫通孔の
形成等の加工処理を施した後、貫通孔には導体ペースト
を充填し、ビア用導体ペースト充填層２７を形成する。
また、グリーンシート２５の表面には導体ペースト層２
６を形成する。また通常の矩形（正方形）形状のグリー
ンシート２５の他に、中央部分を矩形（正方形）形状に
くりぬいた被覆層用グリーンシート２８も用意する。こ
の被覆用グリーンシート２８は、下層のグリーンシート
２５と同様の形状のものに打ち抜き処理を施すことによ
り容易に形成することができる。
ート２５を形成し、このグリーンシート２５に貫通孔の
形成等の加工処理を施した後、貫通孔には導体ペースト
を充填し、ビア用導体ペースト充填層２７を形成する。
また、グリーンシート２５の表面には導体ペースト層２
６を形成する。また通常の矩形（正方形）形状のグリー
ンシート２５の他に、中央部分を矩形（正方形）形状に
くりぬいた被覆層用グリーンシート２８も用意する。こ
の被覆用グリーンシート２８は、下層のグリーンシート
２５と同様の形状のものに打ち抜き処理を施すことによ
り容易に形成することができる。
【００３４】次に、図２（ａ）に示したように、導体ペ
ースト層２６やビア用導体ペースト充填層２７を有する
グリーンシート２５を積層するが、従来と同様の構成に
なるように複数のグリーンシート２５を積層し、これら
グリーンシート２５の上に被覆層用グリーンシート２８
を積層し、熱圧着することによりグリーンシート積層体
２９を作製する（図２（ｂ））。このグリーンシート積
層体２９を従来と同様の条件で焼成することによりフリ
ップチップセラミック基板１０を製造する。その後、メ
ッキ処理等を施してもよい。
ースト層２６やビア用導体ペースト充填層２７を有する
グリーンシート２５を積層するが、従来と同様の構成に
なるように複数のグリーンシート２５を積層し、これら
グリーンシート２５の上に被覆層用グリーンシート２８
を積層し、熱圧着することによりグリーンシート積層体
２９を作製する（図２（ｂ））。このグリーンシート積
層体２９を従来と同様の条件で焼成することによりフリ
ップチップセラミック基板１０を製造する。その後、メ
ッキ処理等を施してもよい。
【００３５】被覆用グリーンシート２８は、上記したよ
うに容易に作製することができ、焼成条件等も特に変え
る必要はないため、従来のフリップチップセラミック基
板３０とほぼ同様のコストで実施の形態に係るフリップ
チップセラミック基板１０を製造することができる。
うに容易に作製することができ、焼成条件等も特に変え
る必要はないため、従来のフリップチップセラミック基
板３０とほぼ同様のコストで実施の形態に係るフリップ
チップセラミック基板１０を製造することができる。
【００３６】
【実施例及び比較例】以下、本発明に係るフリップチッ
プセラミック基板及びその製造方法の実施例を説明す
る。
プセラミック基板及びその製造方法の実施例を説明す
る。
【００３７】（１） グリーンシート積層体２９の作製 原料粉末：アルミナ 被覆層用グリーンシート２８の寸法 １辺：下層グリーンシート２５と同じ寸法（１辺：３３
ｍｍ） 厚さ：０．２４ｍｍ（実施例１）、０．１２ｍｍ（実施
例２）、０．０６ｍｍ（実施例３） パンチングによりくり抜かれた部分の１辺：３０ｍｍ グリーンシート積層体２９の厚さ：０．６ｍｍ （２） グリーンシート積層体２９の焼成条件 焼成雰囲気：窒素−水素混合ガス雰囲気 焼成温度：１５００℃ 焼成時間：２０時間 （３） 製造されたフリップチップセラミック基板１０
の寸法等 構成材料：アルミナ 寸法：３０ｍｍ×３０ｍｍ×０．５ｍｍ セラミック被覆層１２ａの厚さｃ ０．２ｍｍ（実施例１）、０．１ｍｍ（実施例２）、
０．０５ｍｍ（実施例３） セラミック被覆層１２ａの辺部１２０ａの幅ａ：１．５
ｍｍ 半導体素子１８とセラミック被覆層１２ａとの距離ｂ：
０．７ｍｍ 導体層１１、ビアホール１５、端子パッド１３、１４、
及び表層導体１６の材質：Ｗ （４） 製造されたフリップチップセラミック基板１０
の評価 実施例１〜３に係るフリップチップセラミック基板１０
に半導体素子１８を接続し、封止用の樹脂を流し込んで
樹脂層２１を形成した。セラミック被覆層１２ａの存在
により中央部分に凹部が形成されているため、封止用の
樹脂を流し込んでもフリップチップセラミック基板１０
の側面等に流れ出す虞れがない。そのため、粘度の低い
樹脂を使用することができ、従来よりも容易に樹脂層２
１を形成することができた。また、凹部の全域に樹脂層
２１が形成されているため、樹脂層２１とセラミック被
覆層１２ａにより表層導体１６は完全に被覆、保護され
ており、表層導体１６が湿気等により変質する虞れはな
くなった。
ｍｍ） 厚さ：０．２４ｍｍ（実施例１）、０．１２ｍｍ（実施
例２）、０．０６ｍｍ（実施例３） パンチングによりくり抜かれた部分の１辺：３０ｍｍ グリーンシート積層体２９の厚さ：０．６ｍｍ （２） グリーンシート積層体２９の焼成条件 焼成雰囲気：窒素−水素混合ガス雰囲気 焼成温度：１５００℃ 焼成時間：２０時間 （３） 製造されたフリップチップセラミック基板１０
の寸法等 構成材料：アルミナ 寸法：３０ｍｍ×３０ｍｍ×０．５ｍｍ セラミック被覆層１２ａの厚さｃ ０．２ｍｍ（実施例１）、０．１ｍｍ（実施例２）、
０．０５ｍｍ（実施例３） セラミック被覆層１２ａの辺部１２０ａの幅ａ：１．５
ｍｍ 半導体素子１８とセラミック被覆層１２ａとの距離ｂ：
０．７ｍｍ 導体層１１、ビアホール１５、端子パッド１３、１４、
及び表層導体１６の材質：Ｗ （４） 製造されたフリップチップセラミック基板１０
の評価 実施例１〜３に係るフリップチップセラミック基板１０
に半導体素子１８を接続し、封止用の樹脂を流し込んで
樹脂層２１を形成した。セラミック被覆層１２ａの存在
により中央部分に凹部が形成されているため、封止用の
樹脂を流し込んでもフリップチップセラミック基板１０
の側面等に流れ出す虞れがない。そのため、粘度の低い
樹脂を使用することができ、従来よりも容易に樹脂層２
１を形成することができた。また、凹部の全域に樹脂層
２１が形成されているため、樹脂層２１とセラミック被
覆層１２ａにより表層導体１６は完全に被覆、保護され
ており、表層導体１６が湿気等により変質する虞れはな
くなった。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施の形態に係るフリップ
チップセラミック基板を模式的に示した断面図であり、
（ｂ）はその平面図である。
チップセラミック基板を模式的に示した断面図であり、
（ｂ）はその平面図である。
【図２】（ａ）、（ｂ）は、フリップチップセラミック
基板を製造する工程の一部を模式的に示した断面図であ
る。
基板を製造する工程の一部を模式的に示した断面図であ
る。
【図３】（ａ）は、従来のフリップチップセラミック基
板を模式的に示した断面図であり、（ｂ）はその平面図
である。
板を模式的に示した断面図であり、（ｂ）はその平面図
である。
１０ フリップチップセラミック基板 １１ 導体層 １２ａ セラミック被覆層 １６ 表層導体 １８ 半導体素子 ２１ 樹脂層 ２５ グリーンシート ２８ 被覆層用グリーンシート
Claims (4)
- 【請求項１】 半導体素子と基板の導体層とがフリップ
チップボンディングにより接合され、接合部分が樹脂で
被覆される形式のフリップチップセラミック基板におい
て、半導体素子を搭載する部分の周囲に表層導体を被
覆、保護するためのセラミック被覆層が形成されている
ことを特徴とするフリップチップセラミック基板。 - 【請求項２】 セラミック被覆層の厚さが０．０５〜
０．２ｍｍであり、前記セラミック被覆層の辺部の幅が
０．５〜２ｍｍであることを特徴とする請求項１記載の
フリップチップセラミック基板。 - 【請求項３】 半導体素子が搭載された際の、半導体素
子とセラミック被覆層との間隔が０．５〜２ｍｍである
ことを特徴とする請求項１又は請求項２記載のフリップ
チップセラミック基板。 - 【請求項４】 フリップチップセラミック基板用のグリ
ーンシート積層体を作製する際、半導体素子搭載部及び
その周囲近傍以外の部分を被覆する形状のグリーンシー
トを、半導体素子搭載部が形成されたグリーンシートの
上に積層し、焼成することを特徴とする請求項１〜３記
載のフリップチップセラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9011265A JPH10209325A (ja) | 1997-01-24 | 1997-01-24 | フリップチップセラミック基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9011265A JPH10209325A (ja) | 1997-01-24 | 1997-01-24 | フリップチップセラミック基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209325A true JPH10209325A (ja) | 1998-08-07 |
Family
ID=11773140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9011265A Pending JPH10209325A (ja) | 1997-01-24 | 1997-01-24 | フリップチップセラミック基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209325A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009048154A1 (ja) * | 2007-10-12 | 2009-04-16 | Nec Corporation | 半導体装置及びその設計方法 |
-
1997
- 1997-01-24 JP JP9011265A patent/JPH10209325A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009048154A1 (ja) * | 2007-10-12 | 2009-04-16 | Nec Corporation | 半導体装置及びその設計方法 |
| JPWO2009048154A1 (ja) * | 2007-10-12 | 2011-02-24 | 日本電気株式会社 | 半導体装置及びその設計方法 |
| US8450843B2 (en) | 2007-10-12 | 2013-05-28 | Nec Corporation | Semiconductor device and method for designing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| US4710798A (en) | Integrated circuit chip package | |
| US7129572B2 (en) | Submember mounted on a chip of electrical device for electrical connection | |
| JP2003282787A (ja) | チップパッケージ及びその製造方法 | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| US8059420B2 (en) | Surface mountable device | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JPH08274575A (ja) | 素子複合搭載回路基板 | |
| US6650005B2 (en) | Micro BGA package | |
| US6424541B1 (en) | Electronic device attachment methods and apparatus for forming an assembly | |
| JPH10209325A (ja) | フリップチップセラミック基板及びその製造方法 | |
| US20030189243A1 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| JP2865072B2 (ja) | 半導体ベアチップ実装基板 | |
| JP3394479B2 (ja) | 半導体装置 | |
| KR20040056437A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP3325410B2 (ja) | 半導体装置の製造方法 | |
| US6677522B1 (en) | Package for electronic component | |
| JP2572092Y2 (ja) | 半導体素子パッケージ | |
| KR100525452B1 (ko) | 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판 | |
| KR100256306B1 (ko) | 적층형 멀티 칩 모듈 | |
| JPH11145180A (ja) | 電子部品およびその製造方法 | |
| JPH1154664A (ja) | 半導体装置 | |
| JP3850338B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |