JPH10200781A - Monitor shape correction circuit and method - Google Patents
Monitor shape correction circuit and methodInfo
- Publication number
- JPH10200781A JPH10200781A JP36737297A JP36737297A JPH10200781A JP H10200781 A JPH10200781 A JP H10200781A JP 36737297 A JP36737297 A JP 36737297A JP 36737297 A JP36737297 A JP 36737297A JP H10200781 A JPH10200781 A JP H10200781A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- signal
- shape correction
- vertical
- calculating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明はモニタ表示形状を
補正するための回路およびその方法に関し、かつより特
定的にはモニタ表示形状を補正するためのデジタル回路
および方法に関する。The present invention relates to a circuit and a method for correcting a monitor display shape, and more particularly to a digital circuit and a method for correcting a monitor display shape.
【０００２】[0002]
【従来の技術】よく知られているように、モニタは、も
ちろんテレビジョンのためにも使用できるが、主として
コンピュータのための表示装置として使用される。モニ
タが動作することを要求される数多くの異なる標準モー
ド、例えば、ＶＧＡ，ＳＶＧＡ，ＸＶＧＡ、その他があ
り、この場合解像度、かつ従ってモニタの陰極線管（Ｃ
ＲＴ）のスクリーンにわたり走査されるラインの数が変
化する。2. Description of the Related Art As is well known, monitors can be used for televisions, but are mainly used as display devices for computers. There are a number of different standard modes in which the monitor is required to operate, eg, VGA, SVGA, XVGA, etc., where the resolution, and thus the cathode ray tube (C
RT), the number of lines scanned across the screen varies.
【０００３】ＣＲＴの物理的特性のため、走査線はスク
リーン上に方形形状で正しく走査しない。特に、知られ
ているように、不規則性を補償するために行う必要があ
る数多くの補正がある。例えば、放物線補正、台形補
正、およびコーナー補正があり、これらすべてはスクリ
ーン上の、特にコーナーにおける、表示品質を改善する
ために水平走査線に影響を与えるよう印加される補正信
号の一部を形成する。Due to the physical properties of CRTs, the scan lines do not scan correctly on the screen in a square shape. In particular, as is known, there are numerous corrections that need to be made to compensate for irregularities. For example, there are parabolic correction, trapezoidal correction, and corner correction, all of which form part of the correction signal applied on the screen, especially at the corners, to affect the horizontal scan lines to improve the display quality. I do.
【０００４】デジタル信号処理により、補正信号Ｙは次
のように時間の多項式関数として表現できる。[0004] By digital signal processing, the correction signal Y can be expressed as a polynomial function of time as follows.
【数１】 Ｙ＝ｂ０＋ｂ１・ｔ＋ｂ２・ｔ２＋ｂ３・ｔ３＋…＋ｂｎ・ｔｎ この場合、ｔは各々の垂直フレームの初めにおける垂直
同期パルスに対する垂直タイミングであり、かつｂｉは
所定の係数である。Y = b 0 + b 1 · t + b 2 · t 2 + b 3 · t 3 +... + B n · t n where t is the vertical timing for the vertical sync pulse at the beginning of each vertical frame, and b i is a predetermined coefficient.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、このよ
うなデジタル補正出力信号はデジタル信号プロセッサ
（ＤＳＰ）によって比較的容易に計算できるが、前記係
数ｂｉは予め決める必要がありかつそれらは異なる表示
サイズおよび位置設定並びにモニタが動作できなければ
ならない異なるモードの各々に対して変動する。However [0007], Such digital correction output signal can be relatively easily calculated by a digital signal processor (DSP), the coefficients b i may have to decide in advance and they are different display sizes And for each of the different modes in which the position setting and monitor must be able to operate.
【０００６】前記係数ｂｉを表示のサイズおよび位置並
びに使用されるビデオモードと独立にするため、前記補
正信号はスクリーン上の実際の垂直位置ｘの関数とする
ことができる。[0006] The coefficient b i for independently of the video mode is the size and position, as well as use of the display, it said correction signal may be a function of the actual vertical position x on the screen.
【数２】 Ｙ＝ａ０＋ａ１・ｘ＋ａ２・ｘ２＋ａ３・ｘ３＋…＋ａｎ・ｘｎ [Number 2] Y = a 0 + a 1 · x + a 2 · x 2 + a 3 · x 3 + ... + a n · x n
【０００７】もちろんｘの値を決定するために異なる方
法も使用できるが、それらは通常複雑なおよび／または
高価な部品または回路を使用する必要性を生じさせる精
度を要求する。例えば、ｘはＣＲＴヨークの電流を使用
して決定できるが、これは高価な非常に正確なアナログ
−デジタル変換器（ＡＤＣ）を必要とする。[0007] Of course, different methods can be used to determine the value of x, but they usually require precision that creates the need to use complex and / or expensive components or circuits. For example, x can be determined using the current in the CRT yoke, which requires an expensive and very accurate analog-to-digital converter (ADC).
【０００８】本発明は従来技術の上に述べた問題を克服
するかあるいは少なくとも軽減するモニタ形状補正回路
および方法を提供することを目的とする。It is an object of the present invention to provide a monitor shape correction circuit and method which overcomes or at least alleviates the above-mentioned problems of the prior art.
【０００９】[0009]
【課題を解決するための手段】本発明の第１の態様で
は、位置決定回路に結合された補正信号計算回路を備え
たモニタ形状補正回路が提供され、該回路は前記位置決
定回路はモニタ表示の水平走査線をカウントしかつその
出力にカウント値を提供するカウンタを含み、前記モニ
タ形状補正回路はさらに前記表示の垂直フレームにおけ
る走査線の合計数を記憶するための記憶装置、および前
記カウンタの出力および前記記憶装置に結合され到達し
た垂直フレームにおける実際の位置を計算しかつ該位置
を示す出力信号を提供する位置計算回路を具備し、前記
補正信号計算回路は前記出力信号を受けかつそれに基づ
きモニタ形状補正信号を計算することを特徴とする。According to a first aspect of the present invention, there is provided a monitor shape correction circuit including a correction signal calculation circuit coupled to a position determination circuit, the circuit comprising a monitor display. A counter for counting horizontal scan lines and providing a count value at its output, wherein said monitor shape correction circuit further comprises a storage device for storing a total number of scan lines in a vertical frame of said display; and An output and a position calculation circuit coupled to the storage device for calculating an actual position in the arriving vertical frame and providing an output signal indicative of the position, the correction signal calculation circuit receiving and based on the output signal A monitor shape correction signal is calculated.
【００１０】好ましい実施形態では、前記カウンタはモ
ニタ水平ドライバ回路からの水平同期信号を受けるため
のカウント入力を備えかつ前記カウンタは前記水平同期
信号におけるパルスの数をカウントして前記カウント値
を提供し、前記カウンタはさらにモニタ垂直ドライバ回
路から垂直同期信号を受けるためのリセット入力を備え
かつ垂直同期パルスが受信された時に前記カウント値を
リセットする。In a preferred embodiment, the counter has a count input for receiving a horizontal synchronization signal from a monitor horizontal driver circuit, and the counter counts the number of pulses in the horizontal synchronization signal to provide the count value. The counter further includes a reset input for receiving a vertical synchronization signal from a monitor vertical driver circuit, and resets the count value when a vertical synchronization pulse is received.
【００１１】好ましくは、前記カウンタは前記記憶装置
の入力に結合されそのカウント値を前記垂直同期パルス
が受信された時に、しかしながら前記カウント値がリセ
ットされる前に、前記記憶装置に出力する。Preferably, said counter is coupled to an input of said storage device and outputs its count value to said storage device when said vertical synchronization pulse is received, but before said count value is reset.
【００１２】前記位置計算回路は好ましくは前記出力信
号を調整するために１つまたはそれ以上のユーザ調整値
を受けるための入力を有する。The position calculation circuit preferably has an input for receiving one or more user adjustments to adjust the output signal.
【００１３】好ましい実施形態では、前記補正信号計算
回路は次の数式を使用してモニタ形状補正信号Ｙを計算
するためのデジタル信号プロセッサを具備し、In a preferred embodiment, the correction signal calculation circuit includes a digital signal processor for calculating a monitor shape correction signal Y using the following equation:
【数３】 Ｙ＝ａ０＋ａ１・ｘ＋ａ２・ｘ２＋ａ３・ｘ３＋…＋ａｎ・ｘｎ この場合、ｘは前記位置決定回路からの出力信号によっ
て提供される実際の位置であり、かつａｉは所定の係数
である。Y = a 0 + a 1 · x + a 2 · x 2 + a 3 · x 3 +... + A n × n where x is the actual position provided by the output signal from the position determination circuit , And a i are predetermined coefficients.
【００１４】本発明の第２の態様では、モニタ表示スク
リーン上の垂直位置の関数としてモニタ形状補正信号を
計算する方法が提供され、該方法は、モニタ表示の水平
走査線をカウントしてカウント値を提供する段階、前記
表示の１つの垂直フレームにおける走査線の合計数を記
憶する段階、到達した前記垂直フレームにおける実際の
位置を計算して出力信号を提供する段階、そして前記出
力信号に基づきモニタ形状補正信号を計算する段階、を
具備することを特徴とする。In a second aspect of the present invention, there is provided a method for calculating a monitor shape correction signal as a function of a vertical position on a monitor display screen, the method comprising: counting horizontal scan lines of a monitor display; , Storing the total number of scan lines in one vertical frame of the display, calculating the actual position in the reached vertical frame to provide an output signal, and monitoring based on the output signal. Calculating a shape correction signal.
【００１５】[0015]
【発明の実施の形態】本発明の１実施形態につき図面を
参照して実例により詳細に説明する。従って、図１に示
されるように、ＣＲＴ１のスクリーン上の実際の表示２
はもし形状補正が行われなければ通常真の方形形状とし
ては現れない。ＣＲＴ１の物理的特性のため、走査線は
スクリーン上の方形形状で正しく走査せず「たる（ｂａ
ｒｒｅｌ）」型表示２につながる。もし適切な形状補正
が行われれば、ＣＲＴ４上の表示３は図２に示されるよ
うに良好な方形形状に補正できる。前記不規則性を補償
するために通常行われる数多くの補正がある。例えば、
放物線補正（ｐａｒａｂｏｌｉｃ ｃｏｒｒｅｃｔｉｏ
ｎ）、台形補正（ｔｒａｐｅｚｏｉｄａｌ ｃｏｒｒｅ
ｃｔｉｏｎ）、およびコーナー補正（ｃｏｒｎｅｒ ｃ
ｏｒｒｅｃｔｉｏｎ）があり、これらすべてはスクリー
ン上の表示品質を改善するために水平走査線に影響を与
えるよう加えられる補正信号Ｙの部分を形成する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described in detail with reference to the drawings. Therefore, as shown in FIG. 1, the actual display 2 on the screen of the CRT 1
If shape correction is not performed, it will not normally appear as a true square shape. Due to the physical characteristics of the CRT1, the scanning lines are not squarely scanned on the screen, and do not scan correctly.
rrel) "type display 2. If proper shape correction is performed, the display 3 on the CRT 4 can be corrected to a good rectangular shape as shown in FIG. There are a number of corrections usually made to compensate for the irregularities. For example,
Parabolic correction
n), trapezoidal correction
ction) and corner correction (corner c)
all of which form a portion of the correction signal Y that is applied to affect horizontal scan lines to improve display quality on the screen.
【００１６】図３に示されるように、波形７として示さ
れた、補正信号Ｙ（ｔ）は通常、波形６として示され
た、ＣＲＴの垂直ヨークをドライブする垂直ドライブ信
号（ＶＤＲＩＶＥ）と同期している。垂直ドライブ信号
ＶＤＲＩＶＥは、次に、波形５として示された、ＶＧ
Ａ，ＳＶＧＡカードなどによって、コンピュータにおけ
る表示制御回路から発生される、垂直同期パルス（ＶＳ
ＹＮＣ）と同期している。As shown in FIG. 3, the correction signal Y (t), shown as waveform 7, is typically synchronized with the vertical drive signal (VDRIVE), which drives the vertical yoke of the CRT, shown as waveform 6. ing. The vertical drive signal VDRIVE is then VG, shown as waveform 5.
A, a vertical synchronization pulse (VS) generated from a display control circuit in a computer by an SVGA card or the like.
YNC).
【００１７】デジタル信号処理を使用すると、前記補正
信号Ｙは時間の多項式関数として次のように表すことが
できる。Using digital signal processing, the correction signal Y can be expressed as a polynomial function of time as follows:
【数４】 Ｙ（ｔ）＝ｂ０＋ｂ１・ｔ＋ｂ２・ｔ２＋ｂ３・ｔ３＋…＋ｂｎ・ｔｎ この場合、ｔは各々の垂直フレームの初めにおける垂直
同期パルスに対する垂直タイミングであり、ｂｉは所定
の係数である。Y (t) = b 0 + b 1 · t + b 2 · t 2 + b 3 · t 3 +... + B n · t n where t is the vertical timing for the vertical synchronization pulse at the beginning of each vertical frame. There, b i is a predetermined coefficient.
【００１８】前に述べたように、そのようなデジタル補
正信号Ｙ（ｔ）はデジタル信号プロセッサ（ＤＳＰ）に
よって比較的容易に計算できるが、予め定められる必要
がある係数ｂｉは異なる表示サイズおよび位置設定並び
にモニタが動作しなければならない異なるビデオ表示モ
ードの各々に対して変動する。[0018] As mentioned previously, such a digital correction signal Y (t) is relatively easily computed by a digital signal processor (DSP), different display sizes and the coefficient b i that need to be predetermined It varies for each of the different video display modes in which the position setting as well as the monitor must operate.
【００１９】図４はＣＲＴ９上の表示８を示しており、
該表示８は初めは通常の垂直表示サイズに対して補正信
号Ｙ（ｔ）によって適切に補正され次により小さな垂直
表示サイズへと変化している。フルサイズのスクリーン
を使用する表示装置のコーナーにおいて必要とされる補
正はスクリーン上の低減されたサイズを使用する表示装
置に対して必要とされるものと異なることは明らかであ
ろう。従って、前記係数を表示サイズおよび位置並びに
使用されているビデオモードと独立にするため、補正信
号はスクリーン上の実際の物理的な垂直位置ｘの関数と
される。FIG. 4 shows a display 8 on the CRT 9.
The display 8 is initially appropriately corrected by the correction signal Y (t) with respect to the normal vertical display size, and then changes to a smaller vertical display size. It will be apparent that the correction required at the corners of a display using a full size screen is different from that required for a display using a reduced size on the screen. The correction signal is therefore a function of the actual physical vertical position x on the screen, so that the coefficients are independent of the display size and position and the video mode used.
【数５】 Ｙ（ｘ）＝ａ０＋ａ１・ｘ＋ａ２・ｘ２＋ａ３・ｘ３＋…＋ａｎ・ｘｎ Y (x) = a 0 + a 1 · x + a 2 · x 2 + a 3 · x 3 +... + A n · x n
【００２０】例えば、合計のスクリーン高さを１の値で
あるものとして規定し、中央が０として規定し、従って
スクリーン頭部ではｘ＝−０．５でありかつスクリーン
の底部ではｘ＝０．５とすることができる。いったん補
正信号ＹがＣＲＴスクリーン上の物理的な垂直位置ｘの
関数とされると、前記係数は表示サイズ、位置および使
用されているビデオモードと独立になる。For example, the total screen height is defined as being a value of 1 and the center is defined as 0, so x = -0.5 at the top of the screen and x = 0.0 at the bottom of the screen. 5 can be set. Once the correction signal Y is a function of the physical vertical position x on the CRT screen, the coefficients are independent of display size, position and video mode used.
【００２１】図５は、そのような補正信号Ｙ（ｘ）によ
って補正された場合のＣＲＴ１１上の低減された寸法の
表示１０を示す。図６はＶＳＹＮＣ信号の波形１２、Ｖ
ＤＲＩＶＥ信号の波形１３、時間の関数としての補正信
号Ｙ（ｔ）の波形１４、および物理的な垂直位置の関数
とされた場合の補正信号Ｙ（ｘ）の波形１５を示す。FIG. 5 shows a reduced size display 10 on CRT 11 when corrected by such a correction signal Y (x). FIG. 6 shows the waveform 12, VSYNC of the VSYNC signal.
The waveform 13 of the DRIVE signal, the waveform 14 of the correction signal Y (t) as a function of time, and the waveform 15 of the correction signal Y (x) as a function of the physical vertical position are shown.
【００２２】従って、水平走査線の数をカウントするこ
とにより前記値ｘを決定する方法が提供される。この方
法は垂直表示サイズおよび位置がデフォルト値にセット
された場合に、垂直フレームにおける最初の走査線はス
クリーンの頭部にありｘ＝−０．５であり、かつ最後の
走査線はスクリーンの底部にありｘ＝０．５であるとい
う仮定に基づいている。もちろん、この仮定は合理的に
受け入れられるものであるが、最初の数本の走査線は見
えない垂直帰線期間に現れるが、一般にこれは無視し得
るほどの影響を与えるにすぎない。Thus, a method is provided for determining said value x by counting the number of horizontal scan lines. The method is such that when the vertical display size and position are set to default values, the first scan line in a vertical frame is at the top of the screen and x = -0.5, and the last scan line is at the bottom of the screen. And x = 0.5. Of course, this assumption is reasonably acceptable, but the first few scan lines appear during the invisible vertical retrace interval, but this generally has only a negligible effect.
【００２３】図７は、ｘの値を決定し、かつ補正信号Ｙ
（ｘ）を発生するためのモニタ形状補正回路のブロック
図を示す。水平ラインの数をカウントするためにデジタ
ルカウンタ１６が使用されている。それは、端子１７に
入力される、垂直同期（ＶＳＹＮＣ）信号の各パルスの
前縁（ｌｅａｄｉｎｇ ｅｄｇｅ）でリセットされ、か
つその後端子１８に入力される水平同期（ＨＳＹＮＣ）
信号の各パルスの前縁で１だけ進められる。カウンタ１
６における値、カウント“ｎ”、は垂直フレームにおけ
る現在の走査線番号を示している。カウンタ１６が垂直
フレームの終わり、即ち、ＶＳＹＮＣ信号の次の前縁に
到達した時、カウンタ出力ｎは増分器（ｉｎｃｒｅｍｅ
ｎｔｅｒ）論理回路１９によって１だけ増分されかつ次
にカウンタ１６がＶＳＹＮＣ信号によってクリアされる
前にレジスタ２０にロードされる。従って、レジスタ２
０における値“Ｎ”は垂直フレームにおける走査線の合
計数を示している。FIG. 7 illustrates the determination of the value of x and the correction signal Y
FIG. 3 shows a block diagram of a monitor shape correction circuit for generating (x). A digital counter 16 is used to count the number of horizontal lines. It is reset at the leading edge of each pulse of the vertical synchronization (VSYNC) signal input to the terminal 17 and thereafter is input to the terminal 18 for the horizontal synchronization (HSYNC).
It is advanced by one at the leading edge of each pulse of the signal. Counter 1
The value at 6, the count "n", indicates the current scan line number in the vertical frame. When the counter 16 reaches the end of the vertical frame, that is, the next leading edge of the VSYNC signal, the counter output n is incremented (increme).
nter) is incremented by one by the logic circuit 19 and then loaded into the register 20 before the counter 16 is cleared by the VSYNC signal. Therefore, register 2
The value "N" at 0 indicates the total number of scan lines in the vertical frame.
【００２４】次に物理的な垂直位置ｘが、値“ｎ”，
“Ｎ”およびそれぞれ端子２１および２２において入力
される垂直サイズ（Ｖｓ）および垂直中心（Ｖｃ）の２
つのユーザが調整可能なパラメータに対して除算、乗
算、減算および加算操作を行うことにより計算される。
この計算はハードウェアによりあるいはハードウェアと
ソフトウェアとの組み合わせにより実施することができ
る。Next, the physical vertical position x is the value "n",
“N” and 2 of the vertical size (Vs) and vertical center (Vc) input at terminals 21 and 22, respectively.
It is calculated by one user performing divide, multiply, subtract and add operations on adjustable parameters.
This calculation can be performed by hardware or by a combination of hardware and software.
【００２５】例えば、この実施形態では、計算ブロック
２３は１つの入力においてレジスタ２０から値“Ｎ”を
受け、他の入力において値“ｎ”をカウンタ１６から受
け、かつさらに他の入力において端子２１および２２か
らユーザが調整可能なパラメータを受けて、次の数式を
使用して物理的な垂直位置ｘを計算するよう構成されて
いる。For example, in this embodiment, the calculation block 23 receives the value "N" from the register 20 at one input, the value "n" at the other input from the counter 16, and the terminal 21 at the other input. And 22 are configured to receive the user adjustable parameters to calculate the physical vertical position x using the following equation:
【数６】ｘ＝（ｎ／Ｎ−０．５）＊Ｖｓ＋Ｖｃ この場合合計のスクリーン高さは１の値であるとして規
定され、中心がｘ＝０として規定され、従ってスクリー
ンの頭部はｘ＝−０．５かつスクリーンの底部はｘ＝
０．５として規定され、この場合Ｖｓに対するデフォル
ト値は１であり、Ｖｃは０である。X = (n / N-0.5) * Vs + Vc where the total screen height is defined as a value of 1 and the center is defined as x = 0, so the screen head is x = −0.5 and the bottom of the screen is x =
Defined as 0.5, where the default value for Vs is 1 and Vc is 0.
【００２６】上記計算はラインごとのベースで行われ、
従って計算ブロック２３により計算されるｘの値は実際
に現在の走査線の物理的な垂直位置を表す。ｘを、前記
物理的な垂直位置ｘに基づき補正信号Ｙ（ｘ）を発生す
る、形状補正ブロック２４に供給することにより、ＣＲ
Ｔの物理的な垂直位置の関数としての補正信号Ｙ（ｘ）
が発生できる。例えばＤＳＰとすることができる、形状
補正ブロック２４は次の多項式を計算する。The above calculations are performed on a line-by-line basis,
Thus, the value of x calculated by calculation block 23 actually represents the physical vertical position of the current scan line. x to the shape correction block 24, which generates a correction signal Y (x) based on the physical vertical position x, thereby providing a CR
Correction signal Y (x) as a function of the physical vertical position of T
Can occur. The shape correction block 24, which may be, for example, a DSP, calculates the following polynomial:
【数７】 Ｙ（ｘ）＝ａ０＋ａ１・ｘ＋ａ２・ｘ２＋ａ３・ｘ３＋…＋ａｎ・ｘｎ Y (x) = a 0 + a 1 · x + a 2 · x 2 + a 3 · x 3 +... + A n · x n
【００２７】この多項式の計算はよく知られた方法で行
われて前記補正信号Ｙ（ｘ）を生成する。従って、係数
ａｉは、いったんそれらが初めに決定されかつ記憶され
れば、表示の寸法および位置並びに使用されている特定
のビデオモードと無関係になる。The calculation of this polynomial is performed in a well-known manner to generate the correction signal Y (x). Thus, the coefficients a i are independent of the size and position of the display and the particular video mode being used once they are initially determined and stored.
【００２８】本発明の１つの特定の実施形態のみが詳細
に説明されたが、当業者は本発明の範囲から離れること
なく種々の変更および改善をなすことができることは理
解されるであろう。While only one specific embodiment of the present invention has been described in detail, it will be understood that those skilled in the art can make various modifications and improvements without departing from the scope of the present invention.
【００２９】[0029]
【発明の効果】以上のように、本発明によれば、表示の
寸法および位置並びに使用されているビデオモードに影
響されることなく適切にモニタ形状の補正ができるよう
になる。As described above, according to the present invention, the monitor shape can be appropriately corrected without being affected by the size and position of the display and the video mode used.
【図１】ＣＲＴスクリーン上の補正されていない表示を
示す説明図である。FIG. 1 is an explanatory diagram showing an uncorrected display on a CRT screen.
【図２】図１と同様の表示であるが、時間の関数として
補正信号により補正された表示を示す説明図である。FIG. 2 is an illustration similar to FIG. 1, but showing a display corrected by a correction signal as a function of time.
【図３】垂直同期、垂直ドライブおよび補正信号の間の
関係を示すタイミング図である。FIG. 3 is a timing diagram illustrating the relationship between vertical synchronization, vertical drive, and a correction signal.
【図４】補正信号により補正された場合の低減された垂
直寸法の表示を示す説明図である。FIG. 4 is an explanatory diagram showing a display of a reduced vertical dimension when corrected by a correction signal.
【図５】図４と同様の表示であるが、垂直サイズの関数
として補正信号により補正された表示を示す説明図であ
る。FIG. 5 is an illustration similar to FIG. 4, but showing a display corrected by a correction signal as a function of vertical size.
【図６】垂直同期、垂直ドライブおよび時間と垂直サイ
ズ両方の関数としての補正信号の関係を示す波形図であ
る。FIG. 6 is a waveform diagram illustrating the relationship of vertical synchronization, vertical drive, and correction signal as a function of both time and vertical size.
【図７】本発明の１実施形態に係わるモニタ形状補正回
路の構成を示す概略的ブロック図である。FIG. 7 is a schematic block diagram illustrating a configuration of a monitor shape correction circuit according to one embodiment of the present invention.
１，４，９，１１ ＣＲＴ ２，３，８，１０ ＣＲＴ上の表示 １６ デジタルカウンタ １９ 増分器論理回路 ２０ レジスタ ２３ 計算ブロック ２４ 形状補正ブロック 1, 4, 9, 11 CRT 2, 3, 8, 10 Display on CRT 16 Digital counter 19 Incrementer logic circuit 20 Register 23 Calculation block 24 Shape correction block
Claims (9)
回路を備えたモニタ形状補正回路であって、前記位置決
定回路はモニタ表示の水平走査線をカウントしかつその
出力にカウント値を提供するカウンタを含み、前記モニ
タ形状補正回路はさらに前記表示の垂直フレームにおけ
る走査線の合計数を記憶するための記憶装置、および前
記カウンタの出力および前記記憶装置に結合され到達し
た垂直フレームにおける実際の位置を計算しかつ該位置
を示す出力信号を提供する位置計算回路を具備し、前記
補正信号計算回路は前記出力信号を受けかつそれに基づ
きモニタ形状補正信号を計算することを特徴とするモニ
タ形状補正回路。1. A monitor shape correction circuit comprising a correction signal calculation circuit coupled to a position determination circuit, wherein the position determination circuit counts horizontal scan lines of a monitor display and provides a count value at an output thereof. A monitor, the monitor shape correction circuit further comprising a storage device for storing a total number of scan lines in the vertical frame of the display, and an output of the counter and an actual position in the reached vertical frame coupled to the storage device. And a correction signal calculation circuit for receiving the output signal and calculating a monitor shape correction signal based thereon. .
からの水平同期信号を受けるためのカウント入力を備え
かつ前記カウンタは前記水平同期信号におけるパルスの
数をカウントして前記カウント値を提供し、前記カウン
タはさらにモニタ垂直ドライバ回路から垂直同期信号を
受けるためのリセット入力を備えかつ垂直同期パルスが
受信された時に前記カウント値をリセットすることを特
徴とする、請求項１に記載のモニタ形状補正回路。2. The counter according to claim 1, wherein said counter has a count input for receiving a horizontal synchronization signal from a monitor horizontal driver circuit, and said counter counts the number of pulses in said horizontal synchronization signal to provide said count value. 2. The monitor shape correction circuit according to claim 1, further comprising a reset input for receiving a vertical synchronization signal from a monitor vertical driver circuit, and resetting the count value when a vertical synchronization pulse is received.
合されそのカウント値を前記垂直同期パルスが受信され
た時に、しかしながら前記カウント値がリセットされる
前に、前記記憶装置に出力することを特徴とする、請求
項２に記載のモニタ形状補正回路。3. The counter is coupled to an input of the storage device and outputs its count value to the storage device when the vertical sync pulse is received, but before the count value is reset. The monitor shape correction circuit according to claim 2, wherein
するために１つまたはそれ以上のユーザ調整値を受ける
ための入力を有することを特徴とする、請求項１〜３の
内のいずれか１項に記載のモニタ形状補正回路。4. The method according to claim 1, wherein the position calculation circuit has an input for receiving one or more user adjustment values for adjusting the output signal. 2. The monitor shape correction circuit according to claim 1.
してモニタ形状補正信号Ｙを計算するためのデジタル信
号プロセッサを具備し、 【数８】 Ｙ＝ａ０＋ａ１・ｘ＋ａ２・ｘ２＋ａ３・ｘ３＋…＋ａｎ・ｘｎ この場合、ｘは前記位置決定回路からの出力信号によっ
て提供される実際の位置であり、かつａｉは所定の係数
であることを特徴とする、請求項１〜４の内のいずれか
１項に記載のモニタ形状補正回路。5. The correction signal calculation circuit includes a digital signal processor for calculating a monitor shape correction signal Y using the following equation: Y = a 0 + a 1 · x + a 2 · x 2 + a 3 · x 3 + ... + a n · x n in this case, x is the actual position is provided by the output signal from said position determining circuit, and a i is characterized by a predetermined coefficient The monitor shape correction circuit according to any one of claims 1 to 4.
数としてモニタ形状補正信号を計算する方法であって、 モニタ表示の水平走査線をカウントしてカウント値を提
供する段階、 前記表示の１つの垂直フレームにおける走査線の合計数
を記憶する段階、 到達した前記垂直フレームにおける実際の位置を計算し
て出力信号を提供する段階、そして前記出力信号に基づ
きモニタ形状補正信号を計算する段階、 を具備することを特徴とするモニタ表示スクリーン上の
垂直位置の関数としてモニタ形状補正信号を計算する方
法。6. A method for calculating a monitor shape correction signal as a function of a vertical position on a monitor display screen, the method comprising: counting horizontal scan lines of a monitor display to provide a count value; Storing a total number of scan lines in a frame, calculating an actual position in the reached vertical frame to provide an output signal, and calculating a monitor shape correction signal based on the output signal. A method of calculating a monitor shape correction signal as a function of a vertical position on a monitor display screen.
水平同期信号におけるパルスの数をカウントして前記カ
ウント値を提供する段階、そしてモニタ垂直ドライバ回
路から垂直同期信号を受けかつ１つの垂直同期パルスが
受信された時に前記カウント値をリセットする段階、 を具備することを特徴とする、請求項６に記載のモニタ
形状補正信号を計算する方法。7. The step of counting includes receiving a horizontal synchronization signal from a monitor horizontal driver circuit, counting the number of pulses in the horizontal synchronization signal to provide the count value, and providing a vertical synchronization signal from a monitor vertical driver circuit. The method of claim 6, further comprising: receiving a signal and resetting the count value when one vertical synchronization pulse is received.
力信号を調整するために１つまたはそれ以上のユーザ調
整値を受ける段階を具備することを特徴とする、請求項
７に記載のモニタ形状補正信号を計算する方法。8. The monitor of claim 7, wherein calculating the actual position comprises receiving one or more user adjustments to adjust the output signal. A method for calculating the shape correction signal.
階は次の数式、 【数９】 Ｙ（ｘ）＝ａ０＋ａ１・ｘ＋ａ２・ｘ２＋ａ３・ｘ３＋…＋ａｎ・ｘｎ を計算する段階を含み、この場合、ｘは前記出力信号に
よって提供される実際の位置であり、かつａｉは所定の
係数であることを特徴とする、請求項６，７および８の
内のいずれか１項に記載のモニタ形状補正信号を計算す
る方法。9. step of calculating said monitor shape correction signal Y following formula [Formula 9] Y (x) = a 0 + a 1 · x + a 2 · x 2 + a 3 · x 3 + ... + a n · x 9. The method according to claim 6, further comprising the step of calculating n , wherein x is the actual position provided by the output signal and a i is a predetermined coefficient. A method for calculating a monitor shape correction signal according to any one of the above.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SG9611918-5 | 1996-12-26 | ||
| SG9611918 | 1996-12-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200781A true JPH10200781A (en) | 1998-07-31 |
Family
ID=20429547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36737297A Pending JPH10200781A (en) | 1996-12-26 | 1997-12-25 | Monitor shape correction circuit and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10200781A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486857B1 (en) | 1999-02-12 | 2002-11-26 | Nec Corporation | Deflection correction circuit for narrowing a pull-in range of a VCO to reduce frequency variations in a horizontal synchronizing signal |
-
1997
- 1997-12-25 JP JP36737297A patent/JPH10200781A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486857B1 (en) | 1999-02-12 | 2002-11-26 | Nec Corporation | Deflection correction circuit for narrowing a pull-in range of a VCO to reduce frequency variations in a horizontal synchronizing signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522365B1 (en) | Method and system for pixel clock recovery | |
| US5917461A (en) | Video adapter and digital image display apparatus | |
| EP0420568A2 (en) | Digital convergence apparatus | |
| KR100609056B1 (en) | Display Apparatus And Control Method Thereof | |
| JPH10200781A (en) | Monitor shape correction circuit and method | |
| US6392369B1 (en) | Digital realtime convergence correction circuit and method thereof | |
| KR20010073023A (en) | A method and apparatus for correcting convergence and geometry errors in display devices | |
| US6765620B2 (en) | Synchronous signal generation circuit and synchronous signal generation method | |
| KR19980064591A (en) | Monitor geometry correction circuit and method | |
| JPH03118595A (en) | Cathode-ray tube display device | |
| EP1734495B1 (en) | Picture signal processing device | |
| JP3023116B2 (en) | Video signal processing device | |
| JP3896368B2 (en) | Image display device | |
| JPH09261568A (en) | Keystone distortion corrector | |
| JP3135620B2 (en) | CRT device | |
| JP3578747B2 (en) | Image output device | |
| JPH0744125A (en) | Liquid crystal display device | |
| JP3536398B2 (en) | CRT display device | |
| JP3536434B2 (en) | Cathode ray tube display device and television receiver | |
| JPH07107501A (en) | Convergence corrector for color display | |
| JP3607505B2 (en) | Digital image correction device | |
| KR100301516B1 (en) | Apparatus for optimum adjusting screen position of digital television | |
| JP3046899B2 (en) | Horizontal synchronization frequency measurement method, CRT display display method, synchronization frequency measurement device, CRT display device | |
| KR100314071B1 (en) | Method for automatically adjusting picture size | |
| JPH08223594A (en) | Auto static convergence corrector and image display device using the device |