JPH10200389A - Load driving circuit - Google Patents
Load driving circuitInfo
- Publication number
- JPH10200389A JPH10200389A JP283397A JP283397A JPH10200389A JP H10200389 A JPH10200389 A JP H10200389A JP 283397 A JP283397 A JP 283397A JP 283397 A JP283397 A JP 283397A JP H10200389 A JPH10200389 A JP H10200389A
- Authority
- JP
- Japan
- Prior art keywords
- load
- current
- circuit
- fet
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、モータ等の負荷の
動作・非動作を制御する負荷駆動回路に関し、より詳細
には負荷の動作・非動作切り換え時におけるノイズの発
生や電磁波の不要輻射を抑止する手段を備えた負荷駆動
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a load drive circuit for controlling the operation and non-operation of a load such as a motor, and more particularly, to the generation of noise and unnecessary radiation of electromagnetic waves when the operation of a load is switched between operation and non-operation. The present invention relates to a load drive circuit including a means for suppressing the load.
【０００２】[0002]
【従来の技術】従来からモータ等の負荷の動作・非動作
を切り換えるためにＦＥＴ等のスイッチング素子を用い
た負荷駆動回路が用いられている。図５は従来のこの種
負荷駆動回路の構成を示す回路構成図である。スイッチ
ング素子であるＦＥＴは負荷Ｍ１に直列に接続され、負
荷Ｍ１に流れる電流を接断する。つまり、ＦＥＴのソー
スＳは接地され、ドレインＤは負荷Ｍ１の接地側電源端
子に接続されている。また、ＦＥＴのゲートＧは切換ス
イッチＳＷを介して、電源Ｖの正極側あるいは接地側に
選択的に接続される。つまり、ＦＥＴのゲートＧは、負
荷動作時に切換スイッチＳＷを介して電源Ｖの正極側に
接続され、負荷非動作時に切換スイッチＳＷを介して接
地される。そして、負荷Ｍ１の正極側電源端子には駆動
電源ＶＣが接続されている。2. Description of the Related Art Conventionally, a load driving circuit using a switching element such as an FET has been used to switch between operation and non-operation of a load such as a motor. FIG. 5 is a circuit diagram showing the configuration of a conventional load driving circuit of this type. An FET, which is a switching element, is connected in series to the load M1, and cuts off a current flowing through the load M1. That is, the source S of the FET is grounded, and the drain D is connected to the ground-side power supply terminal of the load M1. Further, the gate G of the FET is selectively connected to the positive electrode side or the ground side of the power supply V via the changeover switch SW. That is, the gate G of the FET is connected to the positive electrode side of the power supply V via the changeover switch SW when the load is operating, and is grounded via the changeover switch SW when the load is not operating. The drive power supply VC is connected to the positive power supply terminal of the load M1.
【０００３】従って、切換スイッチＳＷがｏｎに切り換
えられれば、ＦＥＴのゲートＧに電圧が印加されてＦＥ
Ｔが導通状態となり、負荷Ｍ１に電流が流れ動作状態と
なる。また、切換スイッチＳＷがｏｆｆに切り換えられ
れば、ＦＥＴのゲートＧに電圧が印加されずＦＥＴが非
導通状態となり、負荷Ｍ１に電流が流れず非動作状態と
なる。Therefore, when the changeover switch SW is turned on, a voltage is applied to the gate G of the FET and the FE
T becomes conductive, and current flows through the load M1 to enter an operating state. If the changeover switch SW is turned off, no voltage is applied to the gate G of the FET, the FET is turned off, and no current flows to the load M1, and the load M1 is turned off.
【０００４】[0004]
【発明が解決しようとする課題】図６は、ＦＥＴのドレ
インＤとソースＳ間の電圧Ｖｄｓ（負荷Ｍ１の接地側電
源端子と接地との間の電圧）と負荷Ｍ１を流れる負荷電
流Ｉｄの状態を示すタイムチャート図である。切換スイ
ッチＳＷがｏｆｆ位置にある場合には、電圧Ｖｄｓは略
駆動電源ＶＣの電圧Ｖｃであり、また負荷電流Ｉｄは０
である。切換スイッチＳＷがｏｎ位置に切り換えられる
と（時刻Ｔｏｎ）、ＦＥＴのゲートＧが電源Ｖの正極側
に接続され、ＦＥＴが導通状態となってＦＥＴのドレイ
ンＤの電位が略０Ｖとなるので、電圧Ｖｄｓは略０にな
り、負荷の正極側電源端子、接地側電源端子間に電位差
ができ負荷Ｍ１が動作状態となる。ここで、負荷Ｍ１が
モータやトランス等の誘導性負荷の場合、そのインピー
ダンス特性により負荷電流Ｉｄは徐々に増加していく。FIG. 6 shows the state of the voltage Vds between the drain D and the source S of the FET (the voltage between the ground side power supply terminal of the load M1 and the ground) and the load current Id flowing through the load M1. FIG. When the changeover switch SW is in the off position, the voltage Vds is substantially the voltage Vc of the drive power supply VC, and the load current Id is 0.
It is. When the changeover switch SW is switched to the on position (time Ton), the gate G of the FET is connected to the positive electrode side of the power supply V, the FET is turned on, and the potential of the drain D of the FET becomes substantially 0 V. Vds becomes substantially 0, a potential difference is generated between the positive power supply terminal and the ground power supply terminal of the load, and the load M1 is in an operating state. Here, when the load M1 is an inductive load such as a motor or a transformer, the load current Id gradually increases due to its impedance characteristic.
【０００５】一方、切換スイッチＳＷがｏｆｆ位置に切
り換えられると（時刻Ｔｏｆｆ）、ＦＥＴのゲートＧが
接地側に接続され、ＦＥＴが非導通状態となり、負荷電
流は０となる。しかし、負荷Ｍ１が誘導性負荷の場合、
蓄積されていたエネルギーにより、電圧Ｖｄｓが一瞬大
きく増加して、所謂スパイク電圧が発生する。このた
め、このスパイク電圧を原因とする、スイッチングノイ
ズや電磁波の不要輻射が発生する問題が生じる。また、
容量性負荷の場合には、逆に切換スイッチＳＷがｏｎの
位置に変わる時に、急激な電流の変化が生じて、誘導性
負荷と同様のスイッチングノイズや電磁波の不要輻射の
問題が生じる。On the other hand, when the changeover switch SW is switched to the off position (time Toff), the gate G of the FET is connected to the ground side, the FET is turned off, and the load current becomes zero. However, when the load M1 is an inductive load,
Due to the stored energy, the voltage Vds instantaneously increases greatly, generating a so-called spike voltage. For this reason, there arises a problem that switching noise and unnecessary radiation of electromagnetic waves occur due to the spike voltage. Also,
In the case of a capacitive load, on the contrary, when the changeover switch SW changes to the on position, a sudden change in the current occurs, causing the same problems as switching noise and unnecessary radiation of electromagnetic waves as in the case of the inductive load.
【０００６】本発明は上述の課題を解決するもので、ス
イッチングノイズや電磁波の不要輻射の発生を抑えた負
荷駆動回路を実現することを目的としている。An object of the present invention is to solve the above-mentioned problems, and an object of the present invention is to realize a load driving circuit which suppresses generation of switching noise and unnecessary radiation of electromagnetic waves.
【０００７】[0007]
【課題を解決するための手段及びその効果】上記目的を
達成するために、本発明に係る負荷駆動回路（１）は、
負荷に直列に接続され、制御端子に印加された制御電圧
に応じて該負荷に流れる電流を制御し、該負荷の動作・
非動作を切り換えるスイッチング素子を含んで構成され
た負荷駆動回路において、前記負荷を非動作状態にする
際に、前記スイッチング素子の制御端子から所定電流を
流し出す定電流流出回路が設けられていることを特徴と
している。In order to achieve the above object, a load driving circuit (1) according to the present invention comprises:
The current connected to the load is controlled in series according to the control voltage applied to the control terminal.
In a load driving circuit including a switching element for switching non-operation, a constant current outflow circuit for flowing a predetermined current from a control terminal of the switching element when the load is set to a non-operation state is provided. It is characterized by.
【０００８】上記した負荷駆動回路（１）によれば、負
荷を非動作状態とする際に、前記スイッチング素子の前
記制御端子の印加電圧が徐々に減少する。従って、前記
負荷に流れる電流が徐々に減少することになり、急激な
電流変化が起こらない。このため、負荷を動作させる際
のスパイク電圧の発生が抑えられ、スイッチングノイズ
や電磁波の不要輻射の発生を抑制することができる。According to the load driving circuit (1), the voltage applied to the control terminal of the switching element gradually decreases when the load is made inoperative. Therefore, the current flowing through the load gradually decreases, and no abrupt current change occurs. Therefore, generation of a spike voltage when the load is operated can be suppressed, and generation of switching noise and unnecessary radiation of electromagnetic waves can be suppressed.
【０００９】また、本発明に係る負荷駆動回路（２）
は、負荷に直列に接続され、制御端子に印加された制御
電圧に応じて該負荷に流れる電流を制御し、該負荷の動
作・非動作を切り換えるスイッチング素子を含んで構成
された負荷駆動回路において、前記負荷を動作状態にす
る際に、前記スイッチング素子の制御端子に所定電流を
流し込む定電流流入回路が設けられていることを特徴と
している。Further, a load driving circuit (2) according to the present invention.
Is connected in series to the load, controls the current flowing through the load according to the control voltage applied to the control terminal, and includes a switching element configured to switch the operation / non-operation of the load. A constant current inflow circuit for supplying a predetermined current to a control terminal of the switching element when the load is brought into an operating state.
【００１０】上記した負荷駆動回路（２）によれば、前
記負荷を動作状態とする際に、前記スイッチング素子の
前記制御端子の印加電圧が徐々に増加する。従って、前
記負荷に流れる電流が徐々に増加することになり、急激
な電流変化が起こらない。このため、スイッチングノイ
ズや電磁波の不要輻射の発生を抑制することができる。[0010] According to the load drive circuit (2), when the load is operated, the voltage applied to the control terminal of the switching element gradually increases. Therefore, the current flowing through the load gradually increases, and no abrupt current change occurs. For this reason, generation of switching noise and unnecessary radiation of electromagnetic waves can be suppressed.
【００１１】また、本発明に係る負荷駆動回路（３）
は、負荷に直列に接続され、制御端子に印加された制御
電圧に応じて該負荷に流れる電流を制御し、該負荷の動
作・非動作を切り換えるスイッチング素子を含んで構成
された負荷駆動回路において、前記負荷を動作状態にす
る際に、前記スイッチング素子の制御端子に所定電流を
流し込む定電流流入回路と、前記負荷を非動作状態にす
る際に、前記スイッチング素子の制御端子から所定電流
を流し出す定電流流出回路とが設けられていることを特
徴としている。Also, a load driving circuit (3) according to the present invention.
Is connected in series to the load, controls the current flowing through the load according to the control voltage applied to the control terminal, and includes a switching element configured to switch the operation / non-operation of the load. A constant current inflow circuit that supplies a predetermined current to a control terminal of the switching element when the load is put into an operation state, and a predetermined current that flows from a control terminal of the switching element when the load is brought into a non-operation state. And a constant current outflow circuit for discharging.
【００１２】上記した負荷駆動回路（３）によれば、前
記負荷を動作状態あるいは非動作状態とする際に、前記
スイッチング素子の前記制御端子の印加電圧が徐々に変
化する。従って、前記負荷に流れる電流が徐々に変化す
ることになり、急激な電流変化が起こらない。このた
め、負荷を動作あるいは非動作状態にする際のスイッチ
ングノイズや電磁波の不要輻射の発生を抑制することが
できる。According to the load driving circuit (3), the voltage applied to the control terminal of the switching element gradually changes when the load is put into an operation state or a non-operation state. Therefore, the current flowing through the load changes gradually, and no abrupt current change occurs. For this reason, it is possible to suppress the generation of switching noise and unnecessary radiation of electromagnetic waves when the load is set to the operation or non-operation state.
【００１３】また、本発明に係る負荷駆動回路（４）
は、上記負荷回路（１）〜（３）のいずれかにおいて、
前記スイッチング素子がＦＥＴからなることを特徴とし
ている。Further, a load drive circuit (4) according to the present invention.
In any one of the load circuits (1) to (3),
The switching element comprises an FET.
【００１４】ＦＥＴはゲートに印加された電圧によりド
レイン・ソース間のインピーダンスが変化し、また入力
インピーダンスが大きく、ゲートへの流入電流・流出電
流を制御することにより、ゲート電圧を制御してドレイ
ン・ソース間のインピーダンスの制御が容易であるの
で、比較的簡単な回路構成でスイッチング素子を実現で
きる。In the FET, the impedance between the drain and the source changes according to the voltage applied to the gate, and the input impedance is large. By controlling the inflow current and outflow current to the gate, the gate voltage is controlled to control the drain and the drain. Since it is easy to control the impedance between the sources, a switching element can be realized with a relatively simple circuit configuration.
【００１５】また、本発明に係る負荷駆動回路（５）
は、上記負荷駆動回路（１）または負荷駆動回路（３）
において、前記負荷の動作時における駆動電流を検出す
る電流検出回路と、該電流検出回路により検出された駆
動電流に応じて前記定電流流出回路の所定定電流値を制
御する電流調整回路を有することを特徴としている。Further, a load driving circuit (5) according to the present invention.
Is the load drive circuit (1) or the load drive circuit (3)
A current detection circuit for detecting a drive current when the load operates, and a current adjustment circuit for controlling a predetermined constant current value of the constant current outflow circuit in accordance with the drive current detected by the current detection circuit. It is characterized by.
【００１６】上記負荷駆動回路（５）によれば、前記負
荷の動作時における駆動電流の大きさに応じて、前記負
荷を非動作にする際の負荷電流の減少速度を調整するこ
とが可能となる。従って、負荷電流の減少速度と、スパ
イク電圧の発生をバランスよく制御でき、スイッチング
ノイズおよび不要輻射の抑制とともに無駄な電力消費を
防止できる。According to the load drive circuit (5), the rate of decrease of the load current when the load is deactivated can be adjusted according to the magnitude of the drive current during the operation of the load. Become. Therefore, it is possible to control the reduction speed of the load current and the generation of the spike voltage in a well-balanced manner, thereby suppressing switching noise and unnecessary radiation and preventing wasteful power consumption.
【００１７】[0017]
【発明の実施の形態】以下本発明の実施の形態について
図面を参照して説明する。図１は本発明の実施の形態
（１）に係る負荷駆動回路の構成を示す回路構成図であ
る。スイッチング素子であるＦＥＴ１は誘導性の負荷Ｍ
１に直列に接続され、負荷Ｍ１に流れる電流を接断す
る。つまり、ＦＥＴ１のソースＳは接地され、ドレイン
Ｄは負荷Ｍ１の接地側電源端子に接続されている。ま
た、ＦＥＴ１のゲートＧは切換スイッチＳＷを通り、電
源Ｖの正極側に抵抗Ｒ２１を介して、あるいは接地側に
一定電流値の電流を流す定電流回路Ｓ１を介して選択的
に接続されるようになっている。つまり、ＦＥＴ１のゲ
ートＧは、負荷動作時に切換スイッチＳＷと抵抗Ｒとを
介して電源Ｖの正極側に接続され、負荷非動作時に切換
スイッチＳＷと定電流回路Ｓ１を介して接地される。そ
して、負荷Ｍ１の正極側電源端子には負荷駆動電源ＶＣ
が接続されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit configuration diagram showing a configuration of a load driving circuit according to Embodiment (1) of the present invention. The switching element FET1 has an inductive load M
1 in series, and cuts off the current flowing through the load M1. That is, the source S of the FET 1 is grounded, and the drain D is connected to the ground side power supply terminal of the load M1. Further, the gate G of the FET1 is selectively connected through the changeover switch SW, through the resistor R21 to the positive electrode side of the power supply V, or through the constant current circuit S1 through which a constant current value flows to the ground side. It has become. That is, the gate G of the FET 1 is connected to the positive terminal of the power supply V via the changeover switch SW and the resistor R when the load is operating, and is grounded via the changeover switch SW and the constant current circuit S1 when the load is not operated. The load driving power supply VC is connected to the positive power supply terminal of the load M1.
Is connected.
【００１８】次に負荷駆動回路の動作を説明する。負荷
Ｍ１を動作状態とするために切換スイッチＳＷがｏｎに
切り換えられれば、ＦＥＴ１のゲートＧに電圧が印加さ
れてＦＥＴ１が導通状態となり、負荷Ｍ１に電流が流れ
動作状態となる。この場合、ＦＥＴ１のゲートＧには抵
抗Ｒを介して指数関数的に電流が流れ、比較的短時間で
ＦＥＴ１のインピーダンスが略０となるが、負荷Ｍ１が
誘導性負荷のため負荷電流Ｉｄは急激に上昇せず、スイ
ッチングノイズや不要幅射は生じない。Next, the operation of the load driving circuit will be described. If the changeover switch SW is turned on to put the load M1 into an operation state, a voltage is applied to the gate G of the FET1, the FET1 is turned on, and a current flows through the load M1 to be in an operation state. In this case, a current flows exponentially to the gate G of the FET 1 via the resistor R, and the impedance of the FET 1 becomes substantially 0 in a relatively short time. However, the load current Id sharply increases because the load M1 is an inductive load. And no switching noise or unnecessary radiation occurs.
【００１９】他方、負荷Ｍ１を非動作状態とするために
切換スイッチＳＷがｏｆｆに切り換えられれば、ＦＥＴ
１のゲートＧから電流が流れ出てゲートＧの電圧が減少
してＦＥＴ１が非導通状態となり、負荷Ｍ１の電流が遮
断されて非動作状態となる。この場合、ＦＥＴ１のゲー
トＧからは定電流回路Ｓ１を介して一定電流が流れ出
る。従って、ＦＥＴ１のゲートＧの電圧は一次関数的に
徐々に減少し、それに伴いＦＥＴ１のインピーダンスが
徐々に増加して負荷を流れる負荷電流Ｉｄが徐々に減少
する。このため、誘導性負荷特有の負荷動作停止時にお
ける負荷電流Ｉｄの急変によるスパイク電圧の発生が抑
制され、スイッチングノイズや電磁波の不要輻射が抑え
られる。On the other hand, if the changeover switch SW is turned off to make the load M1 inactive, the FET
The current flows out of the gate G of No. 1 and the voltage of the gate G decreases, so that the FET 1 is turned off, the current of the load M1 is cut off, and the load M1 is turned off. In this case, a constant current flows from the gate G of the FET 1 via the constant current circuit S1. Accordingly, the voltage of the gate G of the FET 1 gradually decreases linearly, and accordingly, the impedance of the FET 1 gradually increases, and the load current Id flowing through the load gradually decreases. For this reason, generation of a spike voltage due to a sudden change in the load current Id when the load operation peculiar to the inductive load is stopped is suppressed, and switching noise and unnecessary radiation of electromagnetic waves are suppressed.
【００２０】次に、本発明の負荷駆動回路に係る別の実
施の形態について図面を参照して説明する。図２は本発
明の実施の形態（２）に係る負荷駆動回路の構成を示す
回路構成図であり、容量性負荷に適した負荷駆動回路の
例である。スイッチング素子であるＦＥＴ２は負荷Ｍ２
に直列に接続され、負荷Ｍ２に流れる電流を接断する。
つまり、ＦＥＴ２のソースＳは接地され、ドレインＤは
負荷Ｍ１の接地側電源端子に接続されている。また、Ｆ
ＥＴ２のゲートＧは切換スイッチＳＷを通り、電源Ｖの
正極側に一定電流値の電流を流す定電流回路Ｓ２を介し
て、あるいは接地側に抵抗Ｒ２２を介して選択的に接続
される。つまり、ＦＥＴ２のゲートＧは、負荷動作時に
切換スイッチＳＷと定電流回路Ｓ２とを介して電源Ｖの
正極側に接続され、負荷非動作時に切換スイッチＳＷと
抵抗Ｒ２２を介して接地されるようになっている。そし
て、負荷Ｍ２の正極側電源端子には駆動電源ＶＣが接続
されている。Next, another embodiment of the load drive circuit of the present invention will be described with reference to the drawings. FIG. 2 is a circuit configuration diagram showing a configuration of the load driving circuit according to the embodiment (2) of the present invention, and is an example of a load driving circuit suitable for a capacitive load. FET2 which is a switching element has a load M2
, And cuts off the current flowing through the load M2.
That is, the source S of the FET 2 is grounded, and the drain D is connected to the ground side power supply terminal of the load M1. Also, F
The gate G of ET2 passes through the changeover switch SW and is selectively connected to a positive side of the power supply V via a constant current circuit S2 for flowing a current of a constant current value or to the ground side via a resistor R22. That is, the gate G of the FET2 is connected to the positive electrode of the power supply V via the switch SW and the constant current circuit S2 during the load operation, and is grounded via the switch SW and the resistor R22 when the load is not operated. Has become. The drive power supply VC is connected to the positive power supply terminal of the load M2.
【００２１】次に該負荷駆動回路の動作を説明する。負
荷Ｍ２を動作状態とするために切換スイッチＳＷがｏｎ
に切り換えられれば、ＦＥＴ２のゲートＧに電流が流入
し、ゲートＧの電圧が上昇してＦＥＴ２が導通状態とな
り、負荷Ｍ２に電流が流れて動作状態となる。この場
合、ＦＥＴ２のゲートＧには定電流回路Ｓ２を介して一
次関数的に電流が流れ、徐々にＦＥＴ２のインピーダン
スが徐々に略０となり、負荷Ｍ２において流れる負荷電
流Ｉｄが徐々に増加して負荷Ｍ２が穏やかに立ち上が
る。Next, the operation of the load driving circuit will be described. The changeover switch SW is turned on to bring the load M2 into the operating state.
, The current flows into the gate G of the FET2, the voltage of the gate G rises, the FET2 becomes conductive, and the current flows to the load M2 to be in the operating state. In this case, a current flows through the gate G of the FET 2 in a linear function via the constant current circuit S2, the impedance of the FET 2 gradually becomes substantially zero, the load current Id flowing in the load M2 gradually increases, and M2 rises gently.
【００２２】他方、負荷Ｍ２を非動作状態とするために
切換スイッチＳＷがｏｆｆに切り換えられれば、ＦＥＴ
２のゲートＧから電流が流れ出てＦＥＴ２が非導通状態
となり、負荷Ｍ２の電流が遮断されて非動作状態とな
る。この場合、ＦＥＴ２のゲートＧからはＲ２２を介し
て電流が流れ出る。従って、ＦＥＴ２のゲートＧの電圧
は指数関数的に減少し、それに伴いＦＥＴ２のインピー
ダンスが増加するが、負荷Ｍ２が容量性負荷のため負荷
電流は急激に減少せず、スイッチングノイズや不要幅射
が生じない。On the other hand, if the changeover switch SW is turned off to make the load M2 inactive, the FET
A current flows out of the gate G of the second FET, the FET 2 is turned off, the current of the load M2 is cut off, and the load M2 is turned off. In this case, a current flows from the gate G of the FET 2 via R22. Therefore, the voltage of the gate G of the FET2 decreases exponentially, and the impedance of the FET2 increases with the exponential function. However, since the load M2 is a capacitive load, the load current does not decrease rapidly, and switching noise and unnecessary radiation are generated. Does not occur.
【００２３】従って、本実施の形態（２）に係る負荷駆
動回路によれば、容量性負荷特有の負荷動作立上時にお
ける負荷電流Ｉｄが急変しないためスイッチングノイズ
や電磁波の不要輻射が抑えられる。Therefore, according to the load driving circuit according to the embodiment (2), since the load current Id at the time of starting the load operation peculiar to the capacitive load does not change suddenly, switching noise and unnecessary radiation of electromagnetic waves can be suppressed.
【００２４】次に、本発明の実施の形態（３）に係る負
荷駆動回路について図面を参照して説明する。図３は実
施の形態（３）に係る負荷駆動回路の構成を示す回路構
成図であり、誘導性負荷および容量性負荷の両方の特性
を持った負荷Ｍ３に適した負荷駆動回路の例である。ス
イッチング素子であるＦＥＴ３は負荷Ｍ３に直列に接続
され、負荷Ｍ３に流れる電流を接断する。つまり、ＦＥ
Ｔ３のソースＳは接地され、ドレインＤは負荷Ｍ３の接
地側電源端子に接続されている。また、ＦＥＴ３のゲー
トＧは切換スイッチＳＷを通り、電源Ｖの正極側に一定
電流値の電流を流す定電流回路Ｓ２を介して、あるいは
接地側に一定電流値の電流を流す定電流回路Ｓ１を介し
て選択的に接続されるようになっている。つまり、ＦＥ
Ｔ３のゲートＧは、負荷動作時に切換スイッチＳＷと定
電流回路Ｓ２とを介して電源Ｖの正極側に接続され、負
荷非動作時に切換スイッチＳＷと定電流回路Ｓ１を介し
て接地される。そして、負荷Ｍ３の正極側電源端子には
駆動電源ＶＣが接続されている。Next, a load driving circuit according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a circuit configuration diagram showing a configuration of the load driving circuit according to the embodiment (3), and is an example of a load driving circuit suitable for a load M3 having characteristics of both an inductive load and a capacitive load. . The switching element FET3 is connected in series to the load M3, and cuts off the current flowing through the load M3. That is, FE
The source S of T3 is grounded, and the drain D is connected to the ground-side power terminal of the load M3. Further, the gate G of the FET 3 is connected to a constant current circuit S2 that passes a constant current value to the positive side of the power supply V through a changeover switch SW, or a constant current circuit S1 that passes a constant current value to the ground side. Are selectively connected via the Internet. That is, FE
The gate G of T3 is connected to the positive side of the power supply V via the switch SW and the constant current circuit S2 during the load operation, and is grounded via the switch SW and the constant current circuit S1 when the load is not operated. The drive power supply VC is connected to the positive power supply terminal of the load M3.
【００２５】次に該負荷駆動回路の動作を説明する。負
荷Ｍ３を動作状態とするために切換スイッチＳＷがｏｎ
に切り換えられれば、ＦＥＴ３のゲートＧに電流が流入
し、ゲートＧの電圧が上昇してＦＥＴ３が導通状態とな
り、負荷Ｍ２に電流が流れ動作状態となる。この場合、
ＦＥＴ３のゲートＧには定電流回路Ｓ２を介して一次関
数的に電流が流れ、徐々にＦＥＴ３のインピーダンスが
略０となり、負荷Ｍ３に流れる負荷電流Ｉｄが徐々に増
加して負荷Ｍ３が穏やかに立上がる。Next, the operation of the load driving circuit will be described. The changeover switch SW is turned on to put the load M3 into the operating state.
, The current flows into the gate G of the FET 3, the voltage of the gate G rises, the FET 3 becomes conductive, and the current flows through the load M2 to be in the operating state. in this case,
A current flows through the gate G of the FET 3 in a linear function via the constant current circuit S2, the impedance of the FET 3 gradually becomes substantially zero, the load current Id flowing through the load M3 gradually increases, and the load M3 rises gently. Go up.
【００２６】他方、負荷Ｍ３を非動作状態とするために
切換スイッチＳＷがｏｆｆに切り換えられれば、ＦＥＴ
３のゲートＧから電流が流れ出てＦＥＴ３が非導通状態
となり、負荷Ｍ３の電流が遮断されて非動作状態とな
る。この場合、ＦＥＴ３のゲートＧからは定電流回路Ｓ
１を介して一定電流が流れ出る。従って、ＦＥＴ３のゲ
ートＧの電圧は一次関数的に徐々に減少し、それに伴い
ＦＥＴ３のインピーダンスが徐々に増加して負荷Ｍ３を
流れる負荷電流Ｉｄが徐々に減少する。On the other hand, if the changeover switch SW is turned off to make the load M3 inactive, the FET
The current flows out of the gate G of the FET 3, and the FET 3 is turned off, the current of the load M3 is cut off, and the load M3 is turned off. In this case, the constant current circuit S is supplied from the gate G of the FET3.
A constant current flows through 1. Therefore, the voltage of the gate G of the FET 3 gradually decreases linearly, and accordingly, the impedance of the FET 3 gradually increases, and the load current Id flowing through the load M3 gradually decreases.
【００２７】従って、本実施の形態（３）に係る負荷駆
動回路によれば、誘導性負荷特有の負荷動作停止時にお
ける負荷電流Ｉｄの急変による、あるいは容量性負荷特
有の負荷動作立上時における負荷電流Ｉｄの急変によ
る、スパイク電圧の発生が抑制され、スイッチングノイ
ズや電磁波の不要輻射が抑えられる。Therefore, according to the load driving circuit according to the embodiment (3), a sudden change of the load current Id when the load operation peculiar to the inductive load is stopped, or when the load operation peculiar to the capacitive load rises. Generation of a spike voltage due to a sudden change in the load current Id is suppressed, and switching noise and unnecessary radiation of electromagnetic waves are suppressed.
【００２８】次に本発明の実施の形態におけるより具体
的な負荷駆動回路の回路構成について説明する。図４は
実施の形態（４）に係る負荷駆動回路を示す回路構成図
である。Next, a more specific circuit configuration of the load driving circuit according to the embodiment of the present invention will be described. FIG. 4 is a circuit diagram showing a load driving circuit according to the embodiment (4).
【００２９】スイッチング素子であるＦＥＴ４は誘導性
の負荷Ｍに直列に接続され、負荷Ｍに流れる電流を接断
する。つまり、ＦＥＴ４のソースＳは接地され、ドレイ
ンＤは負荷Ｍの接地側電源端子に接続されている。そし
て、負荷Ｍの電源側端子は抵抗Ｒ６を介して駆動電源Ｖ
Ｃに接続されている。ＦＥＴ４のゲートは入力抵抗Ｒ１
を介してＮＰＮトランジスタＴＲ１のエミッタに接続さ
れている。トランジスタＴＲ１は、外部からの負荷の動
作・非動作を指示する制御信号ＣＳ〔高電圧（Ｈ信号）
時負荷動作、低電圧（Ｌ信号）時負荷非動作〕がベース
に印加され、この制御信号により接断（コレクタ−エミ
ッタ間）制御される。そして、トランジスタＴＲ１のコ
レクタは、制御回路系の電源ＶＳに接続されている。The FET 4 as a switching element is connected in series to the inductive load M, and cuts off the current flowing through the load M. That is, the source S of the FET 4 is grounded, and the drain D is connected to the ground-side power supply terminal of the load M. The power supply side terminal of the load M is connected to the drive power supply V via a resistor R6.
It is connected to C. The gate of FET4 is an input resistor R1.
Is connected to the emitter of the NPN transistor TR1. The transistor TR1 is provided with a control signal CS [high voltage (H signal)] for instructing operation / non-operation of an external load.
Time load operation, low voltage (L signal) load non-operation] is applied to the base, and the disconnection (between the collector and the emitter) is controlled by this control signal. The collector of the transistor TR1 is connected to the power supply VS of the control circuit system.
【００３０】トランジスタＴＲ１のエミッタには、ダイ
オードＤ１のアノードが接続され、そしてダイオードＤ
１のカソードはＰＮＰトランジスタＴＲ２のベースに接
続されている。このトランジスタＴＲ２のエミッタは抵
抗Ｒ２を介して電源ＶＳに接続され、またトランジスタ
ＴＲ２のコレクタは抵抗Ｒ４を介して接地されている。
また、トランジスタＴＲ２のベースと電源ＶＳ間にはツ
エナーダイオードＴＺが接続され、さらにトランジスタ
ＴＲ２のベースは抵抗Ｒ３を介して接地されている。ト
ランジスタＴＲ２のコレクタには、コレクタがＦＥＴ４
のベースに接続され、エミッタが抵抗Ｒ５を介して接地
されたトランジスタＴＲ７のベースが接続されている。The anode of the diode D1 is connected to the emitter of the transistor TR1.
The cathode of 1 is connected to the base of the PNP transistor TR2. The emitter of the transistor TR2 is connected to the power supply VS via a resistor R2, and the collector of the transistor TR2 is grounded via a resistor R4.
A Zener diode TZ is connected between the base of the transistor TR2 and the power supply VS, and the base of the transistor TR2 is grounded via a resistor R3. The collector of the transistor TR2 is FET4
Of the transistor TR7 whose emitter is grounded via the resistor R5.
【００３１】エミッタが抵抗Ｒ７を介して電源ＶＳに接
続され、コレクタが抵抗Ｒ１０，Ｒ１３を介して接地さ
れたＰＮＰトランジスタＴＲ４のベースは、負荷Ｍの電
源側端子と抵抗Ｒ６の接続点に接続されている。また、
抵抗Ｒ１０，Ｒ１３の接続点には、コンデンサＣ１とそ
して抵抗Ｒ１１を介してコンデンサＣ２が接続されてお
り、トランジスタＴＲ４を流れる電流（抵抗Ｒ１０によ
り変換された電圧）が平滑化されるようになっている。
そして、抵抗Ｒ１１とコンデンサＣ２との接続部はＮＰ
ＮトランジスタＴＲ５のベースに接続されている。つま
り、コンデンサＣ１，Ｃ２および抵抗Ｒ１１で構成され
る平滑回路の平滑出力がトランジスタＴＲ５を制御する
ようになっている。そして、トランジスタＴＲ５のコレ
クタは抵抗Ｒ８を介して電源ＶＳに接続され、エミッタ
は抵抗Ｒ１２を介して接地されている。The base of the PNP transistor TR4 whose emitter is connected to the power supply VS via the resistor R7 and whose collector is grounded via the resistors R10 and R13 is connected to the connection point between the power supply terminal of the load M and the resistor R6. ing. Also,
The capacitor C1 is connected to the connection point of the resistors R10 and R13 via the resistor R11, and the current (voltage converted by the resistor R10) flowing through the transistor TR4 is smoothed. I have.
The connection between the resistor R11 and the capacitor C2 is NP
It is connected to the base of N transistor TR5. That is, the smoothed output of the smoothing circuit composed of the capacitors C1 and C2 and the resistor R11 controls the transistor TR5. The collector of the transistor TR5 is connected to the power supply VS via a resistor R8, and the emitter is grounded via a resistor R12.
【００３２】またトランジスタＴＲ５のコレクタは、エ
ミッタが抵抗Ｒ９を介して電源ＶＳに接続されたＰＮＰ
トランジスタＴＲ６のベースに接続されている。そして
トランジスタＴＲ６のコレクタはトランジスタＴＲ７の
ベースに接続され、トランジスタＴＲ７の動作に影響を
与えている。The collector of the transistor TR5 has a PNP transistor whose emitter is connected to the power supply VS via the resistor R9.
It is connected to the base of transistor TR6. The collector of the transistor TR6 is connected to the base of the transistor TR7, which affects the operation of the transistor TR7.
【００３３】次に本実施の形態（４）における負荷駆動
回路の動作について説明する。先ず、負荷Ｍを動作状態
とするために制御信号ＣＳがＨ信号となった場合から説
明する。制御信号ＣＳがＨ信号となった場合、トランジ
スタＴＲ１が導通（オン）状態となり、ＦＥＴ４のゲー
トＧには高電圧が印加される。従って、負荷Ｍには負荷
電流が流れ、動作状態となる。ここで、トランジスタＴ
Ｒ２のベースには、オン状態となったトランジスタＴＲ
１とダイオードＤ１を介して電源ＶＣからの電圧がそれ
ら素子の降下電圧が減ぜられて印加され、トランジスタ
ＴＲ２はオフ状態となる。従ってこの状態においては、
トランジスタＴＲ７にはトランジスタＴＲ２を通る経路
での電源ＶＣからの電圧印加はない。これら回路構成要
素（部品）により、負荷Ｍの動作・非動作を制御するド
ライブ回路部１０が構成されている。Next, the operation of the load driving circuit according to the embodiment (4) will be described. First, a description will be given of a case where the control signal CS becomes an H signal in order to bring the load M into an operating state. When the control signal CS becomes an H signal, the transistor TR1 is turned on, and a high voltage is applied to the gate G of the FET4. Therefore, a load current flows through the load M, and the load M enters an operation state. Here, the transistor T
The transistor TR turned on is connected to the base of R2.
1 and a voltage from the power supply VC are applied via the diode D1 with the reduced voltage of those elements reduced, and the transistor TR2 is turned off. Therefore, in this state,
No voltage is applied to the transistor TR7 from the power supply VC via a path passing through the transistor TR2. The drive circuit unit 10 that controls the operation / non-operation of the load M is configured by these circuit components (parts).
【００３４】一方、負荷Ｍに負荷電流が流れることによ
り、抵抗Ｒ６にも負荷電流が流れて、抵抗Ｒ６に電圧降
下が生じる。この電圧降下によりトランジスタＴＲ４の
ベース電位が低下し、トランジスタＴＲ４のインピーダ
ンスが低下し、結局トランジスタＴＲ４には、負荷電流
に応じた電流が流れる。そして、抵抗Ｒ１３、Ｒ１０に
もこのトランジスタＴＲ４に流れる電流が流れ、トラン
ジスタＴＲ４のコレクタの電圧が上がる。このコレクタ
電圧に応じた電圧が、コンデンサＣ１，Ｃ２、抵抗Ｒ１
１からなる平滑回路で平滑化され、トランジスタＴＲ５
のベースに印加され、トランジスタＴＲ５のインピーダ
ンスが低下し、トランジスタＴＲ５のコレクタの電圧が
減少する。このため、トランジスタＴＲ６のベースの電
圧が減少することとなり、トランジスタＴＲ６のコレク
タ電流が増加する。つまり、トランジスタＴＲ６には、
負荷Ｍに流れる電流が大きい程、大きい電流が流れる。
これら回路構成要素（部品）により、負荷Ｍに応じた回
路動作の調整を行う調整回路部２０が構成されている。On the other hand, when the load current flows through the load M, the load current also flows through the resistor R6, and a voltage drop occurs in the resistor R6. Due to this voltage drop, the base potential of the transistor TR4 decreases, the impedance of the transistor TR4 decreases, and eventually a current according to the load current flows through the transistor TR4. The current flowing through the transistor TR4 also flows through the resistors R13 and R10, and the voltage at the collector of the transistor TR4 increases. A voltage corresponding to the collector voltage is applied to the capacitors C1 and C2 and the resistor R1.
The transistor TR5
, The impedance of the transistor TR5 decreases, and the voltage of the collector of the transistor TR5 decreases. Therefore, the voltage at the base of the transistor TR6 decreases, and the collector current of the transistor TR6 increases. That is, the transistor TR6 includes:
The larger the current flowing through the load M is, the larger the current flows.
These circuit components (parts) constitute an adjustment circuit unit 20 that adjusts the circuit operation according to the load M.
【００３５】次に、負荷Ｍを非動作状態とするために制
御信号ＣＳがＬ信号となった場合を説明する。制御信号
ＣＳがＬ信号となった場合、トランジスタＴＲ１がオフ
状態となり、ＦＥＴ４のゲートＧへの電圧印加がなくな
る。ここで、トランジスタＴＲ２には、ツエナーダイオ
ードＴＺで電源ＶＳの電圧が所定電圧低減されて（トラ
ンジスタＴＲ２がオンとなる程度低減されるようにツエ
ナーダイオードＴＺは選択される）印加され、オン状態
となる。従ってこの状態においては、トランジスタＴＲ
２に電流が流れ、抵抗Ｒ４にもこの電流が流れる。また
抵抗Ｒ４にはトランジスタＴＲ６を通る負荷電流に応じ
た電流も流れ、結局抵抗Ｒ４に、トランジスタＴＲ２の
経路およびトランジスタＴＲ６の経路を流れる電流が流
れ、その電流分の電圧降下が生じ、その電圧がトランジ
スタＴＲ７に印加され、トランジスタＴＲ７のインピー
ダンスが低下する。Next, a case will be described in which the control signal CS becomes the L signal to make the load M inoperative. When the control signal CS becomes the L signal, the transistor TR1 is turned off, and the voltage application to the gate G of the FET 4 is stopped. Here, the voltage of the power supply VS is applied to the transistor TR2 by a predetermined voltage reduced by the Zener diode TZ (the Zener diode TZ is selected such that the transistor TR2 is reduced to the extent that the transistor TR2 is turned on), and the transistor TR2 is turned on. . Therefore, in this state, the transistor TR
2, a current flows through the resistor R4. In addition, a current corresponding to the load current passing through the transistor TR6 also flows through the resistor R4, and eventually, the current flowing through the path of the transistor TR2 and the path of the transistor TR6 flows through the resistor R4, causing a voltage drop corresponding to the current. The voltage is applied to the transistor TR7, and the impedance of the transistor TR7 decreases.
【００３６】そして、ＦＥＴ４のゲートからは、トラン
ジスタＴＲ７を通って電流が流れ出る。従って、ＦＥＴ
４のゲートからは、ツエナーダイオードＴＺ、抵抗Ｒ
２，Ｒ３，Ｒ４，Ｒ５、トランジスタＴＲ２、ＴＲ７等
の特性によって定まる一定電流と、負荷Ｍの駆動電流に
応じた電流の和が流れ出ることになる。Then, a current flows from the gate of the FET 4 through the transistor TR7. Therefore, FET
From the gate of 4, a Zener diode TZ and a resistor R
The sum of the constant current determined by the characteristics of the transistors R2, R3, R4, R5, the transistors TR2, TR7, etc., and the current corresponding to the drive current of the load M flows out.
【００３７】このように、本実施の形態（４）に係る負
荷駆動回路によれば、負荷Ｍの動作時における駆動電流
の大きさに応じて、負荷Ｍを非動作にする際の負荷電流
の減少速度を調整することが可能となる。従って、負荷
電流の減少速度と、スパイク電圧の発生をバランスよく
制御でき、スイッチングノイズおよび不要輻射の抑制と
ともに、オフ操作後に負荷Ｍに長時間電流が流れること
による無駄な電力消費を防止できる。As described above, according to the load driving circuit according to the present embodiment (4), according to the magnitude of the driving current during the operation of the load M, the load current when the load M is deactivated is determined. It is possible to adjust the reduction speed. Therefore, the reduction rate of the load current and the generation of the spike voltage can be controlled in a well-balanced manner, and switching noise and unnecessary radiation can be suppressed, and wasteful power consumption caused by a long-time current flowing through the load M after the OFF operation can be prevented.
【００３８】尚、本実施の形態（４）ではトランジスタ
ＴＲ６を流れる電流を直接抵抗Ｒ４に流す構成となって
いるが、負荷Ｍ動作時における当該電流によるトランジ
スタＴＲ７のインピーダンス変化が悪影響を及ぼす程度
であれば、負荷Ｍ動作時に制御信号ＣＳに応じてトラン
ジスタＴＲ６を流れる電流が抵抗Ｒ４に流れるのを遮断
するスイッチング回路を設ければよい。In the present embodiment (4), the current flowing through the transistor TR6 flows directly to the resistor R4. However, when the load M operates, the change in the impedance of the transistor TR7 due to the current has a bad influence. If so, a switching circuit that interrupts the current flowing through the transistor TR6 through the resistor R4 in response to the control signal CS during the operation of the load M may be provided.
【図１】本発明の実施の形態（１）における負荷駆動回
路を示す回路構成図である。FIG. 1 is a circuit diagram showing a load driving circuit according to a first embodiment of the present invention.
【図２】本発明の実施の形態（２）における負荷駆動回
路を示す回路構成図である。FIG. 2 is a circuit diagram showing a load driving circuit according to a second embodiment of the present invention.
【図３】本発明の実施の形態（３）における負荷駆動回
路を示す回路構成図である。FIG. 3 is a circuit configuration diagram showing a load driving circuit according to a third embodiment of the present invention.
【図４】本発明の実施の形態における負荷駆動回路を示
す回路構成図である。FIG. 4 is a circuit configuration diagram showing a load driving circuit according to the embodiment of the present invention.
【図５】従来の負荷駆動回路を示す回路構成図である。FIG. 5 is a circuit diagram showing a conventional load drive circuit.
【図６】従来の負荷駆動回路の動作を示すタイムチャー
ト図である。FIG. 6 is a time chart illustrating an operation of a conventional load driving circuit.
ＦＥＴ１，ＦＥＴ２，ＦＥＴ３，ＦＥＴ４・・・ＦＥＴ
（電界効果トランジスタ） Ｍ，Ｍ１，Ｍ２，Ｍ３・・・負荷 Ｓ１，Ｓ２，Ｓ３・・・定電流回路FET1, FET2, FET3, FET4 ... FET
(Field effect transistor) M, M1, M2, M3: load S1, S2, S3: constant current circuit
Claims (5)
された制御電圧に応じて該負荷に流れる電流を制御し、
該負荷の動作・非動作を切り換えるスイッチング素子を
含んで構成された負荷駆動回路において、 前記負荷を非動作状態にする際に、前記スイッチング素
子の制御端子から所定電流を流し出す定電流流出回路が
設けられていることを特徴とする負荷駆動回路。A control circuit configured to control a current flowing through the load in accordance with a control voltage applied to a control terminal, the current being connected to the load in series;
In a load driving circuit configured to include a switching element that switches between operation and non-operation of the load, a constant current outflow circuit that flows a predetermined current from a control terminal of the switching element when the load is set to a non-operation state. A load drive circuit, which is provided.
された制御電圧に応じて該負荷に流れる電流を制御し、
該負荷の動作・非動作を切り換えるスイッチング素子を
含んで構成された負荷駆動回路において、 前記負荷を動作状態にする際に、前記スイッチング素子
の制御端子に所定電流を流し込む定電流流入回路が設け
られていることを特徴とする負荷駆動回路。2. A current connected to the load in series, the current flowing through the load being controlled in accordance with a control voltage applied to a control terminal,
In a load drive circuit including a switching element for switching between operation and non-operation of the load, a constant current inflow circuit for supplying a predetermined current to a control terminal of the switching element when the load is put into an operation state is provided. And a load driving circuit.
された制御電圧に応じて該負荷に流れる電流を制御し、
該負荷の動作・非動作を切り換えるスイッチング素子を
含んで構成された負荷駆動回路において、 前記負荷を動作状態にする際に、前記スイッチング素子
の制御端子に所定電流を流し込む定電流流入回路と、 前記負荷を非動作状態にする際に、前記スイッチング素
子の制御端子から所定電流を流し出す定電流流出回路と
が設けられていることを特徴とする負荷駆動回路。3. A current connected to the load in series and controlled in accordance with a control voltage applied to a control terminal, the current flowing through the load being controlled.
A load driving circuit configured to include a switching element that switches between operation and non-operation of the load; a constant current inflow circuit that supplies a predetermined current to a control terminal of the switching element when the load is put into an operation state; A load driving circuit, comprising: a constant current outflow circuit that causes a predetermined current to flow from a control terminal of the switching element when the load is brought into a non-operation state.
ことを特徴とする請求項１〜３のいずれかの項に記載の
負荷駆動回路。4. The load driving circuit according to claim 1, wherein said switching element comprises an FET.
出する電流検出回路と、 該電流検出回路により検出された駆動電流に応じて前記
定電流流出回路の所定電流値を調整する電流調整回路を
有することを特徴とする請求項１または請求項３記載の
負荷駆動回路。5. A current detection circuit for detecting a drive current during operation of the load, and a current adjustment circuit for adjusting a predetermined current value of the constant current outflow circuit according to the drive current detected by the current detection circuit. 4. The load drive circuit according to claim 1, wherein the load drive circuit comprises:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP283397A JPH10200389A (en) | 1997-01-10 | 1997-01-10 | Load driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP283397A JPH10200389A (en) | 1997-01-10 | 1997-01-10 | Load driving circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200389A true JPH10200389A (en) | 1998-07-31 |
Family
ID=11540431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP283397A Withdrawn JPH10200389A (en) | 1997-01-10 | 1997-01-10 | Load driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10200389A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141690A (en) * | 2007-12-06 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | Driver circuit |
-
1997
- 1997-01-10 JP JP283397A patent/JPH10200389A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141690A (en) * | 2007-12-06 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | Driver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436588A (en) | Click/pop free bias circuit | |
| JPH07107773A (en) | Reduction circuit of turn-off delay of output power transistor | |
| KR960009401A (en) | Comparator circuit | |
| JPH10200389A (en) | Load driving circuit | |
| JP2737452B2 (en) | Power system | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| JPH11234108A (en) | Switching device for switching inductive load | |
| JPH07222437A (en) | Switching power-supply apparatus | |
| WO1983000771A1 (en) | Inductive load driver protection circuits having minimal power dissipation | |
| JPH08111615A (en) | Power amplifier circuit | |
| JPH04295222A (en) | Stabilized power supply circuit | |
| US5204550A (en) | Output stage having reduced current consumption | |
| JP2776034B2 (en) | Constant current circuit | |
| JPH06236812A (en) | Drive circuit | |
| JP2000323977A (en) | Output circuit | |
| JPH07154965A (en) | Pwm control circuit | |
| JPH0528951Y2 (en) | ||
| JPH04285999A (en) | Driving circuit for piezoelectric buzzer | |
| JPH08205400A (en) | Power supply circuit for electronic apparatus | |
| JPH08107316A (en) | Integrated microwave circuit | |
| JPH0722935A (en) | Switching circuit | |
| JPH08102623A (en) | Bias circuit for power amplifier | |
| JPH09261024A (en) | Switching circuit | |
| JPH04372570A (en) | Step-down chopper circuit | |
| JPH04351057A (en) | Dc supply interrupt circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |