JPH10200133A - Manufacture of variable capacitance diode - Google Patents
Manufacture of variable capacitance diodeInfo
- Publication number
- JPH10200133A JPH10200133A JP472397A JP472397A JPH10200133A JP H10200133 A JPH10200133 A JP H10200133A JP 472397 A JP472397 A JP 472397A JP 472397 A JP472397 A JP 472397A JP H10200133 A JPH10200133 A JP H10200133A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- dummy
- impurity concentration
- variable capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は例えば可変遅延回
路を構成するための可変容量素子等として用いられる可
変容量ダイオード及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable capacitance diode used as, for example, a variable capacitance element for forming a variable delay circuit and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】可変容量ダイオードに要求される特性と
しては、印加電圧の変化に対する容量比が大きい特性で
ある。容量比が大きい可変容量ダイオードを作るには、
半導体層の表面から不純物濃度が漸次薄くなる不純物濃
度特性（超階段特性）を持たせればよいことが良く知ら
れている。2. Description of the Related Art A variable capacitance diode is required to have a large capacitance ratio to a change in applied voltage. To make a variable capacitance diode with a large capacitance ratio,
It is well known that an impurity concentration characteristic (super-step characteristic) in which the impurity concentration gradually decreases from the surface of the semiconductor layer is sufficient.
【０００３】この超階段特性を得るために従来は図１１
に示すように、例えばＧａＡｓ（ガリウム砒素）から成
る基板１の一方の面にエピタキシャル成長法によって半
導体層２を形成する（図１１Ａ）。この半導体層２を形
成する際に、エピタキシャル層に混入させる不純物の量
を漸次変化させることにより、表面側から不純物濃度を
漸次薄くする方向の傾斜付けをすることができる。Conventionally, in order to obtain this super step characteristic, FIG.
As shown in FIG. 11, a semiconductor layer 2 is formed on one surface of a substrate 1 made of, for example, GaAs (gallium arsenide) by an epitaxial growth method (FIG. 11A). When the semiconductor layer 2 is formed, by gradually changing the amount of impurities to be mixed into the epitaxial layer, it is possible to tilt the surface so that the impurity concentration gradually decreases from the surface side.
【０００４】半導体層２が形成された後、半導体層２の
表面に表面電極（以下ショットキー電極と称す）３を被
着形成し、更に基板１の裏面に裏面電極（以下オーミッ
ク電極と称す）４を被着形成し（図１１Ｂ）、これらシ
ョットキー電極３とオーミック電極４との間に電圧を印
加することにより半導体層２内に空乏層が発生し、この
空乏層によって静電容量が形成される。After the semiconductor layer 2 is formed, a front surface electrode (hereinafter, referred to as a Schottky electrode) 3 is formed on the surface of the semiconductor layer 2, and a back surface electrode (hereinafter, referred to as an ohmic electrode) is formed on the back surface of the substrate 1. 4 (FIG. 11B), and a voltage is applied between the Schottky electrode 3 and the ohmic electrode 4 to generate a depletion layer in the semiconductor layer 2, and the depletion layer forms a capacitance. Is done.
【０００５】[0005]
【発明が解決しようとする課題】従来は半導体層２の不
純物濃度に超階段構造を与えるために、エピタキシャル
成長方法を用いたからその製造が面倒である。つまり、
エピタキシャル成長法により不純物濃度を超階段構造と
するには、エピタキシャル成長時に時間の経過に従って
不純物を混入する量を制御しなければならないからであ
る。Conventionally, an epitaxial growth method has been used to give a super-step structure to the impurity concentration of the semiconductor layer 2, so that its manufacture is troublesome. That is,
This is because, in order to make the impurity concentration have a super-step structure by the epitaxial growth method, the amount of impurities to be mixed must be controlled with the passage of time during epitaxial growth.
【０００６】しかも、このようにして製造された半導体
層２の不純物濃度は面方向に対して均一性が欠けるた
め、同一の基板１の上に複数の可変容量ダイオードを形
成した場合、各可変容量ダイオードの容量値に大きな個
体差が発生する欠点もある。このため、本出願人は特願
平８−３１２２４５号において半導体層にイオン注入法
により不純物を注入した場合、その不純物の濃度分布が
深さ方向に関してガウス特性を呈することを利用して、
ガウス特性の最大濃度位置まで半導体層をエッチングに
より除去し、最大濃度位置を露出させて不純物濃度がガ
ウス分布を呈する擬似超階段構造を持つ半導体層を得て
可変容量ダイオードを製造する可変容量ダイオードの製
造方法を提案した。Further, since the impurity concentration of the semiconductor layer 2 manufactured in this manner lacks uniformity in the plane direction, when a plurality of variable capacitance diodes are formed on the same substrate 1, each variable capacitance There is also a disadvantage that a large individual difference occurs in the capacitance value of the diode. For this reason, the present applicant utilizes the fact that when an impurity is implanted into a semiconductor layer by an ion implantation method in Japanese Patent Application No. 8-313245, the impurity concentration distribution exhibits a Gaussian characteristic in the depth direction.
The variable capacitance diode is manufactured by removing the semiconductor layer by etching up to the maximum concentration position of the Gaussian characteristic, exposing the maximum concentration position to obtain a semiconductor layer having a pseudo super-step structure in which the impurity concentration exhibits a Gaussian distribution, and manufacturing a variable capacitance diode. A manufacturing method was proposed.
【０００７】この先に提案した可変容量ダイオードの製
造方法によれば、イオン注入法により不純物を注入し、
不純物濃度がガウス分布の半導体層を得る製造方法を採
るから、製造が容易であることと、不純物濃度の分布は
面方向に対して均一性が高い。従って、同一の基板に複
数の可変容量ダイオードを形成しても均一な容量値を持
つ可変容量ダイオードを製造することができる利点が得
られる。しかしながら、ガウス特性の最大濃度位置をエ
ッチングによって露出させるため、エッチングに要する
時間、温度等の条件を決定することが難しい欠点を持
つ。According to the method of manufacturing a variable capacitance diode proposed above, impurities are implanted by an ion implantation method.
Since a manufacturing method of obtaining a semiconductor layer having an impurity concentration of Gaussian distribution is employed, manufacturing is easy and the impurity concentration distribution is highly uniform in the plane direction. Therefore, there is an advantage that a variable capacitance diode having a uniform capacitance value can be manufactured even when a plurality of variable capacitance diodes are formed on the same substrate. However, since the maximum concentration position of the Gaussian characteristic is exposed by etching, it has a drawback that it is difficult to determine conditions such as time and temperature required for etching.
【０００８】この発明の目的は先に提案した製造方法よ
り更に製造が容易な可変容量ダイオードの製造方法を提
案しようとするものである。An object of the present invention is to propose a method of manufacturing a variable capacitance diode which is easier to manufacture than the previously proposed manufacturing method.
【０００９】[0009]
【課題を解決するための手段】この発明を両面電極型の
可変容量ダイオードの製造に適用する場合には、不純物
濃度が高く導電性を呈する半導体基板を用意し、その一
方の面に不純物濃度が低く濃度分布が均一な半導体層を
エピタキシャル成長法によって形成すると共に、この半
導体層の上面に更に耐熱性絶縁材料から成るダミー層を
形成し、このダミー層を介して半導体層に不純物をイオ
ン注入法により注入する。When the present invention is applied to the manufacture of a variable capacitance diode of a double-sided electrode type, a semiconductor substrate having a high impurity concentration and exhibiting conductivity is prepared, and the impurity concentration is formed on one surface. A semiconductor layer having a low and uniform concentration distribution is formed by an epitaxial growth method, and a dummy layer made of a heat-resistant insulating material is further formed on the upper surface of the semiconductor layer, and impurities are ion-implanted into the semiconductor layer through the dummy layer. inject.
【００１０】イオン注入法によって注入した不純物はダ
ミー層と半導体層にまたがって厚み方向にガウス特性に
従って変化する濃度分布を呈する。従って、ダミー層の
膜厚をガウス特性の最大濃度位置に合致する厚みに設定
しておくことにより、ダミー層を除去すれば表面の不純
物濃度が最大濃度を持つ、つまり不純物濃度の分布が表
面位置において最大濃度を持ち、深さ方向に進むに従っ
て漸次不純物濃度が薄くなる擬似超階段特性を持つ半導
体層を得ることができる。[0010] The impurity implanted by the ion implantation method has a concentration distribution that varies according to the Gaussian characteristic in the thickness direction across the dummy layer and the semiconductor layer. Therefore, by setting the thickness of the dummy layer to a thickness that matches the maximum concentration position of the Gaussian characteristic, if the dummy layer is removed, the impurity concentration on the surface has the maximum concentration. And a semiconductor layer having a pseudo-super-step characteristic in which the impurity concentration gradually decreases in the depth direction.
【００１１】よって、この半導体層の上にショットキー
電極を形成すると共に、半導体基板の裏側にオーミック
電極を形成すれば両面電極型の可変容量ダイオードを得
ることができる。この発明をプレーナ型可変容量ダイオ
ードの製造に適用する場合には、半絶縁基板（絶縁性）
の一方の面に比較的不純物濃度が高い（導電性を持つ）
第１半導体層をエピタキシャル成長法により形成すると
共に、この第１半導体層の上面に第１半導体層より不純
物濃度が低い第２半導体層を形成し、更にこの第２半導
体層の上面に耐熱性絶縁材料から成るダミー層を形成す
る。Therefore, a double-sided electrode type variable capacitance diode can be obtained by forming a Schottky electrode on this semiconductor layer and forming an ohmic electrode on the back side of the semiconductor substrate. When the present invention is applied to the manufacture of a planar variable capacitance diode, a semi-insulating substrate (insulating)
One side has relatively high impurity concentration (has conductivity)
A first semiconductor layer is formed by an epitaxial growth method, a second semiconductor layer having a lower impurity concentration than the first semiconductor layer is formed on an upper surface of the first semiconductor layer, and a heat-resistant insulating material is formed on an upper surface of the second semiconductor layer. Is formed.
【００１２】ダミー層を介してイオン注入法により第２
半導体層に不純物を注入する。イオン注入法によって注
入した不純物はダミー層と第２半導体層にまたがって厚
み方向にガウス特性に従って変化する濃度分布を呈す
る。ダミー層の膜厚をガウス特性の最大濃度位置に合致
する厚みに設定しておくことにより、ダミー層を除去す
れば表面の不純物濃度が最大濃度を持つ半導体層を得る
ことができる。The second layer is formed by ion implantation through a dummy layer.
Impurities are implanted into the semiconductor layer. The impurity implanted by the ion implantation method has a concentration distribution that varies according to Gaussian characteristics in the thickness direction across the dummy layer and the second semiconductor layer. By setting the thickness of the dummy layer to a thickness that matches the maximum concentration position of the Gaussian characteristic, a semiconductor layer having the maximum impurity concentration on the surface can be obtained by removing the dummy layer.
【００１３】この不純物濃度を持つ半導体層の一部を残
して他を除去し、導電性を持つ第１半導体層を露出さ
せ、この第１半導体層の露出面にオーミック電極を、ま
た残された第２半導体層の面にショットキー電極を形成
することによりプレーナ型の可変容量ダイオードを得る
ことができる。このように、この発明による可変容量ダ
イオードの製造方法によれば、ダミー層の膜厚をイオン
注入時に不純物濃度の分布がガウス特性の最大濃度位置
に合致する膜厚に設定するだけで、表面の不純物濃度が
最大となる半導体層を得ることができる。The semiconductor layer having the impurity concentration is partially removed and the other is removed to expose the first semiconductor layer having conductivity. The ohmic electrode is left on the exposed surface of the first semiconductor layer. By forming a Schottky electrode on the surface of the second semiconductor layer, a planar variable capacitance diode can be obtained. As described above, according to the method of manufacturing a variable capacitance diode according to the present invention, the surface of the surface of the dummy layer is merely set to a thickness at which the impurity concentration distribution coincides with the maximum concentration position of the Gaussian characteristic at the time of ion implantation. A semiconductor layer having the maximum impurity concentration can be obtained.
【００１４】従って、この発明によればイオン注入工程
とダミー層の除去工程のみで不純物濃度が擬似超階段特
性を持つ半導体層を容易に得ることができ、これらの２
つの工程は先に提案したエッチングを用いる方法と比較
して容易に実施することができる。従って、容量比が大
きい可変容量ダイオードを先に提案した製造方法より容
易に得ることができる利点が得られる。Therefore, according to the present invention, it is possible to easily obtain a semiconductor layer having a pseudo-super step characteristic in impurity concentration only by the ion implantation step and the dummy layer removing step.
The two steps can be easily performed as compared with the method using the etching proposed above. Therefore, there is obtained an advantage that a variable capacitance diode having a large capacitance ratio can be obtained more easily than the previously proposed manufacturing method.
【００１５】[0015]
【発明の実施の形態】図１にこの発明による可変容量ダ
イオードの製造方法によって両面電極型のショットキー
型可変容量ダイオードを製造する工程を示す。図１Ａに
示す基板１は不純物濃度が高く、例えばシリコンが１×
１０18／cm3 の濃度で混入され、導電性を呈する半導体
基板を示す。具体的には例えばＧａＡｓから成る半導体
基板を用いることができる。基板１の一方の面にエピタ
キシャル成長法によって、この例ではＧａＡｓから成る
半導体層２を形成する。半導体層２には、例えばシリコ
ンのような不純物を１×１０15／cm3 程度の低濃度で添
加され、半絶縁性を呈する。また半導体層２の厚みは、
この例では0.２５μm とした場合を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a process for manufacturing a double-sided electrode type Schottky variable capacitance diode by a method for manufacturing a variable capacitance diode according to the present invention. The substrate 1 shown in FIG. 1A has a high impurity concentration.
This shows a semiconductor substrate which is mixed at a concentration of 10 18 / cm 3 and exhibits conductivity. Specifically, for example, a semiconductor substrate made of GaAs can be used. A semiconductor layer 2 made of GaAs in this example is formed on one surface of the substrate 1 by an epitaxial growth method. The semiconductor layer 2 is doped with an impurity such as silicon at a low concentration of about 1 × 10 15 / cm 3 , and exhibits semi-insulating properties. The thickness of the semiconductor layer 2 is
In this example, the case of 0.25 μm will be described.
【００１６】半導体層２が所定の厚み（0.２５μm ）ま
で成長した後、図１Ｂに示すように半導体層２の表面に
ダミー層５を例えばスパッタ法等により被着形成する。
ダミー層５としては、例えば二酸化シリコン（Ｓｉ
Ｏ2 ）のような耐熱性絶縁材を用いる。ダミー層５の膜
厚は後述するイオン注入時の加速電圧あるいはダミー層
５の材料によって規定されるが、要はイオン注入時に注
入した不純物濃度がダミー層５と半導体層２との接合面
において最大濃度となる膜厚に設定する。After the semiconductor layer 2 has grown to a predetermined thickness (0.25 μm), a dummy layer 5 is formed on the surface of the semiconductor layer 2 by sputtering, for example, as shown in FIG. 1B.
As the dummy layer 5, for example, silicon dioxide (Si
A heat-resistant insulating material such as O 2 ) is used. The thickness of the dummy layer 5 is determined by the acceleration voltage at the time of ion implantation described later or the material of the dummy layer 5. In short, the impurity concentration implanted at the time of ion implantation is the maximum at the junction surface between the dummy layer 5 and the semiconductor layer 2. Set the film thickness to be the concentration.
【００１７】イオン注入の条件としては、この例では加
速電圧が１５０Ｋev，イオンのドーズ量を２×１０13／
cm2 とした。図２にイオン注入時における加速電圧
Ｖ1 ，Ｖ 2 ，Ｖ3 と、半導体層２に形成される不純物濃
度の分布の関係を示す。図２から明らかなように、加速
電圧Ｖが低い程注入されたイオン（不純物）の停止位置
は浅い位置に集中し、加速電圧Ｖが高くなるに伴って不
純物の停止位置は深い位置に移動する。不純物の停止位
置の分散はガウス分布特性を呈する。また、加速電圧Ｖ
が低い程イオンの停止位置の集中度が高いことが解る。
従って、この実施例では加速電圧をＶ＝１５０Ｋevに選
定し、イオンの注入を実施した。なお、図２に示したよ
うに、イオン注入時の加速電圧を変化させるとイオンが
分布する最大濃度位置が変化することが確認できるとこ
ろであるが、イオン注入時の不純物の注入量（ドーズ
量）を変えた場合には、不純物が分布する最大濃度位置
が変化しないことは先に提案した発明の明細書で明らか
にしている。In this example, ion implantation conditions are
Fast voltage is 150Kev, ion dose is 2 × 1013/
cmTwoAnd Figure 2 shows the acceleration voltage during ion implantation.
V1, V Two, VThreeAnd the impurity concentration formed in the semiconductor layer 2.
The relation of the degree distribution is shown. As is clear from FIG.
Stop position of implanted ions (impurities) as voltage V is lower
Concentrate at a shallow position, and become unacceptable as the acceleration voltage V increases.
The stop position of the net moves to a deep position. Stopping position of impurities
The variance of the configuration exhibits a Gaussian distribution characteristic. The acceleration voltage V
It can be seen that the lower the value, the higher the concentration of the ion stop position.
Therefore, in this embodiment, the acceleration voltage is selected to be V = 150 Kev.
And ion implantation was performed. It is shown in FIG.
When the acceleration voltage during ion implantation is changed,
It can be confirmed that the distribution maximum density position changes
The amount of impurity implanted during ion implantation (dose)
Amount), the maximum concentration position where impurities are distributed
Does not change in the description of the previously proposed invention.
I have to.
【００１８】図３乃至図５に同一のイオン注入条件下に
おいてダミー層５の厚みを変えた場合の半導体層内の不
純物濃度の分布を測定した実測例を示す。この実験では
厚みが充分大きい半絶縁性を持つ半導体基板の表面に二
酸化シリコンＳｉＯ2 からなるダミー層５を被着形成し
て実験した例を示す。図３はダミー層５の厚みを0.０８
μm に形成し、このダミー層５を通じてシリコンを１５
０Ｋevでイオン注入した場合を示す。この実測例からダ
ミー層５を二酸化シリコンＳｉＯ2 とし、加速電圧を１
５０Ｋevとした場合、不純物の最大濃度位置は半導体基
板内に存在していることが解る。FIGS. 3 to 5 show actual measurement examples of the distribution of impurity concentration in the semiconductor layer when the thickness of the dummy layer 5 is changed under the same ion implantation conditions. In this experiment shows an example in which the dummy layer 5 made of silicon dioxide SiO 2 on the surface of a semiconductor substrate having a sufficiently large semi-insulating thickness experimented deposited form. FIG. 3 shows the dummy layer 5 having a thickness of 0.08.
.mu.m, and the silicon is
The case where ion implantation is performed at 0 Kev is shown. From this measurement example, the dummy layer 5 was made of silicon dioxide SiO 2 and the acceleration voltage was set to 1
In the case of 50 Kev, it can be seen that the maximum concentration position of the impurity exists in the semiconductor substrate.
【００１９】図４はダミー層５の厚みを0.１０μm と
し、図３の場合と同様に１５０Ｋevの加速電圧でイオン
注入した場合を示す。このダミー層５の厚みによれば不
純物の最大濃度位置は半導体基板内に存在するが、その
位置は半導体基板の表面に極めて近いことが解る。図５
はダミー層５の厚みを0.１２μm とし、図３の場合と同
様に１５０Ｋevの加速電圧でイオン注入した場合を示
す。このダミー層５の厚みによれば不純物の最大濃度位
置はダミー層５と半導体基板との接合面か、あるいはわ
ずかダミー層５側に入り込んでいるか何れかであること
が解る。FIG. 4 shows the case where the thickness of the dummy layer 5 is 0.10 μm and the ions are implanted at an acceleration voltage of 150 Kev, as in the case of FIG. According to the thickness of the dummy layer 5, the maximum impurity concentration position exists in the semiconductor substrate, but it is understood that the position is extremely close to the surface of the semiconductor substrate. FIG.
3 shows the case where the thickness of the dummy layer 5 is set to 0.12 μm and ion implantation is performed at an acceleration voltage of 150 Kev as in the case of FIG. According to the thickness of the dummy layer 5, it can be seen that the maximum impurity concentration position is either at the bonding surface between the dummy layer 5 and the semiconductor substrate, or slightly in the dummy layer 5 side.
【００２０】これらの実験例から、イオン注入時の加速
電圧を１５０Ｋevに、またダミー層５の材料を二酸化シ
リコンＳｉＯ2 とした場合には、ダミー層５の厚みを0.
１０〜0.１２μm 程度に選定すると、希望する濃度分布
が得られることが確認できる。ただし、ダミー層５の厚
みを0.０８μm に設定した場合でも、半導体基板の表面
の不純物濃度は比較的高い位置にあることから、容量比
が大きい可変容量ダイオードが得られる領域であると考
えられる。結局、加速電圧を１５０Ｋev，ダミー層５の
材質を二酸化シリコンとした場合、ダミー層５の厚みは
0.０８〜0.１４μm 程度の範囲に入れば容量比の大きい
可変容量ダイオードが得られることが確認できた。From these experimental examples, when the acceleration voltage at the time of ion implantation is set to 150 Kev and the material of the dummy layer 5 is made of silicon dioxide SiO 2 , the thickness of the dummy layer 5 is set to 0.1.
When it is selected to be about 10 to 0.12 μm, it can be confirmed that a desired concentration distribution can be obtained. However, even when the thickness of the dummy layer 5 is set to 0.08 μm, since the impurity concentration on the surface of the semiconductor substrate is at a relatively high position, it is considered to be a region where a variable capacitance diode having a large capacitance ratio can be obtained. . After all, when the acceleration voltage is 150 Kev and the material of the dummy layer 5 is silicon dioxide, the thickness of the dummy layer 5 is
It has been confirmed that a variable capacitance diode having a large capacitance ratio can be obtained if it falls within the range of about 0.08 to 0.14 μm.
【００２１】図６乃至図８は図１に示した可変容量ダイ
オードの製造方法によって作られた可変容量ダイオード
内の半導体層２と半導体基板１の不純物濃度を示す。図
６乃至図８に斜線を付して示す部分はダミー層５の部分
を示す。図６はダミー層５の厚みを0.０８μm に選定し
た場合、図７はダミー層５の厚みを0.１０μm に選定し
た場合、図８はダミー層５の厚みを0.１２μm に選定し
た場合を示す。曲線Ａ，Ｂ，Ｃはそれぞれ半導体層２内
の不純物濃度分布を、また１１は半導体基板１の不純物
濃度を示す。図６乃至図８に示す横軸は深さ（μm ）、
０点は ダミー層５と半導体層２との接合面位置を、ま
た縦軸は不純物濃度をそれぞれ示している。FIGS. 6 to 8 show the impurity concentrations of the semiconductor layer 2 and the semiconductor substrate 1 in the variable capacitance diode manufactured by the method of manufacturing the variable capacitance diode shown in FIG. The hatched portions in FIGS. 6 to 8 indicate the dummy layer 5 portions. 6 shows the case where the thickness of the dummy layer 5 is selected to be 0.08 μm, FIG. 7 shows the case where the thickness of the dummy layer 5 is selected to be 0.10 μm, and FIG. 8 shows the case where the thickness of the dummy layer 5 is selected to be 0.12 μm. Is shown. Curves A, B, and C respectively show the impurity concentration distribution in the semiconductor layer 2, and 11 shows the impurity concentration of the semiconductor substrate 1. The horizontal axis shown in FIGS. 6 to 8 is the depth (μm),
The zero point indicates the position of the junction surface between the dummy layer 5 and the semiconductor layer 2, and the vertical axis indicates the impurity concentration.
【００２２】以上の実験例によりダミー層５の厚みを変
えることにより半導体層２に注入される不純物の濃度分
布を制御でき、ダミー層５の厚みを適当な値に設定する
ことにより、半導体層２の表面近くに不純物濃度の最大
値を与えることができることが理解できよう。説明を再
び図１に戻し、この発明による可変容量ダイオードの製
造方法の続きを説明することにする。By changing the thickness of the dummy layer 5 according to the experimental example described above, the concentration distribution of the impurity injected into the semiconductor layer 2 can be controlled, and by setting the thickness of the dummy layer 5 to an appropriate value, It can be understood that the maximum value of the impurity concentration can be given near the surface of. Referring again to FIG. 1, the continuation of the method for manufacturing a variable capacitance diode according to the present invention will be described.
【００２３】図１Ｂに示したイオン注入工程が終了した
時点で、注入した不純物を活性化するために、基板１を
含めて半導体層２を加熱処理（１０００℃を約２秒加え
る）する。この際にダミー層５は半導体層２の保護膜と
して作用する。その加熱処理後にダミー層５を除去す
る。ダミー層５を除去するには例えば二酸化シリコンＳ
ｉＯ2 をエッチングするエッチング液を用意し、このエ
ッチング液によってダミー層５を除去すればよい（図１
Ｃ）。When the ion implantation step shown in FIG. 1B is completed, the semiconductor layer 2 including the substrate 1 is heated (1000 ° C. is applied for about 2 seconds) to activate the implanted impurities. At this time, the dummy layer 5 functions as a protective film for the semiconductor layer 2. After the heat treatment, the dummy layer 5 is removed. To remove the dummy layer 5, for example, silicon dioxide S
An etching solution for etching iO 2 is prepared, and the dummy layer 5 may be removed with the etching solution (FIG. 1).
C).
【００２４】基板１の裏側に図１Ｄに示すようにオーミ
ック電極４を形成し、更に、半導体層２の表面にショッ
トキー電極３を形成し、オーミック電極４に正電位、シ
ョットキー電極３に負電位を印加することにより、ショ
ットキー電極３とオーミック電極４との間に静電容量を
得ることができる。図９にイオン注入時における不純物
のドーズ量と加速電圧を変化させて作られた可変容量ダ
イオードの容量比の分布を示す。図９に示す曲線Ａは加
速電圧を１５０Ｋevに設定し、ドーズ量を変化させて作
られた複数の可変容量ダイオードの容量比の分布をプロ
ットして求めた曲線、曲線Ｂは加速電圧を１００Ｋevに
設定し、ドーズ量を変化させて作られた複数の可変容量
ダイオードの容量比の分布をプロットして求めた曲線、
曲線Ｂは加速電圧を２００Ｋevに設定し、ドーズ量を変
化させて作られた可変容量ダイオードの容量比の分布を
プロットして求めた曲線である。容量比２の目盛位置に
示した直線Ｄは従来の技術で得られる容量比の上限値を
示す。As shown in FIG. 1D, an ohmic electrode 4 is formed on the back side of the substrate 1, a Schottky electrode 3 is further formed on the surface of the semiconductor layer 2, a positive potential is applied to the ohmic electrode 4, and a negative potential is applied to the Schottky electrode 3. By applying a potential, a capacitance can be obtained between the Schottky electrode 3 and the ohmic electrode 4. FIG. 9 shows the distribution of the capacitance ratio of the variable capacitance diode formed by changing the dose of the impurity and the acceleration voltage during ion implantation. Curve A shown in FIG. 9 is a curve obtained by plotting the distribution of the capacitance ratio of a plurality of variable capacitance diodes formed by changing the dose while setting the acceleration voltage to 150 Kev, and curve B is setting the acceleration voltage to 100 Kev. Curve obtained by plotting the distribution of the capacitance ratio of a plurality of variable capacitance diodes made by setting and changing the dose,
Curve B is a curve obtained by plotting the distribution of the capacitance ratio of a variable capacitance diode formed by changing the dose while setting the acceleration voltage to 200 Kev. A straight line D shown at the scale position of the capacity ratio 2 indicates the upper limit of the capacity ratio obtained by the conventional technique.
【００２５】図９に示す集計の結果から加速電圧を１０
０〜２００Ｋev付近に設定し、ドーズ量を（１〜４）×
１０13／cm2 の範囲に採ることにより従来の技術で得ら
れる容量比２より大きい容量比が得られることが解る。
従って、この発明ではイオン注入時のドーズ量を（１〜
４）×１０13／cm2 に採る点も提案する。From the result of the aggregation shown in FIG.
Set around 0-200Kev and set the dose amount to (1-4) ×
It is understood that by adopting the range of 10 13 / cm 2, a capacity ratio larger than the capacity ratio 2 obtained by the conventional technique can be obtained.
Therefore, in the present invention, the dose at the time of ion implantation is set to (1 to
4) It is also proposed to adopt a value of × 10 13 / cm 2 .
【００２６】図１０はこの発明による製造方法によりプ
レーナ型のショットキー型可変容量ダイオードを製造す
る場合の実施例を示す。図１０Ａに示すように、不純物
濃度が低く絶縁性を呈する半絶縁基板１の一方の面にエ
ピタキシャル成長法により第１及び第２半導体層２Ａと
２Ｂを形成する。下側の第１半導体層２Ａは、例えばシ
リコンから成る不純物の濃度が比較的高く、１×１０18
／cm3 で導電性を呈する導電性半導体層とされ、厚みが
約１μm とされる。上側の半導体層２Ｂはシリコンから
成る不純物の濃度は比較的低く、１×１０15／cm3 で半
絶縁半導体層とされ、厚みが約0.２５μm とされる。FIG. 10 shows an embodiment in which a planar Schottky variable capacitance diode is manufactured by the manufacturing method according to the present invention. As shown in FIG. 10A, first and second semiconductor layers 2A and 2B are formed on one surface of a semi-insulating substrate 1 having a low impurity concentration and exhibiting insulating properties by an epitaxial growth method. The lower first semiconductor layer 2A has a relatively high impurity concentration of, for example, silicon and is 1 × 10 18.
/ Cm 3 is a conductive semiconductor layer exhibiting conductivity and has a thickness of about 1 μm. The upper semiconductor layer 2B has a relatively low impurity concentration of silicon, is a semi-insulating semiconductor layer at 1 × 10 15 / cm 3 , and has a thickness of about 0.25 μm.
【００２７】第２半導体層２Ｂの上面に更に厚さが約0.
１０〜0.１２μm の二酸化シリコンから成るダミー層５
を形成し、ダミー層５を通じて図１０Ｂに示すようにイ
オン注入法により、例えばシリコンイオンを注入する。
この注入条件は加速電圧Ｖ＝１５０Ｋev，ドーズ量を２
×１０13／cm2 とする。イオン注入後、第２半導体層２
Ｂを１０００℃で２秒間程度加熱し、注入した不純物イ
オンに対し活性化アニール処理を施す。活性化処理の後
ダミー層５をエッチング除去し、半導体層２Ｂの表面を
露出させる（図１０Ｃ）。On the upper surface of the second semiconductor layer 2B, the thickness is further increased to about 0.5.
Dummy layer 5 of 10 to 0.12 μm silicon dioxide
Then, for example, silicon ions are implanted through the dummy layer 5 by an ion implantation method as shown in FIG. 10B.
This implantation condition is such that the accelerating voltage V is 150 Kev and the dose is 2
× 10 13 / cm 2 . After the ion implantation, the second semiconductor layer 2
B is heated at 1000 ° C. for about 2 seconds, and an activation annealing treatment is performed on the implanted impurity ions. After the activation process, the dummy layer 5 is removed by etching to expose the surface of the semiconductor layer 2B (FIG. 10C).
【００２８】第２半導体層２Ｂにマスク（特に図示しな
い）を被せ、そのマスクを被せた部分を除いて第２半導
体層２Ｂをエッチング除去し、不純物濃度の高い第１半
導体層２Ａを露出させる（図１０Ｄ）。露出された第１
半導体層２Ａの面にオーミック電極４を被着形成（図１
０Ｅ）し、更に第２半導体層２Ｂ上にショットキー電極
３を形成して図１０Ｆに示すプレーナ構造の可変容量ダ
イオードを得る。A mask (not particularly shown) is placed on the second semiconductor layer 2B, and the second semiconductor layer 2B is removed by etching except for the portion covered with the mask, thereby exposing the first semiconductor layer 2A having a high impurity concentration ( (FIG. 10D). Exposed first
An ohmic electrode 4 is formed on the surface of the semiconductor layer 2A (see FIG. 1).
0E), and further form a Schottky electrode 3 on the second semiconductor layer 2B to obtain a variable capacitance diode having a planar structure shown in FIG. 10F.
【００２９】このプレーナ構造の場合も、オーミック電
極４に正電位、電極３に負電位を与えることにより、半
導体層２Ｂ内に空乏層が形成され、この空乏層により電
極４と３の間に静電容量が形成され、その印加電圧を変
化させることにより静電容量を変化させることができ
る。なお、上述の実施例では、基板１としてＧａＡｓを
用いた場合を説明したが、基板１をシリコン基板とする
ことができる。この場合には、基板１の上面に形成され
るシリコンから成る半導体層にリンをイオン化して注入
すれば上述と同様に可変容量ダイオードを作ることがで
きる。Also in the case of this planar structure, a depletion layer is formed in the semiconductor layer 2B by applying a positive potential to the ohmic electrode 4 and a negative potential to the electrode 3, and the depletion layer causes static between the electrodes 4 and 3. The capacitance is formed, and the capacitance can be changed by changing the applied voltage. In the above embodiment, the case where GaAs is used as the substrate 1 has been described, but the substrate 1 can be a silicon substrate. In this case, a variable capacitance diode can be manufactured in the same manner as described above by ionizing and implanting phosphorus into a semiconductor layer made of silicon formed on the upper surface of the substrate 1.
【００３０】また、本実施例はショットキー型の可変容
量ダイオードについて説明したが、ＰＮ接合の可変容量
ダイオードについてもこの発明による製造方法を利用で
きることは容易に理解できよう。また、上述の実施例で
はダミー層３の材料を二酸化シリコンＳｉＯ2 とした例
を説明したが、その他の材料としてはチッ化アルミニュ
ームＡｌＮ，チッ化シリコンＳｉＮ等を用いることもで
きる。In this embodiment, the Schottky variable capacitance diode has been described. However, it can be easily understood that the manufacturing method according to the present invention can be used for a PN junction variable capacitance diode. Further, in the above-described embodiment, an example has been described in which the material of the dummy layer 3 is silicon dioxide SiO 2 , but aluminum nitride AlN, silicon nitride SiN, or the like may be used as other materials.
【００３１】[0031]
【発明の効果】以上説明したように、この発明によれば
不純物濃度の分布を擬似超階段構造とするために、イオ
ン注入法を利用したから、エピタキシャル法により超階
段製造の不純物濃度の分布を形成する場合より製造が容
易である。また、不純物濃度の最大位置をイオン注入時
の加速電圧によって正確に規定することができるから、
擬似超階段構造を容易に作ることができる。この結果、
容量比が大きい可変容量ダイオードを容易に作ることが
できる利点が得られる。更に、この発明では先に提案し
たエッチングにより最大不純物濃度の面を露出させるの
と異なり、ダミー層５を利用して半導体層２の表面を最
大濃度面とする製造方法を採るから、先に提案した製造
方法より製造が容易である利点が得られる。As described above, according to the present invention, since the ion implantation method is used in order to make the impurity concentration distribution a pseudo-super-step structure, the impurity concentration distribution in the super-step manufacturing can be reduced by the epitaxial method. Manufacturing is easier than forming. Also, since the maximum position of the impurity concentration can be accurately defined by the acceleration voltage at the time of ion implantation,
A pseudo super-staircase structure can be easily made. As a result,
The advantage is obtained that a variable capacitance diode having a large capacitance ratio can be easily manufactured. Further, in the present invention, unlike the method of exposing the surface having the maximum impurity concentration by the etching proposed previously, a manufacturing method is adopted in which the surface of the semiconductor layer 2 is made the maximum concentration surface by using the dummy layer 5, so that the method is proposed. There is an advantage that the manufacturing is easier than the manufacturing method described above.
【００３２】また、イオン注入法によれば面方向のイオ
ン注入密度も均一性がよい。このため、同一の基板１に
複数の可変容量ダイオードを形成しても、各可変容量ダ
イオードの静電容量のバラツキも小さくでき、静電容量
値を揃えることができる。また容量比のバラツキも小さ
く抑えることができる利点が得られる。According to the ion implantation method, the ion implantation density in the plane direction is also uniform. For this reason, even if a plurality of variable capacitance diodes are formed on the same substrate 1, the variation in the capacitance of each variable capacitance diode can be reduced, and the capacitance values can be made uniform. In addition, there is obtained an advantage that variation in the capacity ratio can be suppressed to be small.
【図１】この発明による可変容量ダイオードの製造方法
を説明するための工程図。FIG. 1 is a process chart for explaining a method of manufacturing a variable capacitance diode according to the present invention.
【図２】この発明による可変容量ダイオードの製造方法
に用いるイオン注入法によって形成される不純物濃度の
分布特性を説明するためのグラフ。FIG. 2 is a graph for explaining a distribution characteristic of an impurity concentration formed by an ion implantation method used in the method of manufacturing a variable capacitance diode according to the present invention.
【図３】この発明による可変容量ダイオードの製造方法
の特徴とするダミー層の厚みを変えた場合に得られる半
導体層内の不純物濃度の分布が変化する様子を説明する
ためのグラフ。FIG. 3 is a graph for explaining how the distribution of the impurity concentration in the semiconductor layer obtained when the thickness of the dummy layer is changed, which is a feature of the method for manufacturing a variable capacitance diode according to the present invention, changes.
【図４】図３と同様の図。FIG. 4 is a view similar to FIG. 3;
【図５】図３と同様の図。FIG. 5 is a view similar to FIG. 3;
【図６】この発明による製造方法によって作られた可変
容量ダイオードの各部の不純物濃度の分布状況を説明す
るためのグラフ。FIG. 6 is a graph for explaining the distribution of the impurity concentration of each part of the variable capacitance diode manufactured by the manufacturing method according to the present invention.
【図７】図６と同様のグラフ。FIG. 7 is a graph similar to FIG. 6;
【図８】図６と同様のグラフ。FIG. 8 is a graph similar to FIG.
【図９】この発明の製造方法において、イオン注入時の
加速電圧と不純物のドーズ量を変えた場合に得られる可
変容量ダイオードの容量比の変化を集計したグラフ。FIG. 9 is a graph summarizing the change in the capacitance ratio of the variable capacitance diode obtained when the acceleration voltage during ion implantation and the dose of the impurity are changed in the manufacturing method of the present invention.
【図１０】この発明による可変容量ダイオードの製造方
法をプレーナ型の可変容量ダイオードの製造方法に適用
した場合の工程図。FIG. 10 is a process chart in the case where the method for manufacturing a variable capacitance diode according to the present invention is applied to a method for manufacturing a planar variable capacitance diode.
【図１１】従来の可変容量ダイオードの製造方法を説明
するための図。FIG. 11 is a view for explaining a conventional method for manufacturing a variable capacitance diode.
１ 半導体基板 ２ 半導体層 ２Ａ 第１半導体層 ２Ｂ 第２半導体層 ３ ショットキー電極 ４ オーミック電極 ５ ダミー層 Reference Signs List 1 semiconductor substrate 2 semiconductor layer 2A first semiconductor layer 2B second semiconductor layer 3 Schottky electrode 4 ohmic electrode 5 dummy layer
Claims (3)
体基板の一方の面に不純物濃度が低く半絶縁性を呈する
半導体層を被着形成する工程と、 Ｂ．この半導体層の上面に耐熱性絶縁材によって構成さ
れ、上記半導体層とは材質が異なる材料によって構成さ
れ後記イオン注入工程において上記半導体層に注入され
る不純物の濃度が上記半導体層の表面近傍において最大
濃度を呈する濃度分布を与える厚みに選定したダミー層
を被着形成する工程と、 Ｃ．このダミー層を通じて上記半導体層に不純物をイオ
ン注入するイオン注入工程と、 Ｄ．このイオン注入工程の後に上記ダミー層を除去し、
上記半導体層の板面を露出させる工程と、 Ｅ．上記露出された半導体層の板面にショットキー電極
を被着する工程と、 Ｆ．上記半導体基板の裏面にオーミック電極を被着する
工程と、 を含むことを特徴とする可変容量ダイオードの製造方
法。1. A. B. depositing and forming a semi-insulating semiconductor layer having a low impurity concentration on one surface of a semiconductor substrate having a high impurity concentration and conductivity; The upper surface of the semiconductor layer is made of a heat-resistant insulating material, and the material of the semiconductor layer is made of a material different from that of the semiconductor layer. In the ion implantation step described later, the concentration of impurities implanted in the semiconductor layer is maximum near the surface of the semiconductor layer. B. depositing and forming a dummy layer selected to a thickness giving a concentration distribution exhibiting a concentration; B. an ion implantation step of implanting impurities into said semiconductor layer through said dummy layer; After the ion implantation process, the dummy layer is removed,
E. Exposing a plate surface of the semiconductor layer; B. depositing a Schottky electrode on the exposed surface of the semiconductor layer; Attaching an ohmic electrode to the back surface of the semiconductor substrate.
半導体基板の板面に不純物濃度が高く導電性を呈する第
１半導体層を被着形成する工程と、 Ｂ．上記第１半導体層の上面に不純物濃度が低く、半絶
縁性を呈する第２半導体層を被着形成する工程と、 Ｃ．上記第２半導体層の上面に耐熱性絶縁材によって構
成され、上記第２半導体層の材質とは異なる材料で構成
され、後記イオン注入工程において上記第２半導体層に
注入される不純物の濃度が上記第２半導体層の表面近傍
において最大濃度を呈する濃度分布を与える厚みに選定
したダミー層を被着形成する工程と、 Ｄ．上記ダミー層を通じて上記第２半導体層に不純物を
イオン注入するイオン注入工程と、 Ｅ．上記ダミー層を除去し、上記第２半導体層を露出さ
せる工程と、 Ｆ．上記第２半導体層の一部を残し他を除去し、上記第
１半導体層の面を露出させる工程と、 Ｇ．上記第１半導体層の露出面にオーミック電極を被着
形成する工程と、 Ｈ．上記第２半導体層の上面にショットキー電極を被着
形成する工程と、 を含むことを特徴とする可変容量ダイオードの製造方
法。2. A. B. a step of depositing and forming a first semiconductor layer having a high impurity concentration and exhibiting conductivity on a plate surface of a semiconductor substrate having a low impurity concentration and exhibiting semi-insulating properties; B. depositing and forming a second semiconductor layer having low impurity concentration and semi-insulating property on the upper surface of the first semiconductor layer; The upper surface of the second semiconductor layer is formed of a heat-resistant insulating material, and is formed of a material different from the material of the second semiconductor layer. D. depositing and forming a dummy layer selected to have a thickness giving a concentration distribution exhibiting a maximum concentration in the vicinity of the surface of the second semiconductor layer; B. an ion implantation step of implanting impurities into said second semiconductor layer through said dummy layer; B. removing said dummy layer to expose said second semiconductor layer; G. removing a part of the second semiconductor layer and removing the other to expose the surface of the first semiconductor layer; B. forming an ohmic electrode on the exposed surface of the first semiconductor layer; Forming a Schottky electrode on the upper surface of the second semiconductor layer.
ドの製造方法の何れかにおいて、上記イオン注入時のド
ーズ量を（１〜４）×１０13／ｃｍ2 に選定したことを
特徴とする可変容量ダイオードの製造方法。3. The method for manufacturing a variable capacitance diode according to claim 1, wherein the dose at the time of the ion implantation is selected to be (1-4) × 10 13 / cm 2. A method for manufacturing a variable capacitance diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP472397A JPH10200133A (en) | 1997-01-14 | 1997-01-14 | Manufacture of variable capacitance diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP472397A JPH10200133A (en) | 1997-01-14 | 1997-01-14 | Manufacture of variable capacitance diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200133A true JPH10200133A (en) | 1998-07-31 |
Family
ID=11591821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP472397A Pending JPH10200133A (en) | 1997-01-14 | 1997-01-14 | Manufacture of variable capacitance diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10200133A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2271066A (en) * | 1991-02-07 | 1994-04-06 | Medix Int Pty Ltd | Treated tubes |
| JP2010067977A (en) * | 2008-09-08 | 2010-03-25 | Cree Inc | Varactor diode containing doped voltage blocking layer |
-
1997
- 1997-01-14 JP JP472397A patent/JPH10200133A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2271066A (en) * | 1991-02-07 | 1994-04-06 | Medix Int Pty Ltd | Treated tubes |
| JP2010067977A (en) * | 2008-09-08 | 2010-03-25 | Cree Inc | Varactor diode containing doped voltage blocking layer |
| US8796809B2 (en) | 2008-09-08 | 2014-08-05 | Cree, Inc. | Varactor diode with doped voltage blocking layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5318915A (en) | Method for forming a p-n junction in silicon carbide | |
| US5851908A (en) | Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of highly doped amorphous layer as a source for dopant diffusion into SiC | |
| JPH07161731A (en) | Carbon-doped silicon semiconductor device having narrow forbidden band width characteristic and its method | |
| JPH098050A (en) | Preparation of pn junction | |
| JPS636877A (en) | Manufacture of heterojunction type bipolar transistor | |
| US10566198B2 (en) | Doping method | |
| JPS61220424A (en) | Manufacture of semiconductor device | |
| US3951693A (en) | Ion-implanted self-aligned transistor device including the fabrication method therefor | |
| JPH10200133A (en) | Manufacture of variable capacitance diode | |
| JPH0233968A (en) | Method of manufacture of bipolar transistor and field effect transistor and semiconductor device manufactured by the method | |
| JPH0878439A (en) | Manufacture of semiconductor device | |
| JP2000340520A (en) | Semiconductor device and manufacture thereof | |
| US4038106A (en) | Four-layer trapatt diode and method for making same | |
| US4415372A (en) | Method of making transistors by ion implantations, electron beam irradiation and thermal annealing | |
| JP3355334B2 (en) | Manufacturing method of variable capacitance diode | |
| JPH08316164A (en) | Manufacture of semiconductor element | |
| US4886762A (en) | Monolithic temperature compensated voltage-reference diode and method for its manufacture | |
| JPS6317227B2 (en) | ||
| JP3223748B2 (en) | Method for amorphizing a polycrystalline silicon thin film and method for manufacturing a polycrystalline silicon thin film resistor using the amorphizing method | |
| JPS60127755A (en) | Manufacture of semiconductor device | |
| JPS6321355B2 (en) | ||
| JPS5850409B2 (en) | Method for manufacturing gallium arsenide epitaxial thin layer | |
| JPS63148684A (en) | Hyper abrupt type varactor diode | |
| JP2707436B2 (en) | Method for manufacturing field effect transistor | |
| JPH02219279A (en) | Manufacture of hyperabrupt junction diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040210 Free format text: JAPANESE INTERMEDIATE CODE: A02 |