JPH10199976A - Manufacture of multi-layered wiring - Google Patents
Manufacture of multi-layered wiringInfo
- Publication number
- JPH10199976A JPH10199976A JP253897A JP253897A JPH10199976A JP H10199976 A JPH10199976 A JP H10199976A JP 253897 A JP253897 A JP 253897A JP 253897 A JP253897 A JP 253897A JP H10199976 A JPH10199976 A JP H10199976A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- low dielectric
- organic film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、多層配線の製造方
法に関し、詳しくは低誘電率有機膜を含む層間絶縁膜を
有する半導体装置におけるビアプラグの形成に係わる多
層配線の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a multilayer wiring, and more particularly to a method of manufacturing a multilayer wiring relating to formation of a via plug in a semiconductor device having an interlayer insulating film including a low dielectric constant organic film.
【０００２】[0002]
【従来の技術】半導体装置の微細化，低消費電力化およ
び高速化等の要求に伴い、それらを実現するための手段
の一つとして層間絶縁膜の低誘電率化が検討されてい
る。そして低誘電率有機膜の比誘電率の低減に対する要
望は、ＵＬＳＩの微細化が進むにつれ、ますます強くな
ってきている。現在、実用化が可能な膜としては、比誘
電率が３．５程度の無機のＳｉＯＦ膜がある。次々世代
の低誘電率膜として有望視されているものの一つには、
比誘電率が２．０前後の有機膜であるフルオロカーボン
膜がある。これらの低誘電率膜は、炭素原子やフッ素原
子を含有することで比誘電率を下げている。2. Description of the Related Art Along with demands for miniaturization, low power consumption, and high speed of a semiconductor device, lowering the dielectric constant of an interlayer insulating film has been studied as one of means for realizing the demand. The demand for lowering the relative dielectric constant of the low-dielectric-constant organic film is becoming stronger as the ULSI becomes finer. At present, as a film that can be put to practical use, there is an inorganic SiOF film having a relative dielectric constant of about 3.5. One of the promising next-generation low-k films is:
There is a fluorocarbon film which is an organic film having a relative dielectric constant of about 2.0. These low dielectric constant films lower the relative dielectric constant by containing carbon atoms and fluorine atoms.
【０００３】炭素原子を含む低誘電率膜材料としては、
有機ＳＯＧ（Spin on glass)、フルオロカーボンポリマ
ー、ポリイミド、ポリパラキシリレン等が良く知られて
いる。これらの材料は、炭素原子、いわゆるアルキル基
を含むことで材料の密度が低下すること、および分子自
身の分極率が低いことで低誘電率になっていると言われ
ている。またこれらの材料は、単に比誘電率が低いだけ
でなく、半導体装置の材料として不可欠の耐熱性をも有
している。有機ＳＯＧはシロキサン構造を持つことで、
ポリイミドはイミド結合を持つことで、ポリパラキシリ
レンはベンゼン環のポリマーとなることで、それぞれあ
る程度の耐熱性を確保している。[0003] As a low dielectric constant film material containing carbon atoms,
Organic SOG (Spin on glass), fluorocarbon polymer, polyimide, polyparaxylylene and the like are well known. It is said that these materials have a low dielectric constant due to a reduction in the density of the material due to the inclusion of a carbon atom, a so-called alkyl group, and a low polarizability of the molecule itself. Further, these materials not only have a low relative dielectric constant but also have heat resistance indispensable as a material of a semiconductor device. Organic SOG has a siloxane structure,
Polyimide has an imide bond, and polyparaxylylene becomes a polymer of a benzene ring, thereby securing a certain degree of heat resistance.
【０００４】一方、フッ素原子を含む低誘電率膜材料と
しては、フッ素を含むシリコン系酸化物（ＳｉＯＦ）が
良く知られている。この材料は、シリコン−酸素−シリ
コン（Ｓｉ−Ｏ−Ｓｉ）結合をフッ素原子により終端す
ることで材料の密度を下げること、およびフッ素原子自
身の分極率が低いこと等が原因となって比誘電率を下げ
ている。そしてこのＳｉＯＦも耐熱性には優れている。On the other hand, as a low dielectric constant film material containing a fluorine atom, a silicon-based oxide (SiOF) containing fluorine is well known. This material has a dielectric constant due to a decrease in the density of the material by terminating a silicon-oxygen-silicon (Si-O-Si) bond with a fluorine atom, and a low polarizability of the fluorine atom itself. The rate is decreasing. This SiOF is also excellent in heat resistance.
【０００５】ところが、上記の炭素原子を含む低誘電率
材料を用いて形成される低誘電率有機膜は、この膜だけ
で層間絶縁膜に使えるほど膜質がよいものでない。例え
ばフルオロカーボン膜は、耐酸化性、耐熱性、耐圧、耐
ストレス性等が低く、そのままの状態で半導体装置に適
用するのは困難である。このため、通常は、従来から使
われている酸化シリコン膜か、あるいはＳｉＯＦ膜を併
せて用いることが検討されている。However, the low-dielectric-constant organic film formed using the above-described low-dielectric-constant material containing carbon atoms does not have such a good film quality that it can be used alone as an interlayer insulating film. For example, a fluorocarbon film has low oxidation resistance, heat resistance, pressure resistance, stress resistance, and the like, and is difficult to apply to a semiconductor device as it is. For this reason, the use of a conventionally used silicon oxide film or a SiOF film has been studied.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、フルオ
ロカーボン膜を含む層間絶縁膜構造にビアプラグを形成
する場合、フルオロカーボン膜の耐熱性、耐酸化性が悪
いため、一般に用いられているビアプラグの形成プロセ
スを使うことはできない。However, when a via plug is formed in an interlayer insulating film structure containing a fluorocarbon film, a generally used via plug forming process is used because the fluorocarbon film has poor heat resistance and oxidation resistance. It is not possible.
【０００７】また低誘電率有機膜は一般に耐熱性が低
い。その中でフッ素樹脂は耐熱性が優れているが、従来
の半導体装置の製造プロセスの最高温度４００℃〜４５
０℃に対する耐熱性は持っているものは少ない。例えば
半導体プロセス用に開発されている低誘電率有機膜の一
つであるフッ素樹脂の分解温度は通常４２０℃〜４５０
℃程度である。しかしながら、一般にフルオロカーボン
膜のような低誘電率有機膜を形成した後にその膜の温度
が３５０℃を越えるプロセスを行う場合、低誘電率有機
膜から微量のガスが発生し、膜の剥離、ビアプラグの埋
め込み不良等の問題を引き起こす。この微量のガスは低
誘電率有機膜が分解して発生しているものではない。そ
の低誘電率有機膜の熱硬化工程で耐熱性の構造を形成で
きなかった部分が徐々にガス化して放出されているもの
である。[0007] Low-k organic films generally have low heat resistance. Among them, fluororesin has excellent heat resistance, but the maximum temperature of the conventional semiconductor device manufacturing process is 400 ° C. to 45 ° C.
Few have heat resistance to 0 ° C. For example, the decomposition temperature of a fluororesin, which is one of the low dielectric constant organic films developed for semiconductor processes, is usually 420 ° C. to 450 ° C.
It is about ° C. However, in general, when a process in which the temperature of the film exceeds 350 ° C. after forming a low dielectric constant organic film such as a fluorocarbon film, a small amount of gas is generated from the low dielectric constant organic film, the film is peeled, and the via plug is removed. This causes problems such as poor embedding. This small amount of gas is not generated by decomposition of the low dielectric constant organic film. The portion of the low dielectric constant organic film where a heat resistant structure could not be formed in the thermosetting step is gradually gasified and released.
【０００８】このような微量ガスの放出の原因となる部
分は、低誘電率有機膜の形成時にキュア処理（例えば４
００℃で３０分程度の熱処理）を行うことで、ほとんど
を除去することができる。しかしながら、微量ガスの放
出の原因を完全に除去することは困難である。それを完
全に除去するには、キュア温度をさらに上げるか、キュ
ア時間をさらに長くする必要がある。キュア温度を上げ
る方法は低誘電率有機膜が熱分解を起こすため、採用す
ることはできない。一方、キュア時間をさらに長くする
方法は、スループットを著しく低下させるために、生産
性が低下する。したがって、フルオロカーボン膜のよう
な低誘電率有機膜を用いた層間絶縁膜構造にビアプラグ
を形成する場合には、ガスが放出されない３５０℃以下
に保つ必要がある。[0008] The part causing such a trace gas release is cured during formation of the low dielectric constant organic film (for example, 4 parts).
By performing a heat treatment at 00 ° C. for about 30 minutes), most can be removed. However, it is difficult to completely eliminate the cause of the release of trace gas. To completely remove it, the curing temperature must be further increased or the curing time must be further extended. The method of raising the curing temperature cannot be adopted because the low dielectric constant organic film causes thermal decomposition. On the other hand, the method of further increasing the curing time significantly lowers the throughput, resulting in lower productivity. Therefore, when a via plug is formed in an interlayer insulating film structure using a low dielectric constant organic film such as a fluorocarbon film, it is necessary to maintain the temperature at 350 ° C. or lower where no gas is released.
【０００９】[0009]
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた多層配線の製造方法である。すな
わち、第１の製造方法は、基体上に少なくとも低誘電率
有機膜を含む絶縁膜を形成した後、この絶縁膜にビアホ
ールを形成し、さらにビアホールにビアプラグを形成す
る工程を備えた多層配線の製造方法において、ビアプラ
グは３５０℃以下の温度で形成するという方法である。SUMMARY OF THE INVENTION The present invention is a method for manufacturing a multilayer wiring which has been made to solve the above-mentioned problems. That is, the first manufacturing method includes a step of forming an insulating film including at least a low dielectric constant organic film on a substrate, forming a via hole in the insulating film, and further forming a via plug in the via hole. In the manufacturing method, the via plug is formed at a temperature of 350 ° C. or less.
【００１０】上記第１の製造方法では、ビアプラグを３
５０℃以下の温度で形成することから、ビアホールの側
壁に露出している低誘電率有機膜の熱硬化過程で耐熱性
の構造を形成できなかった部分が徐々にガスとなって放
出されないようになる。そのため、ガス放出による膜の
剥がれやビアプラグの形成不良等が生じ難くなる。In the first manufacturing method, three via plugs are used.
Since the film is formed at a temperature of 50 ° C. or less, a portion of the low dielectric constant organic film exposed on the side wall of the via hole, where the heat resistant structure cannot be formed during the thermosetting process, is gradually released as gas. Become. For this reason, peeling of the film due to gas release and poor formation of via plugs are unlikely to occur.
【００１１】第２の製造方法は、基体上に少なくとも低
誘電率有機膜を含む絶縁膜を形成した後、この絶縁膜に
ビアホールを形成し、さらにビアホールにビアプラグを
形成する工程を備えた多層配線の製造方法において、ビ
アプラグを形成する工程の前に、ビアプラグの形成温度
以上で低誘電率有機膜の熱分解温度よりも低い温度の範
囲で低誘電率有機膜をアニーリングするという方法であ
る。またこの方法においても、上記第１の方法と同様
に、ビアプラグは３５０℃以下の温度で形成することが
望ましい。[0011] A second manufacturing method comprises a step of forming an insulating film including at least a low dielectric constant organic film on a substrate, forming a via hole in the insulating film, and further forming a via plug in the via hole. In the manufacturing method of (1), before the step of forming the via plug, the low dielectric constant organic film is annealed in a temperature range not less than the via plug forming temperature and lower than the thermal decomposition temperature of the low dielectric constant organic film. Also in this method, it is desirable that the via plug is formed at a temperature of 350 ° C. or less, as in the first method.
【００１２】上記第２の製造方法では、ビアプラグを形
成する工程の前に、ビアプラグの形成温度以上で低誘電
率有機膜の熱分解温度よりも低い温度の範囲で低誘電率
有機膜をアニーリングすることから、ビアホールの側壁
に露出している低誘電率有機膜の表層が緻密化され、ビ
アプラグの形成時にビアホールの側壁に露出している低
誘電率有機膜からその熱硬化過程で耐熱性の構造を形成
できなかった部分が徐々にガスとなって放出されるよう
なことがなくなる。そのため、ガス放出による膜の剥が
れやビアプラグの形成不良等が生じ難くなる。さらに、
ビアプラグを３５０℃以下の温度で形成する方法をとる
ことにより、低誘電率有機膜からのガス放出による膜の
剥がれやビアプラグの形成不良等がより確実に生じ難く
なる。In the second manufacturing method, before the step of forming the via plug, the low dielectric constant organic film is annealed in a temperature range not lower than the via plug forming temperature and lower than the thermal decomposition temperature of the low dielectric constant organic film. Therefore, the surface layer of the low dielectric constant organic film exposed on the side wall of the via hole is densified, and a heat resistant structure is formed from the low dielectric constant organic film exposed on the side wall of the via hole when the via plug is formed. It is possible to eliminate the problem that the portion that cannot be formed is gradually released as a gas. For this reason, peeling of the film due to gas release and poor formation of via plugs are unlikely to occur. further,
By adopting the method of forming the via plug at a temperature of 350 ° C. or less, peeling of the film due to gas release from the low dielectric constant organic film and poor formation of the via plug are less likely to occur.
【００１３】[0013]
【発明の実施の形態】本発明の実施形態の第１例を、図
１の製造工程図によって説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to a manufacturing process diagram shown in FIG.
【００１４】図１の（１）に示すように、一般的なモノ
シラン（ＳｉＨ4 ）と酸素（Ｏ2 ）とを原料ガスに用い
たＣＶＤ法によって、シリコン基板１１上に酸化シリコ
ン膜１２を例えば５００ｎｍ程度の厚さに成膜する。こ
の酸化シリコン膜１２は、原料ガスにテトラエトキシシ
ラン（ＴＥＯＳ）と酸素とを用いたプラズマＣＶＤ法に
よって形成することも可能である。As shown in FIG. 1A, for example, a silicon oxide film 12 is formed on a silicon substrate 11 by a CVD method using general monosilane (SiH 4 ) and oxygen (O 2 ) as source gases. The film is formed to a thickness of about 500 nm. The silicon oxide film 12 can also be formed by a plasma CVD method using tetraethoxysilane (TEOS) and oxygen as a source gas.
【００１５】次いでスパッタリング法によって、上記酸
化シリコン膜１２上に例えばアルミニウム−シリコン合
金膜を成膜する。その後、一般的なレジスト塗布により
レジスト膜を形成し、リソグラフィー技術（露光、現
像、ベーキング等の処理）によりレジスト膜でエッチン
グマスク（図示省略）を形成する。そしてそのエッチン
グマスクを用いたエッチングにより上記合金膜をパター
ニングして金属配線１３を形成する。その後、上記リソ
グラフィー技術で形成したエッチングマスクを除去す
る。Next, for example, an aluminum-silicon alloy film is formed on the silicon oxide film 12 by a sputtering method. Thereafter, a resist film is formed by general resist application, and an etching mask (not shown) is formed by the lithography technique (exposure, development, baking, or the like). Then, the metal film 13 is formed by patterning the alloy film by etching using the etching mask. After that, the etching mask formed by the lithography technique is removed.
【００１６】次に、上記シリコン基板１１と酸化シリコ
ン膜１２と金属配線１３とからなる基体１０の表面に、
この金属配線１３を被覆する酸化シリコン膜１４を例え
ば１００ｎｍの厚さに形成する。この膜厚は、金属配線
１３が形成されていない領域のシリコン基板１１上の膜
厚であり、上記金属配線１３間では通常上記膜厚よりも
薄く形成される。なお上記酸化シリコン膜１４の成膜で
は、例えばモノシランと一酸化二窒素とを用いたＣＶＤ
によって行う。Next, on the surface of the substrate 10 comprising the silicon substrate 11, the silicon oxide film 12, and the metal wiring 13,
A silicon oxide film 14 covering the metal wiring 13 is formed to a thickness of, for example, 100 nm. This film thickness is a film thickness on the silicon substrate 11 in a region where the metal wiring 13 is not formed, and the thickness between the metal wirings 13 is usually formed smaller than the above film thickness. In the formation of the silicon oxide film 14, for example, CVD using monosilane and dinitrogen monoxide is used.
Done by
【００１７】次いで、上記酸化シリコン膜１４上にポリ
パラキシリレンからなる低誘電率有機膜１５を形成す
る。この成膜には、例えば一般的な減圧ＣＶＤ装置を用
い、原料にはジパラキシリレンを用いる。ＣＶＤ時に
は、原料を２００℃で昇華させ、その途中の６５０℃で
キシリレンモノマーに分解する。そして１５０℃に加熱
した状態で基体１０の表面に導入する。その結果、約５
００ｎｍの厚さのポリパラキシリレン膜からなる上記低
誘電率有機膜１５が形成される。Next, a low dielectric constant organic film 15 made of polyparaxylylene is formed on the silicon oxide film 14. For this film formation, for example, a general low-pressure CVD apparatus is used, and diparaxylylene is used as a raw material. At the time of CVD, the raw material is sublimated at 200 ° C. and decomposed into xylylene monomer at 650 ° C. on the way. Then, it is introduced into the surface of the substrate 10 while being heated to 150 ° C. As a result, about 5
The low dielectric constant organic film 15 made of a polyparaxylylene film having a thickness of 00 nm is formed.
【００１８】続いて、原料ガスにモノシランと一酸化二
窒素（Ｎ2 Ｏ）とを用いた還元性雰囲気でのプラズマエ
ンハンスメントＣＶＤ（以下、ＰＥＣＶＤという）によ
って、上記低誘電率有機膜１５上にシリコン系絶縁膜と
して酸化シリコン膜１６を例えば５００ｎｍの厚さに形
成する。上記成膜条件は、モノシラン（ＳｉＨ4 ）の流
量を１００ｓｃｃｍ、一酸化二窒素の流量を１５００ｓ
ｃｃｍ、また搬送ガスとして窒素を用い、その流量を１
０００ｓｃｃｍとした。さらに成膜雰囲気の圧力を１０
０Ｐａ、シリコン基板１１の設定温度を３５０℃（成膜
時における基体１０の成膜表面温度は３１０℃〜３３０
℃程度）、プラズマパワーを５００Ｗに設定した。な
お、上記ｓｃｃｍは標準状態における体積流量（ｃｍ3
／分）を表し、以下ガス流量はｓｃｃｍを用いて表す。Subsequently, silicon is formed on the low dielectric constant organic film 15 by plasma enhancement CVD (hereinafter, referred to as PECVD) in a reducing atmosphere using monosilane and dinitrogen monoxide (N 2 O) as a source gas. A silicon oxide film 16 is formed as a system insulating film to a thickness of, for example, 500 nm. The film formation conditions are as follows: the flow rate of monosilane (SiH 4 ) is 100 sccm, and the flow rate of nitrous oxide is 1500 s.
ccm and nitrogen as a carrier gas, and the flow rate is 1
000 sccm. Further, the pressure of the film formation atmosphere is set to 10
0 Pa, the set temperature of the silicon substrate 11 is 350 ° C. (the film forming surface temperature of the substrate 10 during the film forming is 310 ° C. to 330 ° C.).
℃), and the plasma power was set to 500W. The sccm is a volume flow rate (cm 3
/ Min), and the gas flow rate is expressed using sccm.
【００１９】上記酸化シリコン膜１６の成膜では、成膜
表面の温度は酸化シリコン膜１６が成長する温度以上３
５０℃以下にする。具体的には、上記酸化シリコン膜１
６の成長が可能な温度範囲は１００℃以上３５０℃以下
であるが、好ましくは２５０℃以上３５０℃以下の範囲
に設定する。このようにして、低誘電率有機膜１５を含
む絶縁膜１７を形成する。In the formation of the silicon oxide film 16, the temperature of the film formation surface is equal to or higher than the temperature at which the silicon oxide film 16 grows.
Keep below 50 ° C. Specifically, the silicon oxide film 1
The temperature range in which the growth of No. 6 can be performed is 100 ° C. or more and 350 ° C. or less, but is preferably set in the range of 250 ° C. or more and 350 ° C. or less. Thus, the insulating film 17 including the low dielectric constant organic film 15 is formed.
【００２０】次に図１の（２）に示すように、一般的な
レジスト塗布によりレジスト膜を形成し、リソグラフィ
ー技術（露光、現像、ベーキング等の処理）によりレジ
スト膜でエッチングマスク（図示省略）を形成し、それ
を用いたエッチングにより上記金属配線１３上の上記低
誘電率有機膜１５を含む絶縁膜１７をエッチングしてビ
アホール１８を形成する。Next, as shown in FIG. 1 (2), a resist film is formed by general resist application, and an etching mask (not shown) is formed by the lithography technique (exposure, development, baking, etc.). Is formed, and the insulating film 17 including the low-dielectric-constant organic film 15 on the metal wiring 13 is etched by etching using the same to form a via hole 18.
【００２１】続いて３５０℃の窒素雰囲気で３０分間の
アニーリングを行う。このアニーリングによって、上記
ビアホール１８の側壁に露出している低誘電率有機膜１
５から、この低誘電率有機膜１５の熱硬化過程で耐熱性
の構造を形成できなかった部分が微量のガスとして放出
される。その結果、ビアホール１８の側壁に露出してい
る低誘電率有機膜１５が緻密化される。ここでは、３５
０℃でアニーリングを行ったが、このアニーリングは、
後に形成するビアプラグの形成温度（例えば３５０℃）
以上、ポリパラキシリレンの熱分解温度である４００℃
よりも低い温度範囲で行えばよい。Subsequently, annealing is performed in a nitrogen atmosphere at 350 ° C. for 30 minutes. By this annealing, the low dielectric constant organic film 1 exposed on the side wall of the via hole 18 is formed.
From 5, the part where the heat resistant structure could not be formed during the thermal curing process of the low dielectric constant organic film 15 is released as a trace gas. As a result, the low dielectric constant organic film 15 exposed on the side wall of the via hole 18 is densified. Here, 35
Annealing was performed at 0 ° C.
Formation temperature of via plug to be formed later (for example, 350 ° C.)
Above, 400 ° C., which is the thermal decomposition temperature of polyparaxylylene
It may be performed in a lower temperature range.
【００２２】ここで、上記アニーリングにおける温度範
囲を上記範囲に設定した理由を以下に説明する。ビアホ
ール１８の側壁にはポリパラキシリレンからなる低誘電
率有機膜１５が表出している。そのため、上記低誘電率
有機膜１５に３５０℃よりも高い温度が加えられると、
表出している低誘電率有機膜１５中から低誘電率有機膜
１５の熱硬化過程で耐熱性の構造を形成できなかった部
分が徐々にガスとなって放出される。したがって、アニ
ーリング温度は３５０℃以上の温度が必要になる。一
方、低誘電率有機膜１５の熱分解温度以上の温度でアニ
ーリングを行うと、低誘電率有機膜１５は熱分解を起こ
す。そのため、アニーリング温度は低誘電率有機膜１５
の熱分解温度よりも低い温度でなければならない。よっ
て、上記第１例の場合のアニーリング温度は、３５０℃
以上、低誘電率有機膜１５の熱分解温度（およそ４００
℃）よりも低い温度の範囲となる。Here, the reason why the temperature range in the above annealing is set to the above range will be described below. A low dielectric constant organic film 15 made of polyparaxylylene is exposed on the side wall of the via hole 18. Therefore, when a temperature higher than 350 ° C. is applied to the low dielectric constant organic film 15,
From the exposed low dielectric constant organic film 15, a portion of the low dielectric constant organic film 15 where a heat resistant structure could not be formed during the thermosetting process is gradually released as a gas. Therefore, the annealing temperature needs to be 350 ° C. or higher. On the other hand, when annealing is performed at a temperature equal to or higher than the thermal decomposition temperature of the low dielectric constant organic film 15, the low dielectric constant organic film 15 undergoes thermal decomposition. Therefore, the annealing temperature is set to the low dielectric constant organic film 15.
Must be lower than the thermal decomposition temperature of Therefore, the annealing temperature in the case of the first example is 350 ° C.
As described above, the thermal decomposition temperature of the low dielectric constant organic film 15 (about 400
C)).
【００２３】次にビアプラグの形成工程を行う。図１の
（３）に示すように、スパッタリング（またはＣＶＤ等
の成膜技術）によって、上記ビアホール１８の内壁およ
び上記絶縁膜１７上に、例えば１０ｎｍの厚さのチタン
膜と、例えば３０ｎｍの厚さの窒化チタン膜とからなる
チタン系の膜２１形成する。次いで基板温度を３３０℃
にして、ＣＶＤ法によって、上記ビアホール１８の内部
を埋め込む状態にして上記チタン系の膜２１上にタング
ステン膜２２を成膜する。このタングステン膜２２の成
膜では、例えば水素（Ｈ2 ）とモノシラン（ＳｉＨ4 ）
と六フッ化タングステン（ＷＦ6 ）とを用い、また搬送
ガスにアルゴン（Ａｒ）を用いて、成膜雰囲気の圧力を
１３ｋＰａ程度に設定した。Next, a via plug forming step is performed. As shown in FIG. 1C, a 10-nm-thick titanium film and a 30-nm-thick titanium film are formed on the inner wall of the via hole 18 and the insulating film 17 by sputtering (or a film forming technique such as CVD). A titanium-based film 21 made of a titanium nitride film is formed. Next, the substrate temperature is set to 330 ° C.
Then, a tungsten film 22 is formed on the titanium-based film 21 by a CVD method so that the inside of the via hole 18 is buried. In forming the tungsten film 22, for example, hydrogen (H 2 ) and monosilane (SiH 4 )
And tungsten hexafluoride (WF 6 ), and argon (Ar) as a carrier gas, the pressure of the film formation atmosphere was set to about 13 kPa.
【００２４】上記タングステン膜２２等を成膜する際に
は、成膜表面の温度（基板温度）を３３０℃に設定した
が、その温度は３５０℃以下であればよい。その理由を
以下に説明する。ビアホール１８の側壁にはポリパラキ
シリレンからなる低誘電率有機膜１５が表出している。
そのため、上記低誘電率有機膜１５に３５０℃よりも高
い温度が加えられると、表出している低誘電率有機膜１
５中から低誘電率有機膜１５の熱硬化過程で耐熱性の構
造を形成できなかった部分が徐々にガスとなって放出さ
れ、その放出ガスによって膜の剥がれやビアプラグの形
成不良等が生じることになる。そこで、タングステン膜
２２を成膜する際の成膜表面の温度（基板温度）は３５
０℃以下とした。When the tungsten film 22 and the like are formed, the temperature of the film formation surface (substrate temperature) is set to 330 ° C., but the temperature may be 350 ° C. or less. The reason will be described below. A low dielectric constant organic film 15 made of polyparaxylylene is exposed on the side wall of the via hole 18.
Therefore, when a temperature higher than 350 ° C. is applied to the low dielectric constant organic film 15, the exposed low dielectric constant organic film 1 is exposed.
5, a portion of the low dielectric constant organic film 15 where a heat-resistant structure could not be formed during the thermosetting process is gradually released as a gas, and the released gas may cause peeling of the film or defective formation of a via plug. become. Therefore, the temperature (substrate temperature) of the film formation surface when forming the tungsten film 22 is 35.
0 ° C. or less.
【００２５】その後、図１の（４）に示すように、上記
タングステン膜２２を全面エッチバックすることによっ
て、上記ビアホール１８の内部にタングステン膜２２を
埋め込む。この時、酸化シリコン膜１６上の上記チタン
系の膜２１もエッチングによって除去される。その結
果、ビアホール１８の内部に金属配線１３に接続するも
のでチタン系の膜２１およびタングステン膜２２からな
るビアプラグ２３が形成される。Thereafter, as shown in FIG. 1D, the tungsten film 22 is buried in the via hole 18 by etching back the entire surface of the tungsten film 22. At this time, the titanium-based film 21 on the silicon oxide film 16 is also removed by etching. As a result, a via plug 23 made of a titanium-based film 21 and a tungsten film 22 and connected to the metal wiring 13 is formed inside the via hole 18.
【００２６】上記第１例において、ビアホール１８内に
露出している低誘電率有機膜１５からガスを放出させる
ためのアニーリングは行うことが望ましいが、このアニ
ーリングを行わないで、上記タングステン膜２２を成膜
することも可能である。In the first example, it is desirable to perform annealing for releasing gas from the low dielectric constant organic film 15 exposed in the via hole 18. However, without performing this annealing, the tungsten film 22 is removed. It is also possible to form a film.
【００２７】上記実施形態の第１例の製造方法では、ビ
アプラグ２３を形成するためのタングステン膜２２を形
成する工程の前にアニーリングを行うことから、ビアホ
ール１７の側壁に露出している低誘電率有機膜１５の表
層が緻密化され、タングステン膜２２の形成時にビアホ
ール１８の側壁に露出している低誘電率有機膜１５から
その熱硬化過程で耐熱性の構造を形成できなかった部分
が徐々にガスとなって放出されるようなことがなくな
る。そのため、ガス放出による膜の剥がれやビアプラグ
２３の形成不良等が生じ難くなる。また、成膜表面の温
度（基板温度）を３５０℃以下の温度で上記タングステ
ン膜２２を形成することから、ビアホール１８の側壁に
露出している低誘電率有機膜１５の熱硬化過程で耐熱性
の構造を形成できなかった部分が徐々にガスとなって放
出されないようになる。そのため、ガス放出による膜の
剥がれやタングステン膜２２の埋め込み不良等が生じ難
くなる。したがって、良好なる埋め込み性を有するビア
プラグ２３が形成される。In the manufacturing method of the first example of the above embodiment, annealing is performed before the step of forming the tungsten film 22 for forming the via plug 23, so that the low dielectric constant exposed on the side wall of the via hole 17 is formed. The surface layer of the organic film 15 is densified, and from the low dielectric constant organic film 15 exposed on the side wall of the via hole 18 when the tungsten film 22 is formed, a portion where a heat resistant structure cannot be formed during the heat curing process gradually. No gas is released. For this reason, peeling of the film due to gas release and poor formation of the via plug 23 are unlikely to occur. In addition, since the tungsten film 22 is formed at a temperature (substrate temperature) of 350 ° C. or less on the surface on which the film is formed, the low dielectric constant organic film 15 exposed on the side wall of the via hole 18 has heat resistance during the thermosetting process. The portion where the structure cannot be formed gradually becomes gas and is not released. Therefore, peeling of the film due to gas release, poor filling of the tungsten film 22, and the like hardly occur. Therefore, a via plug 23 having good embedding properties is formed.
【００２８】次に実施形態の第２例として、ポリテトラ
フルオロエチレンで上記低誘電率有機膜１５を形成する
多層配線の製造方法を、以下に説明する。そして以下の
説明では、前記第１例で説明したのと同様の構成部品に
は同一符号を記す。Next, as a second example of the embodiment, a method for manufacturing a multilayer wiring in which the low dielectric constant organic film 15 is formed of polytetrafluoroethylene will be described below. In the following description, the same components as those described in the first example are denoted by the same reference numerals.
【００２９】この第２例では、第１例と同様にして基体
１０を形成した後、一酸化二窒素ガスを用いたプラズマ
を基体１０の表面に照射する。このプラズマを発生させ
る装置には例えば平行平板型プラズマ発生装置を用い、
ＲＦパワーを３００Ｗ（１３．５６ＭＨｚ）に設定し
て、上記プラズマ照射を行った。なお、プラズマ発生装
置は上記型式に限定されることはなく、例えばＥＣＲ
（Electron Cycrotron Resonance）プラズマ発生装置、
マイクロ波プラズマ発生装置等の各種プラズマ発生装置
を用いることが可能である。In the second example, after forming the base 10 in the same manner as in the first example, the surface of the base 10 is irradiated with plasma using dinitrogen monoxide gas. As a device for generating this plasma, for example, a parallel plate type plasma generator is used,
The plasma irradiation was performed with the RF power set to 300 W (13.56 MHz). The type of the plasma generator is not limited to the above type, and for example, ECR
(Electron Cycrotron Resonance) plasma generator,
Various plasma generators such as a microwave plasma generator can be used.
【００３０】その後、回転塗布法によって、酸化シリコ
ン膜１４上に低誘電率有機膜１５を形成する。ここでは
低誘電率有機膜１５として、〔１〕式で表されるような
ポリテトラフルオロエチレン系樹脂を、例えば５００ｎ
ｍの厚さに成膜した。上記ポリテトラフルオロエチレン
系樹脂としては、〔１〕式で表される構造を有するもの
であればどのようなものであってもよく、例えばアモル
ファステフロン〔デュポン社製：テフロンＡＦ（商品
名）〕（ガラス転移温度＝１６０℃、熱分解温度＝４５
０℃）と呼ばれている物が知られている。Thereafter, a low dielectric constant organic film 15 is formed on the silicon oxide film 14 by a spin coating method. Here, as the low dielectric constant organic film 15, a polytetrafluoroethylene-based resin represented by the formula [1], for example, 500 n
m was formed. As the polytetrafluoroethylene resin, any resin having a structure represented by the formula [1] may be used. For example, amorphous Teflon [manufactured by DuPont: Teflon AF (trade name)] (Glass transition temperature = 160 ° C, thermal decomposition temperature = 45
(0 ° C.) is known.
【００３１】[0031]
【化１】 Embedded image
【００３２】まずポリテトラフルオロエチレン系樹脂を
フルオロカーボン系の溶剤に溶かし、粘度を３０ｃｐに
調整した。それを回転塗布法により酸化シリコン膜１４
上に塗布して、厚さが５００ｎｍの上記低誘電率有機膜
１５を形成した。その時の回転数は例えば３０００ｒｐ
ｍとした。その後、不活性な雰囲気である窒素ガスの雰
囲気（１気圧）中で１００℃、２分間のベーキングを行
った。なお、上記フルオロカーボン系の溶剤としては、
例えばフロリナートと呼ばれている物が知られている。First, a polytetrafluoroethylene-based resin was dissolved in a fluorocarbon-based solvent, and the viscosity was adjusted to 30 cp. The silicon oxide film 14 is formed by spin coating.
The low dielectric constant organic film 15 having a thickness of 500 nm was formed thereon by coating. The rotation speed at that time is, for example, 3000 rpm
m. Thereafter, baking was performed at 100 ° C. for 2 minutes in an inert gas atmosphere of nitrogen gas (1 atm). In addition, as the above-mentioned fluorocarbon solvent,
For example, what is called florinate is known.
【００３３】続いて、不活性な雰囲気として例えば窒素
ガス雰囲気中で４００℃のアニーリングを行った。Subsequently, annealing was performed at 400 ° C. in an inert atmosphere such as a nitrogen gas atmosphere.
【００３４】その後、前記第１例と同様にして、原料ガ
スにモノシランと一酸化二窒素とを用いた還元性雰囲気
でのＰＥＣＶＤによって、上記低誘電率有機膜１５上に
酸化シリコン膜１６を例えば５００ｎｍの厚さに形成し
た。この成膜条件は前記第１例と同様である。このよう
にして、低誘電率有機膜１５を含む絶縁膜１７を形成す
る。Thereafter, in the same manner as in the first example, a silicon oxide film 16 is formed on the low dielectric constant organic film 15 by PECVD in a reducing atmosphere using monosilane and dinitrogen monoxide as a source gas. It was formed to a thickness of 500 nm. The film forming conditions are the same as in the first example. Thus, the insulating film 17 including the low dielectric constant organic film 15 is formed.
【００３５】次に前記第１例と同様にして、一般的なレ
ジスト塗布およびリソグラフィー技術によりレジスト膜
でエッチングマスク（図示省略）を形成し、それを用い
たエッチングにより上記金属配線１３上の上記低誘電率
有機膜１５を含む絶縁膜１７をエッチングしてビアホー
ル１８を形成する。Next, in the same manner as in the first example, an etching mask (not shown) is formed from a resist film by a general resist coating and lithography technique, and the etching using the same is performed to form the etching mask (not shown) on the metal wiring 13. The insulating film 17 including the dielectric constant organic film 15 is etched to form a via hole 18.
【００３６】続いて４００℃の窒素雰囲気で３０分間の
アニーリングを行う。このアニーリングによって、上記
ビアホール１８の側壁に露出している低誘電率有機膜１
５から微量のガスが放出され、その低誘電率有機膜１５
が緻密化される。ここでは、４００℃でアニーリングを
行ったが、このアニーリングは、後に形成するビアプラ
グの形成温度（例えば３５０℃）以上、このアモルファ
ステフロンの熱分解温度である４５０℃よりも低い温度
範囲で行えばよい。Subsequently, annealing is performed in a nitrogen atmosphere at 400 ° C. for 30 minutes. By this annealing, the low dielectric constant organic film 1 exposed on the side wall of the via hole 18 is formed.
5 emits a small amount of gas, and the low dielectric constant organic film 15
Is densified. Here, the annealing is performed at 400 ° C., but the annealing may be performed in a temperature range equal to or higher than the forming temperature of a via plug to be formed later (for example, 350 ° C.) and lower than 450 ° C. which is the thermal decomposition temperature of the amorphous Teflon. .
【００３７】次に前記第１例と同様にして、スパッタリ
ング（またはＣＶＤ等の成膜技術）によって、上記ビア
ホール１８の内壁および上記絶縁膜１７上に、例えば１
０ｎｍの厚さのチタン膜と、例えば３０ｎｍの厚さの窒
化チタン膜とからなるチタン系の膜２１を形成する。次
いで基板温度を３５０℃にして、ＣＶＤ法によって、上
記ビアホール１８の内部を埋め込む状態にして上記チタ
ン系の膜２１上にタングステン膜２２を成膜する。Next, in the same manner as in the first example, for example, one layer is formed on the inner wall of the via hole 18 and the insulating film 17 by sputtering (or a film forming technique such as CVD).
A titanium-based film 21 including a titanium film having a thickness of 0 nm and a titanium nitride film having a thickness of, for example, 30 nm is formed. Next, the substrate temperature is set to 350 ° C., and a tungsten film 22 is formed on the titanium-based film 21 by a CVD method so that the inside of the via hole 18 is buried.
【００３８】その後前記第１例と同様にして、上記タン
グステン膜２２を全面エッチバックすることによって、
上記ビアホール１８の内部にタングステン膜２２からな
るビアプラグ２３を形成する。この時、ビアホール１８
の周辺における上記チタン系の膜２１もエッチングによ
って除去される。Thereafter, the entire surface of the tungsten film 22 is etched back in the same manner as in the first example.
A via plug 23 made of a tungsten film 22 is formed inside the via hole 18. At this time, via hole 18
Is also removed by etching.
【００３９】次に実施形態の第３例として、環状フッ素
樹脂・シロキサン共重合体で上記低誘電率有機膜１５を
形成する多層配線の製造方法を、以下に説明する。そし
て以下の説明では、前記第１，第２例で説明したのと同
様の構成部品には同一符号を記す。Next, as a third example of the embodiment, a method of manufacturing a multilayer wiring in which the low dielectric constant organic film 15 is formed of a cyclic fluororesin / siloxane copolymer will be described below. In the following description, the same components as those described in the first and second examples are denoted by the same reference numerals.
【００４０】この第３例では、第２例と同様にして基体
１０を形成した後、一酸化二窒素ガスを用いたプラズマ
を基体１０の表面に照射する。このプラズマ照射装置お
よび照射条件は前記第２例と同様である。In the third example, after forming the substrate 10 in the same manner as in the second example, the surface of the substrate 10 is irradiated with plasma using dinitrogen monoxide gas. The plasma irradiation apparatus and irradiation conditions are the same as in the second example.
【００４１】その後、回転塗布法によって、酸化シリコ
ン膜１４上に低誘電率有機膜１５を形成する。ここでは
低誘電率有機膜１５として、〔２〕式で表されるような
環状フッ素樹脂・シロキサン共重合体を、例えば５００
ｎｍの厚さに成膜した。上記環状フッ素樹脂・シロキサ
ン共重合体としては、〔２〕式で表される構造を有する
ものであればどのようなものであってもい。Thereafter, a low dielectric constant organic film 15 is formed on the silicon oxide film 14 by a spin coating method. Here, as the low dielectric constant organic film 15, a cyclic fluororesin / siloxane copolymer represented by the formula (2) is used, for example, 500
The film was formed to a thickness of nm. The cyclic fluororesin / siloxane copolymer may be any as long as it has a structure represented by the formula [2].
【００４２】[0042]
【化２】 Embedded image
【００４３】まず環状フッ素樹脂・シロキサン共重合体
をフルオロカーボン系の溶剤に溶かし、粘度を３０ｃｐ
に調整した。それを回転塗布法により酸化シリコン膜１
４上に塗布して、厚さが５００ｎｍの上記低誘電率有機
膜１５を形成した。その時の回転数は例えば３０００ｒ
ｐｍとした。その後、不活性な雰囲気として例えば窒素
ガスの１気圧の雰囲気中で１００℃、２分間のベーキン
グを行った。なお、上記フルオロカーボン系の溶剤とし
ては、例えばフロリナートと呼ばれている物が知られて
いる。First, a cyclic fluororesin / siloxane copolymer was dissolved in a fluorocarbon solvent and the viscosity was 30 cp.
Was adjusted. Silicon oxide film 1 by spin coating
4 to form the low dielectric constant organic film 15 having a thickness of 500 nm. The rotation speed at that time is, for example, 3000 r
pm. Thereafter, baking was performed at 100 ° C. for 2 minutes in an atmosphere of nitrogen gas at 1 atm as an inert atmosphere. As the above-mentioned fluorocarbon solvent, for example, a so-called florinate is known.
【００４４】続いて、不活性な雰囲気として例えば窒素
ガス雰囲気中で４００℃のアニーリングを行った。Subsequently, annealing was performed at 400 ° C. in an inert atmosphere such as a nitrogen gas atmosphere.
【００４５】その後、前記第１例と同様にして、上記低
誘電率有機膜１５上に酸化シリコン膜１６を例えば５０
０ｎｍの厚さに形成した。この成膜条件は前記第１例と
同様である。このようにして、低誘電率有機膜１５を含
む絶縁膜１７を形成する。Thereafter, in the same manner as in the first example, a silicon oxide film 16 is formed on the low dielectric constant
It was formed to a thickness of 0 nm. The film forming conditions are the same as in the first example. Thus, the insulating film 17 including the low dielectric constant organic film 15 is formed.
【００４６】次に前記第１例と同様にして、レジスト塗
布およびリソグラフィー技術によりエッチングマスク
（図示省略）を形成し、それを用いたエッチングにより
上記金属配線１３上の上記低誘電率有機膜１５を含む絶
縁膜１７をエッチングしてビアホール１８を形成する。Next, in the same manner as in the first example, an etching mask (not shown) is formed by resist coating and lithography, and the low dielectric constant organic film 15 on the metal wiring 13 is etched by using the etching mask. The insulating film 17 is etched to form a via hole 18.
【００４７】続いて４００℃の窒素雰囲気で３０分間の
アニーリングを行う。このアニーリングによって、上記
ビアホール１８の側壁に露出している低誘電率有機膜１
５から微量のガスが放出され、そのビアホール１８の側
壁の低誘電率有機膜１５が緻密化される。ここでは、４
００℃でアニーリングを行ったが、このアニーリング
は、後に形成するビアプラグの形成温度（例えば３５０
℃）以上、この共重合体の熱分解温度である４２０℃よ
りも低い温度範囲で行えばよい。Subsequently, annealing is performed in a nitrogen atmosphere at 400 ° C. for 30 minutes. By this annealing, the low dielectric constant organic film 1 exposed on the side wall of the via hole 18 is formed.
5 emits a small amount of gas, and the low dielectric constant organic film 15 on the side wall of the via hole 18 is densified. Here, 4
Annealing was performed at 00 ° C., and this annealing was performed at a via plug formation temperature (for example, 350 ° C.).
° C) or more, the temperature may be lower than 420 ° C, which is the thermal decomposition temperature of the copolymer.
【００４８】次に前記第１例と同様にして、上記ビアホ
ール１８の内壁および上記絶縁膜１７上にチタン系の膜
２１を形成する。次いで基板温度を３５０℃にして、Ｃ
ＶＤ法によって、上記ビアホール１８の内部を埋め込む
状態にして上記チタン系の膜２１上にタングステン膜２
２を成膜する。その後上記タングステン膜２２を全面エ
ッチバックすることによって、上記ビアホール１８の内
部にタングステン膜２２からなるビアプラグ２３を形成
する。この時、ビアホール１８の周辺における上記チタ
ン系の膜２１もエッチングによって除去される。Next, in the same manner as in the first example, a titanium-based film 21 is formed on the inner wall of the via hole 18 and on the insulating film 17. Next, the substrate temperature was raised to 350 ° C.
The tungsten film 2 is formed on the titanium-based film 21 by the VD method so that the inside of the via hole 18 is buried.
2 is formed. Thereafter, the entire surface of the tungsten film 22 is etched back to form a via plug 23 made of the tungsten film 22 inside the via hole 18. At this time, the titanium-based film 21 around the via hole 18 is also removed by etching.
【００４９】次に実施形態の第４例として、シクロポリ
マライズドフロリネーテッドポリマー系樹脂〔例えばサ
イトップ（商品名）〕（ガラス転移温度＝１２０℃、熱
分解温度＝４２０℃）で上記低誘電率有機膜１５を形成
する多層配線の製造方法を以下に説明する。Next, as a fourth example of the embodiment, the cyclopolymerized flourilated polymer resin [eg Cytop (trade name)] (glass transition temperature = 120 ° C., thermal decomposition temperature = 420 ° C.) A method for manufacturing a multilayer wiring for forming the dielectric constant organic film 15 will be described below.
【００５０】この第４例では、第２例と同様にして基体
１０を形成した後、一酸化二窒素ガスを用いたプラズマ
を基体１０の表面に照射する。このプラズマ照射装置お
よび照射条件は前記第２例と同様である。In the fourth example, after forming the substrate 10 in the same manner as in the second example, the surface of the substrate 10 is irradiated with plasma using dinitrogen monoxide gas. The plasma irradiation apparatus and irradiation conditions are the same as in the second example.
【００５１】その後、回転塗布法によって、酸化シリコ
ン膜１４上に低誘電率有機膜１５を形成する。ここでは
低誘電率有機膜１５として、〔３〕式で表されるような
シクロポリマライズドフロリネーテッドポリマー系樹脂
を、例えば５００ｎｍの厚さに成膜した。上記シクロポ
リマライズドフロリネーテッドポリマー系樹脂として
は、〔３〕式で表される構造を有するものであればどの
ようなものであってもよい。Thereafter, a low dielectric constant organic film 15 is formed on the silicon oxide film 14 by a spin coating method. Here, as the low dielectric constant organic film 15, a cyclo-polymerized fluorinated polymer resin represented by the formula [3] was formed to a thickness of, for example, 500 nm. The cyclopolymerized fluoropolymerized polymer resin may be any resin having a structure represented by the formula [3].
【００５２】[0052]
【化３】 Embedded image
【００５３】まずシクロポリマライズドフロリネーテッ
ドポリマー系樹脂をフルオロカーボン系の溶剤に溶か
し、粘度を３０ｃｐに調整した。それを回転塗布法によ
り酸化シリコン膜１４上に塗布して、厚さが５００ｎｍ
の上記有機膜を形成した。その時の回転数は３０００ｒ
ｐｍとした。その後、不活性な雰囲気として例えば窒素
ガスの１気圧の雰囲気中で１００℃、２分間のベーキン
グを行った。なお、上記フルオロカーボン系の溶剤とし
ては、例えばフロリナートと呼ばれている物が知られて
いる。First, the cyclopolymerized fluorinated polymer resin was dissolved in a fluorocarbon solvent to adjust the viscosity to 30 cp. It is applied on the silicon oxide film 14 by a spin coating method to have a thickness of 500 nm.
Was formed. The rotation speed at that time is 3000r
pm. Thereafter, baking was performed at 100 ° C. for 2 minutes in an atmosphere of nitrogen gas at 1 atm as an inert atmosphere. As the above-mentioned fluorocarbon solvent, for example, a so-called florinate is known.
【００５４】続いて、不活性な雰囲気として例えば窒素
ガス雰囲気中で３５０℃のアニーリングを行った。Subsequently, annealing was performed at 350 ° C. in an inert gas atmosphere such as a nitrogen gas atmosphere.
【００５５】その後、前記第３例と同様にして、酸化シ
リコン膜１６を形成して低誘電率有機膜１５を含む絶縁
膜１７を形成する。そしてこの絶縁膜１７にビアホール
１８を形成した後、４００℃の窒素雰囲気で３０分間の
アニーリングを行う。このアニーリングによって、上記
ビアホール１８の側壁に露出している低誘電率有機膜１
５から微量のガスが放出され、そのビアホール１８の側
壁の低誘電率有機膜１５が緻密化される。ここでは、４
００℃でアニーリングを行ったが、このアニーリング
は、後に形成するビアプラグの形成温度（例えば３５０
℃）以上、このアモルファステフロンの熱分解温度であ
る４５０℃よりも低い温度範囲で行えばよい。Thereafter, in the same manner as in the third example, a silicon oxide film 16 is formed, and an insulating film 17 including a low dielectric constant organic film 15 is formed. After forming a via hole 18 in the insulating film 17, annealing is performed in a nitrogen atmosphere at 400 ° C. for 30 minutes. By this annealing, the low dielectric constant organic film 1 exposed on the side wall of the via hole 18 is formed.
5 emits a small amount of gas, and the low dielectric constant organic film 15 on the side wall of the via hole 18 is densified. Here, 4
Annealing was performed at 00 ° C., and this annealing was performed at a via plug formation temperature (for example, 350 ° C.).
C.), the temperature may be lower than 450 ° C., which is the thermal decomposition temperature of this amorphous Teflon.
【００５６】次に、チタン系の膜２１の形成を行った
後、基板温度を３５０℃にして、ＣＶＤ法によって、上
記ビアホール１８の内部を埋め込む状態にして上記チタ
ン系の膜２１上にタングステン膜２２を成膜する。次い
でタングステン膜２２をエッチバックしてビアプラグ２
３を形成する。Next, after forming the titanium-based film 21, the substrate temperature is set to 350 ° C., and a tungsten film is formed on the titanium-based film 21 by a CVD method so that the inside of the via hole 18 is buried. 22 is formed. Next, the tungsten film 22 is etched back to form the via plug 2.
Form 3
【００５７】次に実施形態の第５例として、上記低誘電
率有機膜１５をポリアリルエーテル系樹脂〔例えばＦＬ
ＡＲＥ（商品名）〕（ガラス転移温度＝２６０℃、熱分
解温度＝４６０℃）で層間絶縁膜を形成する多層配線の
製造方法を以下に説明する。Next, as a fifth example of the embodiment, the low dielectric constant organic film 15 is formed of a polyallyl ether-based resin [eg, FL
ARE (trade name)] (glass transition temperature = 260 ° C., thermal decomposition temperature = 460 ° C.) A method of manufacturing a multilayer wiring in which an interlayer insulating film is formed will be described below.
【００５８】この第５例では、第２例と同様にして基体
１を形成した後、一酸化二窒素ガスを用いたプラズマを
基体１０の表面に照射する。このプラズマ照射装置およ
び照射条件は前記第２例と同様である。In the fifth example, after forming the substrate 1 in the same manner as in the second example, the surface of the substrate 10 is irradiated with plasma using dinitrogen monoxide gas. The plasma irradiation apparatus and irradiation conditions are the same as in the second example.
【００５９】その後、回転塗布法によって、酸化シリコ
ン膜１４上に低誘電率有機膜１５を形成する。ここでは
低誘電率有機膜１５として、〔４〕式で表されるような
ポリアリルエーテル系樹脂を、例えば５００ｎｍの厚さ
に成膜した。上記ポリアリルエーテル樹脂としては、
〔４〕式で表される構造を有するものであればどのよう
なものであってもよい。Thereafter, a low dielectric constant organic film 15 is formed on the silicon oxide film 14 by a spin coating method. Here, as the low dielectric constant organic film 15, a polyallyl ether-based resin represented by the formula [4] was formed to a thickness of, for example, 500 nm. As the polyallyl ether resin,
[4] Any structure having the structure represented by the formula may be used.
【００６０】[0060]
【化４】 Embedded image
【００６１】まずポリアリルエーテル樹脂をフルオロカ
ーボン系の溶剤に溶かし、粘度を３０ｃｐに調整した。
それを回転塗布法により基板１１上に塗布して、厚さが
５００ｎｍの上記有機膜を形成した。その時の回転数は
３０００ｒｐｍとした。その後、不活性な雰囲気として
例えば窒素ガスの１気圧の雰囲気中で１００℃、２分間
のベーキングを行った。なお、上記フルオロカーボン系
の溶剤としては、例えばフロリナートと呼ばれている物
が知られている。First, the polyallyl ether resin was dissolved in a fluorocarbon-based solvent, and the viscosity was adjusted to 30 cp.
It was applied on the substrate 11 by a spin coating method to form the organic film having a thickness of 500 nm. The rotation speed at that time was 3000 rpm. Thereafter, baking was performed at 100 ° C. for 2 minutes in an atmosphere of nitrogen gas at 1 atm as an inert atmosphere. As the above-mentioned fluorocarbon solvent, for example, a so-called florinate is known.
【００６２】続いて、不活性な雰囲気として例えば窒素
ガス雰囲気中で４００℃のアニーリングを行った。Subsequently, annealing was performed at 400 ° C. in an inert atmosphere such as a nitrogen gas atmosphere.
【００６３】その後、前記第３例と同様にして、酸化シ
リコン膜１６を形成して低誘電率有機膜１５を含む絶縁
膜１７を形成する。そしてこの絶縁膜１７にビアホール
１８を形成した後、４００℃の窒素雰囲気で３０分間の
アニーリングを行う。このアニーリングによって、上記
ビアホール１８の側壁に露出している低誘電率有機膜１
５から微量のガスが放出され、そのビアホール１８の側
壁の低誘電率有機膜１５が緻密化される。ここでは、４
００℃でアニーリングを行ったが、このアニーリング
は、後に形成するビアプラグの形成温度（例えば３５０
℃）以上、このアモルファステフロンの熱分解温度であ
る４５０℃よりも低い温度範囲で行えばよい。Thereafter, in the same manner as in the third example, a silicon oxide film 16 is formed, and an insulating film 17 including a low dielectric constant organic film 15 is formed. After forming a via hole 18 in the insulating film 17, annealing is performed in a nitrogen atmosphere at 400 ° C. for 30 minutes. By this annealing, the low dielectric constant organic film 1 exposed on the side wall of the via hole 18 is formed.
5 emits a small amount of gas, and the low dielectric constant organic film 15 on the side wall of the via hole 18 is densified. Here, 4
Annealing was performed at 00 ° C., and this annealing was performed at a via plug formation temperature (for example, 350 ° C.).
C.), the temperature may be lower than 450 ° C., which is the thermal decomposition temperature of this amorphous Teflon.
【００６４】次に、チタン系の膜２１の形成を行った
後、基板温度を３５０℃にして、ＣＶＤ法によって、上
記ビアホール１８の内部を埋め込む状態にして上記チタ
ン系の膜２１上にタングステン膜２２を成膜する。次い
でタングステン膜２２をエッチバックしてビアプラグ２
３を形成する。Next, after the titanium-based film 21 is formed, the substrate temperature is set to 350 ° C., and the inside of the via hole 18 is buried by the CVD method to form a tungsten film on the titanium-based film 21. 22 is formed. Next, the tungsten film 22 is etched back to form the via plug 2.
Form 3
【００６５】次に実施形態の第６例として、上記低誘電
率有機膜１５をフッ化ポリイミド樹脂で層間絶縁膜を形
成する多層配線の製造方法を以下に説明する。Next, as a sixth example of the embodiment, a method of manufacturing a multilayer wiring in which the low dielectric constant organic film 15 is formed of an interlayer insulating film using a fluorinated polyimide resin will be described below.
【００６６】この第６例では、第２例と同様にして基体
１０を形成した後、一酸化二窒素ガスを用いたプラズマ
を基体１０の表面に照射する。このプラズマ照射装置お
よび照射条件は前記第２例と同様である。In the sixth example, after forming the substrate 10 in the same manner as in the second example, the surface of the substrate 10 is irradiated with plasma using dinitrogen monoxide gas. The plasma irradiation apparatus and irradiation conditions are the same as in the second example.
【００６７】その後、回転塗布法によって、酸化シリコ
ン膜１４上に低誘電率有機膜１５を形成する。ここでは
低誘電率有機膜１５としてフッ化ポリイミド樹脂を例え
ば５００ｎｍの厚さに成膜した。まずフッ化ポリイミド
樹脂をフルオロカーボン系の溶剤に溶かし、粘度を３０
ｃｐに調整した。それを回転塗布法により基体１０上に
塗布して、厚さが５００ｎｍの上記有機膜を形成した。
その時の回転数は３０００ｒｐｍとした。その後、不活
性な雰囲気として例えば窒素ガスの１気圧の雰囲気中で
１００℃、２分間のベーキングを行った。なお、上記フ
ルオロカーボン系の溶剤としては、例えばフロリナート
と呼ばれている物が知られている。Thereafter, a low dielectric constant organic film 15 is formed on the silicon oxide film 14 by a spin coating method. Here, a fluorinated polyimide resin was formed as the low dielectric constant organic film 15 to a thickness of, for example, 500 nm. First, a fluorinated polyimide resin is dissolved in a fluorocarbon-based solvent,
Adjusted to cp. It was applied on the substrate 10 by a spin coating method to form the organic film having a thickness of 500 nm.
The rotation speed at that time was 3000 rpm. Thereafter, baking was performed at 100 ° C. for 2 minutes in an atmosphere of nitrogen gas at 1 atm as an inert atmosphere. As the above-mentioned fluorocarbon solvent, for example, a so-called florinate is known.
【００６８】続いて、不活性な雰囲気として例えば窒素
ガス雰囲気中で３５０℃のアニーリングを行った。Subsequently, annealing was performed at 350 ° C. in an inert atmosphere such as a nitrogen gas atmosphere.
【００６９】その後、前記第３例と同様にして、酸化シ
リコン膜１６を形成して低誘電率有機膜１５を含む絶縁
膜１７を形成する。そしてこの絶縁膜１７にビアホール
１８を形成した後、４００℃の窒素雰囲気で３０分間の
アニーリングを行う。このアニーリングによって、上記
ビアホール１８の側壁に露出している低誘電率有機膜１
５から微量のガスが放出され、そのビアホール１８の側
壁の低誘電率有機膜１５が緻密化される。ここでは、４
００℃でアニーリングを行ったが、このアニーリング
は、後に形成するビアプラグの形成温度（例えば３５０
℃）以上、このアモルファステフロンの熱分解温度であ
る４５０℃よりも低い温度範囲で行えばよい。Thereafter, in the same manner as in the third example, a silicon oxide film 16 is formed, and an insulating film 17 including a low dielectric constant organic film 15 is formed. After forming a via hole 18 in the insulating film 17, annealing is performed in a nitrogen atmosphere at 400 ° C. for 30 minutes. By this annealing, the low dielectric constant organic film 1 exposed on the side wall of the via hole 18 is formed.
5 emits a small amount of gas, and the low dielectric constant organic film 15 on the side wall of the via hole 18 is densified. Here, 4
Annealing was performed at 00 ° C., and this annealing was performed at a via plug formation temperature (for example, 350 ° C.).
C.), the temperature may be lower than 450 ° C., which is the thermal decomposition temperature of this amorphous Teflon.
【００７０】次に、チタン系の膜２１の形成を行った
後、基板温度を３５０℃にして、ＣＶＤ法によって、上
記ビアホール１８の内部を埋め込む状態にして上記チタ
ン系の膜２１上にタングステン膜２２を成膜する。次い
でタングステン膜２２をエッチバックしてビアプラグ２
３を形成する。Next, after forming the titanium-based film 21, the substrate temperature is set to 350 ° C., and the inside of the via hole 18 is buried by the CVD method to form a tungsten film on the titanium-based film 21. 22 is formed. Next, the tungsten film 22 is etched back to form the via plug 2.
Form 3
【００７１】上記第２〜第６例においては、前記第１例
と同様に、ビアホール１８内に露出している低誘電率有
機膜１５からガスを放出させるためのアニーリングは行
うことが望ましいが、このアニーリングを行わないで、
上記タングステン膜２２を成膜することも可能である。In the second to sixth examples, it is desirable to perform annealing for releasing gas from the low dielectric constant organic film 15 exposed in the via hole 18 as in the first example. Do not do this annealing,
The tungsten film 22 can be formed.
【００７２】なお、上記実施形態の各例においては、酸
化シリコン膜１６の成膜に、モノシランを用いたが、例
えばジシラン（Ｓｉ2 Ｈ6 ）等の高次シランを用いるこ
とも可能であり、また酸化ガスとして一酸化二窒素（Ｎ
2 Ｏ）を用いたが、Ｈ2 Ｏガス等を用いることも可能で
ある。In each of the above embodiments, monosilane was used for forming the silicon oxide film 16, but higher silane such as disilane (Si 2 H 6 ) may be used. Nitrous oxide (N
Although 2 O) was used, H 2 O gas or the like may be used.
【００７３】[0073]
【発明の効果】以上、説明したように本発明の第１の製
造方法によれば、ビアプラグを３５０℃以下の温度で形
成するので、ビアホールの側壁に露出している低誘電率
有機膜の熱硬化過程で耐熱性の構造を形成できなかった
部分が徐々にガスとなって放出されないようになる。ま
た第２の製造方法によれば、ビアプラグを形成する工程
の前に、ビアプラグの形成温度以上で低誘電率有機膜の
熱分解温度よりも低い温度の範囲で低誘電率有機膜をア
ニーリングするので、ビアホールの側壁に露出している
低誘電率有機膜の表層が緻密化され、ビアプラグの形成
時にビアホールの側壁に露出している低誘電率有機膜か
らその熱硬化過程で耐熱性の構造を形成できなかった部
分が徐々にガスとなって放出されるようなことがなくな
る。その結果、低誘電率有機膜を劣化させることなく良
好な埋め込み性を有するビアプラグを形成することがで
きる。As described above, according to the first manufacturing method of the present invention, since the via plug is formed at a temperature of 350 ° C. or less, the heat of the low dielectric constant organic film exposed on the side wall of the via hole is reduced. The part where the heat resistant structure could not be formed during the curing process gradually becomes gas and is not released. Further, according to the second manufacturing method, before the step of forming the via plug, the low dielectric constant organic film is annealed in a temperature range equal to or higher than the via plug forming temperature and lower than the thermal decomposition temperature of the low dielectric constant organic film. The surface layer of the low dielectric constant organic film exposed on the side wall of the via hole is densified, and a heat resistant structure is formed during the thermosetting process from the low dielectric constant organic film exposed on the side wall of the via hole when forming the via plug. The part that could not be formed is not gradually released as gas. As a result, a via plug having a good filling property can be formed without deteriorating the low dielectric constant organic film.
【図１】本発明の実施形態の製造工程図である。FIG. 1 is a manufacturing process diagram of an embodiment of the present invention.
１０ 基体 １５ 低誘電率有機膜 １７ 絶縁膜
１８ ビアホール ２２ タングステン膜 ２３ ビアプラグDESCRIPTION OF SYMBOLS 10 Substrate 15 Low dielectric constant organic film 17 Insulating film 18 Via hole 22 Tungsten film 23 Via plug
Claims (3)
む絶縁膜を形成する工程と、 前記絶縁膜にビアホールを形成する工程と、 前記ビアホールにビアプラグを形成する工程とを備えた
多層配線の製造方法において、 前記ビアプラグは３５０℃以下の温度で形成することを
特徴とする多層配線の製造方法。1. A multilayer wiring comprising: a step of forming an insulating film including at least a low dielectric constant organic film on a base; a step of forming a via hole in the insulating film; and a step of forming a via plug in the via hole. In the manufacturing method, the via plug is formed at a temperature of 350 ° C. or less.
む絶縁膜を形成する工程と、 前記絶縁膜にビアホールを形成する工程と、 前記ビアホールにビアプラグを形成する工程とを備えた
多層配線の製造方法において、 前記ビアプラグを形成する工程の前に、ビアプラグの形
成温度以上で、前記低誘電率有機膜の熱分解温度よりも
低い温度の範囲で、前記低誘電率有機膜をアニーリング
することを特徴とする多層配線の製造方法。2. A multi-layer wiring comprising: a step of forming an insulating film including at least a low dielectric constant organic film on a substrate; a step of forming a via hole in the insulating film; and a step of forming a via plug in the via hole. In the manufacturing method, before the step of forming the via plug, annealing the low dielectric constant organic film in a temperature range equal to or higher than the via plug formation temperature and lower than the thermal decomposition temperature of the low dielectric constant organic film. A method for manufacturing a multilayer wiring, which is characterized by the following.
いて、 前記ビアプラグは３５０℃以下の温度で形成することを
特徴とする多層配線の製造方法。3. The method according to claim 2, wherein the via plug is formed at a temperature of 350 ° C. or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP253897A JPH10199976A (en) | 1997-01-10 | 1997-01-10 | Manufacture of multi-layered wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP253897A JPH10199976A (en) | 1997-01-10 | 1997-01-10 | Manufacture of multi-layered wiring |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10199976A true JPH10199976A (en) | 1998-07-31 |
Family
ID=11532167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP253897A Pending JPH10199976A (en) | 1997-01-10 | 1997-01-10 | Manufacture of multi-layered wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10199976A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500769B1 (en) | 1999-11-10 | 2002-12-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6787445B1 (en) | 1999-11-10 | 2004-09-07 | Matsushita Electric Industry Co., Ltd. | Method for fabricating semiconductor device |
| JP2011014933A (en) * | 2005-06-20 | 2011-01-20 | Tohoku Univ | Interlayer insulating film, wiring structure, and process for producing the same |
| US7902641B2 (en) | 2008-07-24 | 2011-03-08 | Tokyo Electron Limited | Semiconductor device and manufacturing method therefor |
-
1997
- 1997-01-10 JP JP253897A patent/JPH10199976A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500769B1 (en) | 1999-11-10 | 2002-12-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6703711B2 (en) | 1999-11-10 | 2004-03-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6787445B1 (en) | 1999-11-10 | 2004-09-07 | Matsushita Electric Industry Co., Ltd. | Method for fabricating semiconductor device |
| JP2011014933A (en) * | 2005-06-20 | 2011-01-20 | Tohoku Univ | Interlayer insulating film, wiring structure, and process for producing the same |
| US7902641B2 (en) | 2008-07-24 | 2011-03-08 | Tokyo Electron Limited | Semiconductor device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418458B2 (en) | Method for manufacturing semiconductor device | |
| JP4090740B2 (en) | Integrated circuit manufacturing method and integrated circuit | |
| US6699784B2 (en) | Method for depositing a low k dielectric film (K>3.5) for hard mask application | |
| US7842518B2 (en) | Method for fabricating semiconductor device | |
| US20030148223A1 (en) | Method of depositing low dielectric constant silicon carbide layers | |
| JPH11340321A (en) | Semiconductor device and its manufacture | |
| KR20020011123A (en) | Deposition of tungsten films from w(co)6 | |
| JPH08255834A (en) | Fluidity oxide on basis of hydrogen silsesquioxane as element in middle level dielectric for ulsi circuit of 0.5 and 0.5 or less | |
| JP2001044191A (en) | Laminated insulating film, manufacture thereof, semiconductor device and manufacture thereof | |
| US20050191847A1 (en) | Method for manufacturing semiconductor device | |
| US20050048795A1 (en) | Method for ultra low-K dielectric deposition | |
| JP3610745B2 (en) | Method for forming interlayer insulating film | |
| US7129164B2 (en) | Method for forming a multi-layer low-K dual damascene | |
| JP2002504751A (en) | Low dielectric constant film with high glass transition temperature prepared by electron beam curing | |
| JPH10125783A (en) | Manufacturing method of semiconductor device | |
| JPH1092804A (en) | Manufacture of porous dielectric film | |
| JPH10199976A (en) | Manufacture of multi-layered wiring | |
| JPH10209148A (en) | Method for forming low dielectric constant insulator film and semiconductor device using the same | |
| JPH08236520A (en) | Formation of insulation layer of semiconductor device | |
| JP4119542B2 (en) | Method for manufacturing semiconductor device and method for forming insulating film | |
| JP2000106364A (en) | Formation of insulating film | |
| JP2001102378A (en) | Forming method for interlayer insulating film | |
| JPH10289952A (en) | Method of manufacturing semiconductor device | |
| JP2004296476A (en) | Method of manufacturing semiconductor device | |
| JP2000150646A (en) | Semiconductor device and its manufacture |