JPH10199268A - Display image processor and writing method for memory device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To facilitate rewriting of the memory information stored in a ROM (read only memory) in which a display BIOS(basic input/output system) is stored while the replacement of the ROM is avoided. SOLUTION: Display data from a host computer are written in a writing register 6. When both an MSB(most significant bit) and an LSB(least significant bit) 8 are written as '1', and hence the output of an AND gate 9 iS '1', a writing instruction is given to a BIOS ROM 2 through a control signal line 10. The BIOS ROM 2 to which the writing instruction is given rewrites its memory information.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は表示画像処理装置と
記憶装置の書込方法に関する。The present invention relates to a display image processing apparatus and a writing method for a storage device.

【０００２】[0002]

【従来の技術】情報処理装置からの表示データを処理す
る表示画像処理装置においては、従来より、表示データ
を所望のリフレッシュレートで、或いはユーザからの要
求がある毎に出力することにより、該表示データを格納
するＲＯＭを制御し、これにより表示用の基本入出力シ
ステム（Basic Input/Output System ；以下「ＢＩＯ
Ｓ」という。）の読取制御を行なっている。2. Description of the Related Art In a display image processing apparatus for processing display data from an information processing apparatus, conventionally, display data is output at a desired refresh rate or every time a request from a user is issued. A ROM for storing data is controlled, and thereby, a basic input / output system (hereinafter referred to as "BIO") for display.
S ". ) Is performed.

【０００３】[0003]

【発明が解決しようとする課題】しかしながら、上記表
示用ＢＩＯＳは、一般的にはＥＰＲＯＭ（Erasable and
Programmable Read Only Memory) 又はＯＴＰＲＯＭ（O
n Time Programmable Read Only Memory)に格納されて
おり、その格納内容を変更する場合は、ＥＰＲＯＭに格
納されているプログラムの内容を書き換えたり、ＯＴＰ
ＲＯＭを交換する必要がある。However, the above-mentioned display BIOS is generally an EPROM (Erasable and
Programmable Read Only Memory) or OTPROM (O
n Time Programmable Read Only Memory). To change the stored contents, rewrite the contents of the program stored in the EPROM or
The ROM needs to be replaced.

【０００４】しかるに、通常はＥＰＲＯＭやＯＴＰＲＯ
Ｍをそのまま交換するため、ユーザが自由に行なうこと
ができず、また交換した場合、ＥＰＲＯＭやＯＴＰＲＯ
Ｍの表示制御ボードへの搭載はソケットを使用したもの
となり、信頼性が低下するという問題点があった。However, usually, EPROM or OTPRO
M cannot be exchanged as it is, so the user cannot do it freely.
Since M is mounted on a display control board using a socket, there is a problem that reliability is reduced.

【０００５】本発明は斯かる問題点に鑑みなされたもの
であって、記憶情報が格納された記憶手段の交換を排し
て該記憶手段の記憶内容を容易に書き換えることができ
る表示画像処理装置と記憶装置の書込方法を提供するこ
とを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a display image processing apparatus capable of easily rewriting the storage contents of a storage unit by excluding replacement of a storage unit storing storage information. And a writing method for a storage device.

【０００６】[0006]

【課題を解決するための手段】上記目的を達成するため
に請求項１記載の発明は、情報処理装置に接続されて該
情報処理装置から送信されてきた表示データを処理する
表示画像処理装置であって、所定の記憶情報が格納され
た記憶手段と、該記憶手段に格納された記憶情報に基づ
いて表示処理を行なう表示処理手段とを備え、前記表示
処理手段が、前記情報処理装置からの書換命令を検出す
る書換命令検出手段と、該書換命令検出手段により書換
命令が検出されたときは前記記憶手段に書換指令を発す
る書換指令手段とを有し、かつ、前記記憶手段は、前記
書換指令手段により前記記憶手段に書換指令が発せられ
たときは前記記憶情報の内容を書き換える書換手段を有
していることを特徴としている。According to one aspect of the present invention, there is provided a display image processing apparatus connected to an information processing apparatus for processing display data transmitted from the information processing apparatus. A storage unit in which predetermined storage information is stored; and a display processing unit that performs display processing based on the storage information stored in the storage unit. A rewrite command detecting means for detecting a rewrite command; and a rewrite command means for issuing a rewrite command to the storage means when the rewrite command is detected by the rewrite command detecting means. When a rewriting command is issued to the storage means by the command means, rewriting means for rewriting the contents of the stored information is provided.

【０００７】また、請求項６記載の発明は、情報処理装
置からの指令に基づき所定の表示処理を実行するための
記憶情報を格納した記憶装置の書込方法であって、前記
情報処理装置から送信されてくる送信データを表示処理
回路内部のレジスタに格納し、その後前記送信データの
中に書換命令が含まれていることを検出したときは前記
記憶装置に書換指令を発し、次いで該書換指令を受信し
た記憶装置は前記記憶情報の書き換えを行なうことを特
徴としている。According to a sixth aspect of the present invention, there is provided a writing method of a storage device storing storage information for executing a predetermined display process based on a command from the information processing device. The transmitted transmission data is stored in a register in the display processing circuit, and thereafter, when it is detected that the transmission data contains a rewrite command, a rewrite command is issued to the storage device, and then the rewrite command is issued. Is characterized in that the storage device that has received the information rewrites the storage information.

【０００８】[0008]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳説する。Embodiments of the present invention will be described below in detail with reference to the drawings.

【０００９】図１は本発明に係る表示画像処理装置の第
１の実施の形態を示すブロック回路図であって、該表示
画像処理装置は、所定の表示データや演算データ等が格
納されたＶＲＡＭ（ビデオＲＡＭ）１と、表示用ＢＩＯ
Ｓを格納したフラッシュメモリからなるＢＩＯＳ ＲＯ
Ｍ２と、ＶＲＡＭ１及びＢＩＯＳ ＲＯＭ２を制御し出
力信号線３に表示データを出力するグラフィックアクセ
レータからなる表示制御回路４とを備え、さらに該表示
制御回路４は、ホストコンピュータ（図示せず）のオプ
ションボード用スロットとして開放されたＰＣＩ（Peri
pheral Component Interconnect)５に接続されている。
また、ＶＲＡＭ１は、表示制御回路４の制御下、出力信
号線３に接続されたＣＲＴやフラットパネルディスプレ
イ或いは信号処理回路に表示データを出力する。FIG. 1 is a block circuit diagram showing a first embodiment of a display image processing apparatus according to the present invention. The display image processing apparatus comprises a VRAM storing predetermined display data, arithmetic data and the like. (Video RAM) 1 and display BIO
BIOS RO consisting of flash memory storing S
M2, and a display control circuit 4 including a graphic accelerator for controlling the VRAM 1 and the BIOS ROM 2 and outputting display data to the output signal line 3. The display control circuit 4 further includes an option board of a host computer (not shown). PCI (Peri
pheral Component Interconnect) 5.
The VRAM 1 outputs display data to a CRT, a flat panel display, or a signal processing circuit connected to the output signal line 3 under the control of the display control circuit 4.

【００１０】しかして、表示制御回路４は、書込レジス
タ６とＡＮＤゲート９とを内蔵している。該書込レジス
タ６は、ホストコンピュータからのリセット信号により
「０」に設定され、ＰＣＩバス５からの書込命令により
適宜「１」又は「０」が書き込まれる。そして、該書込
レジスタ６の最上位ビット（ＭＳＢ）７と最下位ビット
（ＬＳＢ）８の出力がＡＮＤゲート９に入力され、該Ａ
ＮＤゲート９の出力が制御信号線１０に送出される。す
なわち、ＡＮＤゲート９の出力が「１」（つまり、ＭＳ
Ｂ７及びＬＳＢ８が共に「１」に設定されている場合）
に設定されたときは制御信号１０は書込命令線となり、
ＡＮＤゲート９の出力が「０」に設定されているときは
制御信号線１０は読出命令線となる。そして、斯かる制
御信号線１０がＢＩＯＳ ＲＯＭ２に入力され、該ＢＩ
ＯＳ ＲＯＭ２は制御信号線１０の内容に基づいて読出
か又は書込かを判断する。尚、１１は、アドレス信号線
であって、ＢＩＯＳ ＲＯＭ２の０ｈ〜７ＦＦＦｈ番地
を指定することができる。また、１２はデータ信号線で
あって、ＢＩＯＳ ＲＯＭ２から出力され、ＰＣＩバス
５を介してホストコンピュータに伝達される。さらに１
３は読出信号線であって、出力をイネーブルにしたり、
或いはチップセレクト等を行なう。The display control circuit 4 has a built-in write register 6 and an AND gate 9. The write register 6 is set to "0" by a reset signal from the host computer, and "1" or "0" is written as appropriate by a write command from the PCI bus 5. The outputs of the most significant bit (MSB) 7 and the least significant bit (LSB) 8 of the write register 6 are input to an AND gate 9,
The output of ND gate 9 is sent to control signal line 10. That is, the output of the AND gate 9 is "1" (that is, MS
When both B7 and LSB8 are set to "1")
, The control signal 10 becomes a write command line,
When the output of AND gate 9 is set to "0", control signal line 10 becomes a read command line. Then, the control signal line 10 is input to the BIOS ROM 2, and the BIOS
The OS ROM 2 determines whether to read or write based on the contents of the control signal line 10. An address signal line 11 can specify addresses 0h to 7FFFh of the BIOS ROM 2. Reference numeral 12 denotes a data signal line which is output from the BIOS ROM 2 and transmitted to the host computer via the PCI bus 5. One more
3 is a read signal line, which enables an output,
Alternatively, a chip select or the like is performed.

【００１１】このように構成された表示画像処理装置に
おいては、表示制御回路４がＰＣＩバス５からのコマン
ドを解釈する。そして、そのコマンドの内容が読出命令
であって且つＣ０００ｈ〜Ｃ７ＦＦＦｈ番地の場合は、
制御信号線１０は読出命令となり且つ読出信号線１３が
イネーブルとなって、ＢＩＯＳ ＲＯＭ２の内容が読み
出され、データ信号線１２を介して表示制御回路４に送
られる。In the display image processing apparatus thus configured, the display control circuit 4 interprets a command from the PCI bus 5. If the content of the command is a read command and addresses C000h to C7FFFFh,
The control signal line 10 becomes a read command and the read signal line 13 is enabled, so that the contents of the BIOS ROM 2 are read and sent to the display control circuit 4 via the data signal line 12.

【００１２】一方、制御信号線１０から書込命令が発せ
られたときは、アドレス信号線１１を介して指定された
ＢＩＯＳ ＲＯＭ２の各アドレスにデータ信号線１２を
介して送られてきた書込データが格納され、プログラム
の内容が書き換えられる。On the other hand, when a write command is issued from control signal line 10, the write data transmitted via data signal line 12 to each address of BIOS ROM 2 specified via address signal line 11 Is stored, and the contents of the program are rewritten.

【００１３】このように本第１の実施の形態において
は、ＢＩＯＳ ＲＯＭ２を交換することなく容易にその
内容を書き換えることができる。As described above, in the first embodiment, the contents can be easily rewritten without replacing the BIOS ROM 2.

【００１４】図２は本発明に係る表示画像処理装置の第
２の実施の形態の要部を示す電気回路図であって、本第
２の実施の形態では、表示制御回路１４が、書込レジス
タ６の他に制御レジスタ１５を有し、書込レジスタ６及
び制御レジスタ１５の双方のＬＳＢ８、１６がＡＮＤゲ
ート９に入力されている。FIG. 2 is an electric circuit diagram showing a main part of a display image processing apparatus according to a second embodiment of the present invention. In the second embodiment, the display control circuit 14 A control register 15 is provided in addition to the register 6, and the LSBs 8 and 16 of both the write register 6 and the control register 15 are input to the AND gate 9.

【００１５】該制御レジスタ１５はホストコンピュータ
から送信されてくる書込指令に誤まりがあった場合を考
慮して設けられたものであり、そのＬＳＢ１６が「０」
のときはディセーブル、「１」のときがイネーブルとな
り、第１の実施の形態と同様、双方のＬＳＢが共に
「１」となってＡＮＤゲート９の出力が「１」であると
きに制御信号線１０は書込命令線となってＢＩＯＳ Ｒ
ＯＭ２に入力されることとなる。The control register 15 is provided in consideration of an error in a write command transmitted from the host computer, and its LSB 16 is set to "0".
When the LSB is “1” and both LSBs are “1” and the output of the AND gate 9 is “1”, as in the first embodiment. Line 10 becomes a write command line, and BIOS R
This will be input to OM2.

【００１６】前記第１の実施の形態では、書込レジスタ
６のＭＳＢ７に誤って「１」が書き込まれてしまった場
合にＢＩＯＳ ＲＯＭ２は書込指令と誤判断する虞があ
るが、本第２の実施の形態では、制御レジスタ１５のＬ
ＳＢ１６からイネーブル信号が出力されない限り、ＢＩ
ＯＳ ＲＯＭ２が書き換えられることはなく、したがっ
て安全性をも考慮したユーザにとって、より好適したも
のとなる。In the first embodiment, when "1" is erroneously written into the MSB 7 of the write register 6, the BIOS ROM 2 may erroneously determine that the write command is issued. In the embodiment, L of the control register 15
Unless an enable signal is output from SB16, BI
The OS ROM 2 is not rewritten, and therefore is more suitable for a user who also considers security.

【００１７】図３は本発明に係る表示画像処理装置の第
３の実施の形態の要部を示す電気回路図であって、本第
３の実施の形態では、第１の実施の形態に比し、表示制
御回路１７が、書込レジスタ６の他に書込データレジス
タ１８とアドレスカウンタ１９とを有し、アンドゲート
が設けられていない。FIG. 3 is an electric circuit diagram showing a main part of a display image processing apparatus according to a third embodiment of the present invention. The third embodiment is different from the first embodiment in that FIG. The display control circuit 17 has a write data register 18 and an address counter 19 in addition to the write register 6, and does not have an AND gate.

【００１８】本第３の実施の形態においては、書込レジ
スタ６のＬＳＢ８が「１」になるとその出力信号２０が
イネーブルとなってＢＩＯＳ ＲＯＭ２に入力されると
共に、アドレスカウンタ１９に入力される。一方、ホス
トコンピュータからの書込信号２１は書込データレジス
タ１８及びアドレスカウンタ１９に入力される。そし
て、アドレスカウンタ１９は、書込レジスタ６の出力信
号２０がイネーブルであるときにおいて書込信号２１が
イネーブルになる毎にカウント値をインクリメントして
アドレス信号２２に出力する。そして、ＢＩＯＳ ＲＯ
Ｍ２のアドレス番地を指定すると共に書込データレジス
タ１８に書き込まれた書込データをデータ線２３を介し
てＢＩＯＳ ＲＡＭ２に送信し、指定されたアドレスに
順次書込データを書き込んで行く。これにより、第１及
び第２の実施の形態と同様、ＢＩＯＳ ＲＯＭ２に格納
されるプログラム内容を容易に書き換えることができ
る。In the third embodiment, when the LSB 8 of the write register 6 becomes "1", the output signal 20 is enabled and input to the BIOS ROM 2 and also to the address counter 19. On the other hand, a write signal 21 from the host computer is input to the write data register 18 and the address counter 19. Then, when the output signal 20 of the write register 6 is enabled, the address counter 19 increments the count value each time the write signal 21 is enabled and outputs it to the address signal 22. And BIOS RO
The address of M2 is specified, and the write data written to the write data register 18 is transmitted to the BIOS RAM 2 via the data line 23, and the write data is sequentially written to the specified addresses. Thus, similarly to the first and second embodiments, the contents of the program stored in the BIOS ROM 2 can be easily rewritten.

【００１９】[0019]

【発明の効果】以上詳述したように本発明に係る表示画
像処理装置と記憶装置の書込方法によれば、従来のよう
に記憶手段そのものを交換することなく、該記憶手段に
格納されるべき記憶情報の内容を書き換えることができ
る。As described above in detail, according to the display image processing device and the writing method of the storage device according to the present invention, the data is stored in the storage device without replacing the storage device itself as in the prior art. The contents of the storage information to be written can be rewritten.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る表示画像処理装置の第１の実施の
態様を示すブロック回路図である。FIG. 1 is a block circuit diagram showing a first embodiment of a display image processing device according to the present invention.

【図２】第２の実施の形態の要部電気回路図である。FIG. 2 is a main part electric circuit diagram of a second embodiment.

【図３】第３の実施の形態の要部電気回路図である。FIG. 3 is a main part electric circuit diagram of a third embodiment.

【符号の説明】[Explanation of symbols]

２ ＢＩＯＳ ＲＯＭ（記憶手段） ４ 表示処理回路（表示処理手段） ６ 書込レジスタ（レジスタ） ８ 書込レジスタ（レジスタ） １５ 制御レジスタ（レジスタ） １８ 書込データレジスタ（レジスタ） 2 BIOS ROM (storage means) 4 Display processing circuit (display processing means) 6 Write register (register) 8 Write register (register) 15 Control register (register) 18 Write data register (register)

Claims (10)

【特許請求の範囲】[Claims] 【請求項１】 情報処理装置に接続されて該情報処理装
置から送信されてきた表示データを処理する表示画像処
理装置であって、 所定の記憶情報が格納された記憶手段と、該記憶手段に
格納された記憶情報に基づいて表示処理を行なう表示処
理手段とを備え、 前記表示処理手段が、前記情報処理装置からの前記記憶
手段に対する書換命令を検出する書換命令検出手段と、
該書換命令検出手段により書換命令が検出されたときは
前記記憶手段に書換指令を発する書換指令手段とを備
え、 かつ、前記記憶手段が、前記書換指令手段により前記記
憶手段に書換指令が発せられたときは前記記憶情報の内
容を書き換える書換手段を有していることを特徴とする
表示画像処理装置。1. A display image processing apparatus connected to an information processing apparatus for processing display data transmitted from the information processing apparatus, comprising: storage means for storing predetermined storage information; Display processing means for performing display processing based on the stored storage information, wherein the display processing means detects a rewrite instruction to the storage means from the information processing apparatus,
Rewrite command means for issuing a rewrite command to the storage means when the rewrite command detection means detects a rewrite command, and the storage means issues a rewrite command to the storage means by the rewrite command means. And a rewriting means for rewriting the content of the stored information when the display image processing device has received the information. 【請求項２】 前記表示処理手段は、少なくとも１つ以
上のレジスタを具備すると共に、前記情報処理装置から
の送信情報が前記レジスタに書き込まれ、 かつ、前記書換指令手段が、前記レジスタの格納内容に
基づいて前記記憶手段に書換指令を発するか否かを判別
する判別手段を有していることを特徴とする請求項１記
載の表示画像処理装置。2. The display processing means includes at least one or more registers, transmission information from the information processing device is written in the registers, and the rewrite command means includes a storage content of the registers. 2. The display image processing apparatus according to claim 1, further comprising a determination unit configured to determine whether or not to issue a rewrite command to the storage unit based on the determination. 【請求項３】 前記表示処理手段は、１つのレジスタと
論理演算回路とを有すると共に、前記レジスタ内部の２
つの特定ビットの格納内容が前記論理演算回路に入力さ
れ、 かつ、前記書換指令手段が、前記論理演算回路の出力状
態に応じて前記記憶手段に書換指令を発するか否かを判
別する判別手段を有していることを特徴とする請求項１
記載の表示画像処理装置。3. The display processing means has one register and a logical operation circuit, and has two registers inside the register.
Determining means for determining whether or not the stored contents of the two specific bits are input to the logical operation circuit and the rewrite instruction means issues a rewrite instruction to the storage means according to an output state of the logical operation circuit; 2. The device according to claim 1, wherein
The display image processing apparatus according to the above. 【請求項４】 前記表示処理手段は、２つのレジスタと
１つの論理演算回路とを有すると共に、前記２つの各レ
ジスタ内部の特定ビットの格納内容が前記論理演算回路
に入力され、 かつ、前記書換指令手段が、前記論理演算回路の出力状
態に応じて前記記憶手段に書換指令を発するか否かを判
別する判別手段を有していることを特徴とする請求項１
記載の表示画像処理装置。4. The display processing means has two registers and one logical operation circuit, and stores the contents of specific bits inside each of the two registers into the logical operation circuit, and 2. The apparatus according to claim 1, wherein the command unit includes a determination unit configured to determine whether to issue a rewrite command to the storage unit according to an output state of the logical operation circuit.
The display image processing apparatus according to the above. 【請求項５】 前記表示処理手段は、２つのレジスタと
１つのアドレスカウンタとを有し、 前記書換指令手段は、前記２つのレジスタの内、一方の
レジスタの特定ビットの出力状態に応じてアドレスカウ
ンタを作動させるアドレスカウンタ作動手段と、該アド
レカウンタ作動手段の作動状態に応じて他方のレジスタ
から前記記憶手段に書換データを送信するか否かを判別
する判別手段とを有していることを特徴とする請求項１
記載の表示画像処理装置。5. The display processing means has two registers and one address counter, and the rewrite command means outputs an address according to an output state of a specific bit of one of the two registers. Address counter operating means for operating the counter, and determining means for determining whether to transmit rewrite data from the other register to the storage means in accordance with the operating state of the address counter operating means. Claim 1.
The display image processing apparatus according to the above. 【請求項６】 情報処理装置からの指令に基づき所定の
表示処理を実行するための記憶情報を格納した記憶装置
の書込方法であって、 前記情報処理装置から送信されてくる送信データを表示
処理回路内部のレジスタに格納し、その後前記送信デー
タの中に書換命令が含まれていることを検出したときは
前記記憶装置に書換指令を発し、次いで該書換指令を受
信した記憶装置は前記記憶情報の書き換えを行なうこと
を特徴とする記憶装置の書込方法。6. A writing method for a storage device storing storage information for executing a predetermined display process based on a command from an information processing device, wherein a transmission data transmitted from the information processing device is displayed. The rewrite command is stored in a register inside the processing circuit, and thereafter, when it is detected that the rewrite command is included in the transmission data, a rewrite command is issued to the storage device, and then the storage device receiving the rewrite command stores the rewrite command in the storage device. A writing method for a storage device, wherein information is rewritten. 【請求項７】 前記表示処理回路は、前記レジスタの書
込内容に応じて前記記憶装置に書換指令を発するか否か
を判別することを特徴とする請求項６記載の記憶装置の
書込方法。7. The method according to claim 6, wherein the display processing circuit determines whether or not to issue a rewrite command to the storage device according to the contents of the register. . 【請求項８】 前記レジスタ内部の２つの特定ビットの
格納内容を論理演算回路に入力し、前記論理演算回路の
出力状態に応じて前記記憶手段に書換指令を発するか否
かを判別することを特徴とする請求項６記載の記憶装置
の書込方法。8. A method according to claim 1, wherein contents of two specific bits stored in said register are inputted to a logical operation circuit, and it is determined whether or not a rewrite command is issued to said storage means according to an output state of said logical operation circuit. 7. The writing method for a storage device according to claim 6, wherein: 【請求項９】 前記レジスタを２つ有し、これら２つの
各レジスタ内部の特定ビットの格納内容を論理演算回路
に入力し、前記論理演算回路の出力状態に応じて前記記
憶手段に書換指令を発するか否かを判別することを特徴
とする請求項６記載の記憶装置の書込方法。9. A storage device comprising two registers, inputting the storage contents of specific bits in each of these two registers to a logical operation circuit, and issuing a rewrite command to the storage means in accordance with an output state of the logical operation circuit. 7. The writing method for a storage device according to claim 6, wherein it is determined whether or not the sound is issued. 【請求項１０】 前記レジスタを２つ有すると共に、こ
れら２つのレジスタの内、一方のレジスタの特定ビット
の出力状態に応じて作動するアドレスカウンタを設け、
該アドレスカウンタの作動状態に応じて他方のレジスタ
から前記記憶手段に書換データを送信するか否かを判別
することを特徴とする請求項６記載の記憶装置の書込方
法。10. An address counter, comprising: two registers; and an address counter that operates according to an output state of a specific bit of one of the two registers.
7. The writing method for a storage device according to claim 6, wherein whether or not rewriting data is transmitted from the other register to the storage unit is determined according to an operation state of the address counter.