JPH10186351A

JPH10186351A - 液晶表示装置

Info

Publication number: JPH10186351A
Application number: JP8343023A
Authority: JP
Inventors: Masuyuki Ota; 益幸太田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-12-24
Filing date: 1996-12-24
Publication date: 1998-07-14

Abstract

(57)【要約】【課題】ブラウン管並の広視野角かつ高速応答を実現で
き、かつ、高画質、高信頼性の液晶表示装置を提供す
る。【解決手段】一対の基板と、一対の基板に挟持された正
の誘電率異方性を有する液晶組成物と、電圧無印加時に
液晶組成物層中の略全ての液晶分子の光軸を基板面に配
向させ得る配向制御膜と、液晶組成物層に一対の基板の
基板面に略平行な電界を印加させ得る一対の電極を有
し、液晶組成物層を透過する光の透過率を変調する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に動画を表示し高画質の映像が必要なシステムの
表示デバイスに用いる。

【０００２】

【従来の技術】液晶表示装置は薄い、軽量という特徴か
らノートパソコンに代表される携帯機器の表示装置とし
て広く普及している。特に薄膜トランジスタ素子（ＴＦ
Ｔ）に代表される能動素子を用いたアクティブマトリク
ス型液晶表示装置は、ブラウン管に匹敵する高画質とい
う点から、最近では、デスクトップパソコンのモニター
およびＯＡ機器等の表示端末として広く普及し始めてい
る。しかしながら、液晶表示装置には、視野角が狭い、
応答速度が遅いという特有の欠点が存在する。これらを
解決す手段として、例えば、視野角を改善する方法とし
て提案されているのが、インプレーンスイッチングモー
ドと呼ばれる表示モードであり、視野角は抜本的に改善
される。また、応答速度を改善させる方法としては、例
えば、オプティカルコンペンセーティドベンディング
（ＯＣＢ）モード、垂直配向（ＶＡ）モードがある。こ
れらに関しては、インプレーンスイッチングモードに関
しては、例えば、「Ｒ．Ｋｉｅｆｅｒ、Ｂ．Ｗｅｂｅ
ｒ、Ｆ．ＷｉｎｄｃｈｅｉｄａｎｄＧ．Ｂａｕｒ、
ＰｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅＴｗｅｌｆ
ｔｈＩｎｔｅｒｎａｔｉｏｎａｌＤｉｓｐｌａｙ
ＲｅｓｅａｒｃｈＣｏｎｆｅｒｅｎｃｅ（Ｊａｐａ
ｎＤｉｓｐｌａｙ ’９２）ｐｐ．５４７〜５５
０」、オプティカルコンペンセーティドベンディングモ
ード（ＯＣＢ）に関しては、例えば、「Ｔ．Ｕｃｈｉｄ
ａａｎｄＴ．Ｍｉｙａｓｈｉｔａ、Ｐｒｏｃｅｅｄ
ｉｎｇｓｏｆＴｈｅ２ｎｄＩｎｔｅｒｎａｔｉ
ｏｎａｌＤｉｓｐｌａｙＷｏｒｋｓｈｏｐｓ（ＩＤ
Ｗ ’９５）ｐｐ．３９〜４２」、垂直配向モードに
関しては、例えば、「日経マイクロデバイス、１９９６
年１０月号、ｐ１４７」がある。

【０００３】

【発明が解決しようとする課題】しかしながら、上記イ
ンプレーンスイッチングモードを利用する液晶表示装置
では、応答速度が速いものでも１００ｍｓ弱程度であ
り、動画表示を行うために必要とされる４０〜２０ｍｓ
以下の応答速度には程遠く、動画表示を行った時に動画
の残像が発生し、画像が彗星の様に尾を引いて流れるよ
うに見えるという問題がある。

【０００４】一方、オプティカルコンペンセーティドベ
ンディングモードでは、液晶のベンド配向を実現させる
のが、極めて難しく、実用化に至っていない。

【０００５】また、垂直配向モードでは、上下方向の視
野角が悪く、配向分割技術を使わなげれならず、配向分
割を施すために、液晶分子のプレチルトを２方向にする
ような処理が必要で、垂直配向の状態で、２方向のプレ
チルトの状態を安定に維持することが難しく、長時間輝
度均一性を維持できないという点で、信頼性に問題があ
った。

【０００６】本発明は上記の課題を解決するもので、本
発明の目的は、ブラウン管並の広い視野角、かつ、動画
に対応できる高速応答を有し、かつ、良好な画質を長時
間安定的に維持できる高信頼性のアクティブマトリクス
型液晶表示装置を提供することにある。

【０００７】

【課題を解決するための手段】前記目的を達成するため
に、本発明では、第１の構成として、一対の基板と、前
記一対の基板に挟持された正の誘電率異方性を有する液
晶組成物と、電圧無印加時に前記液晶組成物層中の液晶
分子の光軸を基板面に略垂直に配向させ得る配向制御膜
と、前記液晶組成物層に前記一対の基板の基板面に略平
行な電界を発生させる一対の電極構造と、前記基板面に
平行な電界成分と一方の光透過軸との間の角度が約４５
度で、他方の光透過軸が一方の光透過軸と約９０度でク
ロスニコル位置される一対の偏光板とを有し、前記電界
で前記液晶組成物層を透過する光の透過率を変調するこ
とを特徴とする。

【０００８】第２の構成として、第１の構成を含み、多
数の走査配線と、多数の信号配線と、前記多数の走査配
線と前記多数の信号緯線に各々の略交点に形成された能
動素子と、前記一対の基板の基板面に略平行な電界を発
生させ得る一対の電極を有する構成とする。

【０００９】第３の構成として、第１の構成を含み、多
数の走査配線と、多数の信号配線と、前記多数の走査配
線と前記多数の信号緯線に各々の略交点に形成された薄
膜トランジスタ素子と、前記一対の基板の基板面に略平
行な電界を発生させ得る一対の電極を有する構成とす
る。

【００１０】第４の構成として、第１の構成を含み、不
要な光漏れ部分を遮光し絶縁性を有するブラックマトリ
クスを有する構成とする。

【００１１】第５の構成として、第１の構成を含み、前
記一対の基板の前記液晶組成物の挟持面の反対側の基板
面の少なくとも一方の基板面上に透明導電膜を有する構
成とする。

【００１２】図１、図２に本発明の原理図を示す。

【００１３】図１は本発明の液晶表示装置の１つの画素
の表示部の断面を、基板面に平行な方向から見た図であ
り、図２は基板面に垂直な方向から見た図である。な
お、図１、図２説明の簡略化のために、ＴＦＴ等の素子
は省略している。

【００１４】図１（ａ）、図２（ａ）に示すように、本
発明では、電界無印加時に液晶組成物層の中の殆どの液
晶分子の長軸（光軸）を基板面に垂直な方向に配列する
ように配向制御膜（配向膜）で初期状態を制御する。こ
の初期状態では、入射光に対して複屈折位相差が発生し
ない。

【００１５】この液晶組成物層に基板に形成された櫛歯
電極により基板面に平行な電界を印加することにより、
図１（ｂ）、図２（ｂ）の様に液晶分子の長軸を基板面
に平行な方向に配列させる。これにより液晶組成物中を
通過する光に対し複屈折位相差が発生し、光が変調され
る。ここで、図３に示す偏光板の配置により、本発明の
液晶表示装置の表示を通過する光の透過率Ｔ／Ｔ_０は、
以下のようになる。

【００１６】Ｔ／Ｔ_０＝ｓｉｎ^２（２χ）ｓｉｎ^２（πΔｎ・ｄ／λ） …（式1）ここで、Ｔは出射光強度、Ｔ_０は入射光強度、χは液晶
分子と光軸（液晶層の実効的光軸）と偏光板の偏光透過
軸とのなす角、Δｎは液晶層の屈折率異方性、λは入射
光の波長、ｄは基板間の間隔（液晶層の実効的厚み）、
πは円周率を表す。

【００１７】ここで、本発明では、図３に示すように偏
光板と液晶分子と光軸のなす角χは４５度でとすると、
式１の第１項が１となるので、第２項により透過率Ｔ／
Ｔ_０が決定される。

【００１８】したがって、本発明では、電圧の印加によ
り液晶層のΔｎを制御し、式１の第２項を変化させ、透
過率を制御し、所望の表示を得るものである。図１、図
２に戻って説明すると、電圧無印加時には複屈折位相差
が発生しない、すなわち、屈折率異方性Δｎが０であ
り、透過率は０となる。このとき視角方向を変化させて
も、本発明の様に垂直配向した状態では複屈折位相差が
発生しないので、全視角方向で良好な黒レベルを得るこ
とができる。

【００１９】一方、電圧印加時には、液晶分子の光軸が
基板面に平行になり入射光に対し最大の屈折率異方性を
表す。このとき、液晶の屈折率異方性Δｎと液晶層の厚
みｄの積（リタデーション）を入射光λの1／２に設定
すれば、透過率は最大となり、白表示を得ることができ
る。

【００２０】ここで、本発明が従来の垂直配向モードと
異なる点は、本発明では、液晶組成物層に一対の基板の
基板面に略平行な電界を印加するための電極構成によ
り、電気力線が半円上に湾曲しているため、必然的に液
晶分子の動作が２方向に別れるため、従来の垂直配向
で、白表示の視野角特性を広げるために行っている配向
分割を施すことが不必要であり、それにともなって問題
となっていた配向安定性が向上し、長時間高画質を維持
できる高信頼性を得ることができることである。

【００２１】したがって、高コントラスト比が得られ、
かつ、広視野角特性を得られると同時に、高画質を維持
できる高信頼性を両立できる。

【００２２】また、第２の作用として、配向膜と液晶の
界面での、液晶分子を固定する力（アンカリング）が小
さいため、液晶分子が、液晶層内で動き易く、そのた
め、応答速度が極めて速くなる。

【００２３】さらに、第３の作用として、従来の垂直配
向モードでは、高い透過率状態（白表示）を得るため
に、液晶分子の光軸を基板面に平行な方向に動かすため
に、電界と垂直方向に光軸を揃える性質を有する負の誘
電異方性（Δε＜０）の液晶組成物を使う必要がある
が、本発明では、液晶組成物層に一対の基板の基板面に
略平行な電界を印加することにより、高い誘電率異方性
が得られ、低電圧で駆動可能な正の誘電異方性（Δε＞
０）を有する液晶組成物（正の誘電異方性を有する液晶
は電界方向と同方向に光軸を揃える）を使用することが
できる。

【００２４】また、第４の作用として、印加電界の方向
で、液晶分子の光軸の基板面に平行な面内での方向が決
定されるため、従来の垂直配向モードで行っていたラビ
ング処理等での配向方向制御が不必要である。これによ
り、その配向規制力による液晶分子の動きにくさも改善
でき、さらに応答速度を向上することができる。

【００２５】これらの作用により、インプレーンスイッ
チングモードで実現できない高速応答と、垂直配向モー
ドで実用化できない広視野角と高信頼性の両立を、全て
解決することができ、極めて高画質で、ブラウン管を凌
駕できる理想的な液晶表示装置を実現することができ
る。

【００２６】

【発明の実施の形態】本発明、本発明の更に他の目的及
び本発明の更に他の特徴は図面を参照した以下の実施例
の説明から明らかとなるであろう。

【００２７】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置に本発明を適用した実施例を説明する。なお、以下説
明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００２８】《マトリクス部（画素部）の平面構成》図
４は本発明のアクティブ・マトリクス方式カラー液晶表
示装置の一画素とその周辺を示す平面図である。

【００２９】図４に示すように、各画素は走査信号線
（ゲート信号線または水平信号線）ＧＬと、対向電圧信
号線（対向電極配線）ＣＬと、隣接する２本の映像信号
線（ドレイン信号線または垂直信号線）ＤＬとの交差領
域内（４本の信号線で囲まれた領域内）に配置されてい
る。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃst
g、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号
線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。画素電極ＰＸはソース電極ＳＤ１を介して薄膜トラ
ンジスタＴＦＴと電気的に接続され、対向電極ＣＴも対
向電圧信号線ＣＬと電気的に接続されている。

【００３０】画素電極ＰＸと対向電極ＣＴは互いに対向
し、各画素電極ＰＸと対向電極ＣＴとの間で発生させら
れる基板面に略平行な電界により液晶組成物ＬＣの光学
的な状態を制御し、表示を制御する。画素電極ＰＸと対
向電極ＣＴは櫛歯状に構成され、それぞれ、図の上下方
向に長細い電極となっている。

【００３１】１画素内の対向電極ＣＴの本数Ｏ（櫛歯の
本数）は、画素電極ＰＸの本数（櫛歯の本数）ＰとＯ＝
Ｐ＋１の関係を持つように構成する（本実施例では、Ｏ
＝３、Ｐ＝２）。これは、対向電極ＣＴと画素電極ＰＸ
を交互に配置し、かつ、対向電極ＣＴを映像信号線ＤＬ
に隣接させるためである。これにより、対向電極ＣＴと
画素電極ＰＸの間の電界が、映像信号線ＤＬから発生す
る電界から影響を受けないように、対向電極ＣＴで映像
信号線ＤＬからの不要な電気力線をシールドすることが
できる。対向電極ＣＴは、画素電極と異なり、後述の対
向電圧信号線ＣＬにより常に外部から電位を供給されて
いるため電位は安定しており、映像信号線ＤＬに隣接し
ても電位が変動がほとんどない。したがって、映像信号
線ＤＬからの不要な電気力線をシールドすることができ
る。また、画素電極ＰＸの映像信号線ＤＬからの幾何学
的な位置が遠くなるので、画素電極ＰＸと映像信号線Ｄ
Ｌの間の寄生容量が大幅に減少し、画素電極電位Ｖｓの
映像信号電圧による変動も抑制できる。これらにより、
上下方向に発生するクロストーク（縦スミアと呼ばれる
画質不良）を抑制することができる。

【００３２】画素電極ＰＸと対向電極ＣＴの電極幅はそ
れぞれ６μmとする。これは、液晶層の厚み方向に対し
て、液晶層全体に十分な電界を印加するために、後述の
液晶組成物層の厚み３．９μmよりも十分大きく設定す
る。望ましくは、液晶組成物層の１．５倍以上に設定す
る。また、開口率を大きくするためにできるだけ細くす
る。また、映像信号線ＤＬも６μmとする。映像信号線
ＤＬの電極幅は断線を防止するために、画素電極ＰＸと
対向電極ＣＴに比較して若干広しても良い。但し、映像
信号線ＤＬの電極幅が、隣接する対向電極ＣＴの電極幅
の２倍以下になるように設定する。映像信号線ＤＬの電
極幅が歩留りの生産性から決まっている場合には、映像
信号線ＤＬに隣接する対向電極ＣＴの電極幅を映像信号
線ＤＬの電極幅の１／２以上にする。これは、映像信号
線ＤＬから発生する不要な電気力線をそれぞれ両脇の対
向電極ＣＴで吸収するためであり、ある電極幅から発生
する電気力線を吸収するには、それと同一幅以上のの電
極幅を持つ電極が必要である。したがって、映像信号線
ＤＬの電極の半分（４μmずつ）から発生する電気力線
をそれぞれ両脇の対向電極ＣＴが吸収しればよいため、
映像信号線ＤＬに隣接する対向電極ＣＴの電極幅が１／
２以上とする。これにより、映像信号の影響によるクロ
ストークが発生、特に上下方向（縦方向）のクロストー
クを防止する。

【００３３】走査信号線ＧＬは末端側の画素（後述の走
査電極端子ＧＴＭの反対側）のゲート電極ＧＴに十分に
走査電圧が伝搬されるだけの抵抗値を満足するように電
極幅を設定する。また、対向電圧信号線ＣＬも末端側の
画素（後述の共通バスラインＣＢ１およびＣＢ２から最
も遠い画素すなわちＣＢ１とＣＢ２の中間の画素）の対
向電極ＣＴに十分に対向電圧が印加できるだけの抵抗値
を満足するように電極幅を設定する。

【００３４】一方、画素電極ＰＸと対向電極ＣＴの間の
電極間隔は、用いる液晶材料によって変える。これは、
液晶材料によって最大透過率を達成する電界強度が異な
るため、電極間隔を液晶材料に応じて設定し、用いる映
像信号駆動回路（信号側ドライバ）の耐圧で設定される
信号電圧の最大振幅の範囲で、最大透過率が得られるよ
うにするためである。後述の液晶材料を用いると電極間
隔は、１６μmとなる。

【００３５】《マトリクス部（画素部）の断面構成》図
５は図４の６−６切断線における断面を示す図、図６は
図４の７−７切断線における薄膜トランジスタＴＦＴの
断面図、図７は図４の８−８切断線における蓄積容量Ｃ
stgの断面を示す図である。図５〜図７に示すように、
液晶組成物層ＬＣを基準にして下部透明ガラス基板ＳＵ
Ｂ１側には薄膜トランジスタＴＦＴ、蓄積容量Ｃstgお
よび電極群が形成され、上部透明ガラス基板ＳＵＢ２側
にはカラーフィルタＦＩＬ、遮光用ブラックマトリクス
パターンＢＭが形成されている。

【００３６】また、透明ガラス基板ＳＵＢ１、ＳＵＢ２
のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初
期配向を制御する配向膜ＡＦ１、ＡＦ２が設けられてお
り、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの外
側の表面には、偏光板が設けられている。

【００３７】《ＴＦＴ基板》まず、下側透明ガラス基板
ＳＵＢ１側（ＴＦＴ基板）の構成を詳しく説明する。

【００３８】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【００３９】薄膜トランジスタＴＦＴは、図６に示すよ
うに、ゲート電極ＧＴ、絶縁膜ＧＩ、ｉ型（真性、intr
insic、導電型決定不純物がドープされていない）非晶
質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対の
ソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、
ソース、ドレインは本来その間のバイアス極性によって
決まるもので、この液晶表示装置の回路ではその極性は
動作中反転するので、ソース、ドレインは動作中入れ替
わると理解されたい。しかし、以下の説明では、便宜上
一方をソース、他方をドレインと固定して表現する。

【００４０】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬと連続して形成されており、走査信号線ＧＬ
の一部の領域がゲート電極ＧＴとなるように構成されて
いる。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動
領域を超える部分である。本例では、ゲート電極ＧＴ
は、単層の導電膜ｇ３で形成されている。導電膜ｇ３と
しては例えばスパッタで形成されたクロム−モリブデン
合金（Ｃｒ−Ｍｏ）膜が用いられるがそれに限ったもの
ではない。

【００４１】《走査信号線ＧＬ》走査信号線ＧＬは導電
膜ｇ３で構成されている。この走査信号線ＧＬの導電膜
ｇ３はゲート電極ＧＴの導電膜ｇ３と同一製造工程で形
成され、かつ一体に構成されている。この走査信号線Ｇ
Ｌにより、外部回路からゲート電圧（走査電圧）Ｖgを
ゲート電極ＧＴに供給する。本例では、導電膜ｇ３とし
ては例えばスパッタで形成されたクロム−モリブデン合
金（Ｃｒ−Ｍｏ）膜が用いられる。また、走査信号線Ｇ
Ｌおよびはゲート電極ＧＴは、クロム−モリブデン合金
のみに限られたものではなく、たとえば、低抵抗化のた
めにアルミニウムまたはアルミニウム合金をクロム−モ
リブデンで包み込んだ２層構造としてもよい。

【００４２】さらに、映像信号線ＤＬと交差する部分は
映像信号線ＤＬとの短絡の確率を小さくするため細く
し、また、短絡しても、レーザートリミングで切り離す
ことができるように二股にしても良い。

【００４３】《対向電圧信号線ＣＬ》対向電圧信号線Ｃ
Ｌは導電膜ｇ３で構成されている。この対向電圧信号線
ＣＬの導電膜ｇ３はゲート電極ＧＴ、走査信号線ＧＬお
よび対向電極ＣＴの導電膜ｇ３と同一製造工程で形成さ
れ、かつ対向電極ＣＴと電気的に接続できるように構成
されている。この対向電圧信号線ＣＬにより、外部回路
から対向電圧Ｖcomを対向電極ＣＴに供給する。また、対
向電圧信号線ＣＬは、クロム−モリブデン合金のみに限
られたものではなく、たとえば、低抵抗化のためにアルミ
ニウムまたはアルミニウム合金をクロム−モリブデンで
包み込んだ２層構造としてもよい。さらに、映像信号線
ＤＬと交差する部分は映像信号線ＤＬとの短絡の確率を
小さくするため細くし、また、短絡しても、レーザート
リミングで切り離すことができるように二股にしても良
い。

【００４４】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。絶縁膜ＧＩとしては例えばプ
ラズマＣＶＤで形成された窒化シリコン膜が選ばれ、２
０００〜４５００Åの厚さに（本実施例では、３５００
Å程度）形成される。また、絶縁膜ＧＩは走査信号線Ｇ
Ｌおよび対向電圧信号線ＣＬと映像信号線ＤＬの層間絶
縁膜としても働き、それらの電気的絶縁にも寄与してい
る。

【００４５】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、非晶質シリコンで、１５０〜２５００Åの厚さに
（本実施例では、１２００Å程度の膜厚）で形成され
る。層ｄ０はオーミックコンタクト用のリン（Ｐ）をド
ープしたＮ(＋)型非晶質シリコン半導体層であり、下側
にｉ型半導体層ＡＳが存在し、上側に導電層ｄ３が存在
するところのみに残されている。

【００４６】ｉ型半導体層ＡＳおよび層ｄ０は、走査信
号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬと
の交差部（クロスオーバ部）の両者間にも設けられてい
る。この交差部のｉ型半導体層ＡＳは交差部における走
査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線Ｄ
Ｌとの短絡を低減する。

【００４７】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ(＋)型半導体層ｄ０に接触する導電膜ｄ３から構
成されている。

【００４８】導電膜ｄ３はスパッタで形成したクロム−
モリブデン合金（Ｃｒ−Ｍｏ）膜を用い、５００〜３０
００Åの厚さに（本実施例では、２５００Å程度）で形
成される。Ｃｒ−Ｍｏ膜は低応力であるので、比較的膜
厚を厚く形成することができ配線の低抵抗化に寄与す
る。また、Ｃｒ−Ｍｏ膜はＮ(＋)型半導体層ｄ０との接
着性も良好である。導電膜ｄ３として、Ｃｒ−Ｍｏ膜の
他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金
属シリサイド（ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、Ｗ
Ｓｉ₂）膜を用いてもよく、また、アルミニウム等との積
層構造にしてもよい。

【００４９】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の導電膜ｄ３
で構成されている。また、映像信号線ＤＬはドレイン電
極ＳＤ２と一体に形成されている。本例では、導電膜ｄ
３はスパッタで形成したクロム−モリブデン合金（Ｃｒ
−Ｍｏ）膜を用い、５００〜３０００Åの厚さに（本実
施例では、２５００Å程度）で形成される。Ｃｒ−Ｍｏ
膜は低応力であるので、比較的膜厚を厚く形成すること
ができ配線の低抵抗化に寄与する。また、Ｃｒ−Ｍｏ膜
はＮ(＋)型半導体層ｄ０との接着性も良好である。導電
膜ｄ３として、Ｃｒ−Ｍｏ膜の他に高融点金属（Ｍｏ、
Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ
₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよ
く、また、アルミニウム等との積層構造にしてもよい。

【００５０】《蓄積容量Ｃstg》導電膜ｄ３は、薄膜ト
ランジスタＴＦＴのソース電極ＳＤ２部分において、対
向電圧信号線ＣＬと重なるように形成されている。この
重ね合わせは、図７からも明らかなように、ソース電極
ＳＤ２（ｄ３）を一方の電極とし、対向電圧信号ＣＬを
他方の電極とする蓄積容量（静電容量素子）Ｃstgを構
成する。この蓄積容量Ｃstgの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉで構成されている。

【００５１】図４に示すように平面的には蓄積容量Ｃst
gは対向電圧信号線ＣＬの一部分に形成されている。

【００５２】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔ上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳ
Ｖ１は主に薄膜トランジスタＴＦＴを湿気等から保護す
るために形成されており、透明性が高くしかも耐湿性の
良いものを使用する。保護膜ＰＳＶ１はたとえばプラズ
マＣＶＤ装置で形成した酸化シリコン膜や窒化シリコン
膜で形成されており、０．１〜１μｍ程度の膜厚で形成
する。

【００５３】保護膜ＰＳＶ１は、外部接続端子ＤＴＭ、
ＧＴＭを露出するよう除去されている。保護膜ＰＳＶ１
と絶縁膜ＧＩの厚さ関係に関しては、前者は保護効果を
考え厚くされ、後者はトランジスタの相互コンダクタン
スｇｍを薄くされる。

【００５４】また、画素部では、対向電圧信号線ＣＬと
後述の対向電極ＣＴとの電気的接続、および、ソース電
極ＳＤ２と画素電極ＰＸとの電気的接続のために、スル
ーホールＴＨ２およびＴＨ１を設けている。スルーホー
ルＴＨ２では、保護膜ＰＳＶ１と絶縁膜ＧＩが一括で加
工されるのでｇ３層までの孔があき、スルーホールＴＨ
１ではｄ3でブロッキングされるのでｄ3層までの孔があ
く。

【００５５】また、保護膜ＰＳＶ１は、ポリイミド等の
有機膜を厚く構成したものとの積層構造としても良い。

【００５６】《画素電極ＰＸ》画素電極ＰＸは、透明導
電層ｉ１で形成されている。この透明導電膜ｉ１はスパ
ッタリングで形成された透明導電膜（Indium-Tin-Oxide
ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚
さに（本実施例では、１４００Å程度の膜厚）形成され
る。また、画素電極ＰＸはスルーホールＴＨ１を介し
て、ソース電極ＳＤ２に接続されている。

【００５７】画素電極が本実施例のように透明になるこ
とにより、その部分の透過光により、白表示を行う時の
最大透過率が向上するため、画素電極が不透明な場合よ
りも、より明るい表示を行うことができる。この時、後
述するように、電圧無印加時には、液晶分子は初期の配
向状態を保ち、その状態で黒表示をするように偏光板の
配置を構成する（ノーマリブラックモードにする）にし
ているので、画素電極を透明にしても、その部分の光を
透過することがなく、良質な黒を表示することができ
る。これにより、最大透過率が向上させ、かつ十分なコ
ントラスト比を達成することができる。

【００５８】《対向電極ＣＴ》対向電極ＣＴは透明導電
層ｉ１で形成されている。この透明導電膜ｉ１はスパッ
タリングで形成された透明導電膜（Indium-Tin-Oxide
ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚さ
に（本実施例では、１４００Å程度の膜厚）形成され
る。また、対向電極ＣＴはスルーホールＴＨ２を介し
て、対向電圧信号線ＣＬに接続されている。画素電極Ｐ
Ｘと同様、対向電極を透明にすることにより、白表示を
行う時の最大透過率が向上する。

【００５９】対向電極ＣＴには対向電圧Ｖcomが印加さ
れるように構成されている。本実施例では、対向電圧Ｖ
comは映像信号線ＤＬに印加される最小レベルの駆動電
圧Ｖｄminと最大レベルの駆動電圧Ｖｄmaxとの中間直流
電位から、薄膜トランジスタ素子ＴＦＴをオフ状態にす
るときに発生するフィードスルー電圧ΔＶs分だけ低い
電位に設定されるが、映像信号駆動回路で使用される集
積回路の電源電圧を約半分に低減したい場合は、交流電
圧を印加すれば良い。

【００６０】《カラーフィルタ基板》次に、図４、図５
に戻り、上側透明ガラス基板ＳＵＢ2側（カラーフィル
タ基板）の構成を詳しく説明する。《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ２側には、不
要な間隙部（画素電極ＰＸと対向電極ＣＴの間以外の隙
間）からの透過光が表示面側に出射して、コントラスト
比等を低下させないように遮光膜ＢＭ（いわゆるブラッ
クマトリクス）を形成している。遮光膜ＢＭは、外部光
またはバックライト光がｉ型半導体層ＡＳに入射しない
ようにする役割も果たしている。すなわち、薄膜トラン
ジスタＴＦＴのｉ型半導体層ＡＳは上下にある遮光膜Ｂ
Ｍおよび大き目のゲート電極ＧＴによってサンドイッチ
にされ、外部の自然光やバックライト光が当たらなくな
る。

【００６１】図４に示す遮光膜ＢＭは、薄膜トランジス
タ素子ＴＦＴ上部に左右方向に線状に延在した構成であ
る。このパターンは、１例であり、開口部を孔状にあけ
たマトリクス状の様にすることもできる。櫛歯電極端部
等の電界方向が乱れる部分においては、その部分の表示
は、画素内の映像情報に１対１で対応し、かつ、黒の場
合には黒、白の場合には白になるため、表示の一部とし
て利用することが可能である。また、図の上下方向にお
ける対向電極ＣＴと映像信号線ＤＬとの間隙部は、ゲー
ト電極ＧＴと同一工程で形成した第２遮光層ＳＨで遮光
する。これにより左右方向の上下方向の遮光は、ＴＦＴ
工程のアライメント精度で高精度に遮光できるので、映
像信号線ＤＬに隣接する対向電極ＣＴの電極間に第２遮
光層ＳＨの境界を設定でき、上下基板のあわせ精度に依
存する遮光膜ＢＭによる遮光よりも、より開口部を拡大
することができる。

【００６２】また、遮光膜ＢＭを薄膜トランジスタ基板
ＳＵＢ１上に形成することもできる。これにより、第２
遮光層ＳＨ同様、上下基板のあわせ精度に依存する基板
ＳＵＢ２上の遮光膜ＢＭによる遮光よりも、より開口部
を拡大することができる。

【００６３】但し、遮光膜ＢＭは光に対する遮蔽性を有
し、かつ、画素電極ＰＸと対向電極ＣＴの間の電界に影
響を与えないように絶縁性の高い膜で形成されており、
本実施例では黒色の有機顔料をレジスト材に混入し、
１.２μm程度の厚さで形成している。また、光に対する
遮蔽性を向上させるためにカーボン、チタン酸化物（Ｔ
ｉ_ｘＯ_ｙ）を、絶縁性が液晶組成物層内の電界に影響を
与えない１０８Ωｃｍ以上を維持できる範囲で、混入さ
せても良い。また、第２遮光層ＳＨは映像信号線からの
電気力戦を吸収しやすい様に、導電性を有するほうが良
い。

【００６４】遮光膜ＢＭは各行の画素に左右方向に線状
に形成され、この線で各行の有効表示領域が仕切られて
いる。従って、各行の画素の輪郭が遮光膜ＢＭによって
はっきりとする。つまり、遮光膜ＢＭは.ブラックマト
リクスとｉ型半導体層ＡＳに対する遮光との２つの機能
をもつ。

【００６５】遮光膜ＢＭは周辺部にも額縁状に形成さ
れ、そのパターンは図４に示すマトリクス部のパターン
と連続して形成されている。周辺部の遮光膜ＢＭは、シ
ール部ＳＬの外側に延長され、パソコン等の実装機に起
因する反射光等の漏れ光がマトリクス部に入り込むのを
防いぐと共に、バックライト等の光が表示エリア外に漏
れるのも防いでいる。他方、この遮光膜ＢＭは基板ＳＵ
Ｂ２の縁よりも約０．３〜１．０ｍｍ程内側に留めら
れ、基板ＳＵＢ２の切断領域を避けて形成されている。

【００６６】.《カラーフィルタＦＩＬ》カラーフィル
タＦＩＬは画素に対向する位置に赤、緑、青の繰り返し
でストライプ状に形成される。カラーフィルタＦＩＬは
２重遮光膜ＳＨのエッジ部分と重なるように形成されて
いる。

【００６７】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色顔料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。なお、染色には染料を用いても
よい。

【００６８】《オーバーコート膜ＯＣ》オーバーコート
膜ＯＣはカラーフィルタＦＩＬの染料の液晶組成物層Ｌ
Ｃへの漏洩の防止、および、カラーフィルタＦＩＬ、遮
光膜ＢＭによる段差の平坦化のために設けられている。
オーバーコート膜ＯＣはたとえばアクリル樹脂、エポキ
シ樹脂等の透明樹脂材料で形成されている。また、オー
バーコート膜オＣとして、流動性の良いポリイミド等の
有機膜を使用しても良い。

【００６９】《液晶層および偏向板》次に、液晶層、配
向膜、偏光板等について説明する。

【００７０】《液晶層》液晶組成物ＬＣとしては、誘電
率異方性Δεが正でその値が１３．２、屈折率異方性Δ
ｎが０．０８１（５８９ｎｍ、２０℃）のネマティック
液晶を用いる。液晶組成物層の厚み（ギャップ）は、
３．８μmとし、リタデーションΔｎ・ｄは０．３１μ
ｍとする。このリタデーションΔｎ・ｄの値は、０．２
５μｍ以上から０．３５μｍの間、好ましくは、０．２
８μｍ以上から０．３２μｍの間に設定し、後述の偏光
板と組み合わせにより、液晶分子の光軸が電界方向に配
列したとき最大透過率を得ることができ、可視光の範囲
ないで波長依存性がほとんどない透過光を得ることがで
きるようにする。

【００７１】また、液晶組成物層の厚み（ギャップ）
は、垂直配向処理を施したポリマビーズで制御してい
る。これにより、黒表示時のビーズ周辺の液晶分子の配
向を安定化し、良好な黒レベルを得、コントラスト比を
向上している。

【００７２】なお、液晶材料ＬＣは、特に限定したもの
ではなく、誘電率異方性Δεは、その値が大きいほう
が、駆動電圧が低減でき、屈折率異方性Δnは小さいほ
うが、液晶層の厚み（ギャップ）を厚くでき、液晶の封
入時間が短縮され、かつギャップばらつきを少なくする
ことができる。

【００７３】また、液晶組成物の比抵抗としては、１０
^９Ωｃｍ以上１０^１ ^４Ωｃｍ以下、好ましくは１０^１ ^１
Ωｃｍ以上１０^１ ^３Ωｃｍ以下のものを用いる。本方式
では、液晶組成物の抵抗が低くても、画素電極と対向電
極間に充電された電圧を十分保持することができ、その
下限は１０^９Ωｃｍ、好ましくは１０^１ ^１Ωｃｍであ
る。これは、画素電極と対向電極を、同一基板上に構成
していることによる。また、抵抗が高すぎると、製造工
程上に入った静電気を緩和しにくいため、１０^１ ^４Ωｃ
ｍ以下、好ましくは１０^１ ^３Ωｃｍ以下が良い。

【００７４】《配向膜》配向膜ＡＦとしては、日本合成
ゴム(株)製ポリイミド（ＪＡＬＳ２０３）を用いる。こ
の配向膜は表面に疎水基（例えばＣＨ３）が存在し、液
晶分子の長軸（光軸）が基板面に垂直方向に配列させる
ものである。これにより、電界無印加時に後述の偏光板
との組み合わせにより、良好な黒レベルを表示する。ま
た、本発明では、ラビング処理は施さない。このため、
ラビング処理に関わるラビングされない部分ができるこ
とによる表示不良領域の発生によるコントラスト比の低
下や、ラビング角度のばらつきによるむらの発生等の不
良をなくすことができる。

【００７５】《偏光板》偏光板ＰＯＬとしては、導電性
を有する偏光板を用い、下側の偏光板ＰＯＬ１の偏光透
過軸ＭＡＸ１を電界印加方向（櫛歯電極の長手方向と直
交する方向）に対して約４５度の角度に設定し、上側の
偏向板ＰＯＬ２の偏光透過軸ＭＡＸ２を、それに直交さ
せる。図３にその関係を示している。これにより、作用
に示した様な表示を行うことができ、印加される電圧
（画素電極ＰＸと対向電極ＣＴの間の電圧）を増加させ
るに伴い、透過率が上昇するノーマリクローズ特性を得
ることができる。

【００７６】なお、本実施例では、偏光板に導電性を持
たせることにより、外部からの静電気による表示不良お
よびＥＭＩ対策を施している。導電性に関しては、静電
気による影響を対策するためだけであれば、シート抵抗
が１０^８Ω／ロ以下、ＥＭＩに対しても対策するのであ
れば、１０^４Ω／ロ以下とするのが望ましい。また、ガ
ラス基板の液晶組成物の挟持面の裏面（偏光板を粘着さ
せる面）に導電層を設けてもよい。

【００７７】《マトリクス周辺の構成》図８は上下のガ
ラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を示す図である。ま
た、図９は、左側に走査回路が接続されるべき外部接続
端子ＧＴＭ付近の断面を、右側に外部接続端子が無いと
ころのシール部付近の断面を示す図である。

【００７８】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図８、図９は後者の例を示すも
ので、図８、図９の両図とも上下基板ＳＵＢ１、ＳＵＢ
２の切断後を表しており、ＬＮは両基板の切断前の縁を
示す。いずれの場合も、完成状態では外部接続端子群Ｔ
ｇ、Ｔｄおよび端子ＣＯＴ（添字略）が存在する（図で
上辺と左辺の）部分はそれらを露出するように上側基板
ＳＵＢ２の大きさが下側基板ＳＵＢ１よりも内側に制限
されている。端子群Ｔｇ、Ｔｄはそれぞれ後述する走査
回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭ
とそれらの引出配線部を集積回路チップＣＨＩが搭載さ
れたテープキャリアパッケージＴＣＰ（図１９、図２
０）の単位に複数本まとめて名付けたものである。各群
のマトリクス部から外部接続端子部に至るまでの引出配
線は、両端に近づくにつれ傾斜している。これは、パッ
ケージＴＣＰの配列ピッチ及び各パッケージＴＣＰにお
ける接続端子ピッチに表示パネルＰＮＬの端子ＤＴＭ、
ＧＴＭを合わせるためである。また、対向電極端子ＣＯ
Ｔは、対向電極ＣＴに対向電圧を外部回路から与えるた
めの端子である。マトリクス部の対向電圧信号線ＣＬ
は、走査回路用端子ＧＴＭの反対側（図では右側）に引
き出し、各対向電圧信号線を共通バスラインＣＢで一纏
めにして、対向電極端子ＣＯＴに接続している。

【００７９】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を.封止するようにシールパターンＳＬが形成される。
シール材は例えばエポキシ樹脂から成る。

【００８０】配向膜ＯＲＩ１、ＯＲＩ２の層は、シール
パターンＳＬの内側に形成される。偏光板ＰＯＬ１、Ｐ
ＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透
明ガラス基板ＳＵＢ２の外側の表面に構成されている。
液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ
１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで
仕切られた領域に封入されている。下部配向膜ＯＲＩ１
は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上
部に形成される。

【００８１】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００８２】《ゲート端子部》図１０は表示マトリクス
の走査信号線ＧＬからその外部接続端子ＧＴＭまでの接
続構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図８下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。

【００８３】図中Ｃｒ−Ｍｏ層ｇ３は、判り易くするた
めハッチを施してある。

【００８４】ゲート端子ＧＴＭはＣｒ−Ｍｏ層ｇ３と、
更にその表面を保護し、かつ、ＴＣＰ（ＴａｐｅＣａ
ｒｒｉｅｒＰａｃｋｅｇｅ）との接続の信頼性を向上
させるための透明導電層ｉ１とで構成されている。この
透明導電層ｉ１は画素電極ＰＸと同一工程で形成された
透明導電膜ＩＴＯを用いている。

【００８５】平面図において、絶縁膜ＧＩおよび保護膜
ＰＳＶ１はその境界線よりも右側に形成されており、左
端に位置する端子部ＧＴＭはそれらから露出し外部回路
との電気的接触ができるようになっている。図では、ゲ
ート線ＧＬとゲート端子の一つの対のみが示されている
が、実際はこのような対が図８に示すように上下に複数
本並べられ端子群Ｔｇ（図８）が構成され、ゲート端子
の左端は、製造過程では、基板の切断領域を越えて延長
され配線ＳＨｇ（図示せず）によって短絡される。製造
過程における配向膜ＯＲＩ１のラビング時等の静電破壊
防止に役立つ。

【００８６】《ドレイン端子ＤＴＭ》図１１は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。なお、同図は図８右上
付近に対応し、図面の向きは便宜上変えてあるが右端方
向が基板ＳＵＢ１の上端部に該当する。

【００８７】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。外部接続ドレイン端子ＤＴＭは上下方向
にに配列され、ドレイン端子ＤＴＭは、図５に示すよう
に端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断
線を越えて更に延長され、製造過程中は静電破壊防止の
ためその全てが互いに配線ＳＨｄ（図示せず）によって
短絡される。検査端子ＴＳＴｄは図１１に示すように一
本置きの映像信号線ＤＬに形成される。

【００８８】ドレイン接続端子ＤＴＭは透明導電層ｉ１
で形成されており、保護膜ＰＳＶ１を除去した部分で映
像信号線ＤＬと接続されている。この透明導電膜ｉ１は
ゲート端子ＧＴＭの時と同様に画素電極ＰＸと同一工程
で形成された透明導電膜ＩＴＯを用いている。

【００８９】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は、映像信号線ＤＬと同じレベルの層ｄ３
が構成されている。

【００９０】《対向電極端子ＣＴＭ》図１２は対向電圧
信号線CＬからその外部接続端子ＣＴＭまでの接続を示
す図であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）
のＢ−Ｂ切断線における断面を示す。なお、同図は図８
左上付近に対応する。

【００９１】各対向電圧信号線ＣＬは共通バスラインＣ
Ｂ１で一纏めして対向電極端子ＣＴＭに引き出されてい
る。共通バスラインＣＢは導電層ｇ３の上に導電層３を
積層し、透明導電層ｉ１でそれらを電気的に接続した構
造となっている。これは、共通バスラインＣＢの抵抗を
低減し、対向電圧が外部回路から各対向電圧信号線ＣＬ
に十分に供給されるようにするためである。本構造で
は、特に新たに導電層を負荷することなく、共通バスラ
インの抵抗を下げられるのが特徴である。

【００９２】対向電極端子ＣＴＭは、導電層ｇ３の上に
透明導電層ｉ１が積層された構造になっている。この透
明導電膜ｉ１は他の端子の時と同様に画素電極ＰＸと同
一工程で形成された透明導電膜ＩＴＯを用いている。透
明導電層ｉ１により、その表面を保護し、電食等を防ぐ
ために耐久性のよい透明導電層ｉ１で、導電層ｇ３を覆
っている。また透明導電層ｉ１と導電層ｇ３および導電
層ｄ３との接続は保護膜ＰＳＶ１および絶縁膜ＧＩにう
スルーホールを形成し導通を取っている。

【００９３】一方、図１３は対向電圧信号線CＬのもう
一方の端からその外部接続端子ＣＴＭ２までの接続を示
す図であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）
のＢ−Ｂ切断線における断面を示す。なお、同図は図５
右上付近に対応する。ここで、共通バスラインＣＢ２で
は各対向電圧信号線ＣＬのもう一方の端（ゲート端子Ｇ
ＴＭ側）をで一纏めして対向電極端子ＣＴＭ２に引き出
されている。共通バスラインＣＢ１と異なる点は、走査
信号線ＧＬとは絶縁されるように、導電層ｄ３と透明導
電層ｉ１で形成していることである。また、走査信号線
ＧＬとの絶縁は絶縁膜ＧＩで行っている。

【００９４】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１４に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００９５】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１、２、３、…、endは走査タイミングの順序に従って
付加されている。

【００９６】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されており、映像信号線Ｘ（添字省略）は映像
信号駆動回路Ｈに接続されている。

【００９７】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００９８】《駆動方法》図１５に本実施例の液晶表示
装置の駆動波形を示す。対向電圧Ｖcは一定電圧とす
る。走査信号Ｖgは１走査期間ごとに、オンレベルをと
り、その他はオフレベルをとる。映像信号電圧は、液晶
層に印加したい電圧の２倍の振幅で正極と負極を１フレ
ーム毎に反転して１つの画素に伝えるように印加する。
ここで、映像信号電圧Ｖｄは１列毎に極性を反転し、２
行毎にも極性を反転する。これにより、極性が反転した
画素が上下左右にとなりあう構成となり、フリッカ、ク
ロストーク（スミア）を発生しにくくすることができ
る。また、対向電圧Ｖｃは映像信号電圧の極性反転のセ
ンター電圧から、一定量さげた電圧に設定する。これ
は、薄膜トランジスタ素子がオンからオフに変わるとき
に発生するフィードスルー電圧を補正するものであり、
液晶に直流成分の少ない交流電圧を印加するために行
う。液晶は直流が印加されると、残像、劣化等が激しく
なる。

【００９９】また、この他に、対向電圧は交流化するこ
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路（信号側ドライバ）に耐圧の低いものを用いること
も可能である。

【０１００】《蓄積容量Ｃstgの働き》蓄積容量Ｃstg
は、画素に書き込まれた（薄膜トランジスタＴＦＴがオ
フした後の）映像情報を、長く蓄積するために設ける。
本発明で用いている電界を基板面と平行に印加する方式
では、電界を基板面に垂直に印加する方式と異なり、画
素電極と対向電極で構成される容量（いわゆる液晶容
量）がほとんど無いため、蓄積容量Ｃstgが映像情報を
画素に蓄積することができない。したがって、電界を基
板面と平行に印加する方式では、蓄積容量Ｃstgは必須
の構成要素である。

【０１０１】また、蓄積容量Ｃstgは、薄膜トランジス
タＴＦＴがスイッチングするとき、画素電極電位Ｖsに
対するゲート電位変化ΔＶgの影響を低減するようにも
働く。この様子を式で表すと、次のようになる。

【０１０２】 ΔＶs＝{Ｃgs／(Ｃgs+Ｃstg+Ｃpix)}×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは画素電極ＰＸと対向電極ＣＴとの間に形成される
容量、ΔＶsはΔＶgによる画素電極電位の変化分いわゆ
るフィードスルー電圧を表わす。この変化分ΔＶsは液
晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃst
gを大きくすればする程、その値を小さくすることがで
きる。液晶ＬＣに印加される直流成分の低減は、液晶Ｌ
Ｃの寿命を向上し、液晶表示画面の切り替え時に前の画
像が残るいわゆる焼き付きを低減することができる。

【０１０３】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、画素電極
電位Ｖsはゲート（走査）信号Ｖgの影響を受け易くなる
という逆効果が生じる。しかし、蓄積容量Ｃstgを設け
ることによりこのデメリットも解消することができる。

【０１０４】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１６〜図１８
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図２７に示す薄膜トランジ
スタＴＦＴ部分、右側は図１０に示すゲート端子付近の
断面形状でみた加工の流れを示す。工程Ｂ、工程Ｄを除
き工程Ａ〜工程Ｉは各写真処理に対応して区分けしたも
ので、各工程のいずれの断面図も写真処理後の加工が終
わりフォトレジストを除去した段階を示している。な
お、写真処理とは本説明ではフォトレジストの塗布から
マスクを使用した選択露光を経てそれを現像するまでの
一連の作業を示すものとし、繰返しの説明は避ける。以
下区分けした工程に従って、説明する。

【０１０５】工程Ａ、図１６ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基
板ＳＵＢ１上に膜厚が２０００ÅのＣｒ−Ｍｏ等からな
る導電膜ｇ３をスパッタリングにより設ける。写真処理
後、硝酸第２セリウムアンモンで導電膜ｇ３を選択的に
エッチングする。それによって、ゲート電極ＧＴ、走査
信号線ＧＬ、対向電圧信号線ＣＬ、ゲート端子ＧＴＭ、
共通バスラインＣＢ１の第１導電層、対向電極端子ＣＴ
M１の第１導電層、ゲート端子ＧＴＭを接続するバスラ
インＳＨｇ（図示せず）を形成する。

【０１０６】工程Ｂ、図１６プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が３５００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が１２００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【０１０７】工程Ｃ、図１６写真処理後、ドライエッチングガスとしてＳＦ6、ＣＣ
ｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【０１０８】工程Ｄ、図１７膜厚が３００ÅのＣｒからなる導電膜ｄ３をスパッタリ
ングにより設ける。写真処理後、導電膜ｄ３を工程Ａと
同様な液でエッチングし、映像信号線ＤＬ、ソース電極
ＳＤ１、ドレイン電極ＳＤ２、共通バスラインＣＢ２の
第１導電層,およびドレイン端子ＤＴＭを短絡するバス
ラインＳＨｄ（図示せず）を形成する。つぎに、ドライ
エッチング装置にＣＣｌ4、ＳＦ6を導入して、Ｎ(＋)型
非晶質Ｓｉ膜をエッチングすることにより、ソースとド
レイン間のＮ(＋)型半導体層ｄ０を選択的に除去する。
導電膜ｄ３をマスクパターンでパターニングした後、導
電膜ｄ３をマスクとして、Ｎ(＋)型半導体層ｄ０が除去
される。つまり、ｉ型半導体層ＡＳ上に残っていたＮ
(＋)型半導体層ｄ０は導電膜ｄ１、導電膜ｄ２以外の部
分がセルフアラインで除去される。このとき、Ｎ(＋)型
半導体層ｄ０はその厚さ分は全て除去されるようエッチ
ングされるので、ｉ型半導体層ＡＳも若干その表面部分
がエッチングされるが、その程度はエッチング時間で制
御すればよい。

【０１０９】工程Ｅ、図１７プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が０.４μｍの窒化Ｓｉ膜を設
ける。写真処理後、ドライエッチングガスとしてＳＦ6
を使用して窒化Ｓｉ膜を選択的にエッチングすることに
よって、保護膜ＰＳＶ１および絶縁膜ＧＩをパターニン
グする。ここで、保護膜ＰＳＶ１と絶縁膜ＧＩは同一ホ
トマスクでパターニングされ、一括で加工される。

【０１１０】工程Ｆ、図１８膜厚が１４００ÅのＩＴＯ膜からなる透明導電膜ｉ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で透明導電膜ｉ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭの最
上層、ドレイン端子ＤＴＭおよび対向電極端子ＣＴＭ１
およびＣＴＭ２の第２導電層を形成する。

【０１１１】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１９は、図８等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈと垂直走査回路Ｖを接続した状態を示す
上面図である。

【０１１２】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の５個は垂直走査回路側の駆動ＩＣ
チップ、左の１０個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図１６、図１７で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサ等が実装された駆動回路基板で、映像信号駆動回路
用と走査信号駆動回路用の２つに分割されている。ＦＧ
Ｐはフレームグランドパッドであり、シールドケースＳ
ＨＤに切り込んで設けられたバネ状の破片が半田付けさ
れる。ＦＣは下側の駆動回路基板ＰＣＢ１と左側の駆動
回路基板ＰＣＢ１を電気的に接続するフラットケーブル
である。フラットケーブルＦＣとしては図に示すよう
に、複数のリード線（りん青銅の素材にＳｎ鍍金を施し
たもの）をストライプ状のポリエチレン層とポリビニル
アルコール層とでサンドイッチして支持したものを使用
する。

【０１１３】《ＴＣＰの接続構造》図２０は走査信号駆
動回路Ｖや映像信号駆動回路Ｈを構成する、集積回路チ
ップＣＨＩがフレキシブル配線基板に搭載されたテープ
キャリアパッケージＴＣＰの断面構造を示す図であり、
図２１はそれを液晶表示パネルの、本例では走査信号回
路用端子GＴＭに接続した状態を示す要部断面図であ
る。

【０１１４】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ、Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子GＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子GＴＭ（DＴＭ）は保護膜ＰＳＶ１かパッケー
ジＴＣＰの少なくとも一方で覆われるので電触に対して
強くなる。

【０１１５】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【０１１６】《駆動回路基板ＰＣＢ２》駆動回路基板Ｐ
ＣＢ２は、ＩＣ、コンデンサ、抵抗等の電子部品が搭載
されている。この駆動回路基板ＰＣＢ２には、１つの電
圧源から複数の分圧した安定化された電圧源を得るため
の電源回路や、ホスト（上位演算処理装置）からのＣＲ
Ｔ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報
に変換する回路を含む回路ＳＵＰが搭載されている。Ｃ
Ｊは外部と接続される図示しないコネクタが接続される
コネクタ接続部である。

【０１１７】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とはフラットケーブルＦＣにより電気的に接続され
ている。

【０１１８】《液晶表示モジュールの全体構成》図２２
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【０１１９】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示パネル、ＳＰＢは光拡散板、ＬＣＢは導光体、
ＲＭは反射板、ＢＬはバックライト蛍光管、ＬＣＡはバ
ックライトケースであり、図に示すような上下の配置関
係で各部材が積み重ねられてモジュールＭＤＬが組み立
てられる。

【０１２０】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪とフックによって全体が固定されるよ
うになっている。

【０１２１】バックライトケースＬＣＡはバックライト
蛍光管ＢＬ、光拡散板ＳＰＢ光拡散板、導光体ＬＣＢ、
反射板ＲＭを収納する形状になっており、導光体ＬＣＢ
の側面に配置されたバックライト蛍光管ＢＬの光を、導
光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより表示面
で一様なバックライトにし、液晶表示パネルＰＮＬ側に
出射する。

【０１２２】バックライト蛍光管ＢＬにはインバータ回
路基板ＰＣＢ３が接続されており、バックライト蛍光管
ＢＬの電源となっている。

【０１２３】

【発明の効果】以上詳述したように、本発明によれば、
高コントラスト比、かつ、広視野角特性を得られると同
時に、高画質を維持できる高信頼性を両立した液晶表示
装置を得ることができる。

【０１２４】また、同時に、応答速度が極めて速く、低
電圧で駆動可能な液晶表示装置も得ることができる。

【図面の簡単な説明】

【図１】本発明の原理を示す断面図である。

【図２】本発明の原理を示す平面図である。

【図３】本発明の印加電界方向、偏光板透過軸の関係を
示す図である。

【図４】本発明の実施例のアクティブ・マトリックス型
カラー液晶表示装置の液晶表示部の一画素とその周辺を
示す要部平面図である。

【図５】図４の６−６切断線における画素の断面図であ
る。

【図６】図４の７−７切断線における薄膜トランジスタ
素子ＴＦＴの断面図である。

【図７】図４の８−８切断線における蓄積容量Ｃstgの
断面図である。

【図８】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図９】左側に走査信号端子、右側に外部接続端子の無
いパネル縁部分を示す断面図である。

【図１０】ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面と断面の図である。

【図１１】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図１２】共通電極端子ＣＴＭ１、共通バスラインＣＢ
１および共通電圧信号線ＣＬの接続部付近を示す平面と
断面の図である。

【図１３】共通電極端子ＣＴＭ２、共通バスラインＣＢ
２および共通電圧信号線ＣＬの接続部付近を示す平面と
断面の図である。

【図１４】本発明のアクティブ・マトリックス型カラー
液晶表示装置のマトリクス部とその周辺を含む回路図で
ある。

【図１５】本発明のアクティブ・マトリックス型カラー
液晶表示装置の駆動波形を示す図である。

【図１６】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１７】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１８】基板ＳＵＢ１側の工程Ｇ〜Ｈの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１９】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図２０】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図２１】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの走査信号回路用端子ＧＴＭに接続した状
態を示す要部断面図である。

【図２２】液晶表示モジュールの分解斜視図である。

【符号の説明】

ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線、ＣＬ…対向電圧信号線、ＰＸ…画素電極、Ｃ
Ｔ…対向電極、ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ
…ｉ型半導体層、ＳＤ…ソース電極またはドレイン電
極、ＰＳＶ…保護膜、ＢＭ…遮光膜、ＬＣ…液晶、ＴＦ
Ｔ…薄膜トランジスタ、ＰＨ…スルーホール、ｇ、ｄ…
導電膜、Ｃstg…蓄積容量、ＡＯＦ…陽極酸化膜、ＡＯ
…陽極酸化マスク、ＧＴＭ…ゲート端子、ＤＴＭ…ドレ
イン端子、ＣＢ…共通バスライン、ＤＴＭ…共通電極端
子、ＳＨＤ…シールドケース、ＰＮＬ…液晶表示パネ
ル、ＳＰＢ…光拡散板、ＬＣＢ…導光体、ＢＬ…バック
ライト蛍光管、ＬＣＡ…バックライトケース、ＲＭ…反
射板、（以上添字省略）。

Claims

【特許請求の範囲】

【請求項１】一対の基板と、前記一対の基板に挟持され
た正の誘電率異方性を有する液晶組成物と、電圧無印加
時に前記液晶組成物層中の液晶分子の光軸を基板面に略
垂直に配向させ得る配向制御膜と、前記液晶組成物層に
前記一対の基板の基板面に略平行な電界を発生させる一
対の電極構造と、前記基板面に平行な電界成分と一方の
光透過軸との間の角度が約４５度で、他方の光透過軸が
一方の光透過軸と約９０度でクロスニコル位置される一
対の偏光板とを有し、前記電界で前記液晶組成物層を透
過する光の透過率を変調することを特徴とする液晶表示
装置。
【請求項２】多数の走査配線と、多数の信号配線と、前
記多数の走査配線と前記多数の信号緯線に各々の略交点
に形成された能動素子と、前記一対の基板の基板面に略
平行な電界を発生させ得る一対の電極を有することを特
徴とする請求項１記載の液晶表示装置。
【請求項３】多数の走査配線と、多数の信号配線と、前
記多数の走査配線と前記多数の信号緯線に各々の略交点
に形成された薄膜トランジスタ素子と、前記一対の基板
の基板面に略平行な電界を発生させ得る一対の電極を有
することを特徴とする請求項１記載の液晶表示装置。
【請求項４】不要な光漏れ部分を遮光し絶縁性を有する
ブラックマトリクスを有することを特徴とする請求項１
記載の液晶表示装置。
【請求項５】前記一対の基板の前記液晶組成物の挟持面
の反対側の基板面の少なくとも一方の基板面上に透明導
電膜を有することを特徴とする請求項１記載の液晶表示
装置。