JPH10178167A - Solid-state image pickup device and method for adjusting its characteristics - Google Patents

Abstract

PROBLEM TO BE SOLVED: To adjust a threshold value of a reading gate and improve the anti- blooming characteristics. SOLUTION: This sensor is comprised of a potential barrier region 20 in a semiconductor substrate 12 and an electrode 10b, stacked on the region with an insulating layer 24 in between, and it is provided with a reading gate 6 which controls the sweeping of charge from a light-receiving part 5 to a vertical transfer part 7 by changing the height of a potential barrier according to the raiding voltage to be applied to the electrode 10b. In this case, the insulating layer 24 is formed of eliminated film, made of an oxide film 21 or 23 and a charge accumulating film (e.g. silicon nitride film 22a). For example, for the case where a signal charge is an electron, when a hole is injected into the film 22a from the side of an electrode 10b, a threshold of a gate 6 can be changed, even after the sensor has been completed. The quantity of charge to be injected is adjusted by changing the applied voltage of the pulse and applied interval of time, etc.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、読出ゲート部のし
きい値を調整することができる構造の固体撮像装置に関
する。また、本発明は、このしきい値調整により、いわ
ゆるアンチブルーミング特性を改善する固体撮像装置の
特性調整方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a solid-state imaging device having a structure capable of adjusting a threshold value of a read gate unit. The present invention also relates to a characteristic adjustment method for a solid-state imaging device that improves the so-called anti-blooming characteristic by adjusting the threshold value.

【０００２】[0002]

【従来の技術】例えば、インターライン転送方式の固体
撮像装置（以下、ＣＣＤイメージャという）において
は、マトリックス状に配置された受光部と、その受光部
列と所定距離をおいて配置され、受光部で発生した信号
電荷を列方向に転送する垂直転送部とが設けられてい
る。各受光部と垂直転送部との間には、ＭＯＳ構造を有
する電極の印加電圧に応じて半導体基板の障壁電位を変
化させ、前記信号電荷の垂直転送部への掃きだしを制御
する読出ゲート（ＲＯＧ:Read Out Gate）が設けられて
いる。2. Description of the Related Art For example, in an interline transfer type solid-state imaging device (hereinafter, referred to as a CCD imager), a light receiving portion arranged in a matrix and a light receiving portion row are arranged at a predetermined distance from the light receiving portion. And a vertical transfer unit for transferring the signal charges generated in the above in the column direction. A read gate (ROG) between each light receiving section and the vertical transfer section for changing the barrier potential of the semiconductor substrate according to the voltage applied to the electrode having the MOS structure and controlling the signal charges to be discharged to the vertical transfer section. : Read Out Gate).

【０００３】図６は、この受光部、ＲＯＧ及び垂直転送
部が互いに隣接する部分の行方向に沿った概略断面図で
ある。図中、符号１００はｎ型シリコン基板、１０１は
ｐウェル、１０２はｎウェル、１０３はチャネルストッ
パ、１０４及び１０５は受光部のフォトダイオードを構
成する高濃度不純物領域、１０６はＲＯＧの電位障壁領
域、１０６ａは電位障壁領域１０６の電位障壁を制御す
るためのｐ型低濃度領域、１０７は垂直転送部の電位井
戸を形成する垂直転送領域、１０８は基板側で発生した
電荷の垂直転送領域１０７への流入を防止する深層バリ
ア領域、１０９は基板表面の電荷トラップによる信号電
荷のピンニングを防止して転送効率を上げるための表面
バリア領域を示す。また、符号１１０はポリシリコン膜
からなる転送電極、１１１はＡｌからなる遮光層を示
し、これらは酸化膜１１２又はＳＯＧ(Spin on Glass)
膜１１３を介して半導体基板上に積層されている。FIG. 6 is a schematic sectional view along a row direction of a portion where the light receiving section, the ROG and the vertical transfer section are adjacent to each other. In the drawing, reference numeral 100 denotes an n-type silicon substrate, 101 denotes a p-well, 102 denotes an n-well, 103 denotes a channel stopper, 104 and 105 denote high-concentration impurity regions constituting a photodiode of a light receiving portion, and 106 denotes a potential barrier region of ROG. , 106a are a p-type low-concentration region for controlling the potential barrier of the potential barrier region 106, 107 is a vertical transfer region forming a potential well of a vertical transfer unit, and 108 is a vertical transfer region 107 for charges generated on the substrate side. And 109 denotes a surface barrier region for preventing signal signal pinning due to charge trapping on the substrate surface and improving transfer efficiency. Reference numeral 110 denotes a transfer electrode made of a polysilicon film, 111 denotes a light-shielding layer made of Al, and these are an oxide film 112 or SOG (Spin on Glass).
It is stacked on the semiconductor substrate via the film 113.

【０００４】このような構成のＣＣＤイメージャでは、
受光部に入射光が入ると、高濃度不純物領域１０４，１
０５で構成され基板に対して逆バイアスされたフォトダ
イオードで入射光が光電変換され、入射光量に応じた量
の電荷（この場合、電子）が発生する。この信号電荷
は、ｎ型の高濃度不純物領域１０４内で一定期間蓄積さ
れる。ＲＯＧ制御電極を兼ねた転送電極１１０に高電圧
（以下、読出電圧という）が印加されると、ＲＯＧの電
位障壁領域１０６にチャネルが形成され、信号電荷が垂
直転送領域１０７に掃きだされる。その後、読出電圧の
印加が終了しＲＯＧがオフ状態になると、受光部と垂直
転送部との間の電位障壁領域１０６に電位障壁ができ、
信号電荷の次の蓄積が始まる。また、転送電極１１０に
上記読出電圧より低い４相クロック信号が印加される
と、先に掃きだされた信号電荷が図６の垂直方向に転送
され、図示せぬ水平転送部でラインごとに水平方向に転
送された後、水平転送部の最終段に接続された出力部か
ら撮像信号として取り出される。In a CCD imager having such a configuration,
When the incident light enters the light receiving section, the high concentration impurity regions 104, 1
The incident light is photoelectrically converted by a photodiode composed of the substrate 05 and reverse-biased with respect to the substrate, and an amount of charges (in this case, electrons) corresponding to the amount of incident light is generated. This signal charge is accumulated in the n-type high concentration impurity region 104 for a certain period. When a high voltage (hereinafter, referred to as a read voltage) is applied to the transfer electrode 110 also serving as the ROG control electrode, a channel is formed in the potential barrier region 106 of the ROG, and signal charges are swept out to the vertical transfer region 107. Thereafter, when the application of the read voltage is completed and the ROG is turned off, a potential barrier is formed in the potential barrier region 106 between the light receiving section and the vertical transfer section,
The next accumulation of signal charge begins. Further, when a four-phase clock signal lower than the read voltage is applied to the transfer electrode 110, the signal charges that have been swept out earlier are transferred in the vertical direction in FIG. 6, and are horizontally transferred line by line by a horizontal transfer unit (not shown). After being transferred in the direction, it is extracted as an imaging signal from an output unit connected to the final stage of the horizontal transfer unit.

【０００５】[0005]

【発明が解決しようとする課題】この従来のＣＣＤイメ
ージャでは、電位障壁領域１０６及び高濃度不純物領域
１０４，１０５の寸法、不純物濃度といった製造上のバ
ラツキに起因して、チャネルが形成される読出電圧のし
きい値がある一定の幅をもってばらつく。このため、同
一ウェーハ内或いはウェーハロット間で、ＣＣＤイメー
ジャの電位障壁の高さが異なったものとなる。In this conventional CCD imager, the read voltage at which a channel is formed due to manufacturing variations such as the size and impurity concentration of the potential barrier region 106 and the high concentration impurity regions 104 and 105. Varies with a certain width. For this reason, the height of the potential barrier of the CCD imager differs within the same wafer or between wafer lots.

【０００６】一般に、電位障壁が低い場合、受光部に強
い光が入射すると発生した信号電荷がフォトダイオード
からあふれだし、周囲の受光部や垂直転送部の電位井戸
に流れ込む。その結果、画面上で光の入射していない画
素も明るく見えたり、垂直の帯状に輝点が流れるといっ
たブルーミングが発生する。ブルーミングに対する耐
性、すなわちアンチブルーミング特性を向上させるため
には、電位障壁を予め高く設定しておく必要がある。こ
のアンチブルーミング特性を考慮した条件下では、全て
の信号電荷を確実に掃きだすためには、電位障壁を予め
高く設定したことに対応して、読出電圧をある程度高く
設定してＲＯＧを確実に強反転状態にする必要がある。
しかし、上記した製造上の要因で電位障壁の高さがＣＣ
Ｄイメージャ間でばらついていると、比較的に電位障壁
が低いＲＯＧに高い読出電圧が印加されることによっ
て、電位障壁が必要以上に下がり過ぎて、垂直転送部と
の電位関係が逆転する場合があり、この場合も、垂直転
送部への信号電荷の掃きだしをスムーズに行なえず、電
荷の掃きだし残しが生じてしまう。In general, when the potential barrier is low, when strong light enters the light receiving portion, the generated signal charge overflows from the photodiode and flows into the surrounding light receiving portion and the potential well of the vertical transfer portion. As a result, blooming occurs such that pixels on which light is not incident appear bright on the screen, and bright spots flow in a vertical band shape. In order to improve resistance to blooming, that is, anti-blooming characteristics, it is necessary to set a potential barrier high in advance. Under the condition in which the anti-blooming characteristic is taken into consideration, in order to reliably sweep out all signal charges, the read voltage is set to a certain high value and the ROG is surely strengthened in response to the potential barrier being set high in advance. It is necessary to turn it over.
However, the height of the potential barrier is CC
If there is a variation between the D imagers, a high read voltage is applied to the ROG having a relatively low potential barrier, so that the potential barrier is lowered more than necessary and the potential relationship with the vertical transfer unit is reversed. In this case, also in this case, it is not possible to smoothly sweep out the signal charges to the vertical transfer unit, and the charges are left unswept.

【０００７】以上の理由で、アンチブルーミング特性の
マージン確保と、信号電荷のスムーズな掃きだしのため
に読出電圧を下げることとはトレードオフ(trade-off)
の関係にあり、従来のＣＣＤイメージャでは、アンチブ
ルーミング特性不良が一定の割合で発生することを免れ
得なかった。For the above reasons, there is a trade-off between securing a margin for anti-blooming characteristics and lowering the read voltage for smooth sweeping of signal charges.
In the conventional CCD imager, the anti-blooming characteristic failure cannot be avoided from occurring at a constant rate.

【０００８】本発明は、このような実情に鑑みてなさ
れ、読出しゲート部のしきい値を電気的に調整すること
ができる構造の固体撮像装置を提供することを第１の目
的とする。また、本発明は、このしきい値調整によりア
ンチブルーミング特性を改善する固体撮像装置の特性調
整方法を提供することを第２の目的とする。SUMMARY OF THE INVENTION It is a first object of the present invention to provide a solid-state imaging device having a structure capable of electrically adjusting a threshold value of a read gate unit. It is a second object of the present invention to provide a method for adjusting the characteristics of a solid-state imaging device that improves the anti-blooming characteristics by adjusting the threshold value.

【０００９】[0009]

【課題を解決するための手段】上述した従来技術の問題
点を解決し、上記第１の目的を達成するために、本発明
の固体撮像装置では、半導体基板内の電位障壁領域と、
当該電位障壁領域上に絶縁層を介して積層されている電
極とから構成され、前記電極に印加される読出電圧に応
じて前記電位障壁領域内の電位障壁の高さを変化させ、
隣接する受光部から垂直転送部へ信号電荷の掃きだしを
制御する読出ゲート部を有する固体撮像装置であって、
前記絶縁層が、酸化膜と電荷蓄積膜との積層膜から構成
されていることを特徴とする。In order to solve the above-mentioned problems of the prior art and to achieve the first object, a solid-state imaging device according to the present invention comprises: a potential barrier region in a semiconductor substrate;
An electrode stacked on the potential barrier region via an insulating layer, and changing the height of a potential barrier in the potential barrier region according to a read voltage applied to the electrode;
A solid-state imaging device having a readout gate unit that controls sweeping of signal charges from an adjacent light receiving unit to a vertical transfer unit,
The insulating layer is formed of a laminated film of an oxide film and a charge storage film.

【００１０】この電荷蓄積膜は、前記酸化膜との界面に
電荷を蓄積する窒化膜から構成させるとよい。これによ
り、読出ゲート部の電極構造を、いわゆるＭＯＮＯＳ(M
etal-Oxide-Nitride-Oxide Semiconductor) 型とするこ
とができる。また、前記電荷蓄積膜を含む絶縁層を、前
記電位障壁領域上から、前記垂直転送部内で半導体基板
内に形成された電荷転送領域上にかけて延在させると、
前記電極と同一フォトマスクを用いて電荷蓄積膜のパタ
ーン形成ができ、コスト削減の面で好ましい。The charge storage film is preferably made of a nitride film for storing charges at the interface with the oxide film. As a result, the electrode structure of the read gate section is changed to a so-called MONOS (M
(etal-Oxide-Nitride-Oxide Semiconductor) type. Further, when the insulating layer including the charge storage film is extended from the potential barrier region to the charge transfer region formed in the semiconductor substrate in the vertical transfer unit,
The pattern of the charge storage film can be formed using the same photomask as the electrodes, which is preferable in terms of cost reduction.

【００１１】以上のように構成されている固体撮像装置
では、信号電荷が電子の場合、例えば電極側から電荷蓄
積膜にホールを注入することができ、完成後の固体撮像
装置に対し、その読出ゲート部のしきい値を調整するこ
とができる。例えば、ブルーミングを防止するために、
前記電位障壁領域の濃度等の条件を変えて読出ゲート部
の電位障壁を高くして固体撮像装置を製造することと
し、これに対応して読出電圧を高く設定したとする。ま
た、この製造された固体撮像装置の中には、製造上のバ
ラツキが原因で電位障壁が低く信号電荷の掃きだしが不
十分なものが一定の割合で含まれているとする。この場
合、本発明の固体撮像装置であれば、完成後であって
も、その読出ゲート部のしきい値を信号電荷の掃きだし
が十分に行なえる程度にまで上げることができる。言い
換えると、いままで信号電荷の掃きだしが十分でないた
め読出ゲート部の障壁電位を高くすることができず、そ
の結果としてアンチブルーミング特性不良となっていた
固体撮像装置を、製造条件及び読出電圧を変更すること
で救済することが可能となる。In the solid-state imaging device configured as described above, when the signal charges are electrons, holes can be injected into the charge storage film from the electrode side, for example, and the readout is performed on the solid-state imaging device after completion. The threshold of the gate portion can be adjusted. For example, to prevent blooming
It is assumed that the solid state imaging device is manufactured by changing the conditions such as the concentration of the potential barrier region to increase the potential barrier of the read gate portion, and the read voltage is set correspondingly high. In addition, it is assumed that a certain percentage of the manufactured solid-state imaging devices have a low potential barrier and insufficient signal charge sweeping due to manufacturing variations. In this case, with the solid-state imaging device of the present invention, even after completion, the threshold value of the readout gate portion can be increased to such an extent that signal charges can be sufficiently swept out. In other words, the manufacturing conditions and the readout voltage of the solid-state imaging device, which had not been able to raise the barrier potential of the readout gate portion because the signal charge was not sufficiently swept up to now and thus resulted in poor anti-blooming characteristics, were changed. It will be possible to rescue.

【００１２】本発明の固体撮像装置の特性調整方法で
は、前記第２の目的を達成するために、半導体基板上に
絶縁層を介して積層されている電極に読出電圧を印加
し、半導体基板領域の電位障壁の高さを変化させてチャ
ネルを選択的に形成させ、受光部で発生した信号電荷の
垂直転送部への掃きだしを制御する読出ゲート部を有す
る固体撮像装置の特性調整方法であって、前記チャネル
が形成される前記読出電圧のしきい値を、前記電極に所
定電圧を印加し前記絶縁層内の電荷蓄積膜に電荷を注入
することによって調整することを特徴とする。このしき
い値の調整では、所定電圧の印加時間幅が徐々に短くな
るパルス列、或いは電圧の印加時間幅が一定で印加電圧
値を段階的に高くしたパルス列を前記電極に印加するこ
とが好ましい。なぜなら、このようなパルス印加は電荷
の注入効率がよく、パルスの印加時間、電圧値又はパル
ス数を変更することによって、しきい値を所望の値に精
度よく短時間で調整することができるからである。In the method for adjusting characteristics of a solid-state imaging device according to the present invention, in order to achieve the second object, a read voltage is applied to an electrode laminated on a semiconductor substrate via an insulating layer, and a semiconductor substrate region is formed. A method for adjusting characteristics of a solid-state imaging device having a readout gate unit for selectively forming a channel by changing the height of a potential barrier of the solid-state imaging device and controlling sweeping of signal charges generated in a light-receiving unit to a vertical transfer unit. The threshold value of the read voltage at which the channel is formed is adjusted by applying a predetermined voltage to the electrode and injecting a charge into a charge storage film in the insulating layer. In the adjustment of the threshold value, it is preferable that a pulse train in which the application time width of the predetermined voltage is gradually shortened or a pulse train in which the application time width of the voltage is constant and the applied voltage value is increased stepwise is applied to the electrode. This is because such pulse application has a high charge injection efficiency, and the threshold value can be adjusted to a desired value accurately and in a short time by changing the pulse application time, the voltage value, or the number of pulses. It is.

【００１３】[0013]

【発明の実施の形態】以下、本発明に係わる固体撮像装
置及びその特性調整方法を、図面を参照しながら詳細に
説明する。本発明が好適に実施される固体撮像装置とし
ては、インターランイ転送方式のＣＣＤイメージャ、フ
レームインターライン転送方式のＣＣＤイメージャがあ
る。以下、インターランイ転送方式のＣＣＤイメージャ
を例として本発明を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a solid-state imaging device according to the present invention and a method for adjusting characteristics thereof will be described in detail with reference to the drawings. As a solid-state imaging device in which the present invention is preferably implemented, there are a CCD imager of an inter-line transfer system and a CCD imager of a frame interline transfer system. Hereinafter, the present invention will be described by taking an example of an inter-run transfer type CCD imager.

【００１４】図１は、本実施形態に係わるＣＣＤイメー
ジャの概略構成を示すブロック図である。このＣＣＤイ
メージャ１は、撮像部２、水平転送部３、出力部４から
構成されている。出力部４は、例えばフローティングゲ
ートにて構成された電荷−電圧変換部４ａを有する。撮
像部２は、光電変換を行なう受光部５、読出ゲート６及
び垂直転送部７からなるユニットセル８を、平面マトリ
ックス状に多数配置させて構成されている。各ユニット
セル８間は、図示せぬチャネルストッパで電気的に干渉
しないように分離されている。垂直転送部７は、受光部
５の列ごとに共通化され行方向に所定本数、配置されて
いる。撮像部２には、垂直転送部７を駆動する４相の垂
直転送クロック信号φＶ1,φＶ2,φＶ3,φＶ4 が入力さ
れている。水平転送部３には、これを駆動する２相の水
平転送クロック信号φＨ1,φＨ2 が入力されている。こ
れら水平転送部３及び垂直転送部７は、半導体基板内の
表面側に不純物が導入されて形成されたマイノリティ・
キャリアの電位井戸と、絶縁膜を介して基板上に繰り返
し分離して形成された複数の電極（転送電極）とから構
成されている。これらの転送部３，７には、その転送電
極に対して上記した転送クロック信号（φＶ1,φＶ2,φ
Ｖ3,φＶ4 又はφＨ1,φＨ2 ）がそれぞれ周期的に位相
をずらして印加される。これら転送部３，７は、転送電
極に印加される転送クロック信号に制御されて前記電位
井戸のポテンシャル分布が順次変化し、この電位井戸内
の電荷を転送クロック信号の位相ずれ方向に転送する、
いわゆるシフトレジスタとして機能する。FIG. 1 is a block diagram showing a schematic configuration of a CCD imager according to this embodiment. The CCD imager 1 includes an imaging unit 2, a horizontal transfer unit 3, and an output unit 4. The output unit 4 has a charge-voltage conversion unit 4a constituted by, for example, a floating gate. The imaging unit 2 is configured by arranging a large number of unit cells 8 including a light receiving unit 5 for performing photoelectric conversion, a readout gate 6 and a vertical transfer unit 7 in a planar matrix. Each unit cell 8 is separated by a channel stopper (not shown) so as not to interfere electrically. The vertical transfer units 7 are shared for each column of the light receiving unit 5 and are arranged in a predetermined number in the row direction. The four-phase vertical transfer clock signals φV1, φV2, φV3, φV4 for driving the vertical transfer unit 7 are input to the imaging unit 2. The horizontal transfer unit 3 receives two-phase horizontal transfer clock signals φH1 and φH2 for driving the horizontal transfer unit 3. The horizontal transfer unit 3 and the vertical transfer unit 7 have a minority structure formed by introducing impurities into the front surface side of the semiconductor substrate.
It is composed of a potential well of a carrier and a plurality of electrodes (transfer electrodes) formed on a substrate repeatedly through an insulating film. These transfer units 3 and 7 apply the transfer clock signals (φV1, φV2, φ
V3, .phi.V4 or .phi.H1, .phi.H2) are applied with their phases shifted periodically. The transfer units 3 and 7 are controlled by the transfer clock signal applied to the transfer electrode, and the potential distribution of the potential well changes sequentially, and transfers the charges in the potential well in the phase shift direction of the transfer clock signal.
It functions as a so-called shift register.

【００１５】図２は、図１のＡ部を拡大して示す平面図
である。図２中、符号６ａは読出ゲート領域、７ａは転
送チャネル領域を示す。読出ゲ−ト領域６ａとは、図１
においてで前記読出ゲート６が同一列方向でセルごとに
離間して多数形成される領域をいう。また、転送チャネ
ル領域７ａとは、前記垂直転送部７の信号電荷を転送す
る転送チャネルが形成される領域をいう。符号９ａはチ
ャネルストッパ領域を示している。このチャネルストッ
パ領域９ａは、受光部５で発生した信号電荷の異なるセ
ル側への流入を防止するチャネルストッパ９（図３参
照）が形成される領域をいう。これら３つの領域６ａ，
７ａ，９ａは、互いに隣接して列方向に延びている。FIG. 2 is an enlarged plan view showing part A of FIG. In FIG. 2, reference numeral 6a denotes a read gate region, and 7a denotes a transfer channel region. The read gate region 6a corresponds to FIG.
In this case, a large number of read gates 6 are formed in the same column direction with a distance between cells. The transfer channel region 7a is a region where a transfer channel for transferring signal charges of the vertical transfer unit 7 is formed. Reference numeral 9a indicates a channel stopper region. The channel stopper region 9a is a region where a channel stopper 9 (see FIG. 3) for preventing signal charges generated in the light receiving section 5 from flowing into different cells is formed. These three areas 6a,
7a and 9a extend in the column direction adjacent to each other.

【００１６】この３つの領域６ａ，７ａ，９ａに直交し
て、第１の転送電極１０ａ，１０ｂが交互に配置されて
いる。第１の転送電極１０ａ，１０ｂは、３つの領域６
ａ，７ａ，９ａの各セル内の部分をほぼ覆う矩形部分
を、行方向のセル間で連結したような平面形状を有して
いる。また、第２の転送電極１１ａ，１１ｂが、それぞ
れ第１の転送電極１０ａ，１０ｂに一部重なりながら同
一方向に配置されている。第２の転送電極１１ａ，１１
ｂは、列方向で隣り合う第１の転送電極１０ａと１０ｂ
との近接箇所で、両転送電極１０ａ，１０ｂに対しそれ
ぞれ所定幅でオーバーラップしている。この第２の転送
電極１１ａ，１１ｂは、第１ポリシリコン膜で構成さ
れ、前記第１の転送電極１０ａ，１０ｂは、層間絶縁膜
を介して上層側に積層された第２ポリシリコン膜で構成
される。The first transfer electrodes 10a and 10b are alternately arranged orthogonally to the three regions 6a, 7a and 9a. The first transfer electrodes 10a and 10b have three regions 6
It has a planar shape such that rectangular portions almost covering the cells a, 7a and 9a are connected between cells in the row direction. Further, the second transfer electrodes 11a and 11b are arranged in the same direction while partially overlapping the first transfer electrodes 10a and 10b, respectively. Second transfer electrodes 11a, 11
b denotes the first transfer electrodes 10a and 10b adjacent in the column direction.
At a position close to the transfer electrodes 10a and 10b, each of which overlaps with a predetermined width. The second transfer electrodes 11a and 11b are formed of a first polysilicon film, and the first transfer electrodes 10a and 10b are formed of a second polysilicon film stacked on an upper layer via an interlayer insulating film. Is done.

【００１７】第１の転送電極１０ａには垂直転送クロッ
ク信号φＶ1 が印加され、他の第１の転送電極１０ｂに
は垂直転送クロック信号φＶ3 が印加される。また、第
２の転送電極１１ａには垂直転送クロック信号φＶ2 が
印加され、他の第２の転送電極１０ｂには垂直転送クロ
ック信号φＶ4 が印加される。このように４相の垂直転
送クロック信号が印加され４つの転送電極１０ａ，１０
ｂ及び１１ａ，１１ｂを一組として、図１の撮像部２全
面で転送電極が繰り返し配置されている。The vertical transfer clock signal φV1 is applied to the first transfer electrode 10a, and the vertical transfer clock signal φV3 is applied to the other first transfer electrodes 10b. The vertical transfer clock signal φV2 is applied to the second transfer electrode 11a, and the vertical transfer clock signal φV4 is applied to the other second transfer electrodes 10b. In this way, the four-phase vertical transfer clock signal is applied and the four transfer electrodes 10a and 10a are transferred.
The transfer electrodes are repeatedly arranged on the entire surface of the imaging unit 2 in FIG.

【００１８】図３は図２のII−II線に沿った断面図であ
る。図３中、符号１２はｎ型のシリコン基板を示し、こ
のｎ型シリコン基板１２内にはｐ型のウェル１３が形成
され、更にｐ型ウェル１３内の表面側にはｎ型のウェル
１４が形成されている。FIG. 3 is a sectional view taken along line II-II of FIG. In FIG. 3, reference numeral 12 denotes an n-type silicon substrate. A p-type well 13 is formed in the n-type silicon substrate 12, and an n-type well 14 is formed on the surface of the p-type well 13. Is formed.

【００１９】ｎ型ウェル１４内の前記受光部５に対応す
る位置には、フォトダイオードを構成する２つの高濃度
不純物領域、即ち深層側のｎ⁺⁺高濃度領域１５と表面側
のｐ⁺⁺高濃度領域１６とが形成されている。ｎ型ウェル
１４内の前記垂直転送部７に対応する位置には、電荷転
送時に電位井戸を形成する高濃度なｎ⁺ 転送チャネル領
域１７が形成されている。ｎ⁺ 転送チャネル領域１７に
接して、その基板バルク側に低濃度なｐ型の深層バリア
領域１８が形成され、また基板表面側に低濃度なｐ型の
表面バリア領域１９が形成されている。深層バリア領域
１８は、基板バルク側で発生した電荷の転送チャネル領
域１７への流入を防止するため、また表面バリア領域１
９は、基板表面の電荷トラップによる信号電荷のピンニ
ングを防止して転送効率を上げるために、それぞれ設け
られている。ｎ型ウェル１４内の前記読出ゲート６に対
応する位置には、受光部５と垂直転送部７との間の電位
障壁の高さを調整する低濃度なｐ型不純物領域２０ａが
形成されている。ｐ型不純物領域２０ａと、これに接す
るｎ型ウェル１４部分で、電位障壁領域２０が構成され
ている。前記フォトダイオードを構成する高濃度不純物
領域１５，１６と、隣り合うセル内の垂直転送領域１７
との間には、高濃度なｐ型のチャネルストッパ２１が形
成されている。In the position corresponding to the light receiving section 5 in the n-type well 14, two high-concentration impurity regions constituting the photodiode, that is, a deep n ⁺⁺ high-concentration region 15 and a front surface p ⁺⁺ A high concentration region 16 is formed. At a position corresponding to the vertical transfer section 7 in the n-type well 14, a high-concentration n ⁺ transfer channel region 17 forming a potential well at the time of charge transfer is formed. In contact with the n ⁺ transfer channel region 17, a low-concentration p-type deep barrier region 18 is formed on the substrate bulk side, and a low-concentration p-type surface barrier region 19 is formed on the substrate surface side. The deep barrier region 18 prevents charge generated on the bulk side of the substrate from flowing into the transfer channel region 17, and the surface barrier region 1.
Reference numerals 9 are provided to prevent pinning of signal charges due to charge traps on the substrate surface and increase transfer efficiency. A low-concentration p-type impurity region 20a for adjusting the height of a potential barrier between the light receiving unit 5 and the vertical transfer unit 7 is formed at a position corresponding to the read gate 6 in the n-type well 14. . The potential barrier region 20 is composed of the p-type impurity region 20a and the portion of the n-type well 14 in contact with the p-type impurity region 20a. The high-concentration impurity regions 15 and 16 constituting the photodiode and the vertical transfer region 17 in adjacent cells
A high-concentration p-type channel stopper 21 is formed between them.

【００２０】ｎ型ウェル１４上には、上下の酸化シリコ
ン膜２１，２３と、その間に挟まれた中間膜２２とから
なる三層構造の絶縁層２４が成膜されている。絶縁層２
４上の読出ゲート６，垂直転送部７及びチャネルスット
ッパ領域９ａにかけては、前記第１の転送電極１０ｂが
形成されている。この第１の転送電極１０ｂは、垂直転
送部７の転送電極としてのほかに、読出ゲート６の制御
用電極としても機能する。第１の転送電極１０ｂの上面
及び側壁は、ＰＳＧ膜２５を介して遮光層２６で覆われ
ている。遮光層２６は、例えばＡｌから構成される。On the n-type well 14, an insulating layer 24 having a three-layer structure including upper and lower silicon oxide films 21 and 23 and an intermediate film 22 interposed therebetween is formed. Insulating layer 2
The first transfer electrode 10b is formed over the read gate 6, the vertical transfer unit 7, and the channel stopper region 9a on the reference numeral 4. The first transfer electrode 10b functions not only as a transfer electrode of the vertical transfer unit 7 but also as a control electrode of the read gate 6. The upper surface and the side wall of the first transfer electrode 10b are covered with the light shielding layer 26 via the PSG film 25. The light shielding layer 26 is made of, for example, Al.

【００２１】本実施形態のＣＣＤイメージャでは、前記
中間膜２２は、その読出ゲート６部分が窒化シリコン膜
２２ａで構成され、それ以外の部分が酸化シリコン膜で
構成されている。これにより、読出ゲート部６の電極構
造が、電荷蓄積が可能で読出電圧のしきい値を電気的に
変更できるＭＯＮＯＳ型となっている。In the CCD imager of the present embodiment, the intermediate film 22 has a read gate 6 portion formed of a silicon nitride film 22a and other portions formed of a silicon oxide film. Thereby, the electrode structure of the read gate unit 6 is of the MONOS type in which charge can be stored and the threshold of the read voltage can be electrically changed.

【００２２】このように構成されたＣＣＤイメージャで
は、受光部５に入射光が入ると、高濃度不純物領域１
５，１６で構成され基板に対して逆バイアスされたフォ
トダイオードで光電変換され、入射光量に応じた量の電
荷が発生する。このうち信号電荷（この場合、電子）
は、ｎ型の高濃度領域１５内で一定期間蓄積される。読
出ゲート６の制御用を兼ねた転送電極１０ａ，１０ｂに
読出電圧（例えば、＋１５Ｖ）が印加されると、読出ゲ
ート６の電位障壁領域２０にチャネルが形成され、信号
電荷が垂直転送部７の垂直転送領域１７に掃きだされ
る。その後、読出電圧の印加が終了し読出ゲート６がオ
フ状態になると、電位障壁領域２０に電位障壁ができ、
信号電荷の次の蓄積が始まる。また、例えばハイレベル
が０Ｖ、ローレベルが−７Ｖの４相クロック信号が転送
電極１０ａ，１０ｂ，１１ａ，１１ｂに印加されると、
先に掃きだされた信号電荷が垂直方向に転送され、図１
の水平転送部３に送られる。信号電荷はラインごとに水
平転送部３内を水平方向に転送された後、その最終段に
接続された出力部４から時系列な撮像信号としてとして
取り出される。In the CCD imager configured as described above, when incident light enters the light receiving section 5, the high-concentration impurity region 1
Photoelectric conversion is performed by a photodiode composed of 5 and 16 which is reverse-biased with respect to the substrate, and an amount of charge corresponding to the amount of incident light is generated. Of these, signal charges (in this case, electrons)
Are accumulated in the n-type high concentration region 15 for a certain period. When a read voltage (for example, +15 V) is applied to the transfer electrodes 10a and 10b that also serve to control the read gate 6, a channel is formed in the potential barrier region 20 of the read gate 6, and the signal charge is transferred to the vertical transfer unit 7. It is swept out to the vertical transfer area 17. Thereafter, when the application of the read voltage is completed and the read gate 6 is turned off, a potential barrier is formed in the potential barrier region 20,
The next accumulation of signal charge begins. Further, for example, when a four-phase clock signal having a high level of 0 V and a low level of -7 V is applied to the transfer electrodes 10a, 10b, 11a, 11b,
The previously swept signal charge is transferred in the vertical direction, and FIG.
Is sent to the horizontal transfer unit 3. After the signal charges are transferred in the horizontal transfer unit 3 in the horizontal direction on a line-by-line basis, they are extracted as time-series image signals from the output unit 4 connected to the final stage.

【００２３】図４は、図３の変形例を示す断面図であ
る。この場合の窒化シリコン膜２２ａは、読出ゲート６
のみならず、垂直転送部７内にも延在されている。この
ようにすると、窒化シリコン膜２２ａの加工形成時のフ
ォトマスクを、転送電極１０ｂの加工時と共用でき、製
造コスト削減の面で好ましい。FIG. 4 is a sectional view showing a modification of FIG. In this case, the silicon nitride film 22a is
Not only that, they also extend into the vertical transfer unit 7. This makes it possible to share the photomask used for processing the silicon nitride film 22a with the processing used for the transfer electrode 10b, which is preferable in terms of reducing manufacturing costs.

【００２４】つぎに、このＣＣＤイメージャを例とし
て、本発明の特性調整方法について述べる。上記したＣ
ＣＤイメージャの動作において、その出力部４から入射
光量に応じた撮像信号を時系列信号として得るために
は、前記読出ゲート６によって、受光部５で発生し蓄積
されている電荷を、決められた撮像時間ごとに確実に垂
直転送部７に掃きだす必要がある。読出ゲート６によっ
て、受光部５に電荷の掃きだし残しがあると画面上に残
像として現れるからである。一方で、強い光の入射に対
し電荷のオーバーフローがあると前記したように画面上
で輝点が流れるといったブルーミングが発生するため、
読出ゲート６の電位障壁をある程度高くしてアンチブル
ーミング特性を向上させるといった要求も高い。また、
先に記述したように、製造上のバラツキから読出ゲート
６に印加される読出電圧のしきい値が安定しない。Next, the characteristic adjusting method of the present invention will be described by taking this CCD imager as an example. C mentioned above
In the operation of the CD imager, in order to obtain an image signal corresponding to the amount of incident light from the output unit 4 as a time-series signal, the charge generated and accumulated in the light receiving unit 5 is determined by the read gate 6. It is necessary to surely start sweeping to the vertical transfer unit 7 every imaging time. This is because, if the charge is left to be swept out of the light receiving section 5 by the readout gate 6, it appears as an afterimage on the screen. On the other hand, if there is an overflow of electric charges with respect to the incidence of strong light, blooming occurs, as described above, where bright spots flow on the screen,
There is also a high demand for improving the anti-blooming characteristics by increasing the potential barrier of the read gate 6 to some extent. Also,
As described above, the threshold value of the read voltage applied to the read gate 6 is not stable due to manufacturing variations.

【００２５】本発明の特性調整方法は、読出ゲート６に
よる確実な信号電荷の掃きだしを確保しながらアンチブ
ルーミング特性を改善するために、読出ゲート６に印加
される読出電圧について、そのしきい値を調整する方法
である。このしきい値調整は、上記製造上のバラツキを
補償するように行なう。例えば、ブルーミングを防止す
るために、電位障壁領域２０の濃度等の条件を変えて読
出ゲート６の電位障壁を高くしてＣＣＤイメージャを製
造することとし、これに対応して読出電圧を高く設定し
たとする。また、この製造されたＣＣＤイメージャの中
には、製造上のバラツキが原因で電位障壁が低く信号電
荷の掃きだしが不十分なものが一定の割合で含まれてい
るとする。According to the characteristic adjusting method of the present invention, the threshold value of the read voltage applied to the read gate 6 is set in order to improve the anti-blooming characteristic while ensuring that the signal charge is reliably swept by the read gate 6. How to adjust. The adjustment of the threshold value is performed so as to compensate for the manufacturing variation. For example, in order to prevent blooming, a condition such as the concentration of the potential barrier region 20 was changed to increase the potential barrier of the read gate 6 to manufacture a CCD imager, and the read voltage was set correspondingly high. And It is also assumed that a certain percentage of the manufactured CCD imagers include those having a low potential barrier and insufficient signal charge sweeping due to manufacturing variations.

【００２６】本発明のＣＣＤイメージャは、図３及び図
４に示すように、読出ゲート６がＭＯＮＯＳ型の電極構
造を有しており、その窒化シリコン膜２２ａと酸化シリ
コン膜２１又は２３との界面に電荷を蓄積することがで
きる。このため、ウェーハプロセス或いはパッケージ組
立後であっても、その読出ゲート６のしきい値を信号電
荷の掃きだしが十分に行なえる程度にまで上げることが
できる。具体的には、例えば図３の断面において、転送
電極１０ｂに負の高電圧（例えば、−４０Ｖ以上）を印
加すると、マイノリティキャリアである信号電荷とは反
対極性の電荷（この場合、ホール）が基板側又は転送電
極１０ｂ側から窒化シリコン膜２２ａと酸化シリコン膜
２１又は２３との界面に注入され、蓄積される。この電
荷蓄積量に応じて、窒化シリコン膜２２ａ中の電位が上
昇し、読出ゲート６のゲート印加電圧（読出電圧）のし
きい値がプラス側へ所定幅シフトする。この結果、上記
理由によりアンチブルーミング特性が改善されるが、こ
の特性改善が不十分であれば、再度、転送電極１０ｂに
マイナス電圧を印加し、読出ゲート６のしきい値を微調
整する。In the CCD imager of the present invention, as shown in FIGS. 3 and 4, the read gate 6 has a MONOS type electrode structure, and the interface between the silicon nitride film 22a and the silicon oxide film 21 or 23 is provided. Can accumulate charge. For this reason, even after the wafer process or package assembly, the threshold value of the read gate 6 can be increased to such an extent that signal charges can be sufficiently swept out. Specifically, for example, when a negative high voltage (for example, −40 V or more) is applied to the transfer electrode 10b in the cross section in FIG. 3, charges (holes in this case) having the opposite polarity to the signal charges serving as minority carriers are generated. It is injected from the substrate side or the transfer electrode 10b side to the interface between the silicon nitride film 22a and the silicon oxide film 21 or 23, and is accumulated. In accordance with the charge accumulation amount, the potential in the silicon nitride film 22a increases, and the threshold value of the gate applied voltage (read voltage) of the read gate 6 shifts by a predetermined width to the plus side. As a result, the anti-blooming characteristic is improved for the above-described reason. If the characteristic improvement is insufficient, a negative voltage is applied to the transfer electrode 10b again to finely adjust the threshold value of the read gate 6.

【００２７】図５（ａ）及び図５（ｂ）は、この電荷注
入によるしきい値変更を、目標とする値に一気に、しか
も効率よく行なうために好適な印加電圧の波形図であ
る。図５（ａ）の印加方法では、所定電圧（例えば、４
５Ｖ）の印加時間が、例えば５０ｍｓｅｃ〜５ｍｓｅｃ
の範囲で徐々に短くなるパルス列を用いる。図５（ｂ）
の印加方法では、電圧の印加時間が一定（例えば、１０
ｍｓｅｃ）とし、例えば４０Ｖ〜５０Ｖの範囲で電圧値
が段階的に高くなるパルス列を用いる。このようなパル
ス印加方法によって、電荷の注入効率がよくパルスの印
加時間、電圧値又はパルス数を変更することによって、
しきい値を所望の値に精度よく短時間で調整することが
できる。FIGS. 5 (a) and 5 (b) are waveform diagrams of the applied voltage suitable for performing the threshold change by the charge injection at a target value at a time and efficiently. In the application method of FIG. 5A, a predetermined voltage (for example, 4
5V), for example, 50 msec to 5 msec.
A pulse train that gradually becomes shorter in the range is used. FIG. 5 (b)
In the application method, the voltage application time is constant (for example, 10
msec), for example, a pulse train whose voltage value gradually increases in a range of 40 V to 50 V is used. By such a pulse application method, the charge injection efficiency is good, and by changing the pulse application time, voltage value or pulse number,
The threshold value can be adjusted to a desired value accurately and in a short time.

【００２８】本発明の特性調整方法では、いままで信号
電荷の掃きだしが十分でないため読出ゲート６の電位障
壁を高くすることができず、その結果としてアンチブル
ーミング特性不良となっていたＣＣＤイメージャを、製
造条件及び読出電圧を変更することで救済することが可
能となる。According to the characteristic adjustment method of the present invention, the CCD imager, which has not been able to raise the potential barrier of the read gate 6 because the signal charge has not been sufficiently swept up to now, and has a poor anti-blooming characteristic as a result, It can be relieved by changing the manufacturing conditions and the read voltage.

【００２９】この特性調整方法は、上記説明に限定され
ず、例えば転送電極２０ｂにプラスの高電圧を印加し、
この転送電極２０ｂ側から電子を注入してしきい値を下
げることによりアンチブルーミング特性を改善すること
も可能である。より詳しくは、まず、電位障壁領域２０
を構成する低濃度なｐ型不純物領域２０ａの製造条件を
変更する等して、製造バラツキを含めても製造される全
てのＣＣＤイメージャについて、アンチブルーミング特
性の規格を十分満たすまでその電位障壁を高く設定す
る。そうすると、この製造バラツキ分布の上限付近で電
位障壁が必要以上に高いＣＣＤイメージャは、所定の読
出電圧では電位障壁が下がりきれないため電荷の掃きだ
しが不十分なものがでてくる。この電荷の掃きだしが不
十分なＣＣＤイメージャについてのみ、そのしきい値を
下げることにより、結果としてアンチブルーミング特性
を改善することができる。This characteristic adjusting method is not limited to the above description. For example, a positive high voltage is applied to the transfer electrode 20b,
By lowering the threshold by injecting electrons from the transfer electrode 20b side, the anti-blooming characteristics can be improved. More specifically, first, the potential barrier region 20
For example, by changing the manufacturing conditions of the low-concentration p-type impurity region 20a forming the low-concentration p-type impurity region 20a, the potential barrier of all CCD imagers manufactured including the manufacturing variations is increased until the standard of the anti-blooming characteristics is sufficiently satisfied. Set. Then, a CCD imager having an unnecessarily high potential barrier near the upper limit of the manufacturing variation distribution may have insufficient sweeping of electric charge because the potential barrier cannot be reduced at a predetermined read voltage. By lowering the threshold value of only a CCD imager whose charge is not sufficiently discharged, the anti-blooming characteristic can be improved as a result.

【００３０】本発明者は、上記方法によって、実際にＣ
ＣＤイメージャの読出電圧のしきい値をパッケージング
後に調整した。この結果、アンチブルーミング特性が大
幅に低減され、ＣＣＤイメージャの全体の不良率を従来
の１／４ほど低減できることを確認した。The present inventor has found that the above method actually
The read voltage threshold of the CD imager was adjusted after packaging. As a result, it was confirmed that the anti-blooming characteristics were significantly reduced, and the overall failure rate of the CCD imager could be reduced by about 1/4 of the conventional rate.

【００３１】[0031]

【発明の効果】以上説明してきたように、本発明に係わ
る固体撮像装置によれば、読出しゲート部のしきい値を
電気的に調整することができる構造の固体撮像装置を提
供することができる。また、本発明に係わる固体撮像装
置の特性調整方法によれば、上記しきい値調整により、
例えば残像が増えるといった画像上の劣化を引き起こす
ことなくアンチブルーミング特性を改善することができ
る。As described above, according to the solid-state imaging device according to the present invention, it is possible to provide a solid-state imaging device having a structure capable of electrically adjusting the threshold value of the read gate unit. . According to the characteristic adjustment method of the solid-state imaging device according to the present invention, by the threshold adjustment,
For example, the anti-blooming characteristics can be improved without causing image degradation such as an increase in afterimages.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施形態に係わるＣＣＤイメージャの
概略構成を示すブロック図である。FIG. 1 is a block diagram showing a schematic configuration of a CCD imager according to an embodiment of the present invention.

【図２】図１のＡ部を拡大して示す概略平面図である。FIG. 2 is a schematic plan view showing an enlarged part A of FIG. 1;

【図３】図２のII−II線に沿った概略断面図である。FIG. 3 is a schematic sectional view taken along line II-II of FIG. 2;

【図４】図３の変形例を示す概略断面図である。FIG. 4 is a schematic sectional view showing a modification of FIG. 3;

【図５】図５（ａ），（ｂ）は、電荷注入によるしきい
値変更を、目標とする値に一気にしかも効率よく行なう
ために好適な印加電圧の波形図である。5 (a) and 5 (b) are waveform diagrams of an applied voltage suitable for performing threshold change by charge injection at a target value at a time and efficiently.

【図６】従来のＣＣＤイメージャの受光部、読出ゲート
部及び垂直転送部が互いに隣接する部分の行方向に沿っ
た概略断面図である。FIG. 6 is a schematic cross-sectional view along a row direction of a portion where a light receiving unit, a readout gate unit, and a vertical transfer unit of a conventional CCD imager are adjacent to each other.

【符号の説明】[Explanation of symbols]

１…ＣＣＤイメージャ（固体撮像装置）、２…撮像部、
３…水平転送部、４…出力部、４ａ…電荷−電圧変換
部、５…受光部、６…読出ゲート、６ａ…読出ゲート領
域、７…垂直転送部、７ａ…転送チャネル領域、８…ユ
ニットセル、９…チャネルストッパ、９ａ…チャネルス
トッパ領域、１０ａ，１０ｂ…第１の転送電極（電
極）、１１ａ，１１ｂ…第２の転送電極（電極）、１２
…シリコン基板（半導体基板）、１３…ｎ型ウェル、１
４…ｐ型ウェル、１５，１６…フォトダイオードを構成
する高濃度不純物領域、１７…電荷転送領域、１８…深
層バリア領域、１９…表面バリア領域、２０…電位障壁
領域、２０ａ…ｐ型低濃度領域、２１，２３…酸化シリ
コン膜、２２…中間膜、２２ａ…窒化シリコン膜（電荷
蓄積膜）、２４…絶縁層、２５…ＳＯＧ膜、２６…遮光
層。1 ... CCD imager (solid-state imaging device), 2 ... Imaging unit,
3 horizontal transfer section, 4 output section, 4a charge-voltage conversion section, 5 light receiving section, 6 read gate, 6a read gate area, 7 vertical transfer section, 7a transfer channel area, 8 unit Cell, 9: channel stopper, 9a: channel stopper region, 10a, 10b: first transfer electrode (electrode), 11a, 11b: second transfer electrode (electrode), 12
... Silicon substrate (semiconductor substrate), 13 ... n-type well, 1
4 ... p-type well, 15, 16 ... high-concentration impurity region constituting photodiode, 17 ... charge transfer region, 18 ... deep barrier region, 19 ... surface barrier region, 20 ... potential barrier region, 20a ... p-type low concentration Regions 21, 23: silicon oxide film, 22: intermediate film, 22a: silicon nitride film (charge storage film), 24: insulating layer, 25: SOG film, 26: light shielding layer.

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 半導体基板内の電位障壁領域と、当該電
位障壁領域上に絶縁層を介して積層されている電極とか
ら構成され、前記電極に印加される読出電圧に応じて前
記電位障壁領域内の電位障壁の高さを変化させ、隣接す
る受光部から垂直転送部へ信号電荷の掃きだしを制御す
る読出ゲート部を有する固体撮像装置であって、 前記絶縁層が、酸化膜と電荷蓄積膜との積層膜から構成
されている固体撮像装置。1. A semiconductor device comprising: a potential barrier region in a semiconductor substrate; and an electrode stacked on the potential barrier region via an insulating layer, wherein the potential barrier region is provided in accordance with a read voltage applied to the electrode. A solid-state imaging device having a readout gate unit that controls the sweep of signal charges from an adjacent light receiving unit to a vertical transfer unit by changing the height of a potential barrier in the solid-state imaging device, wherein the insulating layer includes an oxide film and a charge storage film. And a solid-state imaging device composed of a laminated film. 【請求項２】 前記電荷蓄積膜が、前記酸化膜との界面
に電荷を蓄積する窒化膜から構成されている請求項１に
記載の固体撮像装置。2. The solid-state imaging device according to claim 1, wherein the charge storage film is formed of a nitride film that stores charges at an interface with the oxide film. 【請求項３】 前記電荷蓄積膜を含む絶縁層は、前記電
位障壁領域上から、前記垂直転送部内で半導体基板内に
形成された電荷転送領域上にかけて延在されている請求
項１に記載の固体撮像装置。3. The device according to claim 1, wherein the insulating layer including the charge storage film extends from above the potential barrier region to above a charge transfer region formed in the semiconductor substrate in the vertical transfer unit. Solid-state imaging device. 【請求項４】 半導体基板上に絶縁層を介して積層され
た電極に読出電圧を印加し、半導体基板領域の電位障壁
の高さを変化させてチャネルを選択的に形成させ、受光
部で発生した信号電荷の垂直転送部への掃きだしを制御
する読出ゲート部を有する固体撮像装置の特性調整方法
であって、 前記チャネルが形成される前記読出電圧のしきい値を、
前記電極に所定電圧を印加し前記絶縁層内の電荷蓄積膜
に電荷を注入することによって調整する固体撮像装置の
特性調整方法。4. A read voltage is applied to an electrode laminated on a semiconductor substrate via an insulating layer to change a height of a potential barrier in a semiconductor substrate region to selectively form a channel and generate a channel in a light receiving portion. A method for adjusting characteristics of a solid-state imaging device having a readout gate unit that controls sweeping of signal charges to a vertical transfer unit, wherein a threshold value of the readout voltage at which the channel is formed is:
A characteristic adjusting method for a solid-state imaging device, wherein the characteristic is adjusted by applying a predetermined voltage to the electrode and injecting a charge into a charge storage film in the insulating layer. 【請求項５】 前記しきい値の調整では、前記電極に負
の所定電圧を印加して前記電荷蓄積膜にホールを注入
し、前記しきい値をプラス側にシフトさせる請求項４に
記載の固体撮像装置の特性調整方法。5. The method according to claim 4, wherein in adjusting the threshold value, a predetermined negative voltage is applied to the electrode to inject holes into the charge storage film and shift the threshold value to the plus side. Method for adjusting characteristics of solid-state imaging device. 【請求項６】 前記しきい値の調整では、所定電圧の印
加時間幅が徐々に短くなるパルス列を前記電極に印加す
る請求項４に記載の固体撮像装置の特性調整方法。6. The characteristic adjustment method for a solid-state imaging device according to claim 4, wherein in the adjustment of the threshold value, a pulse train whose application time width of a predetermined voltage is gradually shortened is applied to the electrodes. 【請求項７】 前記しきい値の調整では、電圧の印加時
間幅が一定で、印加電圧値を段階的に高くしたパルス列
を前記電極に印加する請求項４に記載の固体撮像装置の
特性調整方法。7. The characteristic adjustment of the solid-state imaging device according to claim 4, wherein, in the adjustment of the threshold value, a pulse train in which a voltage application time width is constant and an applied voltage value is increased stepwise is applied to the electrodes. Method. 【請求項８】 前記しきい値の調整は、前記固体撮像装
置のウェーハ製造工程の終了以降に行う請求項４に記載
の固体撮像装置の特性調整方法。8. The method according to claim 4, wherein the adjustment of the threshold value is performed after a wafer manufacturing process of the solid-state imaging device is completed.