JPH10178074A - プローブカード - Google Patents

プローブカード

Info

Publication number
JPH10178074A
JPH10178074A JP10003633A JP363398A JPH10178074A JP H10178074 A JPH10178074 A JP H10178074A JP 10003633 A JP10003633 A JP 10003633A JP 363398 A JP363398 A JP 363398A JP H10178074 A JPH10178074 A JP H10178074A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor wafer
flexible substrate
anisotropic conductive
probe card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10003633A
Other languages
English (en)
Other versions
JP2922486B2 (ja
Inventor
Yoshiro Nakada
義朗 中田
Isao Miyanaga
績 宮永
Shin Hashimoto
伸 橋本
Yukiharu Uraoka
行治 浦岡
Yasushi Okuda
寧 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP363398A priority Critical patent/JP2922486B2/ja
Publication of JPH10178074A publication Critical patent/JPH10178074A/ja
Application granted granted Critical
Publication of JP2922486B2 publication Critical patent/JP2922486B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 バーンインスクリーニングをする際に、半導
体ウェハの周縁部においても、バンプが半導体ウェハの
検査用端子に確実に接触するようなプローブカードを提
供する。 【解決手段】 配線基板153は、一の主面上に形成さ
れた第1の端子と、該第1の端子と電気的に接続された
配線とを有している。フレキシブル基板151は、一の
主面が配線基板153の一の主面と対向するように設け
られていると共に、一の主面上に形成された第2の端子
と、他の主面上に形成され第2の端子と電気的に接続さ
れたプローブ端子としてのバンプ159とを有してい
る。配線基板153とフレキシブル基板151との間に
は、主面と垂直な方向にのみ導電性を有する弾性体より
なる異方性導電ゴムシート152が設けられている。フ
レキシブル基板151は異方性導電ゴムシート152を
介して配線基板153に固定されている。配線基板15
3の第1の端子とフレキシブル基板151の第2の端子
とは異方性導電ゴムシート152を介して電気的に接続
されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウェハ上に
形成されたチップの複数の集積回路をウェハ状態で同時
に検査するために高温で用いられるプローブカードに関
する。
【0002】
【従来の技術】近年、半導体集積回路装置を搭載した電
子機器の小型化及び低価格化の進歩は目ざましく、これ
に伴って、半導体集積回路装置に対する小型化及び低価
格化の要求が強くなっている。
【0003】通常、半導体集積回路装置は、半導体チッ
プとリードフレームとがボンディングワイヤによって電
気的に接続された後、半導体チップが樹脂又はセラミク
スにより封止された状態で供給され、プリント基板に実
装される。ところが、電子機器の小型化の要求から、半
導体集積回路装置を半導体ウエハから切り出したままの
状態(以後、この状態の半導体集積回路装置をベアチッ
プ又は単にチップと称する。)で直接回路基板に実装す
る方法が開発され、品質が保証されたベアチップを低価
格で供給することが望まれている。
【0004】ベアチップに対して品質保証を行なうため
には、半導体集積回路装置をウェハ状態でバーンインス
クリーニングする必要がある。
【0005】しかしながら、半導体ウェハに対するバー
ンインスクリーニングは、半導体ウェハの取扱が非常に
複雑になるので、低価格化の要求に答えられない。ま
た、一の半導体ウエハ上に形成されている複数のベアチ
ップを1個又は数個ずつ何度にも分けてバーンインスク
リーニングを行なうのは、多くの時間を要するので、時
間的にもコスト的にも現実的ではない。
【0006】そこで、全てのベアチップをウェハ状態で
一括して同時にバーンインスクリーニングすることが要
求される。
【0007】ベアチップに対してウェハ状態で一括して
バーンインスクリーニングを行なうには、同一のウェハ
上に形成された複数のチップに電源電圧や信号を同時に
印加し、該複数のチップを動作させる必要がある。この
ためには、非常に多く(通常、数千個以上)のプローブ
針を持つプローブカードを用意する必要があるが、この
ようにするには、従来のニードル型プローブカードでは
ピン数の点からも価格の点からも対応できないという問
題がある。
【0008】そこで、フレキシブル基板上にバンプが設
けられた薄膜型プローブカードが提案されている(日東
技報 Vol.28,No.2(Oct. 1990 PP.57-62 を参照)。
【0009】以下、前記バンプ付フレキシブル基板を用
いたバーンインスクリーニングについて説明する。
【0010】図12(a),(b)はバンプ付フレキシ
ブル基板を用いたプロービングの状態を示す断面図であ
る。図12(a),(b)において、211はプローブ
カードであって、該プローブカードは、ポリイミド基板
218と、ポリイミド基板218上に形成された配線層
217及びバンプ電極216と、配線層217とバンプ
電極216とを接続するスルーホール配線219とを有
している。
【0011】図12(a)に示すように、プローブカー
ド211を被検査基板である半導体ウェハ212に押し
付けて、半導体ウェハ212上の検査用端子としてのパ
ッド215とプローブカード211のバンプ216とを
電気的に接続する。室温状態での検査であれば、この状
態で電圧電源又は信号を配線層217を介してバンプ2
16に印加することにより検査が可能となる。
【0012】
【発明が解決しようとする課題】しかしながら、バーン
インスクリーニングでは、温度加速を行なうために半導
体ウェハ212を昇温する必要がある。図12(b)
は、室温25℃から125℃まで半導体ウェハ212を
加熱した際の断面構造を示している。図12(b)にお
いて、左側部分は半導体ウェハ212の中心の状態を、
右側部分は半導体ウェハ212の周縁部の状態を示して
いる。
【0013】ポリイミド基板218を構成するポリイミ
ドの熱膨張率が半導体ウェハ212を構成するシリコン
の熱膨張率に比べて大きいため(シリコンの熱膨張率が
3.5×10-6/℃であるのに対して、ポリイミドの熱
膨張率は16×10-6/℃である。)、半導体ウェハ2
12の周縁部においてはバンプ216とパッド215と
の間にズレが生じてしまう。つまり、常温において半導
体ウェハ212とプローブカード211とをアライメン
トした後、これらを100℃に昇温すると、6インチの
半導体ウェハ212の場合、プローブカード211が1
60μm延びるのに対して半導体ウェハ212は35μ
m延びるので、半導体ウェハ212の周縁部において
は、パッド215とバンプ216とがおよそ125μm
ずれる。このため、半導体ウェハ212の周縁部におい
ては、パッド215とバンプ216との電気的接続がで
きなくなる。
【0014】以上、説明したように、従来のバーンイン
スクリーニングによると、バーンインスクリーニングの
際に半導体ウェハが加熱されるため、半導体ウェハに接
するプローブカードも加熱され、半導体ウェハとプロー
ブカードとの熱膨張係数の差により、半導体ウェハの周
縁部においては、パッドとバンプとがずれてしまい、パ
ッドとバンプとが電気的に接続されないという問題があ
る。
【0015】前記に鑑み、本発明は、バーンインスクリ
ーニングをする際に、半導体ウェハの周縁部において
も、バンプが半導体ウェハの検査用端子に確実に接触す
るようなプローブカードを提供することを目的とする。
【0016】
【課題を解決するための手段】本発明に係る第1のプロ
ーブカードは、半導体ウェハ上に形成されたチップの電
気特性を検査するためのプローブカードを対象とし、一
の主面上に形成された第1の端子と、前記第1の端子と
電気的に接続された配線とを有する剛性の絶縁性基板
と、一の主面上に形成された第2の端子と、他の主面上
に形成され前記第2の端子と電気的に接続されたプロー
ブ端子とを有し、一の主面が前記絶縁性基板の一の主面
と対向するように設けられたフレキシブル基板と、前記
絶縁性基板と前記フレキシブル基板との間に設けられ、
主面と垂直な方向にのみ導電性を有する弾性体よりなる
異方性導電膜とを備え、前記フレキシブル基板は前記異
方性導電膜を介して前記絶縁性基板に固定されており、
前記第1の端子と前記第2の端子とは前記異方性導電膜
を介して電気的に接続されている。
【0017】第1のプローブカードにおいて、絶縁性基
板の配線に電源電圧又は信号を入力すると、入力された
電源電圧又は信号は、絶縁性基板の第1の端子からフレ
キシブル基板の第2の端子を介してプローブ端子に伝わ
るので、検査の対象となる半導体ウェハの集積回路端子
に確実に入力される。
【0018】検査時に半導体ウェハが熱膨張すると共に
フレキシブル基板と半導体ウェハとの間に熱膨張率差が
存在しても、フレキシブル基板のバンプは半導体ウェハ
に当接しているので、前記熱膨張率差はフレキシブル基
板におけるバンプ同士の間の撓みによって吸収される。
また、異方性導電膜は剛性を有する絶縁性基板に固定さ
れているので、異方性導電膜の熱膨張による変形は絶縁
性基板によって抑制される。このため、半導体ウェハの
周縁部においても、プローブ端子と半導体ウェハの検査
用端子との間の位置ずれは生じない。
【0019】さらに、絶縁性基板とフレキシブル基板と
の間に弾性体からなる異方性導電膜が介在しているの
で、半導体ウェハの凹凸及びフレキシブル基板のプロー
ブ端子の高さのバラツキを吸収することができる。
【0020】第1のプローブカードにおいて、前記異方
性導電膜における前記フレキシブル基板の第2の端子と
接している領域は前記フレキシブル基板側に突出してい
ることが好ましい。
【0021】このように、異方性導電膜におけるフレキ
シブル基板の第2の端子と接している領域がフレキシブ
ル基板側に突出していると、フレキシブル基板を半導体
ウェハに押し付ける力を効率良くプローブ端子に集中さ
せることが可能となる。
【0022】第1のプローブカードにおいて、前記異方
性導電膜における前記第1の端子と前記第2の端子とを
導通させる領域は他の領域よりも膜厚が大きいことが好
ましい。
【0023】このように、異方性導電膜における第1の
端子と第2の端子とを導通させる領域は他の領域よりも
膜厚が大きいと、フレキシブル基板を半導体ウェハに押
し付ける力を効率良くプローブ端子に集中させることが
できる。
【0024】第1のプローブカードにおいて、前記異方
性導電膜における前記第1の端子と前記第2の端子との
間の第1の導通領域の許容電流密度よりも、前記フレキ
シブル基板における前記第2の端子と前記プローブ端子
との間の第2の導通領域の許容電流密度が高く、これに
より、前記第1の導通領域の導通断面積は前記第2の導
通領域の導通断面積よりも大きいことが好ましい。
【0025】このように、異方性導電膜における第1の
端子と第2の端子との間の第1の導通領域の導通断面積
が、フレキシブル基板における第2の端子とプローブ端
子との間の第2の導通領域の導通断面積よりも大きい
と、異方性導電膜における電気抵抗を下げることができ
る。
【0026】本発明に係る第2のプローブカードは、半
導体ウェハ上に形成されたチップの電気特性を検査する
ためのプローブカードを対象とし、一の主面上に形成さ
れた端子と、該端子と電気的に接続された配線とを有す
る剛性の絶縁性基板と、一の主面が前記絶縁性基板の前
記一の主面に接した状態で前記絶縁性基板に固定され、
他の主面における前記端子と対応する部位にプローブ端
子を有し、主面と垂直な方向にのみ導電性を有する弾性
体からなる異方性導電膜とを備え、前記端子と前記プロ
ーブ端子とは前記異方性導電膜を介して電気的に接続さ
れている。
【0027】第2のプローブカードにおいて、絶縁性基
板の配線に電源電圧又は信号を入力すると、入力された
電源電圧又は信号は、絶縁性基板の端子から異方性導電
膜のプローブ端子に伝わるので、検査の対象となる半導
体ウェハの検査用端子に確実に入力される。
【0028】異方性導電膜は剛性を有する絶縁性基板に
固定されているので、異方性導電膜の熱膨張は絶縁性基
板によって抑制される。このため、半導体ウェハの周縁
部においても、プローブ端子と半導体ウェハの検査用端
子との間の位置ずれは生じない。
【0029】また、異方性導電膜は弾性体からなるの
で、半導体ウェハの凹凸及びフレキシブル基板のプロー
ブ端子の高さのバラツキを吸収することができ、また、
異方性導電膜に直接設けられたプローブ端子は半導体ウ
ェハの検査用端子に形成された表面保護膜を破り易いの
で、プローブ端子と検査用端子との接続が確実になる。
【0030】第1又は第2のプローブカードにおいて、
前記半導体ウェハの熱膨張率と前記絶縁性基板の熱膨張
率との差をN1、前記半導体ウェハの径をL1、前記半
導体ウェハに設けられた検査用電極端子の短径をL2、
検査時の温度とアライメント時の温度との差をT1とし
たとき、N1<L2/(L1×T1)の関係が成り立っ
ていることが好ましい。
【0031】このようにすると、半導体ウェハの熱膨張
率と絶縁性基板の熱膨張率との差が大きくならないの
で、半導体ウェハの最も外側の検査用端子とプローブカ
ードの最も外側のプローブ端子との間の位置ずれを確実
に防止できる。
【0032】
【発明の実施の形態】
(第1の実施形態)図1(a)及び(b)は本発明の第
1の実施形態に係るプローブカードを示しており、
(a)は斜視図、(b)は(a)におけるA−A線の断
面図である。
【0033】図1において、101は貫通孔101aを
有するフレキシブル基板、102はセラミクスからなり
螺子孔102aを有する配線基板、103はセラミクス
からなり貫通孔103aを有する剛性リング、104は
フレキシブル基板101上に形成されたプローブ端子と
してのバンプ、106は貫通孔103a,101aを貫
通して螺子孔102aに螺合することにより、フレキシ
ブル基板101を介在させて剛性リング103と配線基
板102とを固定する螺子、107は配線基板102に
形成された凹状溝、108は剛性リング103に形成さ
れたリング状の凸条部であって、これら凹状溝107と
凸条部108によって、フレキシブル基板101は配線
基板102及び剛性リング103に確実に固定される。
また、109は配線基板102に形成された外部電極で
ある。
【0034】フレキシブル基板101としては、従来例
に示した2層フレキシブルプリント基材を用いる。
【0035】以下、図4に基づいてフレキシブル基板1
01上にバンプ104を形成する方法について説明す
る。2層フレキシブルプリント基材はポリイミド層11
1と銅箔112とからなる。
【0036】まず、図4(a)に示すように、厚さ約1
8μmの銅箔112にポリイミド(又はポリイミド前駆
体)をキャスティングした後、ポリイミドを加熱して乾
燥及び硬化させてポリイミド層111を形成する。硬化
後のポリイミド層111の厚さは約25μmである。ポ
リイミドの熱膨張率は銅の熱膨張率(16×10-6
℃)と略同じであるので、熱履歴による2層フレキシブ
ルプリント基材の反りは殆ど発生しない。
【0037】次に、図4(b)に示すように、ポリイミ
ド層111に直径約30μmのスルーホール113を形
成する。その後、銅箔112の表面(ポリイミド層11
1が形成されていない面)にレジストを塗布した後、銅
箔112にメッキ用電極の一方を接続してNiの電気メ
ッキを行なう。銅箔112の表面はレジストに覆われて
いるためNiはメッキされない。メッキはスルーホール
113を埋めるようにして進んだ後、ポリイミド層11
1の表面に達すると、等方的に拡がって半球状に進みバ
ンプ104が形成される。この場合、バンプ104の高
さが約25μmになるまでメッキを行なう。その後、バ
ンプ104と半導体チップのパッドとの間のコンタクト
抵抗を安定させるため、バンプ104の表面に約2μm
のAuからなる電気メッキ層115を形成する(図4
(c)を参照)。
【0038】次に、銅箔112の表面に塗布されたレジ
ストを除去した後、図4(c)に示すように、周知の方
法により銅箔112に対してエッチングを行なって回路
パターン116を形成する。この際、回路パターン11
6は、余り引き回すことなくバンプ104の近傍に止め
ておく。その理由は、ポリイミド基材に引張力を加えて
フレキシブル回路基板に均一に張力歪みを発生させる際
に、回路パターン116が張力歪みの均一化を阻止する
事態を避けるためである。
【0039】第1の実施形態で用いたポリイミド基材の
特性を[表1]に記載する。
【0040】
【表1】
【0041】バーンイン温度を125℃、アライメント
時の温度を25℃とすると、バーンイン温度とアライメ
ント時の温度との間の温度差T1は100℃となる。S
iからなる半導体ウエハの直径L1を200mm、検査
の対象となるチップに設けられた検査用電極(パッド)
の一辺の長さL2を100μmとすると、L2/(L1
×T1)は5×10-6/℃となるため、配線基板102
と半導体ウエハとの熱膨張率差N1が5×10-6/℃以
下となるように、配線基板102の熱膨張率を選択す
る。また、剛性のリング103の熱膨張率は配線基板1
02の熱膨張率と一致させる。半導体ウエハの熱膨張率
が3.5×10-6/℃であるので、剛性リング103及
び配線基板102の熱膨張率は−1.5〜+8.5×1
-6/℃の範囲とする。
【0042】第1の実施形態においては、パッドとバン
プとの位置ずれを最小限に抑制するため、配線基板10
2としては、熱膨張率がシリコンと同じく3.5×10
-6/℃であるムライト系セラミクス(アルミナAl23
と酸化シリコンSi02 を主成分とするセラミクス)を
用い、該配線基板102の上に図1(a)に示すような
配線層を形成する。剛性リング103も熱膨張率を一致
させるためにムライト系セラミクスを用いる。
【0043】尚、第1の実施形態においては、配線基板
102及び剛性リング103を構成する材料としてムラ
イト系セラミクス(熱膨張率:3.5×10-6/℃)を
用いたが、被検査半導体基板がSiよりなる半導体ウエ
ハである場合には、配線基板102及び剛性リング10
3を構成する材料として、シリコン(熱膨張率:3.5
×10-6/℃)、ガラスセラミクス(熱膨張率:3.0
〜4.2×10-6/℃)、窒化アルミニウム(熱膨張
率:4.3〜4.5×10-6/℃)、アルミナ(熱膨張
率:7.3×10-6/℃)等を用いてもよい。
【0044】被検査半導体基板を構成する材料と、フレ
キシブル基板101を固持する剛性体(配線基板102
及び剛性リング103)を構成する材料とは、次の条件
を満足するものであればよい。すなわち、被検査半導体
基板の熱膨張率とフレキシブル基板を固持する剛性体の
熱膨張率との差をN1、被検査半導体基板の径(円形の
場合は直径であり、矩形の場合には対角線長である)を
L1、被検査半導体基板に設けられた検査用端子の短辺
(矩形のときは短い方の辺であり、正方形の場合は一辺
である)の長さをL2、検査時の温度とアライメント時
の温度との差をT1としたとき、N1<L2/(L1×
T1)の条件を満足することである。
【0045】次に、フレキシブル基板101を配線基板
102に張り付けてプローブカードを作成する。フレキ
シブル基板101を配線基板102に張り付ける固定方
法としては次の3つの方法のうちのいずれかの方法を用
いる。
【0046】以下、第1の固定方法について説明する。
【0047】フレキシブル基板101をその周縁部から
外方に均等に引っ張り、張力歪みが0.15%になるよ
うにした状態で、フレキシブル基板101を配線基板1
02と剛性リング103とによって挟持する。ここで、
張力歪みとして0.15%を採用した理由は次の通りで
ある。すなわち、フレキシブル基板101と配線基板1
02との間の熱膨張率差N=12.5×10-6/℃、バ
ーイン温度とアライメント温度との温度差T=100℃
であるため、T×N=0.125%となり、張力歪みの
値をT×Nの値以上にするためである。図5(a)は引
張応力と張力歪みとの関係を示し、図5(b)は温度と
弾性率との関係を示している。
【0048】フレキシブル基板101上の配線パターン
及びバンプ位置は引っ張りにより生成される張力歪みを
考慮して予め0.15%程度縮小して形成しておく。フ
レキシブル基板101、配線基板102及び剛性リング
103の固定は、接着剤又は図1に示すような螺子10
6によって行なう。
【0049】以下、第2の固定方法について説明する。
【0050】フレキシブル基板101、配線基板102
及び剛性リング103を175℃に加熱した状態で、こ
れらを接着剤又は螺子106によって固定する。この
際、ポリイミドを基材とするフレキシブル基板101は
常温(25℃)の時に比べて0.24%、配線基板10
2及び剛性リング103は0.05%それぞれ膨張して
いる。従って、この状態でフレキシブル基板101、配
線基板102及び剛性リング103を固定した後に、こ
れらを常温に冷却すると、フレキシブル基板101の収
縮は剛性の強い配線基板102及び剛性リング103に
支配され、フレキシブル基板101は剛性リング103
に周囲から引っ張られ、0.19%の張力歪みを内在し
た状態になる。図6はフレキシブル基板101を構成す
るポリイミドと配線基板102及び剛性リング103を
構成するセラミックとにおける熱膨張率の温度依存性を
示している。
【0051】第2の固定方法においても、フレキシブル
基板101上の配線パターン及びバンプ位置は引っ張り
により生成される張力歪みを考慮して予め0.19%縮
小して形成しておく。また、加熱による収縮を最小限に
抑えるために、短時間の間に固定及び冷却を行なうこと
が好ましい。第2の固定方法は第1の固定方法に比べ
て、フレキシブル基板101を周囲から均等に引っ張っ
てフレキシブル基板101に均一な張力歪みを発生させ
る難しさがない。
【0052】尚、フレキシブル基板101、配線基板1
02及び剛性リング103を175℃に加熱してフレキ
シブル基板101を固定したが、加熱温度はこれに限ら
れず、次のものでもよい。すなわち、常温におけるフレ
キシブル基板101と配線基板102及び剛性リング1
03との熱膨張率の差をNとし、プローブカードと半導
体ウェハとをアライメントするときの温度と半導体ウェ
ハに対して検査をするときの温度との温度差をTとした
とき、フレキシブル基板101の張力歪みがアライメン
ト時の温度において面内でほぼ均一にT×N以上になる
ようにする。従って、本実施形態においては、125℃
以上の温度に加熱しておけば十分である。加熱温度の上
限については、ポリイミド基材のガラス転移温度299
℃以下の温度が好ましく、加熱による収縮がポリイミド
基材に発生し難い200℃以下の温度がより好ましい。
【0053】以下、第3の固定方法について説明する。
【0054】まず、常温においてフレキシブル基板10
1を配線基板102及び剛性リング103に張り合わせ
た後、これらを300℃まで加熱し、加熱状態で30分
放置した後、常温に冷却する。これによりフレキシブル
基板101を構成するポリイミド基板は0.13%の加
熱収縮を起こす。この加熱収縮は、ポリイミド基板の周
縁部が配線基板102及び剛性リング103に固定され
た状態で起きるため、常温に冷却した際にも面内におけ
る寸法収縮は発生せず、ポリイミド基板は0.13%の
張力歪みを内在した状態となる。図7はポリイミド基材
の加熱温度と加熱収縮率との関係を示している。
【0055】第3の固定方法は、フレキシブル基板10
1を配線基板102及び剛性リング103に張り合わせ
た後に、フレキシブル基板101に加熱収縮を起こさせ
るため、第1及び第2の固定方法に比べて寸法シフトが
ないので、フレキシブル基板101の伸び縮みを考慮し
て配線パターン及びバンプの位置を予め縮小したり拡大
したりする必要はない。
【0056】また、フレキシブル基板101の固定に接
着剤を用いる場合には、剛性リング103を省略して、
フレキシブル基板101を配線基板101に直接接着し
てもよい。
【0057】以下、前記のように構成されたプローブカ
ードを用いて行なう検査方法について説明する。
【0058】図2(a),(b)はプローブカード12
0と半導体ウエハ124とのアライメントを行なうアラ
イメント装置を示しており、(a)は平面図、(b)は
側面図である。
【0059】図2において、121は半導体ウエハ12
4が載置される真空チャックであって、真空チャック1
21は、その上面に設けられた複数の穴より真空引きを
して半導体ウエハ124を固定する。また、真空チャッ
ク121は、その内部にヒーター121a及び温度感知
装置(図示せず)を有しており、半導体ウエハ124の
温度をコントロールできる。また、図2において、12
2はチャック121と同じくウェハステージ123上に
固定されたプローブカードアライメント用カメラであっ
て、該カメラ122はプローブカード120のバンプ1
25面を捕らえる。また、126はプローブカード12
0と同じくプローブカードステージ127に取り付けら
れたウエハアライメント用カメラであって、該カメラ1
26は半導体ウエハ124のアライメント及びパッド位
置の検出を行なう。
【0060】まず、真空チャック121上に取り付けら
れたプローブカードアライメント用カメラ122及び画
像認識装置(図示せず)によってプローブカード120
のバンプ125の位置及び高さを認識する。プローブカ
ード120が真空チャック121の上面と平行でない場
合には、プローブカード120は真空チャック121の
上面と平行になるように自動調整される。
【0061】真空チャック121上に運ばれてきた半導
体ウエハ124のX軸,Y軸及びθの3軸は、ウエハア
ライメント用カメラ126を用いてX軸制御モータ12
9、Y軸制御モータ128及びθ制御モータ130によ
ってアライメントされ、半導体ウェハ124がプローブ
カード120の真下に移動すると、Z軸制御機構131
により真空チャック121が上昇し、半導体ウェハ12
4はプローブカード120とコンタクトする。通常はこ
の状態で半導体ウェハ124に対して電気特性の測定を
行なう。高温下で半導体ウェハ124に対して電気特性
の測定を行なう場合には、真空チャック121のヒータ
121aに通電して真空チャック121及び半導体ウェ
ハ114を加熱する。プローブカード120も半導体ウ
エハ124から伝わる熱によって加熱される。しかし、
前述したようにプローブカード120を構成するフレキ
シブル回路基板101は常温で張力歪みを持った状態で
剛性リング103に固定されているため、フレキシブル
回路基板101の張力歪みが緩和されるだけであって、
フレキシブル回路基板101が膨張して弛むことはな
い。従って、従来のプローブカードのように、バンプが
パッド上で滑ったりバンプがパッドからずれてしまうよ
うな事態は起きない。
【0062】第1の実施形態に係るプローブカード12
0によると、熱膨張率の比較的大きいフレキシブル基板
101は、熱膨張率が半導体ウェハと比較的近い配線基
板102及び剛性リング103に常温において一様な張
力歪みを持った状態で固定されているので、プローブカ
ード120が加熱された状態においてもプローブカード
120における弛み及びバンプとパッドとのズレが生じ
ない。
【0063】(第2の実施形態)図3(a),(b)は
本発明の第2の実施形態に係るプローブカードの構造を
示している。
【0064】第2の実施形態においては、フレキシブル
基板101は第1の実施形態と同様である。第2の実施
形態の特徴は、フレキシブル基板101を保持する剛性
リング140の熱膨張率がフレキシブル基板101の熱
膨張率よりも大きい点と、剛性リング140にヒータ1
41を設けた点とである。ヒータ141は剛性リング1
40に内蔵してもよいし、剛性リング140の表面に貼
着してもよい。第2の実施形態に係るプローブカードに
おいては、フレキシブル基板101は接着剤143によ
って剛性リング140に固定されている。
【0065】剛性リング140を構成する材料としては
アルミニウムを用いる。アルミニウムの熱膨張率は2
3.5×10-6/℃であって、フレキシブル基板101
を構成するポリイミドの16×10-6/℃よりも大き
い。
【0066】尚、剛性リング140を構成する材料とし
ては、アルミニウムのほかに、銅(熱膨張率:17.0
×10-6/℃)等のように、フレキシブル基板101よ
りも熱膨張率が大きい剛性の材料を用いることができ
る。
【0067】以下、第2の実施形態に係るプローブカー
ドの製造方法について説明する。
【0068】まず、常温において、フレキシブル基板1
01を剛性リング140に固定した後、ヒータ141に
通電することにより剛性リング140を所定の温度に加
熱して熱膨張させる。剛性リング140の温度は、剛性
リング140とフレキシブル基板101との間に挟み込
まれた温度センサ142によって検出し、該温度センサ
142が検出した温度に基づき、温度制御装置144が
ヒータ141に流す電流を制御することにより剛性リン
グ140の温度は制御される。剛性リング140の熱膨
張によりフレキシブル基板101は外側に引っ張られる
ので、フレキシブル基板101は相似形に拡がる。
【0069】剛性リング140に対して125℃の加熱
を行なった場合、常温と加熱温度の間の100℃の温度
差により剛性リング140は0.235%膨張し、フレ
キシブル基板101も全体に0.235%引っ張られ
る。これにより、フレキシブル基板101は0.235
%の張力歪みを持った状態となる。半導体ウェハに対し
て125℃において測定する場合、半導体ウェハは0.
035%膨張するので、フレキシブル基板101は、予
めフレキシブル基板101と半導体ウェハとの間の熱膨
張率の差(0.235%−0.035%)つまり0.2
%だけ縮小して形成しておく。この状態で第1の実施形
態と同様にして、プローブカードのバンプ高さのアライ
メントと位置検出とを行なう。
【0070】次に、半導体ウエハのアライメントを行な
ってプローブカードと半導体ウェハとの電気的な接続を
行なう。その後、半導体ウエハを125℃に加熱して
も、フレキシブル基板101は、本来ならばその熱膨張
率のために約0.16%膨張するが、0.235%の張
力歪みを持っているので、熱膨張率がこの値を越えない
限り、張力歪みが緩和されるだけであって、フレキシブ
ル基板101の膨張及び弛みは生じない。従って、バン
プとパッドとの間の位置ずれは起きない。
【0071】第2の実施形態に係るプローブカードによ
ると、熱膨張率の比較的大きいフレキシブル基板101
を、該フレキシブル基板101の熱膨張率よりも大きい
熱膨張率を有する剛性リング140に固定すると共に、
剛性リング140を加熱してフレキシブル基板101を
外側に引っ張っておくことにより、プローブカードが加
熱された状態においてもプローブカードに弛みを生じさ
せることなくプロービングすることができる。
【0072】尚、フレキシブル基板101を保持する剛
性リング140としては、充分な剛性があればその形状
は問わないが、薄膜化及び軽量化を考慮すると円形が好
ましい。円形にすることにより剛性リング140の各点
に働く力は均一になるので、剛性リング140の形状に
歪みが生じない。
【0073】(第3の実施形態)図8は、本発明の第3
の実施形態に係るプローブカードの断面図である。
【0074】図8において、151はフレキシブル基
板、152は遍在型の異方性導電ゴムシート、153は
セラミクスからなる配線基板、154はSiからなる半
導体ウエハ、155は半導体ウェハ154を保持する剛
性の保持板、156は異方性導電ゴムシート152の撓
み、157は半導体ウェハ154に形成されたパッド、
159はフレキシブル基板151に形成されたバンプで
ある。
【0075】図9(a),(b)は第3の実施形態に係
るプローブカードの製造工程を示す断面図である。図9
(a),(b)において、161は上金型、162は下
金型、163は上金型161に埋め込まれた磁性体、1
64は下金型162に埋め込まれた磁性体、165はA
u/Niボール、166はAu/Niボール165が充
填されたシリコーンゴム、167は上金型161に設け
られた位置及び高さを合わせるための突起である。
【0076】以下、図8に示した遍在型の異方性導電ゴ
ム152の製造方法について説明する。
【0077】まず、図9(a)に示すように、ゴムシー
ト形成用の上金型161及び下金型162を用意する。
金型の材質としては非磁性体材料の樹脂金型を用いる。
上金型161及び下金型162における互いに対向する
部位に磁性体埋め込み用の穴を形成し、この磁性体埋め
込み用の穴に磁性体163,164を埋め込む。上金型
161における磁性体163を埋め込む部分及びその周
辺部は他の部分よりも窪むように形成する。上金型16
1と下金型162との隙間の大きさは、磁性体163の
埋め込み部で500μm、その他の部分で200μmと
する。
【0078】次に、未硬化のシリコーンゴム166中に
所定量の導電粒子としてのAu/Niボール165を散
在させたものを上金型161と下金型162とで挟持す
る。Au/Niボール165としては、直径10μmの
Niボールの表面に約1μmの金メッキを施したものを
用いる。この状態で上金型161及び下金型162の外
側から磁石によって磁場を与える。このようにすると、
シリコーンゴム166中に散乱したAu/Niボール1
65は、上金型161及び下金型162に埋め込まれた
磁性体163,164の磁場により、これら磁性体16
3,164同士を連続させるように鎖状に遍在配置され
る。この際、上金型161及び下金型162に超音波振
動を与えると、Au/Niボール165はより効率的に
遍在配置される。Au/Niボール165が所定の位置
に配置された状態で、シリコーンゴム166を熱硬化さ
せると、異方性導電ゴムシート152(図9(b)を参
照)が成形される。
【0079】次に、図9(b)に示すように、下金型1
62の磁性体164を押し上げて、下金型162と異方
性導電ゴムシート152とを離脱させる。
【0080】次に、セラミクスからなる配線基板153
に形成された位置合わせ用の凹部に上金型161の突起
167を嵌合して配線基板153を上金型161に対し
てアライメントすることにより、配線基板153に異方
性導電ゴムシート152を張り付ける。その後、磁性体
163を押し下げることにより、異方性導電ゴムシート
152及び配線基板153を上金型161から離脱させ
る。
【0081】次に、従来例に示した方法により作成され
たフレキシブル基板151を異方性導電ゴムシート15
2及び配線基板153に対してアライメントと張り付け
とを行なうと、プローブカードが完成する。
【0082】以下、第3の実施形態に係るプローブカー
ドを用いた試験方法について図8を参照しながら説明す
る。
【0083】まず、プローブカードの配線基板153か
ら外部に取り出された電極(図示せず)に所定の電源
(図示せず)及び信号源(図示せず)を接続する。
【0084】次に、フレキシブル基板151と、剛性の
保持板155によって保持された半導体ウエハ154と
をアライメントして、フレキシブル基板151のバンプ
159と半導体ウェハ154のパッド157との接続を
行なう。この際、各バンプ159に概ね20gの荷重が
加わるように保持板155及び配線基板153を押圧す
る。保持板155及び配線基板153に加えられた押圧
力は、異方性導電ゴムシート152の凹凸形状によって
効率良くバンプ159部分にのみ作用する。これによ
り、異方性導電ゴムシート152はAu/Niボール1
65が埋め込まれた凸状部において約20%の縦方向の
歪みを受ける。バンプ159とパッド157とのコンタ
クトを確実にするため、半導体ウエハ154側又は配線
基板153側より超音波振動を与え、バンプ159のパ
ッド157への食い込みを確実にする。
【0085】次に、半導体ウェハ154又は系全体を試
験温度の125℃まで加熱する。この加熱により、各材
料は熱膨張を起こす。加熱時の室温(25℃)時に対す
る膨張率は、ポリイミドを基板とするフレキシブル基板
151で0.16%、セラミクスからなる配線基板15
3及びSiからなる半導体ウェハ154で0.035%
となる。このため、8インチの半導体ウェハ154にお
ける中心部と周縁部との間でフレキシブル基板151に
対して125μmの熱膨張率差が生じてしまう。
【0086】しかしながら、フレキシブル基板151
は、バンプ159によって半導体ウエハ154に押し付
けられた状態であるため、フレキシブル基板151と半
導体ウェハ154との間の熱膨張率差は、フレキシブル
基板151におけるバンプ159同士の間の撓み156
によって吸収される。このため、半導体ウエハ154の
周縁部においてもパッド157とバンプ159との位置
ズレを生じない。
【0087】次に、前記のようにして接続されたプロー
ブカード及び半導体ウエハに、配線基板153の配線層
に接続された電源又は信号源より電源電圧又は信号を印
加した状態で高温における試験を行なう。この際、異方
性導電性ゴムシート152は1%程度膨張するが、異方
性導電性ゴムシート152は引張(圧縮)弾性率が0.
14kg/mm2 であって非常に小さく剛体と見なすこ
とができる配線基板153に固定されているため、異方
性導電性ゴムシート152の熱膨張による変位は配線基
板153により十分に抑制できる。
【0088】以上説明したように、第3の実施形態に係
るプローブカードは、バンプ159を有するフレキシブ
ル基板151と、凹凸形状の異方性導電ゴムシート15
2と、配線を有する配線基板153とからなるので、温
度変化に対してもバンプ159とパッド157との位置
ズレを生じないプロービングが可能となる。また、加圧
部分に弾性体であるシリコーンゴムを用いたことによ
り、半導体ウエハ154表面の凹凸及びバンプ高さのバ
ラツキを吸収することができる。さらに、シリコーンゴ
ムに凹凸を設けたことにより、バンプ159とパッド1
57との間に効率よく押圧力を作用させることができる
ため、全体としての押圧力を低減できるので、プロービ
ング装置全体の構成をより簡単にできる。
【0089】尚、第3の実施形態においては、異方性導
電ゴムシート152として、遍在型の異方性導電ゴム
(所定箇所にのみ導電粒子を遍在させた異方性導電ゴ
ム)を用いたが、セラミックスからなる多層の配線基板
153とフレキシブル基板151とを電気的に接続する
ためには遍在型でなくてもよい。多層の配線基板153
とフレキシブル基板151の端子電極とが所定箇所以外
の箇所で導通しないよう、少なくともいずれか一方の基
板の端子以外の箇所を絶縁層で覆う等の対策を講じるな
らば、分散型の異方性導電ゴムを用いることができる。
また、端子電極の出っ張りを利用すれば、加圧型異方性
導電ゴム(加圧された箇所のみ導通する異方性導電ゴ
ム)を用いることもできる。
【0090】また、フレキシブル基板151の電流密度
に比べて異方性導電ゴムシート152の許容電流密度が
小さい場合でも、図8に示すようなピッチ変換158を
すると共にフレキシブル基板151上の配線層(図4に
おける回路パターン116)の面積を大きくとって、フ
レキシブル基板151上の配線層と異方性導電ゴムシー
ト152とをより広い面積で導通させることにより、大
きな電流を狭いピッチで半導体ウェハに供給することが
できる。
【0091】(第4の実施形態)図10(a)は本発明
の第4の実施形態に係るプローブカードの断面図であ
る。
【0092】図10(a)において、153はセラミク
スからなる配線基板、152は異方性導電ゴムシートで
あって、これらは第3の実施形態と同様である。配線基
板153及び異方性導電ゴムシート152の製造方法、
及び半導体ウェハと配線基板との接続方法についても第
3の実施形態と同様である。
【0093】第4の実施形態の特徴は、異方性導電ゴム
シート152上にバンプ170を直接に設けた点であ
る。異方性導電ゴムシート152のバンプ170は、A
u/NiボールのAuメッキ層の上にのみCuを無電解
メッキすることにより形成される。このようにして作成
された異方性導電ゴムシート152は、パッド表面に形
成されたアルミナ膜よりなる保護膜を破り易いので、良
好なコンタクト特性を得ることができる。
【0094】半導体ウェハに対する試験方法について
は、第3の実施形態と同様である。
【0095】以上説明したように、第4の実施形態にお
いては、異方性導電ゴムシート152上にバンプ170
を設けたため、簡単な構造によって、ウエハ状態での高
温下でのプロービングが可能となる。
【0096】尚、異方性導電ゴムシート152上へのバ
ンプ170の形成は、前記のような無電解メッキに代え
て、電界メッキでもよい、メッキの材料としては、Cu
以外に、Ni、Au、Ag、Ph又はこれらの組み合わ
せでもよい。
【0097】また、異方性導電ゴムシート152上への
バンプ170の形成はメッキに代えて、図10(b)に
示す方法で行なってもよい。すなわち、異方性導電ゴム
シート152におけるバンプ170形成領域に、比較的
大きな粒径(10μm〜数十μm)を有する金属球(又
は表面に金属がメッキされた球)171を埋め込んでお
いてもよい。この場合、金属球171は、その半分以上
の部分が異方性ゴムシート152内に埋めこまれた状態
にすると、金属球171が異方性ゴムシート152から
脱落し難いので好ましい。
【0098】(第5の実施形態)図11(a),(b)
は、第1の実施形態と第3の実施形態とが組み合わされ
た第5の実施形態に係るプローブカードを示している。
【0099】第5の実施形態(図11(a),(b))
においては、第1又は第3の実施形態と同様の部材につ
いては同一の符号を付すことにより説明は省略する。
【0100】第1の実施形態のフレキシブル基板101
及び配線基板102との間に、第3の実施形態の異方性
導電ゴムシート152を介在させることによって、フレ
キシブル基板101の熱膨張によるパッドとバンプとの
位置ズレを解消できると共に、バンプ高さのばらつきや
半導体ウエハのそり等によるバンプとパッドのコンタク
ト抵抗のばらつきの軽減及び押圧時におけるバンプへの
効率的な加圧を行なうことができる。
【0101】
【発明の効果】本発明に係る第1のプローブカードによ
ると、検査時に半導体ウェハが熱膨張すると共にフレキ
シブル基板と半導体ウェハとの間に熱膨張率の差が存在
しても、前記熱膨張率の差はフレキシブル基板における
バンプ同士の間の撓みによって吸収され、異方性導電膜
の熱膨張による変形は絶縁性基板によって抑制されるの
で、半導体ウェハの周縁部においても、プローブ端子と
半導体ウェハの検査用端子との間の位置ずれは生じな
い。
【0102】また、絶縁性基板とフレキシブル基板との
間に弾性体からなる異方性導電膜が介在しているため、
半導体ウェハの凹凸及びフレキシブル基板のプローブ端
子の高さのバラツキを吸収することができるので、半導
体ウェハの検査用端子とフレキシブル基板のプローブ端
子とは確実に接続し、接続抵抗が低減する。
【0103】第1のプローブカードにおいて、異方性導
電膜におけるフレキシブル基板の第2の端子と接してい
る領域がフレキシブル基板側に突出しているか、又は、
異方性導電膜における第1の端子と第2の端子とを導通
させる領域が他の領域よりも膜厚が大きいと、フレキシ
ブル基板を半導体ウェハに押し付ける力を効率良くプロ
ーブ端子に集中させることができるため、加圧に要する
全体の力を低減できるので、プロービング装置の構成を
簡単にすることができる。
【0104】第1のプローブカードにおいて、異方性導
電膜における第1の端子と第2の端子との間の第1の導
通領域の導通断面積が、フレキシブル基板における第2
の端子とプローブ端子との間の第2の導通領域の導通断
面積よりも大きいと、異方性導電膜における電気抵抗を
下げることができる。
【0105】本発明に係る第2のプローブカードによる
と、異方性導電膜は剛性を有する絶縁性基板に固定され
ているため、異方性導電膜の熱膨張は絶縁性基板によっ
て抑制されるので、半導体ウェハの周縁部においても、
プローブ端子と半導体ウェハの検査用端子との間の位置
ずれは生じない。また、異方性導電膜は弾性体からなる
ので、半導体ウェハの凹凸及びフレキシブル基板のプロ
ーブ端子の高さのバラツキを吸収することができ、ま
た、異方性導電膜に直接設けられたプローブ端子は半導
体ウェハの検査用端子に形成された表面保護膜を破り易
いので、プローブ端子と検査用端子との接続が確実にな
る。
【0106】第1又は第2のプローブカードにおいて、
半導体ウェハの熱膨張率と絶縁性基板の熱膨張率との
差:N1、半導体ウェハの径:L1、半導体ウェハに設
けられた検査用電極端子の短径:L2、検査時の温度と
アライメント時の温度との差:T1との間に、N1<L
2/(L1×T1)の関係が成り立っていると、半導体
ウェハの熱膨張率と絶縁性基板の熱膨張率との差が大き
くならないので、半導体ウェハの最も外側の検査用端子
とプローブカードの最も外側のプローブ端子との間の位
置ずれを確実に防止できる。
【図面の簡単な説明】
【図1】(a)は本発明の第1の実施形態に係るプロー
ブカードの斜視図であり、(b)は(a)におけるA−
A線の断面図である。
【図2】(a),(b)はプローブカードと半導体ウエ
ハとのアライメントを行なうアライメント装置を示して
おり、(a)は平面図、(b)は側面図である。
【図3】(a),(b)は本発明の第2の実施形態に係
るプローブカードを示し、(a)は分解斜視図、(b)
は斜視図である。
【図4】(a)〜(c)は前記第1の実施形態に係るプ
ローブカードのフレキシブル基板の各製造工程を示す断
面図である。
【図5】(a)は前記第1の実施形態に係るプローブカ
ードのフレキシブル基板における引張応力と張力歪みと
の関係を示す図であり、(b)は前記第1の実施形態に
係るプローブカードのフレキシブル基板における温度と
弾性率との関係を示す図である。
【図6】前記第1の実施形態に係るプローブカードのフ
レキシブル基板及び剛性リングの熱膨張率の温度依存性
を示す図である。
【図7】前記第1の実施形態に係るプローブカードのフ
レキシブル基板の温度と熱収縮率との関係を示す図であ
る。
【図8】本発明の第3の実施形態に係るプローブカード
の断面図である。
【図9】(a),(b)は前記第3の実施形態に係るプ
ローブカードの製造工程を示す断面図である。
【図10】(a)は本発明の第4の実施形態に係るプロ
ーブカードの断面図であり、(b)は前記第4の実施形
態の変形例に係るプローブカードの断面図である。
【図11】(a),(b)は本発明の第5の実施形態に
係るプローブカードを示し、(a)は分解斜視図であ
り、(b)は(a)におけるA−A線の断面図である。
【図12】(a),(b)は従来の半導体集積回路の検
査方法及びその問題点を説明する断面図である。
【符号の説明】
101 フレキシブル基板 102 配線基板 103 剛性リング 104 バンプ 106 螺子 109 外部電極 140 剛性リング 141 ヒータ 142 温度センサ 143 接着剤 144 温度制御装置 151 フレキシブル基板 152 異方性導電ゴムシート 153 配線基板 154 半導体ウェハ 157 パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浦岡 行治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 奥田 寧 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェハ上に形成されたチップの電
    気特性を検査するためのプローブカードであって、 一の主面上に形成された第1の端子と、前記第1の端子
    と電気的に接続された配線とを有する剛性の絶縁性基板
    と、 一の主面上に形成された第2の端子と、他の主面上に形
    成され前記第2の端子と電気的に接続されたプローブ端
    子とを有し、一の主面が前記絶縁性基板の一の主面と対
    向するように設けられたフレキシブル基板と、 前記絶縁性基板と前記フレキシブル基板との間に設けら
    れ、主面と垂直な方向にのみ導電性を有する弾性体より
    なる異方性導電膜とを備え、 前記フレキシブル基板は前記異方性導電膜を介して前記
    絶縁性基板に固定されており、 前記第1の端子と前記第2の端子とは前記異方性導電膜
    を介して電気的に接続されていることを特徴とするプロ
    ーブカード。
  2. 【請求項2】 前記異方性導電膜における前記フレキシ
    ブル基板の第2の端子と接している領域は前記フレキシ
    ブル基板側に突出していることを特徴とする請求項1に
    記載のプローブカード。
  3. 【請求項3】 前記異方性導電膜における前記第1の端
    子と前記第2の端子とを導通させる領域は他の領域より
    も膜厚が大きいことを特徴とする請求項1に記載のプロ
    ーブカード。
  4. 【請求項4】 前記異方性導電膜における前記第1の端
    子と前記第2の端子との間の第1の導通領域の許容電流
    密度よりも、前記フレキシブル基板における前記第2の
    端子と前記プローブ端子との間の第2の導通領域の許容
    電流密度が高く、これにより、前記第1の導通領域の導
    通断面積は前記第2の導通領域の導通断面積よりも大き
    いことを特徴とする請求項1に記載のプローブカード。
  5. 【請求項5】 半導体ウェハ上に形成されたチップの電
    気特性を検査するためのプローブカードであって、 一の主面上に形成された端子と、該端子と電気的に接続
    された配線とを有する剛性の絶縁性基板と、 一の主面が前記絶縁性基板の前記一の主面に接した状態
    で前記絶縁性基板に固定され、他の主面における前記端
    子と対応する部位にプローブ端子を有し、主面と垂直な
    方向にのみ導電性を有する弾性体からなる異方性導電膜
    とを備え、 前記端子と前記プローブ端子とは前記異方性導電膜を介
    して電気的に接続されていることを特徴とするプローブ
    カード。
  6. 【請求項6】 前記半導体ウェハの熱膨張率と前記絶縁
    性基板の熱膨張率との差をN1、前記半導体ウェハの径
    をL1、前記半導体ウェハに設けられた検査用電極端子
    の短径をL2、検査時の温度とアライメント時の温度と
    の差をT1としたとき、N1<L2/(L1×T1)の
    関係が成り立っていることを特徴とする請求項1又は5
    に記載のプローブカード。
JP363398A 1993-12-21 1998-01-12 プローブカード Expired - Lifetime JP2922486B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP363398A JP2922486B2 (ja) 1993-12-21 1998-01-12 プローブカード

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-321663 1993-12-21
JP32166393 1993-12-21
JP363398A JP2922486B2 (ja) 1993-12-21 1998-01-12 プローブカード

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6315027A Division JP2828410B2 (ja) 1993-12-21 1994-12-19 プローブカード及び半導体チップの検査方法

Publications (2)

Publication Number Publication Date
JPH10178074A true JPH10178074A (ja) 1998-06-30
JP2922486B2 JP2922486B2 (ja) 1999-07-26

Family

ID=26337260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP363398A Expired - Lifetime JP2922486B2 (ja) 1993-12-21 1998-01-12 プローブカード

Country Status (1)

Country Link
JP (1) JP2922486B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017335A3 (en) * 2001-08-13 2003-12-18 Honeywell Int Inc Systems for wafer level burn-in of electronic devices
EP1445620A1 (en) * 1999-07-14 2004-08-11 Aehr Test Systems, Inc. Wafer-level burn-in or testing method using a burn-in or test cartridge
JP2005338070A (ja) * 2004-04-27 2005-12-08 Jsr Corp シート状プローブおよびその製造方法並びにその応用
JP2008209401A (ja) * 2006-12-19 2008-09-11 Feinmetall Gmbh 電気的被検体を接触させるための接点装置とそれに必要な方法
US7700379B2 (en) 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
US8039277B2 (en) 2001-08-13 2011-10-18 Finisar Corporation Providing current control over wafer borne semiconductor devices using overlayer patterns
KR20140099179A (ko) 2011-12-06 2014-08-11 엘피노트 테크놀로지 가부시키가이샤 프로브 카드용의 범프 부착 멤브레인 시트, 프로브 카드 및 프로브 카드용의 범프 부착 멤브레인 시트의 제조방법
KR101493901B1 (ko) * 2014-10-28 2015-02-17 (주)인아에스시 반도체 패키지 테스트용 유연성 실리콘 부싱 소켓
WO2024004205A1 (ja) * 2022-07-01 2024-01-04 日本電子材料株式会社 プローブカード

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891798B2 (ja) 2001-06-19 2007-03-14 松下電器産業株式会社 プローブ装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1445620A1 (en) * 1999-07-14 2004-08-11 Aehr Test Systems, Inc. Wafer-level burn-in or testing method using a burn-in or test cartridge
US8129253B2 (en) 2001-08-13 2012-03-06 Finisar Corporation Providing current control over wafer borne semiconductor devices using trenches
JP2005500688A (ja) * 2001-08-13 2005-01-06 ハネウェル・インターナショナル・インコーポレーテッド 電子デバイスのウェハレベルバーンイン用システム
US7190184B2 (en) 2001-08-13 2007-03-13 Finisar Corporation Systems for wafer level burn-in of electronic devices
US7662650B2 (en) 2001-08-13 2010-02-16 Finisar Corporation Providing photonic control over wafer borne semiconductor devices
US7700379B2 (en) 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
US8039277B2 (en) 2001-08-13 2011-10-18 Finisar Corporation Providing current control over wafer borne semiconductor devices using overlayer patterns
WO2003017335A3 (en) * 2001-08-13 2003-12-18 Honeywell Int Inc Systems for wafer level burn-in of electronic devices
JP2005338070A (ja) * 2004-04-27 2005-12-08 Jsr Corp シート状プローブおよびその製造方法並びにその応用
JP2008209401A (ja) * 2006-12-19 2008-09-11 Feinmetall Gmbh 電気的被検体を接触させるための接点装置とそれに必要な方法
KR20140099179A (ko) 2011-12-06 2014-08-11 엘피노트 테크놀로지 가부시키가이샤 프로브 카드용의 범프 부착 멤브레인 시트, 프로브 카드 및 프로브 카드용의 범프 부착 멤브레인 시트의 제조방법
US9642255B2 (en) 2011-12-06 2017-05-02 Elfinote Technology Corporation Membrane sheet with bumps for probe card, probe card and method for manufacturing membrane sheet with bumps for probe card
KR101493901B1 (ko) * 2014-10-28 2015-02-17 (주)인아에스시 반도체 패키지 테스트용 유연성 실리콘 부싱 소켓
WO2024004205A1 (ja) * 2022-07-01 2024-01-04 日本電子材料株式会社 プローブカード

Also Published As

Publication number Publication date
JP2922486B2 (ja) 1999-07-26

Similar Documents

Publication Publication Date Title
JP2828410B2 (ja) プローブカード及び半導体チップの検査方法
KR0140034B1 (ko) 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
US6215321B1 (en) Probe card for wafer-level measurement, multilayer ceramic wiring board, and fabricating methods therefor
US6094059A (en) Apparatus and method for burn-in/testing of integrated circuit devices
JP2000306961A (ja) プローブカード及び半導体装置の試験方法
JP2922486B2 (ja) プローブカード
JP3108398B2 (ja) プローブカードの製造方法
JP2796070B2 (ja) プローブカードの製造方法
JP3878449B2 (ja) 半導体装置の製造方法
JP3307823B2 (ja) 電子部品検査用接触体の製造方法
JP2715793B2 (ja) 半導体装置及びその製造方法
JP2001056347A (ja) コンタクト部品及びその製造方法
JP3897498B2 (ja) 検査用基板及び検査方法
JPH09297154A (ja) 半導体ウエハの検査方法
JP2004020209A (ja) プローブカード
JP3337922B2 (ja) 半導体装置及びその製造方法
JP2976322B2 (ja) プローブ装置
JPH09159694A (ja) Lsiテストプローブ装置
JP2000002746A (ja) プローブ構造
JPH0783953A (ja) 回路基板検査用プローブおよびこれを備えた回路基板検査システム並びに回路基板検査用プローブの製造方法
JP3707857B2 (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法
JP2004245671A (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JP3604250B2 (ja) 半導体装置実装体
KR19980025889A (ko) 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조
JP2002313854A (ja) ウェハ一括型測定検査用プローブカード及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 15

EXPY Cancellation because of completion of term