JPH10177505A - Emulator device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide an emulator device capable of detecting the unauthorized access to a memory by constituting the device so that the device can measure memory access hysteresis at every task of a multitask program. SOLUTION: The ID of a task for which memory access hysteresis recording the hysteresis of access to an emulation memory 15 is to be left is stored in an executed task ID designating register 24. When the ID coincides with the ID of a task being executed latched by a data latch 23, a data comparator circuit 25 outputs a coincidence signal. Upon receiving the coincidence signal, a control circuit 19 acquires an address in the emulation memory 15 which is accessed by a task being executed and sets a flag to the bit corresponding to the address in a memory 20 for measurement.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明はマイクロコンピュ
ータ等のプログラム開発を支援するエミュレータ装置に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an emulator device for supporting program development of a microcomputer or the like.

【０００２】[0002]

【従来の技術】図３はエミュレータ装置を用いたプログ
ラム開発システムを示す構成図である。図において、１
はホストコンピュータ、２はマイクロコンピュータ等の
プログラム開発において開発中のプログラムの誤りを発
見して修正するために用いられるエミュレータ装置、３
は開発対象となるマイクロコンピュータを搭載したター
ゲットボード、４はホストコンピュータ１とエミュレー
タ装置２との間でデータを送受信するために設けた通信
ケーブル、５はエミュレータ装置２をターゲットボード
３に電気的に接続するプローブである。エミュレータ装
置２とターゲットボード３とは、プローブ５の先端をタ
ーゲットボード３のソケットに挿入することにより電気
的に接続される。2. Description of the Related Art FIG. 3 is a block diagram showing a program development system using an emulator device. In the figure, 1
A host computer; 2, an emulator device used for finding and correcting errors in a program under development in the development of a program such as a microcomputer;
Is a target board on which a microcomputer to be developed is mounted, 4 is a communication cable provided for transmitting and receiving data between the host computer 1 and the emulator device 2, and 5 is a device for electrically connecting the emulator device 2 to the target board 3. Probe to connect. The emulator device 2 and the target board 3 are electrically connected by inserting the tip of the probe 5 into a socket of the target board 3.

【０００３】次に動作について説明する。ホストコンピ
ュータ１上でデバッガ（デバッグ用プログラム）を起動
し、このデバッガを操作することによりエミュレータ装
置２を制御する。ホストコンピュータ１とエミュレータ
装置２との間は通信ケーブル４で接続されており、この
通信ケーブル４を介してコマンドやデータの送受信を行
う。Next, the operation will be described. A debugger (a debugging program) is started on the host computer 1 and the emulator device 2 is controlled by operating the debugger. The host computer 1 and the emulator device 2 are connected by a communication cable 4 and transmit and receive commands and data via the communication cable 4.

【０００４】エミュレータ装置２は、ターゲットボード
３に搭載されたマイクロコンピユータで使用するプログ
ラムの開発において、作成したプログラムの誤り等を発
見して修正するデバッグ作業を行う際に使用する。エミ
ュレータ装置２には、作成したプログラムのデバッグを
行うための機能の一つとして、プログラムの実行によっ
てメモリがアクセスされたかどうかの履歴を残す機能が
ある。The emulator device 2 is used for developing a program used by a microcomputer mounted on the target board 3 and performing a debugging operation for finding and correcting errors in the created program. The emulator device 2 has a function of leaving a history of whether or not the memory has been accessed by executing the program, as one of the functions for debugging the created program.

【０００５】図４はエミュレータ装置２の詳細を示すブ
ロック構成図である。図において、１２はプログラム開
発の対象となるマイクロコンピュータ、１３はアドレス
信号を伝送するアドレスバス、１４はデータ信号を伝送
するデータバス、１５はホストコンピュータ１から通信
インターフェイス回路１６およびモニタ回路１７を介し
て転送されて来たデバッグ対象プログラムを格納すると
ともに、マイクロコンピュータ１２上でデバッグ対象プ
ログラムを走らせた場合に当該プログラムがアクセスす
るエミュレーションメモリ、１６はホストコンピュータ
１とモニタ回路１７との間の通信を制御する通信インタ
ーフェイス回路、１７はホストコンピュータ１が発行す
るコマンドを解釈し、解釈結果に応じた処理を実行する
モニタ回路、１８はプログラムの実行によってマイクロ
コンピュータ１２がエミュレーションメモリ１５にアク
セスしたかどうかの履歴を残すためのメモリアクセス履
歴計測回路である。FIG. 4 is a block diagram showing the details of the emulator device 2. In the figure, 12 is a microcomputer for which a program is to be developed, 13 is an address bus for transmitting address signals, 14 is a data bus for transmitting data signals, and 15 is a host computer 1 via a communication interface circuit 16 and a monitor circuit 17. An emulation memory which stores the transferred debug target program and which is accessed when the debug target program is run on the microcomputer 12. The emulation memory 16 communicates between the host computer 1 and the monitor circuit 17. A communication interface circuit for controlling; 17 a monitor circuit for interpreting a command issued by the host computer 1 and executing a process according to the interpretation result; and 18 a microcomputer for emulating the microcomputer by executing a program. A memory access history measuring circuit for leaving whether a history accessed the pulley 15.

【０００６】メモリアクセス履歴計測回路１８は、制御
回路１９および計測用メモリ２０から成る。制御回路１
９は、モニタ回路１７から送られて来る、実行中のプロ
グラムがエミュレーションメモリ１５をアクセスした履
歴であるメモリアクセス履歴を残すか否かという情報を
受信し、メモリアクセス履歴を残す必要がある場合には
その旨を記憶しておく。そして、アドレスバス１３に出
力されるアドレスを検出してメモリアクセス情報を出力
する。計測用メモリ２０は、制御回路１９が出力するメ
モリアクセス情報を格納できるようにするために、各ビ
ットがエミュレーションメモリ１５の各アドレスに１対
１に対応付けられている。[0006] The memory access history measuring circuit 18 comprises a control circuit 19 and a measuring memory 20. Control circuit 1
Reference numeral 9 denotes a case where the information received from the monitor circuit 17 as to whether or not a memory access history, which is a history of a program being executed accessing the emulation memory 15, is to be retained, is required to retain the memory access history. Stores that effect. Then, it detects an address output to the address bus 13 and outputs memory access information. Each bit of the measurement memory 20 is associated with each address of the emulation memory 15 on a one-to-one basis so that the memory access information output from the control circuit 19 can be stored.

【０００７】次に動作について説明する。マイクロコン
ピュータ１２上で走るデバッグ対象プログラムがエミュ
レーションメモリ１５をアクセスした履歴であるメモリ
アクセス履歴を残す必要がある場合、その旨の指示をホ
ストコンピュータ１からエミュレータ装置２に転送す
る。メモリアクセス履歴を残す指示は、通信インターフ
ェイス回路１６およびモニタ回路１７を介してメモリア
クセス履歴計測回路１８に伝達され、メモリアクセス履
歴計測回路１８に設けた制御回路１９に記憶される。Next, the operation will be described. If the debug target program running on the microcomputer 12 needs to leave a memory access history that is a history of accessing the emulation memory 15, an instruction to that effect is transferred from the host computer 1 to the emulator device 2. The instruction to leave the memory access history is transmitted to the memory access history measurement circuit 18 via the communication interface circuit 16 and the monitor circuit 17, and stored in the control circuit 19 provided in the memory access history measurement circuit 18.

【０００８】初期状態では計測用メモリ２０の全ビット
を“０”に設定しておく。この状態でマイクロコンピュ
ータ１２上でデバッグ対象プログラムを走らせると、こ
のプログラムはエミュレーションメモリ１５をアクセス
する。このときマイクロコンピュータ１２は、アドレス
バス１３に、アクセスするエミュレーションメモリ１５
のアドレスを出力する。アドレスバス１３に出力された
アドレスは制御回路１９が取り込み、対応する計測用メ
モリ２０のビットを“１”にセットする。In the initial state, all bits of the measurement memory 20 are set to "0". When the debug target program is run on the microcomputer 12 in this state, the program accesses the emulation memory 15. At this time, the microcomputer 12 accesses the address bus 13 to access the emulation memory 15.
Output the address of The address output to the address bus 13 is fetched by the control circuit 19, and the corresponding bit of the measurement memory 20 is set to "1".

【０００９】メモリアクセス履歴の計測は、プログラム
の実行終了後、計測用メモリ２０の各ビットの状態を検
査することにより行う。上述したように、計測用メモリ
２０の各ビットはエミュレーションメモリ１５の各アド
レスに１対１に対応しているから、あるビットが“１”
であることは、エミュレーションメモリ１５の対応する
アドレスがアクセスされたことを意味し、“０”である
ことはアクセスされなかったことを意味する。The measurement of the memory access history is performed by checking the state of each bit of the measurement memory 20 after the execution of the program is completed. As described above, since each bit of the measurement memory 20 has a one-to-one correspondence with each address of the emulation memory 15, a certain bit is "1".
Means that the corresponding address of the emulation memory 15 has been accessed, and "0" means that it has not been accessed.

【００１０】[0010]

【発明が解決しようとする課題】従来のエミュレータ装
置は以上のように構成されているので、デバッグ対象プ
ログラムがマルチタスクプログラムの場合であっても個
々のタスクを識別しないから、各タスクごとのメモリア
クセス履歴を計測することができないという課題があっ
た。この結果、あるタスクが別のタスクのメモリ領域を
不正にアクセスしていてもそれを検出することができな
いという課題があった。Since the conventional emulator device is configured as described above, even if the program to be debugged is a multi-task program, it does not identify individual tasks. There was a problem that the access history could not be measured. As a result, there is a problem that even if a certain task illegally accesses a memory area of another task, it cannot be detected.

【００１１】この発明は上記のような課題を解決するた
めになされたもので、マルチタスクプログラムの各タス
クごとのメモリアクセス履歴を計測できるようにして、
メモリの不正アクセスを検出できるようにしたエミュレ
ータ装置を得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and has been made to measure a memory access history for each task of a multitask program.
It is an object of the present invention to obtain an emulator device capable of detecting unauthorized access to a memory.

【００１２】[0012]

【課題を解決するための手段】請求項１記載の発明に係
るエミュレータ装置は、マルチタスクプログラムを構成
する特定のタスクが実行中にエミュレーションメモリを
アクセスすると、アクセスしたアドレスをメモリアクセ
ス記録手段が取得し、計測用メモリの前記エミュレーシ
ョンメモリのアドレスと１対１に対応するビットにフラ
グを立てるものである。According to the first aspect of the present invention, when the emulation memory is accessed during execution of a specific task constituting the multitask program, the memory access recording means acquires the accessed address. Then, a flag is set in a bit corresponding to the address of the emulation memory of the measurement memory in a one-to-one correspondence.

【００１３】請求項２記載の発明に係るエミュレータ装
置は、タスクＩＤ指定手段にエミュレーションメモリへ
のアクセスの履歴を記録したメモリアクセス履歴を残す
べきタスクの識別番号を格納し、実行タスク検出手段に
より実行中のマルチタスクプログラムの中から前記タス
クＩＤ指定手段に格納した識別番号を有するタスクを検
出し、検出したタスクが実行中にアクセスする前記エミ
ュレーションメモリ中のアドレスを制御回路が取得し、
そのアドレスに対応する計測用メモリ中のビットにフラ
グを立てるものである。[0013] In the emulator apparatus according to the second aspect of the present invention, the task ID designating means stores the identification number of the task for which the memory access history that records the history of access to the emulation memory should be left, and executes the task by the executed task detecting means. A control circuit detects a task having an identification number stored in the task ID designating means from among the multitask programs therein, and acquires an address in the emulation memory to be accessed during execution of the detected task,
A flag is set for a bit in the measurement memory corresponding to the address.

【００１４】請求項３記載の発明に係るエミュレータ装
置は、タスクＩＤ指定手段にエミュレーションメモリへ
のアクセスの履歴を記録したメモリアクセス履歴を残さ
ないタスクの識別番号を格納し、実行タスク検出手段が
実行中のマルチタスクプログラムの中から前記タスクＩ
Ｄ指定手段に格納されていない識別番号を有するタスク
を検出し、検出したタスクが実行中にアクセスする前記
エミュレーションメモリ中のアドレスを制御回路が取得
し、そのアドレスに対応する計測用メモリ中のビットに
フラグを立てるものである。In the emulator apparatus according to the third aspect of the present invention, the task ID designating means stores an identification number of a task that does not leave a memory access history that records a history of access to the emulation memory, and the executed task detecting means executes the task. Task I from the multitask program
The control circuit obtains an address in the emulation memory to be accessed during execution of the detected task by detecting a task having an identification number that is not stored in the D designation means, and a bit in the measurement memory corresponding to the address. Flag.

【００１５】請求項４記載の発明に係るエミュレータ装
置は、第１から第ｎタスクＩＤ指定手段にエミュレーシ
ョンメモリへのアクセスの履歴を記録したメモリアクセ
ス履歴を残すべきタスクの識別番号を格納し、第１から
第ｎ実行タスク検出手段が実行中のマルチタスクプログ
ラムの中から前記第１から第ｎタスクＩＤ指定手段に格
納した識別番号を有するタスクを検出し、検出したタス
クが実行中にアクセスする前記エミュレーションメモリ
中のアドレスを第１から第ｎ制御回路が取得し、当該タ
スクに対応する前記計測用メモリ中の、前記エミュレー
ションメモリのアドレスに対応するビットにフラグを立
てるものである。According to a fourth aspect of the present invention, in the emulator apparatus, the first to the n-th task ID designating means stores the identification number of the task for which the memory access history recording the history of the access to the emulation memory is to be left. The task having the identification number stored in the first to nth task ID designation means is detected from the multitask programs being executed by the first to nth execution task detection means, and the detected task accesses during execution. The first to n-th control circuits acquire addresses in the emulation memory, and flag a bit corresponding to the address of the emulation memory in the measurement memory corresponding to the task.

【００１６】[0016]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるエ
ミュレータ装置を示すブロック構成図である。図におい
て、２はエミュレータ装置、１２はプログラム開発の対
象となるマイクロコンピュータ、１３はアドレス信号を
伝送するアドレスバス、１４はデータ信号を伝送するデ
ータバス、１５はホストコンピュータから通信インター
フェイス回路１６およびモニタ回路１７を介して転送さ
れて来たデバッグ対象のマルチタスクプログラムを格納
するとともに、マイクロコンピュータ１２上でデバッグ
対象のマルチタスクプログラムを走らせたときに実行中
のタスクがアクセスするエミュレーションメモリ、１６
はホストコンピュータとモニタ回路１７との間の通信を
制御する通信インターフェイス回路、１７はホストコン
ピュータが発行したコマンドを解釈し、解釈結果に応じ
た処理を実行するモニタ回路である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a block diagram showing an emulator apparatus according to Embodiment 1 of the present invention. In the figure, 2 is an emulator device, 12 is a microcomputer for which a program is to be developed, 13 is an address bus for transmitting address signals, 14 is a data bus for transmitting data signals, and 15 is a communication interface circuit 16 and a monitor from a host computer. An emulation memory for storing the multitask program to be debugged transferred via the circuit 17 and accessing the task being executed when the multitask program to be debugged is run on the microcomputer 12;
Is a communication interface circuit that controls communication between the host computer and the monitor circuit 17, and 17 is a monitor circuit that interprets a command issued by the host computer and executes processing according to the interpretation result.

【００１７】１８はプログラムの実行によってマイクロ
コンピュータ１２がエミュレーションメモリ１５にアク
セスしたかどうかの履歴を残すためのメモリアクセス履
歴計測回路である。１９はデータ比較回路２５が出力す
る、実行中のタスクがエミュレーションメモリ１５をア
クセスした履歴であるメモリアクセス履歴を残すタスク
であるという情報を受信したときに、その旨を記憶して
おき、その後、アドレスバス１３に出力されるアドレス
を検出してメモリアクセス情報を出力する制御回路（メ
モリアクセス記録手段）である。２０は各ビットがエミ
ュレーションメモリ１５の各アドレスに１対１に対応付
けられており、制御回路１９が出力するメモリアクセス
情報を格納する計測用メモリである。Reference numeral 18 denotes a memory access history measuring circuit for leaving a history of whether or not the microcomputer 12 has accessed the emulation memory 15 by executing a program. 19, when receiving the information output from the data comparison circuit 25 indicating that the task being executed is a task that leaves a memory access history that is a history of accessing the emulation memory 15, that fact is stored, A control circuit (memory access recording means) for detecting an address output to the address bus 13 and outputting memory access information. Reference numeral 20 denotes a measurement memory in which each bit is associated with each address of the emulation memory 15 on a one-to-one basis, and stores memory access information output by the control circuit 19.

【００１８】２１はマイクロコンピュータ１２上で走ら
せるデバッグ対象のマルチタスクプログラムを構成する
複数のタスクのＩＤ（識別番号）を格納するエミュレー
ションメモリ１５上のアドレスを指定する実行タスクＩ
Ｄ格納アドレス指定レジスタである。An execution task I 21 designates an address on the emulation memory 15 for storing IDs (identification numbers) of a plurality of tasks constituting a multitask program to be debugged to be run on the microcomputer 12.
This is a D storage address designation register.

【００１９】２２はマイクロコンピュータ１２がアドレ
スバス１３に出力する実行タスクＩＤ格納アドレスと、
実行タスクＩＤ格納アドレス指定レジスタ２１が保持し
ているアドレスとを比較し、一致する場合に一致信号を
出力するアドレス比較回路である。Reference numeral 22 denotes an execution task ID storage address output from the microcomputer 12 to the address bus 13;
This is an address comparison circuit that compares the address held by the execution task ID storage address designation register 21 and outputs a match signal when the addresses match.

【００２０】２３はアドレス比較回路２２が出力する一
致信号を受信したときに、マイクロコンピュータ１２が
データバス１４に出力する現在実行中のタスクＩＤをラ
ッチするデータラッチ（メモリアクセス記録手段，実行
タスク検出手段）である。Reference numeral 23 denotes a data latch (memory access recording means, execution task detection means) for latching the currently executed task ID output from the microcomputer 12 to the data bus 14 when the coincidence signal output from the address comparison circuit 22 is received. Means).

【００２１】２４はマイクロコンピュータ１２上で走ら
せるデバッグ対象のマルチタスクプログラムを構成する
複数のタスクのうちメモリアクセス履歴を残す必要のあ
る実行タスクのＩＤを格納する実行タスクＩＤ指定レジ
スタ（タスクＩＤ指定手段）である。Reference numeral 24 denotes an execution task ID designation register (task ID designation) for storing an ID of an execution task which needs to leave a memory access history among a plurality of tasks constituting a multitask program to be debugged which is run on the microcomputer 12. Means).

【００２２】２５はデータラッチ２３がラッチした実行
タスクＩＤと実行タスクＩＤ指定レジスタ２４が格納し
ているＩＤとを比較し、一致した場合に制御回路１９に
一致信号を出力するデータ比較回路（メモリアクセス記
録手段，実行タスク検出手段）である。A data comparison circuit (memory) 25 compares the execution task ID latched by the data latch 23 with the ID stored in the execution task ID designation register 24, and outputs a match signal to the control circuit 19 when they match. Access recording means and execution task detecting means).

【００２３】次に動作について説明する。マイクロコン
ピュータ１２上で走らせるデバッグ対象のマルチタスク
プログラムを構成する複数の実行タスクのＩＤをホスト
コンピュータからエミュレータ装置２に転送する。これ
ら複数の実行タスクＩＤは、通信インターフェイス回路
１６およびモニタ回路１７を介してメモリアクセス履歴
計測回路１８に伝達され、実行タスクＩＤ格納アドレス
指定レジスタ２１に格納される。Next, the operation will be described. The IDs of a plurality of execution tasks constituting the multitask program to be debugged to be run on the microcomputer 12 are transferred from the host computer to the emulator device 2. The plurality of execution task IDs are transmitted to the memory access history measurement circuit 18 via the communication interface circuit 16 and the monitor circuit 17, and stored in the execution task ID storage address designation register 21.

【００２４】デバッグ対象のマルチタスクプログラムを
構成する複数のタスクのうちエミュレーションメモリ１
５をアクセスした履歴であるメモリアクセス履歴を残す
必要のあるタスクのＩＤをホストコンピュータからエミ
ュレータ装置２に転送する。当該タスクのＩＤは、通信
インターフェイス回路１６およびモニタ回路１７を介し
てメモリアクセス履歴計測回路１８に伝達され、実行タ
スクＩＤ指定レジスタ２４に格納される。The emulation memory 1 among a plurality of tasks constituting the multitask program to be debugged
The ID of the task that needs to leave the memory access history, which is the history of accessing No. 5, is transferred from the host computer to the emulator device 2. The ID of the task is transmitted to the memory access history measurement circuit 18 via the communication interface circuit 16 and the monitor circuit 17 and stored in the execution task ID designation register 24.

【００２５】初期状態では計測用メモリ２０の全ビット
を“０”に設定しておく。この状態でマイクロコンピュ
ータ１２上でデバッグ対象のマルチタスクプログラムを
走らせると、実行中のタスクはエミュレーションメモリ
１５をアクセスする。In the initial state, all bits of the measurement memory 20 are set to "0". When a multitask program to be debugged is run on the microcomputer 12 in this state, the task being executed accesses the emulation memory 15.

【００２６】リアルタイム・マルチタスク・オペレーテ
ィングシステム（ＯＳ）では、カーネルのシステム管理
データ領域に実行タスクＩＤ格納領域（現在実行中のタ
スクのＩＤを保持する領域）が設けられている。ディス
パッチ（実行タスクの切り替え）が発生した場合、ＯＳ
のスケジューラは実行タスクＩＤ格納領域の内容（実行
タスクＩＤ格納アドレス）を次に実行されるタスクのＩ
Ｄに変更する。その際、マイクロコンピュータ１２はア
ドレスバス１３に実行タスクＩＤ格納アドレスを出力す
る。アドレス比較回路２２は、アドレスバス１３中を伝
送するこの実行タスクＩＤ格納アドレスと実行タスクＩ
Ｄ格納アドレス指定レジスタ２１が保持しているアドレ
スとを比較し、一致する場合に一致信号を出力する。In the real-time multitasking operating system (OS), an execution task ID storage area (an area for holding the ID of the currently executing task) is provided in the system management data area of the kernel. When dispatching (switching of execution task) occurs, the OS
Scheduler stores the contents of the execution task ID storage area (execution task ID storage address)
Change to D. At this time, the microcomputer 12 outputs the execution task ID storage address to the address bus 13. The address comparison circuit 22 stores the execution task ID storage address transmitted through the address bus 13 and the execution task I
The address stored in the D storage address designation register 21 is compared with the address, and when they match, a match signal is output.

【００２７】この一致信号はデータラッチ２３が受信
し、マイクロコンピュータ１２がデータバス１４に出力
する現在実行中のタスクＩＤをラッチする。データ比較
回路２５は、データラッチ２３がラッチした現在実行中
のタスクＩＤと実行タスクＩＤ指定レジスタ２４が格納
しているタスクＩＤとを比較し、一致する場合に制御回
路１９に一致信号を出力する。The coincidence signal is received by the data latch 23, and the microcomputer 12 latches the currently executed task ID output to the data bus 14. The data comparison circuit 25 compares the currently executed task ID latched by the data latch 23 with the task ID stored in the execution task ID designation register 24, and outputs a match signal to the control circuit 19 when they match. .

【００２８】この一致信号を受信した制御回路１９は、
現在実行中のタスクがエミュレーションメモリ１５をア
クセスするときにアドレスバス１３に出力するアドレス
信号を取り込み、対応する計測用メモリ２０のビットを
“１”にセットする（フラグを立てる）。The control circuit 19 having received the coincidence signal,
An address signal to be output to the address bus 13 when the currently executing task accesses the emulation memory 15 is fetched, and the corresponding bit of the measurement memory 20 is set to “1” (flag is set).

【００２９】メモリアクセス履歴の計測は、デバッグ用
プログラムの実行終了後、計測用メモリ２０の各ビット
の状態を検査することにより行う。上述したように、計
測用メモリ２０の各ビットはエミュレーションメモリ１
５の各アドレスに１対１に対応しているから、あるビッ
トが“１”であることは、エミュレーションメモリ１５
の対応するアドレスがアクセスされたことを意味し、
“０”であることはアクセスされなかったことを意味す
る。The measurement of the memory access history is performed by checking the state of each bit of the measurement memory 20 after the execution of the debug program. As described above, each bit of the measurement memory 20 is stored in the emulation memory 1.
5 corresponds to one address, it means that a certain bit is "1".
Means that the corresponding address of was accessed,
Being "0" means that no access was made.

【００３０】以上のように、この実施の形態１によれ
ば、マルチタスクプログラムにおいて指定したタスクの
みのメモリアクセス履歴を計測することが可能になる。
この結果、あるタスクが別のタスクのメモリ領域を権限
なくアクセスするメモリの不正アクセスを検出すること
ができるようになる。この結果、特定のタスクが他のタ
スクのメモリ領域を不正にアクセスしていないことを保
証することができる。また、潜在的な不具合を検出する
ことができるから、機器組み込みソフトウェアの信頼性
を高めることができる。さらに、機器組み込みソフトウ
ェアの信頼性を評価する新たな手段をユーザに提供する
ことができる。As described above, according to the first embodiment, it is possible to measure the memory access history of only the task specified in the multitask program.
As a result, it is possible to detect an unauthorized access of a memory in which a certain task accesses a memory area of another task without authority. As a result, it is possible to guarantee that a specific task does not illegally access a memory area of another task. Further, since a potential defect can be detected, the reliability of the device embedded software can be improved. Further, a new means for evaluating the reliability of the device embedded software can be provided to the user.

【００３１】実施の形態２．図１において、データラッ
チ２３がラッチしたタスクＩＤと実行タスクＩＤ指定レ
ジスタ２４が格納しているタスクＩＤとの比較は、実施
の形態１と同様にデータ比較回路２５が行い、比較した
結果、両者が一致しなかったときに不一致信号を出力す
るようにし、制御回路１９はこの不一致信号が入力する
と動作するように変更する。これにより、特定のタスク
以外のメモリアクセス履歴の計測を、図１と同じ回路構
成により行うことが可能になる。Embodiment 2 In FIG. 1, the task ID latched by the data latch 23 is compared with the task ID stored in the execution task ID designation register 24 by the data comparison circuit 25 as in the first embodiment. Are output when the signals do not match, and the control circuit 19 changes to operate when the mismatch signal is input. This makes it possible to measure the memory access history other than the specific task by the same circuit configuration as in FIG.

【００３２】以上のように、この実施の形態２によれ
ば、マルチタスクプログラムにおいて指定したタスク以
外のタスクによるメモリアクセス履歴を計測することが
可能になる。この結果、あるタスクが別のタスクのメモ
リ領域を権限なくアクセスするメモリの不正アクセスを
検出することができるようになる。この結果、特定のタ
スクが他のタスクのメモリ領域を不正にアクセスしてい
ないことを保証することができる。また、潜在的な不具
合を検出することができるから、機器組み込みソフトウ
ェアの信頼性を高めることができる。さらに、機器組み
込みソフトウェアの信頼性を評価する新たな手段をユー
ザに提供することができる。As described above, according to the second embodiment, it is possible to measure the memory access history of tasks other than the task specified in the multitask program. As a result, it is possible to detect an unauthorized access of a memory in which a certain task accesses a memory area of another task without authority. As a result, it is possible to guarantee that a specific task does not illegally access a memory area of another task. Further, since a potential defect can be detected, the reliability of the device embedded software can be improved. Further, a new means for evaluating the reliability of the device embedded software can be provided to the user.

【００３３】実施の形態３．図２はこの発明の実施の形
態３によるエミュレータ装置を示すブロック構成図であ
る。図において、２はエミュレータ装置、１２はマイク
ロコンピュータ、１３はアドレスバス、１４はデータバ
ス、１５はエミュレーションメモリ、１６は通信インタ
ーフェイス回路、１７はモニタ回路、１８はメモリアク
セス履歴計測回路、１９ａ，１９ｂ，１９ｃは第１〜第
３制御回路、２０ａ，２０ｂ，２０ｃは第１〜第３計測
用メモリ、２１は実行タスクＩＤ格納アドレス指定レジ
スタ、２２はアドレス比較回路、２３はデータラッチ、
２４ａ，２４ｂ，２４ｃは第１〜第３実行タスクＩＤ指
定レジスタ、２５ａ，２５ｂ，２５ｃは第１〜第３デー
タ比較回路である。これらは図１に示したものと同一あ
るいは相当のものであるので、説明を省略する。Embodiment 3 FIG. 2 is a block diagram showing an emulator apparatus according to Embodiment 3 of the present invention. In the figure, 2 is an emulator device, 12 is a microcomputer, 13 is an address bus, 14 is a data bus, 15 is an emulation memory, 16 is a communication interface circuit, 17 is a monitor circuit, 18 is a memory access history measurement circuit, 19a and 19b. , 19c are first to third control circuits, 20a, 20b, 20c are first to third measurement memories, 21 is an execution task ID storage address designation register, 22 is an address comparison circuit, 23 is a data latch,
24a, 24b, and 24c are first to third execution task ID designation registers, and 25a, 25b, and 25c are first to third data comparison circuits. Since these are the same as or equivalent to those shown in FIG. 1, the description will be omitted.

【００３４】この実施の形態３では、計測用メモリを複
数個のバンク構成とした。すなわち、図２には、第１計
測用メモリ２０ａ，第２計測用メモリ２０ｂ，および第
３計測用メモリ２０ｃの３つを設けた例を示したが、こ
れに限らず、計測用メモリは２つ以上の任意の個数設け
ることができる。In the third embodiment, the measuring memory has a plurality of banks. That is, FIG. 2 shows an example in which the first measurement memory 20a, the second measurement memory 20b, and the third measurement memory 20c are provided. However, the present invention is not limited to this. Any number of one or more can be provided.

【００３５】図２に示す例では計測用メモリを３つ設け
たことに対応して、制御回路，実行タスクＩＤ指定レジ
スタ，およびデータ比較回路も３つずつ設けた。すなわ
ち、第１〜第３制御回路１９ａ〜１９ｃ，第１〜第３実
行タスクＩＤ指定レジスタ２４ａ〜２４ｃ，第１〜第３
データ比較回路２５ａ〜２５ｃがそれである。制御回
路，実行タスクＩＤ指定レジスタ，およびデータ比較回
路も３つずつに限らず、２つ以上の任意の個数設けるこ
とができる。In the example shown in FIG. 2, three control circuits, an execution task ID designation register, and three data comparison circuits are provided in correspondence with the provision of three measurement memories. That is, the first to third control circuits 19a to 19c, the first to third execution task ID designation registers 24a to 24c, the first to third control circuits
That is the data comparison circuits 25a to 25c. The number of control circuits, execution task ID designation registers, and data comparison circuits is not limited to three, and any number of two or more can be provided.

【００３６】次に動作について説明する。デバッグ対象
のマルチタスクプログラムを構成する複数のタスクのＩ
Ｄを実行タスクＩＤ格納アドレス指定レジスタ２１に格
納するまでの行程は、実施の形態１と同様であるので詳
しい説明は省略する。Next, the operation will be described. I of multiple tasks that make up the multitask program to be debugged
The process until D is stored in the execution task ID storage address designation register 21 is the same as that of the first embodiment, so that the detailed description is omitted.

【００３７】この実施の形態３では、第１〜第３実行タ
スクＩＤ指定レジスタ２４ａ〜２４ｃに、マルチタスク
プログラムを構成する互いに異なる３つのタスクＩＤを
設定する。タスクＩＤの設定は、ホストコンピュータか
らエミュレータ装置２に転送して行うものであり、実施
の形態１と同様であるので詳しい説明は省略する。ここ
では、第１〜第３実行タスクＩＤ指定レジスタ２４ａ〜
２４ｃに設定したタスクをタスク＃１，タスク＃２，タ
スク＃３と呼ぶことにする。この実施の形態３では、こ
れら３つのタスク＃１〜＃３のメモリアクセス履歴を同
時に計測することができる。In the third embodiment, three different task IDs constituting the multitask program are set in the first to third execution task ID designation registers 24a to 24c. The setting of the task ID is performed by transferring the task ID from the host computer to the emulator device 2 and is the same as that of the first embodiment, so that the detailed description is omitted. Here, the first to third execution task ID designation registers 24a to 24
The tasks set to 24c are called task # 1, task # 2, and task # 3. In the third embodiment, the memory access histories of these three tasks # 1 to # 3 can be simultaneously measured.

【００３８】初期状態では第１〜第３計測用メモリ２０
ａ〜２０ｃの全ビットを“０”に設定しておく。この状
態でマイクロコンピュータ１２上でデバッグ対象のマル
チタスクプログラムを走らせると、実行中のタスクはエ
ミュレーションメモリ１５をアクセスする。In the initial state, the first to third measurement memories 20
All bits a to 20c are set to “0”. When a multitask program to be debugged is run on the microcomputer 12 in this state, the task being executed accesses the emulation memory 15.

【００３９】リアルタイム・マルチタスクＯＳの動作
は、実施の形態１で説明した通りであるので詳しい説明
は省略する。ディスパッチ（実行タスクの切り替え）が
発生した場合、スケジューラは実行タスクＩＤ格納領域
の内容を次に実行されるタスクのＩＤ格納アドレスに変
更する。その際に、マイクロコンピュータ１２はアドレ
スバス１３に実行タスクＩＤ格納アドレスを出力する。
アドレス比較回路２２は、アドレスバス１３中を伝送す
るこの実行タスクＩＤ格納アドレスと実行タスクＩＤ格
納アドレス指定レジスタ２１が保持しているアドレスと
を比較し、一致したときに一致信号を出力する。The operation of the real-time multitask OS is the same as that described in the first embodiment, and a detailed description is omitted. When dispatching (switching of execution tasks) occurs, the scheduler changes the contents of the execution task ID storage area to the ID storage address of the task to be executed next. At this time, the microcomputer 12 outputs the execution task ID storage address to the address bus 13.
The address comparison circuit 22 compares the execution task ID storage address transmitted through the address bus 13 with the address held in the execution task ID storage address designation register 21 and outputs a match signal when they match.

【００４０】この一致信号を受信したデータラッチ２３
は、データバス１４を伝送する現在実行中のタスクＩＤ
をラッチする。第１〜第３データ比較回路２５ａ〜２５
ｃは、データラッチ２３がラッチした現在実行中のタス
クＩＤと第１〜第３実行タスクＩＤ指定レジスタ２４ａ
〜２４ｃが格納しているタスクＩＤ＃１〜＃３とを比較
し、一致する場合に第１〜第３制御回路１９ａ〜１９ｃ
のうちのいずれか１つに一致信号を出力する。簡単化の
ために、ここでは第１制御回路１９ａに一致信号を出力
する場合を説明する。The data latch 23 receiving this coincidence signal
Is the ID of the currently executing task transmitting the data bus 14.
Latch. First to third data comparison circuits 25a to 25
c is the currently executed task ID latched by the data latch 23 and the first to third execution task ID designation registers 24a.
24c are compared with the task IDs # 1 to # 3 stored therein, and if they match, the first to third control circuits 19a to 19c
And outputs a match signal to any one of them. For simplicity, a case where a coincidence signal is output to the first control circuit 19a will be described here.

【００４１】この一致信号を受信した第１制御回路１９
ａは、タスクＩＤ＃１を有する現在実行中のタスクがエ
ミュレーションメモリ１５をアクセスするときにアドレ
スバス１３に出力するアドレス信号を取り込み、対応す
る第１計測用メモリ２０ａのビットを“１”にセットす
る（フラグを立てる）。The first control circuit 19 which has received the coincidence signal
a captures an address signal output to the address bus 13 when the currently executing task having the task ID # 1 accesses the emulation memory 15, and sets the corresponding bit of the first measurement memory 20a to "1". (Flag).

【００４２】メモリアクセス履歴の計測は、デバッグ用
プログラムの実行終了後、第１〜第３計測用メモリ２０
ａ〜２０ｃの各ビットの状態を検査することにより行
う。上述したように、第１〜第３計測用メモリ２０ａ〜
２０ｃはタスクＩＤ＃１を有するタスクに対応してお
り、第１〜第３計測用メモリ２０ａ〜２０ｃの各ビット
はエミュレーションメモリ１５の各アドレスに１対１に
対応していることに基づき、メモリアクセス履歴の計測
は次のようにして行う。The measurement of the memory access history is performed after the execution of the debug program is completed.
This is performed by checking the state of each bit of a to 20c. As described above, the first to third measurement memories 20a to 20a
20 c corresponds to the task having the task ID # 1, and each bit of the first to third measurement memories 20 a to 20 c corresponds to each address of the emulation memory 15 on a one-to-one basis. The measurement of the access history is performed as follows.

【００４３】第１〜第３計測用メモリ２０ａ〜２０ｃの
３つの計測用メモリのうちから１つを選択することによ
り、メモリアクセス履歴の計測対象となるタスクを選択
する。例えば、第１計測用メモリ２０ａを選択すれば、
タスク＃１を選択したことになる。次いで、第１計測用
メモリ２０ａの各ビットの状態を調べる。あるビットが
“１”であることは、エミュレーションメモリ１５の対
応するアドレスがアクセスされたことを意味し、“０”
であることはアクセスされなかったことを意味する。By selecting one of the first to third measurement memories 20a to 20c from among the three measurement memories, a task whose memory access history is to be measured is selected. For example, if the first measurement memory 20a is selected,
This means that task # 1 has been selected. Next, the state of each bit of the first measurement memory 20a is checked. If a certain bit is “1”, it means that the corresponding address of the emulation memory 15 has been accessed, and “0”
Means that it was not accessed.

【００４４】同様にして、第２計測用メモリ２０ｂおよ
び第３計測用メモリ２０ｃの各ビットを調べることによ
り、タスク＃２およびタスク＃３のメモリアクセス履歴
の計測を行う。Similarly, the memory access history of the task # 2 and the task # 3 is measured by checking each bit of the second measurement memory 20b and the third measurement memory 20c.

【００４５】以上のように、この実施の形態３によれ
ば、マルチタスクプログラムを構成する複数個のタスク
のうち、指定した２以上の任意個数のタスクのメモリア
クセス履歴を、マルチタスクプログラムを１回走らせる
だけで同時に計測することが可能になる。As described above, according to the third embodiment, the memory access history of any two or more specified tasks among a plurality of tasks constituting the multitask program is stored in one multitask program. It is possible to measure at the same time just by running it.

【００４６】[0046]

【発明の効果】以上のように、請求項１記載の発明によ
れば、マルチタスクプログラムを構成する特定のタスク
が実行中にエミュレーションメモリをアクセスすると、
アクセスしたアドレスをメモリアクセス記録手段が取得
し、計測用メモリの前記エミュレーションメモリのアド
レスと１対１に対応するビットにフラグを立てるように
構成したので、マルチタスクプログラムを構成する複数
個のタスクのうち、特定のタスクあるいは特定のタスク
以外のタスクのメモリアクセス履歴を計測することがで
きるから、タスク間におけるメモリ領域の不正アクセス
を検出することができる効果がある。As described above, according to the first aspect of the present invention, when the emulation memory is accessed while a specific task constituting the multitask program is being executed,
Since the memory access recording means acquires the accessed address and sets a flag in a bit corresponding to the address of the emulation memory of the measurement memory in a one-to-one correspondence, a plurality of tasks constituting the multitask program are set. Of these, since the memory access history of a specific task or a task other than the specific task can be measured, there is an effect that an unauthorized access to a memory area between tasks can be detected.

【００４７】請求項２記載の発明によれば、タスクＩＤ
指定手段にエミュレーションメモリへのアクセスの履歴
を記録したメモリアクセス履歴を残すべきタスクの識別
番号を格納し、実行タスク検出手段により実行中のマル
チタスクプログラムの中から前記タスクＩＤ指定手段に
格納した識別番号を有するタスクを検出し、検出したタ
スクが実行中にアクセスする前記エミュレーションメモ
リ中のアドレスを制御回路が取得し、そのアドレスに対
応する計測用メモリ中のビットにフラグを立てるように
構成したので、マルチタスクプログラムを構成する複数
個のタスクのうち、特定のタスクのメモリアクセス履歴
を計測することができるから、特定のタスクが他のタス
クのメモリ領域を不正にアクセスしていないかどうかを
検出できる効果がある。According to the second aspect of the present invention, the task ID
An identification number of a task for which a memory access history in which a history of access to the emulation memory is recorded is stored in the designation means, and an identification stored in the task ID designation means from among the multitask programs being executed by the execution task detection means. Since the control circuit obtains an address in the emulation memory to be accessed during execution of the detected task by detecting the task having the number, the flag is set in a bit in the measurement memory corresponding to the address. Since the memory access history of a specific task can be measured among multiple tasks that make up a multitask program, it is detected whether a specific task has illegally accessed the memory area of another task There is an effect that can be done.

【００４８】請求項３記載の発明によれば、タスクＩＤ
指定手段にエミュレーションメモリへのアクセスの履歴
を記録したメモリアクセス履歴を残さないタスクの識別
番号を格納し、実行タスク検出手段が実行中のマルチタ
スクプログラムの中から前記タスクＩＤ指定手段に格納
されていない識別番号を有するタスクを検出し、検出し
たタスクが実行中にアクセスする前記エミュレーション
メモリ中のアドレスを制御回路が取得し、そのアドレス
に対応する計測用メモリ中のビットにフラグを立てるよ
うに構成したので、マルチタスクプログラムを構成する
複数個のタスクのうち、特定のタスク以外の他のタスク
のメモリアクセス履歴を計測することができるから、他
のタスクが特定のタスクのメモリ領域を不正にアクセス
していないかどうかを検出できる効果がある。According to the third aspect of the present invention, the task ID
An identification number of a task that does not leave a memory access history in which a history of access to the emulation memory is recorded is stored in the designation means, and the execution task detection means is stored in the task ID designation means from among the multitask programs being executed. The control circuit obtains an address in the emulation memory to be accessed during execution of the detected task, and sets a flag in a bit in the measurement memory corresponding to the address. As a result, it is possible to measure the memory access history of tasks other than the specific task among the multiple tasks constituting the multitask program, so that other tasks illegally access the memory area of the specific task It has the effect of being able to detect whether or not it has been done.

【００４９】請求項４記載の発明によれば、第１から第
ｎタスクＩＤ指定手段にエミュレーションメモリへのア
クセスの履歴を記録したメモリアクセス履歴を残すべき
タスクの識別番号を格納し、第１から第ｎ実行タスク検
出手段が実行中のマルチタスクプログラムの中から前記
第１から第ｎタスクＩＤ指定手段に格納した識別番号を
有するタスクを検出し、検出したタスクが実行中にアク
セスする前記エミュレーションメモリ中のアドレスを第
１から第ｎ制御回路が取得し、当該タスクに対応する前
記計測用メモリ中の、前記エミュレーションメモリのア
ドレスに対応するビットにフラグを立てるように構成し
たので、マルチタスクプログラムを構成する複数個のタ
スクのうち、複数個の特定タスクのメモリアクセス履歴
を計測することができるから、当該複数個の特定タスク
が他のタスクのメモリ領域を不正にアクセスしていない
かどうかを同時に検出できる効果がある。According to the fourth aspect of the present invention, the first to the n-th task ID designating means stores the identification number of the task for which the memory access history which records the history of the access to the emulation memory is to be left. The emulation memory for detecting a task having an identification number stored in the first to n-th task ID designation means from a multitask program being executed by an n-th execution task detection means and accessing the detected task during execution. Since the first to n-th control circuits obtain the addresses in the memory and set a flag in the bit corresponding to the address of the emulation memory in the measurement memory corresponding to the task, the multitask program is executed. It is possible to measure the memory access history of multiple specific tasks among the multiple tasks that compose Kill because, there is an effect that can detect whether the plurality of the specific task is not illegally access the memory area of the other tasks simultaneously.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 この発明の実施の形態１によるエミュレータ
装置を示すブロック構成図である。FIG. 1 is a block diagram showing an emulator device according to Embodiment 1 of the present invention.

【図２】 この発明の実施の形態３によるエミュレータ
装置を示すブロック構成図である。FIG. 2 is a block diagram showing an emulator device according to a third embodiment of the present invention.

【図３】 エミュレータ装置を用いたプログラム開発シ
ステムを示す構成図である。FIG. 3 is a configuration diagram showing a program development system using an emulator device.

【図４】 エミュレータ装置の詳細を示すブロック構成
図である。FIG. 4 is a block diagram showing details of an emulator device.

【符号の説明】[Explanation of symbols]

２ エミュレータ装置、１５ エミュレーションメモ
リ、１９ 制御回路（メモリアクセス記録手段）、２０
計測用メモリ、２３ データラッチ（メモリアクセス
記録手段，実行タスク検出手段）、２４ 実行タスクＩ
Ｄ指定レジスタ（タスクＩＤ指定手段）、２５ データ
比較回路（メモリアクセス記録手段，実行タスク検出手
段）。2 emulator device, 15 emulation memory, 19 control circuit (memory access recording means), 20
Measurement memory, 23 data latch (memory access recording means, execution task detection means), 24 execution task I
D designation register (task ID designation means), 25 data comparison circuit (memory access recording means, executed task detection means).

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 マルチタスクプログラムを構成するタス
クが実行中にアクセスするエミュレーションメモリと、
このエミュレーションメモリのアドレスと１対１に対応
するビットを有する計測用メモリと、実行中の特定のタ
スクがアクセスする前記エミュレーションメモリ中のア
ドレスを取得し、そのアドレスに対応する前記計測用メ
モリ中のビットにフラグを立てるメモリアクセス記録手
段とを備えたエミュレータ装置。1. An emulation memory accessed during execution of a task constituting a multitask program;
Obtain an address in the emulation memory which has a bit corresponding to the address of the emulation memory in a one-to-one correspondence, and an address in the emulation memory which is accessed by a specific task being executed. An emulator device comprising: memory access recording means for setting a flag on a bit. 【請求項２】 マルチタスクプログラムを構成するタス
クが実行中にアクセスするエミュレーションメモリと、
このエミュレーションメモリのアドレスと１対１に対応
するビットを有する計測用メモリと、前記エミュレーシ
ョンメモリへのアクセスの履歴を記録したメモリアクセ
ス履歴を残すべきタスクの識別番号を格納するタスクＩ
Ｄ指定手段と、実行中のマルチタスクプログラムの中か
ら前記タスクＩＤ指定手段に格納した識別番号を有する
タスクを検出する実行タスク検出手段と、この実行タス
ク検出手段が検出したタスクが実行中にアクセスする前
記エミュレーションメモリ中のアドレスを取得し、その
アドレスに対応する前記計測用メモリ中のビットにフラ
グを立てる制御回路とを備えたエミュレータ装置。2. An emulation memory accessed during execution of a task constituting a multitask program;
A measuring memory having bits corresponding to the addresses of the emulation memory on a one-to-one basis, and a task I for storing an identification number of a task for which a memory access history in which an access history to the emulation memory is recorded is to be left.
D designation means, execution task detection means for detecting a task having the identification number stored in the task ID designation means from the multitask program being executed, and access by the task detected by the execution task detection means during execution. A control circuit for acquiring an address in the emulation memory to be set and setting a flag in a bit in the measurement memory corresponding to the address. 【請求項３】 マルチタスクプログラムを構成するタス
クが実行中にアクセスするエミュレーションメモリと、
このエミュレーションメモリのアドレスと１対１に対応
するビットを有する計測用メモリと、前記エミュレーシ
ョンメモリへのアクセスの履歴を記録したメモリアクセ
ス履歴を残さないタスクの識別番号を格納するタスクＩ
Ｄ指定手段と、実行中のマルチタスクプログラムの中か
ら前記タスクＩＤ指定手段に格納されていない識別番号
を有するタスクを検出する実行タスク検出手段と、この
実行タスク検出手段が検出したタスクが実行中にアクセ
スする前記エミュレーションメモリ中のアドレスを取得
し、そのアドレスに対応する前記計測用メモリ中のビッ
トにフラグを立てる制御回路とを備えたエミュレータ装
置。3. An emulation memory accessed during execution of a task constituting a multitask program;
A measurement memory having bits corresponding to the addresses of the emulation memory on a one-to-one basis; and a task I for storing an identification number of a task that does not leave a memory access history that records a history of access to the emulation memory.
D designation means, an execution task detection means for detecting a task having an identification number not stored in the task ID designation means from the multitask program being executed, and a task detected by the execution task detection means is being executed. A control circuit for acquiring an address in the emulation memory for accessing the memory and setting a flag in a bit in the measurement memory corresponding to the address. 【請求項４】 マルチタスクプログラムを構成するタス
クが実行中にアクセスするエミュレーションメモリと、
このエミュレーションメモリのアドレスと１対１に対応
するビットを有する第１から第ｎ（ｎ：２以上の整数）
計測用メモリと、前記エミュレーションメモリへのアク
セスの履歴を記録したメモリアクセス履歴を残すべきタ
スクの識別番号を格納する第１から第ｎタスクＩＤ指定
手段と、実行中のマルチタスクプログラムの中から前記
第１から第ｎタスクＩＤ指定手段に格納した識別番号を
有するタスクを検出する第１から第ｎ実行タスク検出手
段と、これら第１から第ｎ実行タスク検出手段が検出し
たタスクが実行中にアクセスする前記エミュレーション
メモリ中のアドレスを取得し、当該タスクに対応する前
記計測用メモリ中の、前記エミュレーションメモリのア
ドレスに対応するビットにフラグを立てる第１から第ｎ
制御回路とを備えたエミュレータ装置。4. An emulation memory accessed during execution of a task constituting a multi-task program;
First to n-th (n: an integer of 2 or more) having bits corresponding to the address of the emulation memory in a one-to-one correspondence
A memory for measurement, first to n-th task ID designating means for storing an identification number of a task which should keep a memory access history in which a history of access to the emulation memory is recorded, and First to nth execution task detection means for detecting a task having an identification number stored in the first to nth task ID designation means, and access during execution of the tasks detected by the first to nth execution task detection means To obtain an address in the emulation memory, and flag a bit corresponding to the address of the emulation memory in the measurement memory corresponding to the task.
An emulator device having a control circuit.