JPH10173536A - 符号化方法および符号化装置、復号化方法および復号化装置、並びに記録媒体 - Google Patents
符号化方法および符号化装置、復号化方法および復号化装置、並びに記録媒体Info
- Publication number
- JPH10173536A JPH10173536A JP8329376A JP32937696A JPH10173536A JP H10173536 A JPH10173536 A JP H10173536A JP 8329376 A JP8329376 A JP 8329376A JP 32937696 A JP32937696 A JP 32937696A JP H10173536 A JPH10173536 A JP H10173536A
- Authority
- JP
- Japan
- Prior art keywords
- rds
- bit
- minimum
- maximum
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
- G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
- G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
- G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Artificial Intelligence (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 パーティションドＭＳＮ（Partitioned-Matc
hed Spectral Null）符号にパーシャルレスポンス
（１，１）を適用できるようにする。 【解決手段】 計算部１０１において得られたブランチ
メトリック（以下、ＢＭと略す）は、そのまま選択部１
０３に供給されるとともに、加算部１０２を介して選択
部１０３に供給される。加算部１０２では、ＢＭに所定
値が加算されることにより、そのＢＭに対応する状態遷
移が生じる尤度を低下させる。一方、判定部１０７で
は、状態遷移を表す検出トレリスにおいて、パーティシ
ョンドＭＳＮ符号が生成し得ない状態遷移である不当遷
移が、パーティションドＭＳＮ符号の１または０の数に
基づいて検出される。選択部１０３では、その検出結果
に対応して、所定値が加算されていないＢＭまたは加算
されているＢＭのうちのいずれか一方が選択され、パス
メトリックの計算に用いられる。
hed Spectral Null）符号にパーシャルレスポンス
（１，１）を適用できるようにする。 【解決手段】 計算部１０１において得られたブランチ
メトリック（以下、ＢＭと略す）は、そのまま選択部１
０３に供給されるとともに、加算部１０２を介して選択
部１０３に供給される。加算部１０２では、ＢＭに所定
値が加算されることにより、そのＢＭに対応する状態遷
移が生じる尤度を低下させる。一方、判定部１０７で
は、状態遷移を表す検出トレリスにおいて、パーティシ
ョンドＭＳＮ符号が生成し得ない状態遷移である不当遷
移が、パーティションドＭＳＮ符号の１または０の数に
基づいて検出される。選択部１０３では、その検出結果
に対応して、所定値が加算されていないＢＭまたは加算
されているＢＭのうちのいずれか一方が選択され、パス
メトリックの計算に用いられる。
Description
【０００１】
【発明の属する技術分野】本発明は、符号化方法および
符号化装置、復号化方法および復号化装置、並びに記録
媒体に関する。特に、例えば、ビデオデータやオーディ
オデータ、その他のディジタルデータを、磁気ディスク
や、磁気テープ、光ディスク、光磁気ディスク、相変化
ディスクなどの記録媒体に記録し、これを再生する場合
などに用いて好適な符号化方法および符号化装置、復号
化方法および復号化装置、並びに記録媒体に関する。
符号化装置、復号化方法および復号化装置、並びに記録
媒体に関する。特に、例えば、ビデオデータやオーディ
オデータ、その他のディジタルデータを、磁気ディスク
や、磁気テープ、光ディスク、光磁気ディスク、相変化
ディスクなどの記録媒体に記録し、これを再生する場合
などに用いて好適な符号化方法および符号化装置、復号
化方法および復号化装置、並びに記録媒体に関する。
【０００２】
【従来の技術】ビデオデータやオーディオデータをディ
ジタル的に磁気ディスク、光ディスク、光磁気ディスク
などのディスクや磁気テープに記録再生する場合、でき
るだけ高密度にデータが記録できるようにすることが望
まれる。このため、ディジタルデータの記録は、一般に
は、パーシャルレスポンス（１，０，−１）や、パーシ
ャルレスポンス（１，１）などを利用して行われること
が多い。即ち、パーシャルレスポンス（１，０，−１）
や、パーシャルレスポンス（１，１）と最尤復号（最尤
検出）を組み合わせたＰＲＭＬ（Partial Response Max
imum Likelihood）方式によれば、より高密度の記録が
可能となる。最尤復号の方法としては、通常、ビタビ復
号（ビタビ検出）が用いられる。
ジタル的に磁気ディスク、光ディスク、光磁気ディスク
などのディスクや磁気テープに記録再生する場合、でき
るだけ高密度にデータが記録できるようにすることが望
まれる。このため、ディジタルデータの記録は、一般に
は、パーシャルレスポンス（１，０，−１）や、パーシ
ャルレスポンス（１，１）などを利用して行われること
が多い。即ち、パーシャルレスポンス（１，０，−１）
や、パーシャルレスポンス（１，１）と最尤復号（最尤
検出）を組み合わせたＰＲＭＬ（Partial Response Max
imum Likelihood）方式によれば、より高密度の記録が
可能となる。最尤復号の方法としては、通常、ビタビ復
号（ビタビ検出）が用いられる。
【０００３】さらに、ＰＲＭＬ方式との組合せにおい
て、符号化の方法によって、自由２乗ユークリッド距離
（以下、自由距離ともいう）を増大させ、結果的にＳ／
Ｎを改善して高密度の記録を可能にする技術が知られて
おり、これは、ＴＣＰＲ（Trellis Coded Partial Resp
onse）と呼ばれている。この符号化方法によってつくら
れる符号はトレリス符号の一種である。
て、符号化の方法によって、自由２乗ユークリッド距離
（以下、自由距離ともいう）を増大させ、結果的にＳ／
Ｎを改善して高密度の記録を可能にする技術が知られて
おり、これは、ＴＣＰＲ（Trellis Coded Partial Resp
onse）と呼ばれている。この符号化方法によってつくら
れる符号はトレリス符号の一種である。
【０００４】ここで、自由距離とは、パーシャルレスポ
ンスチャンネルの出力シーケンスを表すトレリス線図
（以下、検出トレリスと呼ぶ）（ビタビ検出は、この検
出トレリスに基づいて行われる）上で、ある共通の状態
から始まり、ある共通の状態で終わる、２つの異なった
パス同士の最小ユークリッド距離のことである。なお、
始まりと終りの状態は同一でなくてもよい。
ンスチャンネルの出力シーケンスを表すトレリス線図
（以下、検出トレリスと呼ぶ）（ビタビ検出は、この検
出トレリスに基づいて行われる）上で、ある共通の状態
から始まり、ある共通の状態で終わる、２つの異なった
パス同士の最小ユークリッド距離のことである。なお、
始まりと終りの状態は同一でなくてもよい。
【０００５】例えば、パーシャルレスポンス（１，０，
−１）（以下、ＰＲ４と略記する）においては、従来の
ビットバイビット（bit by bit）検出方式の自由距離を
１とすると、ビタビ検出を行うことによって自由距離を
２にすることが可能である。この自由距離は、その値が
大きいほどＳ／Ｎを改善することができ、それだけ高密
度記録が可能になることを意味する。さらに、例えば、
ＰＲ４については、自由距離を４以上にする実用的なト
レリス符号も知られている。
−１）（以下、ＰＲ４と略記する）においては、従来の
ビットバイビット（bit by bit）検出方式の自由距離を
１とすると、ビタビ検出を行うことによって自由距離を
２にすることが可能である。この自由距離は、その値が
大きいほどＳ／Ｎを改善することができ、それだけ高密
度記録が可能になることを意味する。さらに、例えば、
ＰＲ４については、自由距離を４以上にする実用的なト
レリス符号も知られている。
【０００６】ところで、符号のパワースペクトラムのヌ
ル（ｎｕｌｌ）と伝送路の伝達関数のヌルとを一致させ
ることにより、自由距離を増大させることが出来るとい
う理論が知られており、この理論に基づいてつくられた
トレリス符号はＭＳＮ（Matched Spectral Null）符号
と呼ばれる。
ル（ｎｕｌｌ）と伝送路の伝達関数のヌルとを一致させ
ることにより、自由距離を増大させることが出来るとい
う理論が知られており、この理論に基づいてつくられた
トレリス符号はＭＳＮ（Matched Spectral Null）符号
と呼ばれる。
【０００７】例えば、ＰＲ４においては、符号のパワー
スペクトラムの直流成分と記録レート（１／Ｔｃ，Ｔｃ
は１符号ビットの時間幅（ビット周期））の１／２の周
波数成分（いわゆるナイキスト周波数）とをともにヌル
にすることにより、自由距離を増大させることが出来
る。
スペクトラムの直流成分と記録レート（１／Ｔｃ，Ｔｃ
は１符号ビットの時間幅（ビット周期））の１／２の周
波数成分（いわゆるナイキスト周波数）とをともにヌル
にすることにより、自由距離を増大させることが出来
る。
【０００８】また、例えば、パーシャルレスポンス
（１，１）（以下、ＰＲ１と略記する）においては、符
号のパワースペクトラムのナイキスト周波数成分をヌル
にすることにより、自由距離を増大させることが出来
る。
（１，１）（以下、ＰＲ１と略記する）においては、符
号のパワースペクトラムのナイキスト周波数成分をヌル
にすることにより、自由距離を増大させることが出来
る。
【０００９】ここで、符号のシンボル「１」または
「０」に、それぞれ＋１または−１を割り当てて、符号
系列の開始時点（始点）からのシンボルの総和をとった
もの、即ち、ＲＤＳ（Runnig Digital Sum）は、上述の
直流成分の評価の目安であり、ＲＤＳが一定の範囲に収
まっていれば、符号のパワースペクトラムの直流成分が
ヌルになることを表している。
「０」に、それぞれ＋１または−１を割り当てて、符号
系列の開始時点（始点）からのシンボルの総和をとった
もの、即ち、ＲＤＳ（Runnig Digital Sum）は、上述の
直流成分の評価の目安であり、ＲＤＳが一定の範囲に収
まっていれば、符号のパワースペクトラムの直流成分が
ヌルになることを表している。
【００１０】また、ＲＤＳの場合と同様に、＋１または
−１を割り当てた符号系列のシンボルに、１ビットおき
に−１を乗じたものの開始時点からのシンボルの総和を
とったもの、即ち、ＡＤＳ（Alternating Digital Su
m）は、上述のナイキスト周波数成分の評価の目安であ
り、ＡＤＳが一定の範囲に収まっていれば、符号のパワ
ースペクトラムのナイキスト周波数成分がヌルになるこ
とを表している。
−１を割り当てた符号系列のシンボルに、１ビットおき
に−１を乗じたものの開始時点からのシンボルの総和を
とったもの、即ち、ＡＤＳ（Alternating Digital Su
m）は、上述のナイキスト周波数成分の評価の目安であ
り、ＡＤＳが一定の範囲に収まっていれば、符号のパワ
ースペクトラムのナイキスト周波数成分がヌルになるこ
とを表している。
【００１１】ところで、ＰＲ１のように、その伝達関数
が直流成分を有する場合、一般的に、符号のパワースペ
クトラムの直流成分をヌルにすることが要求される。即
ち、例えば、再生系に、微分特性を有する磁気記録再生
においては、再生信号からビタビ検出により符号を検出
する際に、基準レベルのふらつきに起因したエラーが発
生しないようにするため、また、例えば、光ディスクや
光磁気ディスクの記録再生においては、ディスク装置の
サーボ制御におけるトラッキングエラー信号等の各種の
エラー信号に変動が生じないようにするため、記録信号
である符号に直流成分が含まれないようにすることが要
求される。
が直流成分を有する場合、一般的に、符号のパワースペ
クトラムの直流成分をヌルにすることが要求される。即
ち、例えば、再生系に、微分特性を有する磁気記録再生
においては、再生信号からビタビ検出により符号を検出
する際に、基準レベルのふらつきに起因したエラーが発
生しないようにするため、また、例えば、光ディスクや
光磁気ディスクの記録再生においては、ディスク装置の
サーボ制御におけるトラッキングエラー信号等の各種の
エラー信号に変動が生じないようにするため、記録信号
である符号に直流成分が含まれないようにすることが要
求される。
【００１２】このため、例えば、ディジタルオーディオ
テープレコーダ（ＤＡＴ（登録商標））で採用されてい
る８／１０変換符号、コンパクトディスク（ＣＤ）プレ
ーヤで採用されているＥＦＭ（Eight-t-Fourteen Modul
ation）、磁気ディスク装置で採用されているＭｉｌｌ
ｅｒ２（Miller square）等の変調では、例えば、マー
ク間（markposition）変調であるＮＲＺ（Non Return t
o Zero）やマーク長（mark length）変調であるＮＲＺ
Ｉ（Non Return to Zero Inverted）を施した後のＲＤ
Ｓの変化量であるＤＳＶ（Digital Sum Variation）の
絶対値を小さくするＤＳＶ制御が行われている。
テープレコーダ（ＤＡＴ（登録商標））で採用されてい
る８／１０変換符号、コンパクトディスク（ＣＤ）プレ
ーヤで採用されているＥＦＭ（Eight-t-Fourteen Modul
ation）、磁気ディスク装置で採用されているＭｉｌｌ
ｅｒ２（Miller square）等の変調では、例えば、マー
ク間（markposition）変調であるＮＲＺ（Non Return t
o Zero）やマーク長（mark length）変調であるＮＲＺ
Ｉ（Non Return to Zero Inverted）を施した後のＲＤ
Ｓの変化量であるＤＳＶ（Digital Sum Variation）の
絶対値を小さくするＤＳＶ制御が行われている。
【００１３】さらに、ＰＲＭＬ方式を適応する場合、ビ
タビ検出時のパスメモリの長さが問題になる。パスメモ
リは、ビタビ検出の結果が確定するまで検出の仮判定値
を蓄えておく記憶装置であり、検出結果（復号結果）が
確定するまでの時間間隔に比例した長さ（記憶容量）が
必要となる。
タビ検出時のパスメモリの長さが問題になる。パスメモ
リは、ビタビ検出の結果が確定するまで検出の仮判定値
を蓄えておく記憶装置であり、検出結果（復号結果）が
確定するまでの時間間隔に比例した長さ（記憶容量）が
必要となる。
【００１４】ビタビ検出の結果が確定するまでの時間間
隔、すなわちパスメモリの長さは、通常、準破局的系列
（Quasi-Catastrophic sequences）（以下、ＱＣシーケ
ンスという）をなくすように符号を構成することによっ
て制御することができる。
隔、すなわちパスメモリの長さは、通常、準破局的系列
（Quasi-Catastrophic sequences）（以下、ＱＣシーケ
ンスという）をなくすように符号を構成することによっ
て制御することができる。
【００１５】ここで、ＱＣシーケンスとは、ある一つの
符号ビット系列に対応するトレリス線図上で無限に存在
する（続く）二つ以上の異なったパス同士のことであ
る。例えば、符号系列１０１０１０…に対して、トレリ
ス線図上で状態の遷移が１１１…、３３３…、５５５…
であるパスが無限に続く場合、これらの３つのパスをＱ
Ｃシーケンスという。ＱＣシーケンスは、トレリス線図
上を平行に走り、しかもそれらの各パス間の二乗ユーク
リッド距離が、いつまでたっても累積されずゼロである
ため、これらのシーケンスのうちどのシーケンスが正し
いかが判定出来ず、即ち、パスを確定できず、従って、
ＱＣシーケンスが生じると、ビタビ検出の結果を確定す
ることが出来ない。
符号ビット系列に対応するトレリス線図上で無限に存在
する（続く）二つ以上の異なったパス同士のことであ
る。例えば、符号系列１０１０１０…に対して、トレリ
ス線図上で状態の遷移が１１１…、３３３…、５５５…
であるパスが無限に続く場合、これらの３つのパスをＱ
Ｃシーケンスという。ＱＣシーケンスは、トレリス線図
上を平行に走り、しかもそれらの各パス間の二乗ユーク
リッド距離が、いつまでたっても累積されずゼロである
ため、これらのシーケンスのうちどのシーケンスが正し
いかが判定出来ず、即ち、パスを確定できず、従って、
ＱＣシーケンスが生じると、ビタビ検出の結果を確定す
ることが出来ない。
【００１６】ビタビ検出を行う装置を、実際に実現する
場合、無限大のパスメモリを持つことは不可能であり、
また、なるべく短いパスメモリを持つことが、コストや
占有空間の大きさ（装置規模）等の面から必要とされ
る。そこで、例えば、次のような、ＱＣシーケンスをな
くす工夫がなされる。
場合、無限大のパスメモリを持つことは不可能であり、
また、なるべく短いパスメモリを持つことが、コストや
占有空間の大きさ（装置規模）等の面から必要とされ
る。そこで、例えば、次のような、ＱＣシーケンスをな
くす工夫がなされる。
【００１７】即ち、例えば、８／１０符号をＰＲ１に適
用した場合においては、ＮＲＺＩ前のデータ系列の１の
連続数を制限することによって、ＱＣシーケンスをなく
すことが出来る。
用した場合においては、ＮＲＺＩ前のデータ系列の１の
連続数を制限することによって、ＱＣシーケンスをなく
すことが出来る。
【００１８】一方、記録信号である符号の、いわゆるＴ
min（同一シンボルの最小連続長）およびＴmax（同一シ
ンボルの最大連続長）も、その符号の性能を評価する指
標として重要であり、例えば、Ｔmaxはなるべく小さい
方が望ましい。
min（同一シンボルの最小連続長）およびＴmax（同一シ
ンボルの最大連続長）も、その符号の性能を評価する指
標として重要であり、例えば、Ｔmaxはなるべく小さい
方が望ましい。
【００１９】即ち、例えば、磁気記録再生においては、
Ｔmaxが大きいとオーバライト時の消去率が問題になる
ことがある。また、アジマス記録を行なった時には、隣
接トラックからのクロストークが大きくなり、再生デー
タの質を悪化させる。さらに、ＰＬＬ（Phase Locked L
oop）については、Ｔmaxが大きいと、同期をとるための
情報が少なくなってしまい、誤動作の原因になる。
Ｔmaxが大きいとオーバライト時の消去率が問題になる
ことがある。また、アジマス記録を行なった時には、隣
接トラックからのクロストークが大きくなり、再生デー
タの質を悪化させる。さらに、ＰＬＬ（Phase Locked L
oop）については、Ｔmaxが大きいと、同期をとるための
情報が少なくなってしまい、誤動作の原因になる。
【００２０】ところで、上述のＰＲ４における自由距離
を４にするＭＳＮ符号のひとつとして、最近、パーティ
ションドＭＳＮ（Ｐａｒｔｉｔｉｏｎｅｄ−ＭＳＮ）と
呼ばれる方法による８／１０レートの符号が、例えば、
L. Fredrickson, R. Karabed, J. Rae, P.Siegel, H.Th
apar and R. Wood, "Improved Trellis-coding for Par
tial-Response Channels", IEEE Transactions on Magn
etics, Vol.31, No.2,March 1995などに提案されてい
る。この符号は、それまで報告されている同じ８／１０
レートのＭＳＮ符号（例えば、ＵＳＰ５，０９５，４８
４や、H. Thapar, J. Rac, C. Shung, R. Karabed and
P. Siegel, "On the performance of aRate 8/10 Match
ed Spectral Null Code for Class-4 Partial Respons
e", IEEETransactions on Magnetics, Vol.28, No.5, S
eptember 1992に掲載されているＭＳＮ符号など）よ
り、パスメモリの長さを短くすることができる。
を４にするＭＳＮ符号のひとつとして、最近、パーティ
ションドＭＳＮ（Ｐａｒｔｉｔｉｏｎｅｄ−ＭＳＮ）と
呼ばれる方法による８／１０レートの符号が、例えば、
L. Fredrickson, R. Karabed, J. Rae, P.Siegel, H.Th
apar and R. Wood, "Improved Trellis-coding for Par
tial-Response Channels", IEEE Transactions on Magn
etics, Vol.31, No.2,March 1995などに提案されてい
る。この符号は、それまで報告されている同じ８／１０
レートのＭＳＮ符号（例えば、ＵＳＰ５，０９５，４８
４や、H. Thapar, J. Rac, C. Shung, R. Karabed and
P. Siegel, "On the performance of aRate 8/10 Match
ed Spectral Null Code for Class-4 Partial Respons
e", IEEETransactions on Magnetics, Vol.28, No.5, S
eptember 1992に掲載されているＭＳＮ符号など）よ
り、パスメモリの長さを短くすることができる。
【００２１】図３２は、８／１０レートのＰａｒｔｉｔ
ｉｏｎｅｄ−ＭＳＮ符号の生成ルール（符号生成規則）
の例を示している。
ｉｏｎｅｄ−ＭＳＮ符号の生成ルール（符号生成規則）
の例を示している。
【００２２】同図は、状態の遷移に伴って出力される符
号（Ｐａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号）のＲＤＳの
変化を表すトレリス（以下、ＲＤＳトレリスという）を
示している。ＲＤＳトレリスにおいて、その始点から状
態遷移をするごとに１ビットの符号が出力され（生成さ
れ）、終点まで状態遷移することで、１０ビットの符号
が生成される。従って、始点を０ビット目とすると、終
点は１０ビット目ということになる。
号（Ｐａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号）のＲＤＳの
変化を表すトレリス（以下、ＲＤＳトレリスという）を
示している。ＲＤＳトレリスにおいて、その始点から状
態遷移をするごとに１ビットの符号が出力され（生成さ
れ）、終点まで状態遷移することで、１０ビットの符号
が生成される。従って、始点を０ビット目とすると、終
点は１０ビット目ということになる。
【００２３】図３２において、ＲＤＳトレリスの始点の
ＲＤＳは、３または５とされている。
ＲＤＳは、３または５とされている。
【００２４】始点のＲＤＳが３である場合には、ＲＤＳ
は、５ビット目までで、＋１または＋３され、４または
６となる。また、始点のＲＤＳが５である場合には、Ｒ
ＤＳは、５ビット目まででで、−１または−３され、４
または２となる。そして、いずれにしても終点、即ち、
１０ビット目までで、これらのＲＤＳは、再び３または
５に戻る。
は、５ビット目までで、＋１または＋３され、４または
６となる。また、始点のＲＤＳが５である場合には、Ｒ
ＤＳは、５ビット目まででで、−１または−３され、４
または２となる。そして、いずれにしても終点、即ち、
１０ビット目までで、これらのＲＤＳは、再び３または
５に戻る。
【００２５】ここで、始点および終点以外でＲＤＳが制
限される状態を、以下、適宜、連結ポイントという。図
３２においては、上述したように、５ビット目のＲＤＳ
が２，４、または６に制限されており、従って、５ビッ
ト目が連結ポイントである。
限される状態を、以下、適宜、連結ポイントという。図
３２においては、上述したように、５ビット目のＲＤＳ
が２，４、または６に制限されており、従って、５ビッ
ト目が連結ポイントである。
【００２６】図３２では、始点で３であったＲＤＳは、
５ビット目（連結ポイント）で、２，４、または６のう
ちの、例えば２になることが禁止されており、また、始
点で５であったＲＤＳは、５ビット目で、２，４、また
は６のうちの、例えば６になることが禁止されている。
このようにＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号では、
ＲＤＳが、始点のＲＤＳの値によって、連結ポイントに
おいて特定の値となることが禁止されており、こうする
ことによって、１０ビット以内に検出トレリス線図上で
平行に走るパスが生じなくなり、ＱＣシーケンスの発生
を防止することができる。そして、その結果、パスメモ
リの長さを短くすることができる。
５ビット目（連結ポイント）で、２，４、または６のう
ちの、例えば２になることが禁止されており、また、始
点で５であったＲＤＳは、５ビット目で、２，４、また
は６のうちの、例えば６になることが禁止されている。
このようにＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号では、
ＲＤＳが、始点のＲＤＳの値によって、連結ポイントに
おいて特定の値となることが禁止されており、こうする
ことによって、１０ビット以内に検出トレリス線図上で
平行に走るパスが生じなくなり、ＱＣシーケンスの発生
を防止することができる。そして、その結果、パスメモ
リの長さを短くすることができる。
【００２７】Ｐａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号をＰ
Ｒ４に適用する場合には、２つの符号をインターリーブ
して使用する。そうすることにより、インターリーブ後
の符号のパワースペクトラムの直流成分とナイキスト周
波数成分の双方をヌルにすることができる。なお、図３
２で説明したようにして得られる１０ビットの符号、即
ち、インターリーブされる前の符号のＴmaxは６Ｔｃで
あり、従って、インターリーブ後のＴmaxは１２Ｔｃ
（＝２×６Ｔｃ）となる。
Ｒ４に適用する場合には、２つの符号をインターリーブ
して使用する。そうすることにより、インターリーブ後
の符号のパワースペクトラムの直流成分とナイキスト周
波数成分の双方をヌルにすることができる。なお、図３
２で説明したようにして得られる１０ビットの符号、即
ち、インターリーブされる前の符号のＴmaxは６Ｔｃで
あり、従って、インターリーブ後のＴmaxは１２Ｔｃ
（＝２×６Ｔｃ）となる。
【００２８】ところで、パーシャルレスポンス特性は伝
達多項式で表現することができる。即ち、時間Ｔｃに相
当する遅延演算子（ビット周期の遅延演算子）をＤで表
すと、例えば、ＰＲ４は、式（１−Ｄ）2で、ＰＲ１
は、式（１＋Ｄ）で表現することができる。ここで、式
（１−Ｄ）2は、２つの式（１−Ｄ）に分解することが
できるから、ＰＲ４については、符号を、２Ｔｃの間隔
で標本化していき、２つの系列に分けると、それぞれの
系列は、式（１−Ｄ）で表現することができる。従っ
て、ＰＲ４の場合、一般的に、時刻Ｔｃ×２ｎ（ｎは整
数）の標本値列とＴｃ×（２ｎ＋１）の標本値列を、そ
れぞれ独立にビタビ検出することが行われる。このこと
は、インターリーブされる前の符号をそれぞれ独立に検
出することにほかならない。
達多項式で表現することができる。即ち、時間Ｔｃに相
当する遅延演算子（ビット周期の遅延演算子）をＤで表
すと、例えば、ＰＲ４は、式（１−Ｄ）2で、ＰＲ１
は、式（１＋Ｄ）で表現することができる。ここで、式
（１−Ｄ）2は、２つの式（１−Ｄ）に分解することが
できるから、ＰＲ４については、符号を、２Ｔｃの間隔
で標本化していき、２つの系列に分けると、それぞれの
系列は、式（１−Ｄ）で表現することができる。従っ
て、ＰＲ４の場合、一般的に、時刻Ｔｃ×２ｎ（ｎは整
数）の標本値列とＴｃ×（２ｎ＋１）の標本値列を、そ
れぞれ独立にビタビ検出することが行われる。このこと
は、インターリーブされる前の符号をそれぞれ独立に検
出することにほかならない。
【００２９】図３３は、式（１−Ｄ）対する検出トレリ
スの例を示している。この検出トレリスは、図３２の符
号生成規則がそのまま反映されており、したがってＱＣ
シーケンスを防止する機構がそのまま生かされている。
即ち、検出トレリスが、連結ポイント（ここでは、５ビ
ット目）までは、初期状態のＲＤＳが３か５かによって
２つに分割されており、このような構造をとることによ
って、ＱＣシーケンスが生じることを防止している。
スの例を示している。この検出トレリスは、図３２の符
号生成規則がそのまま反映されており、したがってＱＣ
シーケンスを防止する機構がそのまま生かされている。
即ち、検出トレリスが、連結ポイント（ここでは、５ビ
ット目）までは、初期状態のＲＤＳが３か５かによって
２つに分割されており、このような構造をとることによ
って、ＱＣシーケンスが生じることを防止している。
【００３０】一方、図３４は、式（１−Ｄ）に対する検
出トレリスの他の例を示しているが、この例では、検出
トレリスは分割されていない。このように、検出トレリ
スを分割しない場合、即ち、始点のＲＤＳの値によら
ず、同一の検出トレリスを用いる場合、符号生成時にお
いて、ＲＤＳがとり得る値を、その始点の値によって禁
止したことが反映されず、このため、ビタビ復号時に、
ＱＣシーケンスに対応するパス（例えば、図３４におい
て、斜線を付して示す部分）をとり得るようになる。そ
して、この場合、パスメモリの長さを決定する指標であ
る、いわゆるＧＴＤ（Generalized Truncation Depth）
が２０ビットとなる。
出トレリスの他の例を示しているが、この例では、検出
トレリスは分割されていない。このように、検出トレリ
スを分割しない場合、即ち、始点のＲＤＳの値によら
ず、同一の検出トレリスを用いる場合、符号生成時にお
いて、ＲＤＳがとり得る値を、その始点の値によって禁
止したことが反映されず、このため、ビタビ復号時に、
ＱＣシーケンスに対応するパス（例えば、図３４におい
て、斜線を付して示す部分）をとり得るようになる。そ
して、この場合、パスメモリの長さを決定する指標であ
る、いわゆるＧＴＤ（Generalized Truncation Depth）
が２０ビットとなる。
【００３１】ここで、ＧＴＤとは、検出トレリス上に存
在する、あらゆる、共通の状態を始点とするパスのペア
の二乗ユークリッド距離が、所定の値（例えば、上述の
Ｐａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号の場合は４）に達
するまでの最大の長さのことである。なお、パスのペア
のうちの一方は、必ず符号が生成したものとする。
在する、あらゆる、共通の状態を始点とするパスのペア
の二乗ユークリッド距離が、所定の値（例えば、上述の
Ｐａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号の場合は４）に達
するまでの最大の長さのことである。なお、パスのペア
のうちの一方は、必ず符号が生成したものとする。
【００３２】所定の性能を保証するためのパスメモリの
長さは、少なくともＧＴＤと同じでなければならない。
長さは、少なくともＧＴＤと同じでなければならない。
【００３３】
【発明が解決しようとする課題】ところで、ＰＲ１とＰ
Ｒ４とを比較した場合、ＰＲ１のほうが高域のスペクト
ラムが小さく高域ノイズの強調が少ないため、高線密度
化に適している。従って、上述のトレリス符号もＰＲ１
に適用した方が、高線密度化を図ることが出来る。
Ｒ４とを比較した場合、ＰＲ１のほうが高域のスペクト
ラムが小さく高域ノイズの強調が少ないため、高線密度
化に適している。従って、上述のトレリス符号もＰＲ１
に適用した方が、高線密度化を図ることが出来る。
【００３４】即ち、図３５は、"8/10 PR1ML for High D
ensity and High Rate Tape StrageSystems", IEEE Tra
nsaction on Magnetics, Vol.31, No.6, November 199
5, p.p.3036-3038において報告されているＰＲ１とＰＲ
４との線記録密度対エラーレートの関係を示している。
ここで、横軸の単位であるＫｂｐｉは、線方向に１イン
チあたり何ビットの情報が記録されているかを示すもの
であり、数字が大きいほど線記録密度が高いことを表
す。同図から明らかなように、高線密度になると、ＰＲ
４（８／９ＰＲ４ＭＬ）より、ＰＲ１（８／１０ＰＲ１
ＭＬ）の方がエラーレートが良くなる（小さくなる）。
ensity and High Rate Tape StrageSystems", IEEE Tra
nsaction on Magnetics, Vol.31, No.6, November 199
5, p.p.3036-3038において報告されているＰＲ１とＰＲ
４との線記録密度対エラーレートの関係を示している。
ここで、横軸の単位であるＫｂｐｉは、線方向に１イン
チあたり何ビットの情報が記録されているかを示すもの
であり、数字が大きいほど線記録密度が高いことを表
す。同図から明らかなように、高線密度になると、ＰＲ
４（８／９ＰＲ４ＭＬ）より、ＰＲ１（８／１０ＰＲ１
ＭＬ）の方がエラーレートが良くなる（小さくなる）。
【００３５】ところで、本件出願人は、ＰＲ１用の、変
換効率（符号化率）の高いトレリス符号である１６／２
０符号を先に提案している（特願平８−６４１４３
号）。この１６／２０符号の符号化率は４／５で、８／
１０符号と同一である。また、そのパワースペクトラム
は、ナイキスト周波数でヌルとなっており、さらに、直
流成分もヌルとなっている。従って、ＤＳＶ制御が行わ
れ、かつ自由距離が４となっている。そして、ＧＴＤは
５符号長（１００ビット（＝５×２０ビット））であ
り、Ｔmaxは１０Ｔｃである。
換効率（符号化率）の高いトレリス符号である１６／２
０符号を先に提案している（特願平８−６４１４３
号）。この１６／２０符号の符号化率は４／５で、８／
１０符号と同一である。また、そのパワースペクトラム
は、ナイキスト周波数でヌルとなっており、さらに、直
流成分もヌルとなっている。従って、ＤＳＶ制御が行わ
れ、かつ自由距離が４となっている。そして、ＧＴＤは
５符号長（１００ビット（＝５×２０ビット））であ
り、Ｔmaxは１０Ｔｃである。
【００３６】この場合、ＧＴＤが１００ビットであるか
ら、必要とされるパスメモリの長さも１００ビット程度
であるが、ハードウェアの規模やコスト等の面から、パ
スメモリの長さをさらに短くすることが望まれる。ま
た、先の提案においては、１６ビットのデータを２０ビ
ットの符号に符号化し、その２０ビットの符号を１６ビ
ットのデータに復号化するため、符号化器及び復号化器
自体のハードウェアが、ある程度大きくなる。
ら、必要とされるパスメモリの長さも１００ビット程度
であるが、ハードウェアの規模やコスト等の面から、パ
スメモリの長さをさらに短くすることが望まれる。ま
た、先の提案においては、１６ビットのデータを２０ビ
ットの符号に符号化し、その２０ビットの符号を１６ビ
ットのデータに復号化するため、符号化器及び復号化器
自体のハードウェアが、ある程度大きくなる。
【００３７】即ち、ｍビットのデータとｎビットの符号
との間の符号化／復号化を行う場合、一般に、符号化器
のメモリの容量としては、２m×ｎビット以上必要とな
り、復号化器のメモリの容量としては、２n×ｍビット
以上必要となる。したがって、ｍおよびｎを小さくする
と、符号化器／復号化器において必要とするメモリ容量
が、指数的に減少し、これにより、ハードウェア規模も
小さくすることができる。このため、符号に変換するデ
ータの単位ｍ、および符号の単位ｎは、いずれも小さい
方が望ましい。
との間の符号化／復号化を行う場合、一般に、符号化器
のメモリの容量としては、２m×ｎビット以上必要とな
り、復号化器のメモリの容量としては、２n×ｍビット
以上必要となる。したがって、ｍおよびｎを小さくする
と、符号化器／復号化器において必要とするメモリ容量
が、指数的に減少し、これにより、ハードウェア規模も
小さくすることができる。このため、符号に変換するデ
ータの単位ｍ、および符号の単位ｎは、いずれも小さい
方が望ましい。
【００３８】一方、図３２で説明したＰａｒｔｉｔｉｏ
ｎｅｄ−ＭＳＮ符号のインターリーブ後の符号系列は、
ＰＲ４だけでなく、ＰＲ１に対しても適用することが出
来る。これは、インターリーブ後の符号系列のパワース
ペクトラムの直流成分はもちろん、そのナイキスト周波
数の成分もヌルになっており、さらに、ＱＣシーケンス
の発生を防止する機構がＰＲ１にも通用するからであ
る。パワースペクトラムの直流成分がヌルであることか
ら、直流成分をもつことによる上述したのような問題は
生じないし、ナイキスト周波数成分がヌルであることか
ら、ＰＲ１に対しても自由距離を４にすることができ
る。また、ＰＲ１に、Ｐａｒｔｉｔｉｏｎｅｄ−ＭＳＮ
符号を適用した場合、ＧＴＤは４０ビットとなり、上述
の１６／２０符号における１００ビットに比較して、か
なり小さくなる。
ｎｅｄ−ＭＳＮ符号のインターリーブ後の符号系列は、
ＰＲ４だけでなく、ＰＲ１に対しても適用することが出
来る。これは、インターリーブ後の符号系列のパワース
ペクトラムの直流成分はもちろん、そのナイキスト周波
数の成分もヌルになっており、さらに、ＱＣシーケンス
の発生を防止する機構がＰＲ１にも通用するからであ
る。パワースペクトラムの直流成分がヌルであることか
ら、直流成分をもつことによる上述したのような問題は
生じないし、ナイキスト周波数成分がヌルであることか
ら、ＰＲ１に対しても自由距離を４にすることができ
る。また、ＰＲ１に、Ｐａｒｔｉｔｉｏｎｅｄ−ＭＳＮ
符号を適用した場合、ＧＴＤは４０ビットとなり、上述
の１６／２０符号における１００ビットに比較して、か
なり小さくなる。
【００３９】しかしながら、図３２で説明したＰａｒｔ
ｉｔｉｏｎｅｄ−ＭＳＮ符号をＰＲ１に適用した場合、
その復号化時において、図３３に示したように、初期状
態によって検出トレリスを分割しただけでは、インター
リーブ後の符号に対応する検出トレリスの中に、符号が
生成しない状態遷移が含まれてしまうため（詳細は後述
する）、ＱＣシーケンスをなくすことは出来ない。
ｉｔｉｏｎｅｄ−ＭＳＮ符号をＰＲ１に適用した場合、
その復号化時において、図３３に示したように、初期状
態によって検出トレリスを分割しただけでは、インター
リーブ後の符号に対応する検出トレリスの中に、符号が
生成しない状態遷移が含まれてしまうため（詳細は後述
する）、ＱＣシーケンスをなくすことは出来ない。
【００４０】また、図３３に示したように、検出トレリ
スを分割すると、合計の状態数が分割しない場合に比較
して多くなる。即ち、図３３および図３４に示した検出
トレリス（図３２に示したＲＤＳトレリス、さらには、
後述するＲＤＳトレリス、検出トレリス、ＡＤＳトレリ
スについても同様）は、その横軸または縦軸が、状態の
変化（時間）、または状態をそれぞれ示すが、検出トレ
リスを分割しない図３４の場合においては、最大の状態
数は、２乃至９ビット目における６であるのに対し、検
出トレリスを分割した図３３の場合においては、最大の
状態数が、３および４ビット目における１０となる。一
方、ビタビ検出を行うビタビ検出器のハードウェアは、
状態数に比例して大きくなるため、検出トレリスは分割
しない方が望ましい。
スを分割すると、合計の状態数が分割しない場合に比較
して多くなる。即ち、図３３および図３４に示した検出
トレリス（図３２に示したＲＤＳトレリス、さらには、
後述するＲＤＳトレリス、検出トレリス、ＡＤＳトレリ
スについても同様）は、その横軸または縦軸が、状態の
変化（時間）、または状態をそれぞれ示すが、検出トレ
リスを分割しない図３４の場合においては、最大の状態
数は、２乃至９ビット目における６であるのに対し、検
出トレリスを分割した図３３の場合においては、最大の
状態数が、３および４ビット目における１０となる。一
方、ビタビ検出を行うビタビ検出器のハードウェアは、
状態数に比例して大きくなるため、検出トレリスは分割
しない方が望ましい。
【００４１】さらに、図３２で説明したＰａｒｔｉｔｉ
ｏｎｅｄ−ＭＳＮ符号をインターリーブして使用する場
合、そのＴmaxは、上述のように１２Ｔｃであるが、例
えば、ＤＡＴやＤＤＳなどで使われている８／１０符号
のＴmaxは４Ｔｃであり、これらと比較してかなり大き
い。しかしながら、Ｔmaxは、上述したように、できる
限り小さい方が望ましい。
ｏｎｅｄ−ＭＳＮ符号をインターリーブして使用する場
合、そのＴmaxは、上述のように１２Ｔｃであるが、例
えば、ＤＡＴやＤＤＳなどで使われている８／１０符号
のＴmaxは４Ｔｃであり、これらと比較してかなり大き
い。しかしながら、Ｔmaxは、上述したように、できる
限り小さい方が望ましい。
【００４２】なお、図３２で説明したＰａｒｔｉｔｉｏ
ｎｅｄ−ＭＳＮ符号以外に、上述したような８／１０レ
ートのＭＳＮ符号が幾つか提案、公開されているが、そ
のパワースペクトラムの直流成分とナイキスト周波数成
分がヌルとなっており、この点だけに注目すれば、ＰＲ
１に適用することができる。しかしながら、これらのＭ
ＳＮ符号は、パスメモリの長さを短くするための機構が
違うため、この点で、ＰＲ１へは適用は困難である。
ｎｅｄ−ＭＳＮ符号以外に、上述したような８／１０レ
ートのＭＳＮ符号が幾つか提案、公開されているが、そ
のパワースペクトラムの直流成分とナイキスト周波数成
分がヌルとなっており、この点だけに注目すれば、ＰＲ
１に適用することができる。しかしながら、これらのＭ
ＳＮ符号は、パスメモリの長さを短くするための機構が
違うため、この点で、ＰＲ１へは適用は困難である。
【００４３】本発明は、このような状況に鑑みてなされ
たものであり、ＰＲ１、さらには、伝達多項式が式（１
＋Ｄ）nで表されるパーシャルレスポンス特性に適用可
能な、Ｔmaxの小さいＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ
符号を提供することができるようにするものである。さ
らに、本発明は、検出トレリスを分割せずに、ＱＣシー
ケンスを有効に取り除き、これにより、検出トレリスの
状態数を減らすとともに、パスメモリの長さを短くし、
ビタビ検出器を小型に構成することができるようにする
ものでもある。また、本発明は、Ｐａｒｔｉｔｉｏｎｅ
ｄ−ＭＳＮ符号の符号化／復号化を行う符号化器／復号
化器を小型に構成することができるようにするものでも
ある。
たものであり、ＰＲ１、さらには、伝達多項式が式（１
＋Ｄ）nで表されるパーシャルレスポンス特性に適用可
能な、Ｔmaxの小さいＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ
符号を提供することができるようにするものである。さ
らに、本発明は、検出トレリスを分割せずに、ＱＣシー
ケンスを有効に取り除き、これにより、検出トレリスの
状態数を減らすとともに、パスメモリの長さを短くし、
ビタビ検出器を小型に構成することができるようにする
ものでもある。また、本発明は、Ｐａｒｔｉｔｉｏｎｅ
ｄ−ＭＳＮ符号の符号化／復号化を行う符号化器／復号
化器を小型に構成することができるようにするものでも
ある。
【００４４】
【課題を解決するための手段】請求項１に記載の符号化
方法および請求項３に記載の符号化装置、請求項５に記
載の復号化方法および請求項７に記載の復号化装置、並
びに請求項９に記載の記録媒体は、１０ビットの符号の
ＲＤＳ（Running Digital Sum）の最大値または最小値
を、それぞれ最大ＲＤＳまたは最小ＲＤＳとする場合、
１０ビットの符号が、そのＲＤＳの変化を表すＲＤＳト
レリスにおいて、最大ＲＤＳと最小ＲＤＳとの差を６と
し、ＲＤＳトレリスの始点のＲＤＳを、最小ＲＤＳ＋２
または最大ＲＤＳ−２とし、始点のＲＤＳが最小ＲＤＳ
＋２であるとき、始点から９ビット目のＲＤＳが最小Ｒ
ＤＳ＋１になることを禁止し、始点のＲＤＳが最大ＲＤ
Ｓ−２であるとき、始点から９ビット目のＲＤＳが最大
ＲＤＳ−１になることを禁止し、ＲＤＳトレリスの終点
のＲＤＳを、最小ＲＤＳ＋２または最大ＲＤＳ−２とす
ることにより得られたものであることを特徴とする。
方法および請求項３に記載の符号化装置、請求項５に記
載の復号化方法および請求項７に記載の復号化装置、並
びに請求項９に記載の記録媒体は、１０ビットの符号の
ＲＤＳ（Running Digital Sum）の最大値または最小値
を、それぞれ最大ＲＤＳまたは最小ＲＤＳとする場合、
１０ビットの符号が、そのＲＤＳの変化を表すＲＤＳト
レリスにおいて、最大ＲＤＳと最小ＲＤＳとの差を６と
し、ＲＤＳトレリスの始点のＲＤＳを、最小ＲＤＳ＋２
または最大ＲＤＳ−２とし、始点のＲＤＳが最小ＲＤＳ
＋２であるとき、始点から９ビット目のＲＤＳが最小Ｒ
ＤＳ＋１になることを禁止し、始点のＲＤＳが最大ＲＤ
Ｓ−２であるとき、始点から９ビット目のＲＤＳが最大
ＲＤＳ−１になることを禁止し、ＲＤＳトレリスの終点
のＲＤＳを、最小ＲＤＳ＋２または最大ＲＤＳ−２とす
ることにより得られたものであることを特徴とする。
【００４５】請求項１１に記載の復号化方法は、状態遷
移を表す検出トレリスにおいて、パーティションドＭＳ
Ｎ（Partitioned-Matched Spectral Null）符号が生成
し得ない状態遷移である不当遷移を、パーティションド
ＭＳＮ符号の１または０の数に基づいて検出し、不当遷
移を除外して、ビタビ復号を行うことを特徴とする。
移を表す検出トレリスにおいて、パーティションドＭＳ
Ｎ（Partitioned-Matched Spectral Null）符号が生成
し得ない状態遷移である不当遷移を、パーティションド
ＭＳＮ符号の１または０の数に基づいて検出し、不当遷
移を除外して、ビタビ復号を行うことを特徴とする。
【００４６】請求項１８に記載の復号化装置は、ブラン
チメトリックを用いて、複数のパスメトリックを計算す
るパスメトリック計算手段と、複数のパスメトリックの
中から所定のものを選択する選択手段と、状態遷移を表
す検出トレリスにおいて、パーティションドＭＳＮ（Pa
rtitioned-Matched Spectral Null）符号が生成し得な
い状態遷移である不当遷移を、パーティションドＭＳＮ
符号の１または０の数に基づいて検出する検出手段と、
不当遷移が生じる尤度を低下させるように、その不当遷
移に対応するブランチメトリックを変換する変換手段と
を備えることを特徴とする。
チメトリックを用いて、複数のパスメトリックを計算す
るパスメトリック計算手段と、複数のパスメトリックの
中から所定のものを選択する選択手段と、状態遷移を表
す検出トレリスにおいて、パーティションドＭＳＮ（Pa
rtitioned-Matched Spectral Null）符号が生成し得な
い状態遷移である不当遷移を、パーティションドＭＳＮ
符号の１または０の数に基づいて検出する検出手段と、
不当遷移が生じる尤度を低下させるように、その不当遷
移に対応するブランチメトリックを変換する変換手段と
を備えることを特徴とする。
【００４７】請求項１９に記載の復号化装置は、ブラン
チメトリックを用いて、複数のパスメトリックを計算す
るパスメトリック計算手段と、複数のパスメトリックの
中から所定のものを選択する選択手段と、状態遷移を表
す検出トレリスにおいて、パーティションドＭＳＮ（Pa
rtitioned-Matched Spectral Null）符号が生成し得な
い状態遷移である不当遷移を、パーティションドＭＳＮ
符号の１または０の数に基づいて検出する検出手段と、
不当遷移を含むパスに対応するパスメトリックを、選択
手段に選択させないように制御する制御手段とを備える
ことを特徴とする。
チメトリックを用いて、複数のパスメトリックを計算す
るパスメトリック計算手段と、複数のパスメトリックの
中から所定のものを選択する選択手段と、状態遷移を表
す検出トレリスにおいて、パーティションドＭＳＮ（Pa
rtitioned-Matched Spectral Null）符号が生成し得な
い状態遷移である不当遷移を、パーティションドＭＳＮ
符号の１または０の数に基づいて検出する検出手段と、
不当遷移を含むパスに対応するパスメトリックを、選択
手段に選択させないように制御する制御手段とを備える
ことを特徴とする。
【００４８】請求項１に記載の符号化方法および請求項
３に記載の符号化装置、請求項５に記載の復号化方法お
よび請求項７に記載の復号化装置、並びに請求項９に記
載の記録媒体においては、１０ビットの符号のＲＤＳ
（Running Digital Sum）の最大値または最小値を、そ
れぞれ最大ＲＤＳまたは最小ＲＤＳとする場合、１０ビ
ットの符号が、そのＲＤＳの変化を表すＲＤＳトレリス
において、最大ＲＤＳと最小ＲＤＳとの差を６とし、Ｒ
ＤＳトレリスの始点のＲＤＳを、最小ＲＤＳ＋２または
最大ＲＤＳ−２とし、始点のＲＤＳが最小ＲＤＳ＋２で
あるとき、始点から９ビット目のＲＤＳが最小ＲＤＳ＋
１になることを禁止し、始点のＲＤＳが最大ＲＤＳ−２
であるとき、始点から９ビット目のＲＤＳが最大ＲＤＳ
−１になることを禁止し、ＲＤＳトレリスの終点のＲＤ
Ｓを、最小ＲＤＳ＋２または最大ＲＤＳ−２とすること
により得られたものとされている。
３に記載の符号化装置、請求項５に記載の復号化方法お
よび請求項７に記載の復号化装置、並びに請求項９に記
載の記録媒体においては、１０ビットの符号のＲＤＳ
（Running Digital Sum）の最大値または最小値を、そ
れぞれ最大ＲＤＳまたは最小ＲＤＳとする場合、１０ビ
ットの符号が、そのＲＤＳの変化を表すＲＤＳトレリス
において、最大ＲＤＳと最小ＲＤＳとの差を６とし、Ｒ
ＤＳトレリスの始点のＲＤＳを、最小ＲＤＳ＋２または
最大ＲＤＳ−２とし、始点のＲＤＳが最小ＲＤＳ＋２で
あるとき、始点から９ビット目のＲＤＳが最小ＲＤＳ＋
１になることを禁止し、始点のＲＤＳが最大ＲＤＳ−２
であるとき、始点から９ビット目のＲＤＳが最大ＲＤＳ
−１になることを禁止し、ＲＤＳトレリスの終点のＲＤ
Ｓを、最小ＲＤＳ＋２または最大ＲＤＳ−２とすること
により得られたものとされている。
【００４９】請求項１１に記載の復号化方法において
は、状態遷移を表す検出トレリスにおいて、パーティシ
ョンドＭＳＮ（Partitioned-Matched Spectral Null）
符号が生成し得ない状態遷移である不当遷移を、パーテ
ィションドＭＳＮ符号の１または０の数に基づいて検出
し、不当遷移を除外して、ビタビ復号を行うようになさ
れている。
は、状態遷移を表す検出トレリスにおいて、パーティシ
ョンドＭＳＮ（Partitioned-Matched Spectral Null）
符号が生成し得ない状態遷移である不当遷移を、パーテ
ィションドＭＳＮ符号の１または０の数に基づいて検出
し、不当遷移を除外して、ビタビ復号を行うようになさ
れている。
【００５０】請求項１８に記載の復号化装置において
は、パスメトリック計算手段は、ブランチメトリックを
用いて、複数のパスメトリックを計算し、選択手段は、
複数のパスメトリックの中から所定のものを選択するよ
うになされている。検出手段は、状態遷移を表す検出ト
レリスにおいて、パーティションドＭＳＮ（Partitione
d-Matched Spectral Null）符号が生成し得ない状態遷
移である不当遷移を、パーティションドＭＳＮ符号の１
または０の数に基づいて検出し、変換手段は、不当遷移
が生じる尤度を低下させるように、その不当遷移に対応
するブランチメトリックを変換するようになされてい
る。
は、パスメトリック計算手段は、ブランチメトリックを
用いて、複数のパスメトリックを計算し、選択手段は、
複数のパスメトリックの中から所定のものを選択するよ
うになされている。検出手段は、状態遷移を表す検出ト
レリスにおいて、パーティションドＭＳＮ（Partitione
d-Matched Spectral Null）符号が生成し得ない状態遷
移である不当遷移を、パーティションドＭＳＮ符号の１
または０の数に基づいて検出し、変換手段は、不当遷移
が生じる尤度を低下させるように、その不当遷移に対応
するブランチメトリックを変換するようになされてい
る。
【００５１】請求項１９に記載の復号化装置において
は、パスメトリック計算手段は、ブランチメトリックを
用いて、複数のパスメトリックを計算し、選択手段は、
複数のパスメトリックの中から所定のものを選択するよ
うになされている。検出手段は、状態遷移を表す検出ト
レリスにおいて、パーティションドＭＳＮ（Partitione
d-Matched Spectral Null）符号が生成し得ない状態遷
移である不当遷移を、パーティションドＭＳＮ符号の１
または０の数に基づいて検出し、制御手段は、不当遷移
を含むパスに対応するパスメトリックを、選択手段に選
択させないように制御するようになされている。
は、パスメトリック計算手段は、ブランチメトリックを
用いて、複数のパスメトリックを計算し、選択手段は、
複数のパスメトリックの中から所定のものを選択するよ
うになされている。検出手段は、状態遷移を表す検出ト
レリスにおいて、パーティションドＭＳＮ（Partitione
d-Matched Spectral Null）符号が生成し得ない状態遷
移である不当遷移を、パーティションドＭＳＮ符号の１
または０の数に基づいて検出し、制御手段は、不当遷移
を含むパスに対応するパスメトリックを、選択手段に選
択させないように制御するようになされている。
【００５２】
【発明の実施の形態】図１は、本発明を適用した記録再
生装置の一実施の形態の構成を示している。
生装置の一実施の形態の構成を示している。
【００５３】ここで、本実施の形態では、ＰＲ１を対象
とするが、本発明は、伝達多項式が式（１＋Ｄ）n（ｎ
は１以上の整数）で表されるパーシャルレスポンス特性
について適用可能である。これは、式（１＋Ｄ）nで表
される伝達関数（周波数特性）が、ＰＲ１と同一のナイ
キスト周波数にヌルをもっているからである。なお、ｎ
が１の場合がＰＲ１である。
とするが、本発明は、伝達多項式が式（１＋Ｄ）n（ｎ
は１以上の整数）で表されるパーシャルレスポンス特性
について適用可能である。これは、式（１＋Ｄ）nで表
される伝達関数（周波数特性）が、ＰＲ１と同一のナイ
キスト周波数にヌルをもっているからである。なお、ｎ
が１の場合がＰＲ１である。
【００５４】符号化器１は、例えば、図２に示すよう
に、ＲＯＭ（Read Only Memory）やＰＬＡ（Programabl
e Logic Array）などによりなるメモリ５１およびメモ
リ５３、レジスタなどによりなるメモリ５２およびメモ
リ５４、メモリ５２またはメモリ５４の出力に応じてメ
モリ５１またはメモリ５３の出力をそれぞれ反転するｍ
ｏｄ２加算器５５または５６、メモリ５１およびメモリ
５３の出力を、１ビットごとに交互に配置する、即ち、
インターリーブするインターリーブ回路５７、並びにイ
ンターリーブ回路５７が出力するパラレルデータをシリ
アルデータに変換するパラレル／シリアル変換器５８に
より構成される。
に、ＲＯＭ（Read Only Memory）やＰＬＡ（Programabl
e Logic Array）などによりなるメモリ５１およびメモ
リ５３、レジスタなどによりなるメモリ５２およびメモ
リ５４、メモリ５２またはメモリ５４の出力に応じてメ
モリ５１またはメモリ５３の出力をそれぞれ反転するｍ
ｏｄ２加算器５５または５６、メモリ５１およびメモリ
５３の出力を、１ビットごとに交互に配置する、即ち、
インターリーブするインターリーブ回路５７、並びにイ
ンターリーブ回路５７が出力するパラレルデータをシリ
アルデータに変換するパラレル／シリアル変換器５８に
より構成される。
【００５５】符号化器１には、例えば、光ディスク、光
磁気ディスク、磁気ディスク、磁気テープ、相変化ディ
スクなどのメディア３に記録すべき情報系列（例えば、
バイナリデータ）としての、例えば、ビデオデータや、
オーディオデータ、その他のデータが、１６ビット単位
などで入力されるようになされており、符号化器１は、
その１６ビットのディジタルデータを、２０ビットの符
号に変換し（符号化し）、記録アンプ（REC. Amp）２に
出力するようになされている。記録アンプ２は、符号化
器１からの符号としての信号を増幅し、メディア３に記
録するようになされている。
磁気ディスク、磁気ディスク、磁気テープ、相変化ディ
スクなどのメディア３に記録すべき情報系列（例えば、
バイナリデータ）としての、例えば、ビデオデータや、
オーディオデータ、その他のデータが、１６ビット単位
などで入力されるようになされており、符号化器１は、
その１６ビットのディジタルデータを、２０ビットの符
号に変換し（符号化し）、記録アンプ（REC. Amp）２に
出力するようになされている。記録アンプ２は、符号化
器１からの符号としての信号を増幅し、メディア３に記
録するようになされている。
【００５６】再生アンプ（PB. Amp）４は、メディア３
からの再生信号を増幅し、イコライザアンプ（EQ. Am
p）５に供給するようになされている。イコライザアン
プ５は、再生アンプ４からの再生信号を波形等化し、標
本化回路６とＰＬＬ回路９とに供給するようになされて
いる。標本化回路６は、イコライザアンプ５からの再生
信号を、ＰＬＬ回路９からのクロックにしたがって標本
化（サンプリング）し、その結果得られる標本値を、ビ
タビ検出器７に出力するようになされている。ビタビ検
出器７は、標本化回路６より供給される標本値から符号
列を検出し（ビタビ復号し）、その検出結果（ビタビ復
号結果）を復号化器８に供給するようになされている。
からの再生信号を増幅し、イコライザアンプ（EQ. Am
p）５に供給するようになされている。イコライザアン
プ５は、再生アンプ４からの再生信号を波形等化し、標
本化回路６とＰＬＬ回路９とに供給するようになされて
いる。標本化回路６は、イコライザアンプ５からの再生
信号を、ＰＬＬ回路９からのクロックにしたがって標本
化（サンプリング）し、その結果得られる標本値を、ビ
タビ検出器７に出力するようになされている。ビタビ検
出器７は、標本化回路６より供給される標本値から符号
列を検出し（ビタビ復号し）、その検出結果（ビタビ復
号結果）を復号化器８に供給するようになされている。
【００５７】復号化器８は、例えば図６に示すように、
シリアル／パラレル変換器６１、符号化器１でインター
リーブされた符号を元の２つの系列に戻す、即ち、デイ
ンターリーブするデインターリーブ回路６２、並びにＲ
ＯＭやＰＬＡなどによりなるメモリ６３およびメモリ６
４により構成され、２０ビットの符号を、元の１６ビッ
トのディジタルデータに復号化するようになされてい
る。
シリアル／パラレル変換器６１、符号化器１でインター
リーブされた符号を元の２つの系列に戻す、即ち、デイ
ンターリーブするデインターリーブ回路６２、並びにＲ
ＯＭやＰＬＡなどによりなるメモリ６３およびメモリ６
４により構成され、２０ビットの符号を、元の１６ビッ
トのディジタルデータに復号化するようになされてい
る。
【００５８】ＰＬＬ回路９は、イコライザアンプ５から
の再生信号に基づいてクロックを生成し、標本化回路
６、ビタビ検出器７、および復号化器８に出力するよう
になされており、標本化回路６、ビタビ検出器７、およ
び復号化器８は、このＰＬＬ回路９からのクロックにし
たがって動作するようになされている。
の再生信号に基づいてクロックを生成し、標本化回路
６、ビタビ検出器７、および復号化器８に出力するよう
になされており、標本化回路６、ビタビ検出器７、およ
び復号化器８は、このＰＬＬ回路９からのクロックにし
たがって動作するようになされている。
【００５９】なお、本実施の形態においては、記録系に
プリコーダは設けられていない。
プリコーダは設けられていない。
【００６０】次に、その動作について説明する。
【００６１】符号化器１に入力された１６ビットのデー
タは、例えば、上位８ビットと下位８ビットとに分割さ
れ、上位８ビットまたは下位８ビットのデータはメモリ
５１または５３にそれぞれ入力される（図２）。メモリ
５１または５３は、後述するような変換テーブルを記憶
しており、上位８ビットまたは下位８ビットのデータを
受信すると、そのデータをアドレスとして、変換テーブ
ルに記述されている１０ビットの符号をそれぞれ読み出
す。これにより、メモリ５１または５３それぞれでは、
８ビットのデータが、１０ビットの符号に変換（符号
化）される。
タは、例えば、上位８ビットと下位８ビットとに分割さ
れ、上位８ビットまたは下位８ビットのデータはメモリ
５１または５３にそれぞれ入力される（図２）。メモリ
５１または５３は、後述するような変換テーブルを記憶
しており、上位８ビットまたは下位８ビットのデータを
受信すると、そのデータをアドレスとして、変換テーブ
ルに記述されている１０ビットの符号をそれぞれ読み出
す。これにより、メモリ５１または５３それぞれでは、
８ビットのデータが、１０ビットの符号に変換（符号
化）される。
【００６２】ここで、変換テーブルには、８ビットのデ
ータと１０ビットの符号とが対応付けられて記憶されて
おり、この１０ビットの符号は、次のような符号生成規
則にしたがって生成されている。
ータと１０ビットの符号とが対応付けられて記憶されて
おり、この１０ビットの符号は、次のような符号生成規
則にしたがって生成されている。
【００６３】即ち、図４のＲＤＳトレリスは、変換テー
ブルに記述されている１０ビットの符号の符号生成規則
を示している。
ブルに記述されている１０ビットの符号の符号生成規則
を示している。
【００６４】同図においては、始点、９ビット目、及び
終点における、１０ビット符号のＲＤＳの推移（変化）
を示してあり、ここでは、連結ポイントは９ビット目と
されている。そして、始点においてＲＤＳが３である場
合、９ビット目でＲＤＳは４または６になり、終点でＲ
ＤＳは３または５になる。また、始点においてＲＤＳが
５である場合には、９ビット目でＲＤＳは２または４に
なり、終点でＲＤＳは３または５になる。即ち、本実施
の形態では、９ビット目において、ＲＤＳは、２，４、
または６となるように制限されており、さらに、始点に
おいてＲＤＳが３または５である場合には、９ビット目
においてＲＤＳが２または６となることがそれぞれ禁止
されている。
終点における、１０ビット符号のＲＤＳの推移（変化）
を示してあり、ここでは、連結ポイントは９ビット目と
されている。そして、始点においてＲＤＳが３である場
合、９ビット目でＲＤＳは４または６になり、終点でＲ
ＤＳは３または５になる。また、始点においてＲＤＳが
５である場合には、９ビット目でＲＤＳは２または４に
なり、終点でＲＤＳは３または５になる。即ち、本実施
の形態では、９ビット目において、ＲＤＳは、２，４、
または６となるように制限されており、さらに、始点に
おいてＲＤＳが３または５である場合には、９ビット目
においてＲＤＳが２または６となることがそれぞれ禁止
されている。
【００６５】このように、始点におけるＲＤＳによっ
て、連結ポイント（ここでは、９ビット目）においてと
り得るＲＤＳの値を制限することで、トレリス線図上を
平行に走るＱＣシーケンスが生じないようになってい
る。
て、連結ポイント（ここでは、９ビット目）においてと
り得るＲＤＳの値を制限することで、トレリス線図上を
平行に走るＱＣシーケンスが生じないようになってい
る。
【００６６】図４のＲＤＳトレリスにおいては、前回生
成された１０ビット符号の終点を始点として、次の１０
ビット符号が生成されるようになされており、これによ
り、ＲＤＳを所定の範囲内に抑えた符号系列を生成する
ことができるようになされている。
成された１０ビット符号の終点を始点として、次の１０
ビット符号が生成されるようになされており、これによ
り、ＲＤＳを所定の範囲内に抑えた符号系列を生成する
ことができるようになされている。
【００６７】図５は、図４に示した符号生成規則を、始
点、終点、および連結ポイントだけでなく、すべてのビ
ットについてのＲＤＳの推移（変化）とともに表したＲ
ＤＳトレリスである。なお、同図（Ａ）は、始点のＲＤ
Ｓが３の場合を、同図（Ｂ）は、始点のＲＤＳが５の場
合を、それぞれ示している。
点、終点、および連結ポイントだけでなく、すべてのビ
ットについてのＲＤＳの推移（変化）とともに表したＲ
ＤＳトレリスである。なお、同図（Ａ）は、始点のＲＤ
Ｓが３の場合を、同図（Ｂ）は、始点のＲＤＳが５の場
合を、それぞれ示している。
【００６８】図５では、ＲＤＳの最小値または最大値
（それぞれを、以下、適宜、最小ＲＤＳまたは最大ＲＤ
Ｓという）は、それぞれ１または７になっている。
（それぞれを、以下、適宜、最小ＲＤＳまたは最大ＲＤ
Ｓという）は、それぞれ１または７になっている。
【００６９】図５のＲＤＳトレリスにしたがって得られ
る１０ビットの符号の総数は３０６であり、従って、８
ビットのデータを１０ビットの符号に変換するのに十分
な数の符号を生成することができる。
る１０ビットの符号の総数は３０６であり、従って、８
ビットのデータを１０ビットの符号に変換するのに十分
な数の符号を生成することができる。
【００７０】なお、図５では、最大ＲＤＳと最小ＲＤＳ
との差が６になっているが、これは、次のような理由に
よる。即ち、最小ＲＤＳを１より大きくするか、または
最大ＲＤＳを７より小さくし、これにより、最大ＲＤＳ
と最小ＲＤＳとの差を６未満とした場合、得られる１０
ビットの符号の総数は２５６未満となり、８ビットのデ
ータすべてに、１０ビットの符号を割り当てられなくな
るからである。
との差が６になっているが、これは、次のような理由に
よる。即ち、最小ＲＤＳを１より大きくするか、または
最大ＲＤＳを７より小さくし、これにより、最大ＲＤＳ
と最小ＲＤＳとの差を６未満とした場合、得られる１０
ビットの符号の総数は２５６未満となり、８ビットのデ
ータすべてに、１０ビットの符号を割り当てられなくな
るからである。
【００７１】図５のＲＤＳトレリスにおいては、状態遷
移とともに、ＲＤＳが１ずつ増加し、最小ＲＤＳから最
大ＲＤＳに推移する場合と、ＲＤＳが１ずつ減少し、最
大ＲＤＳから最小ＲＤＳに推移する場合とが、同一ビッ
トが最も長く連続する場合であり、従って、最も長い場
合で、同一ビットは６回連続する。つまり、図５のＲＤ
Ｓトレリスにしたがって生成される１０ビットの符号の
Ｔmaxは６Ｔｃとなる。
移とともに、ＲＤＳが１ずつ増加し、最小ＲＤＳから最
大ＲＤＳに推移する場合と、ＲＤＳが１ずつ減少し、最
大ＲＤＳから最小ＲＤＳに推移する場合とが、同一ビッ
トが最も長く連続する場合であり、従って、最も長い場
合で、同一ビットは６回連続する。つまり、図５のＲＤ
Ｓトレリスにしたがって生成される１０ビットの符号の
Ｔmaxは６Ｔｃとなる。
【００７２】図５において、同一ビットの連続長が６に
なる場合は６パターン存在する。即ち、第１のパターン
は、図５（Ａ）の２ビット目におけるＲＤＳ「１」か
ら、ＲＤＳが１ずつ増加して、８ビット目におけるＲＤ
Ｓ「７」に推移する場合である。第２のパターンは、図
５（Ｂ）の２ビット目におけるＲＤＳ「７」から、ＲＤ
Ｓが１ずつ減少して、８ビット目におけるＲＤＳ「１」
に推移する場合である。第３のパターンは、図５（Ａ）
の６ビット目におけるＲＤＳ「１」から、ＲＤＳが１ず
つ増加して、図５（Ｂ）の２ビット目におけるＲＤＳ
「７」に推移する場合である。第４のパターンは、図５
（Ｂ）の６ビット目におけるＲＤＳ「７」から、ＲＤＳ
が１ずつ減少して、図５（Ａ）の２ビット目におけるＲ
ＤＳ「１」に推移する場合である。第５のパターンは、
図５（Ｂ）の８ビット目におけるＲＤＳ「１」から、Ｒ
ＤＳが１ずつ増加して、図５（Ａ）の４ビット目におけ
るＲＤＳ「７」に推移する場合である。そして、第６の
パターンは、図５（Ａ）の８ビット目におけるＲＤＳ
「７」から、ＲＤＳが１ずつ減少して、図５（Ｂ）の４
ビット目におけるＲＤＳ「１」に推移する場合である。
なる場合は６パターン存在する。即ち、第１のパターン
は、図５（Ａ）の２ビット目におけるＲＤＳ「１」か
ら、ＲＤＳが１ずつ増加して、８ビット目におけるＲＤ
Ｓ「７」に推移する場合である。第２のパターンは、図
５（Ｂ）の２ビット目におけるＲＤＳ「７」から、ＲＤ
Ｓが１ずつ減少して、８ビット目におけるＲＤＳ「１」
に推移する場合である。第３のパターンは、図５（Ａ）
の６ビット目におけるＲＤＳ「１」から、ＲＤＳが１ず
つ増加して、図５（Ｂ）の２ビット目におけるＲＤＳ
「７」に推移する場合である。第４のパターンは、図５
（Ｂ）の６ビット目におけるＲＤＳ「７」から、ＲＤＳ
が１ずつ減少して、図５（Ａ）の２ビット目におけるＲ
ＤＳ「１」に推移する場合である。第５のパターンは、
図５（Ｂ）の８ビット目におけるＲＤＳ「１」から、Ｒ
ＤＳが１ずつ増加して、図５（Ａ）の４ビット目におけ
るＲＤＳ「７」に推移する場合である。そして、第６の
パターンは、図５（Ａ）の８ビット目におけるＲＤＳ
「７」から、ＲＤＳが１ずつ減少して、図５（Ｂ）の４
ビット目におけるＲＤＳ「１」に推移する場合である。
【００７３】従って、これらの６パターンをなくすこと
により、１０ビットの符号における、同一ビットの連続
長の最大値を５に減少させる、即ち、Ｔmaxを５Ｔｃと
することができる。
により、１０ビットの符号における、同一ビットの連続
長の最大値を５に減少させる、即ち、Ｔmaxを５Ｔｃと
することができる。
【００７４】そこで、図５において、始点のＲＤＳが３
である場合（図５（Ａ））に、始点から２ビット目のＲ
ＤＳが１になることを禁止するとともに、始点から４ビ
ット目のＲＤＳが７になることを禁止する。さらに、始
点のＲＤＳが５である場合（図５（Ｂ））に、始点から
２ビット目のＲＤＳが７になることを禁止するととも
に、始点から４ビット目のＲＤＳが１になることを禁止
する。
である場合（図５（Ａ））に、始点から２ビット目のＲ
ＤＳが１になることを禁止するとともに、始点から４ビ
ット目のＲＤＳが７になることを禁止する。さらに、始
点のＲＤＳが５である場合（図５（Ｂ））に、始点から
２ビット目のＲＤＳが７になることを禁止するととも
に、始点から４ビット目のＲＤＳが１になることを禁止
する。
【００７５】この場合、図５に示したＲＤＳトレリス
は、図６に示すようになり、上述の６パターンは、いず
れもとり得なくなる。その結果、図６のＲＤＳトレリス
にしたがって生成される１０ビット符号における同一ビ
ットの連続長の最大値は５となり、Ｔmaxは５Ｔｃとな
る。
は、図６に示すようになり、上述の６パターンは、いず
れもとり得なくなる。その結果、図６のＲＤＳトレリス
にしたがって生成される１０ビット符号における同一ビ
ットの連続長の最大値は５となり、Ｔmaxは５Ｔｃとな
る。
【００７６】なお、図６のＲＤＳトレリスによれば、１
０ビットの符号を２５９個得ることができ、従って、２
５６個ある８ビットのデータすべてに、ユニークな１０
ビットの符号を割り当てることができる。
０ビットの符号を２５９個得ることができ、従って、２
５６個ある８ビットのデータすべてに、ユニークな１０
ビットの符号を割り当てることができる。
【００７７】ここで、図７は、前述の図３２で説明した
ように、連結ポイントを５ビット目とした場合の全ビッ
トについてＲＤＳを表したＲＤＳトレリスを示してい
る。なお、図７においても、始点のＲＤＳが３の場合
（図７（Ａ））と５の場合（図７（Ｂ））とに分けて、
ＲＤＳトレリスを示してある。
ように、連結ポイントを５ビット目とした場合の全ビッ
トについてＲＤＳを表したＲＤＳトレリスを示してい
る。なお、図７においても、始点のＲＤＳが３の場合
（図７（Ａ））と５の場合（図７（Ｂ））とに分けて、
ＲＤＳトレリスを示してある。
【００７８】図７のＲＤＳトレリスによれば、２７０個
の１０ビットの符号を得ることができ、また、その１０
ビットの符号によるＴmaxは６Ｔｃである。そして、こ
のＲＤＳトレリスにおいて、図５における場合と同様
に、始点のＲＤＳが３である場合（図７（Ａ））に、始
点から２ビット目のＲＤＳが１になることを禁止すると
ともに、始点から４ビット目のＲＤＳが７になることを
禁止し、さらに、始点のＲＤＳが５である場合（図７
（Ｂ））に、始点から２ビット目のＲＤＳが７になるこ
とを禁止するとともに、始点から４ビット目のＲＤＳが
１になることを禁止することで、Ｔmaxを５Ｔｃにする
ことが可能である。
の１０ビットの符号を得ることができ、また、その１０
ビットの符号によるＴmaxは６Ｔｃである。そして、こ
のＲＤＳトレリスにおいて、図５における場合と同様
に、始点のＲＤＳが３である場合（図７（Ａ））に、始
点から２ビット目のＲＤＳが１になることを禁止すると
ともに、始点から４ビット目のＲＤＳが７になることを
禁止し、さらに、始点のＲＤＳが５である場合（図７
（Ｂ））に、始点から２ビット目のＲＤＳが７になるこ
とを禁止するとともに、始点から４ビット目のＲＤＳが
１になることを禁止することで、Ｔmaxを５Ｔｃにする
ことが可能である。
【００７９】しかしながら、そのようにした結果得られ
るＲＤＳトレリスによれば、１０ビットの符号は２３６
個しか生成することができない。即ち、８ビットのデー
タすべてに、ユニークな１０ビットの符号を割り当てる
ことができない。したがって、図３２に示した、連結ポ
イントを５ビット目とする符号生成規則では、８／１０
レートの符号のＴmaxを５Ｔｃにすることは出来ない。
るＲＤＳトレリスによれば、１０ビットの符号は２３６
個しか生成することができない。即ち、８ビットのデー
タすべてに、ユニークな１０ビットの符号を割り当てる
ことができない。したがって、図３２に示した、連結ポ
イントを５ビット目とする符号生成規則では、８／１０
レートの符号のＴmaxを５Ｔｃにすることは出来ない。
【００８０】一方、図４に示した、連結ポイントを９ビ
ット目とする符号生成規則によれば、上述したように、
８ビットのデータすべてに割り当て可能な、Ｔmaxを５
Ｔｃとする１０ビットの符号を得ることができる。
ット目とする符号生成規則によれば、上述したように、
８ビットのデータすべてに割り当て可能な、Ｔmaxを５
Ｔｃとする１０ビットの符号を得ることができる。
【００８１】次に、図８乃至図１５は、図６のＲＤＳト
レリスにしたがって得られる１０ビットの符号を、８ビ
ットのデータに割り当てた変換テーブルの例を示してい
る。なお、図８乃至図１１は、始点のＲＤＳが３の場合
の変換テーブルを、図１２乃至図１５は、始点のＲＤＳ
が５の場合の変換テーブルを、それぞれ示している。ま
た、図８乃至図１５において、その左欄には８ビットの
データを１０進数で、左から２番目の欄には１０ビット
の符号を２進数で、右欄には１０ビットの符号の終点の
ＲＤＳを１０進数で、それぞれ示してある。
レリスにしたがって得られる１０ビットの符号を、８ビ
ットのデータに割り当てた変換テーブルの例を示してい
る。なお、図８乃至図１１は、始点のＲＤＳが３の場合
の変換テーブルを、図１２乃至図１５は、始点のＲＤＳ
が５の場合の変換テーブルを、それぞれ示している。ま
た、図８乃至図１５において、その左欄には８ビットの
データを１０進数で、左から２番目の欄には１０ビット
の符号を２進数で、右欄には１０ビットの符号の終点の
ＲＤＳを１０進数で、それぞれ示してある。
【００８２】本実施の形態においては、例えば、始点の
ＲＤＳが３の場合と５の場合とで、１０ビットの符号を
構成する各ビットを互いに反転したもの（１を０にし、
０を１にしたもの）が、同一の８ビットのデータに割り
当てられている。このように反転関係にある１０ビット
の符号を、同一の８ビットのデータに割り当てておくこ
とで、復号化時には、その反転を考慮せずに、１０ビッ
トの符号を８ビットのデータに戻す（復号化する）こと
ができる。
ＲＤＳが３の場合と５の場合とで、１０ビットの符号を
構成する各ビットを互いに反転したもの（１を０にし、
０を１にしたもの）が、同一の８ビットのデータに割り
当てられている。このように反転関係にある１０ビット
の符号を、同一の８ビットのデータに割り当てておくこ
とで、復号化時には、その反転を考慮せずに、１０ビッ
トの符号を８ビットのデータに戻す（復号化する）こと
ができる。
【００８３】図２のメモリ５１および５３には、例え
ば、図８乃至図１１または図１２乃至図１５に示した変
換テーブルがそれぞれ記憶されている。
ば、図８乃至図１１または図１２乃至図１５に示した変
換テーブルがそれぞれ記憶されている。
【００８４】但し、本実施の形態では、１０ビットの符
号は２５６個で充分であるから、例えば、図１１および
図１５における、８ビットのデータの欄が２５６乃至２
５８に対応するものは記憶されていない。また、本実施
の形態においては、変換テーブルの右欄に記述された終
点のＲＤＳは、３と５の２種類であるから、例えば、終
点のＲＤＳが３の場合には０が、また、５の場合には
１、それぞれ記憶されている。
号は２５６個で充分であるから、例えば、図１１および
図１５における、８ビットのデータの欄が２５６乃至２
５８に対応するものは記憶されていない。また、本実施
の形態においては、変換テーブルの右欄に記述された終
点のＲＤＳは、３と５の２種類であるから、例えば、終
点のＲＤＳが３の場合には０が、また、５の場合には
１、それぞれ記憶されている。
【００８５】なお、メモリ５１およびメモリ５３に記憶
させる変換テーブルは、上述したように、始点のＲＤＳ
が３の場合の符号と５の場合の符号とが反転関係にある
ことから、図８乃至図１１に示したもの、または図１２
乃至図１５に示したもののうちのいずれか一方だけで充
分である。
させる変換テーブルは、上述したように、始点のＲＤＳ
が３の場合の符号と５の場合の符号とが反転関係にある
ことから、図８乃至図１１に示したもの、または図１２
乃至図１５に示したもののうちのいずれか一方だけで充
分である。
【００８６】即ち、例えば、メモリ５１および５３に
は、始点のＲＤＳが３の場合の１０ビットの符号につい
ての変換テーブル（図８乃至図１１）だけが記憶されて
いる。そして、メモリ５１には、符号化すべき上位８ビ
ットのデータの他、メモリ５２に記憶された、前回出力
された符号における終点のＲＤＳが供給されるようにな
されており、メモリ５１からは、その終点を始点とする
１０ビットの符号であって、入力された８ビットのデー
タに割り当てられたものが出力される。さらに、メモリ
５１からは、そこから出力される１０ビットの符号にお
ける終点のＲＤＳも出力される。
は、始点のＲＤＳが３の場合の１０ビットの符号につい
ての変換テーブル（図８乃至図１１）だけが記憶されて
いる。そして、メモリ５１には、符号化すべき上位８ビ
ットのデータの他、メモリ５２に記憶された、前回出力
された符号における終点のＲＤＳが供給されるようにな
されており、メモリ５１からは、その終点を始点とする
１０ビットの符号であって、入力された８ビットのデー
タに割り当てられたものが出力される。さらに、メモリ
５１からは、そこから出力される１０ビットの符号にお
ける終点のＲＤＳも出力される。
【００８７】メモリ５１から出力された１０ビットの符
号、および終点のＲＤＳは、ｍｏｄ２加算器５５に供給
される。ｍｏｄ２加算器５５には、さらに、メモリ５２
から、前回出力された符号における終点のＲＤＳも供給
されており、そこでは、その前回の終点のＲＤＳに対応
して、メモリ５１からの１０ビットの符号、および終点
のＲＤＳがそのまま、またはビット反転されて出力され
る。ｍｏｄ２加算器５５から出力される１０ビットの符
号は、インターリーブ回路５７に供給され、また、終点
のＲＤＳは、メモリ５２に供給されて記憶される。
号、および終点のＲＤＳは、ｍｏｄ２加算器５５に供給
される。ｍｏｄ２加算器５５には、さらに、メモリ５２
から、前回出力された符号における終点のＲＤＳも供給
されており、そこでは、その前回の終点のＲＤＳに対応
して、メモリ５１からの１０ビットの符号、および終点
のＲＤＳがそのまま、またはビット反転されて出力され
る。ｍｏｄ２加算器５５から出力される１０ビットの符
号は、インターリーブ回路５７に供給され、また、終点
のＲＤＳは、メモリ５２に供給されて記憶される。
【００８８】メモリ５１，５２、またはｍｏｄ２加算器
５５にそれぞれ対応するメモリ５３，５４、またはｍｏ
ｄ２加算器５６においても、下位８ビットのデータに対
して同様の処理が施され、これにより、その８ビットの
データに対応する１０ビットの符号が、インターリーブ
回路５７に供給される。
５５にそれぞれ対応するメモリ５３，５４、またはｍｏ
ｄ２加算器５６においても、下位８ビットのデータに対
して同様の処理が施され、これにより、その８ビットの
データに対応する１０ビットの符号が、インターリーブ
回路５７に供給される。
【００８９】インターリーブ回路５７では、上位８ビッ
トのデータに対応する１０ビットの符号と、下位８ビッ
トのデータに対応する１０ビットの符号とがインターリ
ーブされ、２０ビットの符号とされる。即ち、上位また
は下位８ビットのデータに対応する１０ビットの符号
を、例えば、その下位ビットから、（ａ０，ａ１，ａ
２，ａ３，ａ４，ａ５，ａ６，ａ７，ａ８，ａ９）また
は（ｂ０，ｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ
７，ｂ８，ｂ９）とそれぞれすると、インターリーブ回
路５７は、これらの符号（ビット）を交互に並べて、
（ａ０，ｂ０，ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ３，
ａ４，ｂ４，ａ５，ｂ５，ａ６，ｂ６，ａ７，ｂ７，ａ
８，ｂ８，ａ９，ｂ９）として出力する。
トのデータに対応する１０ビットの符号と、下位８ビッ
トのデータに対応する１０ビットの符号とがインターリ
ーブされ、２０ビットの符号とされる。即ち、上位また
は下位８ビットのデータに対応する１０ビットの符号
を、例えば、その下位ビットから、（ａ０，ａ１，ａ
２，ａ３，ａ４，ａ５，ａ６，ａ７，ａ８，ａ９）また
は（ｂ０，ｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ
７，ｂ８，ｂ９）とそれぞれすると、インターリーブ回
路５７は、これらの符号（ビット）を交互に並べて、
（ａ０，ｂ０，ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ３，
ａ４，ｂ４，ａ５，ｂ５，ａ６，ｂ６，ａ７，ｂ７，ａ
８，ｂ８，ａ９，ｂ９）として出力する。
【００９０】ここで、インターリーブされる前の１０ビ
ットの符号のＴmaxは、上述したように５Ｔｃであるこ
とから、インターリーブ後の２０ビットの符号のＴmax
は１０Ｔｃ（＝５Ｔｃ＋５Ｔｃ）となる。従って、従来
のＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号をＰＲ４に適用
した場合に比較して、Ｔmaxを小さくすることができ、
その結果、例えば、オーバライト時の消去率を向上させ
ることが可能となる。また、例えば、隣接トラックから
のクロストークを減少させ、再生データの質を向上させ
ることが可能となる。さらに、例えば、ＰＬＬの誤動作
を防止することが可能となる。
ットの符号のＴmaxは、上述したように５Ｔｃであるこ
とから、インターリーブ後の２０ビットの符号のＴmax
は１０Ｔｃ（＝５Ｔｃ＋５Ｔｃ）となる。従って、従来
のＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号をＰＲ４に適用
した場合に比較して、Ｔmaxを小さくすることができ、
その結果、例えば、オーバライト時の消去率を向上させ
ることが可能となる。また、例えば、隣接トラックから
のクロストークを減少させ、再生データの質を向上させ
ることが可能となる。さらに、例えば、ＰＬＬの誤動作
を防止することが可能となる。
【００９１】また、インターリーブされる前の１０ビッ
トの符号の最小ＲＤＳまたは最大ＲＤＳは、それぞれ１
または７であることから、インターリーブ後の２０ビッ
トの符号の最小ＲＤＳまたは最大ＲＤＳは、それぞれ２
（＝１＋１）または１４（＝７＋７）となる。
トの符号の最小ＲＤＳまたは最大ＲＤＳは、それぞれ１
または７であることから、インターリーブ後の２０ビッ
トの符号の最小ＲＤＳまたは最大ＲＤＳは、それぞれ２
（＝１＋１）または１４（＝７＋７）となる。
【００９２】さらに、インターリーブ前の１０ビット符
号においては、上述したように、前回出力された符号の
終点のＲＤＳと、今回出力された符号の始点のＲＤＳと
が一致していることから、インターリーブ後の２０ビッ
トの符号においても、前回出力された符号の終点のＲＤ
Ｓと、今回出力された符号の始点のＲＤＳとは一致す
る。
号においては、上述したように、前回出力された符号の
終点のＲＤＳと、今回出力された符号の始点のＲＤＳと
が一致していることから、インターリーブ後の２０ビッ
トの符号においても、前回出力された符号の終点のＲＤ
Ｓと、今回出力された符号の始点のＲＤＳとは一致す
る。
【００９３】従って、インターリーブ後の２０ビットの
符号の系列のＲＤＳは一定範囲内に収まるので、直流成
分は発生しない。
符号の系列のＲＤＳは一定範囲内に収まるので、直流成
分は発生しない。
【００９４】また、インターリーブ後の２０ビットの符
号系列のＡＤＳも一定の範囲内に収まり、従って、その
パワースペクトラムのナイキスト周波数成分はヌルであ
るから、ＰＲ１に対しての自由距離を大きくし、その結
果、ノイズに対する耐性を向上させることができる。
号系列のＡＤＳも一定の範囲内に収まり、従って、その
パワースペクトラムのナイキスト周波数成分はヌルであ
るから、ＰＲ１に対しての自由距離を大きくし、その結
果、ノイズに対する耐性を向上させることができる。
【００９５】即ち、インターリーブ後の２０ビットの符
号系列のＡＤＳは、前述したＡＤＳの定義から、インタ
ーリーブ前の、２つの１０ビットの符号のうちのいずれ
か一方と、他方の全ビットを反転したものとのＲＤＳを
加算することによって求めることができる。そして、イ
ンターリーブ前の１０ビットの符号のＲＤＳは、上述し
たように、一定の範囲内に収まっており、また、１０ビ
ットの符号のＲＤＳが一定範囲内に収まっていれば、そ
の符号の全ビットを反転したもののＲＤＳも一定範囲内
に収まるから、インターリーブ後の２０ビットの符号系
列のＡＤＳは一定の範囲内に収まる。その結果、インタ
ーリーブ後の２０ビットの符号系列についても、そのパ
ワースペクトラムのナイキスト周波数成分はヌルとな
る。
号系列のＡＤＳは、前述したＡＤＳの定義から、インタ
ーリーブ前の、２つの１０ビットの符号のうちのいずれ
か一方と、他方の全ビットを反転したものとのＲＤＳを
加算することによって求めることができる。そして、イ
ンターリーブ前の１０ビットの符号のＲＤＳは、上述し
たように、一定の範囲内に収まっており、また、１０ビ
ットの符号のＲＤＳが一定範囲内に収まっていれば、そ
の符号の全ビットを反転したもののＲＤＳも一定範囲内
に収まるから、インターリーブ後の２０ビットの符号系
列のＡＤＳは一定の範囲内に収まる。その結果、インタ
ーリーブ後の２０ビットの符号系列についても、そのパ
ワースペクトラムのナイキスト周波数成分はヌルとな
る。
【００９６】インターリーブ回路５７が出力する２０ビ
ットの符号は、パラレルデータとなっており、このパラ
レルデータは、パラレル／シリアル（Ｐ／Ｓ）変換器５
８に供給される。Ｐ／Ｓ変換器５８では、インターリー
ブ回路５７からのパラレルデータとしての２０ビットの
符号が、シリアルデータに変換されて出力される。
ットの符号は、パラレルデータとなっており、このパラ
レルデータは、パラレル／シリアル（Ｐ／Ｓ）変換器５
８に供給される。Ｐ／Ｓ変換器５８では、インターリー
ブ回路５７からのパラレルデータとしての２０ビットの
符号が、シリアルデータに変換されて出力される。
【００９７】シリアルデータとされた２０ビットの符号
は、記録アンプ２を介して、メディア３に供給されて記
録される。
は、記録アンプ２を介して、メディア３に供給されて記
録される。
【００９８】その後、メディア３が再生されると、それ
により得られる再生信号は、再生アンプ４において増幅
された後、イコライザアンプ５において等化され、標本
化回路６とＰＬＬ回路９に供給される。
により得られる再生信号は、再生アンプ４において増幅
された後、イコライザアンプ５において等化され、標本
化回路６とＰＬＬ回路９に供給される。
【００９９】ＰＬＬ回路９は、入力された再生信号から
クロックを生成し、生成したクロックを、標本化回路
６、ビタビ検出器７、および復号化器８に供給する。
クロックを生成し、生成したクロックを、標本化回路
６、ビタビ検出器７、および復号化器８に供給する。
【０１００】一方、標本化回路６では、イコライザアン
プ５からの、外乱の加わった３値の再生信号が、ＰＬＬ
回路９より供給されるクロックに同期して標本化され
る。そして、その結果得られる標本値が、ビタビ検出器
７に供給され、これにより、元の２値（０，１）の符号
が検出される。
プ５からの、外乱の加わった３値の再生信号が、ＰＬＬ
回路９より供給されるクロックに同期して標本化され
る。そして、その結果得られる標本値が、ビタビ検出器
７に供給され、これにより、元の２値（０，１）の符号
が検出される。
【０１０１】ここで、図１６乃至図１８は、符号化器１
が出力する２０ビットの符号（インターリーブ後の符
号）のＡＤＳの推移（変化）を表したトレリス（以下、
ＡＤＳトレリスという）を示している。なお、図１６乃
至図１８においては、始点のＡＤＳによって分けて、Ａ
ＤＳトレリスを示してある。即ち、図１６乃至図１８
は、始点のＡＤＳが−２，０、または２の場合のＡＤＳ
トレリスをそれぞれ示している。また、これらのＡＤＳ
トレリスは、２０ビットの符号が生成する遷移をすべて
含む必要最小限のものとなっている。
が出力する２０ビットの符号（インターリーブ後の符
号）のＡＤＳの推移（変化）を表したトレリス（以下、
ＡＤＳトレリスという）を示している。なお、図１６乃
至図１８においては、始点のＡＤＳによって分けて、Ａ
ＤＳトレリスを示してある。即ち、図１６乃至図１８
は、始点のＡＤＳが−２，０、または２の場合のＡＤＳ
トレリスをそれぞれ示している。また、これらのＡＤＳ
トレリスは、２０ビットの符号が生成する遷移をすべて
含む必要最小限のものとなっている。
【０１０２】さらに、図１９乃至図２１は、符号化器１
が出力する２０ビットの符号をＰＲ１に適用した場合の
検出トレリスを示している。なお、図１９乃至図２１に
おいても、始点のＡＤＳによって分けて、検出トレリス
を示してある。即ち、図１９乃至図２１は、始点のＡＤ
Ｓが−２，０、または２の場合の検出トレリスをそれぞ
れ示している。さらに、図１９乃至図２１においては、
２０ビットの符号の連結ポイント（本実施の形態におい
ては、９＋９＝１８ビット目）までの検出トレリスを示
してあり、また、これらの検出トレリスは、２０ビット
の符号が生成する遷移をすべて含む必要最小限のものと
なっている。
が出力する２０ビットの符号をＰＲ１に適用した場合の
検出トレリスを示している。なお、図１９乃至図２１に
おいても、始点のＡＤＳによって分けて、検出トレリス
を示してある。即ち、図１９乃至図２１は、始点のＡＤ
Ｓが−２，０、または２の場合の検出トレリスをそれぞ
れ示している。さらに、図１９乃至図２１においては、
２０ビットの符号の連結ポイント（本実施の形態におい
ては、９＋９＝１８ビット目）までの検出トレリスを示
してあり、また、これらの検出トレリスは、２０ビット
の符号が生成する遷移をすべて含む必要最小限のものと
なっている。
【０１０３】上述したように、符号化器１においてイン
ターリーブされる前の２つの１０ビットの符号の始点及
び終点のＲＤＳは３または５であり、また、インターリ
ーブ後の２０ビットの符号のＡＤＳは、インターリーブ
前の一方の符号のＲＤＳと、他方の符号をビット反転し
たもののＲＤＳと加算値、即ち、３−３，３−５，５−
５、または５−３に等しいことから、その始点および終
点のＡＤＳは、−２，０、または２のうちのいずれかに
なる。
ターリーブされる前の２つの１０ビットの符号の始点及
び終点のＲＤＳは３または５であり、また、インターリ
ーブ後の２０ビットの符号のＡＤＳは、インターリーブ
前の一方の符号のＲＤＳと、他方の符号をビット反転し
たもののＲＤＳと加算値、即ち、３−３，３−５，５−
５、または５−３に等しいことから、その始点および終
点のＡＤＳは、−２，０、または２のうちのいずれかに
なる。
【０１０４】なお、始点のＡＤＳが０の場合は、インタ
ーリーブ前の２つの１０ビットの符号の始点のＲＤＳ
が、いずれも３のときと５のときとで、ＡＤＳトレリス
および検出トレリスは、さらに２つに分割できるが、事
実上、ビタビ検出時にこの２つの場合の区別が困難であ
り、また、区別する実益も少ないため、この場合のＡＤ
Ｓトレリスまたは検出トレリスは、図１７または図２０
にそれぞれ示すように、ひとつにまとめてある。
ーリーブ前の２つの１０ビットの符号の始点のＲＤＳ
が、いずれも３のときと５のときとで、ＡＤＳトレリス
および検出トレリスは、さらに２つに分割できるが、事
実上、ビタビ検出時にこの２つの場合の区別が困難であ
り、また、区別する実益も少ないため、この場合のＡＤ
Ｓトレリスまたは検出トレリスは、図１７または図２０
にそれぞれ示すように、ひとつにまとめてある。
【０１０５】符号化器１が出力する２０ビットの符号を
ＰＲ４に適用した場合、前述した場合と同様に、ビタビ
検出時に始点のＲＤＳによって分割された検出トレリス
を使用することによって、ＱＣシーケンスを構成する、
符号が生成しない遷移をなくすことができる。
ＰＲ４に適用した場合、前述した場合と同様に、ビタビ
検出時に始点のＲＤＳによって分割された検出トレリス
を使用することによって、ＱＣシーケンスを構成する、
符号が生成しない遷移をなくすことができる。
【０１０６】しかしながら、ＰＲ１に適用した場合（伝
達多項式が式（１＋Ｄ）nで表されるパーシャルレスポ
ンスについても同様）、ＰＲ１による連続した符号間干
渉に起因して、分割した検出トレリスに、図４に示した
符号生成規則が反映されず、図１９乃至図２１に示した
ように、始点のＡＤＳによって検出トレリスを分割して
も、その分割した検出トレリスの中には、ＱＣシーケン
スを構成する、符号が生成しない遷移（以下、適宜、不
当遷移という）が含まれる。
達多項式が式（１＋Ｄ）nで表されるパーシャルレスポ
ンスについても同様）、ＰＲ１による連続した符号間干
渉に起因して、分割した検出トレリスに、図４に示した
符号生成規則が反映されず、図１９乃至図２１に示した
ように、始点のＡＤＳによって検出トレリスを分割して
も、その分割した検出トレリスの中には、ＱＣシーケン
スを構成する、符号が生成しない遷移（以下、適宜、不
当遷移という）が含まれる。
【０１０７】即ち、符号化器１が出力する２０ビットの
符号において、ある状態のＡＤＳは、インターリーブ前
の１０ビットの符号の一方のＲＤＳと、他方をビット反
転したもののＲＤＳ（以下、適宜、反転ＲＤＳという）
との加算値となる。このため、インターリーブ後の２０
ビットの符号の、あるＡＤＳが、インターリーブ前の１
０ビットの符号においてとり得るＲＤＳだけでなく、と
り得ないＲＤＳをも表現してしまうことが生じる。
符号において、ある状態のＡＤＳは、インターリーブ前
の１０ビットの符号の一方のＲＤＳと、他方をビット反
転したもののＲＤＳ（以下、適宜、反転ＲＤＳという）
との加算値となる。このため、インターリーブ後の２０
ビットの符号の、あるＡＤＳが、インターリーブ前の１
０ビットの符号においてとり得るＲＤＳだけでなく、と
り得ないＲＤＳをも表現してしまうことが生じる。
【０１０８】具体的には、例えば、図１７のＡＤＳトレ
リスおよび図２０の検出トレリスにおいて、４ビット目
のＡＤＳが０となっている状態は、インターリーブ前の
２つの１０ビット符号、即ち、図６（Ａ）および図６
（Ｂ）において、２ビット目のＲＤＳが、いずれも３と
なる場合（３−３＝０）と、５となる場合（５−５＝
０）に対応している。
リスおよび図２０の検出トレリスにおいて、４ビット目
のＡＤＳが０となっている状態は、インターリーブ前の
２つの１０ビット符号、即ち、図６（Ａ）および図６
（Ｂ）において、２ビット目のＲＤＳが、いずれも３と
なる場合（３−３＝０）と、５となる場合（５−５＝
０）に対応している。
【０１０９】しかしながら、２つの１０ビットの符号の
ＲＤＳが、３や５でなくても、即ち、例えば、１や７な
どであっても、ＲＤＳと反転ＲＤＳとの加算値は０にな
る。ここで、図１７および図２０においては、実際に、
ＲＤＳが１の場合（図１７および図２０において太い実
線で示す部分）と、７の場合（図１７および図２０にお
いて、点線で示す部分）とが含まれている。
ＲＤＳが、３や５でなくても、即ち、例えば、１や７な
どであっても、ＲＤＳと反転ＲＤＳとの加算値は０にな
る。ここで、図１７および図２０においては、実際に、
ＲＤＳが１の場合（図１７および図２０において太い実
線で示す部分）と、７の場合（図１７および図２０にお
いて、点線で示す部分）とが含まれている。
【０１１０】一方、図６においては、上述したように、
２ビット目のＲＤＳが１および７となることが禁止され
ているから、２ビット目にＲＤＳが１または７になる１
０ビットの符号は、符号化器１において生成されない。
したがって、図１７および図２０において、４ビット目
のＡＤＳ「０」に至るまでの遷移には、例えば、１０ビ
ットの符号において、２ビット目のＲＤＳが１や７にな
るような、符号が生成し得ない遷移（不当遷移）も含ま
れてしまう。
２ビット目のＲＤＳが１および７となることが禁止され
ているから、２ビット目にＲＤＳが１または７になる１
０ビットの符号は、符号化器１において生成されない。
したがって、図１７および図２０において、４ビット目
のＡＤＳ「０」に至るまでの遷移には、例えば、１０ビ
ットの符号において、２ビット目のＲＤＳが１や７にな
るような、符号が生成し得ない遷移（不当遷移）も含ま
れてしまう。
【０１１１】以上から、ＰＲ１については、ＡＤＳトレ
リスおよび検出トレリスを分割しても、符号が生成しな
い遷移をなくすことができない。
リスおよび検出トレリスを分割しても、符号が生成しな
い遷移をなくすことができない。
【０１１２】また、図１７および図２０において、４ビ
ット目のＡＤＳ「０」に至るまでの遷移には、不当遷移
だけでなく、符号が生成し得る遷移も含んでいるため、
不当遷移だけを、図６に示したＡＤＳトレリスから取り
除いておくことはできない。
ット目のＡＤＳ「０」に至るまでの遷移には、不当遷移
だけでなく、符号が生成し得る遷移も含んでいるため、
不当遷移だけを、図６に示したＡＤＳトレリスから取り
除いておくことはできない。
【０１１３】そして、このように検出トレリスの中に不
当遷移が含まれている場合、その不当遷移により、ＱＣ
シーケンスがつくられてしまうかどうかが重要な問題と
なる。これは、不当遷移によりＱＣシーケンスが生じる
場合には、ビタビ検出器のパスメモリの長さを有限にす
ることができず、事実上、装置の実現が困難となるから
である。
当遷移が含まれている場合、その不当遷移により、ＱＣ
シーケンスがつくられてしまうかどうかが重要な問題と
なる。これは、不当遷移によりＱＣシーケンスが生じる
場合には、ビタビ検出器のパスメモリの長さを有限にす
ることができず、事実上、装置の実現が困難となるから
である。
【０１１４】ＱＣシーケンスは、前述したように、ある
一つの符号系列に対応する、トレリス線図上で無限に存
在する二つ以上の異なったパス同士であり、図１９乃至
図２１に示した検出トレリスには、数多くのＱＣシーケ
ンス（その一部を、図１９および図２０において、斜線
を付して示す）が含まれる。１０ビットの符号が生成す
る遷移だけであれば、ＱＣシーケンスは生じないが、Ａ
ＤＳトレリスおよび検出トレリスが、図６の符号生成規
則を反映せず、不当遷移を含んでしまうがゆえに、ＱＣ
シーケンスが生じる。
一つの符号系列に対応する、トレリス線図上で無限に存
在する二つ以上の異なったパス同士であり、図１９乃至
図２１に示した検出トレリスには、数多くのＱＣシーケ
ンス（その一部を、図１９および図２０において、斜線
を付して示す）が含まれる。１０ビットの符号が生成す
る遷移だけであれば、ＱＣシーケンスは生じないが、Ａ
ＤＳトレリスおよび検出トレリスが、図６の符号生成規
則を反映せず、不当遷移を含んでしまうがゆえに、ＱＣ
シーケンスが生じる。
【０１１５】以上のように、ＰＲ１については、始点の
ＡＤＳによって検出トレリスを分割しても、分割した検
出トレリスの中に、不当遷移が含まれ、ＱＣシーケンス
をなくすことが出来ない。従って、検出トレリスを分割
することによる利点はないことになる。むしろ、検出ト
レリス分割すると、分割した検出トレリスそれぞれの状
態数の合計が、全体の状態数になるため、それに比例し
てビタビ検出器のハードウェアが大規模化する。
ＡＤＳによって検出トレリスを分割しても、分割した検
出トレリスの中に、不当遷移が含まれ、ＱＣシーケンス
をなくすことが出来ない。従って、検出トレリスを分割
することによる利点はないことになる。むしろ、検出ト
レリス分割すると、分割した検出トレリスそれぞれの状
態数の合計が、全体の状態数になるため、それに比例し
てビタビ検出器のハードウェアが大規模化する。
【０１１６】即ち、図２２は、図１６乃至図１８に示し
た３つのＡＤＳトレリスを一つにまとめた２０ビットの
符号のＡＤＳトレリスを示している。また、図２３は、
図１９乃至図２１に示した３つの検出トレリスを１つに
まとめた２０ビットの符号の検出トレリスを示してい
る。なお、図２３の検出トレリス（上述した、他の検出
トレリスについても同様）において、白抜きまたは黒塗
りの四角形は、そこへの状態遷移によるビタビ検出結果
が０または１であることを、それぞれ示している。
た３つのＡＤＳトレリスを一つにまとめた２０ビットの
符号のＡＤＳトレリスを示している。また、図２３は、
図１９乃至図２１に示した３つの検出トレリスを１つに
まとめた２０ビットの符号の検出トレリスを示してい
る。なお、図２３の検出トレリス（上述した、他の検出
トレリスについても同様）において、白抜きまたは黒塗
りの四角形は、そこへの状態遷移によるビタビ検出結果
が０または１であることを、それぞれ示している。
【０１１７】図１６乃至図１８や、図１９乃至図２１に
おいては、いずれも最大の状態数が１２であり、その結
果、全体の状態数は３６（＝１２×３）となる。一方、
図２２や図２３においては、最大の状態数、即ち、全体
の状態数が１２となる。従って、検出トレリスを分割し
た場合には、全体の状態数は、分割しない場合の３倍に
なり、ビタビ検出器が大規模化することになる。なお、
一般的に、検出トレリスを分割した場合の状態数は、分
割しない場合の状態数より多くなる。例えば、前述した
検出トレリスを分割しない図３４の場合、状態数は６で
あるが、分割した図３２の場合、状態数は、３ビット目
および４ビット目において、最大の１０となる。
おいては、いずれも最大の状態数が１２であり、その結
果、全体の状態数は３６（＝１２×３）となる。一方、
図２２や図２３においては、最大の状態数、即ち、全体
の状態数が１２となる。従って、検出トレリスを分割し
た場合には、全体の状態数は、分割しない場合の３倍に
なり、ビタビ検出器が大規模化することになる。なお、
一般的に、検出トレリスを分割した場合の状態数は、分
割しない場合の状態数より多くなる。例えば、前述した
検出トレリスを分割しない図３４の場合、状態数は６で
あるが、分割した図３２の場合、状態数は、３ビット目
および４ビット目において、最大の１０となる。
【０１１８】そこで、ここでは、検出トレリスを分割せ
ず、さらに、ある状態遷移（ブランチ）（符号を１ビッ
ト得るために生成される状態遷移）が、符号が生成する
ものなのかどうかを、ビタビ検出時に、そのブランチま
でのパスに対応する１０ビットの符号を構成する１若し
くは０の数の総和、またはこの総和に対応するものであ
るＲＤＳを計算することによって判定するようにする。
そして、符号が生成しないパスと判断したら、そのパス
を削除するか、またはそのパスのパスメトリックに一定
値を加算して確からしさ（尤度）を減少させ、これによ
り、ＱＣシーケンスの発生を防止するようにする。
ず、さらに、ある状態遷移（ブランチ）（符号を１ビッ
ト得るために生成される状態遷移）が、符号が生成する
ものなのかどうかを、ビタビ検出時に、そのブランチま
でのパスに対応する１０ビットの符号を構成する１若し
くは０の数の総和、またはこの総和に対応するものであ
るＲＤＳを計算することによって判定するようにする。
そして、符号が生成しないパスと判断したら、そのパス
を削除するか、またはそのパスのパスメトリックに一定
値を加算して確からしさ（尤度）を減少させ、これによ
り、ＱＣシーケンスの発生を防止するようにする。
【０１１９】なお、符号が生成しないパスであるかどう
かを判定するには、上述したように、１０ビットの符号
を構成する１若しくは０の数の総和、またはＲＤＳのう
ちのいずれを用いることも可能であるが、本実施の形態
においては、例えば、あるパスに対応する一方の１０ビ
ット符号である、インターリーブ後の偶数ビット列につ
いては、１の数の総和を用いるとともに、他方の１０ビ
ット符号である、インターリーブ後の奇数ビット列につ
いては、０の数の総和を用いることとする。
かを判定するには、上述したように、１０ビットの符号
を構成する１若しくは０の数の総和、またはＲＤＳのう
ちのいずれを用いることも可能であるが、本実施の形態
においては、例えば、あるパスに対応する一方の１０ビ
ット符号である、インターリーブ後の偶数ビット列につ
いては、１の数の総和を用いるとともに、他方の１０ビ
ット符号である、インターリーブ後の奇数ビット列につ
いては、０の数の総和を用いることとする。
【０１２０】即ち、上述したように、２０ビットの符号
を（ａ０，ｂ０，ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ
３，ａ４，ｂ４，ａ５，ｂ５，ａ６，ｂ６，ａ７，ｂ
７，ａ８，ｂ８，ａ９，ｂ９）と表し、この順序で記録
がされたものとすると、偶数ビット列（ａ０，ａ１，ａ
２，ａ３，ａ４，ａ５，ａ６，ａ７，ａ８，ａ９）につ
いては、その中の１の数を、奇数ビット列（ｂ０，ｂ
１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ７，ｂ８，ｂ
９）については、その中の０の数を、それぞれ用いて、
符号が生成しないパスであるかどうかを判定する。この
場合、図２２のＡＤＳトレリスおよび図２３の検出トレ
リスでは、例えば、０ビット目（始点）の状態を始点と
し、１ビット目の状態を終点とするブランチがビットａ
０が対応し、１ビット目の状態を始点とし、２ビット目
の状態を終点とするブランチがビットｂ０が対応する。
以下、同様に、ブランチと、各ビットとが対応する。
を（ａ０，ｂ０，ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ
３，ａ４，ｂ４，ａ５，ｂ５，ａ６，ｂ６，ａ７，ｂ
７，ａ８，ｂ８，ａ９，ｂ９）と表し、この順序で記録
がされたものとすると、偶数ビット列（ａ０，ａ１，ａ
２，ａ３，ａ４，ａ５，ａ６，ａ７，ａ８，ａ９）につ
いては、その中の１の数を、奇数ビット列（ｂ０，ｂ
１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ７，ｂ８，ｂ
９）については、その中の０の数を、それぞれ用いて、
符号が生成しないパスであるかどうかを判定する。この
場合、図２２のＡＤＳトレリスおよび図２３の検出トレ
リスでは、例えば、０ビット目（始点）の状態を始点と
し、１ビット目の状態を終点とするブランチがビットａ
０が対応し、１ビット目の状態を始点とし、２ビット目
の状態を終点とするブランチがビットｂ０が対応する。
以下、同様に、ブランチと、各ビットとが対応する。
【０１２１】ここで、以下、適宜、偶数ビット列を構成
する１の数、および奇数ビット列を構成する０の数を、
いずれも、ハミングの重みと呼ぶ。
する１の数、および奇数ビット列を構成する０の数を、
いずれも、ハミングの重みと呼ぶ。
【０１２２】以上のように、あるパスのブランチが、符
号が生成する遷移であるのか否かを、そのパスに対応す
る１０ビット符号のハミングの重みによって判定するこ
とができるのは、図６において、各状態におけるＲＤＳ
が、ハミングの重みと１対１に対応しているからであ
る。即ち、例えば、図６（Ａ）において、２ビット目の
ＲＤＳが３になる状態までの１の数は１個である。これ
は、始点のＲＤＳが３であり、従って、２ビット目にＲ
ＤＳが３になるには、その間に発生される２ビットの符
号のうちの一方が１で、他方が０である必要があるから
である。
号が生成する遷移であるのか否かを、そのパスに対応す
る１０ビット符号のハミングの重みによって判定するこ
とができるのは、図６において、各状態におけるＲＤＳ
が、ハミングの重みと１対１に対応しているからであ
る。即ち、例えば、図６（Ａ）において、２ビット目の
ＲＤＳが３になる状態までの１の数は１個である。これ
は、始点のＲＤＳが３であり、従って、２ビット目にＲ
ＤＳが３になるには、その間に発生される２ビットの符
号のうちの一方が１で、他方が０である必要があるから
である。
【０１２３】同様のことから、例えば、図６（Ａ）にお
いて、２ビット目のＲＤＳが５になる状態までの１の数
は２個である。一方、例えば、２ビット目までの１の数
が０個である場合、これは、始点のＲＤＳが３であれ
ば、２ビット目のＲＤＳが１になる状態に対応している
ことになるが、図６（Ａ）においては、そのような状態
は存在せず、したがって、その状態への遷移は、符号が
生成しない不当遷移ということになる。図６（Ｂ）につ
いても同様のことがいえる。
いて、２ビット目のＲＤＳが５になる状態までの１の数
は２個である。一方、例えば、２ビット目までの１の数
が０個である場合、これは、始点のＲＤＳが３であれ
ば、２ビット目のＲＤＳが１になる状態に対応している
ことになるが、図６（Ａ）においては、そのような状態
は存在せず、したがって、その状態への遷移は、符号が
生成しない不当遷移ということになる。図６（Ｂ）につ
いても同様のことがいえる。
【０１２４】図２４は、図２２のＡＤＳトレリスにおけ
る始点、連結ポイント（インターリーブ前の１０ビット
の符号についての連結ポイントが９ビット目（図４乃至
図６）なので、インターリーブ後の２０ビットの符号に
ついての連結ポイントは１８ビット目となる）、および
終点のＡＤＳだけを表したＡＤＳトレリスを示してい
る。
る始点、連結ポイント（インターリーブ前の１０ビット
の符号についての連結ポイントが９ビット目（図４乃至
図６）なので、インターリーブ後の２０ビットの符号に
ついての連結ポイントは１８ビット目となる）、および
終点のＡＤＳだけを表したＡＤＳトレリスを示してい
る。
【０１２５】同図において、状態を表す四角形どうしを
結んでいる実線が、２０ビットの符号が生成し得る状態
遷移を表しており、従って、実線で結ばれていない状態
の間の遷移は不当遷移となる。即ち、例えば、ＡＤＳが
０の始点から、ＡＤＳが４の１８ビット目の状態への遷
移は不当遷移となる。
結んでいる実線が、２０ビットの符号が生成し得る状態
遷移を表しており、従って、実線で結ばれていない状態
の間の遷移は不当遷移となる。即ち、例えば、ＡＤＳが
０の始点から、ＡＤＳが４の１８ビット目の状態への遷
移は不当遷移となる。
【０１２６】また、同図においては、連結ポイントまで
に、２０ビットの符号が生成する遷移によって得られる
偶数ビット列および奇数ビット列のハミングの重み、並
びにそれらの合計値を図示してある。これらの値には、
図４に示したＱＣシーケンスを防止する符号生成規則が
反映されており、したがってＱＣシーケンスを防止する
ためには、少なくとも、これらの値に基づいて、符号が
生成しない遷移かどうかを判定すれば良い。
に、２０ビットの符号が生成する遷移によって得られる
偶数ビット列および奇数ビット列のハミングの重み、並
びにそれらの合計値を図示してある。これらの値には、
図４に示したＱＣシーケンスを防止する符号生成規則が
反映されており、したがってＱＣシーケンスを防止する
ためには、少なくとも、これらの値に基づいて、符号が
生成しない遷移かどうかを判定すれば良い。
【０１２７】さらに、上述の図２２のＡＤＳトレリスに
は、１ビットごとに符号が生成する遷移によって得られ
る偶数ビット列および奇数ビット列のハミングの重みを
図示してある。そして、図２３の検出トレリスには、図
２２に図示したハミングの重みに基づいて、符号が生成
しない可能性のあるブランチの始点（状態）を表す四角
形の上部に、その始点における、符号が生成しない遷移
に対応する偶数ビット列および奇数ビット列のハミング
の重みを図示してある。
は、１ビットごとに符号が生成する遷移によって得られ
る偶数ビット列および奇数ビット列のハミングの重みを
図示してある。そして、図２３の検出トレリスには、図
２２に図示したハミングの重みに基づいて、符号が生成
しない可能性のあるブランチの始点（状態）を表す四角
形の上部に、その始点における、符号が生成しない遷移
に対応する偶数ビット列および奇数ビット列のハミング
の重みを図示してある。
【０１２８】従って、図２３の検出トレリスにおいて、
あるブランチの始点で、ハミングの重みが、その始点の
部分に図示してある値に等しい場合、そのブランチに対
応する状態遷移は不当遷移ということになる。
あるブランチの始点で、ハミングの重みが、その始点の
部分に図示してある値に等しい場合、そのブランチに対
応する状態遷移は不当遷移ということになる。
【０１２９】ここで、図２３の検出トレリスおよび図２
４のＡＤＳトレリスのいずれを用いても、不当遷移を含
むパスの排除は可能であるが、ここでは、このうちの、
例えば、図２３の検出トレリスを用いることとする。
４のＡＤＳトレリスのいずれを用いても、不当遷移を含
むパスの排除は可能であるが、ここでは、このうちの、
例えば、図２３の検出トレリスを用いることとする。
【０１３０】図２５は、検出トレリスを用いて、不当遷
移を検出（判定）し、その不当遷移を除外して、ビタビ
復号を行う符号パス判定アルゴリズムを説明するための
フローチャートである。
移を検出（判定）し、その不当遷移を除外して、ビタビ
復号を行う符号パス判定アルゴリズムを説明するための
フローチャートである。
【０１３１】この場合、まず最初に、ステップＳ１にお
いて、２０ビットの符号の中の何ビット目が処理対象と
なっているのかを表す変数Ｂが、例えば０に初期化さ
れ、ステップＳ２に進み、Ｂビット目の各状態までに至
る、いわゆる生き残りパスのハミングの重みを記憶する
変数Ｈが、例えば０に初期化される。
いて、２０ビットの符号の中の何ビット目が処理対象と
なっているのかを表す変数Ｂが、例えば０に初期化さ
れ、ステップＳ２に進み、Ｂビット目の各状態までに至
る、いわゆる生き残りパスのハミングの重みを記憶する
変数Ｈが、例えば０に初期化される。
【０１３２】ここで、本実施の形態においては、状態数
の最大値は、上述したように１２であり、また、ハミン
グの重みは、偶数ビット列および奇数ビット列の２つが
必要であるから、変数Ｈは、１２の状態について、偶数
ビット列および奇数ビット列のハミングの重みを記憶す
ることのできる分だけ用意される。
の最大値は、上述したように１２であり、また、ハミン
グの重みは、偶数ビット列および奇数ビット列の２つが
必要であるから、変数Ｈは、１２の状態について、偶数
ビット列および奇数ビット列のハミングの重みを記憶す
ることのできる分だけ用意される。
【０１３３】その後、ステップＳ３において、標本化器
６から、外乱が加えられた標本値の入力があると、ステ
ップＳ４に進み、その標本値に対して、３値の基準レベ
ル−１，０，＋１それぞれに対応したブランチメトリッ
クＢＭ-1，ＢＭ0，ＢＭ+1が計算され、ステップＳ５に
進む。
６から、外乱が加えられた標本値の入力があると、ステ
ップＳ４に進み、その標本値に対して、３値の基準レベ
ル−１，０，＋１それぞれに対応したブランチメトリッ
クＢＭ-1，ＢＭ0，ＢＭ+1が計算され、ステップＳ５に
進む。
【０１３４】ステップＳ５では、状態を識別するために
各状態に割り当てられた状態番号を表す変数Ｊが、例え
ば０に初期化され、ステップＳ６に進み、Ｂビット目の
状態番号Ｊの状態に至るまでの生き残りパスのハミング
の重みＨから、Ｂビット目の状態番号Ｊの状態を始点と
し、Ｂ＋１ビット目の状態に至るブランチに対応する状
態遷移が、符号が生成するものか、または生成しないも
の（不当遷移）かが判定される。
各状態に割り当てられた状態番号を表す変数Ｊが、例え
ば０に初期化され、ステップＳ６に進み、Ｂビット目の
状態番号Ｊの状態に至るまでの生き残りパスのハミング
の重みＨから、Ｂビット目の状態番号Ｊの状態を始点と
し、Ｂ＋１ビット目の状態に至るブランチに対応する状
態遷移が、符号が生成するものか、または生成しないも
の（不当遷移）かが判定される。
【０１３５】ここで、ステップＳ５における判定処理
は、例えば、あらかじめ用意された判定テーブルを参照
しながら行われる。
は、例えば、あらかじめ用意された判定テーブルを参照
しながら行われる。
【０１３６】即ち、図２６乃至図２９は、判定テーブル
を示している。この判定テーブルは、図２３の検出トレ
リスに示したハミングの重みと、不当遷移に対応するブ
ランチとの関係をテーブル化したもので、その左欄の
「Ｂ＝」の後に続く数字は、処理対象のビットが、検出
トレリスにおいて何ビット目かを表している。また、左
から２番目および３番目の欄の「Ｈ」に続く数字は、状
態番号を表しており、状態番号に続くｅまたはｏは、偶
数ビット列または奇数ビット列をそれぞれ表している。
そして、その後にある「＝」に続く数字は、ハミングの
重みを表している。従って、例えば、図２６において、
第１行目の左から２番目の欄の「Ｈ４ｅ＝２」というの
は、状態番号４の状態における偶数ビット列のハミング
の重みが２の場合を意味し、また、その３番目の欄の
「Ｈ４ｏ＝０」というのは、状態番号４の状態における
奇数ビット列のハミングの重みが０の場合を意味する。
を示している。この判定テーブルは、図２３の検出トレ
リスに示したハミングの重みと、不当遷移に対応するブ
ランチとの関係をテーブル化したもので、その左欄の
「Ｂ＝」の後に続く数字は、処理対象のビットが、検出
トレリスにおいて何ビット目かを表している。また、左
から２番目および３番目の欄の「Ｈ」に続く数字は、状
態番号を表しており、状態番号に続くｅまたはｏは、偶
数ビット列または奇数ビット列をそれぞれ表している。
そして、その後にある「＝」に続く数字は、ハミングの
重みを表している。従って、例えば、図２６において、
第１行目の左から２番目の欄の「Ｈ４ｅ＝２」というの
は、状態番号４の状態における偶数ビット列のハミング
の重みが２の場合を意味し、また、その３番目の欄の
「Ｈ４ｏ＝０」というのは、状態番号４の状態における
奇数ビット列のハミングの重みが０の場合を意味する。
【０１３７】さらに、判定テーブルの矢印（→）に続く
欄、即ち、右欄の「ＢＲ」に続く２つの数字は、それぞ
れ状態番号を表している。また、「ＢＲ」はブランチを
意味し、従って、例えば、図２６において、第１行目の
右欄の「ＢＲ４４」とは、状態番号４の状態から、状態
番号４の状態へのブランチを意味する。
欄、即ち、右欄の「ＢＲ」に続く２つの数字は、それぞ
れ状態番号を表している。また、「ＢＲ」はブランチを
意味し、従って、例えば、図２６において、第１行目の
右欄の「ＢＲ４４」とは、状態番号４の状態から、状態
番号４の状態へのブランチを意味する。
【０１３８】判定テーブルは、各行の矢印の左側の条件
に該当する場合、その右側のブランチが、不当遷移に対
応するブランチであることを表している。
に該当する場合、その右側のブランチが、不当遷移に対
応するブランチであることを表している。
【０１３９】即ち、例えば、処理対象のビットが３ビッ
ト目である場合において、状態番号４の状態における偶
数ビット列または奇数ビット列のハミングの重みがそれ
ぞれ２または０であるときは、図２６の第１行目の矢印
の左側の条件（Ｂ＝３，Ｈ４ｅ＝２，Ｈ４ｏ＝０）に該
当し、従って、この場合、その矢印の右側に示されてい
る、状態番号４の状態から状態番号４の状態へのブラン
チ（ＢＲ４４）に対応する遷移は不当遷移ということに
なる。
ト目である場合において、状態番号４の状態における偶
数ビット列または奇数ビット列のハミングの重みがそれ
ぞれ２または０であるときは、図２６の第１行目の矢印
の左側の条件（Ｂ＝３，Ｈ４ｅ＝２，Ｈ４ｏ＝０）に該
当し、従って、この場合、その矢印の右側に示されてい
る、状態番号４の状態から状態番号４の状態へのブラン
チ（ＢＲ４４）に対応する遷移は不当遷移ということに
なる。
【０１４０】なお、状態番号は、図２３の検出トレリス
において、○印を付して示すように、下から上方向に、
０から１１までの整数がシーケンシャルに付されてい
る。また、図２６乃至図２９の判定テーブルにおいて、
状態番号１０または１１は、アルファベットａまたはｂ
でそれぞれ表してある。
において、○印を付して示すように、下から上方向に、
０から１１までの整数がシーケンシャルに付されてい
る。また、図２６乃至図２９の判定テーブルにおいて、
状態番号１０または１１は、アルファベットａまたはｂ
でそれぞれ表してある。
【０１４１】ステップＳ６において、Ｂビット目の状態
番号Ｊの状態から、Ｂ＋１ビット目の状態に至るブラン
チに対応する状態遷移が、符号が生成しない不当遷移で
あると判定された場合、ステップＳ７に進み、その不当
遷移に対応するブランチのブランチメトリックに、所定
値が加算され、これにより、そのブランチを有するパス
の尤度を減少させ、ステップＳ８に進む。
番号Ｊの状態から、Ｂ＋１ビット目の状態に至るブラン
チに対応する状態遷移が、符号が生成しない不当遷移で
あると判定された場合、ステップＳ７に進み、その不当
遷移に対応するブランチのブランチメトリックに、所定
値が加算され、これにより、そのブランチを有するパス
の尤度を減少させ、ステップＳ８に進む。
【０１４２】また、ステップＳ６において、Ｂビット目
の状態番号Ｊの状態から、Ｂ＋１ビット目の状態に至る
ブランチに対応する状態遷移が、符号が生成する遷移で
あると判定された場合、ステップＳ７をスキップして、
ステップＳ８に進む。
の状態番号Ｊの状態から、Ｂ＋１ビット目の状態に至る
ブランチに対応する状態遷移が、符号が生成する遷移で
あると判定された場合、ステップＳ７をスキップして、
ステップＳ８に進む。
【０１４３】ステップＳ８では、状態番号を表す変数Ｊ
が１だけインクリメントされ、ステップＳ９に進み、変
数Ｊが、状態数の最大値である１２に等しいかどうかが
判定される。ステップＳ９において、変数Ｊが１２に等
しくないと判定された場合、ステップＳ６に戻り、他の
状態を始点とするブランチ（状態遷移）について、同様
の処理を行う。
が１だけインクリメントされ、ステップＳ９に進み、変
数Ｊが、状態数の最大値である１２に等しいかどうかが
判定される。ステップＳ９において、変数Ｊが１２に等
しくないと判定された場合、ステップＳ６に戻り、他の
状態を始点とするブランチ（状態遷移）について、同様
の処理を行う。
【０１４４】また、ステップＳ９において、変数Ｊが１
２に等しいと判定された場合、ステップＳ１０に進み、
変数Ｊが、再び０に初期化され、ステップＳ１１に進
む。ステップＳ１１では、Ｂ＋１ビット目の状態番号Ｊ
の状態（以下、適宜、状態Ｊという）に至るまでのパス
について、いわゆるＡＣＳ（Add Compare Select）演算
が行われ、これにより、Ｂ＋１ビット目の状態Ｊにまで
至る生き残りパスが求められる。
２に等しいと判定された場合、ステップＳ１０に進み、
変数Ｊが、再び０に初期化され、ステップＳ１１に進
む。ステップＳ１１では、Ｂ＋１ビット目の状態番号Ｊ
の状態（以下、適宜、状態Ｊという）に至るまでのパス
について、いわゆるＡＣＳ（Add Compare Select）演算
が行われ、これにより、Ｂ＋１ビット目の状態Ｊにまで
至る生き残りパスが求められる。
【０１４５】そして、ステップＳ１２において、Ｂビッ
ト目における変数Ｈを用い、Ｂ＋１ビット目の状態Ｊに
至るまでの生き残りパスのハミングの重みが計算され、
ステップＳ１３に進み、その計算結果にしたがって、変
数Ｈが更新され、即ち、状態Ｊについての変数Ｈに、Ｂ
＋１ビット目の状態Ｊに至るまでの生き残りパスに対応
するハミングの重みが格納され、ステップＳ１４に進
む。
ト目における変数Ｈを用い、Ｂ＋１ビット目の状態Ｊに
至るまでの生き残りパスのハミングの重みが計算され、
ステップＳ１３に進み、その計算結果にしたがって、変
数Ｈが更新され、即ち、状態Ｊについての変数Ｈに、Ｂ
＋１ビット目の状態Ｊに至るまでの生き残りパスに対応
するハミングの重みが格納され、ステップＳ１４に進
む。
【０１４６】ステップＳ１４では、ステップＳ８におけ
る場合と同様に、変数Ｊが１だけインクリメントされ、
ステップＳ１５に進み、ステップＳ９における場合と同
様に、変数Ｊが１２に等しいかどうかが判定される。ス
テップＳ１５において、変数Ｊが１２に等しくないと判
定された場合、ステップＳ１１に戻り、これにより、他
の状態についての変数Ｈの更新が行われる。
る場合と同様に、変数Ｊが１だけインクリメントされ、
ステップＳ１５に進み、ステップＳ９における場合と同
様に、変数Ｊが１２に等しいかどうかが判定される。ス
テップＳ１５において、変数Ｊが１２に等しくないと判
定された場合、ステップＳ１１に戻り、これにより、他
の状態についての変数Ｈの更新が行われる。
【０１４７】また、ステップＳ１５において、変数Ｊが
１２に等しいと判定された場合、ステップＳ１６に進
み、処理対象となっているビットが何ビット目かを表す
変数Ｂが１だけインクリメントされ、ステップＳ１７に
進む。ステップＳ１７では、変数Ｂが、符号のビット数
である２０に等しいかどうかが判定され、等しくないと
判定された場合、ステップＳ３に進み、新たなビットを
処理対象として、ステップＳ３以下の処理が繰り返され
る。
１２に等しいと判定された場合、ステップＳ１６に進
み、処理対象となっているビットが何ビット目かを表す
変数Ｂが１だけインクリメントされ、ステップＳ１７に
進む。ステップＳ１７では、変数Ｂが、符号のビット数
である２０に等しいかどうかが判定され、等しくないと
判定された場合、ステップＳ３に進み、新たなビットを
処理対象として、ステップＳ３以下の処理が繰り返され
る。
【０１４８】一方、ステップＳ１７において、変数Ｂが
２０に等しいと判定された場合、ステップＳ１に戻り、
次に入力される２０ビットの符号に対応する標本値を対
象に、同様の処理が繰り返される。
２０に等しいと判定された場合、ステップＳ１に戻り、
次に入力される２０ビットの符号に対応する標本値を対
象に、同様の処理が繰り返される。
【０１４９】図１のビタビ検出器７では、以上のように
して、再生信号がビタビ復号され、元の２０ビットの符
号が復元されるようになされている。
して、再生信号がビタビ復号され、元の２０ビットの符
号が復元されるようになされている。
【０１５０】図３０は、図１のビタビ検出器７の構成例
を示している。
を示している。
【０１５１】ブランチメトリック計算部１０１（ブラン
チメトリック計算手段）には、標本化器６からの標本値
が入力されるようになされており、そこでは、その標本
値にに対応するブランチメトリックＢＭ-1，ＢＭ0，Ｂ
Ｍ+1が計算され（ステップＳ４）、所定値加算部１０２
および選択部１０３に出力される。所定値加算部１０２
（変換手段）では、ブランチメトリック１０２からのブ
ランチメトリックに対して、所定の値が加算され、これ
により、各ブランチメトリックに対応するブランチの尤
度を低下させる。所定値が加算されたブランチメトリッ
クは、所定値加算部１０２から選択部１０３に供給され
る。
チメトリック計算手段）には、標本化器６からの標本値
が入力されるようになされており、そこでは、その標本
値にに対応するブランチメトリックＢＭ-1，ＢＭ0，Ｂ
Ｍ+1が計算され（ステップＳ４）、所定値加算部１０２
および選択部１０３に出力される。所定値加算部１０２
（変換手段）では、ブランチメトリック１０２からのブ
ランチメトリックに対して、所定の値が加算され、これ
により、各ブランチメトリックに対応するブランチの尤
度を低下させる。所定値が加算されたブランチメトリッ
クは、所定値加算部１０２から選択部１０３に供給され
る。
【０１５２】従って、選択部１０３には、同一のブラン
チについて、所定値の加算されていないブランチメトリ
ックと、加算されているブランチメトリックとの２つが
入力される。
チについて、所定値の加算されていないブランチメトリ
ックと、加算されているブランチメトリックとの２つが
入力される。
【０１５３】選択部１０３は、符号パス判定部１０７か
ら供給される判定信号にしたがって、そこに入力され
る、所定値の加算されていないブランチメトリックまた
は加算されているブランチメトリックのうちのいずれか
一方を選択し（所定値の加算されていないブランチメト
リックを選択する場合がステップＳ６からＳ７をスキッ
プしてＳ８に進む場合に相当し、所定値の加算されてい
るブランチメトリックを選択する場合がステップＳ６か
らＳ７に進む場合に相当する）、その選択したブランチ
メトリックを、ＡＣＳ／ステートメトリック記憶部１０
４に供給する。
ら供給される判定信号にしたがって、そこに入力され
る、所定値の加算されていないブランチメトリックまた
は加算されているブランチメトリックのうちのいずれか
一方を選択し（所定値の加算されていないブランチメト
リックを選択する場合がステップＳ６からＳ７をスキッ
プしてＳ８に進む場合に相当し、所定値の加算されてい
るブランチメトリックを選択する場合がステップＳ６か
らＳ７に進む場合に相当する）、その選択したブランチ
メトリックを、ＡＣＳ／ステートメトリック記憶部１０
４に供給する。
【０１５４】ＡＣＳ／ステートメトリック記憶部１０４
には、選択部１０３からブランチメトリックが供給され
る他、シーケンスカウンタ１０８の出力も供給されるよ
うになされている。シーケンスカウンタ１０８は、処理
対象のビットが何ビット目かをカウントし、そのカウン
ト値（図２５のフローチャートで説明した変数Ｂに対応
する）を出力しており、ＡＣＳ／ステートメトリック記
憶部１０４では、このカウント値に基づいて、処理対象
のビットが何ビット目かが認識され、選択部１０３から
のブランチメトリックを用いて、ＡＣＳ演算が行われる
（ステップＳ１１）。そして、これにより、生き残りパ
スが求められ、パスメモリ部１０５およびハミングの重
み計算／記憶部１０６に供給される。
には、選択部１０３からブランチメトリックが供給され
る他、シーケンスカウンタ１０８の出力も供給されるよ
うになされている。シーケンスカウンタ１０８は、処理
対象のビットが何ビット目かをカウントし、そのカウン
ト値（図２５のフローチャートで説明した変数Ｂに対応
する）を出力しており、ＡＣＳ／ステートメトリック記
憶部１０４では、このカウント値に基づいて、処理対象
のビットが何ビット目かが認識され、選択部１０３から
のブランチメトリックを用いて、ＡＣＳ演算が行われる
（ステップＳ１１）。そして、これにより、生き残りパ
スが求められ、パスメモリ部１０５およびハミングの重
み計算／記憶部１０６に供給される。
【０１５５】パスメモリ部１０５では、ＡＣＳ／ステー
トメトリック記憶部１０４からの生き残りパスに対応す
る符号系列が順次記憶され、パスが一本化されると、そ
のパスに対応する符号系列（検出データ）が、ビタビ復
号結果として、復号化器８（図１）に出力される。
トメトリック記憶部１０４からの生き残りパスに対応す
る符号系列が順次記憶され、パスが一本化されると、そ
のパスに対応する符号系列（検出データ）が、ビタビ復
号結果として、復号化器８（図１）に出力される。
【０１５６】一方、ハミングの重み計算／記憶部１０６
では、ＡＣＳ／ステートメトリック記憶部１０４からの
生き残りパスに対応するハミングの重みが計算されて記
憶される（ステップＳ１２，Ｓ１３）。また、求められ
たハミングの重みは、ハミングの重み計算／記憶部１０
６から符号パス判定部１０７に供給される。
では、ＡＣＳ／ステートメトリック記憶部１０４からの
生き残りパスに対応するハミングの重みが計算されて記
憶される（ステップＳ１２，Ｓ１３）。また、求められ
たハミングの重みは、ハミングの重み計算／記憶部１０
６から符号パス判定部１０７に供給される。
【０１５７】符号パス判定部１０７（検出手段）には、
ハミングの重み計算／記憶部１０６からハミングの重み
が供給される他、シーケンスカウンタ１０８が出力する
カウント値も供給されるようになされている。そして、
符号パス判定部１０７は、上述した判定テーブル（図２
６乃至図２９）を記憶しているテーブル記憶部１０７Ａ
を内蔵しており、この判定テーブルを参照することによ
り、シーケンスカウンタ１０８が出力するカウント値に
対応するビットにおける状態遷移が、不当遷移かどうか
を判定する（不当遷移を検出する）（ステップＳ６）。
そして、符号パス判定部１０７は、その判定結果に対応
する判定信号を、選択部１０３に出力する。
ハミングの重み計算／記憶部１０６からハミングの重み
が供給される他、シーケンスカウンタ１０８が出力する
カウント値も供給されるようになされている。そして、
符号パス判定部１０７は、上述した判定テーブル（図２
６乃至図２９）を記憶しているテーブル記憶部１０７Ａ
を内蔵しており、この判定テーブルを参照することによ
り、シーケンスカウンタ１０８が出力するカウント値に
対応するビットにおける状態遷移が、不当遷移かどうか
を判定する（不当遷移を検出する）（ステップＳ６）。
そして、符号パス判定部１０７は、その判定結果に対応
する判定信号を、選択部１０３に出力する。
【０１５８】選択部１０３では、判定信号が不当遷移で
あることを表している場合、所定値が加算されたブラン
チメトリックが選択され、また、判定信号が不当遷移で
ないことを表している場合、所定値が加算されていない
ブランチメトリックが選択され、ＡＣＳ／ステートメト
リック記憶部１０４に供給される。
あることを表している場合、所定値が加算されたブラン
チメトリックが選択され、また、判定信号が不当遷移で
ないことを表している場合、所定値が加算されていない
ブランチメトリックが選択され、ＡＣＳ／ステートメト
リック記憶部１０４に供給される。
【０１５９】従って、不当遷移に対応するブランチを含
むパスの尤度は低くなり、そのようなパスは、ＡＣＳ／
ステートメトリック記憶部１０４において、生き残りパ
スとして選択されず排除されることになる。
むパスの尤度は低くなり、そのようなパスは、ＡＣＳ／
ステートメトリック記憶部１０４において、生き残りパ
スとして選択されず排除されることになる。
【０１６０】ところで、図２３の検出トレリスにおいて
は、処理対象のビットが何ビット目かによって、存在す
る状態の数が異なる。即ち、図２３において、例えば、
８ビット目乃至１７ビット目では１２の状態（状態番号
０乃至１１の状態）が存在するが、４ビット目では６の
状態（状態番号３乃至８の状態）しか存在しない。従っ
て、ビタビ検出器７では、何ビット目かによって、存在
する状態を認識して処理を行うようにする必要がある。
は、処理対象のビットが何ビット目かによって、存在す
る状態の数が異なる。即ち、図２３において、例えば、
８ビット目乃至１７ビット目では１２の状態（状態番号
０乃至１１の状態）が存在するが、４ビット目では６の
状態（状態番号３乃至８の状態）しか存在しない。従っ
て、ビタビ検出器７では、何ビット目かによって、存在
する状態を認識して処理を行うようにする必要がある。
【０１６１】そこで、図３１は、図３０のＡＣＳ／ステ
ートメトリック記憶部１０４の構成例を示している。な
お、同図は、ＡＣＳ／ステートメトリック記憶部１０４
を構成するブロックのうちの、図２３の検出トレリスの
下から３番目の状態、即ち、状態２に対応する部分を示
している。
ートメトリック記憶部１０４の構成例を示している。な
お、同図は、ＡＣＳ／ステートメトリック記憶部１０４
を構成するブロックのうちの、図２３の検出トレリスの
下から３番目の状態、即ち、状態２に対応する部分を示
している。
【０１６２】図３１において、加算器（ａｄｄ部）１８
１，１８２、比較器（ｃｏｍｐａｒｅ部）１８３、およ
びセレクタ（ｓｅｌｅｃｔ部）１８４が、ＡＣＳ演算を
行うＡＣＳ回路を構成しており、レジスタ１８９がパス
メトリック（ステートメトリック）を記憶するステート
メトリック記憶部を構成している。
１，１８２、比較器（ｃｏｍｐａｒｅ部）１８３、およ
びセレクタ（ｓｅｌｅｃｔ部）１８４が、ＡＣＳ演算を
行うＡＣＳ回路を構成しており、レジスタ１８９がパス
メトリック（ステートメトリック）を記憶するステート
メトリック記憶部を構成している。
【０１６３】ＡＣＳ／ステートメトリック記憶部１０４
は、これらのＡＣＳ回路およびステートメトリック記憶
部に、パス除去器１８５およびセレクタ１８７を加えて
構成されている。
は、これらのＡＣＳ回路およびステートメトリック記憶
部に、パス除去器１８５およびセレクタ１８７を加えて
構成されている。
【０１６４】セレクタ１８７には、ＡＣＳ／ステートメ
トリック記憶部１０４を構成するブロックのうちの、状
態１または３に対応する部分（図示せず）から、状態１
または３に至るまでのパスそれぞれのパスメトリック
（ステートメトリック）ＳＭ1またはＳＭ3が供給される
とともに、シーケンスカウンタ１０８（図３０）が出力
するカウント値Ｂが供給されるようになされており、そ
こでは、カウント値Ｂにしたがって、パスメトリックＳ
Ｍ1またはＳＭ3のうちのいずれか一方が選択される。
トリック記憶部１０４を構成するブロックのうちの、状
態１または３に対応する部分（図示せず）から、状態１
または３に至るまでのパスそれぞれのパスメトリック
（ステートメトリック）ＳＭ1またはＳＭ3が供給される
とともに、シーケンスカウンタ１０８（図３０）が出力
するカウント値Ｂが供給されるようになされており、そ
こでは、カウント値Ｂにしたがって、パスメトリックＳ
Ｍ1またはＳＭ3のうちのいずれか一方が選択される。
【０１６５】即ち、図２３の検出トレリスは、偶数ビッ
ト列と奇数ビット列が交互に配置された符号列を対象と
するため、状態１から状態２への遷移、および状態３か
ら状態２への遷移も交互に生じ得る。そこで、セレクタ
１８７では、検出トレリスにしたがい、生じ得る方の遷
移の始点となる状態１または３のうちのいずれか一方に
至るまでのパスのパスメトリックが選択される。
ト列と奇数ビット列が交互に配置された符号列を対象と
するため、状態１から状態２への遷移、および状態３か
ら状態２への遷移も交互に生じ得る。そこで、セレクタ
１８７では、検出トレリスにしたがい、生じ得る方の遷
移の始点となる状態１または３のうちのいずれか一方に
至るまでのパスのパスメトリックが選択される。
【０１６６】セレクタ１８７で選択されたパスメトリッ
クは、加算器１８２に供給される。
クは、加算器１８２に供給される。
【０１６７】加算器１８２（パスメトリック計算手段）
には、セレクタ１８７からパスメトリックが供給される
他、ブランチメトリックＢＭ0が供給されるようになさ
れており、そこでは、両者が加算され、これにより、Ｂ
ビット目において、セレクタ１８７で選択されたパスメ
トリックに対応する状態から状態２へ遷移するパス（以
下、適宜、第１のパスという）のパスメトリックが求め
られる。この第１のパスのパスメトリックは、比較器１
８３およびセレクタ１８４に供給される。
には、セレクタ１８７からパスメトリックが供給される
他、ブランチメトリックＢＭ0が供給されるようになさ
れており、そこでは、両者が加算され、これにより、Ｂ
ビット目において、セレクタ１８７で選択されたパスメ
トリックに対応する状態から状態２へ遷移するパス（以
下、適宜、第１のパスという）のパスメトリックが求め
られる。この第１のパスのパスメトリックは、比較器１
８３およびセレクタ１８４に供給される。
【０１６８】比較器１８３には、加算器１８２から第１
のパスのパスメトリックの他、加算器１８１の出力も供
給されるようになされている。加算器１８１（パスメト
リック計算手段）には、ブランチメトリックＢＭ+1と、
レジスタ１８９から状態２に至るまでのパスのパスメト
リックＳＭ2が供給されるようになされており、そこで
は、両者が加算され、これにより、Ｂビット目におい
て、状態２から状態２へ遷移するパス（以下、適宜、第
２のパスという）のパスメトリックが求められる。この
第２のパスのパスメトリックは、第１のパスのパスメト
リックと同様に、比較器１８３およびセレクタ１８４に
供給される。
のパスのパスメトリックの他、加算器１８１の出力も供
給されるようになされている。加算器１８１（パスメト
リック計算手段）には、ブランチメトリックＢＭ+1と、
レジスタ１８９から状態２に至るまでのパスのパスメト
リックＳＭ2が供給されるようになされており、そこで
は、両者が加算され、これにより、Ｂビット目におい
て、状態２から状態２へ遷移するパス（以下、適宜、第
２のパスという）のパスメトリックが求められる。この
第２のパスのパスメトリックは、第１のパスのパスメト
リックと同様に、比較器１８３およびセレクタ１８４に
供給される。
【０１６９】比較器１８３は、第１および第２のパスの
パスメトリックを比較し、そのうちの小さい方、即ち、
尤度の高い方を検出する。比較器１８３における検出結
果は、パス除去器１８５に供給される。
パスメトリックを比較し、そのうちの小さい方、即ち、
尤度の高い方を検出する。比較器１８３における検出結
果は、パス除去器１８５に供給される。
【０１７０】パス除去器１８５（制御手段）には、比較
器１８３の検出結果の他、シーケンスカウンタ１０８か
らカウント値Ｂが供給されるようになされている。さら
に、パス除去器１８５は、図２３の検出トレリスの各ビ
ットにおいて、存在する状態を認識している。そして、
パス除去器１８５は、基本的には、比較器１８３からの
検出結果にしたがって、第１または第２のパスのパスメ
トリックのうちの小さい方を、セレクタ１８４に選択さ
せるための選択信号ＳＰ2を生成し、セレクタ１８４に
出力する。
器１８３の検出結果の他、シーケンスカウンタ１０８か
らカウント値Ｂが供給されるようになされている。さら
に、パス除去器１８５は、図２３の検出トレリスの各ビ
ットにおいて、存在する状態を認識している。そして、
パス除去器１８５は、基本的には、比較器１８３からの
検出結果にしたがって、第１または第２のパスのパスメ
トリックのうちの小さい方を、セレクタ１８４に選択さ
せるための選択信号ＳＰ2を生成し、セレクタ１８４に
出力する。
【０１７１】但し、パス除去器１８５は、カウント値Ｂ
に対応するビットにおいて、存在しない状態への遷移、
または存在しない状態からの遷移を含むパス、即ち、存
在しないパスのパスメトリックが、比較器１８３におい
て検出されていた場合は、他方のパスメトリックを選択
させる選択信号ＳＰ2を出力する。
に対応するビットにおいて、存在しない状態への遷移、
または存在しない状態からの遷移を含むパス、即ち、存
在しないパスのパスメトリックが、比較器１８３におい
て検出されていた場合は、他方のパスメトリックを選択
させる選択信号ＳＰ2を出力する。
【０１７２】具体的には、例えば、比較器１８３におい
て第１または第２のパスのうちの第１のパスのパスメト
リックが検出された場合において、第１のパスは存在せ
ず、第２のパスだけが存在するときは、パス除去器１８
５は、第２のパスのパスメトリックを選択すべき選択信
号ＳＰ2を出力する。
て第１または第２のパスのうちの第１のパスのパスメト
リックが検出された場合において、第１のパスは存在せ
ず、第２のパスだけが存在するときは、パス除去器１８
５は、第２のパスのパスメトリックを選択すべき選択信
号ＳＰ2を出力する。
【０１７３】なお、第１および第２のパスのいずれも存
在しない場合は、選択信号ＳＰ2は、いずれのパスのパ
スメトリックを選択させるものであっても良い。これ
は、そのようなパスは、いずれ打ち切られることになる
からである。
在しない場合は、選択信号ＳＰ2は、いずれのパスのパ
スメトリックを選択させるものであっても良い。これ
は、そのようなパスは、いずれ打ち切られることになる
からである。
【０１７４】ここで、以上ような処理を行うパス除去器
１８５については、例えば、ＵＳＰ５，２８０，４８９
などに掲載されている。
１８５については、例えば、ＵＳＰ５，２８０，４８９
などに掲載されている。
【０１７５】セレクタ１８４（選択手段）では、選択信
号ＳＰ2にしたがって、第１または第２のパスのパスメ
トリックのうちのいずれか一方が選択され、レジスタ１
８９に供給されて記憶される。このレジスタ１８９に記
憶されたパスメトリック、即ち、Ｂ＋１ビット目におい
て、状態２に至るまでのパスのパスメトリックＳＭ
2は、パスメモリ部１０５に供給されるとともに、上述
したように、加算器１８１にも供給され、Ｂ＋２ビット
目において、状態２に至るまでのパスのパスメトリック
を求めるのに用いられる。
号ＳＰ2にしたがって、第１または第２のパスのパスメ
トリックのうちのいずれか一方が選択され、レジスタ１
８９に供給されて記憶される。このレジスタ１８９に記
憶されたパスメトリック、即ち、Ｂ＋１ビット目におい
て、状態２に至るまでのパスのパスメトリックＳＭ
2は、パスメモリ部１０５に供給されるとともに、上述
したように、加算器１８１にも供給され、Ｂ＋２ビット
目において、状態２に至るまでのパスのパスメトリック
を求めるのに用いられる。
【０１７６】なお、選択信号ＳＰ2は、セレクタ１８４
に供給される他、パスメモリ部１０５（図３０）にも供
給され、パスメモリ部１０５では、この選択信号ＳＰ2
に基づいて、生き残りパスに対応する符号系列が選択さ
れる。
に供給される他、パスメモリ部１０５（図３０）にも供
給され、パスメモリ部１０５では、この選択信号ＳＰ2
に基づいて、生き残りパスに対応する符号系列が選択さ
れる。
【０１７７】ところで、図３０においては、ブランチメ
トリックに所定値を加算し、不当遷移に対応するブラン
チについては、所定値を加算したブランチメトリックを
用いることにより、そのようなブランチを有するパスの
尤度を低下させて排除（除外）するようにしたが、不当
遷移に対応するブランチを有するパスは、セレクタ１８
４に選択させないようにすることで排除することも可能
である。
トリックに所定値を加算し、不当遷移に対応するブラン
チについては、所定値を加算したブランチメトリックを
用いることにより、そのようなブランチを有するパスの
尤度を低下させて排除（除外）するようにしたが、不当
遷移に対応するブランチを有するパスは、セレクタ１８
４に選択させないようにすることで排除することも可能
である。
【０１７８】これは、図３１に点線で示すように、前回
パス処理部を加えて、ＡＣＳ／ステートメトリック記憶
部１０４を構成することで実現することができる。
パス処理部を加えて、ＡＣＳ／ステートメトリック記憶
部１０４を構成することで実現することができる。
【０１７９】即ち、前回パス処理部は、パス除去器１８
６、セレクタ１８８、およびレジスタ１９０で構成され
ている。
６、セレクタ１８８、およびレジスタ１９０で構成され
ている。
【０１８０】この場合、パス除去器１８５には、上述し
た信号の他、パス除去器１８６が出力する、除去すべき
パスを示す除去信号ＰＰ2が供給される。そして、パス
除去器１８５は、この除去信号ＰＰ2が表すパスのパス
メトリックを選択しないように、セレクタ１８４を制御
する。さらに、パス除去器１８５は、除去信号ＰＰ2が
表すパスのパスメトリックを選択しないように、セレク
タ１８４を制御した結果、そのセレクタ１８４に選択さ
せるパスがなくなってしまった場合、即ち、ここでは、
状態２に至るまでのパスが存在しないこととなった場
合、その旨を示すパス有無信号ＰＳ2を、レジスタ１９
０に出力する。
た信号の他、パス除去器１８６が出力する、除去すべき
パスを示す除去信号ＰＰ2が供給される。そして、パス
除去器１８５は、この除去信号ＰＰ2が表すパスのパス
メトリックを選択しないように、セレクタ１８４を制御
する。さらに、パス除去器１８５は、除去信号ＰＰ2が
表すパスのパスメトリックを選択しないように、セレク
タ１８４を制御した結果、そのセレクタ１８４に選択さ
せるパスがなくなってしまった場合、即ち、ここでは、
状態２に至るまでのパスが存在しないこととなった場
合、その旨を示すパス有無信号ＰＳ2を、レジスタ１９
０に出力する。
【０１８１】レジスタ１９０は、パス除去器１８５から
のパス有無信号ＰＳ2を、１ビットの処理に要する時間
だけ遅延し、パス除去器１８６に供給する。
のパス有無信号ＰＳ2を、１ビットの処理に要する時間
だけ遅延し、パス除去器１８６に供給する。
【０１８２】パス除去器１８６には、レジスタ１９０か
らパス有無信号ＰＳ2が供給される他、符号パス判定部
１０７が出力する判定信号ＢＬと、セレクタ１８８の出
力とが供給されるようになされている。セレクタ１８８
には、シーケンスカウンタ１０８からカウント値Ｂが供
給されるとともに、ＡＣＳ／ステートメトリック記憶部
１０４を構成するブロックのうちの、状態１または３に
対応する部分から、レジスタ１９０が出力する、状態２
に至るまでのパスが存在するかどうかを示すパス有無信
号ＰＳ2に相当するパス有無信号ＰＳ1またはＰＳ3が、
それぞれ供給されるようになされている。
らパス有無信号ＰＳ2が供給される他、符号パス判定部
１０７が出力する判定信号ＢＬと、セレクタ１８８の出
力とが供給されるようになされている。セレクタ１８８
には、シーケンスカウンタ１０８からカウント値Ｂが供
給されるとともに、ＡＣＳ／ステートメトリック記憶部
１０４を構成するブロックのうちの、状態１または３に
対応する部分から、レジスタ１９０が出力する、状態２
に至るまでのパスが存在するかどうかを示すパス有無信
号ＰＳ2に相当するパス有無信号ＰＳ1またはＰＳ3が、
それぞれ供給されるようになされている。
【０１８３】即ち、セレクタ１８８には、前回（１ビッ
ト前に）処理対象となったビットにおいて、状態１また
は３それぞれに至るまでのパスが存在するかどうかを示
すパス有無信号ＰＳ1またはＰＳ3が供給されるようにな
されており、そこでは、セレクタ１８７における場合と
同様にして、パス有無信号ＰＳ1またはＰＳ3のうちのい
ずれか一方が選択され、パス除去器１８６に出力され
る。
ト前に）処理対象となったビットにおいて、状態１また
は３それぞれに至るまでのパスが存在するかどうかを示
すパス有無信号ＰＳ1またはＰＳ3が供給されるようにな
されており、そこでは、セレクタ１８７における場合と
同様にして、パス有無信号ＰＳ1またはＰＳ3のうちのい
ずれか一方が選択され、パス除去器１８６に出力され
る。
【０１８４】パス除去器１８６では、パス有無信号ＰＳ
2、判定信号ＢＬ、およびセレクタ１８８から供給され
るパス有無信号に基づいて、除去信号ＰＰ2が生成さ
れ、パス除去器１８５に供給される。
2、判定信号ＢＬ、およびセレクタ１８８から供給され
るパス有無信号に基づいて、除去信号ＰＰ2が生成さ
れ、パス除去器１８５に供給される。
【０１８５】即ち、パス除去器１８６は、基本的には、
判定信号ＢＬが表す不当遷移を含むパスを除去すること
を指示する除去信号ＰＰ2を出力する。但し、不当遷移
を含むパスでなくても、前回（１ビット前に）処理対象
となったビットにおいて、状態１乃至３それぞれに至る
までのパスが存在しないことを、レジスタ１９０が出力
するパス有無信号ＰＳ2またはセレクタ１８８が出力す
るパス有無信号が示している場合には、そのような存在
しないパスを除去することをも指示する除去信号ＰＰ2
を出力する。
判定信号ＢＬが表す不当遷移を含むパスを除去すること
を指示する除去信号ＰＰ2を出力する。但し、不当遷移
を含むパスでなくても、前回（１ビット前に）処理対象
となったビットにおいて、状態１乃至３それぞれに至る
までのパスが存在しないことを、レジスタ１９０が出力
するパス有無信号ＰＳ2またはセレクタ１８８が出力す
るパス有無信号が示している場合には、そのような存在
しないパスを除去することをも指示する除去信号ＰＰ2
を出力する。
【０１８６】具体的には、例えば、判定信号ＢＬが、上
述の第１のパスが不当遷移を含むパスであることを示し
ており、パス有無信号が、第１および第２のパスの両方
が存在することを示している場合、パス除去器１８６
は、第２のパスを除去することを指示する除去信号ＰＰ
2を出力する。また、例えば、判定信号ＢＬが、第１の
パスが不当遷移を含むパスであることを示しており、パ
ス有無信号が、第１のパスは存在するが、第２のパスは
存在しないことを示している場合、パス除去器１８６
は、第１および第２のパスの両方を除去することを指示
する除去信号ＰＰ2を出力する。なお、この場合、セレ
クタ１８４には、第１および第２のパスのうちのいずれ
を選択させても良い。
述の第１のパスが不当遷移を含むパスであることを示し
ており、パス有無信号が、第１および第２のパスの両方
が存在することを示している場合、パス除去器１８６
は、第２のパスを除去することを指示する除去信号ＰＰ
2を出力する。また、例えば、判定信号ＢＬが、第１の
パスが不当遷移を含むパスであることを示しており、パ
ス有無信号が、第１のパスは存在するが、第２のパスは
存在しないことを示している場合、パス除去器１８６
は、第１および第２のパスの両方を除去することを指示
する除去信号ＰＰ2を出力する。なお、この場合、セレ
クタ１８４には、第１および第２のパスのうちのいずれ
を選択させても良い。
【０１８７】なお、前回パス処理部を含めてＡＣＳ／ス
テートメトリック記憶部１０４を構成する場合、図３０
に示したビタビ検出器７において、所定値計算部１０２
および選択部１０３は不要になる。
テートメトリック記憶部１０４を構成する場合、図３０
に示したビタビ検出器７において、所定値計算部１０２
および選択部１０３は不要になる。
【０１８８】図１に戻り、以上のようにしてビタビ検出
器７において得られる符号のビタビ復号結果は、復号化
器８に入力される。復号化器８（図３）に入力された符
号は、パラレル／シリアル（Ｐ／Ｓ）変換器６１に入力
されて一時記憶される。そして、Ｐ／Ｓ変換器６１は、
符号を２０ビット記憶すると、その２０ビットの符号と
してのパラレルデータを、デインターリーブ回路６２に
出力する。デインターリーブ回路６２では、２０ビット
の符号がデインターリーブされることにより、偶数ビッ
ト系列と奇数ビット系列との２つの１０ビットの符号に
分割され、一方はメモリ６３に、また、他方はメモリ６
４に供給される。
器７において得られる符号のビタビ復号結果は、復号化
器８に入力される。復号化器８（図３）に入力された符
号は、パラレル／シリアル（Ｐ／Ｓ）変換器６１に入力
されて一時記憶される。そして、Ｐ／Ｓ変換器６１は、
符号を２０ビット記憶すると、その２０ビットの符号と
してのパラレルデータを、デインターリーブ回路６２に
出力する。デインターリーブ回路６２では、２０ビット
の符号がデインターリーブされることにより、偶数ビッ
ト系列と奇数ビット系列との２つの１０ビットの符号に
分割され、一方はメモリ６３に、また、他方はメモリ６
４に供給される。
【０１８９】メモリ６３または６４には、図２のメモリ
５１または５３に記憶されている変換テーブルと相補的
な関係を有する変換テーブルがそれぞれ記憶されてい
る。但し、メモリ５１および５３には、始点のＲＤＳが
３または５のうちのいずれか一方だけについての変換テ
ーブルを記憶させておけば良かったのに対し、メモリ６
３および６４には、その両方についての変換テーブルが
記憶されている。
５１または５３に記憶されている変換テーブルと相補的
な関係を有する変換テーブルがそれぞれ記憶されてい
る。但し、メモリ５１および５３には、始点のＲＤＳが
３または５のうちのいずれか一方だけについての変換テ
ーブルを記憶させておけば良かったのに対し、メモリ６
３および６４には、その両方についての変換テーブルが
記憶されている。
【０１９０】メモリ６３または６４は、デインターリー
ブ回路６２から１０ビットの符号を受信すると、その符
号に対応する８ビットのデータを、変換テーブルからそ
れぞれ読み出し、復号結果として出力する。
ブ回路６２から１０ビットの符号を受信すると、その符
号に対応する８ビットのデータを、変換テーブルからそ
れぞれ読み出し、復号結果として出力する。
【０１９１】以上のように、８ビットのデータを１０ビ
ットのＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号に符号化す
る際に、連結ポイントを９ビット目とし、さらに、始点
によって分割したＲＤＳトレリスにおいて、それぞれ、
最初に到達する、最小ＲＤＳおよび最大ＲＤＳに対応す
る状態になることを禁止したので、ＱＣシーケンスの発
生を防止するとともに、同一の符号が連続する長さ（Ｔ
max）を短くすることができる。また、データが８／１
０レートで符号化されるので、例えば、１６／２０レー
トで符号化を行う場合に比較して、符号化回路および復
号化回路を小型に構成することができ、さらに、ビタビ
検出器のパスメモリの長さの短縮化を図ることができ
る。
ットのＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号に符号化す
る際に、連結ポイントを９ビット目とし、さらに、始点
によって分割したＲＤＳトレリスにおいて、それぞれ、
最初に到達する、最小ＲＤＳおよび最大ＲＤＳに対応す
る状態になることを禁止したので、ＱＣシーケンスの発
生を防止するとともに、同一の符号が連続する長さ（Ｔ
max）を短くすることができる。また、データが８／１
０レートで符号化されるので、例えば、１６／２０レー
トで符号化を行う場合に比較して、符号化回路および復
号化回路を小型に構成することができ、さらに、ビタビ
検出器のパスメモリの長さの短縮化を図ることができ
る。
【０１９２】また、検出トレリスを分割しないで、即
ち、１つの検出トレリスによってビタビ検出を行うよう
にしたので、ビタビ検出器を小型に構成することができ
る。
ち、１つの検出トレリスによってビタビ検出を行うよう
にしたので、ビタビ検出器を小型に構成することができ
る。
【０１９３】そして、この場合、ハミングの重みに基づ
いて、不当遷移を検出し、そのような不当遷移を含むパ
スを排除するようにしたので、ＱＣシーケンスの発生を
なくすことができる。さらに、これにより、ＰＲ１に、
インターリーブしたＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符
号を適用することが可能になり、ＰＲ１に対するビタビ
検出時の自由２乗ユークリッド距離を大きくすることが
できるので、ＰＲ４より高線密度化が可能なＰＲ１によ
り、より高密度な記録が可能となる。
いて、不当遷移を検出し、そのような不当遷移を含むパ
スを排除するようにしたので、ＱＣシーケンスの発生を
なくすことができる。さらに、これにより、ＰＲ１に、
インターリーブしたＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符
号を適用することが可能になり、ＰＲ１に対するビタビ
検出時の自由２乗ユークリッド距離を大きくすることが
できるので、ＰＲ４より高線密度化が可能なＰＲ１によ
り、より高密度な記録が可能となる。
【０１９４】なお、本実施の形態においては、１０ビッ
トの符号を、最大ＲＤＳまたは最小ＲＤＳをそれぞれ７
または１とし、始点および終点のＲＤＳを３または５と
し、始点のＲＤＳが３であるとき、始点から９ビット目
のＲＤＳが２になることを禁止し、始点のＲＤＳが５で
あるとき、始点から９ビット目のＲＤＳが６になること
を禁止することにより、１０ビットのＰａｒｔｉｔｉｏ
ｎｅｄ−ＭＳＮ符号を得るようにしたが、この１０ビッ
トの符号は、その他、最大ＲＤＳと最小ＲＤＳとの差を
６とし、ＲＤＳトレリスの始点のＲＤＳを、最小ＲＤＳ
＋２または最大ＲＤＳ−２とし、始点のＲＤＳが最小Ｒ
ＤＳ＋２であるとき、始点から９ビット目のＲＤＳが最
小ＲＤＳ＋１になることを禁止し、始点のＲＤＳが最大
ＲＤＳ−２であるとき、始点から９ビット目のＲＤＳが
最大ＲＤＳ−１になることを禁止し、ＲＤＳトレリスの
終点のＲＤＳを、最小ＲＤＳ＋２または最大ＲＤＳ−２
とすることにより得るようにすることが可能である。
トの符号を、最大ＲＤＳまたは最小ＲＤＳをそれぞれ７
または１とし、始点および終点のＲＤＳを３または５と
し、始点のＲＤＳが３であるとき、始点から９ビット目
のＲＤＳが２になることを禁止し、始点のＲＤＳが５で
あるとき、始点から９ビット目のＲＤＳが６になること
を禁止することにより、１０ビットのＰａｒｔｉｔｉｏ
ｎｅｄ−ＭＳＮ符号を得るようにしたが、この１０ビッ
トの符号は、その他、最大ＲＤＳと最小ＲＤＳとの差を
６とし、ＲＤＳトレリスの始点のＲＤＳを、最小ＲＤＳ
＋２または最大ＲＤＳ−２とし、始点のＲＤＳが最小Ｒ
ＤＳ＋２であるとき、始点から９ビット目のＲＤＳが最
小ＲＤＳ＋１になることを禁止し、始点のＲＤＳが最大
ＲＤＳ−２であるとき、始点から９ビット目のＲＤＳが
最大ＲＤＳ−１になることを禁止し、ＲＤＳトレリスの
終点のＲＤＳを、最小ＲＤＳ＋２または最大ＲＤＳ−２
とすることにより得るようにすることが可能である。
【０１９５】但し、この場合、Ｔmaxを５Ｔｃとするに
は、始点のＲＤＳが最小ＲＤＳ＋２である場合におい
て、始点から２ビット目のＲＤＳが最小ＲＤＳになるこ
とを禁止するとともに、始点から４ビット目のＲＤＳが
最大ＲＤＳになることを禁止し、始点のＲＤＳが最大Ｒ
ＤＳ−２である場合において、始点から２ビット目のＲ
ＤＳが最大ＲＤＳになることを禁止するとともに、始点
から４ビット目のＲＤＳが最小ＲＤＳになることを禁止
する必要がある。
は、始点のＲＤＳが最小ＲＤＳ＋２である場合におい
て、始点から２ビット目のＲＤＳが最小ＲＤＳになるこ
とを禁止するとともに、始点から４ビット目のＲＤＳが
最大ＲＤＳになることを禁止し、始点のＲＤＳが最大Ｒ
ＤＳ−２である場合において、始点から２ビット目のＲ
ＤＳが最大ＲＤＳになることを禁止するとともに、始点
から４ビット目のＲＤＳが最小ＲＤＳになることを禁止
する必要がある。
【０１９６】また、本実施の形態においては、図２３の
検出トレリスに基づいて、不当遷移を検出するようにし
たが、不当遷移は、その他、図２２に示したＡＤＳトレ
リスなどに基づいて検出することも可能である。
検出トレリスに基づいて、不当遷移を検出するようにし
たが、不当遷移は、その他、図２２に示したＡＤＳトレ
リスなどに基づいて検出することも可能である。
【０１９７】さらに、不当遷移を検出してビタビ復号を
行う手法は、本実施の形態で説明した９ビット目を連結
ポイントとして得られるＰａｒｔｉｔｉｏｎｅｄ−ＭＳ
Ｎ符号以外のＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号にも
適用可能である。
行う手法は、本実施の形態で説明した９ビット目を連結
ポイントとして得られるＰａｒｔｉｔｉｏｎｅｄ−ＭＳ
Ｎ符号以外のＰａｒｔｉｔｉｏｎｅｄ−ＭＳＮ符号にも
適用可能である。
【０１９８】また、本実施の形態では、判定テーブルに
不当遷移に対応するハミングの重みを記述しておき、こ
れにより、不当遷移を検出して除外するようにしたが、
判定テーブルには、これとは逆に、不当遷移ではない状
態遷移に対応するハミングの重みを記憶させておき、こ
れにより、不当遷移を検出して除外することも可能であ
る。
不当遷移に対応するハミングの重みを記述しておき、こ
れにより、不当遷移を検出して除外するようにしたが、
判定テーブルには、これとは逆に、不当遷移ではない状
態遷移に対応するハミングの重みを記憶させておき、こ
れにより、不当遷移を検出して除外することも可能であ
る。
【０１９９】
【発明の効果】請求項１に記載の符号化方法および請求
項３に記載の符号化装置、請求項５に記載の復号化方法
および請求項７に記載の復号化装置、並びに請求項９に
記載の記録媒体によれば、１０ビットの符号のＲＤＳ
（Running Digital Sum）の最大値または最小値を、そ
れぞれ最大ＲＤＳまたは最小ＲＤＳとする場合、１０ビ
ットの符号が、そのＲＤＳの変化を表すＲＤＳトレリス
において、最大ＲＤＳと最小ＲＤＳとの差を６とし、Ｒ
ＤＳトレリスの始点のＲＤＳを、最小ＲＤＳ＋２または
最大ＲＤＳ−２とし、始点のＲＤＳが最小ＲＤＳ＋２で
あるとき、始点から９ビット目のＲＤＳが最小ＲＤＳ＋
１になることを禁止し、始点のＲＤＳが最大ＲＤＳ−２
であるとき、始点から９ビット目のＲＤＳが最大ＲＤＳ
−１になることを禁止し、ＲＤＳトレリスの終点のＲＤ
Ｓを、最小ＲＤＳ＋２または最大ＲＤＳ−２とすること
により得られたものとされている。従って、ＱＣシーケ
ンスの発生を防止した符号化／復号化が可能となるとと
もに、同一の符号が連続する長さを短くすることが可能
となる。
項３に記載の符号化装置、請求項５に記載の復号化方法
および請求項７に記載の復号化装置、並びに請求項９に
記載の記録媒体によれば、１０ビットの符号のＲＤＳ
（Running Digital Sum）の最大値または最小値を、そ
れぞれ最大ＲＤＳまたは最小ＲＤＳとする場合、１０ビ
ットの符号が、そのＲＤＳの変化を表すＲＤＳトレリス
において、最大ＲＤＳと最小ＲＤＳとの差を６とし、Ｒ
ＤＳトレリスの始点のＲＤＳを、最小ＲＤＳ＋２または
最大ＲＤＳ−２とし、始点のＲＤＳが最小ＲＤＳ＋２で
あるとき、始点から９ビット目のＲＤＳが最小ＲＤＳ＋
１になることを禁止し、始点のＲＤＳが最大ＲＤＳ−２
であるとき、始点から９ビット目のＲＤＳが最大ＲＤＳ
−１になることを禁止し、ＲＤＳトレリスの終点のＲＤ
Ｓを、最小ＲＤＳ＋２または最大ＲＤＳ−２とすること
により得られたものとされている。従って、ＱＣシーケ
ンスの発生を防止した符号化／復号化が可能となるとと
もに、同一の符号が連続する長さを短くすることが可能
となる。
【０２００】請求項１１に記載の復号化方法によれば、
状態遷移を表す検出トレリスにおいて、パーティション
ドＭＳＮ（Partitioned-Matched Spectral Null）符号
が生成し得ない状態遷移である不当遷移が、パーティシ
ョンドＭＳＮ符号の１または０の数に基づいて検出さ
れ、その不当遷移を除外して、ビタビ復号が行われる。
従って、ＱＣシーケンスの発生を防止することが可能と
なる。
状態遷移を表す検出トレリスにおいて、パーティション
ドＭＳＮ（Partitioned-Matched Spectral Null）符号
が生成し得ない状態遷移である不当遷移が、パーティシ
ョンドＭＳＮ符号の１または０の数に基づいて検出さ
れ、その不当遷移を除外して、ビタビ復号が行われる。
従って、ＱＣシーケンスの発生を防止することが可能と
なる。
【０２０１】請求項１８に記載の復号化装置によれば、
ブランチメトリックを用いて、複数のパスメトリックが
計算され、その複数のパスメトリックの中から所定のも
のが選択される。一方、状態遷移を表す検出トレリスに
おいて、パーティションドＭＳＮ（Partitioned-Matche
d Spectral Null）符号が生成し得ない状態遷移である
不当遷移が、パーティションドＭＳＮ符号の１または０
の数に基づいて検出され、その不当遷移が生じる尤度を
低下させるように、その不当遷移に対応するブランチメ
トリックが変換される。従って、ＱＣシーケンスの発生
を防止することが可能となる。
ブランチメトリックを用いて、複数のパスメトリックが
計算され、その複数のパスメトリックの中から所定のも
のが選択される。一方、状態遷移を表す検出トレリスに
おいて、パーティションドＭＳＮ（Partitioned-Matche
d Spectral Null）符号が生成し得ない状態遷移である
不当遷移が、パーティションドＭＳＮ符号の１または０
の数に基づいて検出され、その不当遷移が生じる尤度を
低下させるように、その不当遷移に対応するブランチメ
トリックが変換される。従って、ＱＣシーケンスの発生
を防止することが可能となる。
【０２０２】請求項１９に記載の復号化装置によれば、
ブランチメトリックを用いて、複数のパスメトリックが
計算され、複数のパスメトリックの中から所定のものが
選択される。一方、状態遷移を表す検出トレリスにおい
て、パーティションドＭＳＮ（Partitioned-Matched Sp
ectral Null）符号が生成し得ない状態遷移である不当
遷移が、パーティションドＭＳＮ符号の１または０の数
に基づいて検出され、その不当遷移を含むパスに対応す
るパスメトリックが選択されないように制御がなされ
る。従って、ＱＣシーケンスの発生を防止することが可
能となる。
ブランチメトリックを用いて、複数のパスメトリックが
計算され、複数のパスメトリックの中から所定のものが
選択される。一方、状態遷移を表す検出トレリスにおい
て、パーティションドＭＳＮ（Partitioned-Matched Sp
ectral Null）符号が生成し得ない状態遷移である不当
遷移が、パーティションドＭＳＮ符号の１または０の数
に基づいて検出され、その不当遷移を含むパスに対応す
るパスメトリックが選択されないように制御がなされ
る。従って、ＱＣシーケンスの発生を防止することが可
能となる。
【図１】本発明を適用した記録再生装置の一実施の形態
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】図１の符号化器１の構成例を示すブロック図で
ある。
ある。
【図３】図１の復号化器８の構成例を示すブロック図で
ある。
ある。
【図４】図１の符号化器１が出力する符号の生成規則を
説明するための図である。
説明するための図である。
【図５】ＲＤＳトレリスを示す図である。
【図６】ＲＤＳトレリスを示す図である。
【図７】ＲＤＳトレリスを示す図である。
【図８】変換テーブルを示す図である。
【図９】変換テーブルを示す図である。
【図１０】変換テーブルを示す図である。
【図１１】変換テーブルを示す図である。
【図１２】変換テーブルを示す図である。
【図１３】変換テーブルを示す図である。
【図１４】変換テーブルを示す図である。
【図１５】変換テーブルを示す図である。
【図１６】ＡＤＳトレリスを示す図である。
【図１７】ＡＤＳトレリスを示す図である。
【図１８】ＡＤＳトレリスを示す図である。
【図１９】検出トレリスを示す図である。
【図２０】検出トレリスを示す図である。
【図２１】検出トレリスを示す図である。
【図２２】ＡＤＳトレリスを示す図である。
【図２３】検出トレリスを示す図である。
【図２４】ＡＤＳトレリスを示す図である。
【図２５】図１のビタビ検出器７における処理を説明す
るためのフローチャートである。
るためのフローチャートである。
【図２６】判定テーブルを示す図である。
【図２７】判定テーブルを示す図である。
【図２８】判定テーブルを示す図である。
【図２９】判定テーブルを示す図である。
【図３０】図１のビタビ検出器７の構成例を示すブロッ
ク図である。
ク図である。
【図３１】図３０のＡＣＳ／ステートメトリック記憶部
１０４の構成例を示すブロック図である。
１０４の構成例を示すブロック図である。
【図３２】従来の符号生成規則を説明するための図であ
る。
る。
【図３３】分割した検出トレリスを示す図である。
【図３４】分割していない検出トレリスを示す図であ
る。
る。
【図３５】ＰＲ１およびＰＲ４についての記録密度とエ
ラーレートとの関係を示す図である。
ラーレートとの関係を示す図である。
１ 符号化器， ２ 記録アンプ， ３ メディア，
４ 再生アンプ， ５イコライザアンプ， ６ 標本化
器， ７ ビタビ検出器， ８ 復号化器，９ ＰＬＬ
回路， ５１乃至５４ メモリ， ５５，５６ ｍｏｄ
２加算器，５７ インターリーブ回路， ５８ Ｐ／Ｓ
変換器， ６１ Ｓ／Ｐ変換器，６２ デインターリー
ブ回路， ６３，６４ メモリ， １０１ ブランチメ
トリック計算部， １０２ 所定値加算部， １０３
選択部， １０４ ＡＣＳ／ステートメトリック記憶
部， １０５ パスメモリ部， １０６ ハミングの重
み計算／記憶部， １０７ 符号パス判定部， １０７
Ａ テーブル記憶部， １０８ シーケンスカウンタ，
１８１，１８２ 加算器， １８３ 比較器， １８
４ セレクタ， １８５，１８６ パス除去器， １８
７，１８８セレクタ， １８９，１９０ レジスタ
４ 再生アンプ， ５イコライザアンプ， ６ 標本化
器， ７ ビタビ検出器， ８ 復号化器，９ ＰＬＬ
回路， ５１乃至５４ メモリ， ５５，５６ ｍｏｄ
２加算器，５７ インターリーブ回路， ５８ Ｐ／Ｓ
変換器， ６１ Ｓ／Ｐ変換器，６２ デインターリー
ブ回路， ６３，６４ メモリ， １０１ ブランチメ
トリック計算部， １０２ 所定値加算部， １０３
選択部， １０４ ＡＣＳ／ステートメトリック記憶
部， １０５ パスメモリ部， １０６ ハミングの重
み計算／記憶部， １０７ 符号パス判定部， １０７
Ａ テーブル記憶部， １０８ シーケンスカウンタ，
１８１，１８２ 加算器， １８３ 比較器， １８
４ セレクタ， １８５，１８６ パス除去器， １８
７，１８８セレクタ， １８９，１９０ レジスタ
Claims (19)
- 【請求項１】 ８ビットのデータを、１０ビットの符号
に符号化する符号化方法であって、 前記１０ビットの符号のＲＤＳ（Running Digital Su
m）の最大値または最小値を、それぞれ最大ＲＤＳまた
は最小ＲＤＳとする場合、 前記１０ビットの符号は、そのＲＤＳの変化を表すＲＤ
Ｓトレリスにおいて、 前記最大ＲＤＳと最小ＲＤＳとの差を６とし、 前記ＲＤＳトレリスの始点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とし、 前記始点のＲＤＳが前記最小ＲＤＳ＋２であるとき、前
記始点から９ビット目のＲＤＳが前記最小ＲＤＳ＋１に
なることを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２であるとき、前
記始点から９ビット目のＲＤＳが前記最大ＲＤＳ−１に
なることを禁止し、 前記ＲＤＳトレリスの終点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とすることにより得られ
たものであることを特徴とする符号化方法。 - 【請求項２】 前記始点のＲＤＳが前記最小ＲＤＳ＋２
である場合において、前記始点から２ビット目のＲＤＳ
が前記最小ＲＤＳになることを禁止するとともに、前記
始点から４ビット目のＲＤＳが前記最大ＲＤＳになるこ
とを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２である場合にお
いて、前記始点から２ビット目のＲＤＳが前記最大ＲＤ
Ｓになることを禁止するとともに、前記始点から４ビッ
ト目のＲＤＳが前記最小ＲＤＳになることを禁止するこ
とを特徴とする請求項１に記載の符号化方法。 - 【請求項３】 ８ビットのデータを、１０ビットの符号
に符号化する符号化装置であって、 前記８ビットのデータと前記１０ビットの符号とを対応
付けて記憶している記憶手段を備え、 前記１０ビットの符号のＲＤＳ（Running Digital Su
m）の最大値または最小値を、それぞれ最大ＲＤＳまた
は最小ＲＤＳとする場合、 前記１０ビットの符号は、そのＲＤＳの変化を表すＲＤ
Ｓトレリスにおいて、 前記最大ＲＤＳと最小ＲＤＳとの差を６とし、 前記ＲＤＳトレリスの始点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とし、 前記始点のＲＤＳが前記最小ＲＤＳ＋２であるとき、前
記始点から９ビット目のＲＤＳが前記最小ＲＤＳ＋１に
なることを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２であるとき、前
記始点から９ビット目のＲＤＳが前記最大ＲＤＳ−１に
なることを禁止し、 前記ＲＤＳトレリスの終点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とすることにより得られ
たものであることを特徴とする符号化装置。 - 【請求項４】 前記始点のＲＤＳが前記最小ＲＤＳ＋２
である場合において、前記始点から２ビット目のＲＤＳ
が前記最小ＲＤＳになることを禁止するとともに、前記
始点から４ビット目のＲＤＳが前記最大ＲＤＳになるこ
とを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２である場合にお
いて、前記始点から２ビット目のＲＤＳが前記最大ＲＤ
Ｓになることを禁止するとともに、前記始点から４ビッ
ト目のＲＤＳが前記最小ＲＤＳになることを禁止するこ
とを特徴とする請求項３に記載の符号化装置。 - 【請求項５】 １０ビットの符号を、８ビットのデータ
に復号化する復号化方法であって、 前記１０ビットの符号のＲＤＳ（Running Digital Su
m）の最大値または最小値を、それぞれ最大ＲＤＳまた
は最小ＲＤＳとする場合、 前記１０ビットの符号は、そのＲＤＳの変化を表すＲＤ
Ｓトレリスにおいて、 前記最大ＲＤＳと最小ＲＤＳとの差を６とし、 前記ＲＤＳトレリスの始点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とし、 前記始点のＲＤＳが前記最小ＲＤＳ＋２であるとき、前
記始点から９ビット目のＲＤＳが前記最小ＲＤＳ＋１に
なることを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２であるとき、前
記始点から９ビット目のＲＤＳが前記最大ＲＤＳ−１に
なることを禁止し、 前記ＲＤＳトレリスの終点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とすることにより得られ
たものであることを特徴とする復号化方法。 - 【請求項６】 前記始点のＲＤＳが前記最小ＲＤＳ＋２
である場合において、前記始点から２ビット目のＲＤＳ
が前記最小ＲＤＳになることを禁止するとともに、前記
始点から４ビット目のＲＤＳが前記最大ＲＤＳになるこ
とを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２である場合にお
いて、前記始点から２ビット目のＲＤＳが前記最大ＲＤ
Ｓになることを禁止するとともに、前記始点から４ビッ
ト目のＲＤＳが前記最小ＲＤＳになることを禁止するこ
とを特徴とする請求項５に記載の復号化方法。 - 【請求項７】 １０ビットの符号を、８ビットのデータ
に復号化する復号化装置であって、 前記１０ビットの符号と前記８ビットのデータとを対応
付けて記憶している記憶手段を備え、 前記１０ビットの符号のＲＤＳ（Running Digital Su
m）の最大値または最小値を、それぞれ最大ＲＤＳまた
は最小ＲＤＳとする場合、 前記１０ビットの符号は、そのＲＤＳの変化を表すＲＤ
Ｓトレリスにおいて、 前記最大ＲＤＳと最小ＲＤＳとの差を６とし、 前記ＲＤＳトレリスの始点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とし、 前記始点のＲＤＳが前記最小ＲＤＳ＋２であるとき、前
記始点から９ビット目のＲＤＳが前記最小ＲＤＳ＋１に
なることを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２であるとき、前
記始点から９ビット目のＲＤＳが前記最大ＲＤＳ−１に
なることを禁止し、 前記ＲＤＳトレリスの終点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とすることにより得られ
たものであることを特徴とする復号化装置。 - 【請求項８】 前記始点のＲＤＳが前記最小ＲＤＳ＋２
である場合において、前記始点から２ビット目のＲＤＳ
が前記最小ＲＤＳになることを禁止するとともに、前記
始点から４ビット目のＲＤＳが前記最大ＲＤＳになるこ
とを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２である場合にお
いて、前記始点から２ビット目のＲＤＳが前記最大ＲＤ
Ｓになることを禁止するとともに、前記始点から４ビッ
ト目のＲＤＳが前記最小ＲＤＳになることを禁止するこ
とを特徴とする請求項７に記載の復号化装置。 - 【請求項９】 ８ビットのデータを符号化することによ
り得られた１０ビットの符号が記録された記録媒体であ
って、 前記１０ビットの符号のＲＤＳ（Running Digital Su
m）の最大値または最小値を、それぞれ最大ＲＤＳまた
は最小ＲＤＳとする場合、 前記１０ビットの符号は、そのＲＤＳの変化を表すＲＤ
Ｓトレリスにおいて、 前記最大ＲＤＳと最小ＲＤＳとの差を６とし、 前記ＲＤＳトレリスの始点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とし、 前記始点のＲＤＳが前記最小ＲＤＳ＋２であるとき、前
記始点から９ビット目のＲＤＳが前記最小ＲＤＳ＋１に
なることを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２であるとき、前
記始点から９ビット目のＲＤＳが前記最大ＲＤＳ−１に
なることを禁止し、 前記ＲＤＳトレリスの終点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とすることにより得られ
たものであることを特徴とする記録媒体。 - 【請求項１０】 前記始点のＲＤＳが前記最小ＲＤＳ＋
２である場合において、前記始点から２ビット目のＲＤ
Ｓが前記最小ＲＤＳになることを禁止するとともに、前
記始点から４ビット目のＲＤＳが前記最大ＲＤＳになる
ことを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２である場合にお
いて、前記始点から２ビット目のＲＤＳが前記最大ＲＤ
Ｓになることを禁止するとともに、前記始点から４ビッ
ト目のＲＤＳが前記最小ＲＤＳになることを禁止するこ
とを特徴とする請求項９に記載の記録媒体。 - 【請求項１１】 パーティションドＭＳＮ（Partitione
d-Matched SpectralNull）符号に、伝達多項式が式（１
＋Ｄ）n（但し、Ｄはビット周期の遅延演算子を表し、
ｎは正の整数を表す）で表されるパーシャルレスポンス
特性を適用して得られるパーシャルレスポンス符号を、
状態遷移を表す検出トレリスに基づき、元のパーティシ
ョンドＭＳＮ符号にビタビ復号する復号化方法であっ
て、 前記検出トレリスにおいて、前記パーティションドＭＳ
Ｎ符号が生成し得ない状態遷移である不当遷移を、前記
パーティションドＭＳＮ符号の１または０の数に基づい
て検出し、 前記不当遷移を除外して、ビタビ復号を行うことを特徴
とする復号化方法。 - 【請求項１２】 前記パーティションドＭＳＮ符号のＲ
ＤＳ（Running Digital Sum）を表すＲＤＳトレリスに
おける始点のＲＤＳの値によらず、同一の検出トレリス
を用いることを特徴とする請求項１１に記載の復号化方
法。 - 【請求項１３】 前記パーティションドＭＳＮ符号は、
１０ビットの符号であり、 そのＲＤＳ（Running Digital Sum）の最大値または最
小値を、それぞれ最大ＲＤＳまたは最小ＲＤＳとする場
合、 前記１０ビットの符号は、そのＲＤＳの変化を表すＲＤ
Ｓトレリスにおいて、前記最大ＲＤＳと最小ＲＤＳとの
差を６とし、 前記ＲＤＳトレリスの始点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とし、 前記始点のＲＤＳが前記最小ＲＤＳ＋２であるとき、前
記始点から９ビット目のＲＤＳが前記最小ＲＤＳ＋１に
なることを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２であるとき、前
記始点から９ビット目のＲＤＳが前記最大ＲＤＳ−１に
なることを禁止し、 前記ＲＤＳトレリスの終点のＲＤＳを、前記最小ＲＤＳ
＋２または前記最大ＲＤＳ−２とすることにより得られ
たものであることを特徴とする請求項１１に記載の復号
化方法。 - 【請求項１４】 前記始点のＲＤＳが前記最小ＲＤＳ＋
２である場合において、前記始点から２ビット目のＲＤ
Ｓが前記最小ＲＤＳになることを禁止するとともに、前
記始点から４ビット目のＲＤＳが前記最大ＲＤＳになる
ことを禁止し、 前記始点のＲＤＳが前記最大ＲＤＳ−２である場合にお
いて、前記始点から２ビット目のＲＤＳが前記最大ＲＤ
Ｓになることを禁止するとともに、前記始点から４ビッ
ト目のＲＤＳが前記最小ＲＤＳになることを禁止するこ
とを特徴とする請求項１３に記載の復号化方法。 - 【請求項１５】 前記不当遷移を、それが生じる尤度を
低下させることにより除外することを特徴とする請求項
１１に記載の復号化方法。 - 【請求項１６】 前記不当遷移を、それを選択すること
を禁止することにより除外することを特徴とする請求項
１１に記載の復号化方法。 - 【請求項１７】 前記パーティションドＭＳＮ符号のＲ
ＤＳ（Running Digital Sum）を表すＲＤＳトレリスの
始点から所定のビット数目において、前記不当遷移を検
出することを特徴とする請求項１１に記載の復号化方
法。 - 【請求項１８】 パーティションドＭＳＮ（Partitione
d-Matched SpectralNull）符号に、伝達多項式が式（１
＋Ｄ）n（但し、Ｄはビット周期の遅延演算子を表し、
ｎは正の整数を表す）で表されるパーシャルレスポンス
特性を適用して得られるパーシャルレスポンス符号を、
状態遷移を表す検出トレリスに基づき、元のパーティシ
ョンドＭＳＮ符号にビタビ復号する復号化装置であっ
て、 ブランチメトリックを計算するブランチメトリック計算
手段と、 前記ブランチメトリックを用いて、複数のパスメトリッ
クを計算するパスメトリック計算手段と、 前記複数のパスメトリックの中から所定のものを選択す
る選択手段と、 前記検出トレリスにおいて、前記パーティションドＭＳ
Ｎ符号が生成し得ない状態遷移である不当遷移を、前記
パーティションドＭＳＮ符号の１または０の数に基づい
て検出する検出手段と、 前記不当遷移が生じる尤度を低下させるように、その不
当遷移に対応する前記ブランチメトリックを変換する変
換手段とを備えることを特徴とする復号化装置。 - 【請求項１９】 パーティションドＭＳＮ（Partitione
d-Matched SpectralNull）符号に、伝達多項式が式（１
＋Ｄ）n（但し、Ｄはビット周期の遅延演算子を表し、
ｎは正の整数を表す）で表されるパーシャルレスポンス
特性を適用して得られるパーシャルレスポンス符号を、
状態遷移を表す検出トレリスに基づき、元のパーティシ
ョンドＭＳＮ符号にビタビ復号する復号化装置であっ
て、 ブランチメトリックを計算するブランチメトリック計算
手段と、 前記ブランチメトリックを用いて、複数のパスメトリッ
クを計算するパスメトリック計算手段と、 前記複数のパスメトリックの中から所定のものを選択す
る選択手段と、 前記検出トレリスにおいて、前記パーティションドＭＳ
Ｎ符号が生成し得ない状態遷移である不当遷移を、前記
パーティションドＭＳＮ符号の１または０の数に基づい
て検出する検出手段と、 前記不当遷移を含むパスに対応する前記パスメトリック
を、前記選択手段に選択させないように制御する制御手
段とを備えることを特徴とする復号化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329376A JPH10173536A (ja) | 1996-12-10 | 1996-12-10 | 符号化方法および符号化装置、復号化方法および復号化装置、並びに記録媒体 |
| US08/987,871 US6154504A (en) | 1996-12-10 | 1997-12-09 | Encoding method, encoding apparatus, decoding method, decoding apparatus, and recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329376A JPH10173536A (ja) | 1996-12-10 | 1996-12-10 | 符号化方法および符号化装置、復号化方法および復号化装置、並びに記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173536A true JPH10173536A (ja) | 1998-06-26 |
Family
ID=18220757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8329376A Withdrawn JPH10173536A (ja) | 1996-12-10 | 1996-12-10 | 符号化方法および符号化装置、復号化方法および復号化装置、並びに記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6154504A (ja) |
| JP (1) | JPH10173536A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0997814A2 (en) * | 1998-10-02 | 2000-05-03 | Sony Corporation | State transition encoding apparatus and method |
| EP1081865A3 (en) * | 1999-09-06 | 2004-11-24 | Sony Corporation | Coding apparatus and method, decoding apparatus and method, and recording medium |
| JP2007164872A (ja) * | 2005-12-12 | 2007-06-28 | Sony Corp | 符号列生成方法、変調装置、変調方法、変調プログラム、復調装置、復調方法、復調プログラム及び記録媒体 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452958B1 (en) * | 1996-07-30 | 2002-09-17 | Agere Systems Guardian Corp | Digital modulation system using extended code set |
| US5862182A (en) * | 1996-07-30 | 1999-01-19 | Lucent Technologies Inc. | OFDM digital communications system using complementary codes |
| JPH11110921A (ja) * | 1997-10-03 | 1999-04-23 | Sony Corp | 符号化装置および復号化装置 |
| JP3951441B2 (ja) * | 1998-04-28 | 2007-08-01 | ソニー株式会社 | 符号状態判定方法および符号化装置 |
| US6484286B1 (en) * | 1999-09-01 | 2002-11-19 | Lsi Logic Corporation | Error signal calculation from a Viterbi output |
| WO2003032497A1 (fr) * | 2001-10-03 | 2003-04-17 | Sony Corporation | Procede de codage et de decodage |
| EP1353333A1 (en) * | 2002-04-12 | 2003-10-15 | STMicroelectronics S.r.l. | Shaped spectral coding and recording systems therefor |
| US6867713B2 (en) * | 2002-09-09 | 2005-03-15 | Seagate Technology Llc | DC free code design with state dependent mapping |
| US20040268207A1 (en) * | 2003-05-21 | 2004-12-30 | Engim, Inc. | Systems and methods for implementing a rate converting, low-latency, low-power block interleaver |
| US7822418B2 (en) * | 2007-05-14 | 2010-10-26 | Infineon Technologies Ag | Device playback using radio transmission |
| TWI391922B (zh) * | 2008-09-11 | 2013-04-01 | Sunplus Technology Co Ltd | 高密度記錄媒體的解碼裝置 |
| US20160164537A1 (en) * | 2014-12-08 | 2016-06-09 | Samsung Electronics Co., Ltd. | Method and apparatus for parallel concatenated ldpc convolutional codes enabling power-efficient decoders |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095484A (en) * | 1989-11-13 | 1992-03-10 | International Business Machines Company Corporation | Phase invariant rate 8/10 matched spectral null code for PRML |
| JP2702831B2 (ja) * | 1991-08-28 | 1998-01-26 | 松下電送株式会社 | ヴィタビ復号法 |
| US5280489A (en) * | 1992-04-15 | 1994-01-18 | International Business Machines Corporation | Time-varying Viterbi detector for control of error event length |
| US5548800A (en) * | 1994-06-03 | 1996-08-20 | Motorola, Inc. | Satellite telecommunication system with apparatus for protecting radio astronomy and method of using same |
| JP2853650B2 (ja) * | 1996-04-19 | 1999-02-03 | 日本電気株式会社 | 信号処理装置 |
-
1996
- 1996-12-10 JP JP8329376A patent/JPH10173536A/ja not_active Withdrawn
-
1997
- 1997-12-09 US US08/987,871 patent/US6154504A/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0997814A2 (en) * | 1998-10-02 | 2000-05-03 | Sony Corporation | State transition encoding apparatus and method |
| EP0997814A3 (en) * | 1998-10-02 | 2001-07-04 | Sony Corporation | State transition encoding apparatus and method |
| US6288657B1 (en) | 1998-10-02 | 2001-09-11 | Sony Corporation | Encoding apparatus and method, decoding apparatus and method, and distribution media |
| EP1081865A3 (en) * | 1999-09-06 | 2004-11-24 | Sony Corporation | Coding apparatus and method, decoding apparatus and method, and recording medium |
| EP1482644A2 (en) * | 1999-09-06 | 2004-12-01 | Sony Corporation | Device and method for decoding of a trellis code |
| US6850573B1 (en) | 1999-09-06 | 2005-02-01 | Sony Corporation | Coding apparatus and method, decoding apparatus and method, and recording medium |
| EP1482644A3 (en) * | 1999-09-06 | 2005-05-25 | Sony Corporation | Device and method for decoding of a trellis code |
| EP1887703A1 (en) * | 1999-09-06 | 2008-02-13 | Sony Corporation | Device and method for decoding of a trellis code |
| JP2007164872A (ja) * | 2005-12-12 | 2007-06-28 | Sony Corp | 符号列生成方法、変調装置、変調方法、変調プログラム、復調装置、復調方法、復調プログラム及び記録媒体 |
| US8059017B2 (en) | 2005-12-12 | 2011-11-15 | Sony Corporation | Code sequence generation method, modulation apparatus, modulation method, modulation program, demodulation apparatus, demodulation method, demodulation program and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| US6154504A (en) | 2000-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196849A (en) | Method and apparatus for implementing PRML codes with maximum ones | |
| US6201652B1 (en) | Method and apparatus for reading and writing gray code servo data to magnetic medium using synchronous detection | |
| US6963296B2 (en) | Recording method, recording apparatus, transmitting apparatus, reproducing method, reproducing apparatus, receiving apparatus, recording medium, and transmission medium | |
| JPH10173536A (ja) | 符号化方法および符号化装置、復号化方法および復号化装置、並びに記録媒体 | |
| JPH0430306A (ja) | 記録装置用ビタビ等化器及び記録装置 | |
| JPH10508456A (ja) | ｍビットの情報語の系列を変調信号に変換する方法、記録キャリアを製造する方法、コード装置、装置、記録装置、信号及び記録キャリア | |
| KR19990030954A (ko) | 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치 | |
| JP2002015530A (ja) | データ記録再生装置 | |
| US7199955B2 (en) | Decoding apparatus and decoding method | |
| JP4239314B2 (ja) | 符号化装置および方法、復号装置および方法、および記録媒体 | |
| US6347390B1 (en) | Data encoding method and device, data decoding method and device, and data supply medium | |
| US6201485B1 (en) | High rate runlength limited codes for 8-bit ECC symbols | |
| US7426681B2 (en) | Viterbi detector | |
| KR100513328B1 (ko) | 일련의 데이터 워드를 변조신호로 변환하는 장치 및 방법 | |
| US20020118125A1 (en) | Data encoding method, apparatus, and storage medium | |
| US6313764B1 (en) | Demodulating device, demodulating method and transmission medium | |
| US7006019B2 (en) | Rate-7/8 maximum transition run code encoding and decoding method and apparatus | |
| KR100518474B1 (ko) | 변조디바이스및방법과전송매체 | |
| KR20010022814A (ko) | 효과적 블록 코드 수행을 하는 데이터 저장 시스템 | |
| US5861825A (en) | Method and device for code modulation, method and device for code demodulation, and method and device for decoding | |
| US5638063A (en) | Code modulation method, code demodulation method, and code detection method | |
| US6097321A (en) | Punctured maximum transition run code, apparatus and method for providing the same | |
| JP3187528B2 (ja) | 符号化装置および復号化装置 | |
| JP3013651B2 (ja) | デジタル変調装置 | |
| JPH09148944A (ja) | ビタビ復号器および情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |