JPH10170606A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH10170606A JPH10170606A JP8329429A JP32942996A JPH10170606A JP H10170606 A JPH10170606 A JP H10170606A JP 8329429 A JP8329429 A JP 8329429A JP 32942996 A JP32942996 A JP 32942996A JP H10170606 A JPH10170606 A JP H10170606A
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor device
- signal
- output
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、一のポートに接続
される出力回路及び入力回路の組を備えた半導体装置の
テスト技術に係り、特に、ループバックテストの際に特
別な設備を必要とせず、高速信号によるループバックテ
ストを容易に且つより短いテスト時間で、しかも、より
少ない人的な手間で行うことができ、また、テスト回路
の接続構成上でインピーダンス不整合を生じることがな
く、高速信号によるテストをより確実に、また、より通
常動作時に近い状態でテストし得る半導体装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for testing a semiconductor device having a set of an output circuit and an input circuit connected to one port, and in particular, requires special equipment for a loopback test. In addition, a loopback test using a high-speed signal can be performed easily and in a shorter test time with less human labor, and no impedance mismatch occurs in the connection configuration of the test circuit. The present invention relates to a semiconductor device capable of performing a test with a high-speed signal more reliably and in a state closer to a normal operation.
【０００２】[0002]
【従来の技術】従来、一のポートに接続される出力回路
及び入力回路の組を複数備えた半導体装置においては、
一のポートと他のポートとをケーブルを介して接続し、
一のポートの出力回路からの出力信号を他のポートの入
力回路に供給して、他のポートの入力回路のテストを行
う、いわゆるループバックテストの技術が知られてい
る。2. Description of the Related Art Conventionally, in a semiconductor device having a plurality of sets of output circuits and input circuits connected to one port,
Connect one port to another port via a cable,
There is known a so-called loopback test technique in which an output signal from an output circuit of one port is supplied to an input circuit of another port to test an input circuit of another port.
【０００３】図３に、従来の半導体装置におけるループ
バックテスト時の回路構成図を示す。本従来例の半導体
装置３００では、出力回路をドライバとし、入力回路を
レシーバとした構成である。FIG. 3 shows a circuit configuration diagram at the time of a loopback test in a conventional semiconductor device. The semiconductor device 300 of this conventional example has a configuration in which an output circuit is a driver and an input circuit is a receiver.
【０００４】また、第１のポートＰＲＴ１に第１のドラ
イバＤＲＶ１０及び第１のレシーバＲＣＶ１０が、第２
のポートＰＲＴ２に第２のドライバＤＲＶ２０及び第２
のレシーバＲＣＶ２０がそれぞれ接続された２ポートの
トランシーバを備えた構成である。ここで、半導体装置
３００の通常動作時には、第１のポートＰＲＴ１を出力
ポートとして使用する場合は、第１のドライバＤＲＶ１
０の制御信号ＴＸＥ１０をイネーブル、第１のレシーバ
ＲＣＶ１０の制御信号ＲＸＥ１０をディセーブルとし
て、第１のドライバＤＲＶ１０のみを能動的状態として
使用する。また、第１のポートＰＲＴ１を入力ポートと
して使用する場合には、第１のドライバＤＲＶ１０の制
御信号ＴＸＥ１０をディセーブル、第１のレシーバＲＣ
Ｖ１０の制御信号ＲＸＥ１０をイネーブルとして、第１
のレシーバＲＣＶ１０のみを能動的状態として使用す
る。この出力／入力ポートとするための制御は、第２の
ポートＰＲＴ２についても同様である。A first driver DRV10 and a first receiver RCV10 are connected to a first port PRT1 by a second port PRT1.
The second driver DRV20 and the second driver DRV20
Is provided with a two-port transceiver to which each of the receiver RCV20s is connected. Here, during the normal operation of the semiconductor device 300, when the first port PRT1 is used as an output port, the first driver DRV1 is used.
The control signal TXE10 of 0 is enabled, the control signal RXE10 of the first receiver RCV10 is disabled, and only the first driver DRV10 is used in an active state. When the first port PRT1 is used as an input port, the control signal TXE10 of the first driver DRV10 is disabled, and the first receiver RC
The control signal RXE10 of V10 is enabled and the first
Only the receiver RCV10 is used as an active state. The control for setting the output / input port is the same for the second port PRT2.
【０００５】また、テスト時には、図３に示すように、
第１のポートＰＲＴ１の端子Ｔ１及び第２のポートの端
子Ｔ２に、それぞれ終端抵抗３０１，３０２が当該半導
体装置３００の外部に接続され、ループバック用ケーブ
ル３１０がこれら端子Ｔ１及びＴ２間に接続される。
尚、終端抵抗３０１，３０２の抵抗値Ｒ１は、ループバ
ック用ケーブル３１０の特性インピーダンス値と同値で
ある。At the time of testing, as shown in FIG.
Terminating resistors 301 and 302 are connected to the terminal T1 of the first port PRT1 and a terminal T2 of the second port, respectively, outside the semiconductor device 300, and a loopback cable 310 is connected between the terminals T1 and T2. You.
The resistance value R1 of the terminating resistors 301 and 302 is the same as the characteristic impedance value of the loop-back cable 310.
【０００６】このような接続構成により、第２のレシー
バＲＣＶ２０のテスト時には、第１のドライバＤＲＶ１
０の制御信号ＴＸＥ１０をイネーブル、第１のレシーバ
ＲＣＶ１０の制御信号ＲＸＥ１０をディセーブル、ま
た、第２のドライバＤＲＶ２０の制御信号ＴＸＥ２０を
ディセーブル、第２のレシーバＲＣＶ２０の制御信号Ｒ
ＸＥ２０をイネーブルとして、第１のドライバＤＲＶ１
０及び第２のレシーバＲＣＶ２０のみを能動的状態とし
て、第１のドライバＤＲＶ１０の出力信号を第２のレシ
ーバＲＣＶ２０に対するテスト用信号源とした、図３中
の太線による信号経路によりテストが行われることとな
る。With such a connection configuration, when testing the second receiver RCV20, the first driver DRV1
0, the control signal RXE10 of the first receiver RCV10 is disabled, the control signal TXE20 of the second driver DRV20 is disabled, and the control signal R of the second receiver RCV20 is disabled.
XE20 is enabled and the first driver DRV1
The test is performed by a signal path indicated by a thick line in FIG. 3 in which only the 0 and the second receiver RCV20 are in an active state, and the output signal of the first driver DRV10 is used as a test signal source for the second receiver RCV20. Becomes
【０００７】また、第１のレシーバＲＣＶ１０のテスト
時には、同様に、第２のドライバＤＲＶ２０及び第１の
レシーバＲＣＶ１０のみを能動的状態として、第２のド
ライバＤＲＶ２０の出力信号を第１のレシーバＲＣＶ１
０に対するテスト用信号源とした信号経路によりテスト
が行われる。When the first receiver RCV10 is tested, similarly, only the second driver DRV20 and the first receiver RCV10 are set to the active state, and the output signal of the second driver DRV20 is set to the first receiver RCV1.
The test is performed by the signal path used as the test signal source for 0.
【０００８】このように、半導体装置３００内のレシー
バＲＣＶ１０，ＲＣＶ２０のテストを、他のポートに接
続されるトランシーバのドライバＤＲＶ２０，ＤＲＶ１
０を使用して行うことにより、テスト信号生成用のテス
タを用意する必要がない。特に、半導体装置３００が高
速インタフェースチップの場合には、高速信号生成用の
テスタを用いることなくテストが可能となる。As described above, the test of the receivers RCV10 and RCV20 in the semiconductor device 300 is performed by checking the drivers DRV20 and DRV1 of the transceivers connected to other ports.
By using 0, there is no need to prepare a tester for generating a test signal. In particular, when the semiconductor device 300 is a high-speed interface chip, a test can be performed without using a tester for generating a high-speed signal.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置においては、ループバックテスト以外の
テストを行う場合には、端子Ｔ１及びＴ２の位置に、テ
スタのプローブやドライバを接続することとなるが、テ
スタのプローブ等にケーブル配線が付加された状態とな
ってインピーダンス不整合の原因となり、高速信号の伝
搬に影響を及ぼすという問題があった。However, in the above conventional semiconductor device, when a test other than the loopback test is performed, a probe or driver of a tester is connected to the positions of the terminals T1 and T2. However, there is a problem in that a cable wiring is added to a probe of a tester or the like, which causes impedance mismatching and affects propagation of a high-speed signal.
【００１０】また、実際にループバック用ケーブル３１
０を接続するには、テスタのテストボード上にソケット
を設ける必要があるが、該ソケットの設置が難しかった
り、また、ループバック用ケーブル３１０の脱着も必要
であることから、テスト時間が長くなり、テスト工程の
人的な手間も増えるという問題点があった。Also, the actual loopback cable 31
0, it is necessary to provide a socket on the test board of the tester, but it is difficult to install the socket, and it is necessary to attach and detach the loop-back cable 310, so that the test time becomes longer. However, there is a problem that the human labor of the test process also increases.
【００１１】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ループバックテストの際にも特
別な設備を必要とせず、高速信号によるループバックテ
ストを容易に且つより短いテスト時間で、しかも、より
少ない人的な手間で行い得る半導体装置を提供すること
にある。The present invention has been made in view of the above circumstances, and has as its object to perform a loopback test using a high-speed signal easily and in a shorter time without requiring any special equipment at the time of a loopback test. An object of the present invention is to provide a semiconductor device which can be performed in a short time and with less human labor.
【００１２】また本発明の他の目的は、テスト回路の接
続構成上でインピーダンス不整合を生じることがなく、
高速信号によるテストをより確実に、また、より通常動
作時に近い状態でテストし得る半導体装置を提供するこ
とにある。Another object of the present invention is to prevent the occurrence of impedance mismatch on the connection configuration of the test circuit.
It is an object of the present invention to provide a semiconductor device capable of performing a test with a high-speed signal more reliably and in a state closer to a normal operation.
【００１３】[0013]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、一のポートに接続される出力回路及び入
力回路の組を複数個備えた半導体装置であって、前記一
の組のポートと他の組のポート間の接続／非接続を切り
換え可能なスイッチ手段と、前記スイッチ手段の接続／
非接続の切り換えを制御する制御手段とを有する。In order to achieve the above object, the present invention provides a semiconductor device comprising a plurality of sets of output circuits and input circuits connected to one port, wherein Switch means for switching connection / non-connection between a port and another set of ports;
Control means for controlling switching of non-connection.
【００１４】また、前記制御手段は、前記出力回路及び
前記入力回路の動作状態を、それぞれ独立して活性／非
活性に制御可能であるまた、前記制御手段は、テストモ
ード時に、上記スイッチ手段を接続状態に切り換え、か
つ、接続状態にある一の組の出力回路と他の組の入力回
路とを活性状態に制御する。Further, the control means can independently control the operation states of the output circuit and the input circuit to be active / inactive, and the control means sets the switch means in a test mode. Switching to the connected state, and controlling one set of output circuits and the other set of input circuits in the connected state to an active state.
【００１５】また、本発明の半導体装置では、前記出力
回路の駆動能力は、設定可能である。Further, in the semiconductor device according to the present invention, the driving capability of the output circuit can be set.
【００１６】また、前記出力回路は、当該出力回路が接
続されるポートと入力回路を備える他の組のポート間の
スイッチ手段を前記制御信号により接続状態とした場合
の出力信号振幅を、当該スイッチ手段を非接続状態とし
た場合の出力信号振幅と同じに設定可能である。The output circuit may further include an output signal amplitude when a switch between a port to which the output circuit is connected and another set of ports including an input circuit is connected by the control signal. It can be set to be the same as the output signal amplitude when the means is not connected.
【００１７】また、本発明は、一のポートに接続される
出力回路及び入力回路の組を備えた半導体装置であっ
て、テストモード時に、同組も出力回路および入力回路
を活性状態に制御する制御手段を有する。According to another aspect of the present invention, there is provided a semiconductor device including a set of an output circuit and an input circuit connected to one port, wherein the set also controls an output circuit and an input circuit to an active state in a test mode. It has control means.
【００１８】また、前記入力回路のテストを、前記出力
回路の出力信号を用いて行う場合に、テスト時の前記入
力回路の入力信号振幅が、前記ポートからのみ信号が供
給される時の入力信号振幅と同じとなるよう、前記出力
回路の出力信号振幅を設定可能である。In the case where the test of the input circuit is performed using the output signal of the output circuit, the input signal amplitude of the input circuit at the time of the test may be the input signal when the signal is supplied only from the port. The output signal amplitude of the output circuit can be set to be the same as the amplitude.
【００１９】本発明の半導体装置によれば、テスト時に
たとえばスイッチ手段が制御手段により接続状態に制御
され、スイッチ手段で接続される一の組の出力回路と他
の組の入力回路とが活性状態（動作状態）に制御され
る。このような状態において、一の組の出力回路の出力
信号が他の組の入力回路に対するテスト用信号源とした
信号経路によりループバックテストが行われる。また、
テスト時には、同様に、他の組の出力回路及び一の組の
入力回路のみを活性状態に制御して、他の組の出力回路
の出力信号を一の組の入力回路に対するテスト用信号源
とした信号経路によりループバックテストを行うことが
できる。According to the semiconductor device of the present invention, at the time of testing, for example, the switch means is controlled to be connected by the control means, and one set of output circuits and another set of input circuits connected by the switch means are in an active state. (Operating state). In such a state, a loopback test is performed by a signal path in which the output signal of one set of output circuits is used as a test signal source for another set of input circuits. Also,
At the time of the test, similarly, only the other set of output circuits and one set of input circuits are controlled to the active state, and the output signals of the other set of output circuits are connected to the test signal source for one set of input circuits. The loopback test can be performed with the signal path thus set.
【００２０】このように、半導体装置内の入力回路のテ
ストを、他のポートに接続されるトランシーバの出力回
路を使用して行うことにより、テスト信号生成用のテス
タを用意する必要がなく、特に、半導体装置が高速イン
タフェースチップの場合には、高速信号生成用のテスタ
を用いることなくループバックテストが可能となる。ま
た、従来のように、ループバックテスト用ケーブルのよ
うな特別な設備を必要とせずケーブルの脱着も不要であ
ることから、高速信号によるループバックテストを容易
に且つより短いテスト時間で、しかも、より少ない人的
な手間で行うことができる。As described above, by testing the input circuit in the semiconductor device using the output circuit of the transceiver connected to another port, it is not necessary to prepare a tester for generating a test signal. When the semiconductor device is a high-speed interface chip, a loop-back test can be performed without using a high-speed signal generation tester. In addition, unlike the related art, no special equipment such as a loopback test cable is required, and the connection and disconnection of the cable are not required. Therefore, the loopback test using a high-speed signal can be easily performed with a shorter test time, and It can be done with less human effort.
【００２１】更に、ループバックテスト以外のテストを
行う場合には、端子位置にテスタのプローブやドライバ
を接続することとなるが、一般的に端子にはテスタのプ
ローブ等の特性インピーダンスに整合した終端抵抗が接
続されることから、テスト回路の接続構成上でインピー
ダンス不整合を生じることがなく、高速信号の伝搬に対
する不要輻射等による影響も抑制され、高速信号による
テストをより確実に行うことができる。Further, when a test other than the loopback test is performed, a probe or driver of a tester is connected to a terminal position. In general, a terminal matched to the characteristic impedance of the probe or the like of the tester is connected to the terminal. Since the resistor is connected, no impedance mismatch occurs in the connection configuration of the test circuit, the influence of unnecessary radiation on the propagation of the high-speed signal is suppressed, and the test with the high-speed signal can be performed more reliably. .
【００２２】また、出力回路の駆動能力が、当該出力回
路が接続されるポートと入力回路を備える他の組のポー
ト間のスイッチ手段を前記制御信号により接続状態とし
た場合の出力信号振幅を、当該スイッチ手段を非接続状
態とした場合の出力信号振幅と同じに設定される。これ
により、ループバックテスト時の信号経路におけるスイ
ッチ手段のオン抵抗による信号振幅の低下を補償するこ
とができ、より通常動作時に近い状態で確実なテストを
行うことができる。The drive capability of the output circuit is determined by the output signal amplitude when the switch means between the port to which the output circuit is connected and another set of ports including the input circuit is connected by the control signal. The output signal amplitude is set to be the same as the output signal amplitude when the switch means is not connected. This makes it possible to compensate for a decrease in the signal amplitude due to the on-resistance of the switch means in the signal path at the time of the loopback test, so that a more reliable test can be performed in a state closer to the normal operation.
【００２３】また、本発明の半導体装置では、一のポー
トに接続される出力回路及び入力回路の組を備えた半導
体装置において、入力回路のテストを、出力回路の出力
信号を用いて行う場合に、該テスト時の入力回路の入力
信号振幅が、ポートからのみ信号が供給される時の入力
信号振幅と同じとなるよう、出力回路の出力信号振幅あ
設定される。これにより、高速信号生成用のテスタを用
いることなくループバックテストが可能となり、高速信
号によるループバックテストを容易に且つより短いテス
ト時間で行うことができ、また、ポートでのループバッ
クによる信号振幅の増大を補償することができ、より通
常動作時に近い状態で確実なテストを行うことができ
る。Further, in the semiconductor device of the present invention, in a semiconductor device having a set of an output circuit and an input circuit connected to one port, the test of the input circuit is performed using the output signal of the output circuit. The output signal amplitude of the output circuit is set so that the input signal amplitude of the input circuit during the test is the same as the input signal amplitude when a signal is supplied only from the port. As a result, a loop-back test can be performed without using a tester for generating a high-speed signal, a loop-back test using a high-speed signal can be easily performed in a shorter test time, and a signal amplitude due to a loop-back at a port Can be compensated for, and a reliable test can be performed in a state closer to the time of normal operation.
【００２４】[0024]
【発明の実施の形態】以下、本発明の半導体装置の実施
形態について、〔実施形態１〕，〔実施形態２〕の順に
図面を参照して詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a semiconductor device according to the present invention will be described in detail in the order of [Embodiment 1] and [Embodiment 2] with reference to the drawings.
【００２５】〔実施形態１〕図１は本発明の実施形態１
に係る半導体装置の構成図である。本実施形態の半導体
装置１００は、出力回路をドライバとし、入力回路をレ
シーバとした２ポートのトランシーバの構成である。[Embodiment 1] FIG. 1 shows Embodiment 1 of the present invention.
1 is a configuration diagram of a semiconductor device according to the first embodiment. The semiconductor device 100 of the present embodiment has a two-port transceiver configuration in which an output circuit is a driver and an input circuit is a receiver.
【００２６】図１において、本実施形態の半導体装置１
００は、第１のポートＰＲＴ１に接続される第１のドラ
イバＤＲＶ１及び第１のレシーバＲＣＶ１の組と、第２
のポートＰＲＴ２に接続される第２のドライバＤＲＶ２
及び第２のレシーバＲＣＶ２の組と、第１のポートＰＲ
Ｔ１と第２のポートＰＲＴ２間の接続／非接続を切り換
えるアナログスイッチ１１０と、アナログスイッチ１１
０の接続／非接続の切り換えを制御する制御信号ＣＮＴ
とを備えて構成されている。In FIG. 1, a semiconductor device 1 of the present embodiment
00 is a set of the first driver DRV1 and the first receiver RCV1 connected to the first port PRT1, and the second
Driver DRV2 connected to port PRT2 of
And a second receiver RCV2 and a first port PR
An analog switch 110 for switching connection / non-connection between T1 and the second port PRT2, and an analog switch 11
Control signal CNT for controlling switching of connection / disconnection of 0
It is comprised including.
【００２７】ここで、ドライバＤＲＶ１，ＤＲＶ２及び
レシーバＲＣＶ１，ＲＣＶ２の回路の動作状態は、それ
ぞれ独立の制御信号により活性／非活性に制御可能であ
る。即ち、第１のドライバＤＲＶ１は制御信号ＴＸＥ１
をイネーブルとすることにより、データＴＸＤ１を第１
のポートＰＲＴ１にドライブし、第１のレシーバＲＣＶ
１は制御信号ＲＸＥ１をイネーブルとすることにより、
第１のポートＰＲＴ１に供給される信号をデータＲＸＤ
１として取り込む。同様に、第２のドライバＤＲＶ２は
制御信号ＴＸＥ２をイネーブルとすることにより、デー
タＴＸＤ２を第２のポートＰＲＴ２にドライブし、第２
のレシーバＲＣＶ２は制御信号ＲＸＥ２をイネーブルと
することにより、第２のポートＰＲＴ２に供給される信
号をデータＲＸＤ２として取り込む。The operation states of the circuits of the drivers DRV1, DRV2 and the receivers RCV1, RCV2 can be controlled to be active / inactive by independent control signals. That is, the first driver DRV1 outputs the control signal TXE1
Enable the data TXD1 to the first
To the first receiver RCV
1 enables the control signal RXE1,
The signal supplied to the first port PRT1 is converted to data RXD
Take in as 1. Similarly, the second driver DRV2 drives the data TXD2 to the second port PRT2 by enabling the control signal TXE2, and
The receiver RCV2 captures the signal supplied to the second port PRT2 as data RXD2 by enabling the control signal RXE2.
【００２８】このような構成の本実施形態の半導体装置
では、一の組のレシーバＲＣＶ１またはＲＣＶ２のテス
トを、この組のポートＰＲＴ１またはＰＲＴ２とドライ
バＤＲＶ２またはＤＲＶ１を備える他の組のポートＰＲ
Ｔ２またはＰＲＴ１間のアナログスイッチ１１０を制御
信号ＣＮＴにより接続状態とすることで、他の組のドラ
イバＤＲＶ２またはＤＲＶ１の出力信号を用いて行うよ
うにしている。In the semiconductor device of this embodiment having such a configuration, the test of one set of receivers RCV1 or RCV2 is performed by testing the set of ports PRT1 or PRT2 and the other set of ports PRV2 provided with the driver DRV2 or DRV1.
By setting the analog switch 110 between T2 and PRT1 to the connected state by the control signal CNT, the operation is performed using the output signal of the driver DRV2 or DRV1 of another group.
【００２９】つまり、第２のレシーバＲＣＶ２のテスト
時には、アナログスイッチ１１０を制御信号ＣＮＴによ
り接続状態とし、また、第１のドライバＤＲＶ１の制御
信号ＴＸＥ１をイネーブル、第１のレシーバＲＣＶ１の
制御信号ＲＸＥ１をディセーブル、また、第２のドライ
バＤＲＶ２の制御信号ＴＸＥ２をディセーブル、第２の
レシーバＲＣＶ２の制御信号ＲＸＥ２をイネーブルとし
て、第１のドライバＤＲＶ１及び第２のレシーバＲＣＶ
２のみを能動的状態とし、第１のドライバＤＲＶ１の出
力信号を第２のレシーバＲＣＶ２に対するテスト用信号
源とした信号経路によりループバックテストを行うこと
としている。That is, when testing the second receiver RCV2, the analog switch 110 is connected by the control signal CNT, the control signal TXE1 of the first driver DRV1 is enabled, and the control signal RXE1 of the first receiver RCV1 is turned on. Disable the control signal TXE2 of the second driver DRV2, enable the control signal RXE2 of the second receiver RCV2, and set the first driver DRV1 and the second receiver RCV
2 is in an active state, and a loopback test is performed by a signal path using the output signal of the first driver DRV1 as a test signal source for the second receiver RCV2.
【００３０】また、第１のレシーバＲＣＶ１のテスト時
には、同様に、アナログスイッチ１１０を制御信号ＣＮ
Ｔにより接続状態とし、第２のドライバＤＲＶ２及び第
１のレシーバＲＣＶ１のみを能動的状態として、第２の
ドライバＤＲＶ２の出力信号を第１のレシーバＲＣＶ１
に対するテスト用信号源とした信号経路によりループバ
ックテストを行う。When the first receiver RCV1 is tested, the analog switch 110 is similarly set to the control signal CN.
T to make the connection state, only the second driver DRV2 and the first receiver RCV1 to be in the active state, and output the signal of the second driver DRV2 to the first receiver RCV1
A loop-back test is performed by using a signal path used as a test signal source for.
【００３１】このように、本実施形態の半導体装置１０
０では、半導体装置１００内のレシーバＲＣＶ１，ＲＣ
Ｖ２のテストを、他のポートに接続されるトランシーバ
のドライバＤＲＶ２，ＤＲＶ１を使用して行うことによ
り、テスト信号生成用のテスタを用意する必要がなく、
特に、半導体装置１００が高速インタフェースチップの
場合には、高速信号生成用のテスタを用いることなくル
ープバックテストが可能となる。As described above, the semiconductor device 10 of the present embodiment
0, the receivers RCV1, RCV in the semiconductor device 100
By performing the test of V2 using the drivers DRV2 and DRV1 of the transceiver connected to the other ports, there is no need to prepare a tester for generating a test signal,
In particular, when the semiconductor device 100 is a high-speed interface chip, a loop-back test can be performed without using a high-speed signal generation tester.
【００３２】また、従来（図３参照）のように、ループ
バック用ケーブル３００のような特別な設備を必要とせ
ず、該ケーブルの脱着も不要であることから、高速信号
によるループバックテストを容易に且つより短いテスト
時間で、しかも、より少ない人的な手間で行うことがで
きる。Further, unlike the related art (see FIG. 3), no special equipment such as the loop-back cable 300 is required, and the connection / removal of the cable is not required. The test can be performed quickly and with a shorter test time and with less human labor.
【００３３】また、ループバックテスト以外のテストを
行う場合には、図１に示すように、それぞれ終端抵抗１
０１，１０２が接続された端子Ｔ１，Ｔ２の位置に、テ
スタのプローブやドライバを接続して、テストを行うこ
ととなるが、端子Ｔ１，Ｔ２にはテスタのプローブ等の
特性インピーダンス（Ｒ０）に整合した終端抵抗Ｒ０が
接続されているので、テスト回路の接続構成上でインピ
ーダンス不整合を生じることがなく、高速信号の伝搬に
対する不要輻射等による影響も抑制され、高速信号によ
るテストをより確実に行うことができる。When a test other than the loopback test is performed, as shown in FIG.
A test is performed by connecting a tester probe or driver to the positions of terminals T1 and T2 to which terminals 01 and 102 are connected. Terminals T1 and T2 are connected to the characteristic impedance (R0) of the tester probe and the like. Since the matched terminating resistor R0 is connected, no impedance mismatch occurs in the connection configuration of the test circuit, the influence of unnecessary radiation on the propagation of the high-speed signal is suppressed, and the test with the high-speed signal is more reliably performed. It can be carried out.
【００３４】また、本実施形態の半導体装置１００で
は、ドライバＤＲＶ１，ＤＲＶ２及びレシーバＲＣＶ
１，ＲＣＶ２の回路の動作状態を、制御信号ＴＸＥ１，
ＲＸＥ１，ＴＸＥ２，ＲＸＥ２によりそれぞれ独立して
活性／非活性に制御可能であるので、ループバックテス
ト時の信号経路を、該テストに不要な構成要素による影
響から独立したものとすることができ、より通常動作時
に近い状態で確実なテストを行うことができる。Further, in the semiconductor device 100 of the present embodiment, the drivers DRV1, DRV2 and the receiver RCV
1, the operation state of the RCV2 circuit is controlled by the control signal TXE1,
Since the active / inactive state can be controlled independently by the RXE1, TXE2, and RXE2, the signal path at the time of the loopback test can be made independent from the influence of components unnecessary for the test. Reliable testing can be performed in a state close to normal operation.
【００３５】また、本実施形態の半導体装置１００で
は、ドライバＤＲＶ１，ＤＲＶ２の駆動能力を設定可能
としている。これは、ループバックテスト時の信号経路
におけるアナログスイッチ１１０のオン抵抗が無視でき
ないため、アナログスイッチ１１０のオン抵抗による信
号振幅の低下を補償するためのものであり、これによ
り、より通常動作時に近い状態で確実なループバックテ
ストを行うことができる。Further, in the semiconductor device 100 of the present embodiment, the driving capabilities of the drivers DRV1 and DRV2 can be set. This is for compensating for a decrease in signal amplitude due to the on-resistance of the analog switch 110 because the on-resistance of the analog switch 110 in the signal path during the loopback test cannot be ignored. A reliable loopback test can be performed in the state.
【００３６】つまり、第１のレシーバＲＣＶ１のループ
バックテスト時には第２のドライバＤＲＶ２について、
また第２のレシーバＲＣＶ２のループバックテスト時に
は第１のドライバＤＲＶ１について、アナログスイッチ
１１０を制御信号ＣＮＴにより接続状態とした場合の出
力信号振幅を、アナログスイッチ１１０を非接続状態と
した場合の出力信号振幅と同じとなるように設定可能と
している。That is, at the time of the loop-back test of the first receiver RCV1, the second driver DRV2
In the loop-back test of the second receiver RCV2, the output signal amplitude of the first driver DRV1 when the analog switch 110 is connected by the control signal CNT is the output signal when the analog switch 110 is not connected. It can be set to be the same as the amplitude.
【００３７】具体的には、図１において、第２のレシー
バＲＣＶ２のループバックテストを行う場合に、第１の
ドライバＤＲＶ１の通常動作時の出力電流をＩ０とし、
終端抵抗１０１，１０２の抵抗値をＲ０、アナログスイ
ッチ１１０のオン抵抗をＲSWとした時、第１のドライバ
ＤＲＶ１のループバックテスト時の出力電流Ｉ１が、次
式の値となるように出力信号振幅を設定している。Specifically, in FIG. 1, when performing a loop-back test of the second receiver RCV2, the output current of the first driver DRV1 during normal operation is set to I0,
When the resistance values of the terminating resistors 101 and 102 are R0 and the ON resistance of the analog switch 110 is RSW, the output signal amplitude of the first driver DRV1 at the time of the loopback test becomes the value of the following equation. Is set.
【００３８】[0038]
【数１】 Ｉ１＝（２Ｒ０＋ＲSW）×Ｉ０／２Ｒ０ （１）I1 = (2R0 + RSW) × I0 / 2R0 (1)
【００３９】従って、従来（図３参照）のループバック
テスト時における第１のドライバＤＲＶ１の出力電流Ｉ
０×Ｒ１／２よりも大きな振幅となる。Therefore, the output current I of the first driver DRV1 at the time of the conventional loopback test (see FIG. 3)
The amplitude becomes larger than 0 × R1 / 2.
【００４０】〔実施形態２〕次に、図２は本発明の実施
形態２に係る半導体装置の構成図である。本実施形態の
半導体装置２００は、出力回路をドライバとし、入力回
路をレシーバとしたシングルポートのトランシーバの構
成である。[Embodiment 2] FIG. 2 is a configuration diagram of a semiconductor device according to Embodiment 2 of the present invention. The semiconductor device 200 of the present embodiment has a configuration of a single-port transceiver in which an output circuit is a driver and an input circuit is a receiver.
【００４１】図２において、本実施形態の半導体装置２
００は、ポートＰＲＴに接続されるドライバＤＲＶ及び
レシーバＲＣＶの組を備え、ドライバＤＲＶ及びレシー
バＲＣＶの回路の動作状態は、それぞれ独立の制御信号
により活性／非活性に制御可能である。即ち、ドライバ
ＤＲＶは制御信号ＴＸＥをイネーブルとすることによ
り、データＴＸＤをポートＰＲＴにドライブし、レシー
バＲＣＶは制御信号ＲＸＥをイネーブルとすることによ
り、ポートＰＲＴに供給される信号をデータＲＸＤとし
て取り込む。Referring to FIG. 2, the semiconductor device 2 of the present embodiment
00 includes a set of a driver DRV and a receiver RCV connected to the port PRT, and the operation states of the circuits of the driver DRV and the receiver RCV can be controlled to be active / inactive by independent control signals. That is, the driver DRV drives the data TXD to the port PRT by enabling the control signal TXE, and the receiver RCV takes in the signal supplied to the port PRT as the data RXD by enabling the control signal RXE.
【００４２】このような構成の本実施形態の半導体装置
では、レシーバＲＣＶのテストを、ドライバＤＲＶの出
力信号を用いたループバックテストにより行うことがで
きる。つまり、レシーバＲＣＶのテスト時には、ドライ
バＤＲＶの制御信号ＴＸＥをイネーブル、レシーバＲＣ
Ｖの制御信号ＲＸＥをイネーブルとして、ドライバＤＲ
Ｖ及びレシーバＲＣＶを同時に能動的状態とし、ドライ
バＤＲＶの出力信号をレシーバＲＣＶに対するテスト用
信号源とした信号経路によりループバックテストを行う
ものである。In the semiconductor device of this embodiment having such a configuration, the test of the receiver RCV can be performed by a loopback test using the output signal of the driver DRV. That is, when testing the receiver RCV, the control signal TXE of the driver DRV is enabled, and the receiver RCV is enabled.
V control signal RXE is enabled and the driver DR
V and the receiver RCV are simultaneously activated, and a loopback test is performed by a signal path using the output signal of the driver DRV as a test signal source for the receiver RCV.
【００４３】尚、このループバックテストを行う場合に
は、テスト時のレシーバＲＣＶの入力信号振幅が、ポー
トＰＲＴからのみ信号が供給される時の入力信号振幅と
同じとなるよう、ドライバＤＲＶの出力信号振幅を設定
可能としている。つまり、該テスト時には、レシーバＲ
ＣＶの入力信号振幅が通常動作時の２倍となるので、ド
ライバＤＲＶの出力電流Ｉ２を、通常動作時の半分、即
ち、When the loopback test is performed, the output of the driver DRV is set so that the input signal amplitude of the receiver RCV at the time of the test is the same as the input signal amplitude when a signal is supplied only from the port PRT. The signal amplitude can be set. That is, at the time of the test, the receiver R
Since the input signal amplitude of the CV is twice that of the normal operation, the output current I2 of the driver DRV is reduced to half that of the normal operation, that is,
【００４４】[0044]
【数２】 Ｉ２＝Ｉ０／２ （２） とすることとして、レシーバＲＣＶの入力信号振幅を通
常動作時と同じ振幅となるようにしている。## EQU2 ## Assuming that I2 = I0 / 2 (2), the input signal amplitude of the receiver RCV is set to be the same as that in the normal operation.
【００４５】このように本実施形態の半導体装置２００
によれば、高速信号生成用のテスタを用いることなくル
ープバックテストが可能となり、高速信号によるループ
バックテストを容易に且つより短いテスト時間で行うこ
とができ、また、ポートＰＲＴでのループバックによる
信号振幅の増大を補償することができ、より通常動作時
に近い状態で確実なテストを行うことができる。As described above, the semiconductor device 200 of the present embodiment
According to this method, a loopback test can be performed without using a tester for generating a high-speed signal, a loopback test using a high-speed signal can be easily performed in a shorter test time, and a loopback test using a port PRT can be performed. An increase in signal amplitude can be compensated for, and a more reliable test can be performed in a state closer to normal operation.
【００４６】[0046]
【発明の効果】以上説明したように、本発明の半導体装
置によれば、一の組の出力回路の出力信号を他の組の入
力回路に対するテスト用信号源とした信号経路によりル
ープバックテストを行うことができ、また、特別な設備
も不要であることから、高速信号によるループバックテ
ストを容易に且つより短いテスト時間で、しかも、より
少ない人的な手間で行うことができる。また、ループバ
ックテスト以外のテストを行う場合に、テスト回路の接
続構成上でインピーダンス不整合を生じることがなく、
高速信号の伝搬に対する不要輻射等による影響も抑制さ
れ、高速信号によるテストをより確実に行い得る半導体
装置を提供することができる。As described above, according to the semiconductor device of the present invention, the loopback test is performed by the signal path in which the output signal of one set of output circuits is used as a test signal source for the other set of input circuits. Since it can be performed and no special equipment is required, a loopback test using a high-speed signal can be performed easily, with a shorter test time, and with less human labor. Also, when performing a test other than the loopback test, no impedance mismatch occurs in the connection configuration of the test circuit,
It is possible to provide a semiconductor device in which the influence of unnecessary radiation and the like on the propagation of the high-speed signal is suppressed, and the test using the high-speed signal can be performed more reliably.
【００４７】また、本発明の半導体装置によれば、出力
回路及び入力回路の回路の動作状態を、それぞれ独立し
て活性／非活性に制御可能としたので、ループバックテ
スト時の信号経路を、テストに不要な構成要素による影
響から独立したものとすることができ、より通常動作時
に近い状態で確実なテストを行うことができる。Further, according to the semiconductor device of the present invention, the operation states of the output circuit and the input circuit can be independently controlled to be active / inactive. The test can be made independent of the influence of components unnecessary for the test, and a more reliable test can be performed in a state closer to the normal operation.
【００４８】また、本発明の半導体装置によれば、出力
回路の駆動能力を設定可能とし、例えば、出力回路につ
いて、該組のポートと入力回路を備える他の組のポート
間のスイッチ手段を制御信号により接続状態とした場合
の出力信号振幅を、スイッチ手段を非接続状態とした場
合の出力信号振幅と同じに設定可能としたので、ループ
バックテスト時の信号経路におけるスイッチ手段のオン
抵抗による信号振幅の低下を補償することができ、より
通常動作時に近い状態で確実なテストを行い得る半導体
装置を提供することができる。Further, according to the semiconductor device of the present invention, the drive capability of the output circuit can be set, and for example, for the output circuit, the switch means between the set of ports and the other set of ports including the input circuit is controlled. Since the output signal amplitude in the connection state by the signal can be set to be the same as the output signal amplitude in the connection state of the switch means, the signal due to the ON resistance of the switch means in the signal path during the loopback test It is possible to provide a semiconductor device capable of compensating for a decrease in amplitude and performing a reliable test in a state closer to normal operation.
【図１】本発明の実施形態１に係る半導体装置の構成図
である。FIG. 1 is a configuration diagram of a semiconductor device according to a first embodiment of the present invention.
【図２】本発明の実施形態２に係る半導体装置の構成図
である。FIG. 2 is a configuration diagram of a semiconductor device according to a second embodiment of the present invention.
【図３】従来の半導体装置におけるループバックテスト
時の回路構成図である。FIG. 3 is a circuit configuration diagram during a loopback test in a conventional semiconductor device.
【符号の説明】 １００，２００，３００…半導体装置、１０１，１０
２，２０１，３０１，３０２…終端抵抗、ＤＲＶ１，Ｄ
ＲＶ１０…第１のドライバ（出力回路）、ＲＣＶ１，Ｒ
ＣＶ１０…第１のレシーバ（入力回路）、ＤＲＶ２，Ｄ
ＲＶ２０…第２のドライバ（出力回路）、ＲＣＶ２，Ｒ
ＣＶ２０…第２のレシーバ（入力回路）、ＴＸＥ１，Ｒ
ＸＥ１，ＴＸＥ２，ＲＸＥ２，ＴＸＥ，ＲＸＥ，ＴＸＥ
１０，ＲＸＥ１０，ＴＸＥ２０，ＲＸＥ２０…制御信
号、ＴＸＤ１，ＲＸＤ１，ＴＸＤ２，ＴＸＤ２，ＴＸ
Ｄ，ＲＸＤ，ＴＸＤ１０，ＲＸＤ１０，ＴＸＤ２０，Ｔ
ＸＤ２０…データ、ＰＲＴ１…第１のポート、ＰＲＴ２
…第２のポート、Ｔ１，Ｔ２，Ｔ…端子、１１０…アナ
ログスイッチ（スイッチ手段）、ＣＮＴ…スイッチの制
御信号、ＤＲＶ…ドライバ（出力回路）、ＲＣＶ…レシ
ーバ（入力回路）、ＰＲＴ…ポート、３１０…ループバ
ック用ケーブル。[Description of Signs] 100, 200, 300: Semiconductor devices, 101, 10
2,201,301,302 ... Terminal resistance, DRV1, D
RV10: first driver (output circuit), RCV1, R
CV10: first receiver (input circuit), DRV2, D
RV20: second driver (output circuit), RCV2, R
CV20: second receiver (input circuit), TXE1, R
XE1, TXE2, RXE2, TXE, RXE, TXE
10, RXE10, TXE20, RXE20 ... control signal, TXD1, RXD1, TXD2, TXD2, TX
D, RXD, TXD10, RXD10, TXD20, T
XD20: data, PRT1: first port, PRT2
.. Second port, T1, T2, T terminal, 110 analog switch (switch means), CNT switch control signal, DRV driver (output circuit), RCV receiver (input circuit), PRT port 310 ... Loopback cable.
Claims (7)
力回路の組を複数個備えた半導体装置であって、 前記一の組のポートと他の組のポート間の接続／非接続
を切り換え可能なスイッチ手段と、 前記スイッチ手段の接続／非接続の切り換えを制御する
制御手段とを有する半導体装置。1. A semiconductor device comprising a plurality of sets of output circuits and input circuits connected to one port, wherein connection / disconnection between said one set of ports and another set of ports is switched. A semiconductor device, comprising: possible switch means; and control means for controlling connection / disconnection of the switch means.
入力回路の動作状態を、それぞれ独立して活性／非活性
に制御可能である請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein said control means is capable of independently controlling the operation states of said output circuit and said input circuit to be active / inactive.
記スイッチ手段を接続状態に切り換え、かつ、接続状態
にある一の組の出力回路と他の組の入力回路とを活性状
態に制御する請求項１記載の半導体装置。3. The control means switches the switch means to a connection state in a test mode, and controls one set of output circuits and another set of input circuits in a connected state to an active state. Item 2. The semiconductor device according to item 1.
ある請求項１記載の半導体装置。4. The semiconductor device according to claim 1, wherein the drive capability of said output circuit is configurable.
れるポートと入力回路を備える他の組のポート間のスイ
ッチ手段を前記制御信号により接続状態とした場合の出
力信号振幅を、当該スイッチ手段を非接続状態とした場
合の出力信号振幅と同じに設定可能である請求項１記載
の半導体装置。5. An output circuit according to claim 1, wherein said output circuit sets an output signal amplitude when a switch between a port to which said output circuit is connected and another set of ports including an input circuit is connected by said control signal. 2. The semiconductor device according to claim 1, wherein the output signal amplitude can be set to be the same as the output signal amplitude when the means is in a disconnected state.
力回路の組を備えた半導体装置であって、 テストモード時に、同組も出力回路および入力回路を活
性状態に制御する制御手段を有する半導体装置。6. A semiconductor device comprising a set of an output circuit and an input circuit connected to one port, wherein the set also has control means for controlling the output circuit and the input circuit to an active state in a test mode. Semiconductor device.
の出力信号を用いて行う場合に、テスト時の前記入力回
路の入力信号振幅が、前記ポートからのみ信号が供給さ
れる時の入力信号振幅と同じとなるよう、前記出力回路
の出力信号振幅を設定可能である請求項６記載の半導体
装置。7. When the test of the input circuit is performed using the output signal of the output circuit, the input signal amplitude of the input circuit at the time of the test is the input signal when the signal is supplied only from the port. 7. The semiconductor device according to claim 6, wherein an output signal amplitude of said output circuit can be set to be equal to the amplitude.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329429A JPH10170606A (en) | 1996-12-10 | 1996-12-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329429A JPH10170606A (en) | 1996-12-10 | 1996-12-10 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10170606A true JPH10170606A (en) | 1998-06-26 |
Family
ID=18221297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8329429A Pending JPH10170606A (en) | 1996-12-10 | 1996-12-10 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10170606A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003028928A (en) * | 2001-07-12 | 2003-01-29 | Mitsubishi Electric Corp | Semiconductor device and testing method therefor |
| WO2003048795A1 (en) * | 2001-12-04 | 2003-06-12 | Japan Science And Technology Corporation | Testing method and tester for semiconducor integrated circuit device comprising high-speed input/output element |
| US6914884B2 (en) | 2000-04-26 | 2005-07-05 | Nec Electronics Corporation | Communication control circuit |
| JP2006177898A (en) * | 2004-12-24 | 2006-07-06 | Nec Electronics Corp | Semiconductor device and testing method for same |
| JP2007134604A (en) * | 2005-11-11 | 2007-05-31 | Sharp Corp | Detection circuit |
| JP2007271496A (en) * | 2006-03-31 | 2007-10-18 | Renesas Technology Corp | Semiconductor device manufacturing method and semiconductor device |
| JPWO2008053526A1 (en) * | 2006-10-31 | 2010-02-25 | 富士通株式会社 | Printed board connection test apparatus and method |
| US8098073B2 (en) * | 2007-09-27 | 2012-01-17 | Lsi Corporation | System for terminating high speed input/output buffers in an automatic test equipment environment to enable external loopback testing |
| US8559492B2 (en) | 2009-11-12 | 2013-10-15 | Samsung Electronics Co., Ltd. | Transmitter-only IC chip having external loopback test function and external loopback test method using the same |
| JP2015141098A (en) * | 2014-01-29 | 2015-08-03 | 日本電気株式会社 | Test board, integrated circuit test method, integrated circuit device, and integrated circuit test system |
| JP2017518505A (en) * | 2014-06-20 | 2017-07-06 | エクセラ・コーポレーションＸｃｅｒｒａ Ｃｏｒｐ． | Test socket assembly and related methods |
-
1996
- 1996-12-10 JP JP8329429A patent/JPH10170606A/en active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914884B2 (en) | 2000-04-26 | 2005-07-05 | Nec Electronics Corporation | Communication control circuit |
| JP2003028928A (en) * | 2001-07-12 | 2003-01-29 | Mitsubishi Electric Corp | Semiconductor device and testing method therefor |
| WO2003048795A1 (en) * | 2001-12-04 | 2003-06-12 | Japan Science And Technology Corporation | Testing method and tester for semiconducor integrated circuit device comprising high-speed input/output element |
| US7098682B2 (en) | 2001-12-04 | 2006-08-29 | Japan Science And Technology Agency | Testing method and tester for semiconductor integrated circuit device comprising high-speed input/output element |
| JP2006177898A (en) * | 2004-12-24 | 2006-07-06 | Nec Electronics Corp | Semiconductor device and testing method for same |
| JP4728779B2 (en) * | 2005-11-11 | 2011-07-20 | シャープ株式会社 | Detection circuit |
| JP2007134604A (en) * | 2005-11-11 | 2007-05-31 | Sharp Corp | Detection circuit |
| JP2007271496A (en) * | 2006-03-31 | 2007-10-18 | Renesas Technology Corp | Semiconductor device manufacturing method and semiconductor device |
| JP4726679B2 (en) * | 2006-03-31 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | Semiconductor test method and semiconductor device |
| US7970569B2 (en) | 2006-10-31 | 2011-06-28 | Fujitsu Limited | Apparatus and method for connection test on printed circuit board |
| JPWO2008053526A1 (en) * | 2006-10-31 | 2010-02-25 | 富士通株式会社 | Printed board connection test apparatus and method |
| JP5176962B2 (en) * | 2006-10-31 | 2013-04-03 | 富士通株式会社 | Printed board connection test apparatus and method |
| US8098073B2 (en) * | 2007-09-27 | 2012-01-17 | Lsi Corporation | System for terminating high speed input/output buffers in an automatic test equipment environment to enable external loopback testing |
| US8559492B2 (en) | 2009-11-12 | 2013-10-15 | Samsung Electronics Co., Ltd. | Transmitter-only IC chip having external loopback test function and external loopback test method using the same |
| JP2015141098A (en) * | 2014-01-29 | 2015-08-03 | 日本電気株式会社 | Test board, integrated circuit test method, integrated circuit device, and integrated circuit test system |
| JP2017518505A (en) * | 2014-06-20 | 2017-07-06 | エクセラ・コーポレーションＸｃｅｒｒａ Ｃｏｒｐ． | Test socket assembly and related methods |
| US11088051B2 (en) | 2014-06-20 | 2021-08-10 | Xcerra Corporation | Test socket assembly and related methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420375B2 (en) | Method for digital bus testing | |
| US5243623A (en) | Switchable multi-mode transceiver interface device | |
| US20180034465A1 (en) | Simultaneous lvds i/o signaling method and apparatus | |
| KR20030030012A (en) | System and method for transmission-line termination by signal cancellation, and applications thereof | |
| US6920569B1 (en) | Device configured as stand-alone or slave based on detection of power supply in a powered data bus system | |
| US20050141698A1 (en) | Enabling Cisco legacy power to support IEEE 802.3 AF standard power | |
| JPH10170606A (en) | Semiconductor device | |
| US7723995B2 (en) | Test switching circuit for a high speed data interface | |
| JPH06224731A (en) | Control impedance transistor switching circuit | |
| US20230155628A1 (en) | Rejection of End-of-Packet Dribble in High Speed Universal Serial Bus Repeaters | |
| US7889752B2 (en) | Dual ported network physical layer | |
| JP2004070963A (en) | Linking addressable shadow port and protocol for serial bus network | |
| KR940001560B1 (en) | Computer system | |
| US6744779B1 (en) | Data processing system | |
| JP2000078550A (en) | Two-way serial video port | |
| US10909062B2 (en) | Circuit device and electronic apparatus | |
| JP2000059443A (en) | Signal transmitter | |
| JP3821089B2 (en) | Interface circuit of transmission / reception system and method for reducing power consumption thereof | |
| KR100262938B1 (en) | Port bypass circuit with loopback capability | |
| US20020132588A1 (en) | Circuit for switching one or more HVD transceivers | |
| JPH0991067A (en) | Interface | |
| JP2000354045A (en) | Method and device for transmission | |
| US7657799B2 (en) | Method and apparatus for testing a dual mode interface | |
| JPH07202976A (en) | Method and device for connecting signal line | |
| JP2004328278A (en) | Communication system |