JPH10164084A - Atm traffic control system - Google Patents
Atm traffic control systemInfo
- Publication number
- JPH10164084A JPH10164084A JP32283096A JP32283096A JPH10164084A JP H10164084 A JPH10164084 A JP H10164084A JP 32283096 A JP32283096 A JP 32283096A JP 32283096 A JP32283096 A JP 32283096A JP H10164084 A JPH10164084 A JP H10164084A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- line
- header
- input
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はＡＴＭトラフィック
制御方式に関し、特にトラフィック輻輳時の迂回方式に
関する。[0001] 1. Field of the Invention [0002] The present invention relates to an ATM traffic control system, and more particularly to a detour system at the time of traffic congestion.
【０００２】[0002]
【従来の技術】従来の迂回機能を有する交換網は、例え
ば特開平７−２２１８３８号公報に記載されている発明
のように電話等の交換網における仮想私設網サービス等
において、中継回線等の輻輳時あるいは障害時に呼を別
の回線に迂回するものであった。2. Description of the Related Art Conventionally, a switching network having a detour function is used in a virtual private network service or the like in a switching network such as a telephone as disclosed in Japanese Patent Application Laid-Open No. 7-221838. Call or another call in the event of a failure.
【０００３】[0003]
【発明が解決しようとする課題】上述した従来の交換網
の制御方式では、回線の輻輳しか検出せずＡＴＭトラフ
ィックの輻輳を検出する手段が設けられていないため、
ＡＴＭトラフィック輻輳時に新たに接続要求された呼を
迂回することができないという問題点があった。In the above-described conventional switching network control method, there is no means for detecting only the congestion of the line but for detecting the congestion of the ATM traffic.
There is a problem that a call newly requested for connection cannot be bypassed when ATM traffic is congested.
【０００４】本発明の目的は、ＡＴＭトラフィックの輻
輳時に新たに接続要求された呼を迂回することのできる
ＡＴＭトラフィック制御方式を提供することである。[0004] It is an object of the present invention to provide an ATM traffic control method capable of bypassing a call newly requested for connection when ATM traffic is congested.
【０００５】[0005]
【課題を解決するための手段】本発明のＡＴＭトラフィ
ック制御方式は、伝達したい情報をＡＴＭセルに変換し
て出力し、伝達されたＡＴＭセルを元の情報に戻す複数
のＡＴＭ端末機と、複数の回線により接続されるととも
に前記複数のＡＴＭ端末機のうちの幾つかが接続され、
接続された前記ＡＴＭ端末が出力したＡＴＭセルと前記
回線から入力されたＡＴＭセルをそのヘッダが示す行き
先に出力する複数のＡＴＭ交換機とを有するＡＴＭトラ
フィック制御方式において、ある回線より入力したＡＴ
Ｍセルのうち、そのヘッダに含まれるＥＦＣＩビット
が”１”となっているＡＴＭセルの数が一定時間にある
しきい値を越えた場合、前記ＡＴＭ交換機は当該ＡＴＭ
交換機に接続されたＡＴＭ端末機から他のＡＴＭ交換機
に接続されたＡＴＭ端末機に対して新たに接続要求され
た呼を、予め登録された他の回線に迂回させることを特
徴とする。An ATM traffic control system according to the present invention comprises a plurality of ATM terminals for converting information to be transmitted into ATM cells and outputting the same, and for returning the transmitted ATM cells to original information; , And some of the plurality of ATM terminals are connected,
In an ATM traffic control system having an ATM cell output from the connected ATM terminal and a plurality of ATM switches for outputting an ATM cell input from the line to a destination indicated by the header, an AT input from a certain line
When the number of ATM cells in which the EFCI bit included in the header of the M cells is "1" exceeds a certain threshold value for a certain period of time, the ATM exchange switches the ATM switch.
A call newly requested for connection from an ATM terminal connected to an exchange to an ATM terminal connected to another ATM exchange is diverted to another line registered in advance.
【０００６】また、本発明の実施態様によれば、前記Ａ
ＴＭ交換機が、入力したＡＴＭセルのヘッダの示す行き
先情報から前記ＡＴＭセルの行き先を認識し、前記ＡＴ
Ｍセルにその行き先情報を付加し出力するとともに接続
された回線より入力されたＡＴＭセルのうち、そのヘッ
ダに含まれるＥＦＣＩビットが”１”となっているＡＴ
Ｍセル数が一定時間にあるしきい値を越えると迂回信号
を出力するＡＴＭ終端回路と、前記迂回信号を入力する
と前記ＡＴＭ終端回路が接続された回線へ新たな呼を接
続しないように指示するための制御信号を出力する制御
部と、前記ＡＴＭ終端回路から出力されたＡＴＭセルを
付加された行き先情報の示す行き先に出力し、前記制御
部からの制御信号が入力されなければ、接続されたＡＴ
Ｍ端末機から他のＡＴＭ交換機に接続されたＡＴＭ端末
機に接続要求された新たな呼をそのヘッダの示す行き先
の回線に出力し、前記制御部からの制御信号が入力され
ると、前記呼を予め登録された前記制御信号の示す回線
以外の回線に迂回させるスイッチ回路とからなる。According to an embodiment of the present invention, the aforementioned A
The TM exchange recognizes the destination of the ATM cell from the destination information indicated by the header of the input ATM cell,
Attachment where the destination information is added to the M cell and output, and among the ATM cells input from the connected line, the AT whose EFCI bit included in the header is "1".
An ATM termination circuit that outputs a bypass signal when the number of M cells exceeds a certain threshold value for a predetermined time, and instructs not to connect a new call to a line to which the ATM termination circuit is connected when the bypass signal is input. And a control unit for outputting a control signal for outputting the ATM cell output from the ATM termination circuit to the destination indicated by the added destination information. If the control signal from the control unit is not input, the connection is established. AT
A new call requested to be connected to the ATM terminal connected to another ATM exchange from the M terminal is output to the destination line indicated by the header, and when a control signal is input from the control unit, the call is output. To a line other than the line indicated by the control signal registered in advance.
【０００７】本発明は、ある回線から入力したＡＴＭセ
ルのへッダに含まれるＥＦＣＩビットをチェツクし、Ｅ
ＦＣＩビットが”１”となっているＡＴＭセル数が一定
時間にあるしきい値を越えた場合、この回線のトラフィ
ックは輻輳していると判断し、接続されたＡＴＭ端末機
から他のＡＴＭ交換機に接続されたＡＴＭ端末機に接続
要求された新たな呼を、予め登録された他の回線へ迂回
させるようにしたものである。The present invention checks the EFCI bit contained in the header of an ATM cell input from a certain line,
If the number of ATM cells in which the FCI bit is "1" exceeds a certain threshold for a certain period of time, it is determined that the traffic on this line is congested, and the connected ATM terminal transmits another ATM switch. A new call that is requested to be connected to the ATM terminal connected to the terminal is bypassed to another line registered in advance.
【０００８】したがって、トラフィックが輻輳していな
い回線を選択して呼を出力できるため通信品質を確保す
ることができる。[0008] Therefore, a line with no traffic congestion can be selected and a call can be output, so that communication quality can be ensured.
【０００９】[0009]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【００１０】図１は本発明の一実施形態のＡＴＭトラフ
ィック制御方式のブロック図、図２はＡＴＭセルのデー
タ構造を示す構成図である。FIG. 1 is a block diagram of an ATM traffic control system according to an embodiment of the present invention, and FIG. 2 is a configuration diagram showing a data structure of an ATM cell.
【００１１】本発明のＡＴＭトラフィック制御方式は、
ＡＴＭ交換機１０と、ＡＴＭ交換機２０と、ＡＴＭ交換
機３０と、ＡＴＭ交換機１０に接続された複数のＡＴＭ
端末機１５と、ＡＴＭ交換機２０に接続された複数のＡ
ＴＭ端末機２５とから構成されている。[0011] The ATM traffic control system of the present invention comprises:
ATM switch 10, ATM switch 20, ATM switch 30, and a plurality of ATMs connected to the ATM switch 10.
A terminal 15 and a plurality of As connected to the ATM switch 20
And a TM terminal 25.
【００１２】ＡＴＭ交換機１０は、入力したＡＴＭセル
１のヘッダからＡＴＭセル１の行き先を認識し、ＡＴＭ
セル１にその行き先情報を付加し出力するとともに接続
された回線より入力されたＡＴＭセルのうち、そのヘッ
ダに含まれるＥＦＣＩ（Ｅｘｐｌｉｃｉｔ Ｆｏｒｗａ
ｒｄ Ｃｏｎｇｅｓｔｉｏｎ Ｉｎｄｉｃａｔｉｏｎ）
ビットが”１”となっているＡＴＭセル数が一定時間に
あるしきい値を越えると迂回信号１４を出力するＡＴＭ
終端回路１２と、迂回信号１４を入力するとＡＴＭ端末
機１５からＡＴＭ端末機２５に接続要求された新たな呼
を回線３に迂回させるようにスイッチ回路１１に指示す
るための制御信号を出力する制御部１３と、ＡＴＭ終端
回路１２から出力されたＡＴＭセルを付加された行き先
情報の示す行き先に出力し、制御部１３からの制御信号
が入力されなければ、ＡＴＭ端末機１５からＡＴＭ端末
機２５に接続要求された新たな呼をそのヘッダの示す行
き先の回線に接続し、制御部１３からの制御信号が入力
されるとＡＴＭ端末機１５からＡＴＭ端末機２５に接続
要求された新たな呼を予め登録された迂回ルートである
回線３へ迂回させるスイッチ回路１１とから構成され
る。The ATM switch 10 recognizes the destination of the ATM cell 1 from the input header of the ATM cell 1,
The destination information is added to the cell 1 and output. At the same time, among the ATM cells input from the connected line, the EFCI (Explicit Forward) included in the header is included.
rd Congestion Indication)
An ATM that outputs a bypass signal 14 when the number of ATM cells whose bits are "1" exceeds a certain threshold for a certain period of time.
Control that outputs a control signal for instructing the switch circuit 11 to divert a new call requested to be connected to the ATM terminal 25 from the ATM terminal 15 to the line 3 when the termination circuit 12 and the bypass signal 14 are input. Unit 13 and outputs the ATM cell output from the ATM termination circuit 12 to the destination indicated by the added destination information. If no control signal is input from the control unit 13, the ATM terminal 15 sends the ATM cell to the ATM terminal 25. The connection-requested new call is connected to the destination line indicated by the header, and when a control signal is input from the control unit 13, the new call requested to be connected from the ATM terminal 15 to the ATM terminal 25 is sent in advance. And a switch circuit 11 for detouring to the line 3 which is a registered detour route.
【００１３】ＡＴＭ交換機２０は、ＡＴＭ交換機１０と
同様な構成であり、スイッチ回路２１はスイッチ回路１
１に対応し、ＡＴＭ終端回路２２は終端回路１２に対応
し、制御部２３は制御部１３に対応しその動作は同様な
ため説明は省略する。The ATM switch 20 has the same configuration as the ATM switch 10, and the switch circuit 21
1, the ATM terminating circuit 22 corresponds to the terminating circuit 12, and the control unit 23 corresponds to the control unit 13, and the operation thereof is the same.
【００１４】ＡＴＭ交換機３０は、ＡＴＭセルのヘッダ
の示す行き先にＡＴＭセルを出力するため、回線３を介
して入力されたＡＴＭセルを回線４に出力する。ＡＴＭ
交換機３０は、本実施形態においては説明を簡単にする
ため回線３、４のみしか接続されていないが、他の実施
形態においてはＡＴＭ端末機や他の回線を接続すること
も可能である。The ATM switch 30 outputs the ATM cell input via the line 3 to the line 4 in order to output the ATM cell to the destination indicated by the header of the ATM cell. ATM
The exchange 30 is connected only to the lines 3 and 4 in this embodiment for the sake of simplicity, but in other embodiments, it is possible to connect an ATM terminal or another line.
【００１５】ＡＴＭセルは、図２に示すように、４８オ
クテットの情報フィールド１０１と５オクテットのヘッ
ダ１０２から構成されている（１オクテットは８ビット
より構成される。）。また、第４オクテット１０３の上
位５ビットから７ビットまでは情報フィールド１０１に
含まれるデータ内容の種類を表すＰＴ（ペイロードタイ
プ）１０４として定義されている。そして、このＰＴ１
０４の２番目のビットはＥＦＣＩビット１０５として定
義されていて、ＡＴＭセルがユーザー情報の場合、ある
回線においてＡＴＭトラフィックが輻輳するとＡＴＭ交
換機は送出するＡＴＭセルのＥＦＣＩビットを”１”と
して送出するように定義されている。As shown in FIG. 2, the ATM cell is composed of an information field 101 of 48 octets and a header 102 of 5 octets (1 octet is composed of 8 bits). The upper 5 bits to the upper 7 bits of the fourth octet 103 are defined as a PT (payload type) 104 indicating the type of data content included in the information field 101. And this PT1
The second bit of 04 is defined as EFCI bit 105, and when the ATM cell is user information, when the ATM traffic is congested on a certain line, the ATM exchange transmits the EFCI bit of the ATM cell to be transmitted as "1". Is defined in
【００１６】次に、本実施形態の動作について図１を参
照して説明する。Next, the operation of this embodiment will be described with reference to FIG.
【００１７】あるＡＴＭ端末機２５があるＡＴＭ端末機
１５に対し接続要求を発呼して、ＡＴＭセルを出力する
と、スイッチ回路２１はその入力したＡＴＭセルのヘッ
ダが示す行先に出力するため、ここではＡＴＭ終端回路
２２に出力される。When a certain ATM terminal 25 issues a connection request to a certain ATM terminal 15 and outputs an ATM cell, the switch circuit 21 outputs the ATM cell to the destination indicated by the header of the input ATM cell. Is output to the ATM termination circuit 22.
【００１８】ここで、回線２のＡＴＭトラフィックが輻
輳している場合、ＡＴＭ終端回路２２はＥＦＣＩビット
を”１”にしてＡＴＭセル１を回線２に出力する。If the ATM traffic on the line 2 is congested, the ATM termination circuit 22 sets the EFCI bit to "1" and outputs the ATM cell 1 to the line 2.
【００１９】ＡＴＭ交換機１０のＡＴＭ終端回路１２は
回線２から受信したＡＴＭセル１のへツダに含まれるＥ
ＦＣＩビットをチェックし、ＥＦＣＩビットが”１”と
なっているＡＴＭセル数が一定時間にあるしきい値を越
えた場合、この回線のトラフィックは輻輳していると判
断し、迂回信号５を制御部１３に送信する。迂回信号５
を入力した制御部１３は、次にＡＴＭ端末機１５からＡ
ＴＭ端末機２５に接続要求された新たな呼を、予め登録
された回線３へ迂回させる制御信号を出力し、スイッチ
回路１１は制御部１３が出力した制御信号を入力するこ
とによりＡＴＭ端末機１５からＡＴＭ端末機２５に接続
要求された新たな呼を回線３に接続する。The ATM terminating circuit 12 of the ATM exchange 10 has a header E contained in the header of the ATM cell 1 received from the line 2.
The FCI bit is checked, and if the number of ATM cells in which the EFCI bit is "1" exceeds a certain threshold for a certain period of time, it is determined that the traffic on this line is congested, and the bypass signal 5 is controlled. Transmit to the unit 13. Detour signal 5
Is input from the ATM terminal 15 to the control unit 13.
The switch circuit 11 outputs a control signal to divert a new call requested to be connected to the TM terminal 25 to the line 3 registered in advance, and the switch circuit 11 inputs the control signal output from the control unit 13 to thereby control the ATM terminal 15. A new call requested to be connected to the ATM terminal 25 is connected to the line 3.
【００２０】回線３に送信されたＡＴＭセルはＡＴＭ交
換機３０において回線４に送信されＡＴＭ交換機２０の
スイッチ回路２１に入力され、その行き先情報が示すＡ
ＴＭ端末機２５に送信される。このことによりＡＴＭト
ラフィックが輻輳している回線２を迂回して呼をＡＴＭ
端末機２５に伝達することができる。The ATM cell transmitted to the line 3 is transmitted to the line 4 in the ATM switch 30 and is input to the switch circuit 21 of the ATM switch 20, where A indicates the destination information.
The message is transmitted to the TM terminal 25. As a result, the call bypasses the line 2 where ATM traffic is congested and the call is transferred to the ATM.
It can be transmitted to the terminal device 25.
【００２１】本実施形態では、ＡＴＭ端末機１５とＡＴ
Ｍ端末機２５の間の呼のみの迂回方式を説明したが、Ａ
ＴＭ端末機が接続されたＡＴＭ交換機の数が増えた場合
においても同様にして制御することができるものであ
る。In this embodiment, the ATM terminal 15 and the AT
The detour method of only the call between the M terminals 25 has been described.
Even when the number of ATM exchanges to which the TM terminals are connected increases, the same control can be performed.
【００２２】[0022]
【発明の効果】以上説明したように、本発明は、ある回
線のＡＴＭトラフィックが輻輳している場合、新たに接
続要求された呼を予め登録された他の回線に迂回するこ
とができるため通信品質を高めることができるという効
果を有する。As described above, according to the present invention, when ATM traffic on a certain line is congested, a call for which a new connection is requested can be bypassed to another line registered in advance. This has the effect of improving quality.
【図１】本発明の一実施形態のＡＴＭトラフィック制御
方式のブロック図である。FIG. 1 is a block diagram of an ATM traffic control system according to an embodiment of the present invention.
【図２】ＡＴＭセルのデータ構造を示す構成図である。FIG. 2 is a configuration diagram showing a data structure of an ATM cell.
１ ＡＴＭセル ２、３、４ 回線 １０ ＡＴＭ交換機 １１ スイッチ回路 １２ ＡＴＭ終端回路 １３ 制御部 １４ 迂回信号 １５ ＡＴＭ端末機 ２０ ＡＴＭ交換機 ２１ スイッチ回路 ２２ ＡＴＭ終端回路 ２３ 制御部 ２４ 迂回信号 ２５ ＡＴＭ端末機 １０１ 情報フィールド １０２ ヘッダ １０３ 第４オクテット １０４ ＰＴ １０５ ＥＦＣＩビット DESCRIPTION OF SYMBOLS 1 ATM cell 2, 3, 4 circuit 10 ATM switch 11 Switch circuit 12 ATM termination circuit 13 Control part 14 Detour signal 15 ATM terminal 20 ATM exchange 21 Switch circuit 22 ATM termination circuit 23 Control part 24 Detour signal 25 ATM terminal 101 Information field 102 header 103 fourth octet 104 PT 105 EFCI bit
Claims (2)
出力し、伝達されたＡＴＭセルを元の情報に戻す複数の
ＡＴＭ端末機と、 複数の回線により接続されるとともに前記複数のＡＴＭ
端末機のうちの幾つかが接続され、接続された前記ＡＴ
Ｍ端末が出力したＡＴＭセルと前記回線から入力された
ＡＴＭセルをそのヘッダが示す行き先に出力する複数の
ＡＴＭ交換機とを有するＡＴＭトラフィック制御方式に
おいて、 ある回線より入力したＡＴＭセルのうち、そのヘッダに
含まれるＥＦＣＩビットが”１”となっているＡＴＭセ
ルの数が一定時間にあるしきい値を越えた場合、前記Ａ
ＴＭ交換機は当該ＡＴＭ交換機に接続されたＡＴＭ端末
機から他のＡＴＭ交換機に接続されたＡＴＭ端末機に対
して新たに接続要求された呼を、予め登録された他の回
線に迂回させることを特徴とするＡＴＭトラフィック制
御方式。1. A plurality of ATM terminals which convert information to be transmitted into ATM cells and output the converted ATM cells and return the transmitted ATM cells to the original information.
Some of the terminals are connected and the connected AT
In an ATM traffic control system having an ATM cell output from an M terminal and a plurality of ATM switches for outputting an ATM cell input from the line to a destination indicated by a header thereof, the ATM cell input from a certain line has a header When the number of ATM cells in which the EFCI bit contained in “1” is “1” exceeds a certain threshold for a certain period of time, the A
The TM exchange diverts a call newly requested to be connected to an ATM terminal connected to another ATM exchange from an ATM terminal connected to the ATM exchange to another line registered in advance. ATM traffic control method.
ルのヘッダの示す行き先情報から前記ＡＴＭセルの行き
先を認識し、前記ＡＴＭセルにその行き先情報を付加し
出力するとともに接続された回線より入力されたＡＴＭ
セルのうち、そのヘッダに含まれるＥＦＣＩビットが”
１”となっているＡＴＭセル数が一定時間にあるしきい
値を越えると迂回信号を出力するＡＴＭ終端回路と、 前記迂回信号を入力すると前記ＡＴＭ終端回路が接続さ
れた回線へ新たな呼を接続しないように指示するための
制御信号を出力する制御部と、 前記ＡＴＭ終端回路から出力されたＡＴＭセルを付加さ
れた行き先情報の示す行き先に出力し、前記制御部から
の制御信号が入力されなければ、接続されたＡＴＭ端末
機から他のＡＴＭ交換機に接続されたＡＴＭ端末機に接
続要求された新たな呼をそのヘッダの示す行き先の回線
に接続し、前記制御部からの制御信号が入力されると、
前記呼を予め登録された前記制御信号の示す回線以外の
回線に迂回させるスイッチ回路とからなる請求項１記載
のＡＴＭトラフィック制御方式。2. The ATM exchange recognizes a destination of the ATM cell from destination information indicated by a header of the input ATM cell, adds the destination information to the ATM cell, outputs the ATM cell, and inputs the ATM cell from a connected line. ATM
Of the cells, the EFCI bit contained in its header is "
An ATM termination circuit that outputs a detour signal when the number of ATM cells that are "1" exceeds a certain threshold value for a certain period of time. When the detour signal is input, a new call is made to a line to which the ATM termination circuit is connected. A control unit that outputs a control signal for instructing not to be connected; and an ATM cell output from the ATM termination circuit is output to a destination indicated by the added destination information, and a control signal from the control unit is input. If not, a new call requested to be connected to the ATM terminal connected to another ATM exchange from the connected ATM terminal is connected to the destination line indicated by the header, and the control signal from the control unit is input. When done
2. The ATM traffic control system according to claim 1, further comprising a switch circuit for diverting the call to a line other than the line indicated by the control signal registered in advance.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32283096A JPH10164084A (en) | 1996-12-03 | 1996-12-03 | Atm traffic control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32283096A JPH10164084A (en) | 1996-12-03 | 1996-12-03 | Atm traffic control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10164084A true JPH10164084A (en) | 1998-06-19 |
Family
ID=18148088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32283096A Pending JPH10164084A (en) | 1996-12-03 | 1996-12-03 | Atm traffic control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10164084A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6438138B1 (en) | 1997-10-01 | 2002-08-20 | Nec Corporation | Buffer controller incorporated in asynchronous transfer mode network for changing transmission cell rate depending on duration of congestion and method for controlling thereof |
-
1996
- 1996-12-03 JP JP32283096A patent/JPH10164084A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6438138B1 (en) | 1997-10-01 | 2002-08-20 | Nec Corporation | Buffer controller incorporated in asynchronous transfer mode network for changing transmission cell rate depending on duration of congestion and method for controlling thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095314B2 (en) | Path switching method | |
| JP3162341B2 (en) | Interlocking device with existing network in ATM-based access network | |
| US8711694B2 (en) | Call admission control method and system | |
| JPH08186585A (en) | Atm switchboard | |
| JPH07307737A (en) | Communication method and communication equipment between atm-uni-lan | |
| US6944156B2 (en) | Label request packet transmission method, packet transfer network and method thereof, and packet transfer device | |
| US6169727B1 (en) | Device and method of notifying and controlling congestion in asynchronous transfer mode network | |
| US6147991A (en) | Scalable high speed packet switch using packet diversion through dedicated channels | |
| JPH09266484A (en) | Atm exchange | |
| KR20010041157A (en) | Protection switching of virtual connections | |
| JP2910770B2 (en) | Self-routing switching system and current / standby switching method for self-routing switching system | |
| JPH10164084A (en) | Atm traffic control system | |
| JPH10145374A (en) | System switching method for packet connection and asynchronous transferring mode communication equipment | |
| JP2513038B2 (en) | Asynchronous transfer mode switching system | |
| JP2000041273A (en) | Subscriber system transmitter with line concentration function | |
| KR100306196B1 (en) | Method and device for controlling memory | |
| KR100372524B1 (en) | method for controlling traffic congestion in ATM switching system | |
| JP3012584B2 (en) | Detour control method and method for STM exchange | |
| JP3067085B2 (en) | ATM switch | |
| KR0185873B1 (en) | Apparatus for copying a multi-casting cell in an atm user interface | |
| JP3393516B2 (en) | Network connection device | |
| JPH10229400A (en) | Method for setting virtual channel for atm subscriber line signal | |
| JP2000349776A (en) | Route bypass method during in-switch congestion | |
| JPH04345241A (en) | Input traffic control method | |
| JP3764678B2 (en) | Method, system, converter and switch for asynchronous transmission mode (ATM) communication |