JPH10155123A - Compression data display system - Google Patents
Compression data display systemInfo
- Publication number
- JPH10155123A JPH10155123A JP31024896A JP31024896A JPH10155123A JP H10155123 A JPH10155123 A JP H10155123A JP 31024896 A JP31024896 A JP 31024896A JP 31024896 A JP31024896 A JP 31024896A JP H10155123 A JPH10155123 A JP H10155123A
- Authority
- JP
- Japan
- Prior art keywords
- video
- circuit
- size
- screen
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は圧縮復号デ−タ表示
システムに関し、詳しくは圧縮された画像信号を処理お
よび表示する装置に関し、特にシステムにおける複数画
像の同時表示処理に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system for displaying compressed and decoded data, and more particularly to an apparatus for processing and displaying a compressed image signal, and more particularly to a system for simultaneously displaying a plurality of images in the system.
【０００２】[0002]
【従来の技術】従来、この種の表示システムは圧縮され
た複数のデ−タの中の１つの映像を選択して、伸長後に
表示することを目的として用いられるため、１種類の映
像の表示のみしか対応できない。2. Description of the Related Art Conventionally, this type of display system is used for selecting one image from a plurality of compressed data and displaying it after decompression, so that one type of image is displayed. Only can handle.
【０００３】また、複数の映像の表示を同時に行う場
合、たとえば特開平５−２２５３２８号公報に示される
方法は次のとおりである。In the case of simultaneously displaying a plurality of images, a method disclosed in, for example, Japanese Patent Application Laid-Open No. 5-225328 is as follows.
【０００４】図５はこの装置の概略構成を示すブロック
図であり、同図において１ａは映像信号を表示する装置
であり、以下の回路で処理された映像の表示を行う。２
ａないし２ｄはフレ−ムバッファであり、入力されたデ
−タを格納するために用いられ、入力画像の数だけ必要
となる。３ａないし３ｃはデ−タ変換回路であり、複数
のデ−タの表示フォ−マットの統一化をこの部分で行
う。４ａないし４ｃは画像のＭＩＸ回路であり、フレ−
ムバッファ同士の映像信号の合成を行い、表示を行う１
つの映像信号とする。５ａないし５ｄはマルチプレクサ
であり、表示装置への出力信号の選択を行う。６ａはホ
スト回路であり、各回路の制御を行う。FIG. 5 is a block diagram showing a schematic configuration of this device. In FIG. 5, reference numeral 1a denotes a device for displaying a video signal, which displays a video processed by the following circuit. 2
Reference numerals a to 2d denote frame buffers which are used to store input data, and are required for the number of input images. Numerals 3a to 3c denote data conversion circuits for unifying display formats of a plurality of data. Reference numerals 4a to 4c denote MIX circuits for images.
For synthesizing video signals between video buffers and displaying them 1
One video signal. 5a to 5d are multiplexers for selecting an output signal to the display device. 6a is a host circuit, which controls each circuit.
【０００５】次に上記構成の動作について説明する。こ
の装置は複数あるいは１つのソ−ス（ビデオデ−タ）信
号入力を受信し、各ソ−スは関連フレ−ムバッファ記憶
装置２ａないし２ｄを有し、記録される。このフレ−ム
バッファ２ａないし２ｄの出力はデ−タ変換回路３ａな
いし３ｃに入力され、ホスト６ａで指定される画像フォ
−マットに変換されたあとＭＩＸ回路４ａないし４ｃに
出力される。同時にこの信号は、マルチプレクサ５ａな
いし５ｄにも出力される。Next, the operation of the above configuration will be described. This device receives a plurality or one source (video data) signal input, each source having an associated frame buffer storage 2a to 2d for recording. The outputs of the frame buffers 2a to 2d are input to data conversion circuits 3a to 3c, converted to an image format designated by the host 6a, and then output to MIX circuits 4a to 4c. At the same time, this signal is also output to multiplexers 5a to 5d.
【０００６】マルチプレクサ５ａないし５ｄにはＭＩＸ
回路４ａないし４ｃで合成された信号も入力され、ホス
ト６ａにて選択された信号を表示装置１ａに出力する。
上記のことより、複数のフレ−ムメモリを用いて映像を
合成することにより、同時に複数の映像を１つの画面上
に表示することが可能となる。The MIXs 5a to 5d have MIX
The signals synthesized by the circuits 4a to 4c are also input, and the signals selected by the host 6a are output to the display device 1a.
As described above, by combining images using a plurality of frame memories, it is possible to simultaneously display a plurality of images on one screen.
【０００７】[0007]
【発明が解決しようとする課題】第１の問題点は、従来
の技術においては合成（表示）可能な映像信号をフレ−
ムバッファに書き込み処理を行う構成であるため、圧縮
された映像信号の処理を行う場合、フレ−ムバッファと
同様の数だけ伸長用のデコ−ダが必要となり、回路規
模、コストの面で実現が困難となる。The first problem is that in the prior art, a video signal that can be synthesized (displayed) is framed.
When processing compressed video signals, the number of decoders required for decompression is the same as that of the frame buffer, so that it is difficult to realize this in terms of circuit size and cost. Becomes
【０００８】その理由は、合成するための信号は映像の
画素信号の様な同じ形態の決まった信号である必要があ
るが圧縮された信号は、それのみでは意味を持たず単純
にその信号同士の合成処理を行うことはできない。The reason is that the signal to be synthesized needs to be a fixed signal of the same form, such as a pixel signal of an image, but the compressed signal has no meaning by itself and is simply a signal between the signals. Cannot be combined.
【０００９】つまり、圧縮された信号が入力されるシス
テムにおいては、フレ−ムバッファに書き込む前に伸長
処理を行う必要があるため、実現の構成に問題があるこ
とによる。That is, in a system to which a compressed signal is input, it is necessary to perform an expansion process before writing to a frame buffer.
【００１０】第２の問題点は、従来の技術においては入
力デ−タはそれぞれ別の入り口から入力される構成であ
るため、複数の映像を同時に再生する場合、表示画像の
数だけ入力端末が必要となり全体のシステムの構築が困
難となる。The second problem is that, in the prior art, input data is input from different entrances. Therefore, when a plurality of videos are reproduced simultaneously, the number of input terminals is equal to the number of display images. This makes it difficult to construct the entire system.
【００１１】その理由は複数の映像を同時に表示するた
めには、映像入力の送出側および受信側の処理として、
映像に対して入力からフレ−ムバッファに書き込むまで
はそれぞれ独自の構成での動作となる。つまり、１つの
入力末端およびＩ／Ｆ、フレ−ムバッファでは１種類の
映像の処理しかできないという問題となる。The reason is that in order to simultaneously display a plurality of videos, the processes on the transmitting side and the receiving side of the video input are as follows.
The operation from the input to the writing of the video to the frame buffer is performed in a unique configuration. In other words, there is a problem that only one type of video can be processed with one input terminal, I / F, and frame buffer.
【００１２】本発明は上記の点にかんがみてなされたも
ので、複数の映像信号を表示する装置における、同時に
複数の映像信号を１つの画面に再生する場合の処理にお
いて、映像デ−タに対して圧縮／伸長処理を行うこと、
および入力信号を時分割に１つのストリ−ムに多重する
ことにより、伝送効率の改善を図ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has been made in consideration of the above problem. In a process for simultaneously reproducing a plurality of video signals on one screen in a device for displaying a plurality of video signals, the present invention Compression / decompression processing,
Another object of the present invention is to improve the transmission efficiency by multiplexing an input signal into one stream in a time-division manner.
【００１３】さらに本発明の目的は、上記装置における
送出側からの圧縮された入力信号を伸長するための処理
において、伸長処理制御を１つの回路により時分割に行
うことにより、回路規模の縮小化を図ることである。It is a further object of the present invention to reduce the circuit scale by performing a decompression control in a time-division manner by a single circuit in a process for decompressing a compressed input signal from the transmission side in the above-mentioned apparatus. It is to plan.
【００１４】またさらに本発明の目的は、上記装置にお
ける複数の映像を１つの画面に合成する場合の処理にお
いて、画面を合成するために映像を書き込むためのフレ
−ムバッファの共用化を行うことにより、回路規模およ
び装置構成の容易化を図ることである。Still another object of the present invention is to use a frame buffer for writing a video for synthesizing a screen in a process of synthesizing a plurality of videos on one screen in the above apparatus. The purpose is to facilitate the circuit scale and the device configuration.
【００１５】[0015]
【課題を解決するための手段】本発明の圧縮復号デ−タ
表示システムは、圧縮された映像信号を時系列に処理す
ることにより複数に映像を同時に画面に表示する装置に
おいて、圧縮された映像信号を伸長する回路（図１の伸
長回路１）と、この伸長回路の制御をする回路（図１の
制御回路２）と、伸長された映像信号を縮小／拡大など
表示する画像サイズに変換する回路（図１のサイズ変換
回路３）と、複数の映像信号を合成する複数のフレ−ム
メモリ（図１のフレームメモリ５、６）と、このフレ−
ムメモリの読み出し／書き込みを制御する回路（図１の
メモリ制御回路４）と、このフレ−ムメモリの出力信号
をビデオ信号に変換する回路（図１の表示処理回路７）
とを有することを特徴とする。SUMMARY OF THE INVENTION According to the present invention, there is provided an apparatus for displaying a plurality of images on a screen simultaneously by processing a compressed image signal in time series. A circuit for expanding the signal (expansion circuit 1 in FIG. 1), a circuit for controlling the expansion circuit (control circuit 2 in FIG. 1), and converting the expanded video signal to an image size to be displayed such as reduction / enlargement. A circuit (size conversion circuit 3 in FIG. 1), a plurality of frame memories (frame memories 5 and 6 in FIG. 1) for synthesizing a plurality of video signals, and
A circuit for controlling the reading / writing of the frame memory (memory control circuit 4 in FIG. 1) and a circuit for converting the output signal of the frame memory into a video signal (display processing circuit 7 in FIG. 1)
And characterized in that:
【００１６】上記、複数の映像信号の送出単位をそれぞ
れＧＯＰ単位で区切って送出し、ＧＯＰ単位の映像をフ
レ−ムバッファ上で合成し、任意のサイズで同時再生す
ることも特徴とする。It is also characterized in that the transmission units of the plurality of video signals are divided and transmitted in GOP units, and the video images in GOP units are synthesized on a frame buffer and simultaneously reproduced in an arbitrary size.
【００１７】また、送出単位を圧縮のフレ−ム構成であ
るＩフレ−ム単位で区切って送出可能であり、Ｉフレ−
ム単位にフレ−ムバッファ上で処理を行い、任意のサイ
ズで同時再生することを特徴とする。Further, the transmission unit can be divided and transmitted in the I-frame unit which is a compressed frame configuration, and the I-frame can be transmitted.
It is characterized in that processing is performed on a frame buffer in units of a frame, and simultaneous reproduction is performed at an arbitrary size.
【００１８】さらに、入力側での画面サイズを任意とし
送出することを可能とし、サイズ変換回路で自由に可変
することも特徴とする。Further, it is characterized in that the screen size on the input side can be arbitrarily transmitted and the size can be freely changed by a size conversion circuit.
【００１９】請求項１に記載の発明においては、複数の
画像の表示処理を、伸長回路と、サイズ変換回路と、フ
レ−ムメモリと、表示回路と、制御回路とにて実現して
いる。このため、複数の映像を同時に表示することが可
能となる。According to the first aspect of the present invention, the display processing of a plurality of images is realized by a decompression circuit, a size conversion circuit, a frame memory, a display circuit, and a control circuit. For this reason, it is possible to simultaneously display a plurality of videos.
【００２０】請求項２に記載の発明においては、複数の
映像デ−タの合成処理をＧＯＰまたはＩフレ−ム単位毎
に時分割処理で、同一フレ−ムメモリ上での構成を用い
て実現している。このため、圧縮された画像を復号する
ために複数の伸長回路の必要がなく、複数の映像の同時
再生を実現することが可能となる。According to the second aspect of the present invention, the processing of synthesizing a plurality of video data is realized by time-division processing for each GOP or I frame, using a configuration on the same frame memory. ing. Therefore, it is not necessary to use a plurality of decompression circuits to decode the compressed image, and it is possible to realize simultaneous reproduction of a plurality of videos.
【００２１】請求項３に記載の発明においては、フレ−
ムメモリへの制御処理を、書き込みおよび読み出しの速
度を表示用同期タイミングでなく高速にアクセスする構
成を用いて実現している。このため、入力信号のビット
レ−トを上げることで画質を劣化させることなく複数画
面の表示を実現させることが可能となる。According to the third aspect of the present invention, the frame
The control process for the memory is realized by using a configuration in which the writing and reading speeds are accessed at a high speed instead of the display synchronization timing. For this reason, it is possible to display a plurality of screens without deteriorating the image quality by increasing the bit rate of the input signal.
【００２２】請求項４に記載の発明においては、画面に
表示するサイズの制御を任意に変換できる回路を用いて
フレ−ムメモリへの書き込みサイズを変えることにより
実現している。このため、それぞれの映像に対して好み
のサイズでの画像表示をさせることが可能となる。ま
た、入力信号の画像サイズによることなく表示サイズを
自由に選択することが可能となる。さらに、ビットレ−
トを上げずに画像サイズを小さくすることにより複数の
画像の同時表示が可能となる。According to the fourth aspect of the present invention, this is realized by changing the writing size to the frame memory using a circuit which can arbitrarily convert the control of the size displayed on the screen. For this reason, it is possible to display an image in a desired size for each video. Further, the display size can be freely selected without depending on the image size of the input signal. In addition, bit rate
By reducing the image size without increasing the size, multiple images can be displayed simultaneously.
【００２３】[0023]
【発明の実施の形態】図１は本発明の圧縮復号デ−タ表
示システムの構成を示すブッロク図である。図示の圧縮
復号デ−タ表示システムは、伸長回路１と、制御回路２
と、サイズ変換回路３と、メモリ制御回路４と、複数の
フレ−ムメモリ５、６と、表示処理回路７とを有する。FIG. 1 is a block diagram showing the configuration of a compressed / decoded data display system according to the present invention. The illustrated compression / decoding data display system includes a decompression circuit 1 and a control circuit 2.
, A size conversion circuit 3, a memory control circuit 4, a plurality of frame memories 5, 6, and a display processing circuit 7.
【００２４】伸長回路１は、圧縮された映像信号の中か
らデコ−ド処理を行う回路である。制御回路２は、多重
されて入力される複数の映像信号のデコ−ド処理をする
映像の選択制御を行う回路である。The expansion circuit 1 is a circuit for performing a decoding process from a compressed video signal. The control circuit 2 is a circuit for controlling selection of a video to be subjected to decoding processing of a plurality of multiplexed video signals.
【００２５】サイズ変換回路３は、様々なサイズの伸長
されたデ−タを画面に表示するサイズへ変換する処理を
行う回路である。The size conversion circuit 3 is a circuit for converting expanded data of various sizes into sizes to be displayed on a screen.
【００２６】フレ−ムメモリ制御回路４は、サイズ変換
回路３にて表示サイズに変換されたそれぞれの映像信号
をフレ−ムメモリ５、６上の画面への表示する位置へ書
き込みを行う回路である。また、この回路は映像信号の
フレ−ムメモリ５、６への読み書きの制御も行う。フレ
−ムメモリ５、６は、映像信号を多重されたある単位毎
で書き込みを行うための回路であり、このフレ−ムメモ
リ５、６上で複数のデ−タの合成を行う。The frame memory control circuit 4 is a circuit for writing the respective video signals converted into the display size by the size conversion circuit 3 to the positions on the frame memories 5 and 6 where they are displayed on the screen. This circuit also controls the reading and writing of video signals to and from the frame memories 5 and 6. The frame memories 5 and 6 are circuits for writing video signals in multiplexed units, and synthesize a plurality of data on the frame memories 5 and 6.
【００２７】表示処理回路７は、フレ−ムメモリ５、６
に書かれたデ−タを表示装置へのフォ−マットへ変換処
理を行う。The display processing circuit 7 comprises frame memories 5, 6
Is converted into a format for a display device.
【００２８】次に、上記構成の圧縮復号デ−タ表示シス
テムの動作について説明する。Next, the operation of the compressed / decoded data display system having the above configuration will be described.
【００２９】複数映像デ−タを同時に表示する第１の方
法について、図２を用いて動作を説明する。The operation of the first method for simultaneously displaying a plurality of video data will be described with reference to FIG.
【００３０】伸長回路１は、圧縮され複数の映像信号が
時分割に多重されてくる信号の中から表示する映像のデ
コ−ド処理を行う。このデコ−ドするデ−タは、送信側
で圧縮された後、縮小処理後、多重化を行う。The decompression circuit 1 performs a decoding process on a video to be displayed from among the compressed and time-division multiplexed video signals. The data to be decoded is compressed on the transmitting side, then reduced, and then multiplexed.
【００３１】複数のデ−タをあるビットレ−トで送出す
る場合、１つのデ−タの送出に比べて各々の映像信号の
デ−タ量を減らす必要があるため、この縮小処理が必要
となる。これは、複数デ−タを同時に表示する場合、画
面に表示される映像はフルサイズではなく小さな領域の
映像となるため、フルサイズの映像を送出する必要性が
ない。また、フルサイズの画面を送出するとなると、デ
−タ量を減らすため圧縮率を上げる必要があり、画質の
劣化の要因となる。ただし、画質の劣化を問わないシス
テムにおいては、映像の縮小を行わない方法の対応もあ
り得る。When a plurality of data are transmitted at a certain bit rate, it is necessary to reduce the data amount of each video signal as compared with the transmission of one data. Become. This is because when displaying a plurality of data simultaneously, the image displayed on the screen is not a full size but an image of a small area, and there is no need to transmit a full size image. Also, when transmitting a full-size screen, it is necessary to increase the compression ratio in order to reduce the amount of data, which causes deterioration in image quality. However, in a system that does not matter the deterioration of the image quality, a method that does not reduce the image may be supported.
【００３２】この縮小された複数の映像信号は、それぞ
れの映像に対してＧＯＰ単位に区切って時系列に多重さ
れる。この多重の単位は圧縮／伸長を行うために必要な
情報の閉じた単位（その情報のみで伸長が可能）であれ
ばよいため、Ｉフレ−ム単位の構成でも実現可能であ
る。このとき、映像信号の区切りが小さければデコ−ド
側のフレ−ムメモリも少なくて済む。The plurality of reduced video signals are time-sequentially multiplexed with respect to each video in units of GOP. This multiplexing unit may be a closed unit of information necessary for performing compression / decompression (expansion is possible only with the information), and therefore, it can be realized by a configuration of I frame unit. At this time, if the division of the video signal is small, the frame memory on the decode side can be reduced.
【００３３】ここで、映像デ−タを時系列に処理するこ
とで複数の映像信号を同時に表示させる場合に、送信側
の入力端末および受信側の入力Ｉ／Ｆが複数存在の必要
性がなく、構成が容易となる。また、圧縮デ−タを伸長
するためのデコ−ド処理も同時に複数の映像デ−タを取
り扱わなくて済むので、伸長回路１も複数の必要がなく
なる。Here, when a plurality of video signals are simultaneously displayed by processing the video data in time series, there is no need for a plurality of input terminals on the transmitting side and input I / Fs on the receiving side. This makes the configuration easy. Also, since the decoding process for expanding the compressed data does not need to handle a plurality of video data at the same time, a plurality of expansion circuits 1 are not required.
【００３４】制御回路２は、送出されてくる複数映像信
号の中から画面に表示する映像を選択するための回路で
あり、この回路で指定された映像について伸長回路１で
デコ−ド処理を行う。また、ここでは伸長に必要な時間
管理の制御を行う。The control circuit 2 is a circuit for selecting a video to be displayed on the screen from a plurality of video signals sent out, and the decompression circuit 1 performs a decoding process on the video specified by this circuit. . Here, control of time management required for decompression is performed.
【００３５】サイズ変換回路３は、入力されてくる映像
信号を画面に表示するサイズに変換するための回路であ
る。これは、入力されてくる画像サイズに制約がなく一
定ではないことにより、様々なサイズが想定される。こ
のため、複数の画像を同時に表示する場合、入力画像そ
のままのサイズで表示することは不可能となり、画像の
サイズを変換する回路が必要となる。また、これにより
ユ−ザが複数の画像をそれぞれ任意のサイズに画面に表
示させることも可能となる。The size conversion circuit 3 is a circuit for converting an input video signal into a size to be displayed on a screen. This is because the input image size is not limited and is not constant, and various sizes are assumed. For this reason, when simultaneously displaying a plurality of images, it is impossible to display the input image as it is, and a circuit for converting the size of the image is required. This also allows the user to display a plurality of images on the screen in any size.
【００３６】メモリ制御回路４は、フレ−ムメモリ５、
６を制御するための回路であり、映像信号のフレ−ムメ
モリ５、６への読み書きを行う。また、この回路でそれ
ぞれの映像信号の画面への表示位置の決定も行う。The memory control circuit 4 includes a frame memory 5,
6 for reading and writing video signals to and from the frame memories 5 and 6. This circuit also determines the display position of each video signal on the screen.
【００３７】上記サイズ変換回路３にて、変換された映
像信号は多重化された単位毎にフレ−ムメモリ５、６へ
の書き込みを行う。このメモリへの書き込みは、表示す
る画像数だけ繰り返すことにより、複数の映像信号を１
つの画面への合成を行う。つまり、Ｎ個の映像を同時に
表示する場合は、Ｎ回メモリへの書き込みを行った後
に、読み出しを行う。The video signal converted by the size conversion circuit 3 is written to the frame memories 5 and 6 for each multiplexed unit. This writing to the memory is repeated by the number of images to be displayed, so that a plurality of video signals are
Combines into two screens. That is, when displaying N images simultaneously, reading is performed after writing to the memory N times.
【００３８】このとき、多重化される映像信号の単位に
よって必要となるフレ−ムメモリ５、６の数が異なるた
め、ＧＯＰ単位であればフレ−ムメモリ５、６は、ＧＯ
Ｐ分だけ必要となる。したがってフレ−ムメモリ５、６
の数を減らす構成を取るためには、この多重化する映像
の単位をＩフレ−ム毎とすればよい。At this time, the required number of frame memories 5 and 6 differs depending on the unit of the multiplexed video signal.
Only P is required. Therefore, the frame memories 5, 6
In order to reduce the number of frames, the unit of the image to be multiplexed may be set for each I frame.
【００３９】また、書き込み処理において、それぞれの
映像信号をフレ−ムメモリ内の指定された領域（画面へ
の表示位置）への書き込みを行うことにより、フレ−ム
メモリ５、６上で表示画面の構成を取る。この書き込み
の位置を任意に制御することによりユ−ザの好みの画面
を構成することが可能となる。In the writing process, each video signal is written in a designated area (display position on the screen) in the frame memory, thereby forming a display screen on the frame memories 5 and 6. I take the. By controlling the writing position arbitrarily, it is possible to configure a user's favorite screen.
【００４０】このフレ−ムメモリ５に多重化された単位
分の映像を書き込んだ後、読み出し処理を行う。この表
示する映像の書き込まれたフレ−ムメモリ５に対して読
み出し制御を行っている間、別のフレ−ムメモリ６に次
の表示単位の映像信号の書き込みを行う。このように表
示単位毎に、フレ−ムメモリ５および６の書き込みと読
み出しを交互に切り替えて行うことにより、複数の映像
信号の合成処理を行う。表示処理回路７は、フレ−ムメ
モリ５、６から読み出された信号を画面に表示するため
のフォ−マットへ変換するための回路である。たとえ
ば、表示装置がＮＴＳＣのビデオ入力のＴＶであれば、
ＮＴＳＣのコンポジット信号への変換を行うなど出力装
置に合った形式のデ−タとする。After writing the multiplexed unit image in the frame memory 5, a reading process is performed. While reading control is being performed on the frame memory 5 in which the video to be displayed is written, the video signal of the next display unit is written in another frame memory 6. As described above, by alternately switching the writing and reading of the frame memories 5 and 6 for each display unit, a plurality of video signals are synthesized. The display processing circuit 7 is a circuit for converting signals read from the frame memories 5 and 6 into a format for displaying on a screen. For example, if the display device is an NTSC video input TV,
The data is in a format suitable for the output device, for example, by converting it to an NTSC composite signal.
【００４１】上記の方法により、複数の映像信号を同時
に画面へ表示することが実現可能となる。The above method makes it possible to simultaneously display a plurality of video signals on the screen.
【００４２】複数映像デ−タを同時に表示する第２の方
法について、図３を用いて動作を説明する。The operation of the second method for simultaneously displaying a plurality of video data will be described with reference to FIG.
【００４３】伸長回路１は、圧縮され複数の映像信号が
時分割に多重されてくる信号の中から表示する映像のデ
コ−ド処理を行う。このデコ−ドするデ−タは、送信側
で圧縮された後、フレ−ム単位での間引き処理を行った
後、多重化を行う。The decompression circuit 1 performs a decoding process of a video to be displayed from among the compressed and time-division multiplexed video signals. After the data to be decoded is compressed on the transmission side, the data is thinned out on a frame basis and then multiplexed.
【００４４】複数のデ−タをあるビットレ−トで送出す
る場合、１つのデ−タの送出に比べて各々の映像信号の
デ−タ量を減らす必要があるため、この間引き処理が必
要となる。これは、複数の映像を同一画面上に同時に表
示する場合、表示されるそれぞれの映像のサイズは小さ
く、３０フレ−ム／秒の画像が表示されなくともあまり
違和感がない。また、この間引きの割合は全ての映像に
対して同一である必要はないため、たとえばスポ−ツな
ど動きの激しいものに対しては間引き率を低くし、料理
番組など動きがあまりないものには間引き率を高くする
など、映像によって変化させることも可能である。When a plurality of data are transmitted at a certain bit rate, it is necessary to reduce the data amount of each video signal as compared with the transmission of one data. Become. This is because, when a plurality of images are displayed simultaneously on the same screen, the size of each image to be displayed is small, and even if an image of 30 frames / second is not displayed, there is not much discomfort. Also, since the thinning rate does not need to be the same for all the images, the thinning rate is set to a low level for a moving object such as a sport, and to a thin program such as a cooking program. It is also possible to change it depending on the image, such as by increasing the thinning rate.
【００４５】また、全てのフレ−ムのデ−タを送出する
となると、デ−タ量を減らすために圧縮率を上げる必要
があり、画質の劣化の要因となる。When data of all frames is transmitted, it is necessary to increase the compression ratio in order to reduce the amount of data, which causes deterioration in image quality.
【００４６】この複数の映像信号は、それぞれの映像に
対してＧＯＰ単位に区切って時系列に多重される。この
多重の単位は圧縮／伸長を行うために必要な情報の閉じ
た単位（その情報のみで伸長が可能）であればよいた
め、Ｉフレ−ム単位の構成でも実現可能である。このと
き、映像信号の区切りが小さければデコ−ド側のフレ−
ムメモリも少なくて済む。The plurality of video signals are time-sequentially multiplexed with respect to each video in a GOP unit. This multiplexing unit may be a closed unit of information necessary for performing compression / decompression (expansion is possible only with the information), and therefore, it can be realized by a configuration of I frame unit. At this time, if the break of the video signal is small, the frame on the decoded side
Memory requirements.
【００４７】ここで、映像デ−タを時系列に処理するこ
とで複数の映像信号を同時に表示させる場合に、送信側
の入力端末および受信側の入力Ｉ／Ｆが複数存在の必要
性がなく、構成が安易となる。また、圧縮デ−タを伸長
するためのデコ−ド処理も同時に複数の映像デ−タを取
り扱わなくて済むので、伸長回路１も複数必要がなくな
る。Here, when a plurality of video signals are simultaneously displayed by processing the video data in time series, there is no need to have a plurality of input terminals on the transmission side and input I / Fs on the reception side. , The configuration becomes simple. Also, since the decoding process for expanding the compressed data does not need to handle a plurality of video data at the same time, there is no need for a plurality of expansion circuits 1.
【００４８】制御回路２、サイズ変換回路３、メモリ制
御回路４、フレ−ムメモリ５、６、表示処理回路７の動
作については、図２と同様である。The operations of the control circuit 2, size conversion circuit 3, memory control circuit 4, frame memories 5, 6, and display processing circuit 7 are the same as those in FIG.
【００４９】上記の方法により、複数の映像信号を同時
に画面に表示することが実現可能となる。The above method makes it possible to simultaneously display a plurality of video signals on the screen.
【００５０】複数映像デ−タを同時に表示する第３の方
法について、図４を用いて動作を説明する。The operation of the third method for simultaneously displaying a plurality of video data will be described with reference to FIG.
【００５１】伸長回路１は、圧縮され複数の映像信号が
時分割に多重されてくる信号の中から表示する映像のデ
コ−ド処理を行う。このデコ−ドするデ−タは、送信側
で圧縮された後、多重化後、それぞれの映像信号のビッ
トレ−トより高速に送信を行う。この送信レ−トは、表
示する映像の数に比例させる必要があり、たとえばＮ種
類の映像を同時に画面に表示する場合、送信レ−トはそ
れぞれの映像信号のビットレ−トのＮ倍とすればよい。The decompression circuit 1 performs a decoding process of a video to be displayed from among the signals obtained by compressing a plurality of video signals and multiplexing them in a time-division manner. The data to be decoded is compressed on the transmission side, multiplexed, and then transmitted at a higher speed than the bit rate of each video signal. The transmission rate must be proportional to the number of images to be displayed. For example, when N types of images are simultaneously displayed on the screen, the transmission rate is N times the bit rate of each video signal. I just need.
【００５２】複数のデ−タをあるビットレ−トで送出す
る場合、１つのデ−タの送出に比べて各々の映像信号の
デ−タ量を減らす必要があるため、この送信レ−トを上
げる処理が必要となる。また、フルサイズの画面をそれ
ぞれの映像信号のビットレ−トで送出するとなるとデ−
タ量を圧縮率を上げる必要があり、画質の劣化の要因と
なる。ただし、画質の劣化を問わないシステムにおいて
は、送信レ−トの変換を行わない方法の対応もあり得
る。When transmitting a plurality of data at a certain bit rate, it is necessary to reduce the data amount of each video signal as compared with the transmission of one data. Raising processing is required. Also, if a full-size screen is transmitted at the bit rate of each video signal,
It is necessary to increase the compression rate of the data amount, which causes deterioration of image quality. However, in a system that does not matter the deterioration of the image quality, it is possible to adopt a method that does not convert the transmission rate.
【００５３】この複数の映像信号は、それぞれの映像に
対してＧＯＰ単位に区切って時系列に多重される。この
多重の単位は圧縮／伸長を行うために必要な情報の閉じ
た単位（その情報のみで伸長が可能）であればよいた
め、Ｉフレ−ム単位の構成でも実現可能である。このと
き、映像信号の区切りが小さければデコ−ド側のフレ−
ムメモリも少なくて済む。The plurality of video signals are multiplexed in time series with respect to each video in units of GOP. This multiplexing unit may be a closed unit of information necessary for performing compression / decompression (expansion is possible only with the information), and therefore, it can be realized by a configuration of I frame unit. At this time, if the break of the video signal is small, the frame on the decoded side
Memory requirements.
【００５４】ここで、映像デ−タを時系列に処理するこ
とで複数の映像信号を同時に表示させる場合に、送信側
の入力端末および受信側の入力Ｉ／Ｆが複数存在の必要
性がなく、構成が安易となる。また、圧縮デ−タを伸長
するためのデコ−ド処理も同時に複数の映像デ−タを取
り扱わなくて済むので、伸長回路１も複数必要がなくな
る。Here, when a plurality of video signals are simultaneously displayed by processing the video data in time series, there is no need for a plurality of input terminals on the transmission side and a plurality of input I / Fs on the reception side. , The configuration becomes simple. Also, since the decoding process for expanding the compressed data does not need to handle a plurality of video data at the same time, there is no need for a plurality of expansion circuits 1.
【００５５】ここで行うこのデコ−ド処理は、送信レ−
トの速度で行うため、通常の処理速度より高速となる。
つまり、同時表示映像数がＮ個の表示の場合、処理速度
はＮ倍となる。The decoding process performed here is performed at the transmission rate.
Since the processing is performed at the speed of the default, the processing speed is higher than the normal processing speed.
That is, when the number of simultaneously displayed videos is N, the processing speed is N times.
【００５６】制御回路２、サイズ変換回路３、メモリ制
御回路４、フレ−ムメモリ５、６、表示処理回路７の動
作については、図２と同様である。The operations of the control circuit 2, the size conversion circuit 3, the memory control circuit 4, the frame memories 5, 6, and the display processing circuit 7 are the same as those in FIG.
【００５７】上記の方法により、複数の映像信号を同時
に画面へ表示することが実現可能となる。また、上記の
３つの方法における全てまたは、いくつかの組み合わせ
による実現も可能である。The above method makes it possible to simultaneously display a plurality of video signals on the screen. It is also possible to realize all or some of the above three methods.
【００５８】[0058]
【発明の効果】第１の効果は、複数の伸長回路および入
力Ｉ／Ｆ（入力端末）を必要とせず、圧縮された複数の
映像信号を同一画面上に同時に表示することが可能にな
る。The first effect is that it is possible to simultaneously display a plurality of compressed video signals on the same screen without requiring a plurality of expansion circuits and input I / Fs (input terminals).
【００５９】その理由は、本発明の圧縮復号デ−タ表示
システムは送信側から入力される複数の圧縮された映像
信号形態を、ある単位（圧縮／伸長を行うために必要な
情報の閉じた単位）毎、たとえばＧＯＰおよびＩフレ−
ム毎に時分割に多重することにより、上記の効果を得
る。The reason for this is that the compressed / decoded data display system of the present invention converts a plurality of compressed video signal formats input from the transmitting side into a certain unit (closed information required for performing compression / decompression). Unit), for example, GOP and I-frame
The above effect is obtained by time-division multiplexing for each system.
【００６０】第２の効果は、画面に表示される複数の映
像信号に対して、それぞれユ−ザの好みのサイズおよび
位置に表示することが可能になる。The second effect is that a plurality of video signals displayed on the screen can be displayed at a user's favorite size and position, respectively.
【００６１】その理由は、本発明の圧縮復号デ−タ表示
システムは複数の映像を１つの画面に合成するためにフ
レ−ムメモリおよびサイズ変換回路を備えており、この
メモリへの書き込み位置、映像サイズが任意に変更可能
なことにより、上記の効果を得る。The reason for this is that the compressed / decoded data display system of the present invention has a frame memory and a size conversion circuit for synthesizing a plurality of images on one screen, and the writing position to this memory, the image Since the size can be arbitrarily changed, the above-described effect is obtained.
【００６２】第３の効果は、画面に表示される複数の映
像信号に対して、画質を損なうことなく表示することが
可能となる。The third effect is that a plurality of video signals displayed on the screen can be displayed without deteriorating the image quality.
【００６３】その理由の１つは、送信側において多重す
る映像信号を縮小して送出する方法により、デ−タ量を
減らすことができるため圧縮率を上げずに済むことによ
り、上記の効果を得る。複数の映像を同時に１つの画面
を表示する場合、それぞれの画面はフルサイズはあり得
ず、いずれかの縮小が必要となる。One of the reasons is that the amount of data can be reduced by reducing and transmitting the multiplexed video signal on the transmission side, so that the compression rate does not need to be increased, and the above-mentioned effect can be obtained. obtain. When a plurality of images are displayed on one screen at the same time, each screen cannot have a full size, and any reduction is required.
【００６４】その理由の２つめは、フレ−ムレ−トを落
とす方法によりデ−タ量を減らすことができ、圧縮率を
上げずに済むため上記の効果を得る。The second reason is that the amount of data can be reduced by the method of dropping the frame rate, and the above effect can be obtained because the compression rate does not need to be increased.
【００６５】その理由の３つめは、送信レ−トを上げる
方法のより、デ−タ量を減らさずにデコ−ド処理を高速
に行うことで、圧縮率を上げずに済むため上記の効果を
得る。The third reason for this is that the decoding rate is increased at a high speed without reducing the data amount and the compression rate does not need to be increased, as compared with the method of increasing the transmission rate. Get.
【図１】本発明の実施の形態による圧縮復号デ−タ表示
システムを示すブロック図である。FIG. 1 is a block diagram showing a compressed and decoded data display system according to an embodiment of the present invention.
【図２】本発明における縮小処理による場合の動作を示
す信号フロ−チャ−トである。FIG. 2 is a signal flow chart showing an operation in the case of reduction processing in the present invention.
【図３】本発明におけるフレ−ムレ−ト処理による場合
の動作を示す信号フロ−チャ−トである。FIG. 3 is a signal flow chart showing an operation in the case of performing frame rate processing in the present invention.
【図４】本発明における送信レ−ト処理による場合の動
作を示す信号フロ−チャ−トである。FIG. 4 is a signal flow chart showing an operation in the case of transmission rate processing in the present invention.
【図５】従来の構成を示すブロック図である。FIG. 5 is a block diagram showing a conventional configuration.
１ 伸長回路 ２ 制御回路 ３ サイズ変換回路 ４ フレ−ムメモリ ５、６ メモリ制御回路 ７ 表示処理回路 DESCRIPTION OF SYMBOLS 1 Decompression circuit 2 Control circuit 3 Size conversion circuit 4 Frame memory 5, 6 Memory control circuit 7 Display processing circuit
Claims (4)
ことにより複数に映像を同時に画面に表示する装置にお
いて、圧縮された映像信号を伸長する手段と、この回路
を制御する手段と、伸長された映像信号を縮小／拡大な
ど表示する画像サイズに変換する手段と、複数の映像信
号を１つの画面上に合成する処理をフレ−ムメモリを用
いて行う手段と、このフレ−ムメモリの読み出し／書き
込みを制御する手段と、このフレ−ムメモリの出力信号
をビデオ信号に変換する手段とを備えていることを特徴
とする圧縮復号デ−タ表示システム。An apparatus for simultaneously displaying a plurality of images on a screen by processing a compressed image signal in time series, means for expanding the compressed image signal, means for controlling the circuit, and means for expanding the image signal. Means for converting the obtained video signal to an image size to be displayed such as reduction / enlargement, means for performing processing for synthesizing a plurality of video signals on one screen using a frame memory, and reading / reading of the frame memory. A compressed / decoded data display system comprising: means for controlling writing; and means for converting an output signal of the frame memory into a video signal.
の合成処理において、複数の映像信号の送出単位をそれ
ぞれＧＯＰあるいはＩフレ−ム単位で区切って送出する
ことにより、時系列に送出される複数の映像入力信号の
処理を単一のデコ−ダで行うメモリ制御回路を有するこ
とを特徴とする請求項１に記載の圧縮復号デ−タ表示シ
ステム。2. In a process of synthesizing video data in the frame memory, a plurality of video signals are transmitted in a time series by transmitting a plurality of video signals in units of GOPs or I frames. 2. The compressed / decoded data display system according to claim 1, further comprising a memory control circuit for performing the processing of the video input signal by a single decoder.
おいて、読み出し速度を任意とすることにより、映像の
情報量を減らすことなく複数の映像信号を同時に表示す
る回路を有することを特徴とする請求項１に記載の圧縮
復号デ−タ表示システム。3. A circuit for simultaneously displaying a plurality of video signals without reducing the amount of video information by setting an arbitrary read speed in the write processing to the frame memory. 2. The compressed / decoded data display system according to 1.
て、入力側での画面サイズに関係なく、任意のサイズの
表示を可能とするサイズ変換回路を有することを特徴と
する請求項１に記載の圧縮復号デ−タ表示システム。4. The compression method according to claim 1, further comprising a size conversion circuit that enables display of an arbitrary size regardless of a screen size on an input side in the processing of converting the image size. Decrypted data display system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31024896A JPH10155123A (en) | 1996-11-21 | 1996-11-21 | Compression data display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31024896A JPH10155123A (en) | 1996-11-21 | 1996-11-21 | Compression data display system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10155123A true JPH10155123A (en) | 1998-06-09 |
Family
ID=18002968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31024896A Pending JPH10155123A (en) | 1996-11-21 | 1996-11-21 | Compression data display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10155123A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001320670A (en) * | 2000-03-08 | 2001-11-16 | Lg Electronics Inc | Method for generating synthesis key frame and video browsing system utilizing it |
| JP2011114813A (en) * | 2009-11-30 | 2011-06-09 | Mega Chips Corp | Data transmission system, and data transmission method of data transmission system |
| JP2013229911A (en) * | 2013-06-20 | 2013-11-07 | Mega Chips Corp | Data transmission system |
-
1996
- 1996-11-21 JP JP31024896A patent/JPH10155123A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001320670A (en) * | 2000-03-08 | 2001-11-16 | Lg Electronics Inc | Method for generating synthesis key frame and video browsing system utilizing it |
| JP2011114813A (en) * | 2009-11-30 | 2011-06-09 | Mega Chips Corp | Data transmission system, and data transmission method of data transmission system |
| JP2013229911A (en) * | 2013-06-20 | 2013-11-07 | Mega Chips Corp | Data transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838380A (en) | Memory controller for decoding a compressed/encoded video data frame | |
| JP4458925B2 (en) | Video processing device | |
| EP0578201B1 (en) | Method and apparatus for transmitting a video signal, and apparatus for receiving a video signal | |
| JP3791904B2 (en) | Multi display device | |
| US6122020A (en) | Frame combining apparatus | |
| US7391932B2 (en) | Apparatus and method for selecting image to be displayed | |
| JPH10155123A (en) | Compression data display system | |
| KR20020095709A (en) | Method and apparatus for data compression of multi-channel moving pictures | |
| JP2000042247A5 (en) | ||
| JP2000042247A (en) | Game system, game data distribution device, game device, real time image display system and information recording medium | |
| US7389004B2 (en) | Image processing apparatus | |
| JPH11143441A (en) | Device and method for controlling image display | |
| JPH11239347A (en) | Image data coder and image data coding method | |
| JPWO2020022101A1 (en) | Image processing device and image processing method | |
| JPH1013825A (en) | Multi-screen display system | |
| WO1993015453A1 (en) | Personal computer apparatus for digital video and audio manipulation | |
| JPH09238309A (en) | Image transmitter | |
| JP3004763B2 (en) | Video signal multiplex decoder | |
| JP2000032475A (en) | Dynamic image reproducing device | |
| JP4212212B2 (en) | Image signal processing device | |
| JP2003134471A (en) | Video reproducing device | |
| JP2002135768A (en) | Data receiver and data transmitting/receiving system | |
| JP2000092493A (en) | Video decoding device and method therefor | |
| JPS63276989A (en) | Video signal multiplex recoder | |
| KR20020070198A (en) | apparatus and method for motion image information compression processing using transformation of frame rate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991207 |