JPH10146051A - Fet driving method for synchronized rectifying circuit - Google Patents
Fet driving method for synchronized rectifying circuitInfo
- Publication number
- JPH10146051A JPH10146051A JP8296053A JP29605396A JPH10146051A JP H10146051 A JPH10146051 A JP H10146051A JP 8296053 A JP8296053 A JP 8296053A JP 29605396 A JP29605396 A JP 29605396A JP H10146051 A JPH10146051 A JP H10146051A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- driving
- rectifying
- transformer
- synchronous rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、直流−直流変換を
行うための同期整流回路に関し、特に、同期整流回路に
おける整流用ＦＥＴ（Field Effect Transistor ）を高
速駆動するための、同期整流回路のＦＥＴ駆動方式に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous rectifier circuit for performing DC-DC conversion, and more particularly, to a synchronous rectifier circuit FET for driving a rectifying FET (Field Effect Transistor) in the synchronous rectifier circuit at high speed. It relates to a driving method.
【０００２】同期整流回路は、伝送装置や交換機等の通
信装置の電源部として、広く用いられている。近年にお
ける通信装置のシステム小型化に伴って、これらの通信
装置に内蔵される電源部としての、同期整流回路に対す
る小型化の要求が強くなっている。[0002] Synchronous rectification circuits are widely used as power supplies for communication devices such as transmission devices and exchanges. With the recent miniaturization of communication device systems, there has been an increasing demand for miniaturization of synchronous rectification circuits as power supply units incorporated in these communication devices.
【０００３】電源の小型化のためには、電源部での発生
損失を低減することが必要であり、そのため、同期整流
回路においては、整流回路の損失低減のため、整流素子
としてＦＥＴを用いるとともに、これを高速駆動するこ
とによって、より低損失化し高効率化することが要求さ
れている。In order to reduce the size of the power supply, it is necessary to reduce the loss generated in the power supply unit. Therefore, in the synchronous rectification circuit, in order to reduce the loss of the rectification circuit, an FET is used as a rectification element. It is required to drive the device at high speed to reduce the loss and increase the efficiency.
【０００４】[0004]
【従来の技術】従来、直流−直流変換を行うＤＣ−ＤＣ
コンバータにおいて発生する損失は、整流回路中におけ
るものが約４〜５割を占め、全体の損失に対する比率が
高い。そこで、整流回路における損失低減のため、従来
から用いられているショットキーバリアダイオードを、
Ｍ０Ｓ−ＦＥＴ（Metal Oxide Semiconductor ＦＥＴ）
に置き換えて整流素子における損失を低減させた、同期
整流回路が開発されている。2. Description of the Related Art Conventionally, DC-DC for performing DC-DC conversion
The loss generated in the converter is about 40 to 50% in the rectifier circuit, and the ratio to the total loss is high. Therefore, to reduce the loss in the rectifier circuit, a Schottky barrier diode that has been used
M0S-FET (Metal Oxide Semiconductor FET)
A synchronous rectifier circuit has been developed in which the loss in the rectifier element is reduced by replacing with the above.
【０００５】図９は、従来の同期整流回路の構成を示し
たものである。図中において、１は直流電源、２は直流
電源１の電流を断続するスイッチング用ＦＥＴであっ
て、ｎch ＭＯＳ−ＦＥＴからなっている。３は交流成
分の分離と電圧変換を行うトランスであって、３1 は一
次巻線、３2 は二次巻線である。４はトランス３の二次
巻線出力を整流する整流用ＦＥＴ、５は転流作用を行う
転流用ＦＥＴであって、ともにｎch ＭＯＳ−ＦＥＴか
らなっている。６は平滑コイル，７は出力平滑コンデン
サであって、これらは出力の平滑回路を構成する。FIG. 9 shows the configuration of a conventional synchronous rectifier circuit. In the figure, reference numeral 1 denotes a DC power supply, and 2 denotes a switching FET for interrupting the current of the DC power supply 1, and is composed of an nch MOS-FET. 3 is a transformer for separating the voltage conversion of the AC component, 3 1 the primary winding, 3 2 is a secondary winding. Reference numeral 4 denotes a rectification FET for rectifying the output of the secondary winding of the transformer 3, and reference numeral 5 denotes a commutation FET for performing a commutation operation, both of which are nch MOS-FETs. 6 is a smoothing coil, 7 is an output smoothing capacitor, and these constitute an output smoothing circuit.
【０００６】スイッチング用ＦＥＴ２のゲートに駆動パ
ルスを与えることによって、トランス３の一次側におい
て直流電源１からの電流をスイッチングする。そしてト
ランス３の二次側に直列に接続された整流用ＦＥＴ４
を、一次電流のオンに同期して駆動して、トランス３の
二次側に誘起される電圧によって、平滑コイル６を経て
出力平滑コンデンサ７を充電する。さらに、平滑コイル
６の入力側に接続された転流用ＦＥＴ５を、一次電流の
オフに同期して駆動することによって、一次電流のオフ
時、平滑コイル６に発生した逆起電力によって、出力平
滑コンデンサ７を充電する。このようにして出力平滑コ
ンデンサ７に充電された電圧によって、図示されない負
荷に直流出力を供給する。[0006] By supplying a drive pulse to the gate of the switching FET 2, the current from the DC power supply 1 is switched on the primary side of the transformer 3. A rectifying FET 4 connected in series to the secondary side of the transformer 3
Is driven in synchronization with the turning on of the primary current, and the output smoothing capacitor 7 is charged via the smoothing coil 6 by the voltage induced on the secondary side of the transformer 3. Further, by driving the commutation FET 5 connected to the input side of the smoothing coil 6 in synchronization with the turning off of the primary current, the output smoothing capacitor is generated by the back electromotive force generated in the smoothing coil 6 when the primary current is turned off. Charge 7. A DC output is supplied to a load (not shown) by the voltage charged in the output smoothing capacitor 7 in this manner.
【０００７】図９の場合、整流用ＦＥＴ４の駆動用電圧
は、トランス３の二次巻線の正極側からゲート抵抗８を
介して与えられ、転流用ＦＥＴ５の駆動用電圧は、トラ
ンス３の二次巻線の負極側からゲート抵抗９を介して与
えられるようになっている。In the case of FIG. 9, the driving voltage of the rectifying FET 4 is given from the positive side of the secondary winding of the transformer 3 via the gate resistor 8, and the driving voltage of the commutation FET 5 is The voltage is supplied from the negative side of the next winding via a gate resistor 9.
【０００８】[0008]
【発明が解決しようとする課題】図９に示された従来技
術における整流用ＦＥＴ４のゲートは、トランス３の二
次巻線の正極側に接続され、ここに生じる誘起電圧によ
って駆動電圧を供給されることによって、整流用ＦＥＴ
４がオンになる。この場合、ＦＥＴ４が実際にオンにな
るのは、ＦＥＴ４のゲート−ソース間に存在する寄生コ
ンデンサの充電が完了した時点であり、オフになるの
は、この寄生コンデンサの放電が終了した時点である。The gate of the rectifying FET 4 in the prior art shown in FIG. 9 is connected to the positive side of the secondary winding of the transformer 3 and supplied with a driving voltage by an induced voltage generated here. Rectifier FET
4 turns on. In this case, the FET 4 is actually turned on when the charging of the parasitic capacitor existing between the gate and the source of the FET 4 is completed, and turned off when the discharging of the parasitic capacitor is completed. .
【０００９】同期整流回路の駆動周波数が高い場合、整
流用ＦＥＴ４のオンの遅れによって導通期間が短くな
り、整流効率が低下するので、このような動作遅れを少
なくすることが必要である。整流用ＦＥＴ４の動作遅れ
を改善するためには、ＦＥＴ４に存在する寄生容量を急
速に充電しなければならない。ＦＥＴ４の寄生容量に対
して急速に充電を行うためには、充電電流を大きくする
ことが必要であるが、これによってＦＥＴ４のオン時
に、瞬間的にトランス３の二次コイル−ＦＥＴ４のゲー
ト−ＦＥＴ４のドレイン間の閉回路において電流の跳ね
上がりが生じ、さらには、トランス３の一次側にも誘起
されることによって、入力電流に跳ね上がりが生じると
いう現象があった。When the driving frequency of the synchronous rectifier circuit is high, the conduction period is shortened by the delay of turning on the rectifying FET 4, and the rectification efficiency is reduced. Therefore, it is necessary to reduce such an operation delay. In order to improve the operation delay of the rectifying FET 4, the parasitic capacitance existing in the FET 4 must be rapidly charged. In order to rapidly charge the parasitic capacitance of the FET 4, it is necessary to increase the charging current. However, when the FET 4 is turned on, the secondary coil of the transformer 3-the gate of the FET 4-the FET 4 In the closed circuit between the drains, the current jumps, and is also induced on the primary side of the transformer 3, so that the input current jumps.
【００１０】図１０は、従来回路における整流用ＦＥＴ
のゲート電流とゲート−ソース間電圧を示したものであ
る。従来回路の場合、ゲート電流ｉg に跳ね上がりＡを
生じるため、ゲート−ソース間電圧ｖgsにも跳ね上がり
Ｂを生じることが示されている。FIG. 10 shows a rectifying FET in a conventional circuit.
3 shows the gate current and the gate-source voltage of FIG. For the conventional circuit, to produce the A jump to the gate current i g, gate - have been shown to cause jumping to source voltage v gs B.
【００１１】このような現象があると、ピーク電流によ
って整流用ＦＥＴを損傷したり、または入力側に雑音障
害を発生したりする恐れがあるので好ましくない。そこ
で、ＦＥＴ４のゲートと、トランス３の二次巻線との間
にゲート抵抗８を挿入して、駆動電流の大きさを制限す
ることによって、ＦＥＴ４のターンオン時における、ト
ランス二次電流の跳ね上がりの発生を防止している。こ
の場合、ゲート抵抗８を大きくするにつれて、二次電流
の跳ね上がりは小さくなるが、ＦＥＴ４の駆動時間は長
くなる。逆に、ゲート抵抗８を小さくするにつれて、Ｆ
ＥＴ４の駆動時間は短縮されるが、二次電流の跳ね上が
りが大きくなる。Such a phenomenon is not preferable because the rectifying FET may be damaged by the peak current or noise may be generated on the input side. Then, by inserting a gate resistor 8 between the gate of the FET 4 and the secondary winding of the transformer 3 to limit the magnitude of the drive current, the surge of the transformer secondary current when the FET 4 is turned on is reduced. The occurrence is prevented. In this case, as the gate resistance 8 increases, the jump of the secondary current decreases, but the driving time of the FET 4 increases. Conversely, as the gate resistance 8 is reduced, F
The drive time of ET4 is reduced, but the secondary current jumps up.
【００１２】図９に示された従来技術においては、ゲー
ト抵抗８の値を可能なかぎり小さくすることによって、
ＦＥＴ４の駆動遅れを防止するとともに、二次電流の跳
ね上がりもなるべく小さく抑えるようにしていた。しか
しながら、ＦＥＴ４の駆動時間と跳ね上がり電流の大き
さとは、ゲート抵抗値を介して相反する方向に変化する
ため、ＦＥＴ４の駆動遅れを十分小さく保ちながら、二
次電流の跳ね上がりを抑えることは困難であった。In the prior art shown in FIG. 9, by making the value of the gate resistor 8 as small as possible,
The drive delay of the FET 4 is prevented, and the jump of the secondary current is suppressed as small as possible. However, since the drive time of the FET 4 and the magnitude of the jump current change in opposite directions via the gate resistance value, it is difficult to suppress the jump of the secondary current while keeping the drive delay of the FET 4 small enough. Was.
【００１３】本発明は、このような従来技術の課題を解
決しようとするものであって、同期整流回路において、
整流用ＦＥＴの駆動時間を短縮するとともに、整流用Ｆ
ＥＴの駆動電流に基づいてトランスの二次側に生じる電
流の跳ね上がりを防止することが可能な、同期整流回路
のＦＥＴ駆動方式を提供することを目的としている。[0013] The present invention is to solve such a problem of the prior art, and in a synchronous rectifier circuit,
The drive time of the rectifying FET is shortened and the rectifying F
It is an object of the present invention to provide an FET driving method for a synchronous rectifier circuit that can prevent a current jump generated on a secondary side of a transformer based on a driving current of an ET.
【００１４】[0014]
【課題を解決するための手段】本発明の同期整流回路の
ＦＥＴ駆動方式においては、整流用ＦＥＴの駆動電流
を、トランスの二次側の電流に影響を与えないような部
分から供給することによって、整流用ＦＥＴの駆動電流
に基づいてトランスの二次側に生じる電流の跳ね上がり
を防止する。In the FET driving method of the synchronous rectifier circuit of the present invention, the driving current of the rectifying FET is supplied from a portion which does not affect the current on the secondary side of the transformer. Further, it is possible to prevent the current from jumping on the secondary side of the transformer based on the drive current of the rectifying FET.
【００１５】このようにすることによって、トランスの
誘起電圧に基づいて、整流用ＦＥＴに対する駆動電流の
供給が開始されるが、この場合の駆動電流は、トランス
の二次側の電流に影響を与えないような部分から供給さ
れるので、整流用ＦＥＴの駆動電流に基づいて、トラン
スの二次側に電流の跳ね上がりが生じないようにするこ
とができる。By doing so, the supply of the drive current to the rectifying FET is started based on the induced voltage of the transformer. In this case, the drive current affects the current on the secondary side of the transformer. Since the current is supplied from a portion that does not exist, it is possible to prevent the current from jumping on the secondary side of the transformer based on the drive current of the rectifying FET.
【００１６】以下、本発明の課題を解決するための具体
的手段とその作用を記述する。Hereinafter, specific means for solving the problems of the present invention and the operation thereof will be described.
【００１７】(1) トランス３の一次側において入力をス
イッチングし、トランスの二次側に直列に接続された整
流用ＦＥＴ４を一次電流のオンに同期して駆動して、ト
ランスの二次側に誘起される電圧によって平滑コイル６
を経て出力平滑コンデンサ７を充電するとともに、平滑
コイル６の入力側に接続された転流用ＦＥＴ５を一次電
流のオフに同期して駆動して、平滑コイル６の逆起電力
によって出力平滑コンデンサ７を充電するようにした同
期整流回路において、平滑コイル６の出力側と整流用Ｆ
ＥＴ４のゲート間に駆動電流供給用ＦＥＴ１１を接続し
て、一次電流のオンに同期して駆動することによって、
整流用ＦＥＴ４を駆動する。(1) The input is switched on the primary side of the transformer 3, and the rectifying FET 4 connected in series with the secondary side of the transformer is driven in synchronization with the turning on of the primary current, and is connected to the secondary side of the transformer. Smoothing coil 6 by induced voltage
, The commutation FET 5 connected to the input side of the smoothing coil 6 is driven in synchronization with the turning off of the primary current, and the output smoothing capacitor 7 is driven by the back electromotive force of the smoothing coil 6. In the synchronous rectifier circuit configured to be charged, the output side of the smoothing coil 6 and the rectifying F
By connecting the drive current supply FET 11 between the gates of the ET 4 and driving in synchronization with the turning on of the primary current,
The rectifying FET 4 is driven.
【００１８】このように、整流用ＦＥＴ４の駆動電源を
平滑コイル６の出力側から供給するようにしたので、整
流用ＦＥＴ４のオン時の駆動電流の変化が妨げられる。
従って、整流用ＦＥＴ４の寄生容量のチャージのために
過大な電流が流れず、トランス３の二次電流において跳
ね上がりが生じることが抑制される。As described above, since the driving power of the rectifying FET 4 is supplied from the output side of the smoothing coil 6, a change in the driving current when the rectifying FET 4 is turned on is prevented.
Accordingly, an excessive current does not flow due to the charging of the parasitic capacitance of the rectifying FET 4, and the occurrence of a jump in the secondary current of the transformer 3 is suppressed.
【００１９】(2) (1) の場合に、平滑コイル６に二次巻
線を設け、この二次巻線の出力側と整流用ＦＥＴ４のゲ
ート間に駆動電流供給用ＦＥＴ１１を接続して、トラン
ス３の一次電流のオンに同期して駆動することによっ
て、整流用ＦＥＴ４を駆動する。(2) In the case of (1), a secondary winding is provided on the smoothing coil 6, and a driving current supply FET 11 is connected between the output side of this secondary winding and the gate of the rectifying FET 4. The rectifying FET 4 is driven by driving the transformer 3 in synchronization with the turning on of the primary current.
【００２０】このように、平滑コイル６の一次巻線を平
滑コイルとして使用し、二次巻線の出力側の電圧によっ
て、整流用ＦＥＴ４をトランス３の一次電流のオンに同
期して駆動するようにしたので、平滑コイルの巻線比に
応じて、整流用ＦＥＴ４に対する駆動電圧の大きさを任
意に設定することができる。As described above, the primary winding of the smoothing coil 6 is used as a smoothing coil, and the rectifying FET 4 is driven by the voltage on the output side of the secondary winding in synchronization with the turning on of the primary current of the transformer 3. Therefore, the magnitude of the drive voltage for the rectifying FET 4 can be arbitrarily set according to the winding ratio of the smoothing coil.
【００２１】(3) (1) または(2) の場合に、駆動電流供
給用ＦＥＴ１１に代えて駆動電流供給用トランジスタ１
３を、平滑コイル６の出力側または平滑コイル６の二次
巻線の出力側と整流用ＦＥＴ４のゲート間に接続して、
一次電流のオンに同期して駆動する。(3) In the case of (1) or (2), the drive current supply transistor 1 is used instead of the drive current supply FET 11.
3 is connected between the output side of the smoothing coil 6 or the output side of the secondary winding of the smoothing coil 6 and the gate of the rectifying FET 4,
It is driven in synchronization with the turning on of the primary current.
【００２２】整流用ＦＥＴ４に対する駆動用素子は、ス
ピードの速いものであれば、ＦＥＴに限らず、トランジ
スタを使用することも可能であり、これによってコスト
ダウンを図ることができる。The driving element for the rectifying FET 4 is not limited to the FET as long as it is a high-speed element, and it is possible to use a transistor, thereby reducing the cost.
【００２３】(4) (3) の場合に、駆動電流供給用トラン
ジスタ１３のベースと駆動源との間に抵抗１４とコンデ
ンサ１５の並列回路からなるスピードアップ回路を設け
る。(4) In the case of (3), a speed-up circuit composed of a parallel circuit of a resistor 14 and a capacitor 15 is provided between the base of the drive current supply transistor 13 and the drive source.
【００２４】このようにすることによって、駆動電流供
給用トランジスタ１３の動作を、より高速化することが
できる。By doing so, the operation of the drive current supply transistor 13 can be further speeded up.
【００２５】(5) (1) 〜(4) の場合に、整流用ＦＥＴ４
の駆動電圧をＮＯＴ回路１７を介して反転して与えるこ
とによって、転流用ＦＥＴ５を駆動する。(5) In the case of (1) to (4), the rectifying FET 4
Is applied through the NOT circuit 17 to drive the commutation FET 5.
【００２６】これによって、整流用ＦＥＴ４に対して、
転流用ＦＥＴ５を、より正確に逆相に駆動することがで
き、同期整流回路の効率を向上することができる。As a result, with respect to the rectifying FET 4,
The commutation FET 5 can be more accurately driven in the opposite phase, and the efficiency of the synchronous rectification circuit can be improved.
【００２７】(6) トランス３の一次側において入力をス
イッチングし、トランスの二次側に直列に接続された整
流用ＦＥＴ４を一次電流のオンに同期して駆動して、ト
ランスの二次側に誘起される電圧によって平滑コイル６
を経て出力平滑コンデンサ７を充電するとともに、平滑
コイル６の入力側に接続された転流用ＦＥＴ５を一次電
流のオフに同期して駆動して、平滑コイル６の逆起電力
によって出力平滑コンデンサ７を充電するようにした同
期整流回路において、トランス３に三次巻線を設け、こ
の三次巻線の電圧を可飽和リアクトル１８を介して整流
用ＦＥＴ４に駆動電圧として供給するとともに、この電
圧をＮＯＴ回路１７を介して反転して転流用ＦＥＴ５に
駆動電圧として与える。(6) The input is switched on the primary side of the transformer 3, and the rectifying FET 4 connected in series to the secondary side of the transformer is driven in synchronization with the turning on of the primary current, and is connected to the secondary side of the transformer. Smoothing coil 6 by induced voltage
, The commutation FET 5 connected to the input side of the smoothing coil 6 is driven in synchronization with the turning off of the primary current, and the output smoothing capacitor 7 is driven by the back electromotive force of the smoothing coil 6. In the synchronous rectifier circuit that is charged, a tertiary winding is provided in the transformer 3, the voltage of the tertiary winding is supplied as a drive voltage to the rectifying FET 4 via the saturable reactor 18, and this voltage is supplied to the NOT circuit 17. And the driving voltage is supplied to the commutation FET 5 as a drive voltage.
【００２８】このように、トランス３の三次巻線から整
流用ＦＥＴ４と転流用ＦＥＴ５の駆動用電源を得るよう
にしたので、同期整流回路の出力の損失を低減すること
ができるとともに、トランスの巻線比に応じて、駆動電
圧の大きさを任意に設定することができる。As described above, since the power supply for driving the rectifying FET 4 and the commutating FET 5 is obtained from the tertiary winding of the transformer 3, the loss of the output of the synchronous rectifier circuit can be reduced and the winding of the transformer can be reduced. The magnitude of the drive voltage can be arbitrarily set according to the line ratio.
【００２９】(7) (6) の場合に、整流用ＦＥＴ４に代え
て逆極性の整流用ＦＥＴ２０を設け、三次巻線の反転電
圧を整流用ＦＥＴ２０に駆動電圧として供給するととも
に、この電圧を転流用ＦＥＴ５に駆動電圧として与え
る。(7) In the case of (6), a rectifying FET 20 having a reverse polarity is provided in place of the rectifying FET 4, and the inverted voltage of the tertiary winding is supplied to the rectifying FET 20 as a drive voltage, and this voltage is converted. It is given to the diverted FET 5 as a drive voltage.
【００３０】このようにすることによって、(6) の場合
と比較して、回路構成が簡単になるとともに、転流用Ｆ
ＥＴ５に対する駆動電圧供給用のＮＯＴ回路が不要にな
り、コストダウンを図ることができる。By doing so, the circuit configuration becomes simpler and the commutation F
The NOT circuit for supplying the drive voltage to the ET5 is not required, and the cost can be reduced.
【００３１】[0031]
【発明の実施の形態】図１は、本発明の実施形態(1) を
示したものであって、図９の場合と同じものを同じ番号
で示し、整流用ＦＥＴ４の駆動電圧を平滑コイル６の出
力側からとる例を示している。１０は本実施形態におけ
る整流用ＦＥＴ４に対する駆動電圧供給部であって、平
滑コイル６およびｎch Ｍ０Ｓ−ＦＥＴからなる駆動電
流供給用ＦＥＴ１１とダイオード１２とからなってい
る。FIG. 1 shows an embodiment (1) of the present invention. In FIG. 1, the same components as those in FIG. 2 shows an example taken from the output side. Reference numeral 10 denotes a drive voltage supply unit for the rectification FET 4 in the present embodiment, which comprises a drive current supply FET 11 including a smoothing coil 6 and an nch MOS-FET, and a diode 12.
【００３２】ＦＥＴ１１は、トランス３の二次側の正極
側の誘起電圧をゲートに与えられることによってオンし
て、平滑コイル６の出力側における出力平滑コンデンサ
７の電圧を、駆動用電源として整流用ＦＥＴ４のゲート
に与えて、ＦＥＴ４をオンさせる。トランス３の電圧の
極性が反転するとＦＥＴ１１はオフとなるので、整流用
ＦＥＴ４は駆動用電源が遮断されてオフとなる。このと
き、ＦＥＴ４がオンの期間にそのゲート−ソース間の寄
生容量にチャージされた電荷は、ダイオード１２を経て
放電される。The FET 11 is turned on when an induced voltage on the positive side of the secondary side of the transformer 3 is applied to the gate, and the voltage of the output smoothing capacitor 7 on the output side of the smoothing coil 6 is used as a driving power source for rectification. This is applied to the gate of FET4 to turn on FET4. Since the FET 11 is turned off when the polarity of the voltage of the transformer 3 is inverted, the driving power source of the rectifying FET 4 is cut off and the rectifying FET 4 is turned off. At this time, the electric charge charged in the parasitic capacitance between the gate and the source while the FET 4 is on is discharged through the diode 12.
【００３３】実施形態(1) においては、整流用ＦＥＴ４
の駆動用電源を、平滑コイル６の出力側からとるように
したので、ＦＥＴ４のオン時の駆動電流の変化が妨げら
れて、ＦＥＴ４の寄生容量のチャージのために過大な電
流が流れることがなく、従ってトランス３の二次電流に
跳ね上がりが生じることが防止される。In the embodiment (1), the rectifying FET 4
Is taken from the output side of the smoothing coil 6, so that a change in the drive current when the FET 4 is turned on is prevented, and an excessive current does not flow due to the charging of the parasitic capacitance of the FET 4. Therefore, it is possible to prevent the secondary current of the transformer 3 from jumping.
【００３４】図２は、本発明回路における整流用ＦＥＴ
のゲート電流とゲート−ソース間電圧を示したものであ
る。本発明回路の場合、ゲート電流ｉg における跳ね上
がりＡが小さくなり、そのため、ゲート−ソース間電圧
ｖgsにおける跳ね上がりＢも小さいことが示されてい
る。FIG. 2 shows a rectifying FET in the circuit of the present invention.
3 shows the gate current and the gate-source voltage of FIG. For the present invention circuit, A is reduced bouncing in the gate current i g, therefore, the gate - it has been shown that even small B jump in the source voltage v gs.
【００３５】図３は、本発明の実施形態(2) を示したも
のであって、駆動電流供給用としてトランジスタを使用
した例を示している。図１の場合と同じものを同じ番号
で示し、１３は駆動電流供給用トランジスタ、１４は抵
抗、１５はコンデンサである。FIG. 3 shows an embodiment (2) of the present invention, in which a transistor is used for supplying a drive current. The same components as those in FIG. 1 are denoted by the same reference numerals, 13 is a drive current supply transistor, 14 is a resistor, and 15 is a capacitor.
【００３６】実施形態(1) における、駆動電流供給用Ｆ
ＥＴ１１はスピードの速いスイッチング素子であればよ
いので、実施形態(2) においては、ＦＥＴ１１に代えて
駆動電流供給用トランジスタ１３を使用する。トランジ
スタ１３のベース回路に挿入された抵抗１４，コンデン
サ１５の並列回路は、トランス３の二次巻線の正極側か
らトランジスタ１３のベースに供給される駆動電流に対
するスピードアップ回路を構成し、トランジスタ１３の
駆動時間を短縮する作用を行う。In the embodiment (1), the drive current supply F
Since the ET 11 may be a switching element having a high speed, a driving current supply transistor 13 is used instead of the FET 11 in the embodiment (2). The parallel circuit of the resistor 14 and the capacitor 15 inserted in the base circuit of the transistor 13 constitutes a speed-up circuit for driving current supplied to the base of the transistor 13 from the positive side of the secondary winding of the transformer 3. The function of shortening the driving time is performed.
【００３７】駆動電流供給用としてトランジスタを用い
た場合、トランジスタは、ＦＥＴに比較して安価である
とともに、動作速度の点でも、ＦＥＴより有利である。When a transistor is used to supply the driving current, the transistor is inexpensive as compared with the FET and is more advantageous than the FET in terms of operation speed.
【００３８】図４は、本発明の実施形態(3) を示したも
のであって、整流出力の平滑用および整流用ＦＥＴの駆
動用電源としてトランスを使用した例を示している。図
２の場合と同じものを同じ番号で示し、１６はトランス
である。FIG. 4 shows an embodiment (3) of the present invention, in which a transformer is used as a power supply for driving a rectifying FET for smoothing a rectified output. The same components as those in FIG. 2 are indicated by the same numbers, and 16 is a transformer.
【００３９】実施形態(3) においては、トランス１６の
一次側を整流出力の平滑用として使用し、トランス１６
の二次巻線の出力側をトランジスタ１３のコレクタに接
続して、整流用ＦＥＴ４の駆動用電源を得るようにして
いる。In the embodiment (3), the primary side of the transformer 16 is used for smoothing the rectified output,
The output side of the secondary winding is connected to the collector of the transistor 13 so as to obtain a power supply for driving the rectifying FET 4.
【００４０】実施形態(3) によれば、整流用ＦＥＴ４に
対する駆動電圧の大きさを、トランス１６の巻線比に応
じて任意に設定することができる利点がある。According to the embodiment (3), there is an advantage that the magnitude of the drive voltage for the rectifying FET 4 can be arbitrarily set according to the turns ratio of the transformer 16.
【００４１】図５は、本発明の実施形態(4) を示したも
のであって、転流用ＦＥＴの駆動用電源を、整流用ＦＥ
Ｔの駆動電圧を反転して得るようにした例を示してい
る。図４の場合と同じものを同じ番号で示し、１７は、
整流用ＦＥＴ４の駆動電圧を反転させるＮＯＴ（否定）
回路である。FIG. 5 shows an embodiment (4) of the present invention, in which a power supply for driving a commutation FET is connected to a rectifying FE.
An example is shown in which the drive voltage of T is obtained by inversion. The same components as those in FIG. 4 are indicated by the same numbers, and 17 is
NOT for inverting the drive voltage of rectifying FET 4 (negation)
Circuit.
【００４２】実施形態(4) においては、トランス１６の
二次巻線の出力側から駆動電流供給用トランジスタ１３
を介して得られた、整流用ＦＥＴ４に対する駆動電圧
を、ＮＯＴ回路１７を経て反転させて、転流用ＦＥＴ５
の駆動電圧として用いるようにしている。In the embodiment (4), the drive current supply transistor 13 is supplied from the output side of the secondary winding of the transformer 16.
The driving voltage for the rectifying FET 4 obtained through the inverter is inverted via the NOT circuit 17 and the commutation FET 5
Is used as the driving voltage of the IGBT.
【００４３】実施形態(4) によれば、整流用ＦＥＴ４お
よび転流用ＦＥＴ５に対する駆動電圧の大きさを、トラ
ンス１６の巻線比に応じて任意に設定することができる
とともに、整流用ＦＥＴ４の駆動と転流用ＦＥＴ５の駆
動を、正確に逆相にすることができる。According to the embodiment (4), the magnitude of the driving voltage for the rectifying FET 4 and the commutating FET 5 can be arbitrarily set according to the winding ratio of the transformer 16 and the driving of the rectifying FET 4 can be performed. And the driving of the commutation FET 5 can be accurately reversed in phase.
【００４４】図６は、本発明による同期整流回路の動作
を説明するための図であって、(a)は回路構成を示し、
(b) は各部波形を示している。図６は対比のために示さ
れたものであって、(a) に示す回路構成は図９に示され
た従来の同期整流回路の構成を示し、(b) に示す各部波
形は図９に示された従来の同期整流回路の各部波形を示
している。FIG. 6 is a diagram for explaining the operation of the synchronous rectifier circuit according to the present invention, wherein (a) shows the circuit configuration,
(b) shows the waveform of each part. FIG. 6 is shown for comparison. The circuit configuration shown in FIG. 6A shows the configuration of the conventional synchronous rectifier circuit shown in FIG. 9, and the waveforms of each part shown in FIG. It shows the waveform of each part of the conventional synchronous rectifier circuit shown.
【００４５】図６(a) に示す同期整流回路では、転流用
ＦＥＴ５の駆動用電源を、トランス３の二巻線の負側か
らとっている。このため、図６(b) 中においてＡで示す
ように、整流用ＦＥＴ４と転流用ＦＥＴ５の電圧がとも
に零になる期間が存在し、この期間中は、転流ＦＥＴ５
に存在する寄生容量を通じて電流が流れるため、同期整
流回路の効率が低下する。In the synchronous rectifier circuit shown in FIG. 6A, the driving power supply for the commutation FET 5 is taken from the negative side of the two windings of the transformer 3. Therefore, as indicated by A in FIG. 6B, there is a period during which both the voltage of the rectifying FET 4 and the voltage of the commutating FET 5 become zero.
Since the current flows through the parasitic capacitance existing in the synchronous rectifier circuit, the efficiency of the synchronous rectifier circuit decreases.
【００４６】このような現象が生じないようにするため
には、整流用ＦＥＴ４と転流用ＦＥＴ５の動作が交互
に、互いに逆の関係で行われることが望ましい。上述の
実施形態(4) においては、整流用ＦＥＴ4 の駆動電圧を
ＮＯＴ回路１７を経て反転して転流用ＦＥＴ５に与える
ようにしているので、整流用ＦＥＴ４と転流用ＦＥＴ５
の動作を理想的に逆相の関係に保つことができる。In order to prevent such a phenomenon from occurring, it is desirable that the operations of the rectifying FET 4 and the commutation FET 5 are alternately performed in a mutually opposite relationship. In the above embodiment (4), the drive voltage of the rectifying FET 4 is inverted via the NOT circuit 17 and applied to the commutating FET 5, so that the rectifying FET 4 and the commutating FET 5 are driven.
Can ideally be kept in a reverse phase relationship.
【００４７】図７は、本発明の実施形態(5) を示したも
のであって、整流用ＦＥＴおよび転流用ＦＥＴの駆動用
電源を、トランスの三次巻線から得るようにした例を示
している。図１および図４の場合と同じものを同じ番号
で示し、３3 はトランス３の三次巻線、１８は可飽和リ
アクトル、１９は逆流防止用ダイオードである。FIG. 7 shows an embodiment (5) of the present invention, in which a power supply for driving a rectifying FET and a commutating FET is obtained from a tertiary winding of a transformer. I have. Figure shows 1 and the same as in FIG. 4 by the same numbers, 3 3 tertiary winding of the transformer 3, 18 saturable reactor, 19 is a diode for backflow prevention.
【００４８】実施形態(5) においては、トランス３に設
けられた三次巻線３3 から、整流用ＦＥＴ４の駆動電圧
を供給するとともに、この駆動電圧をＮＯＴ回路１７を
経て反転して、転流用ＦＥＴ５に駆動電圧として供給す
る。この際、三次巻線３3 に直列に可飽和リアクトル１
８を挿入することによって、三次巻線３3 における、整
流用ＦＥＴ４の寄生容量のチャージに基づく、駆動電流
の跳ね上がりを防止する。[0048] In the embodiment (5), from the tertiary winding 3 3 provided in the transformer 3, supplies a driving voltage of the rectification FET 4, inverts the drive voltage via the NOT circuit 17, the commutating The driving voltage is supplied to the FET 5. In this case, the tertiary winding 3 in series 3 saturable reactors 1
By inserting 8, in the tertiary winding 3 3, based on the charge of the parasitic capacitance of the rectification FET 4, to prevent the jumping of the drive current.
【００４９】また、ダイオード１９は、三次巻線３3 の
逆相時における整流用ＦＥＴ4 および転流用ＦＥＴ５の
無用な駆動を防止するために設けられている。図６に示
すように、スイッチング用ＦＥＴ２のオフ時、電流の変
化率に応じてトランス３に逆起電力が発生することによ
って、スイッチング用ＦＥＴ２のドレイン−ソース間電
圧ｖdsおよび、トランスの一次電圧ｖt1, 二次電圧ｖt2
に大きな跳ね上がりの電圧Ｂを発生し、これに従ってト
ランスの三次巻線にも逆相時に、大きな跳ね上がりの電
圧が発生する。逆流防止用ダイオード１９は、このよう
な大きな逆電圧を阻止して、整流用ＦＥＴ4 および転流
用ＦＥＴ５の無用な駆動を防止する作用を行う。[0049] The diode 19 is provided in order to prevent unnecessary driving of the rectifier FET4 and commutation FET5 at tertiary winding 3 3 reverse phase. As shown in FIG. 6, when the switching FET 2 is turned off, a back electromotive force is generated in the transformer 3 in accordance with the rate of change of the current, so that the drain-source voltage v ds of the switching FET 2 and the primary voltage of the transformer v t1, secondary voltage v t2
A large jumping voltage B is generated in the transformer, and a large jumping voltage is generated in the tertiary winding of the transformer when the phase is reversed. The backflow prevention diode 19 functions to prevent such a large reverse voltage and prevent unnecessary driving of the rectification FET 4 and the commutation FET 5.
【００５０】実施形態(5) によれば、トランス３に三次
巻線を設けて、整流用ＦＥＴおよび転流用ＦＥＴの駆動
用電源を得るようにしたので、同期整流回路の整流出力
を、これらのＦＥＴの駆動のために消費しなくても済む
という利点がある。According to the embodiment (5), the tertiary winding is provided in the transformer 3 to obtain a power supply for driving the rectifying FET and the commutating FET. There is an advantage that it does not need to be consumed for driving the FET.
【００５１】図８は、本発明の実施形態(6) を示したも
のであって、整流用ＦＥＴおよび転流用ＦＥＴの駆動電
圧を、トランスの三次巻線から得るとともに、整流用Ｆ
ＥＴとして逆極性のものを使用して、転流用ＦＥＴの駆
動回路におけるＮＯＴ回路を不要にした例を示してい
る。図５の場合と同じものを同じ番号で示し、３4 はト
ランス３の三次巻線、２０はｐch ＭＯＳ−ＦＥＴから
なる整流用ＦＥＴ、２１は逆流防止用ダイオードであ
る。FIG. 8 shows an embodiment (6) of the present invention, in which drive voltages for a rectifying FET and a commutating FET are obtained from a tertiary winding of a transformer, and a rectifying F
An example is shown in which a reverse circuit is used as the ET and the NOT circuit in the drive circuit of the commutation FET is not required. The same meaning as in FIG. 5 by the same reference numerals, 3 4 tertiary winding of the transformer 3, 20 rectification FET consisting pch MOS-FET, 21 is a diode for backflow prevention.
【００５２】実施形態(6) において、トランス３の三次
巻線３4 は、実施形態(5) の場合の三次巻線３3 と巻線
の極性が逆である。整流用ＦＥＴ２０としてｐch ＭＯ
Ｓ−ＦＥＴを使用することによって、ｎch ＭＯＳ−Ｆ
ＥＴからなる転流用ＦＥＴ５を同一ラインから駆動する
ことができる。なお逆流防止用ダイオード２１は、実施
形態(5) の場合と逆方向に挿入されている。[0052] In an embodiment (6), tertiary winding 3 4 of the transformer 3, the polarity of the tertiary winding 3 3 and windings of the embodiment (5) is reversed. Pch MO as rectifying FET 20
By using the S-FET, nch MOS-F
The commutation FET 5 made of ET can be driven from the same line. The backflow preventing diode 21 is inserted in the opposite direction to that of the embodiment (5).
【００５３】実施形態(6) によれば、実施形態(5) の場
合と比較して、転流用ＦＥＴの駆動のためのＮＯＴ回路
が不要になるという利点がある。According to the embodiment (6), there is an advantage that the NOT circuit for driving the commutation FET becomes unnecessary as compared with the case of the embodiment (5).
【００５４】[0054]
【発明の効果】以上説明したように本発明によれば、同
期整流回路において整流用ＦＥＴを高速に駆動すること
ができるとともに、駆動時に整流用ＦＥＴのゲートに瞬
間的に流れる電流の跳ね上がりを抑制することができる
ので、動作時の損失を低減することができる。As described above, according to the present invention, a rectifying FET can be driven at a high speed in a synchronous rectifier circuit, and a jump of a current flowing instantaneously to a gate of the rectifying FET during driving can be suppressed. Therefore, loss during operation can be reduced.
【００５５】従って、同期整流回路をＤＣ−ＤＣコンバ
ータ等の電源として用いた場合の効率を向上することが
できるとともに、素子にかかるストレスを減少させるこ
とができるので、電源装置の信頼性を高くすることが可
能となる。Therefore, the efficiency when the synchronous rectifier circuit is used as a power supply for a DC-DC converter or the like can be improved, and the stress applied to the elements can be reduced, so that the reliability of the power supply device can be improved. It becomes possible.
【図１】本発明の実施形態(1) を示す図である。FIG. 1 is a diagram showing an embodiment (1) of the present invention.
【図２】本発明回路における整流用ＦＥＴのゲート電流
とゲート−ソース間電圧を示す図である。FIG. 2 is a diagram showing a gate current and a gate-source voltage of a rectifying FET in the circuit of the present invention.
【図３】本発明の実施形態(2) を示す図である。FIG. 3 is a diagram showing an embodiment (2) of the present invention.
【図４】本発明の実施形態(3) を示す図である。FIG. 4 is a diagram showing an embodiment (3) of the present invention.
【図５】本発明の実施形態(4) を示す図である。FIG. 5 is a view showing an embodiment (4) of the present invention.
【図６】本発明による同期整流回路の動作を説明するた
めの図であって、(a) は回路構成を示し、(b) は各部波
形を示す。FIGS. 6A and 6B are diagrams for explaining the operation of the synchronous rectifier circuit according to the present invention, wherein FIG. 6A shows a circuit configuration, and FIG.
【図７】本発明の実施形態(5) を示す図である。FIG. 7 is a view showing an embodiment (5) of the present invention.
【図８】本発明の実施形態(6) を示す図である。FIG. 8 is a diagram showing an embodiment (6) of the present invention.
【図９】従来の同期整流回路の構成を示す図である。FIG. 9 is a diagram showing a configuration of a conventional synchronous rectification circuit.
【図１０】従来回路における整流用ＦＥＴのゲート電流
とゲート−ソース間電圧を示す図である。FIG. 10 is a diagram showing a gate current and a gate-source voltage of a rectifying FET in a conventional circuit.
１ 直流電源 ２ スイッチング用ＦＥＴ ３ トランス ４ 整流用ＦＥＴ ５ 転流用ＦＥＴ ６ 平滑コイル ７ 出力平滑コンデンサ １１ 駆動電流供給用ＦＥＴ １３ 駆動電流供給用トランジスタ １４ 抵抗 １５ コンデンサ １７ ＮＯＴ回路 １８ 可飽和リアクトル ２０ 整流用ＦＥＴ DESCRIPTION OF SYMBOLS 1 DC power supply 2 Switching FET 3 Transformer 4 Rectifier FET 5 Commutation FET 6 Smoothing coil 7 Output smoothing capacitor 11 Drive current supply FET 13 Drive current supply transistor 14 Resistor 15 Capacitor 17 NOT circuit 18 Saturable reactor 20 Rectifier FET
Claims (7)
チングし、該トランスの二次側に直列に接続された整流
用ＦＥＴを一次電流のオンに同期して駆動して、該トラ
ンスの二次側に誘起される電圧によって平滑コイルを経
て出力平滑コンデンサを充電するとともに、該平滑コイ
ルの入力側に接続された転流用ＦＥＴを前記一次電流の
オフに同期して駆動して、該平滑コイルの逆起電力によ
って前記出力平滑コンデンサを充電する同期整流回路に
おいて、 該平滑コイルの出力側と整流用ＦＥＴのゲート間に駆動
電流供給用ＦＥＴを接続して前記一次電流のオンに同期
して駆動することによって、該整流用ＦＥＴを駆動する
ことを特徴とする同期整流回路のＦＥＴ駆動方式。An input is switched on a primary side of a transformer, and a rectifying FET connected in series to a secondary side of the transformer is driven in synchronization with turning on of a primary current. The induced voltage charges the output smoothing capacitor via the smoothing coil, and drives the commutation FET connected to the input side of the smoothing coil in synchronization with the turning off of the primary current, so that the counter-electromotive force of the smoothing coil is reduced. In a synchronous rectifier circuit for charging the output smoothing capacitor with electric power, a driving current supply FET is connected between an output side of the smoothing coil and a gate of a rectifying FET, and driven in synchronization with turning on of the primary current. An FET driving method for a synchronous rectifier circuit, wherein the rectifying FET is driven.
駆動方式において、前記平滑コイルに二次巻線を設け、
該二次巻線の出力側と前記整流用ＦＥＴのゲート間に前
記駆動電流供給用ＦＥＴを接続して前記一次電流のオン
に同期して駆動することによって、該整流用ＦＥＴを駆
動することを特徴とする同期整流回路のＦＥＴ駆動方
式。2. The FET of the synchronous rectifier circuit according to claim 1.
In the driving method, a secondary winding is provided on the smoothing coil,
Driving the rectification FET by connecting the driving current supply FET between the output side of the secondary winding and the gate of the rectification FET and driving the rectification FET in synchronization with turning on the primary current. Features a synchronous rectifier circuit FET drive system.
のＦＥＴ駆動方式において、前記駆動電流供給用ＦＥＴ
に代えて駆動電流供給用トランジスタを前記平滑コイル
の出力側または平滑コイルの二次巻線の出力側と前記整
流用ＦＥＴのゲート間に接続して前記一次電流のオンに
同期して駆動するようにしたことを特徴とする同期整流
回路のＦＥＴ駆動方式。3. An FET driving method for a synchronous rectifier circuit according to claim 1, wherein said driving current supply FET is driven by said FET.
Instead, a driving current supply transistor is connected between the output side of the smoothing coil or the output side of the secondary winding of the smoothing coil and the gate of the rectifying FET to drive in synchronization with the turning on of the primary current. An FET drive system for a synchronous rectifier circuit, characterized in that:
駆動方式において、前記駆動電流供給用トランジスタの
ベースと駆動源との間に抵抗とコンデンサの並列回路か
らなるスピードアップ回路を設けたことを特徴とする同
期整流回路のＦＥＴ駆動方式。4. The FET of the synchronous rectifier circuit according to claim 3.
An FET driving method for a synchronous rectifier circuit, wherein a speed-up circuit comprising a parallel circuit of a resistor and a capacitor is provided between a base of the driving current supply transistor and a driving source.
記載の同期整流回路のＦＥＴ駆動方式において、前記整
流用ＦＥＴの駆動電圧をＮＯＴ回路を介して反転して与
えることによって前記転流用ＦＥＴを駆動するようにし
たことを特徴とする同期整流回路のＦＥＴ駆動方式。5. The commutating device according to claim 1, wherein the driving voltage of the rectifying FET is inverted and applied through a NOT circuit to supply the commutating current. An FET driving method for a synchronous rectifier circuit, wherein the FET is driven.
チングし、該トランスの二次側に直列に接続された整流
用ＦＥＴを一次電流のオンに同期して駆動して、該トラ
ンスの二次側に誘起される電圧によって平滑コイルを経
て出力平滑コンデンサを充電するとともに、該平滑コイ
ルの入力側に接続された転流用ＦＥＴを前記一次電流の
オフに同期して駆動して、該平滑コイルの逆起電力によ
って前記出力平滑コンデンサを充電する同期整流回路に
おいて、 前記トランスに三次巻線を設け、該三次巻線の電圧を可
飽和リアクトルを介して前記整流用ＦＥＴに駆動電圧と
して供給するとともに、該電圧をＮＯＴ回路を介して反
転して前記転流用ＦＥＴに駆動電圧として与えることを
特徴とする同期整流回路のＦＥＴ駆動方式。6. An input is switched on a primary side of a transformer, and a rectifying FET connected in series to a secondary side of the transformer is driven in synchronization with turning on of a primary current, and is connected to a secondary side of the transformer. The induced voltage charges the output smoothing capacitor via the smoothing coil, and drives the commutation FET connected to the input side of the smoothing coil in synchronization with the turning off of the primary current, so that the counter-electromotive force of the smoothing coil is reduced. In a synchronous rectifier circuit for charging the output smoothing capacitor with electric power, a tertiary winding is provided in the transformer, and a voltage of the tertiary winding is supplied as a drive voltage to the rectifying FET via a saturable reactor, and , Through a NOT circuit, and applying the same as a drive voltage to the commutation FET.
駆動方式において、前記整流用ＦＥＴに代えて逆極性の
整流用ＦＥＴを設け、前記三次巻線の反転電圧を該整流
用ＦＥＴに駆動電圧として供給するとともに、該電圧を
前記転流用ＦＥＴに駆動電圧として与えることを特徴と
する同期整流回路のＦＥＴ駆動方式。7. The FET of the synchronous rectifier circuit according to claim 6.
In the driving method, a rectifying FET having a reverse polarity is provided in place of the rectifying FET, and an inverted voltage of the tertiary winding is supplied to the rectifying FET as a driving voltage, and the voltage is supplied to the commutation FET. An FET drive method for a synchronous rectifier circuit, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29605396A JP3593643B2 (en) | 1996-11-08 | 1996-11-08 | FET drive method for synchronous rectifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29605396A JP3593643B2 (en) | 1996-11-08 | 1996-11-08 | FET drive method for synchronous rectifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10146051A true JPH10146051A (en) | 1998-05-29 |
| JP3593643B2 JP3593643B2 (en) | 2004-11-24 |
Family
ID=17828499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29605396A Expired - Fee Related JP3593643B2 (en) | 1996-11-08 | 1996-11-08 | FET drive method for synchronous rectifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3593643B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141233A (en) * | 1998-08-28 | 2000-10-31 | Nec Corporation | Rectifier circuit device and DC/Dc converter provided with the circuit device |
| US7630217B2 (en) | 2005-09-15 | 2009-12-08 | Murata Manufacturing Co., Ltd. | Synchronous rectification forward converter |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0698540A (en) * | 1992-09-11 | 1994-04-08 | Hitachi Ltd | Synchronous rectifier circuit |
| JPH06327248A (en) * | 1993-05-11 | 1994-11-25 | Nippon Electric Ind Co Ltd | One-transistor forward type multiple output converter |
| JPH07111779A (en) * | 1993-08-17 | 1995-04-25 | Sanyo Electric Co Ltd | Switching power-supply circuit |
| JPH07298610A (en) * | 1994-04-18 | 1995-11-10 | Nemitsuku Ramuda Kk | Switching power source |
| JPH08223906A (en) * | 1995-02-10 | 1996-08-30 | Fujitsu Ltd | Synchronous rectification switching regulator |
| JPH08275518A (en) * | 1995-03-28 | 1996-10-18 | Fujitsu Ltd | Synchronous rectifier circuit |
-
1996
- 1996-11-08 JP JP29605396A patent/JP3593643B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0698540A (en) * | 1992-09-11 | 1994-04-08 | Hitachi Ltd | Synchronous rectifier circuit |
| JPH06327248A (en) * | 1993-05-11 | 1994-11-25 | Nippon Electric Ind Co Ltd | One-transistor forward type multiple output converter |
| JPH07111779A (en) * | 1993-08-17 | 1995-04-25 | Sanyo Electric Co Ltd | Switching power-supply circuit |
| JPH07298610A (en) * | 1994-04-18 | 1995-11-10 | Nemitsuku Ramuda Kk | Switching power source |
| JPH08223906A (en) * | 1995-02-10 | 1996-08-30 | Fujitsu Ltd | Synchronous rectification switching regulator |
| JPH08275518A (en) * | 1995-03-28 | 1996-10-18 | Fujitsu Ltd | Synchronous rectifier circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141233A (en) * | 1998-08-28 | 2000-10-31 | Nec Corporation | Rectifier circuit device and DC/Dc converter provided with the circuit device |
| US7630217B2 (en) | 2005-09-15 | 2009-12-08 | Murata Manufacturing Co., Ltd. | Synchronous rectification forward converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3593643B2 (en) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| KR100852550B1 (en) | A method and circuit for self-driven synchronous rectification | |
| EP2321894B1 (en) | Generalized ac-dc synchronous rectification techniques for single-phase systems | |
| JP2819932B2 (en) | MOSFET rectifier circuit of forward converter | |
| US7596007B2 (en) | Multiphase DC to DC converter | |
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| JP2002262551A (en) | Voltage step-down dc-dc converter | |
| WO1998004028A1 (en) | Single ended forward dc-to-dc converter providing enhanced resetting for synchronous rectification | |
| US7139179B2 (en) | Switching mode power converter having secondary side bias generating and driving circuit to provide synchronous rectification and active clamp | |
| US12009751B2 (en) | Power conversion device | |
| JP2002238257A (en) | Control method for resonance dc-dc converter | |
| JPH11146640A (en) | Rectifying circuit for switching power supply and switching power supply using the rectifying circuit | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| US20060083029A1 (en) | Switching power supply | |
| JP2006191711A (en) | Dc converter | |
| US6195270B1 (en) | Self clamping zero voltage switching DC transformers | |
| JP3593643B2 (en) | FET drive method for synchronous rectifier circuit | |
| JP4013952B2 (en) | DC-DC converter | |
| JPH07337005A (en) | Dc/dc converter and power supply | |
| JP2006191706A (en) | Dc converter | |
| JP3061093B2 (en) | Step-down chopper type switching power supply | |
| JPH08275508A (en) | Voltage step-up dc-dc converter | |
| JP3066720B2 (en) | Synchronous rectification circuit | |
| JP3351482B2 (en) | Insulated switching power supply | |
| JP2001037221A (en) | Power source unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |