JPH10145691A - Video signal processing unit - Google Patents
Video signal processing unitInfo
- Publication number
- JPH10145691A JPH10145691A JP8294845A JP29484596A JPH10145691A JP H10145691 A JPH10145691 A JP H10145691A JP 8294845 A JP8294845 A JP 8294845A JP 29484596 A JP29484596 A JP 29484596A JP H10145691 A JPH10145691 A JP H10145691A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- video
- circuit
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、水平同期信号を検
出する水平同期信号検出回路および垂直同期信号を検出
する垂直同期信号検出回路を備え、入力されたアナログ
映像信号をディジタルの映像信号に変換して処理する映
像信号処理装置に関し、特に消費電流を抑制できる映像
信号処理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention comprises a horizontal synchronizing signal detecting circuit for detecting a horizontal synchronizing signal and a vertical synchronizing signal detecting circuit for detecting a vertical synchronizing signal, and converts an input analog video signal into a digital video signal. More particularly, the present invention relates to a video signal processing device capable of suppressing current consumption.
【０００２】[0002]
【従来の技術】近年ワイドモードに対応可能なテレビ受
像機やカムコーダが市場に多く出回っているが、縦横の
比率が３：４である通常画面の映像を９：１６のワイド
画面で見る場合に、画面の上部および下部の各数ライン
の映像信号をミュートして表示出力するものがある。こ
のようなテレビ受像機では、ミュートを行う回路処理の
位置を信号処理系の途中または最終段で行い、映像信号
として必要のない画面上下のミュート期間でも映像信号
の処理回路は動作しており、電力消費が無駄に行われて
いる。一方、前記テレビ受像機やカムコーダなどにおけ
る従来の映像信号処理装置、特にアナログ信号である入
力された映像信号をディジタルの映像信号に変換して処
理する映像信号処理装置においてはバッテリ電源を使用
できるものが一般的であり、バッテリにより電源供給を
行う場合にバッテリの寿命を長くするために消費電流を
少なくする手段が取り入れられている。図８，図９，図
１０は、このような消費電流を少なくするための従来の
映像信号処理装置の部分構成を示すブロック図である。
なお、図８，図９，図１０において共通する同一ブロッ
クについては同一の符号を付してある。図８に示す映像
信号処理装置は、信号処理回路４の後段のみでスイッチ
７により画面に映像として表示出力されない信号区間の
ミュートを行う構成である。また、図９に示す映像信号
処理装置は、Ａ／Ｄ変換器２の入力側で画面に映像とし
て表示出力されない信号区間のミュートを行う構成であ
り、映像信号がディジタルに変換される前のアナログ信
号の段階でスイッチ１６によりミュートが行われる。ま
た、図１０に示す映像信号処理装置は、ワイドモードに
ける画面で映像として表示出力されない信号区間のミュ
ートを信号処理回路４の後段のみでスイッチ７により行
う構成である。2. Description of the Related Art In recent years, many television receivers and camcorders capable of supporting a wide mode are on the market. However, when a picture on a normal screen having an aspect ratio of 3: 4 is viewed on a 9:16 wide screen. Some mute video signals of several lines at the top and bottom of the screen and display and output them. In such a television receiver, the position of the circuit processing for muting is performed in the middle or at the last stage of the signal processing system, and the video signal processing circuit operates even during a mute period at the top and bottom of the screen that is not necessary as a video signal. Power consumption is wasted. On the other hand, battery power can be used in a conventional video signal processing device such as the television receiver or camcorder, particularly in a video signal processing device that converts an input video signal, which is an analog signal, into a digital video signal and processes the digital video signal. In general, when power is supplied from a battery, means for reducing current consumption has been introduced to extend the life of the battery. FIGS. 8, 9 and 10 are block diagrams showing a partial configuration of a conventional video signal processing device for reducing such current consumption.
Note that the same reference numerals are given to the same blocks common in FIGS. 8, 9, and 10. The video signal processing device shown in FIG. 8 is configured to mute a signal section that is not displayed and output as a video on the screen by the switch 7 only in the subsequent stage of the signal processing circuit 4. The video signal processing device shown in FIG. 9 is configured to mute a signal section that is not displayed and output on the screen as a video on the input side of the A / D converter 2, and the analog signal before the video signal is converted to digital. Mute is performed by the switch 16 at the signal stage. The video signal processing device shown in FIG. 10 has a configuration in which a switch 7 mutes a signal section that is not displayed and output as a video on a screen in the wide mode, only in a subsequent stage of the signal processing circuit 4.
【０００３】[0003]
【発明が解決しようとする課題】従来の映像信号処理装
置は以上のように構成されているので、図８に示す映像
信号処理装置においては、信号処理回路４は画面で映像
として表示出力されない信号区間に対しても動作してお
り、この信号区間の動作による電力消費が無駄になって
しまう課題があった。また、図９に示す映像信号処理装
置においては、映像信号がディジタルに変換される前の
アナログ信号でのミュートであることからノイズの存在
を無視することが出来ず、ノイズおよび他の回路からの
干渉による変動成分がミュートされた出力に残留し、こ
れがディジタル信号に変換されてしまい信号処理回路４
に入力され、これによる信号処理回路４での電力消費が
無駄になってしまう。特に符号が付されたディジタル信
号を信号処理回路４で処理する場合には、スイッチ１５
の出力に残留するノイズにより、変化されたディジタル
信号では全てのビットが“１”，“０”の変化を繰り返
すため、消費電力の点で無視できない課題があった。ま
た、図１０に示す映像信号処理装置においては、信号処
理回路４は画面で映像として表示出力されない信号区間
に対しても動作しており、この信号区間の動作による電
力消費が無駄になってしまう課題があった。Since the conventional video signal processing apparatus is configured as described above, in the video signal processing apparatus shown in FIG. 8, the signal processing circuit 4 uses a signal which is not displayed and output as an image on a screen. There is also a problem that the operation is performed for the section and the power consumption by the operation of the signal section is wasted. Further, in the video signal processing device shown in FIG. 9, since the video signal is muted with an analog signal before being converted into a digital signal, the presence of noise cannot be neglected, and noise and noise from other circuits cannot be ignored. The fluctuation component due to the interference remains in the muted output, which is converted into a digital signal, and the signal processing circuit 4
And the power consumption in the signal processing circuit 4 is wasted. In particular, when a digital signal with a sign is processed by the signal processing circuit 4, the switch 15
In the digital signal changed by the noise remaining in the output of (1), all bits repeatedly change "1" and "0", so that there is a problem which cannot be ignored in terms of power consumption. Further, in the video signal processing device shown in FIG. 10, the signal processing circuit 4 operates also for a signal section that is not displayed and output as an image on a screen, and power consumption due to the operation of this signal section is wasted. There were challenges.
【０００４】そこで本発明の目的は、画面に映像として
表示出力されない信号区間の回路消費電流を抑制して装
置全体での電力消費を抑制し、特にバッテリを電源とし
て使用する場合の装置動作時間の長時間化を実現する映
像信号処理装置を提供することにある。Accordingly, an object of the present invention is to suppress the power consumption of the entire apparatus by suppressing the circuit current consumption in a signal section which is not displayed and output as an image on a screen, and particularly to reduce the operation time of the apparatus when a battery is used as a power supply. It is an object of the present invention to provide a video signal processing device that realizes a long time.
【０００５】[0005]
【課題を解決するための手段】本発明は上記目的を達成
するため、水平同期信号を検出する水平同期信号検出回
路および垂直同期信号を検出する垂直同期信号検出回路
を備え、入力されたアナログ映像信号をディジタルの映
像信号に変換して処理する映像信号処理装置において、
前記水平同期信号検出回路および前記垂直同期信号検出
回路による同期信号検出出力をもとに画面に映像として
表示出力されない信号区間の回路消費電流を抑制する回
路消費電流抑制手段を備えていることを特徴とする。In order to achieve the above object, the present invention comprises a horizontal synchronizing signal detecting circuit for detecting a horizontal synchronizing signal and a vertical synchronizing signal detecting circuit for detecting a vertical synchronizing signal. In a video signal processing device that converts a signal into a digital video signal and processes the signal,
Circuit consumption current suppression means for suppressing circuit consumption current in a signal section that is not displayed and output as an image on a screen based on a synchronization signal detection output by the horizontal synchronization signal detection circuit and the vertical synchronization signal detection circuit. And
【０００６】本発明の回路消費電流抑制手段は、画面に
映像として表示出力されない信号区間の回路消費電流
を、検出した水平同期信号および垂直同期信号をもとに
抑制し、装置動作時間の長時間化を実現する。The circuit consumption current suppressing means of the present invention suppresses the circuit consumption current in a signal section that is not displayed and output as an image on a screen on the basis of the detected horizontal synchronization signal and vertical synchronization signal, so that the apparatus operation time is extended. Realization.
【０００７】また、本発明の信号制御手段は、水平同期
信号および垂直同期信号をもとに検出された通常画面に
おいてワイド映像が出力される際の映像として表示出力
されないミュート期間における映像信号についての処理
を、信号の連続性を維持しながら停止するとともに、前
記ミュート期間の映像信号を補間信号により期待値出力
が得られるように補間し、前記ミュート期間での前記映
像信号の処理を停止することによる回路消費電流の低減
を図り、装置動作時間の長時間化を実現する。Further, the signal control means of the present invention is provided for controlling a video signal in a mute period which is not displayed and output as a video when a wide video is output on a normal screen detected based on a horizontal synchronization signal and a vertical synchronization signal. Stopping the processing while maintaining signal continuity, interpolating the video signal in the mute period so that an expected value output is obtained by an interpolation signal, and stopping the processing of the video signal in the mute period. To reduce the circuit current consumption, and to prolong the operation time of the device.
【０００８】[0008]
【発明の実施の形態】次に本発明による積算回路の実施
の形態について説明する。図１は本発明による映像信号
処理装置が備えている回路消費電流抑制手段１００の一
例を示すブロック図である。なお、図１中、図８，図
９，図１０に示した映像信号処理装置と同一要素には同
一の符号を付した。この映像信号処理装置の回路消費電
流抑制手段１００は、ＡＮＤ回路（信号制御手段）３、
ＡＮＤ回路（信号制御手段，映像信号処理停止手段）
６、スイッチ（信号制御手段，補間手段）７、水平ミュ
ート期間および水平ミュート期間における期待値出力を
得るための一定振幅の補間信号を生成し出力する固定値
生成回路（信号制御手段，補間手段）８、Ａ／Ｄ変換器
２でディジタル信号に変換されたビデオ信号の水平同期
信号および垂直同期信号を検出する同期信号検出回路
（水平同期信号検出回路，垂直同期信号検出回路）９、
同期信号検出回路９による同期信号検出出力をもとに画
面に映像として表示出力されない垂直ミュート期間を検
出する垂直ミュート期間検出回路１０、同期信号検出回
路９による同期信号検出出力をもとに画面に映像として
表示出力されない水平ミュート期間を検出する水平ミュ
ート期間検出回路１１、ＮＯＲ回路（信号制御手段，映
像信号処理停止手段）１２、タイミング合わせ回路（信
号制御手段，補間手段）１３を備えている。Next, an embodiment of an integrating circuit according to the present invention will be described. FIG. 1 is a block diagram showing an example of a circuit consumption current suppressing means 100 provided in a video signal processing device according to the present invention. In FIG. 1, the same elements as those of the video signal processing apparatus shown in FIGS. 8, 9, and 10 are denoted by the same reference numerals. The circuit consumption current suppressing means 100 of the video signal processing device includes an AND circuit (signal control means) 3,
AND circuit (signal control means, video signal processing stop means)
6. Switch (signal control means, interpolation means) 7, fixed value generation circuit (signal control means, interpolation means) for generating and outputting a constant amplitude interpolation signal for obtaining an expected value output during the horizontal mute period and the horizontal mute period 8, a synchronization signal detection circuit (horizontal synchronization signal detection circuit, vertical synchronization signal detection circuit) for detecting a horizontal synchronization signal and a vertical synchronization signal of a video signal converted into a digital signal by the A / D converter 2;
A vertical mute period detection circuit 10 for detecting a vertical mute period that is not displayed and output as an image on the screen based on a synchronization signal detection output by the synchronization signal detection circuit 9, and a screen based on a synchronization signal detection output by the synchronization signal detection circuit 9 The circuit includes a horizontal mute period detection circuit 11 for detecting a horizontal mute period that is not displayed and output as an image, a NOR circuit (signal control means, video signal processing stop means) 12, and a timing adjustment circuit (signal control means, interpolation means) 13.
【０００９】ＡＮＤ回路３は、Ａ／Ｄ変換器２から出力
されたディジタル信号をＮＯＲ回路１２の出力によりゲ
ートする回路である。ＡＮＤ回路６は、基準クロック信
号をＮＯＲ回路１２の出力によりゲートする回路であ
る。スイッチ７は、信号処理回路４によりディジタル信
号処理された映像信号を一定振幅の補間信号へ切り換え
るスイッチ回路であり、タイミング合わせ回路１３から
出力される切換タイミング信号が‘Ｈ’レベルのときに
信号処理回路４の出力を出力側へ供給し、またタイミン
グ合わせ回路１３から出力される切換タイミング信号が
‘Ｌ’レベルのときに固定値生成回路８が生成した補間
信号を出力側へ供給する。固定値生成回路８は、前記水
平ミュート期間および前記水平ミュート期間における期
待値出力を得るための一定振幅の補間信号を生成し、前
記スイッチ７の一方の固定端子へ出力する回路である。
同期信号検出回路９は、Ａ／Ｄ変換器２でディジタル信
号に変換されたビデオ信号の水平同期信号および垂直同
期信号を検出し、垂直ミュート期間検出回路１０および
水平ミュート期間検出回路１１へ出力する回路である。
垂直ミュート期間検出回路１０は、画面に映像として表
示出力されない垂直ミュート期間を検出し、垂直ミュー
ト期間を検出している間、‘Ｈ’レベルの信号をＮＯＲ
回路１２の一方の入力端子へ出力する回路である。水平
ミュート期間検出回路１１は、画面に映像として表示出
力されない水平ミュート期間を検出し、水平ミュート期
間を検出している間、‘Ｈ’レベルの信号をＮＯＲ回路
１２の他方の入力端子へ出力する回路である。タイミン
グ合わせ回路１３は、基準クロック信号とＮＯＲ回路１
２の出力とをもとに、ビデオ信号の映像信号と同期して
スイッチ７を切り換えるための前記切換タイミング信号
を生成する回路である。The AND circuit 3 is a circuit that gates the digital signal output from the A / D converter 2 by the output of the NOR circuit 12. The AND circuit 6 is a circuit that gates the reference clock signal by the output of the NOR circuit 12. The switch 7 is a switch circuit for switching the video signal digitally processed by the signal processing circuit 4 to an interpolation signal having a constant amplitude. When the switching timing signal output from the timing matching circuit 13 is at the "H" level, the signal processing is performed. The output of the circuit 4 is supplied to the output side, and the interpolation signal generated by the fixed value generation circuit 8 is supplied to the output side when the switching timing signal output from the timing adjustment circuit 13 is at "L" level. The fixed value generation circuit 8 is a circuit that generates an interpolation signal having a constant amplitude for obtaining the expected value output during the horizontal mute period and the horizontal mute period, and outputs the interpolation signal to one fixed terminal of the switch 7.
The synchronization signal detection circuit 9 detects a horizontal synchronization signal and a vertical synchronization signal of the video signal converted into a digital signal by the A / D converter 2 and outputs the signals to the vertical mute period detection circuit 10 and the horizontal mute period detection circuit 11. Circuit.
The vertical mute period detection circuit 10 detects a vertical mute period that is not displayed as an image on the screen and outputs a signal at the “H” level to the NOR while detecting the vertical mute period.
This is a circuit for outputting to one input terminal of the circuit 12. The horizontal mute period detection circuit 11 detects a horizontal mute period that is not displayed and output as an image on the screen, and outputs an “H” level signal to the other input terminal of the NOR circuit 12 while detecting the horizontal mute period. Circuit. The timing adjustment circuit 13 is provided with a reference clock signal and the NOR circuit 1.
2 is a circuit for generating the switching timing signal for switching the switch 7 in synchronization with the video signal of the video signal based on the output of the switch 2.
【００１０】図２は、回路消費電流抑制手段１００の動
作を示すタイミングチャートであり、以下図２のタイミ
ングチャートに基づいて動作を説明する。図２の（イ）
は、Ａ／Ｄ変換器２へ入力されるビデオ信号であり、こ
のビデオ信号はＡ／Ｄ変換器２でディジタル信号に変換
されてＡＮＤ回路３，６および同期信号検出回路９へ出
力される。同期信号検出回路９では、垂直同期信号およ
び水平同期信号が検出され、垂直ミュート期間検出回路
１０および水平ミュート期間検出回路１１へ出力され
る。垂直ミュート期間検出回路１０では、基準クロック
信号と垂直同期信号および水平同期信号とをもとに、画
面に映像として表示出力されない垂直ブランク期間５１
（垂直ミュート期間）を検出し、図２の（ハ）に示すよ
うに垂直ブランク期間５１を検出している間、水平同期
信号Ｈｓｙｎｃおよび垂直同期信号Ｖｓｙｎｃに掛らな
いように‘Ｈ’レベルの信号をＮＯＲ回路１２の一方の
入力端子へ出力する。この垂直ミュート期間検出回路１
１が垂直ブランク期間５１を検出している間に出力され
る‘Ｈ’レベルの信号は、拡大すると例えば図４に示す
ようになっている。また、垂直ミュート期間検出回路１
１から出力される前記‘Ｈ’レベルの信号の出力タイミ
ングは、水平同期信号Ｈｓｙｎｃや垂直同期信号Ｖｓｙ
ｎｃの検出タイミング、検出した水平同期信号Ｈｓｙｎ
ｃや垂直同期信号Ｖｓｙｎｃの計数値、前記検出タイミ
ングからのタイマのセットアップ値を調整するなどして
設定することが可能である。FIG. 2 is a timing chart showing the operation of the circuit consumption current suppressing means 100. The operation will be described below with reference to the timing chart of FIG. (A) of FIG.
Is a video signal input to the A / D converter 2, which is converted into a digital signal by the A / D converter 2 and output to the AND circuits 3 and 6 and the synchronization signal detection circuit 9. The synchronization signal detection circuit 9 detects a vertical synchronization signal and a horizontal synchronization signal, and outputs them to the vertical mute period detection circuit 10 and the horizontal mute period detection circuit 11. In the vertical mute period detecting circuit 10, based on the reference clock signal, the vertical synchronizing signal and the horizontal synchronizing signal, a vertical blanking period 51 which is not displayed on the screen as an image is output.
While detecting the (vertical mute period) and detecting the vertical blank period 51 as shown in (c) of FIG. 2, the “H” level of the “H” level is not applied to the horizontal synchronization signal Hsync and the vertical synchronization signal Vsync. The signal is output to one input terminal of the NOR circuit 12. This vertical mute period detection circuit 1
The “H” level signal output while 1 is detecting the vertical blank period 51 is, for example, as shown in FIG. Also, the vertical mute period detection circuit 1
The output timing of the "H" level signal output from the H.1 signal is the horizontal synchronization signal Hsync or the vertical synchronization signal Vsy.
nc, the detected horizontal synchronization signal Hsyn
It can be set by adjusting c, the count value of the vertical synchronization signal Vsync, or the setup value of the timer from the detection timing.
【００１１】一方、水平ミュート期間検出回路１１で
は、基準クロック信号と垂直同期信号および水平同期信
号とをもとに、画面に映像として表示出力されない水平
ブランク期間５２（水平ミュート期間）を検出し、図２
の（ロ）に示すように水平ブランク期間５２を検出して
いる間、水平同期信号Ｈｓｙｎｃに掛らないように
‘Ｈ’レベルの信号をＮＯＲ回路１２の他方の入力端子
へ出力する。水平ミュート期間検出回路１１から出力さ
れる前記‘Ｈ’レベルの信号の出力タイミングは、水平
同期信号Ｈｓｙｎｃや垂直同期信号Ｖｓｙｎｃの検出タ
イミング、検出した水平同期信号Ｈｓｙｎｃや垂直同期
信号Ｖｓｙｎｃの計数値、前記検出タイミングからのタ
イマのセットアップ値を調整するなどして設定すること
が可能である。これら垂直ミュート期間検出回路１１の
出力と水平ミュート期間検出回路１１の出力は、ＮＯＲ
回路１２で論理和演算されてＡＮＤ回路３，６およびタ
イミング合わせ回路１３へ出力される。On the other hand, the horizontal mute period detecting circuit 11 detects a horizontal blank period 52 (horizontal mute period) which is not displayed as an image on the screen based on the reference clock signal, the vertical synchronizing signal and the horizontal synchronizing signal. FIG.
During the detection of the horizontal blank period 52 as shown in (b), an "H" level signal is output to the other input terminal of the NOR circuit 12 so as not to be applied to the horizontal synchronization signal Hsync. The output timing of the “H” level signal output from the horizontal mute period detection circuit 11 includes detection timings of the horizontal synchronization signal Hsync and the vertical synchronization signal Vsync, count values of the detected horizontal synchronization signal Hsync and the detected vertical synchronization signal Vsync, It can be set by adjusting the setup value of the timer from the detection timing. The output of the vertical mute period detection circuit 11 and the output of the horizontal mute period detection circuit 11 are NOR.
The logical sum is calculated by the circuit 12 and output to the AND circuits 3 and 6 and the timing matching circuit 13.
【００１２】ＡＮＤ回路３では、ＮＯＲ回路１２の出力
が‘Ｈ’レベル、つまり垂直ミュート期間検出回路１１
の出力と水平ミュート期間検出回路１１の出力とが共に
‘Ｈ’レベルでない期間ゲートを開き、Ａ／Ｄ変換器２
でディジタル信号に変換されたビデオ信号を信号処理回
路４へ供給する。また、ＡＮＤ回路６ではＮＯＲ回路１
２の出力が‘Ｈ’レベル、つまり垂直ミュート期間検出
回路１１の出力と水平ミュート期間検出回路１１の出力
とが共に‘Ｈ’レベルでない期間、ゲートを開き、基準
クロック信号を信号処理回路４へ供給する。この結果、
信号処理回路４は、垂直ブランク期間５１および水平ブ
ランク期間５２においてはビデオ信号および基準クロッ
ク信号が供給されず動作を停止し、内部的な消費電流も
極めて少ない状態になる。In the AND circuit 3, the output of the NOR circuit 12 is at "H" level, that is, the vertical mute period detection circuit 11
The gate of the A / D converter 2 is opened while the output of the horizontal mute period detection circuit 11 and the output of the A / D converter 2 are not at the “H” level.
And supplies the video signal converted to a digital signal to the signal processing circuit 4. In the AND circuit 6, the NOR circuit 1
2 is at the “H” level, that is, while both the output of the vertical mute period detection circuit 11 and the output of the horizontal mute period detection circuit 11 are not at the “H” level, the gate is opened and the reference clock signal is sent to the signal processing circuit 4. Supply. As a result,
In the vertical blanking period 51 and the horizontal blanking period 52, the signal processing circuit 4 stops operating because the video signal and the reference clock signal are not supplied, and the internal current consumption becomes extremely small.
【００１３】また、タイミング合わせ回路１３では、基
準クロック信号とＮＯＲ回路１２の出力とをもとに、ビ
デオ信号の映像信号と同期してスイッチ７を切り換える
ための切換タイミング信号を生成し、ＮＯＲ回路１２の
出力が‘Ｈ’レベルのとき、つまり垂直ミュート期間検
出回路１１の出力と水平ミュート期間検出回路１１の出
力とが共に‘Ｈ’レベルでない期間、‘Ｈ’レベルの切
換タイミング信号をスイッチ７へ出力し、スイッチ７を
信号処理回路４側へ切り換える。また、垂直ミュート期
間検出回路１０の出力と水平ミュート期間検出回路１１
の出力のいずれか一方が‘Ｈ’レベルである期間、
‘Ｌ’レベルの切換タイミング信号をスイッチ７へ出力
し、スイッチ７を固定値生成回路８側へ切り換える。こ
の結果、垂直ミュート期間検出回路１１の出力と水平ミ
ュート期間検出回路１１の出力のいずれか一方が‘Ｈ’
レベルである期間、つまり垂直ブランク期間５１および
水平ブランク期間５２の水平ミュート期間および水平ミ
ュート期間では、固定値生成回路８で生成された期待値
出力がスイッチ７を介して出力側へ供給される。この期
待値出力は、例えば図４に示すように黒レベルの画像出
力となるため、前記信号処理回路４の動作停止による消
費電流の抑制効果がさらに促進されることになる。The timing adjustment circuit 13 generates a switching timing signal for switching the switch 7 in synchronization with the video signal of the video signal based on the reference clock signal and the output of the NOR circuit 12. When the output of the switch 12 is at the “H” level, that is, while both the output of the vertical mute period detection circuit 11 and the output of the horizontal mute period detection circuit 11 are not at the “H” level, the switch timing signal of the “H” level is switched to the switch 7. And switches the switch 7 to the signal processing circuit 4 side. Also, the output of the vertical mute period detection circuit 10 and the horizontal mute period detection circuit 11
While one of the outputs is at the “H” level,
An "L" level switching timing signal is output to the switch 7, and the switch 7 is switched to the fixed value generation circuit 8 side. As a result, one of the output of the vertical mute period detection circuit 11 and the output of the horizontal mute period detection circuit 11 becomes “H”.
In the level period, that is, the horizontal mute period and the horizontal mute period of the vertical blank period 51 and the horizontal blank period 52, the expected value output generated by the fixed value generation circuit 8 is supplied to the output side via the switch 7. This expected value output is, for example, an image output of a black level as shown in FIG. 4, so that the effect of suppressing the current consumption by stopping the operation of the signal processing circuit 4 is further promoted.
【００１４】図３は、本発明による映像信号処理装置が
備えている他の実施の形態の回路消費電流抑制手段２０
０を示すブロック図である。なお、図３中、図１に示し
た回路消費電流抑制手段１００と同一要素には同一の符
号を付した。この映像信号処理装置の回路消費電流抑制
手段２００は、同期信号検出回路９による同期信号検出
出力をもとに、通常画面においてワイド映像が出力され
る際の映像として表示出力されないミュート期間を検出
するワイド対応信号ミュート期間検出回路１５を備えて
いる。ワイドモードでは、図７に示すように縦横比
（ａ：ｃ）が３：４である通常画面で上下のエリア６１
の部分を黒くミュートとして縦横比（ａ：ｂ）を９：１
６のワイド映像にする場合があるが、エリア６１は映像
信号が存在していても映像出力として使用されないた
め、このエリア６１に対応する映像信号を信号処理回路
４で処理する必要がない。このため、ワイド対応信号ミ
ュート期間検出回路１５により図４の（ロ）に示すよう
な信号を生成してＮＯＲ回路１２へ出力する。この場
合、ワイド対応信号ミュート期間検出回路１５の出力す
る信号の‘Ｈ’レベル期間が同期信号に掛らないように
する。また、ワイド対応信号ミュート期間検出回路１５
から出力される信号の出力タイミングは、水平同期信号
Ｈｓｙｎｃや垂直同期信号Ｖｓｙｎｃの検出タイミン
グ、検出した水平同期信号Ｈｓｙｎｃや垂直同期信号Ｖ
ｓｙｎｃの計数値、前記検出タイミングからのタイマの
セットアップ値を調整するなどして設定することが可能
である。従って本実施の形態では、通常画面でワイド映
像を出力する際の消費電流を、ワイド対応信号ミュート
期間検出回路１５により抑制できる。FIG. 3 shows a circuit current consumption suppressing means 20 of another embodiment provided in the video signal processing apparatus according to the present invention.
FIG. In FIG. 3, the same elements as those of the circuit consumption current suppressing means 100 shown in FIG. 1 are denoted by the same reference numerals. The circuit consumption current suppressing means 200 of this video signal processing device detects a mute period that is not displayed and output as a video when a wide video is output on a normal screen, based on a synchronization signal detection output by the synchronization signal detection circuit 9. A wide corresponding signal mute period detection circuit 15 is provided. In the wide mode, as shown in FIG. 7, the upper and lower areas 61 on the normal screen having the aspect ratio (a: c) of 3: 4.
Is muted black and the aspect ratio (a: b) is 9: 1.
In some cases, the area 61 is not used as a video output even if a video signal is present. Therefore, it is not necessary for the signal processing circuit 4 to process the video signal corresponding to the area 61. Therefore, a signal as shown in FIG. 4B is generated by the wide corresponding signal mute period detection circuit 15 and output to the NOR circuit 12. In this case, the “H” level period of the signal output from the wide corresponding signal mute period detection circuit 15 is not applied to the synchronization signal. In addition, the wide corresponding signal mute period detection circuit 15
The output timings of the signals output from the main unit are the detection timing of the horizontal synchronization signal Hsync and the vertical synchronization signal Vsync, and the detected horizontal synchronization signal Hsync and the vertical synchronization signal Vsync.
It can be set by adjusting the count value of sync and the setup value of the timer from the detection timing. Therefore, in the present embodiment, the current consumption when outputting a wide image on a normal screen can be suppressed by the wide corresponding signal mute period detection circuit 15.
【００１５】図５は、図１に示す回路消費電流抑制手段
１００または図３に示す回路消費電流抑制手段２００を
カムコーダで記録処理を行う際に適用する場合の垂直ミ
ュート期間検出回路１０の出力と水平ミュート期間検出
回路１１の出力信号波形を示すタイミングチャートであ
る。なお、本実施の形態の回路消費電流抑制手段では映
像信号はＣＣＤなどの撮像素子から出力され、その同期
信号は前記映像信号とは別途与えられるため、同期信号
検出回路９は図１および図３に示すようにビデオ信号か
ら同期信号を検出する必要はない。図５の（イ）はカム
コーダのＣＣＤなどの撮像素子から出力され、Ａ／Ｄ変
換器２によりディジタル信号に変換された映像信号、同
図（ロ）は前記映像信号とは別に前記映像信号と同期さ
せて生成された水平同期信号、同図（ハ）は前記映像信
号とは別に前記映像信号と同期させて生成された垂直同
期信号、同図（ニ）は垂直ミュート期間検出回路１０の
出力信号波形、同図（ホ）はカムコーダのＣＣＤ撮像素
子から出力され、Ａ／Ｄ変換器２によりディジタル信号
に変換された映像信号、同図（ヘ）は水平ミュート期間
検出回路１１の出力信号波形を示す。本実施の形態で
は、映像信号と同期信号とは別々に与えられるため、図
５の（ニ），（ヘ）に示す信号をＡＮＤ回路３，６の一
方の入力端子へ与え、信号処理回路４への映像信号と基
準クロック信号の供給を停止することで、垂直ブランク
期間５１および水平ブランク期間５２での信号処理回路
４の動作を停止させ、信号処理回路４での消費電流を抑
制する。FIG. 5 shows the output of the vertical mute period detection circuit 10 when the circuit consumption current suppression means 100 shown in FIG. 1 or the circuit consumption current suppression means 200 shown in FIG. 3 is applied when performing recording processing with a camcorder. 5 is a timing chart showing an output signal waveform of a horizontal mute period detection circuit 11. In the circuit current consumption suppressing means of the present embodiment, a video signal is output from an image pickup device such as a CCD, and a synchronization signal is given separately from the video signal. It is not necessary to detect the synchronization signal from the video signal as shown in FIG. 5A is a video signal output from an image sensor such as a CCD of a camcorder and converted into a digital signal by the A / D converter 2. FIG. 5B is a diagram showing the video signal separately from the video signal. The horizontal synchronizing signal generated in synchronization with the vertical synchronizing signal generated in synchronism with the video signal separately from the video signal, and the output of the vertical mute period detecting circuit 10 in FIG. FIG. 4E shows a video signal output from the CCD image pickup device of the camcorder and converted into a digital signal by the A / D converter 2, and FIG. 4F shows an output signal waveform of the horizontal mute period detection circuit 11. Is shown. In the present embodiment, since the video signal and the synchronizing signal are separately supplied, the signals shown in (d) and (f) of FIG. 5 are supplied to one input terminals of the AND circuits 3 and 6, and the signal processing circuit 4 By stopping the supply of the video signal and the reference clock signal, the operation of the signal processing circuit 4 in the vertical blank period 51 and the horizontal blank period 52 is stopped, and the current consumption in the signal processing circuit 4 is suppressed.
【００１６】図６は、ワイドモードに対応して記録処理
を行うことの出来るカムコーダに適用する場合の垂直ミ
ュート期間検出回路１０およびワイド対応信号ミュート
期間検出回路１５の出力信号波形を示すタイミングチャ
ートである。図６の（イ）はカムコーダのＣＣＤ撮像素
子から出力され、Ａ／Ｄ変換器２によりディジタル信号
に変換された映像信号、同図（ロ）はワイド対応信号ミ
ュート期間検出回路１５の出力信号波形、同図（ハ）は
垂直ミュート期間検出回路１０の出力信号波形を示す。
ワイドモードに対応して記録処理を行うことの出来るカ
ムコーダでは、Ａ／Ｄ変換器２によりディジタル信号に
変換された映像信号に画面に表示されない期間５３が存
在する。この期間５３に応じたタイミングで図６の
（ロ）に示す信号をワイド対応信号ミュート期間検出回
路１５が生成するようにして、信号処理回路４の動作を
停止させ、信号処理回路４での消費電流を抑制する。FIG. 6 is a timing chart showing output signal waveforms of the vertical mute period detecting circuit 10 and the wide corresponding signal mute period detecting circuit 15 when applied to a camcorder capable of performing a recording process corresponding to the wide mode. is there. 6A is a video signal output from the CCD image pickup device of the camcorder and converted to a digital signal by the A / D converter 2. FIG. 6B is an output signal waveform of the wide corresponding signal mute period detection circuit 15. 3C shows the output signal waveform of the vertical mute period detection circuit 10. FIG.
In a camcorder capable of performing a recording process corresponding to the wide mode, a video signal converted into a digital signal by the A / D converter 2 has a period 53 that is not displayed on the screen. The signal shown in (b) of FIG. 6 is generated by the wide corresponding signal mute period detection circuit 15 at a timing corresponding to the period 53, so that the operation of the signal processing circuit 4 is stopped and the signal processing circuit 4 consumes the signal. Suppress current.
【００１７】[0017]
【発明の効果】以上説明したように、本発明の映像信号
処理装置では、水平同期信号検出回路および垂直同期信
号検出回路による同期信号検出出力をもとに画面に映像
として表示出力されない信号区間の回路消費電流を抑制
する回路消費電流抑制手段を備える構成にしたので、画
面に映像として表示出力されない信号区間の回路消費電
流を前記回路消費電流抑制手段により抑制して装置全体
での電力消費を抑制し、特にバッテリを電源とする場合
の装置動作時間の長時間化が実現できる効果がある。As described above, in the video signal processing apparatus according to the present invention, the signal section which is not displayed and output as an image on the screen based on the synchronization signal detection output by the horizontal synchronization signal detection circuit and the vertical synchronization signal detection circuit. Since the configuration is provided with the circuit consumption current suppression means for suppressing the circuit consumption current, the circuit consumption current in the signal section not displayed and output as an image on the screen is suppressed by the circuit consumption current suppression means, thereby suppressing the power consumption of the entire apparatus. In addition, there is an effect that the operation time of the apparatus can be prolonged particularly when a battery is used as a power supply.
【００１８】また、本発明の映像信号処理装置では、Ｃ
ＣＤなどの撮像素子から出力された映像信号とは別に生
成されて前記映像信号と同期した同期信号の水平同期信
号検出回路および垂直同期信号検出回路による同期信号
検出出力をもとに画面に映像として表示出力されない信
号区間の回路消費電流を抑制する回路消費電流抑制手段
を備える構成にしたので、画面に映像として表示出力さ
れないＣＣＤなどの撮像素子から出力された映像信号の
処理に要する回路消費電流を前記回路消費電流抑制手段
により抑制して装置全体での電力消費を抑制し、特にバ
ッテリを電源とする場合の装置動作時間の長時間化が実
現できる効果がある。In the video signal processing device of the present invention, C
A video is generated on a screen based on a synchronization signal detection output of a horizontal synchronization signal detection circuit and a vertical synchronization signal detection circuit of a synchronization signal generated separately from a video signal output from an imaging device such as a CD and synchronized with the video signal. Since the circuit is provided with the circuit current consumption suppressing means for suppressing the circuit current consumption in the signal section where the display is not output, the circuit current consumption required for processing the video signal output from the image sensor such as the CCD which is not displayed and output as an image on the screen is reduced. There is an effect that the power consumption of the entire apparatus is suppressed by suppressing the electric current consumption by the circuit consumption current suppressing means, and particularly, the operation time of the apparatus can be prolonged when a battery is used as a power supply.
【００１９】また、本発明の映像信号処理装置では、水
平ミュート期間検出回路による水平ミュート期間の検出
出力または垂直ミュート期間検出回路による垂直ミュー
ト期間の検出出力をもとに、画面に映像として表示出力
されない信号区間の映像信号についての処理を、前記信
号区間における信号連続性を維持しながら停止するとと
もに期待出力を得るための補間信号により補間する信号
制御手段を備える構成にしたので、画面に映像として表
示出力されない信号区間を前記信号制御手段によりミュ
ートするとともに信号連続性を維持して補間し、前記信
号区間の処理を行うための回路消費電流を低減し装置全
体での電力消費を抑制し、特にバッテリを電源とする場
合の装置動作時間の長時間化が実現できる効果がある。Further, in the video signal processing device of the present invention, the video signal is displayed and output on the screen based on the detection output of the horizontal mute period by the horizontal mute period detection circuit or the detection output of the vertical mute period by the vertical mute period detection circuit. The processing for the video signal in the signal section that is not performed is stopped while maintaining the signal continuity in the signal section, and the signal control means for interpolating with the interpolation signal for obtaining the expected output is provided. The signal section that is not displayed and output is muted by the signal control means and interpolated while maintaining the signal continuity, thereby reducing the circuit current consumption for performing the processing of the signal section and suppressing the power consumption of the entire apparatus, particularly There is an effect that the operation time of the apparatus can be extended when a battery is used as a power supply.
【００２０】また、本発明の映像信号処理装置では、水
平ミュート期間の検出出力または垂直ミュート期間の検
出出力をもとに、変換されたディジタルの映像信号およ
び基準クロック信号の入力を制御し、画面に映像として
表示出力されない信号区間の前記映像信号についての信
号処理を停止させ、前記映像信号の処理の停止された前
記信号区間、補間信号により補間する信号制御手段を備
える構成にしたので、画面に映像として表示出力されな
い信号区間に対し前記映像信号および前記基準クロック
信号の入力を前記信号制御手段により制御してミュート
するとともに信号連続性を維持して前記補間信号により
補間し、前記信号区間の処理を行うための回路消費電流
を低減し装置全体での電力消費を抑制し、特にバッテリ
を電源とする場合の装置動作時間の長時間化が実現でき
る効果がある。In the video signal processing apparatus of the present invention, the input of the converted digital video signal and the reference clock signal is controlled based on the detection output of the horizontal mute period or the detection output of the vertical mute period, and The signal processing for the video signal in the signal section not displayed and output as a video is stopped, and the signal section in which the processing of the video signal is stopped is configured to include signal control means for interpolating with an interpolation signal. The input of the video signal and the reference clock signal is controlled by the signal control means to mute the signal section not displayed and output as a video, and the signal section is interpolated by the interpolation signal while maintaining signal continuity. The power consumption of the entire system by reducing the current consumption of the circuit for performing Prolongation of the device operation time there is an effect that can be achieved.
【００２１】また、本発明の映像信号処理装置では、水
平同期信号検出回路および垂直同期信号検出回路による
同期信号検出出力をもとに、通常画面においてワイド映
像が出力される際の映像として表示出力されないミュー
ト期間を検出するワイド対応信号ミュート期間検出回路
を備え、前記ワイド対応信号ミュート期間検出回路によ
る前記ワイド映像が出力される際の前記ミュート期間の
検出出力が得られる際には、信号制御手段が、前記ワイ
ド映像が出力される際の映像として表示出力されない信
号区間の映像信号についての処理を、前記信号区間にお
ける信号連続性を維持しながら停止するとともに補間信
号により補間する構成にしたので、通常画面においてワ
イド映像が出力される際の前記通常画面に映像として表
示出力されない信号区間の映像信号についての処理を停
止して、前記信号区間の映像信号の処理に要する消費電
流を抑制するとともに信号連続性を維持して前記補間信
号により補間し、装置全体での電力消費を抑制し、特に
バッテリを電源とする場合の装置動作時間の長時間化が
実現できる効果がある。Further, in the video signal processing apparatus of the present invention, based on the synchronization signal detection output by the horizontal synchronization signal detection circuit and the vertical synchronization signal detection circuit, display output as a video when a wide video is output on a normal screen. A wide-corresponding signal mute period detecting circuit for detecting a mute period that is not performed, and a signal control unit for detecting the mute period when the wide image is output by the wide-corresponding signal mute period detecting circuit. However, since the processing for the video signal of the signal section that is not displayed and output as the video when the wide video is output is stopped and interpolated by the interpolation signal while maintaining the signal continuity in the signal section, When a wide image is output on a normal screen, a signal that is not displayed and output as an image on the normal screen is output. Stop the processing for the video signal in the section, suppress the current consumption required for the processing of the video signal in the signal section, and maintain the signal continuity to perform interpolation using the interpolation signal, thereby suppressing power consumption in the entire apparatus. In addition, there is an effect that the operation time of the apparatus can be prolonged particularly when a battery is used as a power supply.
【００２２】また、本発明の映像信号処理装置では、水
平ミュート期間の検出出力もしくは垂直ミュート期間の
検出出力、またはワイド対応信号ミュート期間検出回路
によるワイド映像が出力される際の映像として表示出力
されないミュート期間の検出出力をもとに、変換された
ディジタルの映像信号および基準クロック信号の入力を
制御し、通常画面または通常画面においてワイド映像が
出力される際の画面に映像として表示出力されない信号
区間の映像信号についての信号処理を停止させ、映像信
号の処理を停止させた前記信号区間、補間信号により前
記信号区間を補間する信号制御手段を備える構成にした
ので、通常画面においてワイド映像が出力される際の前
記通常画面に映像として表示出力されない信号区間の映
像信号についての処理を、前記映像信号および基準クロ
ック信号の入力を制御することで停止して、前記信号区
間の映像信号の処理に要する消費電流を抑制するととも
に信号連続性を維持して前記補間信号により補間し、装
置全体での電力消費を抑制し、特にバッテリを電源とす
る場合の装置動作時間の長時間化が実現できる効果があ
る。Further, in the video signal processing apparatus of the present invention, the detection output of the horizontal mute period or the detection output of the vertical mute period, or the wide output image by the wide corresponding signal mute period detection circuit is not displayed and output as the video. A signal section that controls the input of the converted digital video signal and reference clock signal based on the detection output during the mute period, and is not displayed and output as an image on a normal screen or on a screen when a wide image is output on the normal screen. The signal processing for the video signal is stopped, and the signal section in which the processing of the video signal is stopped, and the signal control means for interpolating the signal section with an interpolation signal are provided, so that a wide image is output on a normal screen. The video signal of the signal section that is not displayed and output as video on the normal screen when The processing is stopped by controlling the input of the video signal and the reference clock signal, the current consumption required for processing the video signal in the signal section is suppressed, and signal continuity is maintained, and interpolation is performed by the interpolation signal. In addition, there is an effect that the power consumption of the entire apparatus can be suppressed, and the operation time of the apparatus can be prolonged particularly when a battery is used as a power supply.
【図１】本発明による映像信号処理装置が備えている回
路消費電流抑制手段の一例を示すブロック図である。FIG. 1 is a block diagram showing an example of a circuit consumption current suppressing means provided in a video signal processing device according to the present invention.
【図２】本発明による映像信号処理装置が備えている回
路消費電流抑制手段の動作を示すタイミングチャートで
ある。FIG. 2 is a timing chart showing an operation of a circuit current consumption suppressing means provided in the video signal processing device according to the present invention.
【図３】本発明による映像信号処理装置が備えている他
の実施の形態の回路消費電流抑制手段を示すブロック図
である。FIG. 3 is a block diagram showing a circuit consumption current suppressing unit according to another embodiment provided in the video signal processing device according to the present invention.
【図４】本発明による映像信号処理装置が備えている他
の実施の形態の回路消費電流抑制手段のワイド対応信号
ミュート期間検出回路により生成され出力される信号を
示すタイミングチャートである。FIG. 4 is a timing chart showing signals generated and output by a wide corresponding signal mute period detection circuit of a circuit current consumption suppressing means of another embodiment provided in a video signal processing device according to the present invention.
【図５】図１または図３に示す回路消費電流抑制手段を
カムコーダで記録処理を行う際に適用する場合の垂直ミ
ュート期間検出回路の出力と水平ミュート期間検出回路
の出力信号波形を示すタイミングチャートである。FIG. 5 is a timing chart showing an output of a vertical mute period detection circuit and an output signal waveform of a horizontal mute period detection circuit when the circuit current consumption suppression means shown in FIG. 1 or 3 is applied when performing recording processing with a camcorder; It is.
【図６】ワイドモードに対応して記録処理を行うことの
出来るカムコーダに適用する場合の垂直ミュート期間検
出回路およびワイド対応信号ミュート期間検出回路の出
力信号波形を示すタイミングチャートである。FIG. 6 is a timing chart showing output signal waveforms of a vertical mute period detection circuit and a wide corresponding signal mute period detection circuit when applied to a camcorder capable of performing recording processing in a wide mode.
【図７】通常画面でワイドモードに切り換わったときの
映像画面の縦横比を示す説明図である。FIG. 7 is an explanatory diagram showing an aspect ratio of a video screen when switching to a wide mode on a normal screen.
【図８】消費電流を少なくするための従来の映像信号処
理装置の部分構成を示すブロック図である。FIG. 8 is a block diagram showing a partial configuration of a conventional video signal processing device for reducing current consumption.
【図９】消費電流を少なくするための従来の映像信号処
理装置の部分構成を示すブロック図である。FIG. 9 is a block diagram showing a partial configuration of a conventional video signal processing device for reducing current consumption.
【図１０】消費電流を少なくするための従来の映像信号
処理装置の部分構成を示すブロック図である。FIG. 10 is a block diagram showing a partial configuration of a conventional video signal processing device for reducing current consumption.
【符号の説明】 ９……同期信号検出回路（水平同期信号検出回路，垂直
同期信号検出回路）、３……ＡＮＤ回路（信号制御手
段）、６……ＡＮＤ回路（信号制御手段，映像信号処理
停止手段）、７……スイッチ（信号制御手段，補間手
段）、８……固定値生成回路（信号制御手段，補間手
段）、１０……垂直ミュート期間検出回路、１１……水
平ミュート期間検出回路、１２……ＮＯＲ回路（信号制
御手段，映像信号処理停止手段）、１３……タイミング
合わせ回路（信号制御手段，補間手段）、１５……ワイ
ド対応信号ミュート期間検出回路、１００，２００……
回路消費電流抑制手段。[Description of Signs] 9: Synchronization signal detection circuit (horizontal synchronization signal detection circuit, vertical synchronization signal detection circuit), 3: AND circuit (signal control means), 6: AND circuit (signal control means, video signal processing) Stop means), 7 switches (signal control means, interpolation means), 8 fixed value generation circuits (signal control means, interpolation means), 10 vertical mute period detection circuits, 11 horizontal mute period detection circuits , 12... NOR circuit (signal control means, video signal processing stop means), 13... Timing adjustment circuit (signal control means, interpolation means), 15... Wide corresponding signal mute period detection circuit, 100, 200.
Circuit current consumption suppression means.
Claims (6)
出回路および垂直同期信号を検出する垂直同期信号検出
回路を備え、入力されたアナログ映像信号をディジタル
の映像信号に変換して処理する映像信号処理装置におい
て、 前記水平同期信号検出回路および前記垂直同期信号検出
回路による同期信号検出出力をもとに画面に映像として
表示出力されない信号区間の回路消費電流を抑制する回
路消費電流抑制手段を備えた、 ことを特徴とする映像信号処理装置。1. A video signal comprising a horizontal synchronization signal detection circuit for detecting a horizontal synchronization signal and a vertical synchronization signal detection circuit for detecting a vertical synchronization signal, wherein the input analog video signal is converted into a digital video signal and processed. The processing device, further comprising: a circuit consumption current suppressing unit that suppresses a circuit consumption current in a signal section that is not displayed and output as an image on a screen based on a synchronization signal detection output by the horizontal synchronization signal detection circuit and the vertical synchronization signal detection circuit. A video signal processing device characterized by the above-mentioned.
撮像素子から出力された映像信号であり、 前記回路消費電流抑制手段は、前記水平同期信号検出回
路および前記垂直同期信号検出回路による前記映像信号
とは別に生成されて前記映像信号と同期した同期信号の
同期信号検出出力をもとに画面に映像として表示出力さ
れない信号区間の回路消費電流を抑制することを特徴と
する請求項１記載の映像信号処理装置。2. The video signal output from an image sensor such as a CCD, wherein the analog video signal is a video signal output from an image sensor such as a CCD. 2. The video according to claim 1, wherein a circuit current consumption in a signal section not displayed and output as a video on a screen is suppressed based on a synchronization signal detection output of a synchronization signal generated separately from the video signal and synchronized with the video signal. Signal processing device.
同期信号検出回路および前記垂直同期信号検出回路によ
る同期信号検出出力をもとに画面に映像として表示出力
されない水平ミュート期間を検出する水平ミュート期間
検出回路と、前記水平同期信号検出回路および前記垂直
同期信号検出回路による同期信号検出出力をもとに画面
に映像として表示出力されない垂直ミュート期間を検出
する垂直ミュート期間検出回路と、前記水平ミュート期
間検出回路による水平ミュート期間の検出出力または前
記垂直ミュート期間検出回路による垂直ミュート期間の
検出出力をもとに、画面に映像として表示出力されない
信号区間の映像信号についての処理を、前記信号区間に
おける信号連続性を維持しながら停止するとともに期待
出力を得るための補間信号により補間する信号制御手段
とを備えていることを特徴とする請求項１又は請求項２
記載の映像信号処理装置。3. A horizontal mute for detecting a horizontal mute period during which a video is not displayed and output on a screen based on a synchronization signal detection output by the horizontal synchronization signal detection circuit and the vertical synchronization signal detection circuit. A period detection circuit, a vertical mute period detection circuit for detecting a vertical mute period that is not displayed and output as an image on a screen based on a synchronization signal detection output by the horizontal synchronization signal detection circuit and the vertical synchronization signal detection circuit, and the horizontal mute Based on the detection output of the horizontal mute period by the period detection circuit or the detection output of the vertical mute period by the vertical mute period detection circuit, processing on the video signal of the signal section that is not displayed and output as an image on the screen is performed in the signal section. Stops while maintaining signal continuity and supplements to obtain the expected output. 3. A signal control means for interpolating with an inter-signal.
The video signal processing device according to the above.
期間の検出出力または前記垂直ミュート期間の検出出力
をもとに、前記変換されたディジタルの映像信号および
基準クロック信号の入力を制御することで画面に映像と
して表示出力されない信号区間の映像信号についての信
号処理を停止させる映像信号処理停止手段と、該映像信
号処理停止手段により映像信号の処理が停止した前記信
号区間で期待値出力を得るための一定振幅の補間信号を
生成し出力する固定値生成回路と、前記水平ミュート期
間の検出出力または前記垂直ミュート期間の検出出力を
もとに、前記映像信号処理停止手段が映像信号の処理を
停止させた前記信号区間、前記固定値生成回路により生
成した前記補間信号により補間する補間手段とを備えて
いることを特徴とする請求項３記載の映像信号処理装
置。4. The signal control means controls the input of the converted digital video signal and the reference clock signal based on the detection output of the horizontal mute period or the detection output of the vertical mute period. Video signal processing stop means for stopping signal processing for a video signal in a signal section that is not displayed and output as an image on the screen; and obtaining an expected value output in the signal section in which the processing of the video signal is stopped by the video signal processing stop means. A fixed value generation circuit that generates and outputs an interpolation signal having a constant amplitude of, and the video signal processing stopping means stops the processing of the video signal based on the detection output of the horizontal mute period or the detection output of the vertical mute period. Interpolating means for interpolating with the signal section, and the interpolation signal generated by the fixed value generation circuit. The video signal processing device according to claim 3.
直同期信号検出回路による同期信号検出出力をもとに、
通常画面においてワイド映像が出力される際の映像とし
て表示出力されないミュート期間を検出するワイド対応
信号ミュート期間検出回路を備え、前記信号制御手段
は、前記ワイド対応信号ミュート期間検出回路による前
記ワイド映像が出力される際の前記ミュート期間の検出
出力が得られる際には、前記ワイド映像が出力される際
の映像として表示出力されない信号区間の映像信号につ
いての処理を、前記信号区間における信号連続性を維持
しながら停止するとともに期待出力を得るための補間信
号により補間することを特徴とする請求項３記載の映像
信号処理装置。5. A synchronizing signal detection output from the horizontal synchronizing signal detecting circuit and the vertical synchronizing signal detecting circuit,
A wide-corresponding signal mute period detection circuit for detecting a mute period that is not displayed and output as a video when a wide video is output on a normal screen, wherein the signal control unit controls the wide video by the wide-corresponding signal mute period detection circuit. When the detection output of the mute period at the time of output is obtained, the processing for the video signal of the signal section that is not displayed and output as the video at the time of output of the wide video is performed to determine the signal continuity in the signal section. 4. The video signal processing apparatus according to claim 3, wherein the video signal processing apparatus interpolates with an interpolation signal for obtaining an expected output while stopping while maintaining the video signal.
期間の検出出力もしくは前記垂直ミュート期間の検出出
力、または前記ワイド対応信号ミュート期間検出回路に
よるワイド映像が出力される際の映像として表示出力さ
れないミュート期間の検出出力をもとに、前記変換され
たディジタルの映像信号および基準クロック信号の入力
を制御することで通常画面または通常画面においてワイ
ド映像が出力される際の画面に映像として表示出力され
ない信号区間の映像信号についての信号処理を停止させ
る映像信号処理停止手段と、該映像信号処理停止手段に
より映像信号の処理が停止した前記信号区間で期待値出
力を得るための一定振幅の補間信号を生成し出力する固
定値生成回路と、前記水平ミュート期間の検出出力もし
くは前記垂直ミュート期間の検出出力、または前記ワイ
ド対応信号ミュート期間検出回路によるワイド映像が出
力される際の映像として表示出力されないミュート期間
の検出出力をもとに、前記映像信号処理停止手段が映像
信号の処理を停止させた前記信号区間、前記固定値生成
回路により生成した前記補間信号により信号連続性を維
持しながら前記信号区間を補間する補間手段とを備えて
いることを特徴とする請求項５記載の映像信号処理装
置。6. The signal control means is not displayed and output as a detection output of the horizontal mute period, a detection output of the vertical mute period, or an image when a wide image is output by the wide corresponding signal mute period detection circuit. By controlling the input of the converted digital video signal and the reference clock signal based on the detection output in the mute period, the image is not displayed and output on the screen when a wide screen is output on the normal screen or the normal screen. A video signal processing stop means for stopping the signal processing for the video signal in the signal section; and a fixed amplitude interpolation signal for obtaining an expected value output in the signal section in which the processing of the video signal is stopped by the video signal processing stop means. A fixed value generation circuit for generating and outputting, and a detection output of the horizontal mute period or the vertical mu. The video signal processing stop means processes the video signal based on the detection output of the video signal, or the detection output of the mute period that is not displayed and output as a video when the wide video is output by the wide corresponding signal mute period detection circuit. 6. An interpolating means for interpolating the signal section while maintaining signal continuity by the signal section in which the signal interval is stopped and the interpolation signal generated by the fixed value generation circuit. Video signal processing device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8294845A JPH10145691A (en) | 1996-11-07 | 1996-11-07 | Video signal processing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8294845A JPH10145691A (en) | 1996-11-07 | 1996-11-07 | Video signal processing unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10145691A true JPH10145691A (en) | 1998-05-29 |
Family
ID=17813005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8294845A Pending JPH10145691A (en) | 1996-11-07 | 1996-11-07 | Video signal processing unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10145691A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7263622B2 (en) | 2003-07-30 | 2007-08-28 | Sony Computer Entertainment Inc. | Power-saving device for controlling circuit operation, and information processing apparatus |
-
1996
- 1996-11-07 JP JP8294845A patent/JPH10145691A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7263622B2 (en) | 2003-07-30 | 2007-08-28 | Sony Computer Entertainment Inc. | Power-saving device for controlling circuit operation, and information processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002290767A (en) | Time matching device of video and voice and time matching method | |
| JPH10145691A (en) | Video signal processing unit | |
| JP2007074439A (en) | Video processor | |
| US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
| JPH05176333A (en) | Image signal processing circuit | |
| JP2002185980A (en) | Multi-format recording and reproducing device | |
| JP2000050158A (en) | Video compositing device | |
| JP2514221B2 (en) | Television receiver | |
| JP3233322B2 (en) | Video signal timing converter | |
| JPH09284596A (en) | Shading correction circuit | |
| JP4380137B2 (en) | Black level reproduction method and black level reproduction circuit for video | |
| JP2005079699A (en) | Video, audio signal processing apparatus, and video display, audio output apparatus | |
| JP2863366B2 (en) | Bright adjustment circuit | |
| JP3395333B2 (en) | Video signal processing circuit | |
| JPH11305746A (en) | Processor and method for video signal processing | |
| JP3037066U (en) | Video signal switching device | |
| JPH06133233A (en) | S video image output circuit | |
| JPH05199427A (en) | Vertical picture distortion correcting circuit | |
| JPH05328227A (en) | Solid-state image pickup device | |
| JPH07231406A (en) | Slave screen display circuit with caption moving function | |
| JPS60185473A (en) | Video signal controller | |
| JPH09214812A (en) | Video display device | |
| JPS63302684A (en) | Magnetic recording and reproducing device | |
| JPH02215293A (en) | High grade television display device | |
| KR20040049432A (en) | Field signal control method and apparatus of display |