JPH1013837A

JPH1013837A - 動きベクトル検出回路

Info

Publication number: JPH1013837A
Application number: JP16306596A
Authority: JP
Inventors: Tadao Matsuura; 忠男松浦; Hiroshi Kusao; 寛草尾
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-06-24
Filing date: 1996-06-24
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】従来の対象領域に比して広い領域を対象範囲
とする動きベクトルの検出回路において、メモリアクセ
スの増大や一度読み出した参照領域画素を蓄えておくキ
ャシュメモリが必要になったり、演算回路を追加すると
いったハードウェアの増加を招くことのない当該検出回
路を提供する。【解決手段】参照ブロックサーチ範囲Ｓ１〜Ｓ４内に
おいて、対象ブロックＴ１〜Ｔ５のブロックマッチング
処理を行う。マッチングに用いる画素数を間引き、画素
列８０１〜８１０を使用し複数の対象ブロックに対する
演算を並行して行う。領域Ｓａの参照にあたっても同一
画素列を複数回アクセスしない。また、１列分８個の演
算ユニットに対象ブロックの画素を順次与える８個のシ
フトレジスタを、巡回型に接続し、各演算ユニットに対
し途中結果を保持するレジスタを（８−１）＝７個巡回
型に接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル画像処理
における動画像圧縮などで用いられる、フレーム間での
動きベクトル検出を行う回路に関し、より詳細には、代
表点ブロックマッチングにより全探索を行ってベクトル
検出を行う当該回路に関するものである。

【０００２】

【従来の技術】ＭＰＥＧ（Motion Picture Experts Gro
up）規格等の動画像圧縮においてブロックマッチングを
用いて動きベクトルを検出することが行われる。これ
は、図９に示すように、動画像を生成する時間的に離れ
たフレーム９０１と９０２の間で、一方のフレーム内の
ブロック９０３と、他方のフレーム内のサーチエリア９
０４におけるブロックとのブロックマッチングを行い、
相関の最も高いブロックのフレーム内の相対位置を動き
ベクトル９０５として検出するものである。このような
検出を行うハードウェアについての従来例を添付図を用
いて説明するが、この例では、ブロックの大きさを８×
８画素とし、参照する候補ブロック数を８×８（例えば
サーチ範囲としては水平垂直とも＋３〜−４）として説
明する。この場合、１つの対象ブロックのベクトル検出
に必要な参照画素の範囲は１５×１５となるが、以下で
は、これをサーチ範囲と呼ぶ。

【０００３】図１０が従来例の動きベクトル検出のハー
ドウェア構成を示すものである。同じような構成のもの
としては、特開平６−１４１３０４号公報に開示されて
いる「演算回路」があげられる。図１０において、端子
１００１からサーチ範囲内の参照画素を入力し、端子１
００２からは符号化の対象ブロックの画素を入力する。
１００３は各演算ユニットの一つの単位で、図１０では
省略して描いているが、同図の例では、サーチ範囲の８
×８＝６４個の演算ユニットを持っている。また、１０
０４は７画素分の遅延用のシフトレジスタである。

【０００４】動きベクトルの検出は、以下のような手順
で行われる。まず、サーチ範囲内に形成されるブロック
のそれぞれの位置について、対象ブロックの各画素とそ
れに対応する位置のサーチ範囲内のブロックの画素との
差分の絶対値を全て合計し、その位置での合計値（以下
「ＡＥ」と記す）をその位置即ち候補ベクトルの評価値
とする。このＡＥをサーチ範囲内に形成されるブロック
の全ての位置について計算し、ＡＥが最小となるサーチ
範囲内のブロック位置と対象ブロックとの相対位置を動
きベクトルとして採用する。そのために、ここでは、演
算ユニット１００３それぞれは、候補ブロック数８×８
のそれぞれの位置に対応したＡＥを計算し保持すること
が必要である。

【０００５】この演算ユニットの詳細を図１１に示す。
図１１において、１１０１が参照画素値の入力端子、１
１０２が前の演算ユニットからの対象画素値の入力端
子、１１０３が対象画素値の値を保持するレジスタであ
る。対応する位置の画素値は、１１０４でこの２つの値
の差分の絶対値を計算し、１１０５と１１０６でその結
果を累積加算していく。ブロック内の画素値を順次入力
していき、然るべき時間の経過後にレジスタ１１０６に
あるベクトルに対応した値としてＡＥが求まることにな
る。

【０００６】この演算の具体的な手順を図１２と図１３
を使って説明する。図１２で、Ｒ１，Ｒ２，…と番号付
けしているのがサーチ範囲の参照画素、Ｔ１，Ｔ２，…
と番号付けしているのが対象ブロックの画素である。こ
の対象ブロック内の画素と、サーチ範囲内でのあるベク
トル位置での対応する画素との差分の絶対値をブロック
内で異積してＡＥを計算する。図１２で対象ブロック１
２０１の位置をベクトル（０,０）の位置とすると、Ｒ
１を左上とする８×８のブロックがベクトル（-４,-
４）の位置の参照ブロックとなる。このベクトルに対す
るＡＥを演算ユニット１００３の演算部ＰＥ１で算出す
る。同様にＲ２を左上とする８×８のブロックがベクト
ル（-４,-３）に対応し、ＡＥをＰＥ２で算出する。こ
れらのベクトルに対応するＡＥを求める手順は以下のよ
うになる。

【０００７】図１０の入力１００１からサーチ範囲の画
素Ｒｎ（ｎ＝１,２,…）を順次、入力１００２から対象
ブロックの画素Ｔｎ（ｎ＝１,２,…）を順次入力してい
く。Ｒｎの画素は全ての演算部ＰＥに同時に与えられ
る。また、Ｔｎは各ＰＥに併設したレジスタを順次シフ
トすることに従って次々にシフトされていく。図１３
は、ＰＥ１からＰＥ８までについて、ブロック間の対応
画素の演算のタイミングを横軸を時間軸として示すもの
である。図１３において、ＰＥ１の動作を見ると、始め
の８クロックで、ベクトル（-４,-４）に対するＡＥの
一部を順次計算し、レジスタ１１０６（図１１、参照）
に蓄えていく。同様に、１クロック遅れたタイミングで
ＰＥ２でベクトル（-４,-３）に対するＡＥの計算を始
める。また、ＰＥ１では、Ｒ９〜Ｒ１５の画素はＡＥ計
算に必要ないため、演算を停止するが、このため、図１
３に示すように、演算を停止するタイミングは、空白で
示されている。そして、１００１（図１０、参照）から
Ｒ１６を入れ始めるタイミングに合わせて、１００２か
らはＴ９を入れ始めていく。これはＴ８を入れ終ってか
ら８クロック後にあたる。

【０００８】このように動作させていくことで、８列目
の上から８番目の画素、即ちＲ１１３を入れ終ると、次
のクロックでＰＥ１の隣に設けたレジスタにベクトル
（-４,-４）に対するＡＥが得られる。その後、順次１
クロック毎に、ＰＥ２，ＰＥ３，…からそれぞれに対応
するベクトルについてのＡＥが得られていく。これを図
１４のような最小値検出回路にて処理し、ＡＥの最小値
及びその時のベクトルを検出する。図１４において、順
次得られるＡＥを端子１４０１から入力する。その時の
ＰＥの番号を端子１４０２から入力する。レジスタ１４
０４に現在までのＡＥの最小値を保持して、次に、入力
したＡＥとレジスタ１４０４の値を比較器１４０３で比
較し、入力値の方が小さい場合、レジスタ１４０４を更
新する。同時にレジスタ１４０５もその時の番号に更新
する。そして、ＰＥの番号に対応するベクトル値は、Ｐ
Ｅの番号からテーブルを引くなどして簡単に求めること
が可能である。

【０００９】

【発明が解決しようとする課題】上記説明した方法で動
画像における動きベクトルを検出することが可能である
が、ここでは、候補ブロック数はブロック内の画素数と
同じ８×８である。また、同様の方法で、さらに広い範
囲の対応について動きベクトルを検出したい場合が考え
られる。図１５は、そのような場合を説明するもので、
ここでは、対象ブロックＴ１〜Ｔ４に対しサーチ範囲を
ブロックサイズの９倍としたそれぞれＳ１〜Ｓ４のサー
チ範囲とするもので、検出対象範囲を水平方向に広げた
分、図１５のＳ１〜Ｓ４の参照画素のサーチ範囲に重な
りができる。図１５に示すように、ある一つの参照画素
について見ると、例えば、Ｓａの領域の画素は、Ｔ１，
Ｔ２，Ｔ３のブロックのベクトル探索に必要になるとい
うように、最大で３個のブロックのベクトル探索に必要
とされることになる。こういう広い範囲を対象とした動
きベクトルの検出を実現するには、参照画素への多くの
アクセスが必要になり、このためサーチ範囲の画像を保
持しているメモリからの読み出しを複数回行う、あるい
は一度読み出した画素を保持するキャッシュメモリを設
置する、ベクトル検出回路を複数組用意して並列動作さ
せる等の方法が考えられる。また、垂直方向に動きベク
トル検出範囲を広げるためには、その分演算ユニットを
縦方向に追加する、対象画像から読み出した画素データ
をキャッシュに蓄えるなどの方法が考えられる。しかし
ながら、上記したいずれの方法によっても、メモリアク
セスの増大やハードウェア量の増加を招くことになる。
本発明は、このような従来技術における問題に鑑みてな
されたもので、従来の対象範囲に比して広い領域を対象
範囲とする動きベクトルの検出回路において、メモリア
クセスの増大や一度読み出した参照領域画素を蓄えてお
くキャシュメモリが必要になったり、演算回路を追加す
るといったハードウェアの増加を招くことのない当該検
出回路を提供することをこの解決すべき課題とする。

【００１０】

【課題を解決するための手段】請求項１の発明は、フレ
ームの既定領域に位置するＭ×Ｎ（Ｍ，Ｎ：自然数）の
画素よりなる符号化対象ブロックと、前記フレームから
時間の隔った他のフレームの所定の領域に位置し、（ａ
×Ｍ）×（ｂ×Ｎ）（ａ，ｂ：自然数）個の候補ブロッ
クを含むサーチ範囲中の該候補ブロックとの対応する画
素間の画素値の比較を行って前記符号化対象ブロックと
前記候補ブロック間のマッチング度を求めることを全て
の候補ブロックについて行い、その結果によりマッチン
グ度の高い候補ブロックと符号化対象ブロックとの関係
にもとづいて動きベクトルの検出を行う動きベクトル検
出回路において、前記対応する画素間の比較を所定単位
のブロックで行う際に比較画素を該単位ブロックの列単
位で１／（ａ＋１）に減らすとともに、前記候補ブロッ
クの前記マッチング度を演算するＭ×Ｎ個の演算ユニッ
トをＭ×Ｎ個備えて、該Ｍ×Ｎ個の演算ユニットで（ａ
＋１）個の前記候補ブロックに対する演算を並列に行う
ようにしたものである。

【００１１】請求項２の発明は、請求項１記載の動きベ
クトル検出回路において、前記符号化対象ブロックにお
いて、対応する画素間の比較が行われる前記所定単位の
ブロックの列方向ｉ番目のブロックについては、マッチ
ングに使用する画素列の位置をｉの（ａ＋１）に対する
剰余で定めるようにしたものである。

【００１２】請求項３の発明は、請求項１又は２記載の
動きベクトル検出回路において、１列分Ｎ個の前記演算
ユニットに対応した対象ブロックの画素値を順次与える
ためのＮ個のレジスタを巡回型に接続するようにしたも
のである。

【００１３】請求項４の発明は、請求項１ないし３のい
ずれかに記載の動きベクトル検出回路において、前記演
算ユニットの出力を蓄えるｂ×（Ｎ−１）個のレジスタ
を巡回型に接続するようにしたものである。

【００１４】請求項５の発明は、請求項１ないし４のい
ずれかに記載の動きベクトル検出回路において、前記演
算ユニットからの出力を最小値検出器に入力して、最小
値に対応する候補ブロックのフレーム上の位置にもとづ
いて動きベクトルを検出するようにしたものである。

【００１５】

【発明の実施の形態】本発明の一実施形態について添付
図を参照しながら以下に説明する。この実施形態では、
ブロックの大きさは８×８、候補ブロック数は２４×１
６、したがって、サーチ範囲は水平方向で＋１２〜−１
１、垂直方向で＋８〜−７、という条件で構成されるも
のについて説明する。この場合、図８に示すように、隣
接する４個の対象ブロックＴ１〜Ｔ４に対するサーチ範
囲Ｓ１〜Ｓ４は、図示のとおりで、Ｓａの範囲の画素
は、Ｔ１〜Ｔ４のブロックのベクトル検出それぞれに必
要となる。そこで、演算に使用する画素を列単位で１／
４に間引き、４個分のブロックに対する演算を並行して
行うようにする。

【００１６】図１が本発明の実施形態における演算回路
の基本構成を示すブロック図である。この演算回路は、
参照画素の入力１０１と対象画素の入力１０２〜１０５
を持ち、外部からの画素値又は内部のシフトレジスタの
巡回値又は７画素分ディレイ１０８の出力値とを選択す
るためのセレクタ１０６、演算ユニット１０７を回路要
素として備える。これらセレクタ１０６演算ユニット１
０７を８個、及びディレイ１０８で１組の基本演算回路
１０９を構成する。この１組の基本演算回路１０９で対
象ブロック１列分とサーチ範囲の画素４列との演算を行
う。この基本演算回路が２組で１ブロック分の演算を行
うことになり、この１ブロックの演算を行う演算回路の
単位が全部で４単位あり、４個のブロックに対する演算
を並行して行う。

【００１７】そこで、まず、１個のブロックに対する処
理についてより詳細に説明する。図２は、演算ユニット
１０７の詳細を示すものである。この演算ユニット１０
７は、参照画素入力端子２０１、対象画素入力端子２０
２、対象画素を保持し、かつ次の演算ユニットに順次与
えていくためのレジスタ２０３、参照画素値と対象画素
値の差分絶対値を計算する演算器２０４、この差分絶対
値を加算し累積値（ＡＥ）を求めるアキュムレータ２０
５、ＡＥの途中結果を一時保管するレジスタ２０７〜２
１３、アキュムレータに対する入力を選択するセレクタ
２０６、最終的に用いるためにとり出されるＡＥの出力
２１４からなる。なお、演算器２０４，アキュムレータ
２０５，セレクタ２０６からなる部分を演算部ＰＥと記
す。

【００１８】演算に使用する対象ブロック画素の間引き
方を図３に示す。図３に示すように、左端から何番目の
ブロックかによって、この例では４の剰余により使用す
る画素列を変化させる。左端から数えて、４ｎ番目のブ
ロックは３０１の画素列を、４ｎ＋１番目のブロックは
３０２の画素列を、４ｎ＋２番目のブロックは３０３の
画素列を、４ｎ＋３番目のブロックは３０４の画素列を
使用する（ｎは、０を含む自然数）。

【００１９】図４は、図１の演算部ＰＥ１〜ＰＥ８に対
する画素値の与え方のタイミングを示すもので、同図で
は横軸に時間軸をとっている。縦方向のサーチ範囲は１
６としているので、縦一列分の参照画素データとして
は、図５に示すようなＲ１からＲ２３までを演算回路に
与える必要がある。参照画素データは、全ての演算ユニ
ットに同時に与える。対象画素データは、シフトレジス
タにより、順次シフトされながら各演算ユニットに与え
られていく。図４のあるマス目にＴｉが書いてあるタイ
ミングでは、表の上辺に書かれているＲｊとの演算を行
って、アキュムレータに加算していく。マス目が空白に
なっている時には、演算は休止することを示している。

【００２０】ＰＥ１では、最初の８クロックはＲ１を左
上とする参照ブロックと対象ブロックの各１列目の演算
を行う。ここまでの途中結果は８クロック目の演算が終
った時点でアキュムレータ２０５からＡＥ保持用レジス
タ２０７に移す。引続き９クロック目からは、今度はＲ
９を左上とする参照ブロックとの演算をＰＥ１で行って
いく。従って、対象ブロックの画素Ｔ１〜Ｔ８は同じＰ
Ｅ１で参照画素の１列目を与えていく間に２度計算に使
われることになる。そこで、図１に示すように、ＰＥ８
に対応したシフトレジスタＲの出力をセレクタ１０６を
通して巡回させることにより、対象ブロックの記憶メモ
リからの読み出しのアクセスを削減することを可能とす
る。その後、７クロックはＰＥ１は休止させ、それから
Ｒ２４を左上とする参照ブロックと対象ブロックの各１
列目の演算を開始する。この場合、対象ブロックの画素
Ｔ１〜Ｔ８も７クロックのディレイの後にＰＥ１から再
び与えていくことが必要なので、セレクタ１０６ではデ
ィレイ１０８の出力を選択する。

【００２１】以上のようにして、サーチ範囲の４列目の
データまでは、ＰＥ１〜ＰＥ８でＴ１〜Ｔ８のデータで
演算を行っていく。図６は、この列単位の演算にあたっ
て、各ＰＥが担当する参照ブロックの単位列の最上位の
画素位置（ベクトル位置）を示す。

【００２２】図６のように、一つのＰＥでは、垂直方向
で２通り、水平方向で４通りの合計８個のベクトルに対
応するＡＥを８画素単位に順次計算していくことになる
ので、それらの途中結果を保持する必要がある。処理方
式から明らかなように、これらの途中結果は巡回的に使
用することになる。そこで、アキュムレータ２０５の出
力を巡回的に接続したシフトレジスタ２０７〜２１３に
保持し、アキュムレータ２０５の入力側に現在加算中の
データとシフトレジスタ２１３の出力とを選択するセレ
クタ２０６を設けることにより、ＡＥの途中結果を保持
しながら別々のベクトルに対する計算を１個の演算ユニ
ットで行わせることが可能になる。アキュムレータ２０
５には、結果保持用にレジスタを持っているので、この
例の場合はシフトレジスタは７個で良い。この構成で、
８画素の演算が終了した時点で、セレクタ２０６を切替
え、レジスタ２１３の出力をアキュムレータ２０５のレ
ジスタに入力するようにし、シフトレジスタも含めデー
タをシフトすることで、次に必要なＡＥの途中結果がア
キュムレータ２０５にロードされ、これまで計算した結
果はシフトレジスタ２０７に移され、他の途中結果は隣
のレジスタに移る。

【００２３】ＰＥ１以降の演算ユニットでは、ＰＥ１か
ら順次１クロックずつ遅れていく形で、ＰＥ２〜ＰＥ８
でそれぞれＲ２〜Ｒ８及びＲ１０〜Ｒ１６を単位列の最
上位とする参照ブロックの列単位と、対象ブロックの列
単位との演算を行っていく。さらに、サーチ範囲の５列
目を与え始める時に対象ブロックの５列目のデータＴ３
３〜（図５、参照）を読み出して入力１０２から与えて
いく。同時に、ディレイ１０８の出力を次の列の演算ユ
ニットに与えていくようセレクタ１０９を制御してやる
ことで、この演算回路１１０（ＰＥ９〜ＰＥ１６）で対
象ブロックの１列目のデータとサーチ範囲の５列目のデ
ータとの演算を開始する。図７は、この時のタイミング
を示すもので、同図では横軸を時間軸としている。

【００２４】以上のような処理により、この例では、マ
ッチング演算に使う画素列を１／４に間引いており、対
象ブロック内でマッチングに使用する画素は、図３の３
０１に示す位置のものを使用するので、サーチ範囲の５
列目のデータの８画素目、即ちこの例では図５のＲ１０
０を入力し終えた時点から、ＡＥが順次ＰＥ１，ＰＥ２
…から得られていく。図７では、７０１の時点で最初の
ＡＥが得られることになる。続けて１６個のＡＥが得ら
れた後、７クロック後から次の列のベクトルに対するＡ
Ｅが順次１０９のＰＥから得られていく。順次得られる
ＡＥ値は、図１４の最小値検出器に入力していき、最小
のＡＥ及びベクトルを求める。続けてサーチ範囲の９列
目のデータを入力し始める時には、ＰＥ１〜ＰＥ８での
ＡＥの演算は終了しているので、引続き新しいＡＥの演
算に入っていくことができる。

【００２５】次に、複数の対象ブロックを処理する場合
について説明する。基本は既に述べたブロックに対する
処理と同様である。違うのは複数の対象ブロックのそれ
ぞれからの画素の取り出す位置と順番である。図８の対
象ブロックＴ１〜Ｔ４を、画面の左端から数えて４ｎ＋
１，４ｎ＋２，４ｎ＋３，４ｎ＋４（ｎ＝０,１…）番
目のものとすると、それぞれについて、図３の３０１，
３０２，３０３，３０４の位置に対応する画素列を使用
する。図８では、８０１〜８０８の番号をつけた領域で
示している。そして、図８の８×２４画素の領域Ｓａを
使って演算をする場合、領域Ｓａの１列目から８列目の
各列の始めの８画素を読み出すタイミングと合わせて、
８０１〜８０８の各画素列をこの順に読み出して演算回
路に入力していく。

【００２６】８０１，８０５の画素列は、図１で見ると
入力１０２に、８０２，８０６の画素列は入力１０３
に、８０３，８０７の画素列は入力１０４に、８０４，
８０８の画素列は入力１０５に入力していく。こうする
ことで、参照領域のＳａのような領域を読み出していく
間に、この参照領域と演算をする必要のある対象ブロッ
クＴ１〜Ｔ４の演算を並行して行っていくことが可能に
なり、領域Ｓａの読み出しは１回で済むことになる。さ
らに参照領域が図８のＳｂに移ると、対象ブロックとし
てはＴ２〜Ｔ５を用いて演算していくことになる。この
場合は、８０９，８０２，８０３，８０４，８１０，８
０６，８０７，８０８の順に与えていくことになる。

【００２７】図１での入力は、８０２〜８０８について
は上記と同じで、８０９，８１０を入力１０２に与えて
いくことになる。以上のような制御をしていくことで、
対象ブロックの水平方向に１行分についてベクトル検出
を行う時に、最大４個の対象ブロックに対する演算を並
行して行うことが可能になり、対応するサーチ範囲の参
照画素の読み出しは各々１回ずつで済むことになる。

【００２８】

【発明の効果】マッチング度を求めるための演算を行う
画素数を間引くことで、従来の構成では、１個のブロッ
クに対する演算を行うのと同じ個数の演算器で、複数の
ブロックに対する演算を並行して進めることが可能にな
る。また、同じ大きさの対象ブロックに対し、従来技術
に比べて広いエリアをサーチ範囲とすることが可能にな
る。さらに、異なる対象ブロックからの演算に使用する
画素の選択を制御することで、従来に比して広いエリア
を対象ブロックとする場合でも、複数の対象ブロックに
対して必要とされるサーチエリアの画素の読み出し回数
を著しく削減することが可能になる。水平方向１行分の
対象ブロックのベクトル検出を行う場合に、サーチ範囲
の参照画素の読み出しは各々１回ずつで済む。また、各
演算ユニットに対象画素を順次与えるシフトレジスタを
巡回的に接続し、このシフトレジスタへの入力をセレク
タで適宜制御することで、対象ブロックの画素の読み出
し回数を削減することができる。また、各演算ユニット
の途中結果を保持するレジスタを巡回的に接続したシフ
トレジスタとすることにより、一つの演算ユニットで複
数のベクトルに対する演算を行わせることができ、演算
ユニットの稼働率を上げることができる。

【図面の簡単な説明】

【図１】本発明の実施形態の演算回路の構成を示すブロ
ック図である。

【図２】図１に示される演算回路の演算ユニットの詳細
図である。

【図３】複数の対象ブロックからの使用する画素の間引
き方を示す図である。

【図４】演算部ＰＥにおけるブロック間の画素演算の動
作を示すタイミング図である。

【図５】参照領域の画素と対象ブロックの画素の関係を
示す図である。

【図６】各演算部ＰＥの担当するサーチ範囲におけるベ
クトル位置を示す図である。

【図７】演算部ＰＥにおけるブロック間の画素演算の動
作を示すタイミング図である。

【図８】本発明の実施形態における隣接する対象ブロッ
クとサーチ範囲を示す図である。

【図９】動画像のフレーム間での動きベクトル検出の概
念を示す図である。

【図１０】従来の動きベクトル検出のハードウェア構成
の一例を示す図である。

【図１１】図１０の従来例の演算ユニットの詳細を示す
図である。

【図１２】従来例でのサーチ範囲と対象ブロックの画素
の関係を示す図である。

【図１３】従来例での演算部ＰＥにおけるのブロック間
の画素演算の動作を示すタイミング図である。

【図１４】従来例で用いられるブロック間の画素演算結
果の合計値ＡＥの最小値検出回路の構成図である。

【図１５】従来例の手法により動きベクトルの検出対象
領域を広げる場合を説明するための図である。

【符号の説明】

１０１，２０１，１００１，１１０１…参照画素入力、
１０２〜１０５，２０２，１００２，１１０２…対象画
素入力、１０６，１０９，２０６…セレクタ、１０７，
１００３…演算ユニット、１０８，１００４…７画素デ
ィレイ、１１０…演算ユニット８個、２０３，１１０３
…レジスタ、２０４，１１０４…絶対差分演算器、２０
５…アキュムレータ、２０７〜２１３，１１０６…ＡＥ
保持用レジスタ、２１４…ＡＥ出力、７０１…最初のＡ
Ｅが求まるタイミング、８０１〜８１０…各対象ブロッ
ク内でマッチング演算に使用する画素列、９０１…対象
ブロックを含むフレーム、９０２…サーチ範囲を含むフ
レーム、９０３…対象ブロック、９０４…サーチ範囲、
９０５…動きベクトル、１１０５…加算器、１４０１…
ＡＥ値入力、１４０２…ベクトル情報入力、１４０３…
比較器、１４０４…最小値保持レジスタ、１４０５…ベ
クトル情報保持レジスタ。

Claims

【特許請求の範囲】

【請求項１】フレームの既定領域に位置するＭ×Ｎ
（Ｍ，Ｎ：自然数）の画素よりなる符号化対象ブロック
と、前記フレームから時間の隔った他のフレームの所定
の領域に位置し、（ａ×Ｍ）×（ｂ×Ｎ）（ａ，ｂ：自
然数）個の候補ブロックを含むサーチ範囲中の該候補ブ
ロックとの対応する画素間の画素値の比較を行って前記
符号化対象ブロックと前記候補ブロック間のマッチング
度を求めることを全ての候補ブロックについて行い、そ
の結果によりマッチング度の高い候補ブロックと符号化
対象ブロックとの関係にもとづいて動きベクトルの検出
を行う動きベクトル検出回路において、前記対応する画
素間の比較を所定単位のブロックで行う際に比較画素を
該単位ブロックの列単位で１／（ａ＋１）に減らすとと
もに、前記候補ブロックの前記マッチング度を演算する
Ｍ×Ｎ個の演算ユニットをＭ×Ｎ個備えて、該Ｍ×Ｎ個
の演算ユニットで（ａ＋１）個の前記候補ブロックに対
する演算を並列に行うようにしたことを特徴とする動き
ベクトル検出回路。
【請求項２】前記符号化対象ブロックにおいて、対応
する画素間の比較が行われる前記所定単位のブロックの
列方向ｉ番目のブロックについては、マッチングに使用
する画素列の位置をｉの（ａ＋１）に対する剰余で定め
るようにしたことを特徴とする請求項１記載の動きベク
トル検出回路。
【請求項３】１列分Ｎ個の前記演算ユニットに対応し
た対象ブロックの画素値を順次与えるためのＮ個のレジ
スタを巡回型に接続するようにしたことを特徴とする請
求項１又は２記載の動きベクトル検出回路。
【請求項４】前記演算ユニットの出力を蓄えるｂ×
（Ｎ−１）個のレジスタを巡回型に接続するようにした
ことを特徴とする請求項１ないし３のいずれかに記載の
動きベクトル検出回路。
【請求項５】前記演算ユニットからの出力を最小値検
出器に入力して、最小値に対応する候補ブロックのフレ
ーム上の位置にもとづいて動きベクトルを検出するよう
にしたことを特徴とする請求項１ないし４のいずれかに
記載の動きベクトル検出回路。