JPH10136029A - Data equalizing device and data equalizing method - Google Patents
Data equalizing device and data equalizing methodInfo
- Publication number
- JPH10136029A JPH10136029A JP8303686A JP30368696A JPH10136029A JP H10136029 A JPH10136029 A JP H10136029A JP 8303686 A JP8303686 A JP 8303686A JP 30368696 A JP30368696 A JP 30368696A JP H10136029 A JPH10136029 A JP H10136029A
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- data
- equalizer
- errors
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【０００１】[0001]
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態（図１〜図６） 発明の効果[Table of Contents] The present invention will be described in the following order. Technical Field to which the Invention pertains Prior Art Problems to be Solved by the Invention Means for Solving the Problems Embodiments of the Invention (FIGS. 1 to 6) Effects of the Invention
【０００２】[0002]
【発明の属する技術分野】本発明はデータ等化装置及び
データ等化方法に関し、例えば入力されるシリアルデイ
ジタルビデオデータの周波数特性を補償するデータ等化
装置及びデータ等化方法に適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data equalization apparatus and a data equalization method, and more particularly, to a data equalization apparatus and a data equalization method suitable for compensating frequency characteristics of input serial digital video data. Things.
【０００３】[0003]
【従来の技術】従来、業務用及び放送局用ビデオ機器等
で使用されているＨＤＴＶ(High Definition Televisio
n)信号のＳＤＩ(Serial Digital Interface)規格とし
て、放送技術開発協議会（ＢＴＡ： Broadcasting Tech
nology Association）によつてBTA S-004 が制定されて
いる。このBTA S-004 において、映像データは各々１０
ビツトで量子化された輝度信号Ｙ及び色差信号ＰB ／Ｐ
R からなり、色差信号ＰB、輝度信号Ｙ、色差信号
ＰR 、輝度信号Ｙの順に時系列的に配列されている。2. Description of the Related Art HDTV (High Definition Televisio) conventionally used in video equipment for business use and broadcasting stations, and the like.
n) Broadcasting Tech (BTA) as the SDI (Serial Digital Interface) standard for signals
BTA S-004 has been enacted by the Nology Association. In this BTA S-004, video data is 10
Luminance signal Y and color difference signals P B / P quantized by bits
R , and are arranged in time series in the order of the color difference signal P B , the luminance signal Y, the color difference signal P R , and the luminance signal Y.
【０００４】このような映像データを伝送する際の伝送
媒体としては一般に同軸ケーブルが用いられているが、
このような伝送路を介したデータ伝送では伝送距離が長
くなるに伴つて信号レベルが減衰する。このためこうし
た伝送路を介したデータ伝送では受信側に等化器を設
け、当該等化器によつて入力データ信号の周波数特性を
補償するようにしている。このとき入力データ信号の減
衰特性は同軸ケーブルのケーブル長に応じて変化するた
め、等化器はそのケーブル長に適した特性を有するもの
でなければならない。[0004] A coaxial cable is generally used as a transmission medium for transmitting such video data.
In data transmission via such a transmission path, the signal level attenuates as the transmission distance increases. Therefore, in data transmission via such a transmission line, an equalizer is provided on the receiving side, and the frequency characteristics of the input data signal are compensated for by the equalizer. At this time, since the attenuation characteristic of the input data signal changes according to the cable length of the coaxial cable, the equalizer must have characteristics suitable for the cable length.
【０００５】すなわち従来のデータ等化装置は入力デー
タ信号中の所定帯域の周波数成分を抽出することにより
同軸ケーブルのケーブル長を検出し、検出したケーブル
長に応じて等化器の周波数特性を制御する制御電圧を得
るようになされている。データ等化装置はこの得られた
制御電圧に基づいて、等化器の周波数特性を所望の特性
に変化させる。このように従来のデータ等化装置では同
軸ケーブルのケーブル長に応じて得られる制御電圧によ
つて、等化器の周波数特性を制御するようにしたことに
より、例えば同軸ケーブルをつなぎ変えたときのような
ケーブル長が変化した場合でも、それに応じて入力デー
タ信号の周波数特性を補償することができる。That is, the conventional data equalizer detects a cable length of a coaxial cable by extracting a frequency component of a predetermined band from an input data signal, and controls a frequency characteristic of the equalizer according to the detected cable length. Control voltage. The data equalizer changes the frequency characteristics of the equalizer to desired characteristics based on the obtained control voltage. As described above, in the conventional data equalizer, the frequency characteristics of the equalizer are controlled by the control voltage obtained according to the cable length of the coaxial cable, so that, for example, when the coaxial cable is reconnected. Even when the cable length changes, the frequency characteristics of the input data signal can be compensated accordingly.
【０００６】[0006]
【発明が解決しようとする課題】ところでかかる構成の
データ等化装置においては、バンドパスフイルタを用い
て所定帯域の周波数成分を抽出することにより、同軸ケ
ーブルのケーブル長を検出するようになされている。こ
のように従来のデータ等化装置は周波数全域の特性から
ケーブル長を検出しているのではなく、ある特定の帯域
の周波数成分のみを抽出してケーブル長を検出している
ため、正確なケーブル長を検出できないという問題があ
る。In a data equalizer having such a configuration, a band length of a coaxial cable is detected by extracting a frequency component in a predetermined band using a bandpass filter. . As described above, the conventional data equalizer does not detect the cable length from the characteristics of the entire frequency band, but extracts the frequency component of a specific band only and detects the cable length. There is a problem that the length cannot be detected.
【０００７】また伝送途中に何らかの原因によつてノイ
ズが発生した場合、バンドパスフイルタは所定帯域の周
波数成分を抽出する際に、ノイズの含まれている周波数
成分を抽出する場合がある。このときも従来のデータ等
化装置では正確なケーブル長を検出できない可能性があ
る。If noise is generated during transmission for some reason, the bandpass filter may extract a frequency component containing noise when extracting a frequency component in a predetermined band. At this time, there is a possibility that the conventional data equalizer cannot detect an accurate cable length.
【０００８】またデータ等化装置内のバンドパスフイル
タは、温度変化の影響を受けやすいため周囲の温度が変
化すると、所望の帯域の周波数成分からずれた帯域の周
波数成分を抽出する場合がある。さらにデータ等化装置
内に設けられている増幅器は、電圧変動の影響を受けや
すいためこの増幅器に供給している電源の電圧が変動す
ると、増幅後の信号レベルが所望の信号レベルからずれ
る場合がある。このように従来のデータ等化装置では外
部環境等の変化に応じて正確なケーブル長を検出するこ
とが困難であり、これにより等化器の周波数特性を正確
に制御できないという問題があつた。Further, the bandpass filter in the data equalizer is susceptible to a change in temperature, so that when the ambient temperature changes, a frequency component in a band shifted from a frequency component in a desired band may be extracted. Furthermore, since the amplifier provided in the data equalizer is easily affected by voltage fluctuations, if the power supply voltage supplied to the amplifier fluctuates, the amplified signal level may deviate from a desired signal level. is there. As described above, it is difficult for the conventional data equalizer to accurately detect the cable length in accordance with a change in the external environment or the like, thereby causing a problem that the frequency characteristics of the equalizer cannot be accurately controlled.
【０００９】本発明は以上の点を考慮してなされたもの
で、等化器の周波数特性を正確に制御することにより、
従来に比して一段と確実なデータ伝送を実現し得るデー
タ等化装置及びデータ等化方法を提案しようとするもの
である。The present invention has been made in view of the above points, and by accurately controlling the frequency characteristics of an equalizer,
An object of the present invention is to propose a data equalization device and a data equalization method capable of realizing more reliable data transmission as compared with the related art.
【００１０】[0010]
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、所定の伝送路を介して入力される
データ信号の周波数特性を補償するデータ等化装置にお
いて、入力される制御電圧に基づいてデータ信号の周波
数特性を補償するデータ等化手段と、データ信号の誤り
数を解析することにより周波数特性を制御する制御電圧
を得、当該制御電圧をデータ等化手段に与えて周波数特
性を制御する制御手段とを設けるようにした。このよう
にデータ信号の誤り数を解析し最適な制御電圧を検出す
るようにしたことにより、この制御電圧に基づいて周波
数特性を制御すれば正確に制御することができる。According to the present invention, there is provided a data equalization apparatus for compensating a frequency characteristic of a data signal input via a predetermined transmission line. Data equalization means for compensating the frequency characteristic of the data signal based on the data signal, and a control voltage for controlling the frequency characteristic by analyzing the number of errors in the data signal, and applying the control voltage to the data equalization means to obtain the frequency characteristic. A control means for controlling is provided. By analyzing the number of errors in the data signal and detecting the optimum control voltage in this manner, accurate control can be achieved by controlling the frequency characteristics based on the control voltage.
【００１１】[0011]
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings.
【００１２】図１において、１は全体としてデータ等化
装置を示し、大きく分けて本線系回路２と制御系回路３
とからなり、同軸ケーブルを介して伝送されてきた入力
データ信号Ｓi を本線系回路２及び制御系回路３にそれ
ぞれ入力する。まず制御系回路３は入力データ信号Ｓi
を解析することにより、本線系回路２を制御する制御電
圧Ｓ１を検出し、当該制御電圧Ｓ１を本線系回路２に送
出する。本線系回路２はこの制御電圧Ｓ１に基づいて入
力データ信号Ｓi の周波数特性を補償し、その結果得ら
れる出力データ信号Ｓo を出力するようになされてい
る。In FIG. 1, reference numeral 1 denotes a data equalizer as a whole, which is roughly divided into a main line circuit 2 and a control circuit 3
Consists of a, respectively input an input data signal S i which it has been transmitted through the coaxial cable to the main line circuit 2 and a control system circuit 3. First, the control system circuit 3 receives the input data signal S i
, The control voltage S1 for controlling the main circuit 2 is detected, and the control voltage S1 is sent to the main circuit 2. Main line circuit 2 compensates for the frequency characteristic of the input data signal S i based on such control voltage S1, and to output the output data signal S o of the resulting.
【００１３】ここで本線系回路２及び制御系回路３につ
いて具体的に説明する。本線系回路２は入力データ信号
Ｓi を本線系等化器４に入力する。本線系等化器４は制
御系回路３のマイクロプロセツサ９がデイジタル／アナ
ログ変換器６を介して出力する制御電圧Ｓ２に基づいて
その周波数特性を変化させた後、入力データ信号Ｓiの
周波数特性を補償し、その結果得られる入力データ信号
Ｓ３をデコーダ５に出力する。デコーダ５は入力データ
信号Ｓ３を映像データ及び音声データ等の出力データ信
号Ｓo にデコードする。Here, the main circuit 2 and the control circuit 3 will be specifically described. The main line circuit 2 inputs the input data signal Si to the main line equalizer 4. After the main line system equalizer 4 changes its frequency characteristics based on the control voltage S2, microprocessor 9 of the control system circuit 3 is output through the digital / analog converter 6, the frequency of the input data signals S i The characteristics are compensated, and the resulting input data signal S3 is output to the decoder 5. The decoder 5 decodes the input data signal S3 into an output data signal So such as video data and audio data.
【００１４】また制御系回路３は入力データ信号Ｓi を
制御系等化器７に入力する。制御系等化器７は、マイク
ロプロセツサ９がデイジタル／アナログ変換器１０を介
して出力する制御電圧Ｓ５に基づいて、その周波数特性
を変化させた後、入力データ信号Ｓi の周波数特性を補
償し、その結果得られる入力データ信号Ｓ６をデコーダ
８に出力する。デコーダ８は、入力データ信号Ｓ６に付
加されている誤り検出符号データに対して、所定のデー
タ処理（例えば垂直パリテイチエツク）を行い、その結
果得られる誤り検出データＳ７をマイクロプロセツサ９
に出力する。The control system circuit 3 inputs the input data signal Si to the control system equalizer 7. Control system equalizer 7, based on a control voltage S5, the microprocessor 9 is output via the digital / analog converter 10, after changing the frequency characteristic, compensating the frequency characteristic of the input data signals S i Then, the resulting input data signal S6 is output to the decoder 8. The decoder 8 performs predetermined data processing (for example, vertical parity check) on the error detection code data added to the input data signal S6, and outputs the resulting error detection data S7 to the microprocessor 9
Output to
【００１５】マイクロプロセツサ９は誤り検出データＳ
７を解析することにより誤り検出総数を得、内蔵されて
いるＲＡＭ(Random Access Memory)を用いて後述するよ
うな所定の処理を行つた後に、制御電圧Ｓ４をデイジタ
ル／アナログ変換器１０に出力する。デイジタル／アナ
ログ変換器１０は制御電圧Ｓ４をデイジタル／アナログ
変換し、その結果得られる制御電圧Ｓ５を制御系等化器
７に出力する。The microprocessor 9 stores the error detection data S
7 is analyzed to obtain the total number of errors detected, and after performing a predetermined process as described later using a built-in RAM (Random Access Memory), the control voltage S4 is output to the digital / analog converter 10. . The digital / analog converter 10 converts the control voltage S4 from digital to analog, and outputs the resulting control voltage S5 to the control system equalizer 7.
【００１６】またマイクロプロセツサ９は制御電圧Ｓ４
を所定の範囲内で変化させ、内蔵されているＲＡＭを用
いて誤り検出総数を解析することにより、誤り検出総数
が最小になるときの制御電圧Ｓ４を検出し、これを制御
電圧Ｓ１として本線系回路２内のデイジタル／アナログ
変換器６に出力する。デイジタル／アナログ変換器６は
この制御電圧Ｓ１をデイジタル／アナログ変換し、その
結果得られる制御電圧Ｓ２を本線系等化器４に出力す
る。The microprocessor 9 controls the control voltage S4
Is changed within a predetermined range, and the total number of error detections is analyzed using the built-in RAM, thereby detecting a control voltage S4 when the total number of error detections is minimized. Output to the digital / analog converter 6 in the circuit 2. The digital / analog converter 6 converts the control voltage S1 from digital to analog, and outputs the resulting control voltage S2 to the main line equalizer 4.
【００１７】ここで周波数特性の補償原理について図２
を用いて説明する。伝送路として用いられる同軸ケーブ
ルは曲線ｂに示すような周波数特性を有しているので、
入力データ信号Ｓi の周波数特性もほぼこの曲線ｂと同
じようになる。制御系等化器７の周波数特性は周波数ｆ
ｌから周波数ｆｈまでの一定帯域について、曲線ａに示
すように、同軸ケーブルの周波数特性の傾きと逆符号の
傾きを有するような減衰特性になつている。これにより
制御系等化器７は入力データ信号Ｓi の周波数特性を周
波数ｆｌから周波数ｆｈまでの帯域について曲線ｃに示
すように平坦化する。さらにこの平坦化された入力デー
タ信号Ｓi は増幅器によつて増幅され、周波数特性が補
償されるようになされている。FIG. 2 shows the principle of compensation of frequency characteristics.
This will be described with reference to FIG. Since the coaxial cable used as the transmission line has a frequency characteristic as shown by the curve b,
Frequency characteristics of the input data signal S i becomes substantially the same way as the curve b. The frequency characteristic of the control system equalizer 7 is frequency f
As shown in a curve a, a constant band from 1 to the frequency fh has an attenuation characteristic having a slope of a frequency characteristic of the coaxial cable and a slope of an opposite sign. Thus, the control system equalizer 7 is flattened as shown in the band for curve c from the frequency fl to the frequency fh frequency characteristic of the input data signal S i. Moreover the planarization input data signal S i is by connexion amplified to the amplifier, it is made so that the frequency characteristic is compensated.
【００１８】ここで制御電圧Ｓ５と制御系等化器７の周
波数特性の関係を図３を用いて説明する。制御系等化器
７は制御電圧Ｓ５の大きさに応じてその周波数特性を周
波数ｆｈまでの帯域について変化させるようになされて
いる。すなわち制御電圧Ｓ５を大きくすると、周波数ｆ
ｈまでの帯域について減衰特性の傾きが小さくなること
により、全体的に減衰量は小さくなる。逆に制御電圧Ｓ
５を小さくすると、周波数ｆｈまでの帯域について減衰
特性の傾きが大きくなることにより、全体的に減衰量は
大きくなる。因みに本線系等化器４は制御系等化器７と
同等の特性を有しており、図２及び図３は本線系等化器
４についてもあてはまる。Here, the relationship between the control voltage S5 and the frequency characteristics of the control system equalizer 7 will be described with reference to FIG. The control system equalizer 7 changes its frequency characteristic in a band up to the frequency fh according to the magnitude of the control voltage S5. That is, when the control voltage S5 is increased, the frequency f
As the slope of the attenuation characteristic decreases in the band up to h, the attenuation amount decreases as a whole. Conversely, the control voltage S
When 5 is reduced, the slope of the attenuation characteristic increases in the band up to the frequency fh, so that the attenuation amount increases as a whole. Incidentally, the mains equalizer 4 has the same characteristics as the control equalizer 7, and FIGS. 2 and 3 also apply to the mains equalizer 4.
【００１９】ここで入力データ信号Ｓi のフオーマツト
構造はBTA S-004 の映像データ系列に準じて形成され、
当該映像データ系列について図４を用いて説明する。映
像データは１０ビツト並列形式の輝度信号Ｙ及び色差信
号ＰB ／ＰR によつて構成され、色差信号ＰB 、輝度信
号Ｙ、色差信号ＰR 、輝度信号Ｙの順に時系列的に配列
されている。この映像データの始めにはタイミング基準
コードＳＡＶ（Startof Active Video ）が置かれると
共に、この映像データより一つ前の映像データの終わ
り、すなわちデイジタルラインの先頭にはタイミング基
準コードＥＡＶ（End of Active Video ）が置かれてい
る。さらにこのタイミング基準コードＥＡＶ及びＳＡＶ
の間にはライン番号データ、誤り検出符号データ、補助
データ／未定義ワードデータが挿入されることにより、
パラレルデイジタルビデオデータが形成される。[0019] the format structure of the input data signals S i, where is formed in accordance with the image data series of BTA S-004,
The video data sequence will be described with reference to FIG. The video data is composed of a luminance signal Y and a color difference signal P B / P R in a 10-bit parallel format, and is arranged in a time series in the order of the color difference signal P B , the luminance signal Y, the color difference signal P R , and the luminance signal Y. ing. A timing reference code SAV (Start of Active Video) is placed at the beginning of the video data, and a timing reference code EAV (End of Active Video) is placed at the end of the video data immediately before this video data, that is, at the head of the digital line. ) Is placed. Further, the timing reference codes EAV and SAV
In between, line number data, error detection code data, auxiliary data / undefined word data are inserted,
Parallel digital video data is formed.
【００２０】このパラレルデイジタルビデオデータは最
下位ビツトＬＳＢ(Least Significant Bit) から順にパ
ラレル／シリアル変換された後、さらにＳ−ＮＲＺＩ(S
crambled-Non Return to Zero Inverse ) 変換され、ビ
ツト伝送速度が1.485[Gbps]のシリアルデイジタルビデ
オデータとして伝送される。このように映像データには
１ライン毎に誤り検出符号データが付加されている。そ
こでデータ等化装置１はこの誤り検出符号データに対し
て所定のデータ処理（例えば垂直パリテイチエツク）を
行うことにより、誤り検出データＳ７を演算するように
なされている。This parallel digital video data is subjected to parallel / serial conversion in order from the least significant bit LSB (Least Significant Bit), and then to S-NRZI (S
crambled-Non Return to Zero Inverse) Converted and transmitted as serial digital video data with a bit transmission rate of 1.485 [Gbps]. As described above, the error detection code data is added to the video data line by line. Therefore, the data equalizer 1 performs predetermined data processing (for example, vertical parity check) on the error detection code data to calculate the error detection data S7.
【００２１】ここで制御系等化器７の制御電圧Ｓ４と誤
り検出総数の関係を図５を用いて説明する。マイクロプ
ロセツサ９が制御電圧Ｓ４を所定の範囲内において下限
値から上限値へ変化させると、これに応じて誤り検出総
数が増減する。そこでマイクロプロセツサ９は図５にお
いて誤り検出総数が最小になるＡ点のときの制御電圧Ｓ
４を調べ、これを制御電圧Ｓ１として本線系等化器４に
送出し入力データ信号Ｓi の周波数特性を補償する。因
みに本線系等化器４は制御系等化器７と同等の特性を有
しており、図５における制御電圧Ｓ４と誤り検出総数の
関係は本線系等化器４についてもあてはまる。Here, the relationship between the control voltage S4 of the control system equalizer 7 and the total number of detected errors will be described with reference to FIG. When the microprocessor 9 changes the control voltage S4 from the lower limit to the upper limit within a predetermined range, the total number of detected errors increases or decreases accordingly. Therefore, the microprocessor 9 controls the control voltage S at the point A where the total number of detected errors is minimized in FIG.
4 examined, which was sent to the main line equalizer 4 as a control voltage S1, compensating for the frequency characteristic of the input data signal S i. Incidentally, the main line equalizer 4 has the same characteristics as the control system equalizer 7, and the relationship between the control voltage S4 and the total number of detected errors in FIG.
【００２２】ここでデータ等化方法について図６に示す
フローチヤートを用いて説明する。まずステツプＳＰ１
から入つたステツプＳＰ２において、マイクロプロセツ
サ９は誤り検出総数を所定の初期値に設定し、これをＲ
ＡＭに記憶することにより、当該誤り検出総数の初期化
を行う。因みに、後述するようにステツプＳＰ５におい
て誤り検出総数の比較をしているので、この初期値とし
ては極めて高い値に設定されている。ステツプＳＰ３に
おいて、マイクロプロセツサ９は制御系等化器７に送出
する制御電圧Ｓ４を所定の下限値に設定し、これをＲＡ
Ｍに記憶することにより初期化を行う。Here, the data equalization method will be described with reference to the flowchart shown in FIG. First step SP1
In step SP2, the microprocessor 9 sets the total number of error detections to a predetermined initial value, and sets this to R
By storing in the AM, the error detection total number is initialized. Incidentally, since the total number of detected errors is compared in step SP5 as described later, the initial value is set to an extremely high value. At step SP3, the microprocessor 9 sets the control voltage S4 to be sent to the control system equalizer 7 to a predetermined lower limit, and sets this to the RA.
Initialization is performed by storing in M.
【００２３】ステツプＳＰ４において、マイクロプロセ
ツサ９は制御電圧Ｓ４を一定時間固定し誤り検出総数を
カウントする。ステツプＳＰ５において、マイクロプロ
セツサ９はカウントされた誤り検出総数をＲＡＭに記憶
されている誤り検出総数と比較する。ステツプＳＰ６に
おいて、マイクロプロセツサ９はカウントされた誤り検
出総数がＲＡＭに記憶されている誤り検出総数より少な
いか否か判定する。その結果、カウントされた誤り検出
総数がＲＡＭに記憶されている誤り検出総数より少ない
と判定された場合にはマイクロプロセツサ９はステツプ
ＳＰ７に移行し、少なくないと判定された場合にはステ
ツプＳＰ８に移行する。In step SP4, the microprocessor 9 fixes the control voltage S4 for a fixed time and counts the total number of error detections. In step SP5, the microprocessor 9 compares the counted total number of detected errors with the total number of detected errors stored in the RAM. At step SP6, the microprocessor 9 determines whether the counted total number of detected errors is smaller than the total number of detected errors stored in the RAM. As a result, when it is determined that the total number of detected errors is smaller than the total number of detected errors stored in the RAM, the microprocessor 9 proceeds to step SP7, and when it is determined that the number is not small, step SP8. Move to
【００２４】ステツプＳＰ７において、マイクロプロセ
ツサ９はＲＡＭに記憶されている誤り検出総数及び制御
電圧を、カウントされた誤り検出総数及びそのときの制
御電圧Ｓ４に書き換えることにより、ＲＡＭに記憶され
ているデータを更新する。ステツプＳＰ８において、マ
イクロプロセツサ９は制御電圧Ｓ４が予め設定されてい
る所定の上限値になつたか否か判定する。その結果、制
御電圧Ｓ４が予め設定されている所定の上限値になつて
いないと判定された場合にはマイクロプロセツサ９はス
テツプＳＰ９に移行し、上限値になつたと判定された場
合にはステツプＳＰ１０に移行する。At step SP7, the microprocessor 9 rewrites the total number of detected errors and the control voltage stored in the RAM with the total number of detected errors and the control voltage S4 at that time, thereby storing the data in the RAM. Update data. At step SP8, the microprocessor 9 determines whether or not the control voltage S4 has reached a predetermined upper limit value. As a result, when it is determined that the control voltage S4 has not reached the predetermined upper limit value, the microprocessor 9 proceeds to step SP9, and when it is determined that the control voltage S4 has reached the upper limit value, it proceeds to step SP9. Move to SP10.
【００２５】ステツプＳＰ９において、マイクロプロセ
ツサ９は制御系等化器７に送出する制御電圧Ｓ４を１ス
テツプ分上昇させる。この処理が終わると次にステツプ
ＳＰ４に戻つて動作を繰り返す。一方、ステツプＳＰ１
０において、マイクロプロセツサ９はＲＡＭに記憶され
ている誤り検出総数が最小のときの制御電圧Ｓ４を、本
線系回路２に送出する制御電圧Ｓ１として、デイジタル
／アナログ変換器６を介して本線系等化器４に出力す
る。これを受けて本線系等化器４はその周波数特性を変
化させた後、入力データ信号Ｓi の周波数特性を補償す
る。この処理が終わると次にステツプＳＰ２に戻つて動
作を繰り返す。At step SP9, the microprocessor 9 increases the control voltage S4 sent to the control system equalizer 7 by one step. When this process ends, the process returns to step SP4 to repeat the operation. On the other hand, step SP1
At 0, the microprocessor 9 uses the control voltage S4 stored in the RAM when the total number of detected errors is the minimum as the control voltage S1 to be sent to the main line circuit 2 via the digital / analog converter 6 to the main line system. Output to the equalizer 4. The main-line equalizer 4 receives this after changing its frequency characteristic, to compensate for the frequency characteristic of the input data signal S i. When this process ends, the process returns to step SP2 to repeat the operation.
【００２６】以上の構成において、データ等化装置１は
同軸ケーブルを伝送されてきた入力データ信号Ｓi を本
線系回路２及び制御系回路３に入力する。制御系回路３
は制御電圧Ｓ４を所定の範囲内で変化させてそのときの
誤り数を解析することにより、誤り数が最小になるとき
の制御電圧Ｓ４を検出し、これを制御電圧Ｓ１として本
線系等化器４に出力する。本線系等化器４はこの制御電
圧Ｓ１に基づいて周波数特性を変化させた後、入力デー
タ信号Ｓi の周波数特性を補償する。[0026] In the above configuration, the data equalizer 1 inputs the input data signal S i which has been transmitted to the coaxial cable to the main line circuit 2 and a control system circuit 3. Control system circuit 3
Detects the control voltage S4 at which the number of errors is minimized by changing the control voltage S4 within a predetermined range, and detects the control voltage S4 when the number of errors is minimized, and uses the detected control voltage S1 as the control voltage S1. 4 is output. After changing the frequency characteristics on the basis of the control voltage S1 is main-line equalizer 4, to compensate for the frequency characteristic of the input data signal S i.
【００２７】このようにして制御系回路３は制御電圧Ｓ
４を変化させて誤り数を解析し、誤り数が最小のときの
制御電圧Ｓ４を制御電圧Ｓ１として本線系等化器４に送
出するようにしたことにより、この制御電圧Ｓ１に基づ
いて本線系等化器４の周波数特性を正確に制御し得る。
従つて入力データ信号Ｓi の周波数特性を最適な状態に
補償し、確実なデータ伝送がなされる。As described above, the control system circuit 3 applies the control voltage S
4 is changed to analyze the number of errors, and the control voltage S4 when the number of errors is minimum is sent to the main line equalizer 4 as the control voltage S1. The frequency characteristics of the equalizer 4 can be accurately controlled.
To compensate for the frequency characteristics of the slave connexion input data signal S i to the optimum state, reliable data transmission is made.
【００２８】また制御系回路３は本線系回路２と並列に
設けられ、当該制御系回路３において最適な制御電圧Ｓ
４を検出するようにしたことにより、制御電圧Ｓ４を変
化させて誤り数が増減しても、本線系回路２の出力デー
タ信号Ｓo に影響を及ぼすことなく安定した出力データ
信号Ｓo を得ることができ、従つて本線系回路２を常に
安定した状態に保つことができる。The control system circuit 3 is provided in parallel with the main circuit system 2, and an optimum control voltage S
4, a stable output data signal So is obtained without affecting the output data signal So of the main line circuit 2 even if the number of errors increases or decreases by changing the control voltage S4. Therefore, the main line circuit 2 can always be kept in a stable state.
【００２９】さらに制御系回路３は制御電圧Ｓ４を変化
させて誤り数を解析し、誤り数が最小になる制御電圧Ｓ
４を繰り返し検出するようにしたことにより、温度変化
や電圧変動等の外部環境が変動した場合でも、その変動
に追従して常に最適な制御電圧Ｓ４を得ることができ
る。従つてこの制御電圧Ｓ４を制御電圧Ｓ１として本線
系等化器４に繰り返し送出すれば、常に本線系等化器４
の周波数特性を正確に制御することができる。Further, the control system circuit 3 analyzes the number of errors by changing the control voltage S4, and determines the control voltage S at which the number of errors is minimized.
By repeatedly detecting No. 4, even if the external environment changes due to a temperature change or a voltage change, an optimum control voltage S4 can always be obtained by following the change. Therefore, if the control voltage S4 is repeatedly sent to the mains equalizer 4 as the control voltage S1, the mains equalizer 4 is always output.
Can be accurately controlled.
【００３０】以上の構成によれば、入力データ信号Ｓi
の誤り数を解析し最適な制御電圧Ｓ１を検出するように
したことにより、この制御電圧Ｓ１に基づいて周波数特
性を正確に制御し得、かくして従来に比して一段と確実
なデータ伝送を実現できる。According to the above configuration, the input data signal S i
By analyzing the number of errors and detecting the optimum control voltage S1, the frequency characteristic can be accurately controlled based on the control voltage S1, and thus more reliable data transmission can be realized as compared with the conventional case. .
【００３１】なお上述の実施例においては、本発明をＨ
ＤＴＶ信号のＳＤＩ規格としてＢＴＡによつて制定され
ているBTA S-004 に適用した場合について述べたが、本
発明はこれに限らず、入力データ信号Ｓi に誤り検出符
号データが挿入されていれば例えばアメリカのＳＭＰＴ
Ｅ(Society of Motion Picture and Television Engine
ers)によつて制定されているSMPTE 259Mに本発明を適用
しても上述の場合と同様の効果を得ることができる。In the embodiment described above, the present invention
It has dealt with the case of applying the BTA S-004 which is by connexion enacted in BTA as SDI standard DTV signal, the present invention is not limited to this, if is inserted an error detection code data to the input data signal S i For example, American SMPT
E (Society of Motion Picture and Television Engine
Even if the present invention is applied to SMPTE 259M established by ers), the same effects as in the above case can be obtained.
【００３２】また上述の実施例においては、本発明をシ
リアルデイジタルビデオデータ伝送に適用した場合につ
いて述べたが、本発明はこれに限らず、シリアルデータ
通信に本発明を適用しても上述の場合と同様の効果を得
ることができる。In the above-described embodiment, the case where the present invention is applied to serial digital video data transmission has been described. However, the present invention is not limited to this. The same effect as described above can be obtained.
【００３３】また上述の実施例においては、伝送媒体と
して同軸ケーブルを用いた場合について述べたが、本発
明はこれに限らず、例えば電話線等の同軸ケーブル以外
の伝送媒体を用いても上述の場合と同様の効果を得るこ
とができる。In the above-described embodiment, the case where a coaxial cable is used as a transmission medium has been described. However, the present invention is not limited to this. The same effect as in the case can be obtained.
【００３４】また上述の実施例においては、制御電圧Ｓ
４を所定の範囲内において下限値から上限値へステツプ
変化させた場合について述べたが、本発明はこれに限ら
ず、制御電圧Ｓ４を所定の範囲内において上限値から下
限値へステツプ変化させても上述の場合と同様の効果を
得ることができる。In the above embodiment, the control voltage S
4 has been described as being stepped from the lower limit to the upper limit within a predetermined range. However, the present invention is not limited to this, and the control voltage S4 may be stepped from the upper limit to the lower limit within a predetermined range. Can obtain the same effect as the above case.
【００３５】また上述の実施例においては、制御電圧Ｓ
４を所定の範囲内において下限値から上限値までステツ
プ変化させて誤り数を解析した場合について述べたが、
本発明はこれに限らず、制御電圧をＳ４を下限値から上
限値へ変化させた後、誤り数が最小になつたときの制御
電圧Ｓ４の前後１ステツプ分、すなわち２ステツプ分を
さらに細かくステツプ変化させ誤り数を解析するように
すれば、さらに正確な制御電圧Ｓ４を検出することがで
きる。In the above embodiment, the control voltage S
4 has been described in which the number of errors is analyzed by changing the step from a lower limit to an upper limit within a predetermined range.
The present invention is not limited to this. After changing the control voltage S4 from the lower limit value to the upper limit value, one step before or after the control voltage S4 when the number of errors is minimized, that is, two steps, is further finely divided. If the number of errors is changed and the number of errors is analyzed, a more accurate control voltage S4 can be detected.
【００３６】また上述の実施例においては、マイクロプ
ロセツサ９を用いて誤り数が最小になる制御電圧Ｓ４を
検出した場合について述べたが、本発明はこれに限ら
ず、制御電圧Ｓ４をステツプ変化させて誤り数を解析
し、誤り数が最小になる制御電圧Ｓ４を検出するような
検出手段であれば良い。In the above-described embodiment, the case where the control voltage S4 that minimizes the number of errors is detected by using the microprocessor 9 has been described. However, the present invention is not limited to this. Any means may be used as long as the detection means analyzes the number of errors and detects the control voltage S4 at which the number of errors is minimized.
【００３７】さらに上述の実施例においては、制御系回
路３を用いて本線系回路２を制御した場合について述べ
たが、本発明はこれに限らず、入力データ信号Ｓi の誤
り数を解析することにより本線系回路２を制御する制御
電圧Ｓ１を検出するような制御手段であれば良い。[0037] In yet above embodiment has dealt with the case of controlling the main system circuit 2 with a control system circuit 3, the present invention is not limited thereto, analyzing the number of errors of the input data signal S i Thus, any control means that detects the control voltage S1 for controlling the main circuit 2 may be used.
【００３８】[0038]
【発明の効果】上述のように本発明によれば、入力デー
タ信号の誤り数を解析し最適な制御電圧を検出するよう
にしたことにより、この制御電圧に基づいて周波数特性
を正確に制御し得、かくして従来に比して一段と確実な
データ伝送を実現できる。As described above, according to the present invention, by analyzing the number of errors in the input data signal and detecting the optimum control voltage, the frequency characteristics can be accurately controlled based on the control voltage. Thus, more reliable data transmission can be realized as compared with the related art.
【図１】本発明の一実施例によるデータ等化装置の構成
を示すブロツク図である。FIG. 1 is a block diagram showing a configuration of a data equalization apparatus according to one embodiment of the present invention.
【図２】周波数特性の補償原理を示す略線図である。FIG. 2 is a schematic diagram illustrating a principle of compensation of frequency characteristics.
【図３】制御電圧と周波数特性の関係を示す略線図であ
る。FIG. 3 is a schematic diagram illustrating a relationship between a control voltage and a frequency characteristic.
【図４】映像データ系列を示す略線図である。FIG. 4 is a schematic diagram illustrating a video data sequence.
【図５】制御電圧と誤り検出総数の関係を示す略線図で
ある。FIG. 5 is a schematic diagram illustrating a relationship between a control voltage and the total number of detected errors.
【図６】データ等化方法を示すフローチヤートである。FIG. 6 is a flowchart showing a data equalization method.
１……データ等化装置、２……本線系回路、３……制御
系回路、４……本線系等化器、５……デコーダ、７……
制御系等化器、８……デコーダ、９……マイクロプロセ
ツサ。DESCRIPTION OF SYMBOLS 1 ... Data equalization apparatus, 2 ... Main line system circuit, 3 ... Control system circuit, 4 ... Main line system equalizer, 5 ... Decoder, 7 ...
Control system equalizer, 8... Decoder, 9... Microprocessor.
Claims (4)
号の周波数特性を補償するデータ等化装置において、 入力される制御電圧に基づいて上記データ信号の周波数
特性を補償するデータ等化手段と、 上記データ信号の誤り数を解析することにより周波数特
性を制御する制御電圧を得、当該制御電圧を上記データ
等化手段に与えて周波数特性を制御する制御手段とを具
えることを特徴とするデータ等化装置。1. A data equalizer for compensating frequency characteristics of a data signal input via a predetermined transmission line, wherein the data equalizer compensates the frequency characteristics of the data signal based on an input control voltage. And a control means for obtaining a control voltage for controlling frequency characteristics by analyzing the number of errors in the data signal, and providing the control voltage to the data equalizing means to control the frequency characteristics. Data equalizer.
特性を補償する制御電圧検出用等化手段と、 上記制御電圧検出用等化手段の制御電圧を所定の範囲内
で変化させながら、当該制御電圧検出用等化手段から出
力される上記データ信号の誤り数を解析することによ
り、誤り数が最小になるような上記制御電圧を検出する
検出手段とを具えることを特徴とする請求項１に記載の
データ等化装置。2. The control means according to claim 1, wherein said control means comprises a control voltage detecting equalizing means for compensating a frequency characteristic of said data signal based on an input control voltage, and a control voltage of said control voltage detecting equalizing means. Detecting means for detecting the control voltage such that the number of errors is minimized by analyzing the number of errors in the data signal output from the control voltage detecting equalizing means while changing within the range. 2. The data equalizer according to claim 1, wherein the data is equalized.
号の周波数特性を補償するデータ等化方法において、 上記データ信号の誤り数を解析することにより最適な制
御電圧を得、当該制御電圧でデータ等化手段の周波数特
性を制御することを特徴とするデータ等化方法。3. A data equalization method for compensating a frequency characteristic of a data signal input via a predetermined transmission line, wherein an optimum control voltage is obtained by analyzing the number of errors in the data signal. Controlling a frequency characteristic of the data equalization means by using the method.
の範囲内で変化させながら、当該制御電圧検出用等化手
段から出力される上記データ信号の誤り数を解析するこ
とにより、誤り数が最小になるような上記制御電圧を検
出することを特徴とする請求項３に記載のデータ等化方
法。4. The method according to claim 1, wherein the number of errors in the data signal output from the control voltage detection equalization means is analyzed while changing the control voltage of the control voltage detection equalization means within a predetermined range. 4. The data equalizing method according to claim 3, wherein the control voltage that minimizes the number is detected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8303686A JPH10136029A (en) | 1996-10-29 | 1996-10-29 | Data equalizing device and data equalizing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8303686A JPH10136029A (en) | 1996-10-29 | 1996-10-29 | Data equalizing device and data equalizing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10136029A true JPH10136029A (en) | 1998-05-22 |
Family
ID=17924025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8303686A Pending JPH10136029A (en) | 1996-10-29 | 1996-10-29 | Data equalizing device and data equalizing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10136029A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007069450A1 (en) * | 2005-12-14 | 2009-05-21 | 日本電気株式会社 | Digital communication system, indoor device and outdoor device |
-
1996
- 1996-10-29 JP JP8303686A patent/JPH10136029A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007069450A1 (en) * | 2005-12-14 | 2009-05-21 | 日本電気株式会社 | Digital communication system, indoor device and outdoor device |
| JP4661870B2 (en) * | 2005-12-14 | 2011-03-30 | 日本電気株式会社 | Digital communication system, indoor device and outdoor device |
| US8295392B2 (en) | 2005-12-14 | 2012-10-23 | Nec Corporation | Digital communication system, indoor unit, and outdoor unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844629A (en) | Digital-to-analog video encoder with novel equalization | |
| US5796778A (en) | Receiver circuit having adaptive equalizer with characteristics determined by signal envelope measurement and method therefor | |
| US6915263B1 (en) | Digital audio decoder having error concealment using a dynamic recovery delay and frame repeating and also having fast audio muting capabilities | |
| US20070220561A1 (en) | Multiple path audio video synchronization | |
| KR970702617A (en) | Blind equalizer for a vestigial sideband signal | |
| US7327792B2 (en) | Digital video system and control method thereof | |
| US5199030A (en) | Digital signal transmission device | |
| US8249139B2 (en) | Apparatus for data receiving and method for adjusting the same in real time | |
| JPH10136029A (en) | Data equalizing device and data equalizing method | |
| JPS6390982A (en) | Apparatus for weighing conversion factors of conversion coding | |
| US5402444A (en) | Synchronous data interface circuit and method of equalizing synchronous digital data therefor | |
| JP2001502483A (en) | Receiver for adjusting sync level in VSB system | |
| US7155121B2 (en) | Method and apparatus for providing controlled impairments to an optical transport system | |
| CN101350900A (en) | Signal processing apparatus for applying AVC to delayed signals and a method thereof | |
| US7130265B1 (en) | Data multiplexing device and data multiplexing method, and data transmitter | |
| KR20000057102A (en) | Method of transmitting and receiving data, electronic apparatus, and medium for supplying a data-transmitting/receiving program | |
| KR20000060296A (en) | Transmit-receive apparatus using variable sampling frequency | |
| US5319458A (en) | Method and circuit for generating an adaptive constant for band compression of video signals | |
| CN100423564C (en) | Receiver apparatus and information recording/outputting apparatus | |
| KR20000009548U (en) | Audio data playback device of digital television | |
| US5038221A (en) | Luminance encoded digital audio system | |
| US4598315A (en) | Signal processing apparatus and method of operating such apparatus | |
| JPH05153424A (en) | High-definition television signal processor | |
| JPH0315395B2 (en) | ||
| KR101452246B1 (en) | Digital tuner |