JPH10135429A - Thermodynamically stable layer of semiconductor device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a capacitor improved in thermodynamic stability by selecting a conductive layer and an insulating layer contg. a common element and not reacting with each other at desired temp. and depositing them in contact with each other. SOLUTION: A substrate support 112 is heated up to desired treating temp. within a range of 200 to 600 deg.C by an internal resistance coil or infrared lamp, a vacuum pump 140 evacuates a chamber 111 down to desired process pressure in a range of 0.1-100Torr, Ta pentoxide(dimethylamide) is fed in the chamber 111, together with a carrier gas, and a computer 139 operates NC air valves 124d, 126d, 128d and other gas feed valves. Ta pentoxide(dimethylamide) contacts the heated substrate 114 and decomposes to deposit a Ta nitride electrode layer, thereby defining a third electrode layer. Thus a capacitor and other semiconductor structure immune to bad influence of the annealing and other high temp. treatment are obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の背景】BACKGROUND OF THE INVENTION

発明の分野 この発明は、半導体デバイスにおける構造体の製造の改
良に関する。より詳細には、本発明は、半導体デバイス
の層間での界面反応を減少させることにより、その熱力
学的安定性及び高温耐性を改良することに関する。The present invention relates to improvements in the manufacture of structures in semiconductor devices. More particularly, the present invention relates to improving the thermodynamic stability and high temperature resistance of semiconductor devices by reducing interfacial reactions between layers.

【０００２】背景 ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のよ
うな半導体デバイスの製造には、様々な材料からなる層
を半導体ウェーハ上に堆積することが必要である。堆積
される典型的な材料には、シリコン、二酸化シリコン、
チタン、窒化チタン及び五酸化タンタルがある。BACKGROUND The fabrication of semiconductor devices such as dynamic random access memories (DRAMs) requires that layers of various materials be deposited on semiconductor wafers. Typical materials that are deposited include silicon, silicon dioxide,
There are titanium, titanium nitride and tantalum pentoxide.

【０００３】一般的なＤＲＡＭの設計では、ウェーハ上
にコンデンサ構造体を作ることが必要である。このコン
デンサは、電極層、非導電性の誘電体層、及びこの誘電
体層に対し拡散障壁としても機能する別の電極層を堆積
することで形成されるのが一般的である。例えば、第１
の電極層は多結晶シリコン（「ポリシリコン」、又は
「ポリ−Ｓｉ」）でよく、誘電体層は二酸化シリコン
（ＳｉＯ₂）又は窒化シリコン（Ｓｉ₃Ｎ₄）でよく、第
２の電極層はポリシリコン又はアルミニウムでよい。コ
ンデンサ構造体層を堆積した後は、更に堆積やアニーリ
ングなどの他のウェーハ処理操作が行われてもよい。[0003] In a typical DRAM design, it is necessary to make a capacitor structure on the wafer. This capacitor is typically formed by depositing an electrode layer, a non-conductive dielectric layer, and another electrode layer that also functions as a diffusion barrier to the dielectric layer. For example, the first
Electrode layer is polycrystalline silicon ( "polysilicon" or "poly -Si") may be a dielectric layer may be a silicon dioxide (SiO ₂₎ or silicon nitride (Si ₃ N _4), the second electrode layer May be polysilicon or aluminum. After depositing the capacitor structure layer, other wafer processing operations such as further deposition and annealing may be performed.

【０００４】集積度及びチップ密度の高レベル化を達成
するように絶えず推し進める中、半導体デバイスの特徴
サイズ（feature size）は減少してきている。従って、
誘電体の面積及び厚さを最小化するために高誘電率及び
高絶縁耐力をもった誘電体を用いるのが望ましい。従っ
て、適切な誘電体として、五酸化タンタル（Ｔａ
₂Ｏ₅）、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃（ＰＺＴともいう）及
び（Ｂａ、Ｓｒ）ＴｉＯ₃（ＢＳＴともいう）のような
材料が見出されている。ポリシリコン電極層、五酸化タ
ンタル誘電体層、及び拡散障壁としても機能する窒化チ
タン（ＴｉＮ）電極層からなるコンデンサが開発されて
いる。これらのコンデンサは、物理的には小さいが、従
来のコンデンサと同じキャパシタンスを生成することが
できる。[0004] As we continue to push for higher levels of integration and chip density, the feature size of semiconductor devices is decreasing. Therefore,
It is desirable to use a dielectric with a high dielectric constant and a high dielectric strength to minimize the area and thickness of the dielectric. Therefore, tantalum pentoxide (Ta) is a suitable dielectric.
Materials such as ₂ O ₅ ), Pb (Zr, Ti) O ₃ (also called PZT) and (Ba, Sr) TiO ₃ (also called BST) have been found. Capacitors have been developed that include a polysilicon electrode layer, a tantalum pentoxide dielectric layer, and a titanium nitride (TiN) electrode layer that also functions as a diffusion barrier. These capacitors are physically small, but can produce the same capacitance as conventional capacitors.

【０００５】しかし、チップ密度が増加して半導体デバ
イスが縮小するにつれて、製造品質が一層重要となる。
特に、堆積膜の組成、構造及び安定性は、デバイスの所
望の電気的特性、信頼性及び性能を得るために慎重に制
御されなければならない。デバイスは、小さくなるにつ
れて欠陥の影響が大きくなり、かつては許容範囲内と見
なされた欠陥が今では致命的となるおそれがある。However, as chip density increases and semiconductor devices shrink, manufacturing quality becomes more important.
In particular, the composition, structure and stability of the deposited film must be carefully controlled to obtain the desired electrical properties, reliability and performance of the device. As devices become smaller, the effect of defects becomes greater, and defects once considered acceptable can now be catastrophic.

【０００６】従って、ＤＲＡＭのような半導体デバイス
においてはコンデンサの品質及び安定性が慎重に制御さ
れなければならない。高い生産歩留まりを達成すべき場
合、これらの要素は不可欠となる。Therefore, in semiconductor devices such as DRAM, the quality and stability of capacitors must be carefully controlled. These factors are essential if high production yields are to be achieved.

【０００７】コンデンサの製造は、基板としてのシリコ
ンウェーハに始まるのが一般的であるが、この基板上に
は予め別の層が堆積されていてもよい。摂氏６００度ま
で加熱された低圧の化学気相成長（ＣＶＤ）チャンバ内
にはシラン（ＳｉＨ₄）が導入される。このシランは、
分解してウェーハ上にポリシリコンを堆積させると共に
水素（Ｈ₂）ガスを放出する。純シランを用いてもよ
く、又は窒素（Ｎ₂）ガスのようなキャリヤガスを用い
てもよい。このポリシリコンは、拡散又はイオン注入に
よってドープしてもよく、又はその堆積中にホスフィン
（ＰＨ₃）、アルシン（ＡｓＨ₃）又はジボラン（Ｂ
₂Ｈ₆）のようなドーピングガスを添加することでドーピ
ングしてもよい。The manufacture of a capacitor generally starts with a silicon wafer as a substrate, but another layer may be previously deposited on the substrate. Silane (SiH ₄ ) is introduced into a low pressure chemical vapor deposition (CVD) chamber heated to 600 degrees Celsius. This silane is
Decompose to deposit polysilicon on the wafer and release hydrogen (H ₂ ) gas. Pure silane may be used, or a carrier gas such as nitrogen (N ₂ ) gas may be used. This polysilicon may be doped by diffusion or ion implantation, or phosphine (PH ₃ ), arsine (AsH ₃ ) or diborane (B
Doping may be performed by adding a doping gas such as ₂ H ₆ ).

【０００８】このポリシリコン上には、所望のマスキン
グ又はエッチング操作が行われた後に、五酸化タンタル
誘電体層が堆積される。この堆積ガスはペンタキス（エ
トキソ）タンタルであり、その化学式はＴａ（ＯＣ
₂Ｈ₅）₅である。このガスは、摂氏４００〜５００度で
分解して基板上に五酸化タンタルを堆積させ、その後基
板は炉内アニーリングされて堆積層中に存在する炭化水
素を除去する。After the desired masking or etching operation has been performed on the polysilicon, a tantalum pentoxide dielectric layer is deposited. This deposition gas is pentakis (ethoxy) tantalum, and its chemical formula is Ta (OC
₂ H ₅₎ is _5. This gas decomposes at 400-500 degrees Celsius to deposit tantalum pentoxide on the substrate, after which the substrate is annealed in a furnace to remove hydrocarbons present in the deposited layer.

【０００９】次いで、この誘電体層の上部には、後述す
るテトラキス（ジメチルアミド）チタンの熱分解によっ
て窒化チタン電極層が堆積される。または、窒化チタン
は、摂氏約５００度で四塩化チタン（ＴｉＣｌ₄）及び
アンモニア（ＮＨ₃）を反応させることで堆積してもよ
い。Next, a titanium nitride electrode layer is deposited on the dielectric layer by thermal decomposition of tetrakis (dimethylamido) titanium described later. Alternatively, titanium nitride may be deposited by reacting titanium tetrachloride (TiCl ₄ ) and ammonia (NH ₃ ) at about 500 degrees Celsius.

【００１０】窒化チタンは、半導体デバイスの製造にお
いて、特に、シリコンウェーハのような半導体基板と、
コンタクトが作られる導電層との間の障壁層として有用
であることが分かっている。例えば、窒化チタンからな
る薄い障壁層がシリコンウェーハの選択領域上に堆積さ
れ、その上に導電性金属層が堆積される。この窒化チタ
ン障壁層は、シリコン層と金属層との間の接触及び拡散
を防止する。更に、窒化チタン障壁層は、タングステン
堆積工程に用いる六フッ化タングステン（ＷＦ₆）のよ
うな気相種に対し化学的に優れた障壁となる。また、窒
化チタンは、バルク抵抗が小さく、導電層と優れたオー
ム接触を形成しかつ導電性金属層及び絶縁層に良好に接
着するため有用である。[0010] Titanium nitride is used in the manufacture of semiconductor devices, especially for semiconductor substrates such as silicon wafers,
It has been found to be useful as a barrier layer between the conductive layer where the contact is made. For example, a thin barrier layer of titanium nitride is deposited on selected areas of a silicon wafer, on which a conductive metal layer is deposited. The titanium nitride barrier layer prevents contact and diffusion between the silicon and metal layers. Further, the titanium nitride barrier layer provides a chemically superior barrier to gas phase species such as tungsten hexafluoride (WF ₆ ) used in the tungsten deposition process. Titanium nitride is useful because it has a low bulk resistance, forms excellent ohmic contact with the conductive layer, and adheres well to the conductive metal layer and the insulating layer.

【００１１】窒化チタン膜は、ＣＶＤプロセスによって
形成され、Ｔｉ（ＮＲ₂）₄（ここで、Ｒはアルキル基で
ある）ような有機金属チタン化合物、即ちテトラキス
（ジアルキルアミド）チタンを出発原料とするのが一般
的である。例えば、化学式がＴｉ（Ｎ（ＣＨ₃）₂）₄の
テトラキス（ジメチルアミド）チタン（ＴＤＭＡＴ）を
用いるのが一般的である。この化合物は、約０．１ない
し１００Ｔｏｒｒの真空圧下において２００℃〜６００
℃の比較的低温で容易に分解し、下地となる基板の形状
にほぼ合致した状態で窒化チタンを堆積させる。従っ
て、ＴＤＭＡＴは、２５℃〜６００℃の温度で０．１な
いし７６０Ｔｏｒｒの範囲の圧力のＣＶＤチャンバ内で
熱分解によって窒化チタンを堆積させるのに適してい
る。ＴＤＭＡＴを処理チャンバ内に導入するのに、水
素、ヘリウム、アルゴン又は窒素のようなキャリヤガス
が用いられる。ＴＤＭＡＴを含有する前駆体ガスは、２
００℃〜６００℃まで加熱され、加熱された基板に向け
られて、この基板で分解して窒化チタンを堆積させる。The titanium nitride film is formed by a CVD process, and uses an organometallic titanium compound such as Ti (NR ₂ ) ₄ (where R is an alkyl group), ie, tetrakis (dialkylamide) titanium as a starting material. It is common. For example, it is common to use tetrakis (dimethylamido) titanium (TDMAT) having a chemical formula of Ti (N (CH ₃ ) ₂ ) ₄ . This compound is prepared at 200 ° C. to 600 ° C. under a vacuum pressure of about 0.1 to 100 Torr
Decomposes easily at a relatively low temperature of ℃, and deposits titanium nitride in a state almost conforming to the shape of the substrate as a base. Therefore, TDMAT is suitable for depositing titanium nitride by pyrolysis in a CVD chamber at a temperature between 25 ° C. and 600 ° C. and a pressure in the range of 0.1 to 760 Torr. A carrier gas such as hydrogen, helium, argon or nitrogen is used to introduce TDMAT into the processing chamber. The precursor gas containing TDMAT is 2
Heated to 00-600 ° C. and directed to the heated substrate where it decomposes and deposits titanium nitride.

【００１２】窒化チタンは、その有用な特性のために、
ＤＲＡＭのコンデンサの電極材料として広く選ばれ、試
験されてきた。しかし、一般的に摂氏８００度付近の高
温を伴うアニーリング条件下においては、ＴｉＮ−Ｔａ
₂Ｏ₅コンデンサが不安定となることが分かっている。ア
ニーリングするとキャパシタンスが設計値から外れ、結
果としてデバイスの性能及び信頼性が低下することが分
かっている。[0012] Titanium nitride, because of its useful properties,
It has been widely selected and tested as an electrode material for DRAM capacitors. However, under annealing conditions involving high temperatures, typically around 800 degrees Celsius, TiN-Ta
_It has been found that the ₂ O ₅ capacitor becomes unstable. It has been found that annealing causes the capacitance to deviate from its design value, resulting in reduced device performance and reliability.

【００１３】従って、アニーリングや他の高温処理によ
って悪影響を受けることのない改良されたコンデンサ及
び他の半導体構造体が必要とされている。Therefore, there is a need for improved capacitors and other semiconductor structures that are not adversely affected by annealing or other high temperature processing.

【００１４】[0014]

【発明の概要】従って、要約すれば、この発明は、堆
積、アニーリング及び操作の条件下で熱力学的安定性が
改良されたコンデンサを提供するものである。この発明
は、コンデンサを製造するための方法及び装置にも及ぶ
ものである。SUMMARY OF THE INVENTION Accordingly, in summary, the present invention provides a capacitor having improved thermodynamic stability under deposition, annealing and operating conditions. The invention also extends to a method and an apparatus for manufacturing a capacitor.

【００１５】本発明によれば、コンデンサの製造に用い
られる処理ガスは、その熱分解により、ウェーハ表面上
に予め堆積される誘電体層についてのアニーリング条件
下で熱力学的に安定な材料が堆積するように選択され
る。この堆積される材料は電極層を形成し、この電極層
は、誘電体層及びこの誘電体層の下側の電極層と組み合
わさって、アニーリング後の性能及び信頼性が改良され
たコンデンサを形成する。According to the present invention, the process gas used in the manufacture of the capacitor is characterized in that its thermal decomposition results in the deposition of a thermodynamically stable material under the annealing conditions for the dielectric layer previously deposited on the wafer surface. To be selected. The deposited material forms an electrode layer that, in combination with the dielectric layer and the electrode layer below the dielectric layer, forms a capacitor with improved performance and reliability after annealing. I do.

【００１６】本発明の一の実施態様では、誘電体層は、
高誘電率の遷移金属化合物からなり、処理ガスは、導電
性の遷移金属化合物を堆積させる。In one embodiment of the present invention, the dielectric layer comprises:
Consisting of a high dielectric constant transition metal compound, the process gas deposits a conductive transition metal compound.

【００１７】通常、誘電体層は遷移金属の酸化物であ
り、処理ガスは、その遷移金属の窒化物を堆積させる。Typically, the dielectric layer is an oxide of a transition metal and the process gas deposits a nitride of the transition metal.

【００１８】好ましくは、誘電体層は五酸化タンタル
（Ｔａ₂Ｏ₅）であり、処理ガスは窒化タンタルを堆積さ
せる。この場合、窒化タンタルは、既にウェーハ上に存
在する五酸化タンタル層上に堆積される。Preferably, the dielectric layer is tantalum pentoxide (Ta ₂ O ₅ ) and the processing gas deposits tantalum nitride. In this case, tantalum nitride is deposited on the tantalum pentoxide layer already present on the wafer.

【００１９】[0019]

【好適な実施形態の説明】本発明は、半導体集積回路に
使用されるデバイスであって、歩留まり、性能及び信頼
性が改良されたデバイスを提供するものである。非制限
的な実施態様により、この発明を、ランプ又は個々の抵
抗加熱サセプタを備えるアプライドマテリアルズ（Appl
ied Materials）のプリシジョン５０００（Precision 5
000）、センチュラ（Centura）、エンデュラ（Endura）
のような従来の化学気相成長（ＣＶＤ）装置によって製
造されるダイナミックランダムアクセスメモリ（ＤＲＡ
Ｍ）回路に適用して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention provides a device for use in a semiconductor integrated circuit, which device has improved yield, performance and reliability. According to a non-limiting embodiment, the present invention is directed to Applied Materials (Appl.
ied Materials) Precision 5000 (Precision 5
000), Centura, Endura
Random Access Memory (DRA) manufactured by conventional chemical vapor deposition (CVD) equipment such as
M) Description will be given by applying the present invention to a circuit.

【００２０】ＤＲＡＭ回路の製作においては、シリコン
ウェーハのような半導体基板上にコンデンサを作製する
必要がある。コンデンサは、誘電体材料によって離隔さ
れる少なくとも二つの電極を必要とする。通常は、導電
性のポリシリコンが、コンデンサの電極の一の材料とし
て使用される。ポリシリコン上には、コンデンサの誘電
体として作用すべき高誘電率の材料からなる層が堆積さ
れ、その誘電体層の上部には電極層が堆積される。この
誘電体層及び第２の電極層の材料選択は、所望のキャパ
シタンス、操作電圧及び長期にわたる層の一体性など、
多くのことを考慮して決められる。In manufacturing a DRAM circuit, it is necessary to manufacture a capacitor on a semiconductor substrate such as a silicon wafer. Capacitors require at least two electrodes separated by a dielectric material. Usually, conductive polysilicon is used as one material of the electrodes of the capacitor. A layer of a high dielectric constant material to act as the dielectric of the capacitor is deposited on the polysilicon, and an electrode layer is deposited on top of the dielectric layer. The choice of material for this dielectric layer and the second electrode layer depends on the desired capacitance, operating voltage and long term layer integrity, etc.
Many things are taken into account.

【００２１】コンデンサのキャパシタンスは、電極間の
絶縁体の誘電率及びコンデンサの面積に正比例する。半
導体デバイスは、できる限り小さく作製されるのが望ま
しいので、絶縁体は、コンデンサの面積、つまりサイズ
が最小に保たれるようできるだけ高い誘電率を有するよ
うに選択される。層の絶縁破壊耐性は、材料の絶縁耐力
及びその厚さに依存する。より高い絶縁耐力をもった材
料からなる誘電体層は、与えられた厚さに対してより高
い破壊電圧を有し、より高い電圧のバイアスをコンデン
サにかけることが可能になるだろう。誘電体として使用
するのに、誘電率２５、絶縁耐力５ＭＶ／ｃｍの五酸化
タンタルが適している。The capacitance of a capacitor is directly proportional to the dielectric constant of the insulator between the electrodes and the area of the capacitor. Since it is desirable for semiconductor devices to be made as small as possible, the insulator is chosen to have as high a dielectric constant as possible so that the area or size of the capacitor is kept to a minimum. The dielectric breakdown resistance of a layer depends on the dielectric strength of the material and its thickness. A dielectric layer of a material with a higher dielectric strength will have a higher breakdown voltage for a given thickness and will allow a higher voltage bias to be applied to the capacitor. Tantalum pentoxide having a dielectric constant of 25 and a dielectric strength of 5 MV / cm is suitable for use as a dielectric.

【００２２】絶縁層上に堆積される上部電極層として
は、通常、導電性及び良好な障壁特性のため、窒化チタ
ンが使用される。As the upper electrode layer deposited on the insulating layer, titanium nitride is usually used because of its conductivity and good barrier properties.

【００２３】しかし、このようなＴｉＮ−Ｔａ₂Ｏ₅コン
デンサは、デバイスを熱アニーリングする一層進んだ半
導体製造工程においては、性能及び信頼性が低いことが
分かっている。これは、窒化チタン層と五酸化タンタル
層との間の界面における反応に起因する。窒化チタン及
び五酸化タンタルは室温では相互に安定である。しか
し、この界面は熱力学的には安定ではなく、高温になる
と窒化チタンは五酸化タンタルと反応する。この化学反
応式は、次の通りである。 ５ＴｉＮ ＋ ２Ｔａ₂Ｏ₅ → ５ＴｉＯ₂ ＋ ４ＴａＮ ＋
１／２Ｎ₂ However, such TiN-Ta ₂ O ₅ capacitors have been found to have poor performance and reliability in more advanced semiconductor manufacturing processes for thermally annealing devices. This is due to a reaction at the interface between the titanium nitride layer and the tantalum pentoxide layer. Titanium nitride and tantalum pentoxide are mutually stable at room temperature. However, this interface is not thermodynamically stable, and at high temperatures titanium nitride reacts with tantalum pentoxide. The chemical reaction formula is as follows. _{5TiN + 2Ta 2 O 5 → 5TiO} 2 + 4TaN +
1 / 2N ₂

【００２４】図１（ａ）及び（ｂ）は、ＴｉＮ−Ｔａ₂
Ｏ₅コンデンサに対するアニーリングの効果を示すオー
ジェ電子分光の化学的濃度深さ分布である。これらの図
面に関しては、シリコンウェーハ上に堆積されたＴｉＮ
−Ｔａ₂Ｏ₅−ＴｉＮ実験用サンプルを用いた。この実験
用のウェーハ積層体を図１（ｃ）に示す。ここでは、シ
リコンウェーハ３６上に堆積されたＴｉＮ層３４、Ｔａ
₂Ｏ₅層３２及び別のＴｉＮ層３０が示されている。第１
の実験用ウェーハは堆積されたそのままで使用され、第
２の実験用ウェーハは、真空中において摂氏８００度で
１時間アニーリングされたものである。ＴｉＮ−Ｔａ₂
Ｏ₅−ＴｉＮ積層体は、ＴｉＮ及びＴａ₂Ｏ₅層間の反応
を調べるためにオージェ電子分光分析にかけられた。原
子濃度は、電子放出スペクトルにおけるオージェ遷移
（Auger transition）の強度に基づいて測定された。こ
の強度の較正には組成が既知の標準サンプルが用いられ
た。深さ分布においては、経過時間は深さにほぼ直線的
に比例している。FIGS. 1A and 1B show TiN-Ta _{2.
5 is} a chemical concentration depth distribution of Auger electron spectroscopy showing the effect of annealing on an O ₅ capacitor. With reference to these figures, TiN deposited on a silicon wafer
-Ta ₂ O ₅ -TiN using an experimental sample. This experimental wafer stack is shown in FIG. Here, the TiN layer 34 deposited on the silicon wafer 36, Ta
_{A 2} O ₅ layer 32 and another TiN layer 30 are shown. First
The experimental wafer was used as deposited and the second experimental wafer was annealed in vacuum at 800 degrees Celsius for 1 hour. TiN-Ta ₂
O _5-TiN laminate was subjected to Auger electron spectroscopy to examine the reaction of TiN and Ta ₂ O ₅ layers. Atomic concentration was measured based on the intensity of the Auger transition in the electron emission spectrum. A standard sample of a known composition was used to calibrate the intensity. In the depth distribution, the elapsed time is almost linearly proportional to the depth.

【００２５】堆積されたそのままのサンプルの上部Ｔｉ
Ｎ層（図１（ａ））を示すグラフの一部１０を、アニー
リングしたサンプルの上部ＴｉＮ層（図１（ｂ））を示
すグラフの一部２０と比較すると、アニーリングしたサ
ンプルについてはチタン及び窒素の濃度が低下するのに
対し、酸素及びタンタルの濃度が上昇していることは明
らかである。ＴｉＮ層及びＴａ₂Ｏ₅層間の界面は２１で
示される。The upper Ti of the as-deposited sample
A comparison of a portion 10 of the graph showing the N layer (FIG. 1 (a)) with a portion 20 of the graph showing the upper TiN layer (FIG. 1 (b)) of the annealed sample shows that titanium and It is clear that the concentration of oxygen has increased while the concentration of nitrogen has decreased. The interface between the TiN layer and the Ta ₂ O ₅ layer is indicated by 21.

【００２６】図１（ａ）及び（ｂ）のグラフ上の一部１
４及び２４を見ると、もっと劇的に変化していることが
明らかである。１４及び２４はぞれぞれ、堆積されたそ
のままのサンプル及びアニーリングしたサンプルの下部
のＴｉＮ層を表す。Ｔａ₂Ｏ₅層とＴｉＮ層との間の遷移
（transition）は２３で表される。Part 1 on the graphs of FIGS. 1 (a) and 1 (b)
Looking at 4 and 24, it is clear that the change is more dramatic. 14 and 24 represent the underlying TiN layer of the as-deposited sample and the annealed sample, respectively. The transition between the Ta ₂ O ₅ layer and the TiN layer is represented by 23.

【００２７】図１（ａ）の領域１２におけるＴａ₂Ｏ₅層
を図１（ｂ）の領域２２におけるＴａ₂Ｏ₅層と比較する
と、酸素及びタンタルの濃度が顕著に低下しているのに
対し、チタン濃度は著しく増加していることが分かる。
また、窒素濃度も上昇している。When the Ta ₂ O ₅ layer in the region 12 in FIG. 1A is compared with the Ta ₂ O ₅ layer in the region 22 in FIG. 1B, the concentration of oxygen and tantalum is significantly reduced. On the other hand, it can be seen that the titanium concentration is significantly increased.
Also, the nitrogen concentration is increasing.

【００２８】酸化チタン及び窒化タンタルが形成される
と、電極層における非導電性のボイド及び誘電体層にお
ける短絡の形成によりコンデンサの電気的特性が変化し
作動しなくなりうるため、デバイスの性能及び信頼性に
対して好ましくないと考えられている。この誘電体層の
絶縁耐力は小さくなり、コンデンサの破壊電圧は低下す
る。キャパシタンスは減少し、ノードキャパシタンス
（node capacitance）は広範囲に分布する。このデバイ
スの性能は悪化してデバイスは作動しなくなるおそれが
あり、その結果、デバイスの生産歩留まりは低下するこ
ととなる。The formation of titanium oxide and tantalum nitride can change the electrical characteristics of the capacitor due to the formation of non-conductive voids in the electrode layers and short-circuits in the dielectric layer, which can render the device inoperable. It is considered undesirable for gender. The dielectric strength of the dielectric layer decreases, and the breakdown voltage of the capacitor decreases. The capacitance decreases and the node capacitance is widely distributed. The performance of the device may be degraded and the device may not operate, resulting in a reduced device production yield.

【００２９】例えば、ＤＲＡＭにおける典型的な貯蔵コ
ンデンサのキャパシタンスは、約３０フェムトファラッ
ド（fF）である。また、臨界破壊電圧は、少なくとも１
ボルトであることが望ましく、これにより比較的高い電
圧のバイアスをコンデンサにかけて性能を改良すること
が可能となる。コンデンサにかかる電圧が破壊電圧を超
える場合、コンデンサは短絡する。これは、デバイスの
性能及び信頼性に対して好ましくない。For example, a typical storage capacitor in a DRAM has a capacitance of about 30 femtofarads (fF). The critical breakdown voltage is at least 1
Desirably, volts, this allows a relatively high voltage bias to be applied to the capacitor to improve performance. If the voltage across the capacitor exceeds the breakdown voltage, the capacitor will short. This is undesirable for device performance and reliability.

【００３０】更に、新たな半導体デバイスを設計するに
は、電荷の貯蔵、つまりキャパシタンスに関して電極の
表面積を最大化するために、コンデンサ構造体の形状を
複雑にする必要がある。残念ながら、これにより、界面
の面積も増加されるため、窒化チタン層と五酸化タンタ
ル層との間の界面反応の問題は悪化することになる。In addition, designing new semiconductor devices requires that the shape of the capacitor structure be complicated in order to maximize the surface area of the electrodes with respect to charge storage, or capacitance. Unfortunately, this also exacerbates the problem of interfacial reaction between the titanium nitride layer and the tantalum pentoxide layer, as the area of the interface is also increased.

【００３１】本発明によれば、電極層は、電極層と誘電
体層との間の界面が所望の温度範囲で熱力学的に安定で
あるように選択される。本発明の一の実施態様では、電
極層の一つはポリシリコンからなる。第２の電極層及び
誘電体層は、金属等の元素を共有するように選択されて
もよい。第２の電極層は、導電性の純粋元素又はその元
素の窒化物のような化合物からなる層でよい。同様に、
絶縁性でなければならない誘電体層は、元素又はその元
素の酸化物のような化合物からなる層でよい。この元素
は、周期律表中の遷移金属から選ぶことができ、その化
合物は、電極及び誘電体層用に選ぶことができる。元素
は、周期律表の５Ｂ族中の金属から選択されるのが好ま
しい。According to the invention, the electrode layers are selected such that the interface between the electrode layer and the dielectric layer is thermodynamically stable in the desired temperature range. In one embodiment of the invention, one of the electrode layers comprises polysilicon. The second electrode layer and the dielectric layer may be selected to share an element such as a metal. The second electrode layer may be a layer made of a conductive pure element or a compound such as a nitride of the element. Similarly,
The dielectric layer that must be insulative may be a layer made of an element or a compound such as an oxide of the element. The element can be selected from the transition metals in the periodic table, and the compound can be selected for the electrode and the dielectric layer. The element is preferably selected from metals in group 5B of the periodic table.

【００３２】一例として、共有の元素としてタンタル元
素が選択される。五酸化タンタルは、その高誘電率及び
高絶縁耐力のため誘電体層として十分に機能し、一方、
窒化タンタルは、その優れた導電性及び現存の製造工程
での使い易さのために第２の電極層として十分に機能す
る。As an example, a tantalum element is selected as the common element. Tantalum pentoxide works well as a dielectric layer due to its high dielectric constant and high dielectric strength, while
Tantalum nitride functions well as a second electrode layer due to its excellent conductivity and ease of use in existing manufacturing processes.

【００３３】図２（ａ）に示されるように、五酸化タン
タル誘電体層４２上には、一の電極層４０としての窒化
タンタルが他の電極層４４としてのポリシリコンととも
に堆積されてもよい。それは、図２（ｂ）に示されるよ
うなより複雑な形状に対して使用されてもよい。ここ
で、窒化タンタル層４６及び五酸化タンタル層４８は、
図示される波形層のような非平担形状をなしてシリコン
４５と結合される。As shown in FIG. 2A, on the tantalum pentoxide dielectric layer 42, tantalum nitride as one electrode layer 40 may be deposited together with polysilicon as another electrode layer 44. . It may be used for more complex shapes as shown in FIG. 2 (b). Here, the tantalum nitride layer 46 and the tantalum pentoxide layer 48
It is combined with the silicon 45 in a non-flat shape such as the illustrated corrugated layer.

【００３４】下地構造体にほぼ合致した状態で窒化タン
タルを堆積させるのは、五ハロゲン化タンタル及びアン
モニアのような無機前駆体の反応を利用するか、又はペ
ンタキス（ジアルキルアミド）タンタルのような有機金
属化合物の熱分解を利用して、従来からあるＣＶＤチャ
ンバ内で従来からあるＣＶＤプロセスにより達成するこ
とができる。窒化タンタルは、例えば窒素又はアルゴン
／窒素プラズマ中でタンタルターゲットを用いた反応性
スパッタリング、又は五塩化タンタル（ＴａＣｌ₅）と
アンモニア若しくは窒素とを用いるプラズマ強化ＣＶＤ
のような他の堆積方法によって堆積することができる。
図２（ｂ）に示されるようなより複雑な形状に対して
は、優れた形状一致性のためにＣＶＤが好ましい。さら
に、ＴａＮ層の安定性を増加させるためには炭素レベル
（carbon level）が低いことが望ましい。The deposition of tantalum nitride to conform to the underlying structure may utilize the reaction of an inorganic precursor such as tantalum pentahalide and ammonia or an organic such as pentakis (dialkylamide) tantalum. It can be achieved by a conventional CVD process in a conventional CVD chamber utilizing the thermal decomposition of a metal compound. Tantalum nitride, for example nitrogen or argon / nitrogen plasma reactive with tantalum target in sputtering, or plasma enhanced CVD using a tantalum pentachloride (TaCl ₅₎ with ammonia or nitrogen
Can be deposited by other deposition methods such as
For more complex shapes such as shown in FIG. 2 (b), CVD is preferred for better shape consistency. Furthermore, it is desirable that the carbon level be low in order to increase the stability of the TaN layer.

【００３５】本発明の一の実施態様では、この窒化タン
タル層は、熱分解によって堆積されてもよい。例えば、
通常、化学式がＴａ（Ｎ（ＣＨ₃）₂）₅のペンタキス
（ジメチルアミド）タンタルが使用される。ペンタキス
（ジメチルアミド）タンタルは、テトラキス（ジメチル
アミドチタン）とともに用いると、約０．１から１００
Ｔｏｒｒの真空圧力の下で２００〜６００℃の比較的低
温で容易に分解し、下地基板の形状にほぼ合致した状態
で窒化タンタルを堆積させる。ペンタキス（ジメチルア
ミド）タンタルをプロセスチャンバ内に導入するには、
水素、ヘリウム、アルゴン又は窒素等のキャリアガスが
使用される。ペンタキス（ジメチルアミド）タンタルを
含有する前駆体ガスは、２００〜６００℃まで加熱さ
れ、加熱された基板へ向けられ、この基板で分解して窒
化タンタルを堆積させる。In one embodiment of the present invention, the tantalum nitride layer may be deposited by pyrolysis. For example,
Usually, pentakis (dimethylamido) tantalum having a chemical formula of Ta (N (CH ₃ ) ₂ ) ₅ is used. Pentakis (dimethylamido) tantalum, when used with tetrakis (dimethylamidotitanium), is about 0.1 to 100
Decomposes easily at a relatively low temperature of 200 to 600 ° C. under a vacuum pressure of Torr, and deposits tantalum nitride in a state almost conforming to the shape of the underlying substrate. To introduce pentakis (dimethylamide) tantalum into the process chamber,
A carrier gas such as hydrogen, helium, argon or nitrogen is used. A precursor gas containing pentakis (dimethylamido) tantalum is heated to 200-600 ° C. and directed to a heated substrate where it decomposes to deposit tantalum nitride.

【００３６】窒化タンタルと五酸化タンタルとの反応は
次の式で与えられる。 ＴａＮ ＋ １／２Ｔａ₂Ｏ₅ → Ｔａ₂Ｎ ＋ ５／２Ｏ₂ The reaction between tantalum nitride and tantalum pentoxide is given by the following equation. _{TaN + 1 / 2Ta 2 O 5} → Ta 2 N + 5 / 2O 2

【００３７】図３は、ＴａＮ／Ｔａ₂Ｏ₅反応のギッブス
の自由エネルギー（Gibbs free enegy）を温度の関数と
して示すグラフであり、ライン５０で示される。ライン
５２は、ＴｉＮ／Ｔａ₂Ｏ₅反応のギッブスの自由エネル
ギーを温度の関数として表し、比較のために示すもので
ある。ｋＪ／ｍｏｌで与えられるギッブスの自由エネル
ギーは熱力学的ポテンシャルの尺度となり、反応の平衡
組成を決定する。正のＧｉｂｂｓ自由エネルギーは反応
原系を好み（favor）（即ち、非反応）、一方、負のＧ
ｉｂｂｓ自由エネルギーは生成系を好む（即ち、反応が
起こる）。FIG. 3 is a graph showing the Gibbs free energy of the TaN / Ta ₂ O ₅ reaction as a function of temperature, indicated by line 50. Line 52 represents the Gibbs free energy of the TiN / Ta ₂ O ₅ reaction as a function of temperature and is shown for comparison. Gibbs free energy, given in kJ / mol, is a measure of the thermodynamic potential and determines the equilibrium composition of the reaction. Positive Gibbs free energy favors the reactant (ie, non-reacting) while negative G
The ibbs free energy favors the production system (ie, the reaction takes place).

【００３８】ＴａＮ／Ｔａ₂Ｏ₅反応が華氏１０７３度
（摂氏８００度）を超える温度でも正のままであること
はグラフから容易に明らかである。これに対して、Ｔｉ
Ｎ／Ｔａ₂Ｏ₅反応についてのギッブスの自由エネルギー
は華氏６８７度（摂氏４１４度）でゼロに到達する。そ
の後、ギッブスの自由エネルギーは、温度が上昇するに
つれて負となる。このように、ＴａＮ／Ｔａ₂Ｏ₅界面
は、通常は摂氏５００度ないし８００度のアニーリング
に用いる温度で熱力学的に安定となるはずである。It is readily apparent from the graph that the TaN / Ta ₂ O ₅ reaction remains positive even at temperatures above 1073 ° F. (800 ° C.). On the other hand, Ti
Gibbs free energy for the N / Ta ₂ O ₅ reaction reaches zero at 687 degrees Fahrenheit (414 degrees Celsius). Thereafter, Gibbs' free energy becomes negative as the temperature increases. Thus, the TaN / Ta ₂ O ₅ interface should be thermodynamically stable at the temperatures typically used for annealing between 500 and 800 degrees Celsius.

【００３９】図４（ａ）及び４（ｂ）は、オージェ電子
分光の濃度深さ分布であり、シリコンウェーハ上に堆積
されるＴａＮ−Ｔａ₂Ｏ₅−ＴａＮ積層体の分析結果を示
している。図４（ｃ）には、実験用のウェーハ積層体
は、シリコンウェーハ８６上にＴａＮ層８４、Ｔａ₂Ｏ₅
層８２及び別のＴａＮ層８０が堆積された状態で示され
ている。図４（ａ）は、堆積されたそのままのＴａＮ−
Ｔａ₂Ｏ₅−ＴａＮ積層体の深さ分布を示し、一方、図４
（ｂ）は、摂氏８００度で１時間アニーリングした積層
体の分布を示している。図４（ａ）及び４（ｂ）のグラ
フにおいて、領域６０及び７０は、上部のＴａＮ電極層
に対応し、領域６４及び７４は下部のＴａＮ電極層に対
応する。領域６２及び７２は、Ｔａ₂Ｏ₅誘電体層を表
す。グラフを調べると、２つのウェーハ間でほとんど変
化はなく、このことは、ＴａＮ／Ｔａ₂Ｏ₅コンデンサ
が、アニーリングに用いる摂氏８００度の高温で安定で
あることを示す。FIGS. 4 (a) and 4 (b) show the concentration depth distribution of Auger electron spectroscopy, and show the results of analysis of a TaN—Ta ₂ O ₅ —TaN laminate deposited on a silicon wafer. . In FIG. 4C, an experimental wafer laminate is a TaN layer 84 and Ta ₂ O ₅ on a silicon wafer 86.
Layer 82 and another TaN layer 80 are shown deposited. FIG. 4 (a) shows the deposited TaN-
4 shows the depth distribution of the Ta ₂ O ₅ —TaN stack, while FIG.
(B) shows the distribution of the laminate annealed at 800 degrees Celsius for 1 hour. In the graphs of FIGS. 4A and 4B, regions 60 and 70 correspond to the upper TaN electrode layer, and regions 64 and 74 correspond to the lower TaN electrode layer. Regions 62 and 72 represent the Ta ₂ O ₅ dielectric layer. Examination of the graph shows little change between the two wafers, indicating that the TaN / Ta ₂ O ₅ capacitor is stable at the high 800 ° C. temperature used for annealing.

【００４０】比較のため、及びこの発明の利点を説明す
るために、これらの図４（ａ）及び４（ｂ）は、利点の
少ない従来技術を示す類似の図１（ａ）及び１（ｂ）と
比較されてもよい。For the sake of comparison and to illustrate the advantages of the present invention, FIGS. 4 (a) and 4 (b) are similar to FIGS. 1 (a) and 1 (b) which show the prior art with few advantages. ) May be compared.

【００４１】図５は、本発明の利用に適した処理装置を
示す。処理リアクタ１００は、ウェーハ１１４を載置す
るペデスタルの形状の基板支持体１１２を格納する処理
チャンバ１１１を画成する。このリアクタ１００の外側
には、「ガスパネル」と称され一般に１２２のように示
されるガス供給装置が配置される。このガスパネルは、
リアクタ１００の操作に使用するガス用のいくつかのガ
ス供給装置を含むものである。図には３つのガス供給装
置１２４、１２６及び１２８が示されているが、アルゴ
ン、窒素、塩素、シラン、ＴＤＭＡＴ及びペンタキス
（ジメチルアミド）タンタルのような所望ガスを供給す
るためには、ガスパネル１２２に如何なる数のガス供給
装置が用いられてもよい。この処理ガスは、水素、ヘリ
ウム、アルゴン又は窒素のようなキャリヤガスと混合さ
れてもよい。FIG. 5 shows a processing apparatus suitable for use in the present invention. The processing reactor 100 defines a processing chamber 111 that houses a pedestal-shaped substrate support 112 on which a wafer 114 is placed. Outside the reactor 100, a gas supply device called "gas panel" and generally indicated by 122 is arranged. This gas panel is
It includes several gas supply devices for the gases used to operate the reactor 100. Although three gas feeders 124, 126 and 128 are shown in the figure, a gas panel is needed to supply the desired gas such as argon, nitrogen, chlorine, silane, TDMAT and pentakis (dimethylamide) tantalum. Any number of gas supply devices may be used at 122. This process gas may be mixed with a carrier gas such as hydrogen, helium, argon or nitrogen.

【００４２】基板支持体１１２に対しては、独立したガ
ス供給装置１５０がヘリウムのような冷却ガスを供給す
る。チャンバ１１１には真空ポンプ１４０が接続され、
これはこのチャンバ１１１内の圧力を低下させると共に
使用済みの処理ガスを排気するのに使用される。ガスパ
ネル１２２及び独立したガス供給装置１５０には、コン
ピュータ１３９の形態のコントローラが接続され、この
コントローラは常時閉（ＮＣ）エアーバルブを作動させ
てそれぞれのガス流のオン・オフを行う。An independent gas supply device 150 supplies a cooling gas such as helium to the substrate support 112. A vacuum pump 140 is connected to the chamber 111,
This is used to reduce the pressure in the chamber 111 and exhaust the used processing gas. A controller in the form of a computer 139 is connected to the gas panel 122 and the independent gas supply 150, which activates a normally closed (NC) air valve to turn on and off each gas flow.

【００４３】ガスは、ガス供給装置１２４からフィルタ
１２４ａ及び手動バルブ１２４ｂを通ってマスフローコ
ントローラ１２４ｃまで供給される。次いで、このガス
は、コンピュータ制御されチャンバ１１０の方向にのみ
流れを可能にする常時閉（ＮＣ）エアーバルブ１２４ｄ
を通過する。他のガスも同様に、個別の供給装置１２
６、１２８及び必要に応じて他の供給装置（図示せず）
から供給される。これらのガスは、それぞれのＮＣエア
ーバルブ１２４ｄ、１２６ｄ及び１２８ｄを通過した
後、チャンバ１１１に接続された一つの空気ＮＣバルブ
１３２を通過する。The gas is supplied from the gas supply device 124 to the mass flow controller 124c through the filter 124a and the manual valve 124b. The gas is then computer controlled and normally closed (NC) air valve 124d allowing flow only in the direction of chamber 110
Pass through. Other gases are likewise supplied in separate feeders 12.
6, 128 and other supply devices as required (not shown)
Supplied from After passing through the respective NC air valves 124d, 126d and 128d, these gases pass through one air NC valve 132 connected to the chamber 111.

【００４４】本発明によれば、ポリシリコンからなる電
極層（図示せず）とその上部に既に堆積された五酸化タ
ンタルからなる誘電体層（図示せず）とを有するウェー
ハ１１４が基板支持体１１２によって支持される。この
基板支持体１１２は、この基板支持体１１２内の抵抗コ
イル（図示せず）又は赤外線ランプ（図示せず）によっ
て摂氏２００〜６００度の範囲内の所望の処理温度まで
加熱される。真空ポンプ１４０は、チャンバ１１１を
０．１ないし１００Ｔｏｒｒの範囲の所望のプロセス圧
力まで排気する。ペンタキス（ジメチルアミド）タンタ
ルをキャリヤガスと共にプロセスチャンバ１１１内に導
入する必要がある場合には、コンピュータ１３９により
ＮＣエアーバルブ１２４ｄ、１２６ｄ、１２８ｄ及び他
のガス供給バルブが作動される。ペンタキス（ジメチル
アミド）タンタルは、加熱された基板１１４に接触する
と分解し、窒化タンタル電極層を堆積させて第３の電極
層（図示せず）を画成する。According to the present invention, a wafer 114 having an electrode layer of polysilicon (not shown) and a dielectric layer of tantalum pentoxide already deposited thereon (not shown) is provided on a substrate support. Supported by 112. The substrate support 112 is heated to a desired processing temperature in the range of 200-600 degrees Celsius by a resistive coil (not shown) or an infrared lamp (not shown) in the substrate support 112. Vacuum pump 140 evacuates chamber 111 to a desired process pressure in the range of 0.1 to 100 Torr. If pentakis (dimethylamide) tantalum needs to be introduced into the process chamber 111 with the carrier gas, the computer 139 activates the NC air valves 124d, 126d, 128d and other gas supply valves. The pentakis (dimethylamide) tantalum decomposes on contact with the heated substrate 114, depositing a tantalum nitride electrode layer to define a third electrode layer (not shown).

【００４５】ウェーハには、必要に応じて、その上に回
路を作るためにマスキングやエッチングなどの他の処理
ステップが施され、そして他の層が堆積されてもよい。
アニーリングが行われてもよい。処理完了後、このウェ
ーハは、個々のダイに切断され、これらは試験され、バ
ーンインされ、そしてチップ中に組み込まれる。The wafer may be subjected to other processing steps, such as masking or etching, to create circuits thereon, if desired, and other layers may be deposited.
Annealing may be performed. After processing is completed, the wafer is cut into individual dies, which are tested, burned in, and incorporated into chips.

【００４６】本発明は、特定の実施態様（ＤＲＡＭに使
用するコンデンサの実施態様）について説明されたが、
その変更や修正は当業者にとっては自明であろう。更
に、本発明は、化学的ウェーハ処理のチャンバ内におけ
る使用について説明されたが、本発明は、プラズマ強化
ＣＶＤ、物理気相成長法及び他の基板処理操作において
使用されてもよい。このような応用拡大は、図４（ａ）
及び４（ｂ）の実験で使用されたウェーハ積層体がスパ
ッタリングによって堆積されたという事実により説明さ
れるように、可能である。従って、特許請求の範囲は、
この発明の真の精神と範囲内の全ての変更や修正を含む
ように解釈されるべきである。Although the invention has been described with respect to a specific embodiment (an embodiment of a capacitor for use in a DRAM),
Such changes and modifications will be obvious to those skilled in the art. Further, while the invention has been described for use in a chamber for chemical wafer processing, the invention may be used in plasma enhanced CVD, physical vapor deposition, and other substrate processing operations. FIG. 4 (a)
And is possible, as explained by the fact that the wafer stack used in the experiment of 4 (b) was deposited by sputtering. Therefore, the claims are
It should be construed to include all changes and modifications within the true spirit and scope of the invention.

【図面の簡単な説明】[Brief description of the drawings]

【図１】（ａ）は、堆積されたそのままの従来のＴｉＮ
／Ｔａ₂Ｏ₅／ＴｉＮ積層体のオージェ電子分光の化学的
濃度深さ分布であり、（ｂ）は、真空中において摂氏８
００度でアニーリングした後の従来のＴｉＮ／Ｔａ₂Ｏ₅
／ＴｉＮ積層体のオージェ電子分光の化学的濃度深さ分
布であり、（ｃ）は、ＴｉＮ／Ｔａ₂Ｏ₅／ＴｉＮ積層体
を図示するものである。FIG. 1 (a) shows a conventional TiN deposited as it is.
FIG. 8B is a chemical concentration depth distribution of Auger electron spectroscopy of the / Ta ₂ O ₅ / TiN laminate, and FIG.
Conventional TiN / Ta ₂ O ₅ after annealing at 00 degrees
FIG. 4 is a chemical concentration depth distribution of Auger electron spectroscopy of the / TiN laminate, and (c) illustrates the TiN / Ta ₂ O ₅ / TiN laminate.

【図２】（ａ）は、本発明によるＴａＮ／Ｔａ₂Ｏ₅コン
デンサの断面図であり、（ｂ）は、本発明による別のＴ
ａＮ／Ｔａ₂Ｏ₅コンデンサの断面図である。2A is a cross-sectional view of a TaN / Ta ₂ O ₅ capacitor according to the present invention, and FIG. 2B is another TN / Ta ₂ O ₅ capacitor according to the present invention.
FIG. 3 is a sectional view of an aN / Ta ₂ O ₅ capacitor.

【図３】ＴａＮ及びＴａ₂Ｏ₅間の反応、及びＴｉＮ及び
Ｔａ₂Ｏ₅間の反応についてのそれぞれのギッブスの自由
エネルギーを示すグラフである。FIG. 3 is a graph showing the respective Gibbs free energies for the reaction between TaN and Ta ₂ O ₅ and the reaction between TiN and Ta ₂ O ₅ .

【図４】（ａ）は、堆積されたそのままの本発明による
ＴａＮ／Ｔａ₂Ｏ₅／ＴａＮ積層体のオージェ電子分光の
化学的濃度深さ分布であり、（ｂ）は、真空中において
摂氏８００度でアニーリングした後の本発明によるＴａ
Ｎ／Ｔａ₂Ｏ₅／ＴａＮ積層体のオージェ電子分光の化学
的濃度深さ分布であり、（ｃ）は、本発明によるＴａＮ
／Ｔａ₂Ｏ₅／ＴａＮ積層体を図示するものである。FIG. 4 (a) is the Auger electron spectroscopy chemical concentration depth distribution of the as-deposited TaN / Ta ₂ O ₅ / TaN stack according to the present invention, and FIG. Ta according to the invention after annealing at 800 degrees
FIG. _{3 is} a chemical concentration depth distribution of Auger electron spectroscopy of the N / Ta ₂ O ₅ / TaN laminate, and (c) is TaN according to the present invention.
1 illustrates a / Ta ₂ O ₅ / TaN laminate.

【図５】本発明による処理装置の概略図である。FIG. 5 is a schematic diagram of a processing apparatus according to the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/822 (72)発明者 キ−ブム キム 大韓民国， ソウル， クワアナクーク, ボンチョン−７ ドング 244−２ , ファカルティー アパートメント， ケ ーエー−503 (72)発明者 マイケル ダネック アメリカ合衆国， カリフォルニア州， サニーヴェイル， ブラックホーク ドラ イヴ 1538 (72)発明者 マーヴィン リャオ アメリカ合衆国， カリフォルニア州， サン ノゼ， シンシア レーン 1025 (72)発明者 ユージーン ゾウ アメリカ合衆国， カリフォルニア州， マウンテン ヴュー， ロータス レーン 423──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. ⁶ Identification symbol FI H01L 21/822 (72) Inventor Kibum Kim South Korea, Seoul, Kwaanakuk, Bonchon-7 Dong 244-2, Faculty Apartment, KA-503 (72) Inventor Michael Danek United States, California, Sunnyvale, Blackhawk Drive 1538 (72) Inventor Marvin Liao United States of America, California, San Jose, Cynthia Lane 1025 (72) Inventor Eugene Zou United States of America 423, California, Mountain View, Lotus Lane

Claims (46)

【特許請求の範囲】[Claims] 【請求項１】 熱力学的に安定な半導体デバイスを所望
の温度で製造する方法であって、（ａ）前記所望の温度
で互いに反応することなくかつ共通の元素を含有する導
電層及び絶縁層を選択するステップと、（ｂ）前記絶縁
層及び前記導電層を接触させて堆積させるステップと、
を備える方法。1. A method for producing a thermodynamically stable semiconductor device at a desired temperature, comprising: (a) a conductive layer and an insulating layer containing a common element without reacting with each other at the desired temperature. (B) contacting and depositing the insulating layer and the conductive layer;
A method comprising: 【請求項２】 前記共通の元素が遷移金属である、請求
項１記載の方法。2. The method of claim 1, wherein said common element is a transition metal. 【請求項３】 前記共通の元素が５Ｂ族元素である、請
求項２記載の方法。3. The method of claim 2, wherein said common element is a Group 5B element. 【請求項４】 前記共通の元素がタンタルである、請求
項３記載の方法。4. The method according to claim 3, wherein said common element is tantalum. 【請求項５】 前記導電層が前記共通の元素の窒化物で
ある、請求項４記載の方法。5. The method of claim 4, wherein said conductive layer is a nitride of said common element. 【請求項６】 前記絶縁層が前記共通の元素の酸化物で
ある、請求項５記載の方法。6. The method of claim 5, wherein said insulating layer is an oxide of said common element. 【請求項７】 前記導電層が窒化タンタルであり、前記
絶縁層が五酸化タンタルである、請求項６記載の方法。7. The method of claim 6, wherein said conductive layer is tantalum nitride and said insulating layer is tantalum pentoxide. 【請求項８】 前記絶縁層及び前記導電層を堆積させる
前記ステップがそれぞれ、ペンタキス（エトキソ）タン
タルを熱分解するステップと、タンタルを含む有機金属
化合物を熱分解するステップとを含む、請求項７記載の
方法。8. The method of claim 7, wherein depositing the insulating layer and the conductive layer includes pyrolyzing pentakis (ethoxy) tantalum and pyrolyzing an organometallic compound containing tantalum, respectively. The described method. 【請求項９】 前記有機金属化合物がペンタキス（ジメ
チルアミド）タンタルである、請求項８記載の方法。9. The method of claim 8, wherein said organometallic compound is pentakis (dimethylamido) tantalum. 【請求項１０】 前記絶縁層及び前記導電層を堆積させ
る前記ステップがそれぞれ、ペンタキス（エトキソ）タ
ンタルを熱分解するステップと、五ハロゲン化タンタル
化合物をアンモニアと反応させるステップとを含む、請
求項７記載の方法。10. The method of claim 7, wherein the steps of depositing the insulating layer and the conductive layer each include: pyrolyzing pentakis (ethoxy) tantalum; and reacting the tantalum pentahalide compound with ammonia. The described method. 【請求項１１】 前記絶縁層及び前記導電層を堆積させ
る前記ステップがそれぞれ、ペンタキス（エトキソ）タ
ンタルを熱分解するステップと、窒素を含むプラズマ中
でタンタルをスパッタリングするステップとを含む、請
求項７記載の方法。11. The method of claim 7, wherein depositing the insulating layer and the conductive layer comprises: pyrolyzing pentakis (ethoxy) tantalum; and sputtering tantalum in a nitrogen-containing plasma. The described method. 【請求項１２】 前記絶縁層及び前記導電層を堆積させ
る前記ステップがそれぞれ、ペンタキス（エトキソ）タ
ンタルを熱分解するステップと、五塩化タンタルをアン
モニア又は窒素のいずれかとプラズマ雰囲気中で反応さ
せるステップとを含む、請求項７記載の方法。12. The step of depositing the insulating layer and the conductive layer respectively comprises: pyrolyzing pentakis (ethoxy) tantalum; and reacting tantalum pentachloride with either ammonia or nitrogen in a plasma atmosphere. The method of claim 7, comprising: 【請求項１３】 コンデンサを製造する方法であって、
（ａ）第１の導電材料及び第２の導電材料を選択するス
テップと、（ｂ）前記第２の導電材料と共通の元素を含
有する誘電体材料を選択するステップと、（ｃ）前記誘
電体材料が前記第１の導電材料及び前記第２の導電材料
間に配置されるように前記第１の導電材料及び前記第２
の導電材料並びに前記誘電体材料を堆積させるステップ
と、を備える方法。13. A method of manufacturing a capacitor, comprising:
(A) selecting a first conductive material and a second conductive material; (b) selecting a dielectric material containing an element common to the second conductive material; and (c) selecting the dielectric material. The first conductive material and the second conductive material are arranged such that a body material is disposed between the first conductive material and the second conductive material.
Depositing said conductive material as well as said dielectric material. 【請求項１４】 前記共通の元素が遷移金属である、請
求項１３記載の方法。14. The method of claim 13, wherein said common element is a transition metal. 【請求項１５】 前記共通の元素が５Ｂ族元素である、
請求項１４記載の方法。15. The element according to claim 15, wherein the common element is a Group 5B element.
The method according to claim 14. 【請求項１６】 前記共通の元素がタンタルである、請
求項１５記載の方法。16. The method of claim 15, wherein said common element is tantalum. 【請求項１７】 前記第２の導電材料が、前記共通の元
素の窒化物である、請求項１６記載の方法。17. The method of claim 16, wherein said second conductive material is a nitride of said common element. 【請求項１８】 前記誘電体材料が、前記共通の元素の
酸化物である、請求項１７記載の方法。18. The method of claim 17, wherein said dielectric material is an oxide of said common element. 【請求項１９】 前記第２の導電材料が窒化タンタルで
あり、前記誘電体材料が五酸化タンタルである、請求項
１８記載の方法。19. The method of claim 18, wherein said second conductive material is tantalum nitride and said dielectric material is tantalum pentoxide. 【請求項２０】 前記第２の導電材料及び前記誘電体材
料を堆積させる前記ステップが、化学気相成長チャンバ
内で行われる、請求項１９記載の方法。20. The method of claim 19, wherein said depositing said second conductive material and said dielectric material is performed in a chemical vapor deposition chamber. 【請求項２１】 第１の電極層及び第２の電極層と、前
記両電極層間に配置される誘電体層とを備えるコンデン
サであって、 前記誘電体層は、摂氏５００度と８００度との間の温度
で少なくとも前記第２電極層とは反応することなく、前
記誘電体層及び前記第２の電極層が共通の元素を含有す
る、コンデンサ。21. A capacitor comprising: a first electrode layer and a second electrode layer; and a dielectric layer disposed between the two electrode layers, wherein the dielectric layer has a temperature of 500 degrees Celsius and 800 degrees Celsius. A capacitor in which the dielectric layer and the second electrode layer contain a common element without reacting with at least the second electrode layer at a temperature in between. 【請求項２２】 前記共通の元素が遷移金属である、請
求項２１記載のコンデンサ。22. The capacitor of claim 21, wherein said common element is a transition metal. 【請求項２３】 前記共通の元素が５Ｂ族元素である、
請求項２２記載のコンデンサ。23. The common element is a group 5B element,
A capacitor according to claim 22. 【請求項２４】 前記共通の元素がタンタルである、請
求項２３記載のコンデンサ。24. The capacitor of claim 23, wherein said common element is tantalum. 【請求項２５】 前記誘電体層が前記共通の元素の酸化
物であり、少なくとも一つの前記電極層が前記共通の元
素の窒化物である、請求項２４記載のコンデンサ。25. The capacitor of claim 24, wherein said dielectric layer is an oxide of said common element and at least one of said electrode layers is a nitride of said common element. 【請求項２６】 前記誘電体層が五酸化タンタルであ
り、前記第２の電極層が窒化タンタルであり、前記第１
の電極層が多結晶シリコンである、請求項２５記載のコ
ンデンサ。26. The semiconductor device according to claim 26, wherein said dielectric layer is tantalum pentoxide, said second electrode layer is tantalum nitride,
26. The capacitor according to claim 25, wherein said electrode layer is made of polycrystalline silicon. 【請求項２７】 前記第１の電極層、前記第２の電極層
及び前記誘電体層のうち少なくとも一つが非平坦状であ
る、請求項２２記載のコンデンサ。27. The capacitor according to claim 22, wherein at least one of the first electrode layer, the second electrode layer, and the dielectric layer has a non-flat shape. 【請求項２８】 前記諸層のうちの少なくとも一つの層
が波状的特徴を有する、請求項２７記載のコンデンサ。28. The capacitor of claim 27, wherein at least one of the layers has a wavy feature. 【請求項２９】 基板を格納するように構成されるチャ
ンバを画成する処理リアクタと、前記チャンバと連通す
る複数のプロセス流体供給装置とを含む半導体処理装置
におけるコンデンサの製造を制御するためのコントロー
ラであって、 少なくとも一つの誘電体層及び一つの導電層であって少
なくとも一つの共通の元素を含む前記誘電体層及び前記
導電層を前記基板上で接触させて堆積させるのを容易に
すべく前記流体供給装置から前記チャンバまでの前記流
体の流れを選択しかつ制御するように構成されるコント
ローラ。29. A controller for controlling the manufacture of a capacitor in a semiconductor processing apparatus that includes a processing reactor defining a chamber configured to store a substrate, and a plurality of process fluid supply devices in communication with the chamber. Wherein at least one dielectric layer and one conductive layer, the dielectric layer and the conductive layer containing at least one common element are contacted on the substrate to facilitate deposition. A controller configured to select and control the flow of the fluid from the fluid supply to the chamber. 【請求項３０】 前記誘電体層を間にもった少なくとも
二つの導電層の堆積を容易にすべく前記流体の流れを制
御するように構成される、請求項２９に記載のコントロ
ーラ。30. The controller of claim 29, wherein the controller is configured to control a flow of the fluid to facilitate deposition of at least two conductive layers with the dielectric layer therebetween. 【請求項３１】 前記流体は、前記堆積された諸層が摂
氏５００度から１０００度の温度範囲において互いに反
応しないように選択される、請求項３０記載のコントロ
ーラ。31. The controller of claim 30, wherein the fluids are selected such that the deposited layers do not react with each other in a temperature range of 500 to 1000 degrees Celsius. 【請求項３２】 前記共通の元素がタンタルである、請
求項３０記載のコントローラ。32. The controller according to claim 30, wherein said common element is tantalum. 【請求項３３】 前記誘電体層が五酸化タンタルであ
る、請求項３２記載のコントローラ。33. The controller of claim 32, wherein said dielectric layer is tantalum pentoxide. 【請求項３４】 前記導電層が窒化タンタルである、請
求項３３に記載のコントローラ。34. The controller of claim 33, wherein said conductive layer is tantalum nitride. 【請求項３５】 少なくとも一つの流体が、タンタルを
含有する有機金属化合物である、請求項３４記載のコン
トローラ。35. The controller of claim 34, wherein at least one fluid is a tantalum-containing organometallic compound. 【請求項３６】 一の流体がペンタキス（ジメチルアミ
ド）タンタルであり、別の一の流体がペンタキス（エト
キソ）タンタルである、請求項３５記載のコントロー
ラ。36. The controller of claim 35, wherein one fluid is pentakis (dimethylamido) tantalum and another fluid is pentakis (ethoxy) tantalum. 【請求項３７】 前記流体のうちの少なくとも一つの流
体が、熱分解によってその化合物を堆積させるものであ
る、請求項３６に記載のコントローラ。37. The controller of claim 36, wherein at least one of the fluids is one that deposits the compound by pyrolysis. 【請求項３８】 コンデンサを製造するための装置であ
って、（ａ）処理されるべき基板を格納するように構成
されるチャンバを画成する処理リアクタと、（ｂ）前記
チャンバと連通する複数の処理流体供給装置と、（ｃ）
少なくとも一つの誘電体層及び少なくとも一つの導電層
であって少なくとも一つの共通の元素を含む前記誘電体
層及び前記導電層を前記基板上で接触させて堆積させる
のを容易にすべく前記流体供給装置から前記チャンバま
での前記流体の流れを選択しかつ制御するように構成さ
れるコントローラと、を備える装置。38. An apparatus for manufacturing a capacitor, comprising: (a) a processing reactor defining a chamber configured to store a substrate to be processed; and (b) a plurality of communicating with the chamber. (C)
A fluid supply for facilitating contacting and depositing at least one dielectric layer and at least one conductive layer comprising at least one common element on the substrate; A controller configured to select and control the flow of the fluid from the device to the chamber. 【請求項３９】 前記コントローラが、前記誘電層を間
にもった少なくとも二つの導電層の堆積を容易にすべく
前記流体の流れを制御するように構成される、請求項３
８記載の装置。39. The controller of claim 3, wherein the controller is configured to control a flow of the fluid to facilitate deposition of at least two conductive layers with the dielectric layer therebetween.
An apparatus according to claim 8. 【請求項４０】 前記流体は、前記堆積された諸層が摂
氏５００度から１０００度の温度範囲で互いに反応しな
いように選択される、請求項３９記載の装置。40. The apparatus of claim 39, wherein the fluids are selected such that the deposited layers do not react with each other in a temperature range of 500 to 1000 degrees Celsius. 【請求項４１】 前記共通の元素がタンタルである、請
求項３９記載のコントローラ。41. The controller according to claim 39, wherein said common element is tantalum. 【請求項４２】 前記誘電体層が五酸化タンタルであ
る、請求項４１記載のコントローラ。42. The controller of claim 41, wherein said dielectric layer is tantalum pentoxide. 【請求項４３】 前記導電層が窒化タンタルである、請
求項４２記載のコントローラ。43. The controller of claim 42, wherein said conductive layer is tantalum nitride. 【請求項４４】 少なくとも一つの流体が、タンタルを
含有する有機金属化合物である、請求項４３記載のコン
トローラ。44. The controller of claim 43, wherein the at least one fluid is a tantalum-containing organometallic compound. 【請求項４５】 一の流体がペンタキス（ジメチルアミ
ド）タンタルであり、別の一の流体がペンタキス（エト
キソ）タンタルである、請求項４４記載のコントロー
ラ。45. The controller of claim 44, wherein one fluid is pentakis (dimethylamido) tantalum and another fluid is pentakis (ethoxy) tantalum. 【請求項４６】 前記流体のうちの少なくとも一つの流
体が、熱分解によってその化合物を堆積させるものであ
る、請求項４５記載のコントローラ。46. The controller of claim 45, wherein at least one of said fluids deposits said compound by pyrolysis.