JPH1013484A - 復調用信号変換方法及び復調回路 - Google Patents
復調用信号変換方法及び復調回路Info
- Publication number
- JPH1013484A JPH1013484A JP8162799A JP16279996A JPH1013484A JP H1013484 A JPH1013484 A JP H1013484A JP 8162799 A JP8162799 A JP 8162799A JP 16279996 A JP16279996 A JP 16279996A JP H1013484 A JPH1013484 A JP H1013484A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- converter
- input
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 差動アンプでの中心電圧の調整を不要とする
ことで調整時間の短縮化を図ることができ、かつ温度環
境および差動アンプの影響を受けることのない復調用信
号変換方法及び復調回路を提供する。 【解決手段】 入力されるアナログ信号をデジタル信号
に変換するA/Dコンバータを具備したデジタル多重無
線装置の復調回路において、入力されるアナログ信号を
デジタル信号に変換するA/Dコンバータ12と、この
A/Dコンバータ12の信号入力端子Vc に入力される
前記アナログ信号の直流成分を除去するコンデンサ18
とを有し、このコンデンサ18で直流成分が除去された
アナログ信号に当該A/Dコンバータ12で得られる判
定電圧Vref を印加したアナログ信号が前記信号入力端
子Vc に入力されるように構成される。
ことで調整時間の短縮化を図ることができ、かつ温度環
境および差動アンプの影響を受けることのない復調用信
号変換方法及び復調回路を提供する。 【解決手段】 入力されるアナログ信号をデジタル信号
に変換するA/Dコンバータを具備したデジタル多重無
線装置の復調回路において、入力されるアナログ信号を
デジタル信号に変換するA/Dコンバータ12と、この
A/Dコンバータ12の信号入力端子Vc に入力される
前記アナログ信号の直流成分を除去するコンデンサ18
とを有し、このコンデンサ18で直流成分が除去された
アナログ信号に当該A/Dコンバータ12で得られる判
定電圧Vref を印加したアナログ信号が前記信号入力端
子Vc に入力されるように構成される。
Description
【0001】
【発明の属する技術分野】本発明は、復調用信号変換方
法及び復調回路に関し、特にスクランブラを具備したデ
ジタル多重無線装置に適用して好適なものである。
法及び復調回路に関し、特にスクランブラを具備したデ
ジタル多重無線装置に適用して好適なものである。
【0002】
【従来の技術】従来の復調回路の構成及びその作用につ
いて簡単に説明する。図2に6GHz帯PCM多方向多
重無線装置(16QAM方式)の復調ユニット(DE
M)部分の回路図を示す。
いて簡単に説明する。図2に6GHz帯PCM多方向多
重無線装置(16QAM方式)の復調ユニット(DE
M)部分の回路図を示す。
【0003】一般的に16QAM復調方式によるデジタ
ルマイクロ波通信においては、16QAMで変調された
信号(搬送波+信号波)が入力され、この変調信号はバ
ッファーアンプ21を通してIチャネルとQチャネルの
2系統に分けられる。次に、基準搬送波再生回路25に
おいて生成された搬送波により同期検波回路23I,2
3Qでそれぞれ同期検波され信号波(アナログ信号)の
みが取り出され、さらに差動アンプ11I,11Qで増
幅された後に、このアナログ信号はアナログ/デジタル
(以下、単にA/Dという)コンバータ12I,12Q
で信号変換(A/D変換)されてデジタル化される。
ルマイクロ波通信においては、16QAMで変調された
信号(搬送波+信号波)が入力され、この変調信号はバ
ッファーアンプ21を通してIチャネルとQチャネルの
2系統に分けられる。次に、基準搬送波再生回路25に
おいて生成された搬送波により同期検波回路23I,2
3Qでそれぞれ同期検波され信号波(アナログ信号)の
みが取り出され、さらに差動アンプ11I,11Qで増
幅された後に、このアナログ信号はアナログ/デジタル
(以下、単にA/Dという)コンバータ12I,12Q
で信号変換(A/D変換)されてデジタル化される。
【0004】また、差動アンプ11I,11Qの出力
は、クロック再生回路17の情報信号を作るために、そ
れぞれコンパレータ15I,15Qにも入力され、基準
電圧値の調整用のコンパレータ基準電圧発生回路16か
ら出力される基準電圧値と比較され、その比較結果がそ
れぞれクロック再生回路17に出力される。そして、ク
ロック再生回路17にて再生されたクロックはA/Dコ
ンバータ12I,12Qへ出力され、そのサンプリング
クロックに供される。
は、クロック再生回路17の情報信号を作るために、そ
れぞれコンパレータ15I,15Qにも入力され、基準
電圧値の調整用のコンパレータ基準電圧発生回路16か
ら出力される基準電圧値と比較され、その比較結果がそ
れぞれクロック再生回路17に出力される。そして、ク
ロック再生回路17にて再生されたクロックはA/Dコ
ンバータ12I,12Qへ出力され、そのサンプリング
クロックに供される。
【0005】このように従来の復調回路は、一般的に差
動アンプとA/Dコンバータ及び差動アンプとコンパレ
ータとを直結して構成されていた。
動アンプとA/Dコンバータ及び差動アンプとコンパレ
ータとを直結して構成されていた。
【0006】
【発明が解決しようとする課題】しかしながら、図2に
示した従来の復調回路においては、復調回路における評
価パラメータとなるBER(エラー率)を最良の状態に
するために、差動アンプ11から出力される信号波の中
心電圧を、A/Dコンバータ12で要求される中心電圧
となるように、差動アンプ11の部分で調整する必要が
あり、この調整値がずれていたり、何らかの原因でずれ
ると装置全体の品質の低下を招来するという問題を有し
ていた。
示した従来の復調回路においては、復調回路における評
価パラメータとなるBER(エラー率)を最良の状態に
するために、差動アンプ11から出力される信号波の中
心電圧を、A/Dコンバータ12で要求される中心電圧
となるように、差動アンプ11の部分で調整する必要が
あり、この調整値がずれていたり、何らかの原因でずれ
ると装置全体の品質の低下を招来するという問題を有し
ていた。
【0007】以下、差動アンプ11及びA/Dコンバー
タ12を含む要部を示す図3を参照して詳細に説明す
る。この部分は上述したようにIチャネル/Qチャネル
の2系統あるが、共に同様に動作するため、図3におい
てはそのうちの1系統を示している。
タ12を含む要部を示す図3を参照して詳細に説明す
る。この部分は上述したようにIチャネル/Qチャネル
の2系統あるが、共に同様に動作するため、図3におい
てはそのうちの1系統を示している。
【0008】この図3に示されるA/Dコンバータ12
は、部品使用初期条件として、最高基準電圧(VRT)
と最低基準電圧(VRB)とを入力することになってお
り、その場合のA/Dコンバータ12で要求される中心
電圧(Vc)は、図3中の(式1)に示されるように最
高基準電圧発生回路13で生成される最高基準電圧(V
RT)と最低基準電圧発生回路14で生成される最低基
準電圧(VRB)とを足して2で割った値となる。差動
アンプ11から出力される信号波(図3(b)ではアイ
パターンで示している)の中心電圧を、この電圧に合わ
せるためには、差動アンプ側で調整しなければならな
い。しかしながら、この調整は、装置の品質そのものを
決める、特に大切な調整となるため、慎重に行なう必要
があり、それ故に難易度の高い調整になり、かつ、その
ための時間もかなりかかることになる。
は、部品使用初期条件として、最高基準電圧(VRT)
と最低基準電圧(VRB)とを入力することになってお
り、その場合のA/Dコンバータ12で要求される中心
電圧(Vc)は、図3中の(式1)に示されるように最
高基準電圧発生回路13で生成される最高基準電圧(V
RT)と最低基準電圧発生回路14で生成される最低基
準電圧(VRB)とを足して2で割った値となる。差動
アンプ11から出力される信号波(図3(b)ではアイ
パターンで示している)の中心電圧を、この電圧に合わ
せるためには、差動アンプ側で調整しなければならな
い。しかしながら、この調整は、装置の品質そのものを
決める、特に大切な調整となるため、慎重に行なう必要
があり、それ故に難易度の高い調整になり、かつ、その
ための時間もかなりかかることになる。
【0009】従来、この調整には2通りの仕方がある。
すなわち、1つは測定器のみを用いて単体で調整する方
法であるが、総合評価に関わる重要な部分であるために
高精度なものを用いなければならず、仮に精密に調整し
たとしても、総合系で見ると完全に調整しきれていない
場合もあるため、装置総合調整時、再度微調整する必要
が生じる。また、もう1つの方法としては、総合系(装
置全体)と同等な測定系を組み、BER(エラー率)が
最良になるように調整を行なう方法がある。しかし、こ
の方法では測定系を構成するという手間がかかり、しか
もBER測定を行ないながらの調整のため時間も非常に
かかることになる。また、どちらの調整法を採用しても
この調整部分はIチャネルとQチャネルの2系列あり、
この2系列を交互に調整しながら一番最良の状態に仕上
げていく必要がある。
すなわち、1つは測定器のみを用いて単体で調整する方
法であるが、総合評価に関わる重要な部分であるために
高精度なものを用いなければならず、仮に精密に調整し
たとしても、総合系で見ると完全に調整しきれていない
場合もあるため、装置総合調整時、再度微調整する必要
が生じる。また、もう1つの方法としては、総合系(装
置全体)と同等な測定系を組み、BER(エラー率)が
最良になるように調整を行なう方法がある。しかし、こ
の方法では測定系を構成するという手間がかかり、しか
もBER測定を行ないながらの調整のため時間も非常に
かかることになる。また、どちらの調整法を採用しても
この調整部分はIチャネルとQチャネルの2系列あり、
この2系列を交互に調整しながら一番最良の状態に仕上
げていく必要がある。
【0010】さらに、常温で調整が完了したとしても、
高温・低温の環境で使われた場合、または経年変化によ
る差動アンプのドリフトで、差動アンプから出力される
中心電圧がずれる可能性があり、このような場合には手
の施しようがなかった。
高温・低温の環境で使われた場合、または経年変化によ
る差動アンプのドリフトで、差動アンプから出力される
中心電圧がずれる可能性があり、このような場合には手
の施しようがなかった。
【0011】本発明は、以上の点を考慮してなされたも
のであり、差動アンプでの中心電圧の調整を不要とする
ことで調整時間の短縮化を図ることができ、かつ温度環
境および差動アンプの影響を受けない復調用信号変換方
法及び復調回路を提供しようとするものである。
のであり、差動アンプでの中心電圧の調整を不要とする
ことで調整時間の短縮化を図ることができ、かつ温度環
境および差動アンプの影響を受けない復調用信号変換方
法及び復調回路を提供しようとするものである。
【0012】
【課題を解決するための手段】かかる課題を解決するた
め、本発明の請求項1においては、入力されるアナログ
信号をデジタル信号に変換するアナログ/デジタルA/
Dコンバータを復調回路に具備したデジタル多重無線装
置の復調用信号変換方法において、以下のようにした。
め、本発明の請求項1においては、入力されるアナログ
信号をデジタル信号に変換するアナログ/デジタルA/
Dコンバータを復調回路に具備したデジタル多重無線装
置の復調用信号変換方法において、以下のようにした。
【0013】すなわち、本発明はA/Dコンバータから
出力される判定電圧Vref (最高基準電圧VRTと最低基
準電圧VRBとの和を2で割った値の電圧)を使用するも
のであり、このA/Dコンバータで中心電圧Vcとして
判断される判定電圧Vref を利用するものである。その
ために、信号波を復調する際にA/D変換するA/Dコ
ンバータの信号入力点に直流成分を除去するためのコン
デンサを介して信号波を入力すると共に、当該A/Dコ
ンバータで得られる判定電圧を前記信号入力点に入力す
ることとした。
出力される判定電圧Vref (最高基準電圧VRTと最低基
準電圧VRBとの和を2で割った値の電圧)を使用するも
のであり、このA/Dコンバータで中心電圧Vcとして
判断される判定電圧Vref を利用するものである。その
ために、信号波を復調する際にA/D変換するA/Dコ
ンバータの信号入力点に直流成分を除去するためのコン
デンサを介して信号波を入力すると共に、当該A/Dコ
ンバータで得られる判定電圧を前記信号入力点に入力す
ることとした。
【0014】従って、前段の、例えば差動アンプから供
給されるアナログ信号波に含まれる直流成分をコンデン
サで除去し、新たにA/Dコンバータで得られる判定電
圧を信号波の中心電圧として前記信号入力点に入力する
ことができ、差動アンプでの中心電圧の調整を不要とす
る。
給されるアナログ信号波に含まれる直流成分をコンデン
サで除去し、新たにA/Dコンバータで得られる判定電
圧を信号波の中心電圧として前記信号入力点に入力する
ことができ、差動アンプでの中心電圧の調整を不要とす
る。
【0015】本発明の請求項2においては、入力される
アナログ信号をデジタル信号に変換するA/Dコンバー
タを具備したデジタル多重無線装置の復調回路におい
て、以下の各構成要素によって構成した。
アナログ信号をデジタル信号に変換するA/Dコンバー
タを具備したデジタル多重無線装置の復調回路におい
て、以下の各構成要素によって構成した。
【0016】すなわち、前記A/Dコンバータの信号入
力点に入力される前記アナログ信号の直流成分を除去す
るコンデンサと、このコンデンサで直流成分が除去され
たアナログ信号に前記A/Dコンバータで得られる判定
電圧を印加して前記信号入力点に入力する電圧印加手段
とを備えて構成することとした。
力点に入力される前記アナログ信号の直流成分を除去す
るコンデンサと、このコンデンサで直流成分が除去され
たアナログ信号に前記A/Dコンバータで得られる判定
電圧を印加して前記信号入力点に入力する電圧印加手段
とを備えて構成することとした。
【0017】従って、前段の、例えば差動アンプからA
/Dコンバータに供給されるアナログ信号に含まれる直
流成分をコンデンサで除去し、新たにA/Dコンバータ
で得られる判定電圧を電圧印加手段を介して信号波の中
心電圧として前記信号入力点に入力することができ、差
動アンプでの中心電圧の調整を不要とする。
/Dコンバータに供給されるアナログ信号に含まれる直
流成分をコンデンサで除去し、新たにA/Dコンバータ
で得られる判定電圧を電圧印加手段を介して信号波の中
心電圧として前記信号入力点に入力することができ、差
動アンプでの中心電圧の調整を不要とする。
【0018】本発明の請求項3においては、入力される
アナログ信号をデジタル信号に変換するA/Dコンバー
タを具備したデジタル多重無線装置の復調回路におい
て、以下の各構成要素によって構成した。
アナログ信号をデジタル信号に変換するA/Dコンバー
タを具備したデジタル多重無線装置の復調回路におい
て、以下の各構成要素によって構成した。
【0019】すなわち、入力されるアナログ信号の直流
成分を除去するコンデンサと、このコンデンサで直流成
分が除去されたアナログ信号に前記A/Dコンバータで
得られる判定電圧が印加されたアナログ信号が信号入力
点に入力され、かつ前記A/Dコンバータで得られる判
定電圧が基準電圧入力点に印加されて、前記A/Dコン
バータのサンプリングクロックを生成するクロック再生
回路に位相情報を供給するコンパレータとを備えて構成
することとした。
成分を除去するコンデンサと、このコンデンサで直流成
分が除去されたアナログ信号に前記A/Dコンバータで
得られる判定電圧が印加されたアナログ信号が信号入力
点に入力され、かつ前記A/Dコンバータで得られる判
定電圧が基準電圧入力点に印加されて、前記A/Dコン
バータのサンプリングクロックを生成するクロック再生
回路に位相情報を供給するコンパレータとを備えて構成
することとした。
【0020】従って、前段の、例えば差動アンプからA
/Dコンバータに供給されるアナログ信号に含まれる直
流成分をコンデンサで除去し、新たにA/Dコンバータ
で得られる判定電圧を印加したアナログ信号を信号波の
中心電圧として前記信号入力点に入力することができ、
前記A/Dコンバータで得られる判定電圧を基準電圧入
力点に印加することから、コンパレータにおける調整を
不要とする。
/Dコンバータに供給されるアナログ信号に含まれる直
流成分をコンデンサで除去し、新たにA/Dコンバータ
で得られる判定電圧を印加したアナログ信号を信号波の
中心電圧として前記信号入力点に入力することができ、
前記A/Dコンバータで得られる判定電圧を基準電圧入
力点に印加することから、コンパレータにおける調整を
不要とする。
【0021】本発明の請求項4においては、入力される
アナログ信号をデジタル信号に変換するA/Dコンバー
タを具備したデジタル多重無線装置の復調回路におい
て、以下の各構成要素によって構成した。
アナログ信号をデジタル信号に変換するA/Dコンバー
タを具備したデジタル多重無線装置の復調回路におい
て、以下の各構成要素によって構成した。
【0022】すなわち、入力されるアナログ信号の直流
成分を除去するコンデンサと、このコンデンサで直流成
分が除去されたアナログ信号が信号入力点に入力される
と共に基準電圧入力点が接地されて、前記A/Dコンバ
ータのサンプリングクロックを生成するクロック再生回
路に位相情報を供給するコンパレータとを備えて構成す
ることとした。
成分を除去するコンデンサと、このコンデンサで直流成
分が除去されたアナログ信号が信号入力点に入力される
と共に基準電圧入力点が接地されて、前記A/Dコンバ
ータのサンプリングクロックを生成するクロック再生回
路に位相情報を供給するコンパレータとを備えて構成す
ることとした。
【0023】従って、前段の、例えば差動アンプからコ
ンパレータに供給されるアナログ信号に含まれる直流成
分をコンデンサで除去して信号波の中心電圧を接地電位
と等しくて信号入力点に入力すると共に基準電圧入力点
を接地することから、クロック再生に係る最適ポイント
を得ることができ、また基準電圧入力点は接地するだけ
であることからパターン設計が容易となる。
ンパレータに供給されるアナログ信号に含まれる直流成
分をコンデンサで除去して信号波の中心電圧を接地電位
と等しくて信号入力点に入力すると共に基準電圧入力点
を接地することから、クロック再生に係る最適ポイント
を得ることができ、また基準電圧入力点は接地するだけ
であることからパターン設計が容易となる。
【0024】
(A)第1の実施形態 以下、本発明による復調用信号変換方法を該方法が適用
される復調回路を一例に図面を参照しながら詳述する。
ここで、図1は、第1の実施形態の構成を示すものであ
り、上述した図3との同一又は対応部分には同一符号を
付して示している。
される復調回路を一例に図面を参照しながら詳述する。
ここで、図1は、第1の実施形態の構成を示すものであ
り、上述した図3との同一又は対応部分には同一符号を
付して示している。
【0025】図1において、この第1の実施形態の復調
回路も、図2及び図3に示した構成要素、すなわち、差
動アンプ11と、A/Dコンバータ12と、最高基準電
圧発生回路13と、最低基準電圧発生回路14と、コン
パレータ15と、コンパレータ基準電圧発生回路16
と、クロック再生回路17と、バッファアンプ21と、
同期検波回路22と、π/2位相シフタ23及び基準搬
送波再生回路24とをそのまま有する。これに加えて、
この第1の実施形態の復調回路は、コンデンサ18及び
抵抗19とを有する。
回路も、図2及び図3に示した構成要素、すなわち、差
動アンプ11と、A/Dコンバータ12と、最高基準電
圧発生回路13と、最低基準電圧発生回路14と、コン
パレータ15と、コンパレータ基準電圧発生回路16
と、クロック再生回路17と、バッファアンプ21と、
同期検波回路22と、π/2位相シフタ23及び基準搬
送波再生回路24とをそのまま有する。これに加えて、
この第1の実施形態の復調回路は、コンデンサ18及び
抵抗19とを有する。
【0026】コンデンサ18は、差動アンプ11の出力
端子とA/Dコンバータ12の信号入力点である信号入
力端子Vc との間に設けられる。また、A/Dコンバー
タ12の判定電圧Vref 出力端子は、コンデンサ18と
信号入力端子Vc との間で接続され、この接続点と判定
電圧Vref 出力端子との間に抵抗19が設けられて、電
圧印加手段を構成する。
端子とA/Dコンバータ12の信号入力点である信号入
力端子Vc との間に設けられる。また、A/Dコンバー
タ12の判定電圧Vref 出力端子は、コンデンサ18と
信号入力端子Vc との間で接続され、この接続点と判定
電圧Vref 出力端子との間に抵抗19が設けられて、電
圧印加手段を構成する。
【0027】すなわち、差動アンプ11の出力は、コン
デンサ18を通ってA/Dコンバータ12の信号入力端
子Vc に入力され、またコンデンサ18とA/Dコンバ
ータ12の信号入力端子Vc との間には抵抗19を介し
て判定電圧Vref 出力端子が接続されており、この判定
電圧Vref 出力端子からA/Dコンバータ12の判定電
圧Vref が出力される。
デンサ18を通ってA/Dコンバータ12の信号入力端
子Vc に入力され、またコンデンサ18とA/Dコンバ
ータ12の信号入力端子Vc との間には抵抗19を介し
て判定電圧Vref 出力端子が接続されており、この判定
電圧Vref 出力端子からA/Dコンバータ12の判定電
圧Vref が出力される。
【0028】次に、第1の実施形態の作用について説明
する。
する。
【0029】A/Dコンバータ12の判定電圧Vref 出
力端子からは、最高基準電圧発生回路13からA/Dコ
ンバータ12に出力される最高基準電圧VRTと、最低基
準電圧発生回路14からA/Dコンバータ12に出力さ
れる最低基準電圧VRBとを足して2で割った値の電圧、
すなわち判定電圧Vref が出力されている。この判定電
圧Vref は、A/Dコンバータ12で中心電圧Vcとし
て判断される電圧値である。なお、図1(b)には、差
動アンプ11からの信号波のアイパターンを示してお
り、アイパターンの中心電圧が判定電圧Vref となる。
力端子からは、最高基準電圧発生回路13からA/Dコ
ンバータ12に出力される最高基準電圧VRTと、最低基
準電圧発生回路14からA/Dコンバータ12に出力さ
れる最低基準電圧VRBとを足して2で割った値の電圧、
すなわち判定電圧Vref が出力されている。この判定電
圧Vref は、A/Dコンバータ12で中心電圧Vcとし
て判断される電圧値である。なお、図1(b)には、差
動アンプ11からの信号波のアイパターンを示してお
り、アイパターンの中心電圧が判定電圧Vref となる。
【0030】従来の復調回路は、この電圧値にあわせる
ように差動アンプ11の出力の信号波の中心電圧を調整
していた。この第1の実施形態では、差動アンプ11か
らのアナログ出力信号に含まれる直流成分(DC成分)
をコンデンサ18で除去し、この直流成分の除去された
アナログ信号に、A/Dコンバータ12の判定電圧Vre
f 端子から出力された判定電圧Vref を印加して、これ
を中心電圧として信号入力端子Vc に入力し使用するこ
とにより、この差動アンプ11の出力調整の作業をなく
すことを可能とした。
ように差動アンプ11の出力の信号波の中心電圧を調整
していた。この第1の実施形態では、差動アンプ11か
らのアナログ出力信号に含まれる直流成分(DC成分)
をコンデンサ18で除去し、この直流成分の除去された
アナログ信号に、A/Dコンバータ12の判定電圧Vre
f 端子から出力された判定電圧Vref を印加して、これ
を中心電圧として信号入力端子Vc に入力し使用するこ
とにより、この差動アンプ11の出力調整の作業をなく
すことを可能とした。
【0031】なお、この第1の実施形態が適用されるデ
ジタル多重無線装置は、スクランブラが具備されている
ため、差動アンプ11から出力される信号波には常に交
流成分が含まれており、コンデンサ18の回路への挿入
による問題は生じない。また、抵抗19は、差動アンプ
11から出力されるアナログ信号波が、A/Dコンバー
タ12の判定電圧Vref 端子に対して悪影響を及ぼさな
いようにアイソレーションを施すためのものである。
ジタル多重無線装置は、スクランブラが具備されている
ため、差動アンプ11から出力される信号波には常に交
流成分が含まれており、コンデンサ18の回路への挿入
による問題は生じない。また、抵抗19は、差動アンプ
11から出力されるアナログ信号波が、A/Dコンバー
タ12の判定電圧Vref 端子に対して悪影響を及ぼさな
いようにアイソレーションを施すためのものである。
【0032】次に、上述した第1の実施形態の効果につ
いて説明する。以上説明した第1の実施形態では、以下
の効果が得られる。
いて説明する。以上説明した第1の実施形態では、以下
の効果が得られる。
【0033】(1) 差動アンプ11での中心電圧の調整が
不要となる。すなわち、従来の中心電圧の調整の場合に
は、電圧の測定器に高精度なものを用い、かつこの復調
回路を装着した後の装置の総合調整時に、再度微調整す
る必要があり、さらにBER(エラー率)の測定も行な
いながらの作業となるため面倒が伴うものであった。し
かも、IチャネルとQチャネルの2系列を交互に調整し
ながら一番最良の状態に持っていく必要があった。この
第1の実施形態でこれら面倒な調整が一切不要になるた
め調整時間の短縮化を図ることができる。
不要となる。すなわち、従来の中心電圧の調整の場合に
は、電圧の測定器に高精度なものを用い、かつこの復調
回路を装着した後の装置の総合調整時に、再度微調整す
る必要があり、さらにBER(エラー率)の測定も行な
いながらの作業となるため面倒が伴うものであった。し
かも、IチャネルとQチャネルの2系列を交互に調整し
ながら一番最良の状態に持っていく必要があった。この
第1の実施形態でこれら面倒な調整が一切不要になるた
め調整時間の短縮化を図ることができる。
【0034】(2) 温度環境の影響を受けることがない。
判定電圧Vref 値は、最高基準電圧VRTと最低基準電圧
VRBにより決まるものであり、通常では温度環境の影響
を受けない。仮に温度変化により、最高基準電圧VRTま
たは最低基準電圧VRBが変化した場合、それに応じて判
定電圧Vref の電圧値も変化するものの、その判定電圧
Vref 値がそのまま信号波の中心電圧となるため、どん
な状態であっても常に最良の状態で信号波を入力させる
ことができる。
判定電圧Vref 値は、最高基準電圧VRTと最低基準電圧
VRBにより決まるものであり、通常では温度環境の影響
を受けない。仮に温度変化により、最高基準電圧VRTま
たは最低基準電圧VRBが変化した場合、それに応じて判
定電圧Vref の電圧値も変化するものの、その判定電圧
Vref 値がそのまま信号波の中心電圧となるため、どん
な状態であっても常に最良の状態で信号波を入力させる
ことができる。
【0035】(3) 差動アンプ11の影響を受けない。従
来の復調回路が差動アンプ11の出力をそのままA/D
コンバータ12に入力しているのと比べ、中心電圧に関
してはコンデンサ18により、差動アンプ11とA/D
コンバータ12の部分が完全に独立されているため、差
動アンプ11の電源電圧変化や温度変化による信号波出
力の変化の影響を全く考えずに済む。
来の復調回路が差動アンプ11の出力をそのままA/D
コンバータ12に入力しているのと比べ、中心電圧に関
してはコンデンサ18により、差動アンプ11とA/D
コンバータ12の部分が完全に独立されているため、差
動アンプ11の電源電圧変化や温度変化による信号波出
力の変化の影響を全く考えずに済む。
【0036】(B)第2の実施形態 図4において、この第2の実施形態の復調回路も、図2
及び図3に示した構成要素とほぼ同様であり、さらに、
これに加えて、この第2の実施形態の復調回路は、第1
の実施形態の復調回路と同様に、コンデンサ18及び抵
抗19とを有する。
及び図3に示した構成要素とほぼ同様であり、さらに、
これに加えて、この第2の実施形態の復調回路は、第1
の実施形態の復調回路と同様に、コンデンサ18及び抵
抗19とを有する。
【0037】コンデンサ18は、差動アンプ11の出力
端子とA/Dコンバータ12の信号入力点である信号入
力端子Vc との間に設けられる。また、A/Dコンバー
タ12の判定電圧Vref 出力端子は、コンデンサ18と
信号入力端子Vc との間で接続され、この接続点と判定
電圧Vref 出力端子との間に抵抗19が設けられる。ま
た、コンパレータの信号入力点としてのコンパレータ信
号波入力端子15bには前記接続点が接続されて、判定
電圧が印加されたアナログ信号が入力され、基準電圧入
力点としてのコンパレータ基準電圧入力端子15aには
A/Dコンバータ12の判定電圧Vref 出力端子が接続
されて判定電圧Vref が印加される。
端子とA/Dコンバータ12の信号入力点である信号入
力端子Vc との間に設けられる。また、A/Dコンバー
タ12の判定電圧Vref 出力端子は、コンデンサ18と
信号入力端子Vc との間で接続され、この接続点と判定
電圧Vref 出力端子との間に抵抗19が設けられる。ま
た、コンパレータの信号入力点としてのコンパレータ信
号波入力端子15bには前記接続点が接続されて、判定
電圧が印加されたアナログ信号が入力され、基準電圧入
力点としてのコンパレータ基準電圧入力端子15aには
A/Dコンバータ12の判定電圧Vref 出力端子が接続
されて判定電圧Vref が印加される。
【0038】すなわち、第1の実施形態等ではコンパレ
ータ15のコンパレータ基準電圧入力端子15aに接続
されていたコンパレータ基準電圧発生回路16に変え
て、この第2の実施形態では、A/Dコンバータ12の
判定電圧Vref 端子を接続し、コンパレータ基準電圧入
力端子15aに判定電圧Vref を印加するようにした。
さらに、差動アンプ11の出力端子とコンパレータ信号
波入力端子15bとが直接接続されていたものを、コン
デンサ18の下流側の接続点と接続するようにすること
で、直流成分を除去した後、判定電圧Vref を印加した
アナログ信号を入力するようにした。
ータ15のコンパレータ基準電圧入力端子15aに接続
されていたコンパレータ基準電圧発生回路16に変え
て、この第2の実施形態では、A/Dコンバータ12の
判定電圧Vref 端子を接続し、コンパレータ基準電圧入
力端子15aに判定電圧Vref を印加するようにした。
さらに、差動アンプ11の出力端子とコンパレータ信号
波入力端子15bとが直接接続されていたものを、コン
デンサ18の下流側の接続点と接続するようにすること
で、直流成分を除去した後、判定電圧Vref を印加した
アナログ信号を入力するようにした。
【0039】次に、第2の実施形態の作用について説明
する。
する。
【0040】第1の実施形態の場合と同様に、差動アン
プ11から出力されたアナログ信号は、コンデンサ18
で直流成分が除去され、A/Dコンバータ12の判定電
圧Vref が印加される。この判定電圧Vref が印加され
たアナログ信号は、A/Dコンバータ12の信号入力端
子Vc に入力されると共に、コンパレータ信号波入力端
子15bに入力される。このとき、A/Dコンバータ1
2の判定電圧Vref の電圧値が中心電圧Vcとされる。
そして、この判定電圧Vref 値をそのままコンパレータ
基準電圧とすることにより、最適の判断ポイントが得ら
れ、クロック再生回路17に最適の位相情報を提供する
ことができる。
プ11から出力されたアナログ信号は、コンデンサ18
で直流成分が除去され、A/Dコンバータ12の判定電
圧Vref が印加される。この判定電圧Vref が印加され
たアナログ信号は、A/Dコンバータ12の信号入力端
子Vc に入力されると共に、コンパレータ信号波入力端
子15bに入力される。このとき、A/Dコンバータ1
2の判定電圧Vref の電圧値が中心電圧Vcとされる。
そして、この判定電圧Vref 値をそのままコンパレータ
基準電圧とすることにより、最適の判断ポイントが得ら
れ、クロック再生回路17に最適の位相情報を提供する
ことができる。
【0041】次に、上述した第2の実施形態の効果につ
いて説明する。以上説明した第2の実施形態では、コン
パレータ基準電圧発生回路16を不要としたことから、
以下の効果が得られる。
いて説明する。以上説明した第2の実施形態では、コン
パレータ基準電圧発生回路16を不要としたことから、
以下の効果が得られる。
【0042】(1) コンパレータ基準電圧発生回路16を
用いた場合には必要とされる基準電圧の調整作業を不要
とすることが可能となる。この調整は差動アンプ11の
調整ほど面倒なものではないものの、装置全体の評価を
決めるBER(エラー率)に影響を及ぼすことから、精
密な調整が要求される。この実施の形態によれば、その
調整に掛けられていた手間と時間を大幅に短縮すること
ができる。
用いた場合には必要とされる基準電圧の調整作業を不要
とすることが可能となる。この調整は差動アンプ11の
調整ほど面倒なものではないものの、装置全体の評価を
決めるBER(エラー率)に影響を及ぼすことから、精
密な調整が要求される。この実施の形態によれば、その
調整に掛けられていた手間と時間を大幅に短縮すること
ができる。
【0043】(2) コンパレータ基準電圧発生回路16の
温度変化による電圧変動の影響が無くなる。
温度変化による電圧変動の影響が無くなる。
【0044】(3) コンパレータ基準電圧発生回路16の
動作を安定化するために、このコンパレータ基準電圧発
生回路16の入力電圧を安定化する必要があったが、そ
の必要がなくなり回路を簡略化することができる。
動作を安定化するために、このコンパレータ基準電圧発
生回路16の入力電圧を安定化する必要があったが、そ
の必要がなくなり回路を簡略化することができる。
【0045】(C)第3の実施形態 図5において、この第5の実施形態の復調回路も、図2
及び図3に示した構成要素とほぼ同様であり、さらに、
これに加えて、この第3の実施形態の復調回路は、第1
の実施形態の復調回路と同様にコンデンサ18及び抵抗
19とを有し、さらにコンデンサ51をも有する。
及び図3に示した構成要素とほぼ同様であり、さらに、
これに加えて、この第3の実施形態の復調回路は、第1
の実施形態の復調回路と同様にコンデンサ18及び抵抗
19とを有し、さらにコンデンサ51をも有する。
【0046】コンデンサ18は、差動アンプ11の出力
端子とA/Dコンバータ12の信号入力点である信号入
力端子Vc との間に設けられる。また、A/Dコンバー
タ12の判定電圧Vref 出力端子は、コンデンサ18と
信号入力端子Vc との間で接続され、この接続点と判定
電圧Vref 出力端子との間に抵抗19が設けられる。ま
た、コンパレータ15のコンパレータ信号波入力端子1
5bが差動アンプ11の出力端子とコンデンサ51を介
して接続され、コンパレータ基準電圧入力端子15aは
接地される。
端子とA/Dコンバータ12の信号入力点である信号入
力端子Vc との間に設けられる。また、A/Dコンバー
タ12の判定電圧Vref 出力端子は、コンデンサ18と
信号入力端子Vc との間で接続され、この接続点と判定
電圧Vref 出力端子との間に抵抗19が設けられる。ま
た、コンパレータ15のコンパレータ信号波入力端子1
5bが差動アンプ11の出力端子とコンデンサ51を介
して接続され、コンパレータ基準電圧入力端子15aは
接地される。
【0047】すなわち、第1の実施形態等ではコンパレ
ータ15のコンパレータ基準電圧入力端子15aに接続
されていたコンパレータ基準電圧発生回路16を削除
し、このコンパレータ基準電圧入力端子15aを接地し
た。さらに、第1の実施形態等ではコンパレータ15の
コンパレータ信号波入力端子15bは差動アンプ11の
出力端子と直接接続されていたものを、コンデンサ51
を介して接続するようにした。
ータ15のコンパレータ基準電圧入力端子15aに接続
されていたコンパレータ基準電圧発生回路16を削除
し、このコンパレータ基準電圧入力端子15aを接地し
た。さらに、第1の実施形態等ではコンパレータ15の
コンパレータ信号波入力端子15bは差動アンプ11の
出力端子と直接接続されていたものを、コンデンサ51
を介して接続するようにした。
【0048】次に、第3の実施形態の作用について説明
する。
する。
【0049】差動アンプ11から出力されるアナログ信
号波は、コンデンサ51により直流成分がカットされ
る。つまりアナログ信号波の中心電圧Vcは接地電圧と
同じ0Vとなる。また、コンパレータ基準電圧入力端子
15aを接地することにより、第2の実施形態と同様、
最適の判断ポイントが得られ、クロック再生回路17に
最適の位相情報を提供することができる。
号波は、コンデンサ51により直流成分がカットされ
る。つまりアナログ信号波の中心電圧Vcは接地電圧と
同じ0Vとなる。また、コンパレータ基準電圧入力端子
15aを接地することにより、第2の実施形態と同様、
最適の判断ポイントが得られ、クロック再生回路17に
最適の位相情報を提供することができる。
【0050】次に、上述した第3の実施形態の効果につ
いて説明する。以上説明した第3の実施形態では、上記
第2の実施形態の効果に加えて、コンパレータ基準電圧
入力端子15aを接地するのみで良いため、パターン設
計の簡略化を図ることができる。
いて説明する。以上説明した第3の実施形態では、上記
第2の実施形態の効果に加えて、コンパレータ基準電圧
入力端子15aを接地するのみで良いため、パターン設
計の簡略化を図ることができる。
【0051】
【発明の効果】以上のように、本発明の復調用信号変換
方法及び復調回路によれば、A/Dコンバータ内の判定
電圧Vref を用いて信号波の中心電圧を設定するように
したので、差動アンプでの中心電圧の調整を不要とする
ことができこれにより調整時間の短縮化を図ることがで
き、さらに温度環境および差動アンプの影響を排除する
ことができる。また、同様にコンパレータの基準電圧に
A/Dコンバータ内の判定電圧Vref を用いることによ
り、コンパレータ基準電圧発生回路を削除することがで
き、回路を簡略にすることが可能となる。
方法及び復調回路によれば、A/Dコンバータ内の判定
電圧Vref を用いて信号波の中心電圧を設定するように
したので、差動アンプでの中心電圧の調整を不要とする
ことができこれにより調整時間の短縮化を図ることがで
き、さらに温度環境および差動アンプの影響を排除する
ことができる。また、同様にコンパレータの基準電圧に
A/Dコンバータ内の判定電圧Vref を用いることによ
り、コンパレータ基準電圧発生回路を削除することがで
き、回路を簡略にすることが可能となる。
【図1】第1の実施形態の復調回路の要部の構成を示す
回路図である。
回路図である。
【図2】従来例のPCM多方向多重無線装置の復調ユニ
ットの回路図である。
ットの回路図である。
【図3】図2に示した復調ユニットの要部の構成を示す
回路図である。
回路図である。
【図4】第2の実施形態の復調回路の要部の構成を示す
回路図である。
回路図である。
【図5】第3の実施形態の復調回路の要部の構成を示す
回路図である。
回路図である。
11…差動アンプ、12…A/Dコンバータ、13…最
高基準電圧発生回路、14…最低基準電圧発生回路、1
5…コンパレータ、16…コンパレータ基準電圧発生回
路、17…クロック再生回路、18…コンデンサ、1
9,51…抵抗、21…バッファアンプ、22…同期検
波回路、23…π/2位相シフタ、24…基準搬送波再
生回路。
高基準電圧発生回路、14…最低基準電圧発生回路、1
5…コンパレータ、16…コンパレータ基準電圧発生回
路、17…クロック再生回路、18…コンデンサ、1
9,51…抵抗、21…バッファアンプ、22…同期検
波回路、23…π/2位相シフタ、24…基準搬送波再
生回路。
Claims (4)
- 【請求項1】 入力されるアナログ信号をデジタル信号
に変換するアナログ/デジタルコンバータを復調回路に
具備したデジタル多重無線装置の復調用信号変換方法に
おいて、 前記アナログ/デジタルコンバータの信号入力点に直流
成分を除去するためのコンデンサを介して信号波を入力
すると共に、当該アナログ/デジタルコンバータで得ら
れる判定電圧を前記信号入力点に入力することを特徴と
した復調用信号変換方法。 - 【請求項2】 入力されるアナログ信号をデジタル信号
に変換するアナログ/デジタルコンバータを具備したデ
ジタル多重無線装置の復調回路において、前記アナログ
/デジタルコンバータの信号入力点に入力される前記ア
ナログ信号の直流成分を除去するコンデンサと、 このコンデンサで直流成分が除去されたアナログ信号に
前記アナログ/デジタルコンバータで得られる判定電圧
を印加して前記信号入力点に入力する電圧印加手段とを
備えたことを特徴とした復調回路。 - 【請求項3】 入力されるアナログ信号をデジタル信号
に変換するアナログ/デジタルコンバータを具備したデ
ジタル多重無線装置の復調回路において、入力されるア
ナログ信号の直流成分を除去するコンデンサと、 このコンデンサで直流成分が除去されたアナログ信号に
前記アナログ/デジタルコンバータで得られる判定電圧
が印加されたアナログ信号が信号入力点に入力され、か
つ前記アナログ/デジタルコンバータで得られる判定電
圧が基準電圧入力点に印加されて、前記アナログ/デジ
タルコンバータのサンプリングクロックを生成するクロ
ック再生回路に位相情報を供給するコンパレータとを備
えたことを特徴とした復調回路。 - 【請求項4】 入力されるアナログ信号をデジタル信号
に変換するアナログ/デジタルコンバータを具備したデ
ジタル多重無線装置の復調回路において、 入力されるアナログ信号の直流成分を除去するコンデン
サと、 このコンデンサで直流成分が除去されたアナログ信号が
信号入力点に入力されると共に基準電圧入力点が接地さ
れて、前記アナログ/デジタルコンバータのサンプリン
グクロックを生成するクロック再生回路に位相情報を供
給するコンパレータとを備えたことを特徴とした復調回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8162799A JPH1013484A (ja) | 1996-06-24 | 1996-06-24 | 復調用信号変換方法及び復調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8162799A JPH1013484A (ja) | 1996-06-24 | 1996-06-24 | 復調用信号変換方法及び復調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1013484A true JPH1013484A (ja) | 1998-01-16 |
Family
ID=15761442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8162799A Pending JPH1013484A (ja) | 1996-06-24 | 1996-06-24 | 復調用信号変換方法及び復調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1013484A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6507627B1 (en) | 1998-02-09 | 2003-01-14 | Nec Corporation | Direct conversion receiving apparatus with DC component cut function |
-
1996
- 1996-06-24 JP JP8162799A patent/JPH1013484A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6507627B1 (en) | 1998-02-09 | 2003-01-14 | Nec Corporation | Direct conversion receiving apparatus with DC component cut function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0867066B9 (en) | Digital calibration of a transceiver | |
KR100299281B1 (ko) | Fsk수신기에서의자동주파수제어 | |
US20070069937A1 (en) | Interleaved analog to digital converter with compensation for parameter mismatch among individual converters | |
US5761251A (en) | Dual automatic gain control and DC offset correction circuit for QAM demodulation | |
US6900750B1 (en) | Signal conditioning system with adjustable gain and offset mismatches | |
US9490858B2 (en) | Transmitter capable of reducing local oscillation leakage and in-phase/quadrature-phase (I/Q) mismatch and adjusting methods thereof | |
WO2008018263A1 (fr) | circuit de traitement de signal et procédé de traitement de signal | |
KR20010007583A (ko) | 방송 신호용 수신기 | |
US20050157819A1 (en) | Receivers gain imbalance calibration circuits and methods thereof | |
US20060120496A1 (en) | Receiving apparatus | |
US20080143563A1 (en) | Analog-Digital Conversion Apparatus and Digital-Analog Conversion Apparatus | |
US6507627B1 (en) | Direct conversion receiving apparatus with DC component cut function | |
JPH057154A (ja) | A/d変換回路 | |
JPH1013484A (ja) | 復調用信号変換方法及び復調回路 | |
US6933874B2 (en) | Applying desired voltage at a node | |
JP2003004782A (ja) | ネットワーク測定方法および装置 | |
JP2001007869A (ja) | キャリアリーク抑制回路 | |
CN101115037A (zh) | 一种数字接收机及其本振频率初始误差校准的方法 | |
CN116527065B (zh) | 应用于发射机***的直流误差自动消除装置及方法 | |
CN103312647B (zh) | 用于精细rf收发器直流偏移校准的方法 | |
JPH09168038A (ja) | 無線装置 | |
US7257222B2 (en) | Ring voltage generation circuit and method for generating a ring voltage | |
KR100384744B1 (ko) | 디지털적으로 오프셋과 게인을 보정하는 비디오신호샘플링 방법 및 장치 | |
JP4095202B2 (ja) | 振幅変調送信装置 | |
KR101048306B1 (ko) | 무선 주파수 수신기 및 이를 이용한 무선 주파수 수신 방법 |