JPH10133621A - Plasma display - Google Patents

Plasma display

Info

Publication number
JPH10133621A
JPH10133621A JP8288240A JP28824096A JPH10133621A JP H10133621 A JPH10133621 A JP H10133621A JP 8288240 A JP8288240 A JP 8288240A JP 28824096 A JP28824096 A JP 28824096A JP H10133621 A JPH10133621 A JP H10133621A
Authority
JP
Japan
Prior art keywords
data
line
address
electrode driver
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8288240A
Other languages
Japanese (ja)
Inventor
Jun Someya
潤 染谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8288240A priority Critical patent/JPH10133621A/en
Publication of JPH10133621A publication Critical patent/JPH10133621A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain high luminance, multiple gradations, and high definition while reducing a line flicker when an interlaced signal is displayed by providing a means which controls an address period almost to a half by writing data of one line to two lines at the same time. SOLUTION: A control circuit 1 controls a scan electrode driver IC5 and an address electrode driver IC6 to write address data. The control circuit 1 sends data equivalent to one line read out of a memory to the address electrode driver IC6. The address electrode driver IC6 outputs address data L1 corresponding to address electrodes EW1 to EWm . At this point, the scan electrode driver IC5 outputs line select signals X1 and X2 to one odd line and one even line of scan electrodes. The data are written to cells 8 of a 1st line and a 2nd line at the same time with the address data L1 and line select signals X1 and X2 .

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、プラズマディス
プレイに関し、特にインタレース信号の表示に関するも
のである。[0001] 1. Field of the Invention [0002] The present invention relates to a plasma display, and more particularly to display of an interlace signal.

【０００２】[0002]

【従来の技術】図１４は、例えば特開平６−４３８２９
号公報に開示された従来のプラズマディスプレイの構成
を示す図であり、詳しくは、アドレス電極とスキャン電
極、および共通電極の３電極構造を有する交流駆動型プ
ラズマディスプレイの構造を示している。図において、
１は制御回路、２および３はデータを記憶するメモリ、
４はスキャン電極のドライバ回路、５はスキャン電極の
ドライバIC、６はアドレス電極のドライバIC、７は共通
電極のドライバ回路、８は放電セル、９はパネルであ
る。2. Description of the Related Art FIG.
FIG. 1 is a diagram showing a configuration of a conventional plasma display disclosed in Japanese Patent Application Laid-Open Publication No. H10-207, specifically, showing a structure of an AC driven plasma display having a three-electrode structure of an address electrode, a scan electrode, and a common electrode. In the figure,
1 is a control circuit, 2 and 3 are memories for storing data,
Reference numeral 4 denotes a scan electrode driver circuit, 5 denotes a scan electrode driver IC, 6 denotes an address electrode driver IC, 7 denotes a common electrode driver circuit, 8 denotes a discharge cell, and 9 denotes a panel.

【０００３】プラズマディスプレは、スキャン電極と共
通電極間の維持放電によって発光を行っている。プラズ
マディスプレイの発光は、スキャン電極と共通電極間の
入力電圧に対して強い非直線性を示すため、振幅変調さ
れた通常の映像信号を正しく中間調表示することができ
ない。そこで、１フィールドの映像を複数のサブフィー
ルドに分割し、各サブフィールド毎の発光時間の相対比
を１対２対４対８．．．というように、おおよそ２の累
乗ずつ変えておき、画素毎に各サブフィールドを発光さ
せるかさせないかの組み合わせで中間調表示を行ってい
る。一般に、１フィールドを８つのサブフィールドに分
割することで２５６階調表示が可能になる。The plasma display emits light by sustain discharge between a scan electrode and a common electrode. Since the emission of the plasma display shows a strong non-linearity with respect to the input voltage between the scan electrode and the common electrode, it is not possible to correctly display halftone of a normal amplitude-modulated video signal. Therefore, the video of one field is divided into a plurality of subfields, and the relative ratio of the light emission time for each subfield is 1: 2: 4: 8. . . As described above, the halftone display is performed by changing the power of about 2 and combining each pixel with the combination of whether or not to emit light in each subfield. In general, 256 gradations can be displayed by dividing one field into eight subfields.

【０００４】次に動作について説明する。図１５は従来
のプラズマディスプレイのデータ処理の様子を示す図で
ある。図１６は従来のプラズマディスプレイの各電極の
駆動波形の様子を示す図である。Next, the operation will be described. FIG. 15 is a diagram showing a state of data processing of a conventional plasma display. FIG. 16 is a diagram showing a state of a driving waveform of each electrode of the conventional plasma display.

【０００５】ＮＴＳＣなどのインタレースの映像信号
は、第１フィールドの奇数ラインのデータと第２フィー
ルドの偶数ラインのデータから構成される。図１５の１
フレームの第１フィールドでは、同期信号と奇数ライン
のデータが制御回路１に入力される。制御回路１は、奇
数ラインのデータをメモリＡ２に書き込むと同時に、メ
モリＢ３から一つ前のフィールドで書き込んだ偶数ライ
ンのデータを読み出す。図１６に示したように、制御回
路１は偶数ラインのセル８の状態を均一化するために、
アドレス期間の始めに偶数ラインの全てのセル８に対し
て書き込み／消去を行う。次に、制御回路１は、メモリ
Ｂ３から２ライン目のデータを読み出し、アドレス電極
ドライバIC６に送る。アドレス電極ドライバIC６は、そ
れぞれのアドレス電極に対応したデータL2を出力する。
この時、スキャン電極ドライバIC５は、スキャン電極の
２ライン目にライン選択信号X2を出力する。アドレス電
極のデータL2とスキャン電極のライン選択信号X2によ
り、２ライン目のセル８にデータが書き込まれる。次に
制御回路は、メモリＢ３から４ライン目のデータを読み
出し、アドレス電極ドライバIC６に送る。アドレス電極
ドライバIC６は、４ライン目のデータL4をアドレス電極
に出力する。この時、スキャン電極ドライバIC５は、４
ライン目のライン選択信号X4を出力し、４ライン目のセ
ル８にデータを書き込む。以降、制御回路１は、メモリ
Ｂ３から偶数ラインのデータを順番に読み出してアドレ
ス電極ドライバIC６に送る。アドレス電極ドライバIC６
はL2，L4と同様に偶数ラインのアドレスデータL6〜Lnを
出力する。この時、スキャン電極ドライバIC５は、アド
レス電極ドライバIC６のデータに対応した偶数ラインの
ライン選択信号X6〜Xnを出力し、アドレス期間を終了す
る。次の維持放電期間では、スキャン電極ドライバ回路
４と共通電極ドライバ回路７が交互にパルスを発生し、
両電極間の維持放電による発光動作を行う。所定の回数
の発光を繰り返して維持放電期間を終了する。前記１サ
ブフィールドの動作をサブフィールド数だけ繰り返し、
１フレームの第１フィールドを終了する。[0005] An interlaced video signal such as NTSC is composed of data of odd lines in a first field and data of even lines in a second field. 1 in FIG.
In the first field of the frame, the synchronization signal and the data of the odd line are input to the control circuit 1. The control circuit 1 writes the data of the odd line to the memory A2 and, at the same time, reads the data of the even line written in the previous field from the memory B3. As shown in FIG. 16, the control circuit 1 makes the state of the cells 8 of the even lines uniform by
At the beginning of the address period, writing / erasing is performed on all the cells 8 on the even lines. Next, the control circuit 1 reads the data of the second line from the memory B3 and sends it to the address electrode driver IC6. Address electrode driver IC6 outputs data L 2 corresponding to the respective address electrodes.
At this time, the scan electrode driver IC5 outputs the line selection signal X 2 on the second line of the scan electrodes. By the line selection signal X 2 data L 2 and the scan electrodes of the address electrodes, data second line of the cell 8 is written. Next, the control circuit reads the data of the fourth line from the memory B3 and sends it to the address electrode driver IC6. The address electrode driver IC 6 outputs the data L4 on the fourth line to the address electrode. At this time, the scan electrode driver IC 5
Output line selection signal X 4 of line, writing data to the cells 8 of the fourth line. Thereafter, the control circuit 1 sequentially reads out the data of the even lines from the memory B3 and sends the data to the address electrode driver IC6. Address electrode driver IC6
Outputs the address data L 6 ~L n even lines in the same manner as L 2, L 4. At this time, the scan electrode driver IC5 outputs a line select signal X 6 to X n of the even lines corresponding to the data of the address electrode driver IC 6, to end the address period. In the next sustain discharge period, the scan electrode driver circuit 4 and the common electrode driver circuit 7 generate pulses alternately,
A light emitting operation is performed by the sustain discharge between the two electrodes. The sustain discharge period is completed by repeating light emission a predetermined number of times. The operation of the one subfield is repeated by the number of subfields,
End the first field of one frame.

【０００６】次に、１フレームの第２フィールドで、制
御回路１は偶数ラインのデータをメモリＢ３に書き込む
と同時に、メモリＡ２から１フレームの第１フィールド
で書き込んだ奇数ラインのデータを読み出す。制御回路
１は奇数ラインのセル８の状態を均一化するために、ア
ドレス期間の始めに奇数ラインの全てのセル８に対して
書き込み／消去を行う。次に、制御回路１は、メモリＡ
２から１ライン目のデータを読み出し、アドレス電極ド
ライバIC６に送る。アドレス電極ドライバIC６は、それ
ぞれのアドレス電極に対応したアドレスデータL1を出力
する。この時、スキャン電極ドライバIC５は、スキャン
電極の１ライン目にライン選択信号X1を出力する。アド
レス電極のデータL1とスキャン電極のライン選択信号X1
により、１ライン目のセル８にデータが書き込まれる。
次に制御回路は、メモリＡ２から３ライン目のデータを
読み出し、アドレス電極ドライバIC６に送る。アドレス
電極ドライバIC６は、３ライン目のアドレスデータL3を
アドレス電極に出力する。この時、スキャン電極ドライ
バIC５は、３ライン目のライン選択信号X3を出力し、３
ライン目のセル８にデータを書き込む。以降、制御回路
１は、メモリＡ２から奇数ラインのデータを順番に読み
出して、アドレス電極ドライバIC６に送る。アドレス電
極ドライバIC６はL1,L3と同様に奇数ラインのアドレス
データL5〜Ln- 1 を出力する。この時、スキャン電極ド
ライバIC５は、アドレス電極ドライバIC６のデータに対
応した奇数ラインのライン選択信号X5〜Xn-1を出力し、
アドレス期間を終了する。次の維持放電期間の動作は、
１フレーム第１フィールドと同様であるので、詳細な説
明は省略する。上記１サブフィールドの動作をサブフィ
ールド数だけ繰り返し、１フレームの第２フィールドを
終了する。Next, in the second field of one frame, the control circuit 1 writes the data of the even lines to the memory B3 and, at the same time, reads the data of the odd lines written in the first field of the one frame from the memory A2. The control circuit 1 writes / erases all the cells 8 on the odd line at the beginning of the address period in order to equalize the state of the cells 8 on the odd line. Next, the control circuit 1
The data of the second to first lines are read and sent to the address electrode driver IC 6. Address electrode driver IC6 outputs address data L 1 corresponding to each address electrode. At this time, the scan electrode driver IC5 outputs the line selection signal X 1 on the first line of the scan electrodes. Line selection signal of the data L 1 and the scan electrode of the address electrode X 1
As a result, data is written to the cell 8 on the first line.
Next, the control circuit reads the data of the third line from the memory A2 and sends it to the address electrode driver IC6. Address electrode driver IC6 outputs address data L 3 of the third line to the address electrode. At this time, the scan electrode driver IC5 outputs the third line selection signal X3,
Data is written to the cell 8 in the line. Thereafter, the control circuit 1 sequentially reads the data of the odd-numbered lines from the memory A2 and sends the data to the address electrode driver IC6. Address electrode driver IC6 is L 1, L 3 and outputs the address data L 5 ~L n-1 similarly odd lines. At this time, the scan electrode driver IC5 outputs a line select signal X 5 ~X n-1 of the odd-numbered lines corresponding to the data of the address electrode driver IC 6,
End the address period. The operation of the next sustain discharge period
Since this is the same as the first field of one frame, detailed description is omitted. The operation of one subfield is repeated by the number of subfields, and the second field of one frame is completed.

【０００７】プラズマディスプレイは、前記第１フィー
ルドと第２フィールドの動作を繰り返すことで、インタ
レース信号の表示を行う。以上が、従来のプラズマディ
スプレイにおけるインタレース表示の動作である。[0007] The plasma display displays an interlaced signal by repeating the operations of the first field and the second field. The above is the operation of the interlaced display in the conventional plasma display.

【０００８】次に、従来のプラズマディスプレイでイン
タレース信号をノンインタレース信号に変換して表示す
る際の動作について説明する。図１７はインタレース信
号をノンインタレース信号に変換して表示する従来のプ
ラズマディスプレイの構成を示す図である。図において
１４は補間回路である。Next, the operation of the conventional plasma display for converting an interlaced signal into a non-interlaced signal for display will be described. FIG. 17 is a diagram showing a configuration of a conventional plasma display that converts an interlaced signal into a non-interlaced signal and displays the converted signal. In the figure, reference numeral 14 denotes an interpolation circuit.

【０００９】次に動作について説明する。図１８は従来
のプラズマディスプレイの駆動波形の様子を示す図であ
り、図の１フレームの第１フィールドでは、同期信号と
奇数ラインのデータが制御回路１に入力される。制御回
路１は、奇数ラインのデータをメモリＡ２に書き込むと
同時に、メモリＢ３から一つ前のフィールドで書き込ん
だ偶数ラインのデータを読み出す。読み出されたデータ
は、補間回路１４に送られ、補間回路１４は奇数ライン
の補間データを作成する。制御回路１は、アドレス期間
の始めに全てのセル８の状態を均一化するために、全て
のセル８に対して書き込み／消去を行う。次のアドレス
データの書き込み動作において、１ライン目は奇数ライ
ンであるので、制御回路１は補間回路１４で作成された
補間データをアドレス電極ドライバIC６に送り、アドレ
ス電極ドライバIC６は補間されたアドレスデータI1をア
ドレス電極に出力する。この時、スキャン電極ドライバ
IC５は、１ライン目のライン選択信号X1を出力する。ア
ドレス電極のアドレスデータI1とスキャン電極のライン
選択信号X1により、１ライン目のセル８にデータが書き
込まれる。次に制御回路１は、メモリＢ３から２ライン
目のデータを読み出し、アドレス電極ドライバIC６に送
る。アドレス電極ドライバIC６は、２ライン目のアドレ
スデータL2をアドレス電極に出力する。この時、スキャ
ン電極ドライバIC５は、２ライン目のライン選択信号X2
を出力し、２ライン目のセル８にデータを書き込む。以
降、制御回路１は、メモリＢ３からデータを読み出し
て、奇数ラインの場合は補間データをアドレス電極ドラ
イバIC６に送り、偶数ラインの場合は、メモリＢ３から
読み出したデータをアドレス電極ドライバIC６に送る。
アドレス電極ドライバIC６はI1,L2と同様にアドレスデ
ータI3, L4〜In-1,Lnを出力する。この時、スキャン電
極ドライバIC５は、アドレス電極ドライバIC６のデータ
に対応したライン選択信号X3〜Xnを出力し、アドレス期
間を終了する。次の維持放電期間では、スキャン電極ド
ライバ回路４と共通電極ドライバ回路７が交互にパルス
を発生し、両電極間の維持放電による発光動作を行う。
所定の回数の発光を繰り返し維持放電期間を終了する。
前記１サブフィールドの動作をサブフィールド数だけ繰
り返し、１フレームの第1フィールドを終了する。Next, the operation will be described. FIG. 18 is a diagram showing a driving waveform of a conventional plasma display. In the first field of one frame shown in FIG. 18, a synchronization signal and data of an odd line are input to the control circuit 1. The control circuit 1 writes the data of the odd line to the memory A2 and, at the same time, reads the data of the even line written in the previous field from the memory B3. The read data is sent to the interpolation circuit 14, and the interpolation circuit 14 creates interpolation data of odd lines. The control circuit 1 performs writing / erasing on all the cells 8 in order to equalize the state of all the cells 8 at the beginning of the address period. In the writing operation of the next address data, the first line is an odd-numbered line, so the control circuit 1 sends the interpolation data created by the interpolation circuit 14 to the address electrode driver IC 6, and the address electrode driver IC 6 outputs the interpolated address data. and it outputs the I 1 to the address electrodes. At this time, scan electrode driver
The IC 5 outputs a first line selection signal X1. By the line selection signal X 1 address data I 1 and the scan electrode of the address electrode, the data in the first line of the cell 8 is written. Next, the control circuit 1 reads the data of the second line from the memory B3 and sends it to the address electrode driver IC6. Address electrode driver IC6 outputs the second line of the address data L 2 to the address electrodes. At this time, the scan electrode driver IC5 outputs the second line selection signal X 2
And writes data in the cell 8 on the second line. Thereafter, the control circuit 1 reads data from the memory B3, and sends interpolation data to the address electrode driver IC 6 in the case of an odd line, and sends data read from the memory B3 to the address electrode driver IC 6 in the case of an even line.
Address electrode driver IC6 outputs I 1, L 2 similarly to the address data I 3, L 4 ~I n- 1, L n. At this time, the scan electrode driver IC5 outputs a line select signal X 3 to X n corresponding to the data of the address electrode driver IC 6, to end the address period. In the next sustain discharge period, the scan electrode driver circuit 4 and the common electrode driver circuit 7 generate pulses alternately to perform a light emission operation by the sustain discharge between both electrodes.
Light emission is repeated a predetermined number of times, and the sustain discharge period ends.
The operation of one subfield is repeated by the number of subfields, and the first field of one frame is completed.

【００１０】１フレームの第２フィールドでは、同期信
号と偶数ラインのデータが制御回路１に入力される。制
御回路１は、メモリＢ３に偶数ラインのデータを書き込
むと同時に、メモリＡ２から一つ前のフィールドで書き
込んだ奇数ラインのデータを読み出す。読み出されたデ
ータは、補間回路１４に送られ、補間回路１４は偶数ラ
インの補間データを作成する。制御回路１は、アドレス
期間の始めに全てのセル８に対して書き込み／消去を行
う。次のアドレスデータの書き込み動作において、１ラ
イン目は奇数ラインであるので、制御回路１は、メモリ
Ａ２から読み出したデータをアドレス電極ドライバIC６
に送り、アドレス電極ドライバIC６は、アドレスデータ
L1をアドレス電極に出力する。この時、スキャン電極ド
ライバIC５は、スキャン電極の１ライン目にライン選択
信号X1を出力する。アドレス電極のデータL1とスキャン
電極のライン選択信号X1により、１ライン目のセル８に
データが書き込まれる。次に制御回路１は、２ライン目
のデータとして補間回路１４が作成した補間データをア
ドレス電極ドライバIC６に送る。アドレス電極ドライバ
IC６は、２ライン目の補間されたアドレスデータI2をア
ドレス電極に出力する。この時、スキャン電極ドライバ
IC５は、２ライン目のライン選択信号X2を出力し、２ラ
イン目のセル８にデータを書き込む。以降、制御回路１
は、メモリＡ２からデータを読み出して、奇数ラインの
場合は、メモリＡ２から読み出したデータをアドレス電
極ドライバIC６に送り、偶数ラインの場合は、補間デー
タをアドレス電極ドライバIC６に送る。アドレス電極ド
ライバIC６はL1,I2 と同様にアドレスデータL3,I4〜L
n-1,Inを出力する。この時、スキャン電極ドライバIC５
は、アドレス電極ドライバIC６のデータに対応したライ
ン選択信号X3〜Xnを出力し、アドレス期間を終了する。
次の維持放電期間の動作は、１フレームの第１フィール
ドと同様であるので、詳細な説明は省略する。前記１サ
ブフィールドの動作をサブフィールド数だけ繰り返し、
１フレームの第２フィールドを終了する。In a second field of one frame, a synchronization signal and data of an even-numbered line are input to the control circuit 1. The control circuit 1 writes the data of the even-numbered line to the memory B3 and, at the same time, reads the data of the odd-numbered line written in the previous field from the memory A2. The read data is sent to the interpolation circuit 14, and the interpolation circuit 14 creates interpolation data of an even line. The control circuit 1 writes / erases all cells 8 at the beginning of the address period. In the write operation of the next address data, since the first line is an odd line, the control circuit 1 stores the data read from the memory A2 in the address electrode driver IC6.
And the address electrode driver IC 6 sends the address data
And it outputs the L 1 to the address electrodes. At this time, the scan electrode driver IC5 outputs the line selection signal X 1 on the first line of the scan electrodes. By the line selection signal X 1 data L 1 and the scan electrode of the address electrode, the data in the first line of the cell 8 is written. Next, the control circuit 1 sends the interpolation data generated by the interpolation circuit 14 to the address electrode driver IC 6 as the data of the second line. Address electrode driver
The IC 6 outputs the interpolated address data I2 of the second line to the address electrode. At this time, scan electrode driver
IC5 outputs the second line of the line selection signal X 2, writing data to the second line of the cell 8. Hereinafter, the control circuit 1
Reads data from the memory A2, and sends the data read from the memory A2 to the address electrode driver IC 6 in the case of an odd line, and sends the interpolation data to the address electrode driver IC 6 in the case of an even line. The address electrode driver IC 6 has address data L 3 , I 4 to L 4 similarly to L 1 and I 2.
and outputs the n-1, I n. At this time, scan electrode driver IC5
Outputs a line select signal X 3 to X n corresponding to the data of the address electrode driver IC 6, to end the address period.
The operation in the next sustain discharge period is the same as the operation in the first field of one frame, and a detailed description thereof will be omitted. The operation of the one subfield is repeated by the number of subfields,
End the second field of one frame.

【００１１】プラズマディスプレイは、前記の第１フィ
ールドと第２フィールドの動作を繰り返すことで、イン
タレース信号をノンインタレース信号に変換した表示を
行う。以上が、従来のプラズマディスプレイにおけるイ
ンタレース信号をノンインタレースに変換して表示する
際の動作である。The plasma display performs display by converting an interlaced signal into a non-interlaced signal by repeating the operations of the first field and the second field. The above is the operation when the interlaced signal in the conventional plasma display is converted to non-interlaced and displayed.

【００１２】[0012]

【発明が解決しようとする課題】従来のプラズマディス
プレイにおけるインタレース表示は、入力データに対応
して、第１フィールドでは偶数ラインの表示を行い、第
２フィールドでは奇数ラインの表示を行っているので、
ラインフリッカを生じやすいという問題点があった。In the interlaced display in the conventional plasma display, even lines are displayed in the first field and odd lines are displayed in the second field in accordance with input data. ,
There is a problem that line flicker is likely to occur.

【００１３】また、ラインフリッカを低減させるため
に、インタレース信号をノンインタレース信号に変換し
て表示すると、インタレース表示の場合に比べて、アド
レス期間に約２倍の時間が必要である。ところで、イン
タレース信号における１フィールドの時間は５０Ｈｚ〜
７０Ｈｚ程度に規定されている。例えば、ＮＴＳＣ方式
では１フィールドが１／６０Ｈｚ（１６．７ｍｓ）であ
る。プラズマディスプレイは、この時間内に１フィール
ド分の動作を完了する必要がある。交流駆動型プラズマ
ディスプレイの維持放電のパルスは、２〜５μｓｅｃ程
度の時間が必要とされており、輝度を上げるためには、
維持放電回数を多く設定しなければならない。また、階
調数を増やすためには、サブフィールド数を増やす必要
がある。また、プラズマディスプレイを高精細化すると
表示ライン数が増えて、アドレスデータの書き込み時間
が長くなる。従って、プラズマディスプレイを高輝度
化、多階調化、高精細化するためには、アドレス期間に
費やす時間を短くしなければならない。そのため、従来
のプラズマディスプレイでは、インタレース信号を表示
するときに、ノンインタレース信号に変換してラインフ
リッカを低減させると同時に、高輝度化、多階調化、高
精細化することができないという問題点があった。Further, if an interlaced signal is converted into a non-interlaced signal and displayed in order to reduce line flicker, it takes about twice as long in the address period as in the case of interlaced display. By the way, the time of one field in the interlace signal is 50 Hz to
It is specified at about 70 Hz. For example, one field is 1/60 Hz (16.7 ms) in the NTSC system. The plasma display needs to complete the operation for one field within this time. The sustain discharge pulse of the AC drive type plasma display requires a time of about 2 to 5 μsec, and in order to increase the brightness,
It is necessary to set a large number of sustain discharges. Further, in order to increase the number of gradations, it is necessary to increase the number of subfields. Further, when the definition of the plasma display is increased, the number of display lines increases, and the writing time of address data becomes longer. Therefore, in order to increase the brightness, increase the number of gradations, and increase the definition of the plasma display, the time spent in the address period must be reduced. Therefore, in a conventional plasma display, when displaying an interlaced signal, it is not possible to reduce line flicker by converting the signal to a non-interlaced signal, and at the same time, it is not possible to achieve high brightness, multiple gradations, and high definition. There was a problem.

【００１４】また、ラインフリッカを低減させるために
全ラインを表示するには、ライン補間回路が必要になる
という問題点があった。Further, there is a problem that a line interpolation circuit is required to display all lines in order to reduce line flicker.

【００１５】さらに、インタレース表示する場合は、奇
数ラインか偶数ラインのどちらか一方のスキャン電極ド
ライバICが使用されておらず、回路の冗長性があるとい
う問題点があった。Furthermore, in the case of interlaced display, there is a problem that either one of the odd-numbered lines and the even-numbered lines is not used, and there is a circuit redundancy.

【００１６】この発明は、以上のような問題点を解決す
るためになされたもので、インタレース信号を表示する
際のラインフリッカを低減させると同時に、高輝度化、
多階調化、高精細化を可能にすることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and it is possible to reduce line flicker when displaying an interlaced signal, and at the same time, to achieve high brightness,
An object is to enable multi-gradation and high definition.

【００１７】また、インタレース信号をノンインタレー
ス表示する際にライン補間回路を不要として、低コスト
なプラズマディスプレイの提供を可能にすることを目的
とする。It is another object of the present invention to provide a low-cost plasma display by eliminating the need for a line interpolation circuit when displaying an interlaced signal in a non-interlaced manner.

【００１８】さらに、インタレース表示する場合に、ス
キャン電極ドライバICの数を半分にして、低コストなプ
ラズマディスプレイの提供を可能にすることを目的とす
る。It is still another object of the present invention to provide a low-cost plasma display by reducing the number of scan electrode driver ICs to half in the case of interlaced display.

【００１９】[0019]

【課題を解決するための手段】この発明に係るプラズマ
ディスプレイにおいては、１ライン分のデータを２ライ
ンに同時に書き込むことで、アドレス期間を約１／２に
するように制御する手段を具備したものである。A plasma display according to the present invention includes means for controlling the address period to be about 1/2 by simultaneously writing one line of data on two lines. It is.

【００２０】また、インタレース信号の奇数ラインを補
間する場合に、偶数ラインのデータを所定の偶数ライン
に書き込むと同時に奇数ラインに書き込み、偶数ライン
を補間する場合に奇数ラインのデータを所定の奇数ライ
ンに書き込むと同時に偶数ラインに書き込むように制御
する手段を具備したものである。When interpolating an odd-numbered line of an interlace signal, data of an even-numbered line is written to a predetermined even-numbered line at the same time as the data of the odd-numbered line is interpolated. It is provided with a means for controlling writing to a line and writing to an even line at the same time.

【００２１】また、アドレス電極を２つに分割し、２ラ
インのデータをそれぞれ２ラインに同時に書き込むこと
でアドレス期間を１／４にしたものである。Further, the address period is reduced to ４ by dividing the address electrode into two and simultaneously writing two lines of data to each of two lines.

【００２２】また、共通電極を奇数ラインと偶数ライン
に分割して共通接続し、おのおのを独立に制御する手段
を具備したものである。Further, a common electrode is divided into odd lines and even lines and connected in common, and means for controlling each of them independently is provided.

【００２３】また、分割した共通電極を同時に駆動する
手段を具備したものである。Further, there is provided means for simultaneously driving the divided common electrodes.

【００２４】また、スキャン電極の奇数ラインと偶数ラ
インを１本ずつ共通接続するようにしたものである。The odd lines and the even lines of the scan electrodes are commonly connected one by one.

【００２５】また、画像データがインタレース信号の場
合は、１ラインのデータを２ラインに同時に書き込み、
ノンインタレース信号は、１ラインのデータを１ライン
づつ書き込むように切り替える手段を具備したものであ
る。When the image data is an interlace signal, one line of data is simultaneously written to two lines,
The non-interlaced signal is provided with means for switching so that one line of data is written one line at a time.

【００２６】[0026]

【発明の実施の形態】この発明の実施の形態であるプラ
ズマディスプレイにおいては、インタレース信号を表示
する際に、１ラインのデータを同時に２ラインに書き込
むように制御したので、アドレス期間を約１／２に短縮
すると同時に全ラインを表示するように制御したので、
ラインフリッカを低減し、かつ、高輝度化、多階調化、
高精細化を可能にするように働く。DESCRIPTION OF THE PREFERRED EMBODIMENTS In a plasma display according to an embodiment of the present invention, when displaying an interlaced signal, control is performed so that data of one line is simultaneously written to two lines, so that the address period is reduced by about one. / 2 and at the same time controlled to display all lines,
Line flicker is reduced, and high brightness, multiple gradations,
It works to enable high definition.

【００２７】以下、この発明をその実施の形態を示す図
面に基づいて具体的に説明する。 実施の形態１．図１はこの発明の実施の形態１であるプ
ラズマディスプレイを示す構成図である。図において、
１は制御回路、２と３は画像データを記憶するメモリ、
４はスキャン電極ドライバ回路、５はスキャン電極ドラ
イバIC、６はアドレス電極ドライバIC、７は共通電極ド
ライバ回路、８はセル、９はパネル、EX1からEXnはスキ
ャン電極、EW1からEWmはアドレス電極、EY1からEYnは共
通電極である。Hereinafter, the present invention will be specifically described with reference to the drawings showing the embodiments. Embodiment 1 FIG. FIG. 1 is a configuration diagram showing a plasma display according to Embodiment 1 of the present invention. In the figure,
1 is a control circuit, 2 and 3 are memories for storing image data,
4 is a scan electrode driver circuit, 5 is a scan electrode driver IC, 6 is an address electrode driver IC, 7 is a common electrode driver circuit, 8 is a cell, 9 is a panel, EX 1 to EX n are scan electrodes, and EW 1 to EW m. is EY n address electrodes, from EY 1 is a common electrode.

【００２８】図２はこの発明の実施の形態１であるプラ
ズマディスプレイにおける１サブフィールド期間の各電
極の駆動波形を示す図である。図において、L1からLn-1
は、アドレスデータ、X1からXnは１ライン毎のスキャン
電極のライン選択信号である。FIG. 2 is a diagram showing a driving waveform of each electrode during one subfield period in the plasma display according to the first embodiment of the present invention. In the figure, L 1 to L n-1
, The X n address data, from X 1 is a line select signal of the scan electrodes of each line.

【００２９】次に動作について説明する。制御回路１に
同期信号とデータが入力される。制御回路１は、同期信
号を基準としてメモリＡ２とメモリＢ３の一方に前記入
力されたデータを書き込み、もう一方のメモリから一つ
前のフィールドで書き込んだデータを読み出す。前記メ
モリから読み出すデータは、それぞれのサブフィールド
に対応したデータである。まず、制御回路１は、図２に
示したように、全部のセル８の状態を均一にするため、
アドレス期間の始めに全てのセル８に対して書き込み／
消去を行う。次に、制御回路１は、スキャン電極ドライ
バIC５とアドレス電極ドライバIC６を制御して、アドレ
スデータの書き込みを行う。制御回路１は、前記メモリ
から読み出した１ライン分のデータをアドレス電極ドラ
イバIC６に送る。アドレス電極ドライバIC６は、アドレ
ス電極EW1〜EWmに対応したアドレスデータL1を出力す
る。この時、スキャン電極ドライバIC５は、スキャン電
極の奇数ラインと偶数ラインの各１本に、ライン選択信
号X1,X2 を出力する。アドレスデータL1とライン選択信
号X1,X2 によって、１ライン目と２ライン目のセル８に
データが同時に書き込まれる。次に、制御回路１は、次
の１ライン分のデータをアドレス電極ドライバIC６に送
る。アドレス電極ドライバIC６は、前のラインと同様に
アドレスデータL3を出力する。この時、スキャン電極ド
ライバIC５は、次の２ライン分のライン選択信号X3,X4
を出力する。アドレスデータL3とライン選択信号X3,X4
によって、３ライン目と４ライン目のセル８にデータが
同時に書き込まれる。以降、制御回路１は、メモリから
順番に１ライン分のデータを読み出して、アドレス電極
ドライバIC６に送り、アドレス電極ドライバIC６は、ア
ドレスデータL3〜Ln-1を出力する。この時、スキャン電
極ドライバIC５は、アドレスデータに対応した２ライン
ずつのライン選択信号(X3,X4)〜(Xn-1,Xn)を出力し、全
てのセル８にデータを書き込み、アドレス期間を終了す
る。次に、制御回路１は、スキャン電極ドライバ回路
４、スキャン電極ドライバIC５、および共通電極ドライ
バ回路７を制御して、維持放電を行う。図２に示すよう
に、維持放電期間では、共通電極EY1〜EYnとスキャン電
極EX1〜EXnの両電極間に交互にパルスを発生させる。こ
のパルスによる両電極間の維持放電で、アドレス期間に
書き込んだデータに対応したセル８が発光する。あらか
じめサブフィールド毎に決められた回数の発光を行い、
維持放電期間を終了する。前記１サブフィールドの動作
をサブフィールド数だけ繰り返して、１フィールドの動
作を完了する。Next, the operation will be described. A synchronization signal and data are input to the control circuit 1. The control circuit 1 writes the input data into one of the memories A2 and B3 based on the synchronization signal, and reads the data written in the previous field from the other memory. Data read from the memory is data corresponding to each subfield. First, as shown in FIG. 2, the control circuit 1 makes the state of all the cells 8 uniform,
At the beginning of the address period, all cells 8 are written /
Perform erasure. Next, the control circuit 1 controls the scan electrode driver IC 5 and the address electrode driver IC 6 to write address data. The control circuit 1 sends one line of data read from the memory to the address electrode driver IC 6. Address electrode driver IC6 outputs address data L 1 corresponding to the address electrodes EW 1 ~EW m. At this time, the scan electrode driver IC 5 outputs the line selection signals X 1 and X 2 to each of the odd and even lines of the scan electrode. The address data L 1 and the line select signal X 1, X 2, the data in the first and second lines of the cell 8 are written simultaneously. Next, the control circuit 1 sends the next one line of data to the address electrode driver IC 6. Address electrode driver IC6 outputs similarly address data L 3 and the previous line. At this time, the scan electrode driver IC 5 outputs the line selection signals X 3 and X 4 for the next two lines.
Is output. Address data L 3 and the line selection signal X 3, X 4
Thus, data is simultaneously written to the cells 8 on the third and fourth lines. Thereafter, the control circuit 1 reads the data for one line sequentially from the memory, sent to the address electrode driver IC6, the address electrode driver IC6 outputs address data L 3 ~L n-1. At this time, the scan electrode driver IC 5 outputs line selection signals (X 3 , X 4 ) to (X n−1 , X n ) for every two lines corresponding to the address data, and writes data to all the cells 8. Then, the address period ends. Next, the control circuit 1 controls the scan electrode driver circuit 4, the scan electrode driver IC 5, and the common electrode driver circuit 7 to perform sustain discharge. As shown in FIG. 2, in the sustain discharge period, alternately generates a pulse between the electrodes of the common electrode EY 1 ~EY n and the scan electrode EX 1 ~EX n. The cell 8 corresponding to the data written during the address period emits light due to the sustain discharge between the two electrodes by this pulse. It emits light a predetermined number of times for each subfield,
The sustain discharge period ends. The operation of one subfield is repeated by the number of subfields to complete the operation of one field.

【００３０】プラズマディスプレイは、前記１フィール
ドの動作を繰り返して、映像信号の表示を行う。The plasma display repeats the one-field operation to display a video signal.

【００３１】このように、１ラインのデータを２ライン
に同時に書き込むことで、全てのラインを表示し、か
つ、アドレスデータの書き込み時間を半分にすることが
できる。As described above, by simultaneously writing one line of data to two lines, all lines can be displayed and the address data write time can be reduced to half.

【００３２】実施の形態２．図３はこの発明の実施の形
態２を説明するためのデータ処理の様子を示す図であ
り、いわば、プラズマディスプレイで、インタレース信
号をノンインタレース表示する場合の、表示データ処理
を示している。図４はこの発明の実施の形態２を説明す
るための各電極の駆動波形を示す図である。Embodiment 2 FIG. FIG. 3 is a diagram showing a state of data processing for explaining the second embodiment of the present invention, that is, display data processing when an interlaced signal is displayed in a non-interlaced manner on a plasma display. . FIG. 4 is a diagram showing drive waveforms of each electrode for describing Embodiment 2 of the present invention.

【００３３】次に、動作について説明する。１フレーム
の第１フィールドでは、同期信号と奇数ラインのデータ
が制御回路１に入力される。制御回路１は、同期信号を
基準として入力された奇数ラインのデータをメモリＡ２
に書き込む。また、制御回路１は、メモリＡ２にデータ
を書き込むと同時に、メモりＢ３から一つ前のフィール
ドで書き込んだ偶数ラインのデータを読み出す。前記メ
モリＢ３から読み出すデータは、それぞれのサブフィー
ルドに対応したデータである。まず、制御回路１は、図
４に示したように、全部のセル８の状態を均一にするた
め、アドレス期間の始めに全てのセル８に対して書き込
み／消去を行う。次に、制御回路１は、スキャン電極ド
ライバIC５とアドレス電極ドライバIC６を制御して、ア
ドレスデータの書き込みを行う。メモリＢ３のデータ
は、偶数ラインのデータであるので、制御回路１は、ア
ドレス電極ドライバIC６が１ライン目のセル８を黒、す
なわち発光させないようなデータを出力するように制御
する。この時、スキャン電極ドライバIC５は、１ライン
目のスキャン電極EX1 にライン選択信号X1を出力する。
この動作で１ライン目のセル８に、黒のデータが書き込
まれる。次に、制御回路１は、メモリＢ３から２ライン
目のデータを読み出し、アドレス電極ドライバIC６に送
る。アドレス電極ドライバIC６は、アドレス電極EW1〜E
Wmに対応したアドレスデータL2を出力する。この時、ス
キャン電極ドライバIC５は、２ライン目と３ライン目の
ライン選択信号X2,X3 を出力する。アドレスデータL2と
ライン選択信号X2,X3 によって、２ライン目と３ライン
目のセル８に同一のデータが書き込まれる。以降、制御
回路１は、メモリＢ３から偶数ラインのデータを順番に
読み出して、アドレス電極ドライバIC６に送る。アドレ
ス電極ドライバIC６は、L2と同様に偶数ラインのアドレ
スデータL4〜Lnを出力する。この時、スキャン電極ドラ
イバIC５は、X2,X3 と同様に、アドレスデータに対応し
た２ラインずつのライン選択信号(X4,X5)〜(Xn-2,
Xn-1),Xn を出力して、全てのセル８にデータを書き込
み、アドレス期間を終了する。ただし、Xnは、１ライン
のみのライン選択信号である。次に、制御回路１は、ス
キャン電極EX1〜EXnと共通電極EY1〜EYnが交互にパルス
を出力するように、スキャン電極ドライバ回路４とスキ
ャン電極ドライバIC５、および共通電極ドライバ回路７
を制御する。それぞれのセル８は、スキャン電極EX1〜E
Xnと共通電極EY1〜EYn間に与えられたパルスによって、
前記書き込まれたアドレスデータL2〜Lnに応じた維持放
電を起こして発光する。この発光を、サブフィールド毎
に決められた回数だけ繰り返して、維持放電期間を終了
する。前記１サブフィールドの動作を、サブフィールド
数だけ繰り返し、１フレームの第１フィールドの動作を
終了する。Next, the operation will be described. In the first field of one frame, a synchronization signal and data of an odd line are input to the control circuit 1. The control circuit 1 stores the data of the odd-numbered line inputted with reference to the synchronization signal in the memory A2.
Write to. At the same time as writing data to the memory A2, the control circuit 1 reads the data of the even-numbered line written in the immediately preceding field from the memory B3. The data read from the memory B3 is data corresponding to each subfield. First, as shown in FIG. 4, the control circuit 1 writes / erases all the cells 8 at the beginning of the address period in order to make the state of all the cells 8 uniform. Next, the control circuit 1 controls the scan electrode driver IC 5 and the address electrode driver IC 6 to write address data. Since the data in the memory B3 is data of an even-numbered line, the control circuit 1 controls the address electrode driver IC 6 to output data such that the cell 8 of the first line is black, that is, does not emit light. At this time, the scan electrode driver IC5 outputs the line selection signals X 1 to the scan electrode EX 1 of the first line.
With this operation, black data is written to the cell 8 on the first line. Next, the control circuit 1 reads the data of the second line from the memory B3 and sends it to the address electrode driver IC6. The address electrode driver IC 6 includes address electrodes EW 1 to EW
And outputs the address data L 2 corresponding to W m. At this time, the scan electrode driver IC 5 outputs the second and third line selection signals X 2 and X 3 . The address data L 2 and the line selection signal X 2, X 3, the same data to the second and third lines of the cell 8 is written. Thereafter, the control circuit 1 sequentially reads out the data of the even lines from the memory B3 and sends the data to the address electrode driver IC6. Address electrode driver IC6 similarly outputs the address data L 4 ~L n even lines and L 2. At this time, the scan electrode driver IC5 is, X 2, similarly to the X 3, line selection signal of two lines corresponding to the address data (X 4, X 5) ~ (X n-2,
Xn-1 ), Xn are output, data is written in all the cells 8, and the address period ends. Here, Xn is a line selection signal for only one line. Next, the control circuit 1, scan electrodes EX 1 as ～EX n and the common electrode EY 1 ~EY n outputs a pulse alternately scan electrode driver circuit 4 and the scan electrode driver IC5 and the common electrode driver circuit 7,
Control. Each cell 8 has scan electrodes EX 1 to E
By a pulse with the given X n between the common electrode EY 1 ~EY n,
Emits causing the sustain discharge in accordance with the written address data L 2 ~L n. This light emission is repeated the number of times determined for each subfield, and the sustain discharge period ends. The operation of the one subfield is repeated by the number of subfields, and the operation of the first field of one frame is completed.

【００３４】次に、１フレーム第２フィールドでは、同
期信号と偶数ラインのデータが制御回路１に入力され
る。制御回路１は、同期信号を基準として入力された偶
数ラインのデータをメモリＢ３に書き込む。また、制御
回路１は、メモリＢ３にデータを書き込むと同時に、メ
モリＡ２から１フレーム第１フィールドで書き込んだ奇
数ラインのデータを読み出す。前記メモリＡ２から読み
出すデータは、それぞれのサブフィールドに対応したデ
ータである。まず、制御回路１は、図４に示したよう
に、全部のセル８の状態を均一にするため、アドレス期
間の始めに全てのセル８に対して書き込み／消去を行
う。次に、制御回路１は、スキャン電極ドライバIC５と
アドレス電極ドライバIC６を制御して、アドレスデータ
の書き込みを行う。制御回路１は、メモリＡ２から１ラ
イン目のデータを読み出し、アドレス電極ドライバIC６
に送る。アドレス電極ドライバIC６は、アドレス電極EW
1〜EWmに対応したアドレスデータL1を出力する。この
時、スキャン電極ドライバIC５は、１ライン目と２ライ
ン目のライン選択信号X1,X2 を出力する。アドレスデー
タL1とライン選択信号X1,X2 によって、１ライン目と２
ライン目のセル８に同一のデータが書き込まれる。以
降、制御回路１は、メモリＡ２から奇数ラインのデータ
を順番に読み出して、アドレス電極ドライバIC６に送
る。アドレス電極ドライバIC６は、L1と同様に奇数ライ
ンのアドレスデータL3〜Ln-1を出力する。この時、スキ
ャン電極ドライバIC５は、X1,X2 と同様にアドレスデー
タに対応した２ラインずつのライン選択信号(X3,X4)〜
(Xn-1,Xn)を順番に出力し、全セル８の書き込みを行
い、アドレス期間を終了する。次の維持放電期間の動作
は、１フレームの第１フィールドと同様であるので、詳
細な説明は省略する。前記１サブフィールドの動作を、
サブフィールド数だけ繰り返し、１フレームの第２フィ
ールドの動作を終了する。Next, in the second field of one frame, the synchronization signal and the data of the even lines are input to the control circuit 1. The control circuit 1 writes the data of the even-numbered line input on the basis of the synchronization signal into the memory B3. At the same time as writing data to the memory B3, the control circuit 1 reads data of an odd line written in the first field of one frame from the memory A2. The data read from the memory A2 is data corresponding to each subfield. First, as shown in FIG. 4, the control circuit 1 writes / erases all the cells 8 at the beginning of the address period in order to make the state of all the cells 8 uniform. Next, the control circuit 1 controls the scan electrode driver IC 5 and the address electrode driver IC 6 to write address data. The control circuit 1 reads the data of the first line from the memory A2,
Send to The address electrode driver IC 6 is connected to the address electrode EW
And it outputs the address data L 1 corresponding to 1 ~EW m. At this time, the scan electrode driver IC 5 outputs the first and second line selection signals X 1 and X 2 . The address data L 1 and the line select signal X 1, X 2, 1 line and 2
The same data is written to the cell 8 in the line. Thereafter, the control circuit 1 sequentially reads the data of the odd-numbered lines from the memory A2 and sends the data to the address electrode driver IC6. Address electrode driver IC6 similarly outputs the address data L 3 ~L n-1 of the odd lines and L 1. At this time, the scan electrode driver IC5 is, X 1, X 2 and likewise line selection signal by two lines corresponding to the address data (X 3, X 4) ~
(X n−1 , X n ) are sequentially output, all the cells 8 are written, and the address period ends. The operation in the next sustain discharge period is the same as the operation in the first field of one frame, and a detailed description thereof will be omitted. The operation of the one subfield is
The operation is repeated by the number of subfields, and the operation of the second field of one frame is completed.

【００３５】プラズマディスプレイは、前記２フィール
ドの動作を繰り返して、映像信号の表示を行う。The plasma display repeats the operation of the two fields to display a video signal.

【００３６】このように、インタレース信号の１ライン
のデータを２ラインに同時に書き込むことで、ライン補
間した映像を表示しつつ、アドレスデータの書き込み時
間を半分にすることができる。As described above, by simultaneously writing the data of one line of the interlace signal to two lines, the writing time of the address data can be halved while displaying the line-interpolated video.

【００３７】図４では、第１フィールドで１ライン目の
セル８が発光しないようなデータを書き込むように表示
したが、データの書き込み動作を省略しても同様の効果
を奏する。FIG. 4 shows that data is written so that the cells 8 on the first line do not emit light in the first field. However, the same effect can be obtained even if the data write operation is omitted.

【００３８】実施の形態３．図５はこの発明の実施の形
態３であるプラズマディスプレイの構成を示す図であ
る。図において、EWu1からEWumは、パネル９の上半分の
セル８のアドレス電極、EWl1からEWlmは、パネル９の下
半分のセル８のアドレス電極、１０はアドレス電極EWu1
〜EWumを駆動する上アドレス電極ドライバIC、１１はア
ドレス電極EWl1〜EWlmを駆動する下アドレス電極ドライ
バICである。図６はこの発明の実施の形態３を説明する
ための各電極の駆動波形を示す図であり、詳しくは、プ
ラズマディスプレイで、インタレース信号をノンインタ
レース表示する場合の各電極の駆動波形の例を示してい
る。Embodiment 3 FIG. 5 is a diagram showing a configuration of a plasma display according to the third embodiment of the present invention. In FIG, EWU m from EWU 1, the address electrode of the cell 8 in the upper half of the panel 9, EWL m from EWL 1, the lower half of the address electrode of the cell 8 of the panel 9, 10 address electrodes EWU 1
On the address electrode driver IC for driving the ~EWu m, 11 is a lower address electrode driver IC for driving the address electrodes EWl 1 ~EWl m. FIG. 6 is a diagram showing a driving waveform of each electrode for describing Embodiment 3 of the present invention. More specifically, a driving waveform of each electrode when an interlaced signal is displayed in a non-interlaced manner on a plasma display. An example is shown.

【００３９】次に、動作について説明する。１フレーム
の第１フィールドでは、同期信号と奇数ラインのデータ
が制御回路１に入力される。制御回路１は、同期信号を
基準として入力された奇数ラインのデータをメモリＡ２
に書き込む。また、制御回路１は、メモリＡ２にデータ
を書き込むと同時に、メモリＢ３から一つ前のフィール
ドで書き込まれた偶数ラインのデータを読み出す。前記
メモリＢ３から読み出すデータは、それぞれのサブフィ
ールドに対応したデータである。次に、制御回路１は、
スキャン電極ドライバIC５と上アドレス電極ドライバIC
１０、下アドレス電極ドライバIC１１を制御して、アド
レスデータの書き込みを行う。メモリＢ３のデータは、
偶数ラインのデータであるので、制御回路１は、上アド
レス電極ドライバIC１０が、１ライン目のセル８を黒、
すなわち発光させないようなデータを出力するように制
御する。また、制御回路１は、メモリＢ３からn/2 ライ
ン目のデータを読み出して、下アドレス電極ドライバIC
１１に送る。この時、スキャン電極ドライバIC５は、１
ライン目のスキャン電極EX1とn/2+1ライン目のスキャン
電極EXn/2+1にライン選択信号X1,Xn/2+1を出力する。こ
の動作で１ライン目のセル８には、黒のデータが書き込
まれ、n/2+1ライン目には、アドレスデータLn/2が書き
込まれる。次に、制御回路１は、メモリＢ３から２ライ
ン目とn/2+2ライン目のデータを読み出して、２ライン
目のデータを上アドレス電極ドライバIC１０に送り、 n
/2+2ライン目のデータを下アドレス電極ドライバIC１１
に送る。上アドレス電極ドライバIC１０は、アドレス電
極EWu1〜EWumに対応したアドレスデータL2を出力し、下
アドレス電極ドライバIC１１は、アドレス電極EWl1〜EW
lmに対応したアドレスデータLn/2+2 を出力する。この
時、スキャン電極ドライバIC５は、２ライン目と３ライ
ン目のライン選択信号X2,X3とn/2+2ライン目とn/2+3ラ
イン目のライン選択信号Xn/2+2,Xn/2+3 を出力する。ア
ドレスデータL2とライン選択信号X2,X3 によって、２ラ
イン目と３ライン目のセルにデータが書き込まれ、アド
レスデータLn/2+2とライン選択信号Xn/2+2,Xn/2+3によ
って、n/2+2ライン目と n/2+3ライン目のセルにデータ
が書き込まれる。以降、制御回路１は、メモリＢ３から
パネル上側の偶数ラインのデータとパネル下側の偶数ラ
インのデータを順番に読み出して、上アドレス電極ドラ
イバIC１０と下アドレス電極ドライバIC１１に送る。上
アドレス電極ドライバIC１０は、L2と同様に偶数ライン
のアドレスデータL4〜Ln/2を出力し、下アドレス電極ド
ライバIC１１は、Ln/2+2と同様に偶数ラインのアドレス
データLn/2+4〜Lnを出力する。この時、スキャン電極ド
ライバIC５は、X2,X3,Xn/2+2,Xn/2+3 と同様に上アドレ
ス電極ドライバIC１０と下アドレス電極ドライバIC１１
のデータに対応した２ラインずつの上側のライン選択信
号(X4,X5)〜(Xn/2-2,Xn/2-1),Xn/2 と２ラインずつの下
側のライン選択信号(Xn/2+4,Xn/2+5)〜(Xn-2,Xn-1),Xn
を出力して、全てのセル８にデータを書き込み、アドレ
ス期間を終了する。ただし、Xn/2,Xn は、１ラインのみ
のライン選択信号である。次の、維持放電期間の動作
は、実施の形態２と同様であるので、詳細な説明は省略
する。前記１サブフィールドの動作を、サブフィールド
数だけ繰り返して、１フレームの第１フィールドを終了
する。Next, the operation will be described. In the first field of one frame, a synchronization signal and data of an odd line are input to the control circuit 1. The control circuit 1 stores the data of the odd-numbered line inputted with reference to the synchronization signal in the memory A2.
Write to. At the same time as writing data to the memory A2, the control circuit 1 reads even-line data written in the immediately preceding field from the memory B3. The data read from the memory B3 is data corresponding to each subfield. Next, the control circuit 1
Scan electrode driver IC5 and upper address electrode driver IC
10. The lower address electrode driver IC 11 is controlled to write address data. The data in the memory B3 is
Since the data is of an even-numbered line, the control circuit 1 determines that the upper address electrode driver IC 10
That is, control is performed so as to output data that does not emit light. Further, the control circuit 1 reads the data of the (n / 2) th line from the memory B3, and reads the lower address electrode driver IC.
Send to 11. At this time, the scan electrode driver IC 5
And outputs a line select signal X 1, X n / 2 + 1 to the scan electrode EX 1 and n / 2 + 1 line of the scan electrodes EX n / 2 + 1 of the line. With this operation, black data is written to the cell 8 on the first line, and address data Ln / 2 is written to the (n / 2 + 1) th line. Next, the control circuit 1 reads the data of the second line and the (n / 2 + 2) th line from the memory B3, sends the data of the second line to the upper address electrode driver IC 10, and
/ 2 + 2 line data to lower address electrode driver IC11
Send to Upper address electrode driver IC10 outputs address data L 2 corresponding to the address electrodes EWu 1 ~EWu m, the lower address electrode driver IC11, the address electrodes EWl 1 ~EW
The address data L n / 2 + 2 corresponding to l m is output. At this time, the scan electrode driver IC5 are second and third lines of the line selection signals X 2, X 3 and n / 2 + 2 line and the n / 2 + 3 line of the line selection signal X n / 2 + 2 , X n / 2 + 3 is output. The address data L 2 and the line selection signal X 2, X 3, 2 data is written to line and the third line of the cell, the address data L n / 2 + 2 and the line selection signal X n / 2 + 2, X By n / 2 + 3 , data is written to the cells on the (n / 2 + 2) th line and the (n / 2 + 3) th line. Thereafter, the control circuit 1 sequentially reads the data of the even-numbered lines on the upper side of the panel and the data of the even-numbered lines on the lower side of the panel from the memory B3 and sends them to the upper address electrode driver IC 10 and the lower address electrode driver IC 11. The upper address electrode driver IC 10 outputs the address data L 4 to L n / 2 of the even line similarly to L 2, and the lower address electrode driver IC 11 outputs the address data L of the even line like L n / 2 + 2. and outputs the n / 2 + 4 ~L n. At this time, the scan electrode driver IC 5 includes the upper address electrode driver IC 10 and the lower address electrode driver IC 11 similarly to X 2 , X 3 , X n / 2 + 2 , and X n / 2 + 3.
Line selection signals (X 4 , X 5 ) to (X n / 2-2 , X n / 2-1 ), X n / 2 and the lower line selection signals of 2 lines each corresponding to the data of Line selection signals ( Xn / 2 + 4 , Xn / 2 + 5 ) to ( Xn-2 , Xn-1 ), Xn
Is output, data is written in all the cells 8, and the address period ends. However, X n / 2 and X n are line selection signals for only one line. The operation in the next sustain discharge period is the same as that in the second embodiment, and thus the detailed description is omitted. The operation of one subfield is repeated by the number of subfields, and the first field of one frame is completed.

【００４０】次に、１フレーム第２フィールドでは、同
期信号と偶数ラインのデータが制御回路１に入力され
る。制御回路１は、同期信号を基準として入力された偶
数ラインのデータをメモリＢ３に書き込む。また、制御
回路１は、メモリＢ３にデータを書き込むと同時に、メ
モリＡ２から１フレーム第１フィールドで書き込んだ奇
数ラインのデータを読み出す。前記メモリＡ２から読み
出すデータは、それぞれのサブフィールドに対応したデ
ータである。次に、制御回路１は、スキャン電極ドライ
バIC５と上アドレス電極ドライバIC１０、下アドレス電
極ドライバIC１１を制御して、アドレスデータの書き込
みを行う。制御回路１は、メモリＡ２から１ライン目と
n/2+1ライン目のデータを読み出して、１ライン目のデ
ータを上アドレス電極ドライバIC１０に送り、 n/2+1ラ
イン目のデータを下アドレス電極ドライバIC１１に送
る。上アドレス電極ドライバIC１０は、アドレス電極EW
u1〜EWumに対応したアドレスデータL1を出力し、下アド
レス電極ドライバIC１１は、アドレス電極EWl1〜EWlmに
対応したアドレスデータLn/2+1を出力する。この時、ス
キャン電極ドライバIC５は、１ライン目と２ライン目の
ライン選択信号X1,X2とn/2+1ライン目とn/2+2ライン目
のライン選択信号Xn/2+1,Xn/2+2を出力する。アドレス
データL1とライン選択信号X1,X2 によって、１ライン目
と２ライン目のセル８に同一のデータが書き込まれ、ア
ドレスデータL2/n+1 とライン選択信号Xn/2+ 1,Xn/2+2に
よって、n/2+1ライン目とn/2+2ライン目のセル８に同一
のデータが書き込まれる。以降、制御回路１は、メモリ
Ａ２からパネル上側の奇数ラインのデータとパネル下側
の奇数ラインのデータを順番に読み出して、上アドレス
電極ドライバIC１０と下アドレス電極ドライバIC１１に
送る。上アドレス電極ドライバIC１０は、L1と同様に奇
数ラインのアドレスデータL3〜Ln/2-1を出力し、下アド
レス電極ドライバIC１１は、Ln/2+1と同様に奇数ライン
のアドレスデータLn/2+3〜Ln-1を出力する。この時、ス
キャン電極ドライバIC５は、上アドレス電極ドライバIC
１０と下アドレス電極ドライバIC１１のデータに対応し
た、２ラインずつの上側のライン選択信号(X3,X4)〜(X
n/2-1,Xn/2)と２ラインずつの下側のライン選択信号(X
n/2+3,Xn/2+4)〜(Xn-1,Xn)を出力して、全てのセル８に
データを書き込み、アドレス期間を終了する。次の、維
持放電期間の動作は、実施の形態２と同様であるので、
詳細な説明は省略する。前記１サブフィールドの動作を
サブフィールド数だけ繰り返して１フレームの第２フィ
ールドを終了する。Next, in the second field of one frame, a synchronization signal and data of an even line are input to the control circuit 1. The control circuit 1 writes the data of the even-numbered line input on the basis of the synchronization signal into the memory B3. At the same time as writing data to the memory B3, the control circuit 1 reads data of an odd line written in the first field of one frame from the memory A2. The data read from the memory A2 is data corresponding to each subfield. Next, the control circuit 1 controls the scan electrode driver IC 5, the upper address electrode driver IC 10, and the lower address electrode driver IC 11 to write address data. The control circuit 1 is connected to the first line from the memory A2.
The data of the (n / 2 + 1) th line is read out, the data of the first line is sent to the upper address electrode driver IC 10, and the data of the (n / 2 + 1) th line is sent to the lower address electrode driver IC11. The upper address electrode driver IC 10 has an address electrode EW
outputs address data L 1 corresponding to u 1 ~EWu m, the lower address electrode driver IC11 outputs address data L n / 2 + 1 corresponding to the address electrodes EWl 1 ~EWl m. At this time, the scan electrode driver IC5 is the first line and the line select signal X 1 of the second line, X 2 and n / 2 + 1st line and the n / 2 + 2 line of the line selection signal X n / 2 + 1 , X n / 2 + 2 is output. The same data is written to the cells 8 on the first and second lines by the address data L 1 and the line selection signals X 1 and X 2 , and the address data L 2 / n + 1 and the line selection signal X n / 2 + 1 , Xn / 2 + 2 , the same data is written to the cells 8 on the (n / 2 + 1) th line and the (n / 2 + 2) th line. Thereafter, the control circuit 1 sequentially reads the data of the odd lines on the upper side of the panel and the data of the odd lines on the lower side of the panel from the memory A2 and sends them to the upper address electrode driver IC 10 and the lower address electrode driver IC 11. The upper address electrode driver IC 10 outputs the address data L 3 to L n / 2-1 of the odd line similarly to L 1, and the lower address electrode driver IC 11 outputs the address data of the odd line like L n / 2 + 1. Data Ln / 2 + 3 to Ln -1 are output. At this time, the scan electrode driver IC 5 is replaced with the upper address electrode driver IC.
10 and the upper line selection signals (X 3 , X 4 ) to (X 3 ) corresponding to the data of the lower address electrode driver IC 11 in units of two lines.
n / 2-1 , X n / 2 ) and the lower line select signal (X
n / 2 + 3 , Xn / 2 + 4 ) to ( Xn-1 , Xn ) are output, data is written in all the cells 8, and the address period ends. The next operation in the sustain discharge period is the same as that of the second embodiment,
Detailed description is omitted. The operation of the one subfield is repeated by the number of subfields, and the second field of one frame is completed.

【００４１】プラズマディスプレイは、前記２フィール
ドの動作を繰り返して、映像信号の表示を行う。The plasma display repeats the two-field operation to display a video signal.

【００４２】このように、２ラインのデータを、それぞ
れ２ラインに同時に書き込むことでアドレスデータの書
き込み時間を１／４にすることができる。As described above, the writing time of the address data can be reduced to １ ／ by simultaneously writing the data of two lines to each of the two lines.

【００４３】実施の形態４．図７はこの発明の実施の形
態４であるプラズマディスプレイの構造を示す図であ
る。図において、１２は奇数ラインの共通電極を駆動す
る奇数ライン共通電極ドライバ回路、１３は偶数ライン
の共通電極を駆動する偶数ライン共通電極ドライバ回路
である。図８はこの発明の実施の形態４を説明するため
の各電極の駆動波形を示す図である。Embodiment 4 FIG. FIG. 7 shows a structure of a plasma display according to a fourth embodiment of the present invention. In the figure, reference numeral 12 denotes an odd line common electrode driver circuit for driving an odd line common electrode, and reference numeral 13 denotes an even line common electrode driver circuit for driving an even line common electrode. FIG. 8 is a diagram showing drive waveforms of each electrode for describing Embodiment 4 of the present invention.

【００４４】次に、動作について説明する。１フレーム
の第１フィールドでは、同期信号と奇数ラインのデータ
が制御回路１に入力される。制御回路１は、同期信号を
基準として入力された奇数ラインのデータをメモリＡ２
に書き込む。また、制御回路１は、メモリＡ２にデータ
を書き込むと同時に、メモリＢ３から一つ前のフィール
ドで書き込んだ偶数ラインのデータを読み出す。前記メ
モリＢ３から読み出すデータは、それぞれのサブフィー
ルドに対応したデータである。次に、制御回路１は、ス
キャン電極ドライバIC５とアドレス電極ドライバIC６を
制御して、アドレスデータの書き込みを行う。メモリＢ
３のデータは、偶数ラインのデータであるので、制御回
路１は、アドレス電極ドライバIC６が、１ライン目のセ
ル８を黒、すなわち発光させないようなデータを出力す
るように制御する。この時、スキャン電極ドライバIC５
は１ライン目のスキャン電極EX1 にライン選択信号X1を
出力する。この動作で１ライン目のセル８には、黒のデ
ータが書き込まれる。次に、制御回路１は、メモリＢ３
から２ライン目のデータを読み出して、アドレス電極ド
ライバIC６に送る。アドレス電極ドライバIC６は、アド
レス電極EW1〜EWmに対応したアドレスデータL2を出力す
る。この時、スキャン電極ドライバIC５は、２ライン目
と３ライン目のライン選択信号X2,X3 を出力する。アド
レスデータL2とライン選択信号X2,X3 によって、２ライ
ン目と３ライン目のセル８に同一のデータが書き込まれ
る。以降、制御回路１は、メモリＢ３から偶数ラインの
データを順番に読み出して、アドレス電極ドライバIC６
に送る。アドレス電極ドライバIC６は、L2と同様に偶数
ラインのアドレスデータL4〜Lnを出力する。この時、ス
キャン電極ドライバIC５は、X2,X3 と同様にアドレスデ
ータに対応した２ラインずつのライン選択信号(X4,X5)
〜(Xn-2,Xn-1),Xn を出力して、全てのセル８にデータ
を書き込み、アドレス期間を終了する。ただし、Xnは１
ラインのみのライン選択信号である。次に、制御回路１
は、スキャン電極EX1〜EXnと偶数ラインの共通電極EY2,
EY4〜EYnが交互にパルスを出力し、奇数ラインの共通電
極EY1,EY3〜EYn-1はパルスを発生しないように、スキャ
ン電極ドライバ回路４とスキャン電極ドライバIC５、奇
数ライン共通電極ドライバ回路１２、および偶数ライン
共通電極ドライバ回路１３を制御する。偶数ラインのセ
ル８は、スキャン電極EX1〜EXnと偶数ラインの共通電極
EY2,EY4〜EYn 間に与えられたパルスによって、前記書
き込まれたデータL2〜Lnに応じた維持放電を起こして発
光する。この発光を、サブフィールド毎に決められた回
数繰り返して、維持放電期間を終了する。前記１サブフ
ィールドの動作をサブフィールド数だけ繰り返して１フ
レームの第１フィールドの動作を終了する。Next, the operation will be described. In the first field of one frame, a synchronization signal and data of an odd line are input to the control circuit 1. The control circuit 1 stores the data of the odd-numbered line inputted with reference to the synchronization signal in the memory A2.
Write to. At the same time as writing data to the memory A2, the control circuit 1 reads the data of the even-numbered line written in the immediately preceding field from the memory B3. The data read from the memory B3 is data corresponding to each subfield. Next, the control circuit 1 controls the scan electrode driver IC 5 and the address electrode driver IC 6 to write address data. Memory B
Since the data of No. 3 is data of an even-numbered line, the control circuit 1 controls the address electrode driver IC 6 to output data that causes the cell 8 of the first line to be black, that is, not emit light. At this time, scan electrode driver IC5
And outputs a line select signal X 1 to the scan electrodes EX 1 of the first line. With this operation, black data is written to the cell 8 on the first line. Next, the control circuit 1 controls the memory B3
And reads out the data of the second line and sends it to the address electrode driver IC 6. Address electrode driver IC6 outputs address data L 2 corresponding to the address electrodes EW 1 ~EW m. At this time, the scan electrode driver IC 5 outputs the second and third line selection signals X 2 and X 3 . The address data L 2 and the line selection signal X 2, X 3, the same data to the second and third lines of the cell 8 is written. Thereafter, the control circuit 1 sequentially reads out the data of the even-numbered lines from the memory B3, and
Send to Address electrode driver IC6 similarly outputs the address data L 4 ~L n even lines and L 2. At this time, the scan electrode driver IC 5 outputs a line selection signal (X 4 , X 5 ) for every two lines corresponding to the address data as in X 2 and X 3.
~ (X n-2 , X n-1 ), X n are output, data is written in all the cells 8, and the address period ends. Where X n is 1
This is a line selection signal for only the line. Next, the control circuit 1
Are the scan electrodes EX 1 to EX n and the common electrodes EY 2 ,
EY 4 to EY n output pulses alternately, and the common electrodes EY 1 , EY 3 to EY n-1 of the odd lines do not generate pulses so that the scan electrode driver circuit 4 and the scan electrode driver IC 5 are common to the odd lines. The electrode driver circuit 12 and the even-numbered line common electrode driver circuit 13 are controlled. The cell 8 of the even line is composed of the scan electrodes EX 1 to EX n and the common electrode of the even line.
EY by 2, EY 4 pulses applied between ~EY n, emits causing the sustain discharge in accordance with the written data L 2 ~L n. This light emission is repeated the number of times determined for each subfield, and the sustain discharge period ends. The operation of the one subfield is repeated by the number of subfields, and the operation of the first field of one frame is completed.

【００４５】次に、１フレーム第２フィールドでは、同
期信号と偶数ラインのデータが制御回路１に入力され
る。制御回路１は、同期信号を基準として入力された偶
数ラインのデータをメモリＢ３に書き込む。また、制御
回路１は、偶数ラインのデータをメモリＢ３に書き込む
と同時に、メモリＡ２から１フレーム第１フィールドで
書き込んだ奇数ラインのデータを読み出す。前記メモリ
Ａ２から読み出すデータは、それぞれのサブフィールド
に対応したデータである。次に、制御回路１は、スキャ
ン電極ドライバIC５とアドレス電極ドライバIC６を制御
して、アドレスデータの書き込みを行う。制御回路１
は、メモリＡ２から１ライン目のデータを読み出して、
アドレス電極ドライバIC６に送る。アドレス電極ドライ
バIC６は、アドレス電極EW1〜EWmに対応したアドレスデ
ータL1を出力する。この時、スキャン電極ドライバIC５
は、１ライン目と２ライン目のライン選択信号X1,X2 を
出力する。アドレスデータL1とライン選択信号X1,X2 に
よって、１ライン目と２ライン目のセル８に同一のデー
タが書き込まれる。以降、制御回路１は、メモリＡ２か
ら奇数ラインのデータを順番に読み出して、アドレス電
極ドライバIC６に送る。アドレス電極ドライバIC６は、
L1と同様に奇数ラインのアドレスデータL3〜Ln-1を出力
する。この時、スキャン電極ドライバIC５は、X1,X2 と
同様にアドレスデータに対応した２ラインずつのライン
選択信号(X3,X4)〜(Xn-1,Xn)を出力して、全てのセル８
にデータを書き込み、アドレス期間を終了する。次に、
制御回路１は、スキャン電極EX1〜EXnと奇数ラインの共
通電極EY1,EY3〜EYn-1が交互にパルスを出力し、偶数ラ
インの共通電極EY2,EY4〜EYnがパルスを発生しないよう
に、スキャン電極ドライバ回路４とスキャン電極ドライ
バIC５、奇数ラインの共通電極ドライバ回路１２、およ
び偶数ラインの共通電極ドライバ回路１３を制御する。
奇数ラインのセル８は、スキャン電極EX1〜EXnと奇数ラ
インの共通電極EY1,EY3〜EYn-1間に与えられたパルスに
よって、前記書き込まれたアドレスデータL1〜Ln-1に応
じた維持放電を起こして発光する。この発光を、サブフ
ィールド毎に決められた回数繰り返して、維持放電期間
を終了する。前記１サブフィールドの動作をサブフィー
ルド数だけ繰り返して１フレームの第２フィールドの動
作を終了する。Next, in the second field of one frame, the synchronization signal and the data of the even lines are input to the control circuit 1. The control circuit 1 writes the data of the even-numbered line input on the basis of the synchronization signal into the memory B3. The control circuit 1 writes the data of the even lines to the memory B3 and, at the same time, reads the data of the odd lines written in the first field of one frame from the memory A2. The data read from the memory A2 is data corresponding to each subfield. Next, the control circuit 1 controls the scan electrode driver IC 5 and the address electrode driver IC 6 to write address data. Control circuit 1
Reads the data of the first line from the memory A2,
Send to address electrode driver IC6. Address electrode driver IC6 outputs address data L 1 corresponding to the address electrodes EW 1 ~EW m. At this time, scan electrode driver IC5
Outputs line selection signals X 1 and X 2 for the first and second lines. The address data L 1 and the line select signal X 1, X 2, the same data in the first and second lines of the cell 8 is written. Thereafter, the control circuit 1 sequentially reads the data of the odd-numbered lines from the memory A2 and sends the data to the address electrode driver IC6. The address electrode driver IC 6
Similarly to output the address data L 3 ~L n-1 of the odd lines and L 1. At this time, the scan electrode driver IC 5 outputs the line selection signals (X 3 , X 4 ) to (X n−1 , X n ) of two lines corresponding to the address data similarly to X 1 and X 2. , All cells 8
And the address period ends. next,
Control circuit 1, the common electrode EY 1, EY 3 ~EY n- 1 scan electrodes EX 1 ~EX n and odd lines outputs a pulse alternately, the common electrode EY 2, EY 4 ~EY n even lines The scan electrode driver circuit 4 and the scan electrode driver IC 5, the odd-numbered line common electrode driver circuit 12, and the even-numbered line common electrode driver circuit 13 are controlled so as not to generate a pulse.
Cell 8 odd lines, the common electrode EY 1 scan electrodes EX 1 ~EX n and odd lines, EY 3 by a pulse given between ~EY n-1, the written address data L 1 ~L n- A sustain discharge corresponding to 1 is caused to emit light. This light emission is repeated the number of times determined for each subfield, and the sustain discharge period ends. The operation of the one subfield is repeated by the number of subfields, and the operation of the second field of one frame is completed.

【００４６】プラズマディスプレイは、前記２フィール
ドの動作を繰り返して、映像信号の表示を行う。The plasma display repeats the two-field operation to display a video signal.

【００４７】このように、１ラインのデータを２ライン
に同時に書き込み、奇数ラインの共通電極と偶数ライン
の共通電極を独立して制御することでインタレース表示
を行うことができる。As described above, the interlaced display can be performed by simultaneously writing one line of data to two lines and independently controlling the odd-numbered line common electrode and the even-numbered line common electrode.

【００４８】図８では、第１フィールドで１ライン目の
セル８が発光しないようなデータを書き込むように表示
したが、省略しても同様の動作を行うことができる。FIG. 8 shows that data is written so that the cells 8 on the first line do not emit light in the first field, but the same operation can be performed even if omitted.

【００４９】また、図８では、偶数ラインの表示の際に
も奇数ラインのセル８に偶数ラインのデータを書き込
み、奇数ラインの表示の際にも偶数ラインのセル８に奇
数ラインのデータを書き込むように表示したが、図９に
示すように、奇数ラインの表示の際には、偶数ラインに
データを書き込まず、偶数ラインの表示の際には、奇数
ラインにデータを書き込まないように制御しても良い。In FIG. 8, even when displaying an even-numbered line, data of an even-numbered line is written to the cell 8 of an odd-numbered line, and when displaying an odd-numbered line, data of an odd-numbered line is written to the cell 8 of an even-numbered line. However, as shown in FIG. 9, control is performed so that data is not written to even lines when displaying odd lines, and data is not written to odd lines when displaying even lines. May be.

【００５０】実施の形態５．なお、実施の形態４では、
奇数ラインの表示の際に奇数ラインのデータを奇数ライ
ンと偶数ラインの２ラインのセル８に同時に書き込み、
維持放電のパルスをスキャン電極EX1〜EXnと奇数ライン
の共通電極EY1,EY3〜EYn-1が交互にパルスを出力し、偶
数ラインの共通電極EY2,EY4〜EYnがパルスを発生しない
ように制御し、偶数ラインの表示の際に偶数ラインのデ
ータを偶数ラインと奇数ラインの２ラインのセル８に同
時に書き込み、維持放電のパルスをスキャン電極EX1〜E
Xnと偶数ラインの共通電極EY2,EY4〜EYnが交互にパルス
を出力し、奇数ラインの共通電極EY1,EY3〜EYn-1がパル
スを発生しないように制御したが、図１０に示すよう
に、維持放電期間に全ての共通電極EY1〜EYnにパルスを
発生するように制御することで、インタレース信号をノ
ンインタレース表示することができる。Embodiment 5 In the fourth embodiment,
At the time of displaying the odd-numbered lines, the data of the odd-numbered lines is simultaneously written into the cells 8 of the two lines of the odd-numbered lines and the even-numbered lines,
Sustain common electrode EY 1, EY 3 ~EY n- 1 of the discharge pulse scanning electrodes EX 1 ~EX n and odd lines outputs a pulse alternately, the common electrode EY 2, EY 4 ~EY n even lines controlled so as not to generate a pulse, write data simultaneously even lines during the display of the even lines in the cell 8 for two lines of the even and odd lines, the sustain discharge pulse to the scan electrodes EX 1 to E
Common electrode EY 2, EY 4 ~EY n of X n and the even-numbered lines and outputs a pulse alternately, but the common electrode EY 1, EY 3 ~EY n- 1 of the odd-numbered lines are controlled so as not to generate a pulse, as shown in FIG. 10, by controlling so as to generate a pulse to all the common electrode EY 1 ~EY n in the sustain discharge period, it is possible to display non-interlaced to interlaced signals.

【００５１】奇数ラインと偶数ラインに分けた共通電極
を同時に駆動する以外の動作は、実施の形態４と同様で
あるので、詳細な説明は省略する。The operation other than driving the common electrodes divided into odd lines and even lines at the same time is the same as that of the fourth embodiment, so that the detailed description is omitted.

【００５２】実施の形態６．図１１はこの発明の実施の
形態６であるプラズマディスプレイを示す図である。図
１２はこの発明の実施の形態６を説明するための各電極
の駆動波形を示す図であり、詳しくは、プラズマディス
プレイで、インタレース信号を表示する場合の駆動波形
の例を示している。Embodiment 6 FIG. FIG. 11 is a diagram showing a plasma display according to a sixth embodiment of the present invention. FIG. 12 is a diagram showing drive waveforms of the respective electrodes for explaining the sixth embodiment of the present invention. More specifically, FIG. 12 shows an example of drive waveforms when displaying an interlace signal on a plasma display.

【００５３】次に、動作について説明する。１フレーム
の第１フィールドでは、同期信号と奇数ラインのデータ
が制御回路１に入力される。制御回路１は、同期信号を
基準として入力された奇数ラインのデータをメモリＡ２
に書き込む。また、制御回路１は、メモリＡ２にデータ
を書き込むと同時に、メモリＢ３から一つ前のフィール
ドで書き込んだ偶数ラインのデータを読み出す。前記メ
モリＢ３から読み出すデータは、それぞれのサブフィー
ルドに対応したデータである。次に、制御回路１は、ス
キャン電極ドライバIC５とアドレス電極ドライバIC６を
制御して、アドレスデータの書き込みを行う。制御回路
１は、メモリＢ３から２ライン目のデータを読み出し
て、アドレス電極ドライバIC６に送る。アドレス電極ド
ライバIC６は、アドレス電極EW1〜EWmに対応したアドレ
スデータL2を出力する。この時、スキャン電極ドライバ
IC５は、共通接続された１ライン目と２ライン目のスキ
ャン電極EX1,EX2にライン選択信号X1,X2を出力する。こ
こで、ライン選択信号X1とX2は、スキャン電極EX1,EX2
が共通接続されているので同一の信号である。アドレス
データL2とライン選択信号X1,X2 によって、１ライン目
と２ライン目のセル８に同一のデータが書き込まれる。
以降、制御回路１は、メモリＢ３から偶数ラインのデー
タを順番に読み出して、アドレス電極ドライバIC６に送
る。アドレス電極ドライバIC６は、L2と同様に偶数ライ
ンのアドレスデータL4〜Lnを出力する。この時、スキャ
ン電極ドライバIC５は、X1,X2 と同様にアドレスデータ
に対応した２ラインずつのライン選択信号(X3,X4)〜(X
n-1,Xn)を出力して、全てのセル８にデータを書き込
み、アドレス期間を終了する。次に、制御回路１は、ス
キャン電極EX1〜EXnと偶数ラインの共通電極EY2,EY4〜E
Ynが交互にパルスを出力し、奇数ラインの共通電極EY1,
EY3〜EYn-1はパルスを発生しないように、スキャン電極
ドライバ回路４とスキャン電極ドライバIC５、奇数ライ
ン共通電極ドライバ回路１２、および偶数ライン共通電
極ドライバ回路１３を制御する。偶数ラインのセル８
は、スキャン電極EX1〜EXnと偶数ラインの共通電極EY2,
EY4〜EYn間に与えられたパルスによって、前記書き込ま
れたアドレスデータL2〜Lnに応じた維持放電を起こして
発光する。この発光を、サブフィールド毎に決められた
回数繰り返して、維持放電期間を終了する。前記１サブ
フィールドの動作を、サブフィールド数だけ繰り返し、
１フレームの第１フィールドの動作を終了する。Next, the operation will be described. In the first field of one frame, a synchronization signal and data of an odd line are input to the control circuit 1. The control circuit 1 stores the data of the odd-numbered line inputted with reference to the synchronization signal in the memory A2.
Write to. At the same time as writing data to the memory A2, the control circuit 1 reads the data of the even-numbered line written in the immediately preceding field from the memory B3. The data read from the memory B3 is data corresponding to each subfield. Next, the control circuit 1 controls the scan electrode driver IC 5 and the address electrode driver IC 6 to write address data. The control circuit 1 reads the data of the second line from the memory B3 and sends it to the address electrode driver IC6. Address electrode driver IC6 outputs address data L 2 corresponding to the address electrodes EW 1 ~EW m. At this time, scan electrode driver
The IC 5 outputs line selection signals X 1 and X 2 to the commonly connected scan electrodes EX 1 and EX 2 on the first and second lines. Here, the line selection signals X 1 and X 2 are the scan electrodes EX 1 and EX 2
Are the same signal because they are connected in common. The address data L 2 and the line selection signal X 1, X 2, the same data in the first and second lines of the cell 8 is written.
Thereafter, the control circuit 1 sequentially reads out the data of the even lines from the memory B3 and sends the data to the address electrode driver IC6. Address electrode driver IC6 similarly outputs the address data L 4 ~L n even lines and L 2. At this time, the scan electrode driver IC 5 applies the line selection signals (X 3 , X 4 ) to (X 3 ) to the two lines corresponding to the address data similarly to X 1 and X 2.
n− 1, X n ) to write data into all the cells 8 and end the address period. Next, the control circuit 1 scans the scan electrodes EX 1 to EX n and the common electrodes EY 2 , EY 4 to E of even lines.
Y n outputs pulses alternately, and the common electrodes EY 1 ,
EY 3 to EY n−1 control the scan electrode driver circuit 4, the scan electrode driver IC 5, the odd line common electrode driver circuit 12, and the even line common electrode driver circuit 13 so as not to generate a pulse. Cell 8 of even line
Are the scan electrodes EX 1 to EX n and the common electrodes EY 2 ,
A pulse applied between EY 4 and EY n causes a sustain discharge according to the written address data L 2 to L n to emit light. This light emission is repeated the number of times determined for each subfield, and the sustain discharge period ends. The operation of the one subfield is repeated by the number of subfields,
The operation of the first field of one frame ends.

【００５４】次に、１フレーム第２フィールドでは、同
期信号と偶数ラインのデータが制御回路１に入力され
る。制御回路１は、同期信号を基準として入力された偶
数ラインのデータをメモリＢ３に書き込む。また、制御
回路１は、偶数ラインのデータをメモリＢ３に書き込む
と同時に、メモリＡ２から１フレーム第１フィールドで
書き込んだ奇数ラインのデータを読み出す。前記メモリ
Ａ２から読み出すデータは、それぞれのサブフィールド
に対応したデータである。制御回路１は、メモリＡ２か
ら１ライン目のデータを読み出して、アドレス電極ドラ
イバIC６に送る。アドレス電極ドライバIC６は、アドレ
ス電極EW1〜EWmに対応したアドレスデータL1を出力す
る。この時、スキャン電極ドライバIC５は、共通接続さ
れた１ライン目と２ライン目のスキャン電極EX1,EX2に
ライン選択信号X1,X2を出力する。ここで、ライン選択
信号X1とX2は、スキャン電極EX1,EX2 が共通接続されて
いるので同一の信号である。アドレスデータL1とライン
選択信号X1,X2 によって、１ライン目と２ライン目のセ
ル８に同一のデータが書き込まれる。以降、制御回路１
は、メモリＡ２から奇数ラインのデータを順番に読み出
して、アドレス電極ドライバIC６に送る。アドレス電極
ドライバIC６は、L1と同様に奇数ラインのアドレスデー
タL3〜Ln-1を出力する。この時、スキャン電極ドライバ
IC５は、X1,X2 と同様にアドレスデータに対応した２ラ
インずつのライン選択信号(X3,X4)〜(Xn-1,Xn)を出力し
て、全てのセル８にデータを書き込み、アドレス期間を
終了する。次に、制御回路１は、スキャン電極EX1〜EXn
と奇数ラインの共通電極EY1,EY3〜EYn -1が交互にパルス
を出力し、偶数ラインの共通電極EY2,EY4〜EYnがパルス
を発生しないように、スキャン電極ドライバ回路４とス
キャン電極ドライバIC５、奇数ラインの共通電極ドライ
バ回路１２、および偶数ラインの共通電極ドライバ回路
１３を制御する。奇数ラインのセル８は、スキャン電極
EX1〜EXnと奇数ラインの共通電極EY1,EY3〜EYn-1間に与
えられたパルスによって、前記書き込まれたアドレスデ
ータL1〜Ln-1に応じて、維持放電を起こして発光する。
この発光を、サブフィールド毎に決められた回数繰り返
して、維持放電期間を終了する。前記１サブフィールド
の動作を、サブフィールド数だけ繰り返し、１フレーム
の第２フィールドの動作を終了する。Next, in the second field of one frame, a synchronization signal and data of an even line are input to the control circuit 1. The control circuit 1 writes the data of the even-numbered line input on the basis of the synchronization signal into the memory B3. The control circuit 1 writes the data of the even lines to the memory B3 and, at the same time, reads the data of the odd lines written in the first field of one frame from the memory A2. The data read from the memory A2 is data corresponding to each subfield. The control circuit 1 reads the data of the first line from the memory A2 and sends it to the address electrode driver IC6. Address electrode driver IC6 outputs address data L 1 corresponding to the address electrodes EW 1 ~EW m. At this time, the scan electrode driver IC 5 outputs the line selection signals X 1 and X 2 to the commonly connected scan electrodes EX 1 and EX 2 on the first and second lines. The line selection signal X 1 and X 2 are the same signal because the scan electrodes EX 1, EX 2 are commonly connected. The address data L 1 and the line select signal X 1, X 2, the same data in the first and second lines of the cell 8 is written. Hereinafter, the control circuit 1
Reads the data of the odd-numbered line from the memory A2 in order and sends it to the address electrode driver IC6. Address electrode driver IC6 similarly outputs the address data L 3 ~L n-1 of the odd lines and L 1. At this time, scan electrode driver
The IC 5 outputs the line selection signals (X 3 , X 4 ) to (X n−1 , X n ) of two lines corresponding to the address data in the same manner as X 1 and X 2 and outputs the signals to all the cells 8. Data is written, and the address period ends. Next, the control circuit 1 controls the scan electrodes EX 1 to EX n
And the common electrodes EY 1 , EY 3 to EY n -1 of the odd lines alternately output pulses, and the scan electrode driver circuit 4 so that the common electrodes EY 2 , EY 4 to EY n of the even lines do not generate pulses. And the scan electrode driver IC 5, the odd-numbered line common electrode driver circuit 12, and the even-numbered line common electrode driver circuit 13. The odd-numbered cell 8 is a scan electrode
A common electrode EY 1, EY 3 pulses given between ~EY n-1 of the EX 1 ~EX n and odd lines, according to the written address data L 1 ~L n-1, causing a sustain discharge To emit light.
This light emission is repeated the number of times determined for each subfield, and the sustain discharge period ends. The operation of one subfield is repeated by the number of subfields, and the operation of the second field of one frame is completed.

【００５５】プラズマディスプレイは、前記２フィール
ドの動作を繰り返して、映像信号の表示を行う。The plasma display repeats the above-described two-field operation to display a video signal.

【００５６】このように、インタレース表示を行う場合
は、スキャン電極の奇数ラインと偶数ラインを１本ずつ
共通接続することで、スキャン電極ドライバIC５を半分
にすることができる。As described above, when performing the interlaced display, the scan electrode driver IC 5 can be halved by connecting the odd lines and the even lines of the scan electrodes one by one.

【００５７】実施の形態７．なお、実施の形態２では、
この発明におけるプラズマディスプレイにおいてインタ
レース信号をノンインタレース表示する際の動作を示し
たが、図１３に示すように制御することで、同一のパネ
ル構成でインタレース信号のノンインタレース表示とノ
ンインタレース信号の表示を行うことができる。図１３
はこの発明の実施の形態７を説明するための各電極の駆
動波形を示す図であり、詳しくは、プラズマディスプレ
イで、ノンインタレース信号をノンインタレース表示す
る場合の駆動波形の例を示している。Embodiment 7 FIG. In the second embodiment,
The operation when non-interlaced display of an interlaced signal is shown in the plasma display according to the present invention. By controlling as shown in FIG. 13, non-interlaced display of an interlaced signal and non-interlaced display can be performed with the same panel configuration. A race signal can be displayed. FIG.
FIG. 14 is a diagram showing drive waveforms of respective electrodes for describing Embodiment 7 of the present invention, and more specifically, shows an example of drive waveforms when a non-interlaced signal is displayed in a non-interlaced manner on a plasma display. I have.

【００５８】次に、動作について説明する。図１、図１
３において、同期信号と全ラインのデータが制御回路１
に入力される。制御回路１は、同期信号を基準として入
力された全ラインのデータをメモリＡ２に書き込む。こ
の時の、メモリＡ２は、インタレース信号の表示のみを
行う場合に比べて、２倍のメモリ容量が必要である。制
御回路１は、メモリＡ２にデータを書き込むと同時に、
メモリＢ３から一つ前のフィールドで書き込んだ全ライ
ンのデータを読み出す。前記メモリＢ３から読み出すデ
ータは、それぞれのサブフィールドに対応したデータで
ある。次に、制御回路１は、スキャン電極ドライバIC５
とアドレス電極ドライバIC６を制御して、アドレスデー
タの書き込みを行う。制御回路１は、メモリＢ３から１
ライン目のデータを読み出して、アドレス電極ドライバ
IC６に送る。アドレス電極ドライバIC６は、アドレス電
極EW1〜EWmに対応したアドレスデータL1を出力する。こ
の時、スキャン電極ドライバIC５は、１ライン目のライ
ン選択信号X1を出力する。アドレスデータL1とライン選
択信号X1によって、１ライン目のセル８にデータが書き
込まれる。次に、制御回路１は、メモリＢ３から読み出
した２ライン目のデータをアドレス電極ドライバIC６に
送る。アドレス電極ドライバIC６は、アドレス電極EW1
〜EWmに対応したアドレスデータL2を出力する。この
時、スキャン電極ドライバIC５は、２ライン目のライン
選択信号X2を出力する。アドレスデータL2とライン選択
信号X2によって、２ライン目のセル８にデータが書き込
まれる。以降、制御回路１は、メモリＢ３からデータを
順番に読み出して、アドレス電極ドライバIC６に送る。
アドレス電極ドライバIC６は、L1,L2 と同様にアドレス
データL3〜Lnを出力する。この時、スキャン電極ドライ
バIC５は、アドレスデータに対応した１ラインずつのラ
イン選択信号X3〜Xnを出力して、全てのセル８にデータ
を書き込み、アドレス期間を終了する。次に、制御回路
１は、スキャン電極EX 1〜EXnと共通電極EY1〜EYnが交互
にパルスを出力するように、スキャン電極ドライバ回路
４とスキャン電極ドライバIC５、および共通電極ドライ
バ回路７を制御する。それぞれのセル８は、スキャン電
極EX1〜EXnと共通電極EY1〜EYn間に与えられたパルスに
よって、前記書き込まれたデータL1〜Lnに応じた維持放
電を起こして発光する。この発光を、サブフィールド毎
に決められた回数繰り返して、維持放電期間を終了す
る。前記１サブフィールドの動作を、サブフィールド数
だけ繰り返し、１フィールドの動作を終了する。Next, the operation will be described. 1 and 1
3, the synchronization signal and the data of all lines are transmitted to the control circuit 1
Is input to The control circuit 1 receives an input based on the synchronization signal.
The data of all the input lines is written into the memory A2. This
At this time, the memory A2 only displays the interlace signal.
This requires twice as much memory capacity as compared to the case where it is performed. System
The control circuit 1 writes data to the memory A2,
All lines written in the previous field from memory B3
Read the data of the application. Data read from the memory B3
Data is data corresponding to each subfield.
is there. Next, the control circuit 1 controls the scan electrode driver IC 5
And the address electrode driver IC 6 to control the address data.
Write data. The control circuit 1 controls the memories B3 to 1
Read the data of the line, and use the address electrode driver
Send to IC6. The address electrode driver IC 6
Extreme EW1~ EWmAddress data L corresponding to1Is output. This
At this time, the scan electrode driver IC 5
Selection signal X1Is output. Address data L1And line selection
Select signal X1Writes data to cell 8 of the first line
Be included. Next, the control circuit 1 reads from the memory B3.
The second line data is transferred to the address electrode driver IC6.
send. The address electrode driver IC 6 is connected to the address electrode EW1
~ EWmAddress data L corresponding toTwoIs output. this
At this time, the scan electrode driver IC5 is in the second line
Select signal XTwoIs output. Address data LTwoAnd line selection
Signal XTwoWrites data to cell 8 on the second line
I will. Thereafter, the control circuit 1 reads data from the memory B3.
They are read out in order and sent to the address electrode driver IC 6.
Address electrode driver IC6 is L1, LTwo Address as well
Data LThree~ LnIs output. At this time, scan electrode dry
The IC 5 is provided with a line for each line corresponding to the address data.
In select signal XThree~ XnAnd output data to all cells 8
Is written, and the address period ends. Next, the control circuit
1 is scan electrode EX 1~ EXnAnd common electrode EY1~ EYnAlternate
Scan electrode driver circuit to output pulses to
4, scan electrode driver IC5, and common electrode driver
The control circuit 7 is controlled. Each cell 8 has a scan power
Extreme EX1~ EXnAnd common electrode EY1~ EYnTo the pulse given between
Therefore, the written data L1~ LnRelease according to
It generates electricity and emits light. This light emission is
To end the sustain discharge period
You. The operation of one subfield is determined by the number of subfields.
And the operation for one field is completed.

【００５９】次のフィールドで、制御回路１は、同期信
号を基準として入力された全ラインのデータをメモリＢ
３に書き込む。この時の、メモリＢ３は、インタレース
信号の表示のみを行う場合に比べて、２倍のメモリ容量
が必要である。制御回路１は、メモリＢ３にデータを書
き込むと同時に、メモリＡ２から一つ前のフィールドで
書き込んだ全ラインのデータを読み出す。前記メモリＡ
２から読み出すデータは、それぞれのサブフィールドに
対応したデータである。次のアドレスデータの書き込み
と維持放電期間の動作は、前記フィールドの動作と同様
であるので、詳細な説明は省略する。In the next field, the control circuit 1 stores the data of all the lines inputted with reference to the synchronization signal in the memory B.
Write to 3. At this time, the memory B3 requires twice the memory capacity as compared with the case where only the display of the interlace signal is performed. The control circuit 1 writes data to the memory B3 and, at the same time, reads data of all lines written in the immediately preceding field from the memory A2. The memory A
2 is data corresponding to each subfield. The operation of the next address data writing and the sustain discharge period is the same as the operation of the above-mentioned field, and thus detailed description is omitted.

【００６０】プラズマディスプレイは、前記２フィール
ドの動作を繰り返して、ノンインタレース信号の表示を
行う。The plasma display displays the non-interlaced signal by repeating the operation of the two fields.

【００６１】また、実施の形態７におけるインタレース
信号のノンインタレース表示の動作は、実施の形態２と
同様であるので、詳細な説明は省略する。The operation of non-interlaced display of an interlaced signal in the seventh embodiment is the same as that in the second embodiment, and a detailed description thereof will be omitted.

【００６２】このように、ノンインタレース信号の表示
の際は、各ライン毎にアドレスデータを書き込み、イン
タレース信号の場合は、１ラインのアドレスデータを２
ライン同時に書き込むように制御することで、同一のパ
ネル構成で、インタレース信号のノンインタレース表示
とノンインタレース信号の表示を行うことができる。As described above, when displaying a non-interlaced signal, address data is written for each line.
By controlling the lines to be written simultaneously, non-interlaced display of interlaced signals and display of non-interlaced signals can be performed with the same panel configuration.

【００６３】[0063]

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。Since the present invention is configured as described above, it has the following effects.

【００６４】プラズマディスプレイにおいて、１ライン
のデータを２ラインに同時に書き込むことで、アドレス
期間を約半分にして、プラズマディスプレイの高輝度
化、多階調化、高精細化を実現することができる。In a plasma display, by simultaneously writing one line of data to two lines, the address period can be reduced to about half, and high brightness, multiple gradations, and high definition of the plasma display can be realized.

【００６５】また、インタレース信号の１ライン分のデ
ータを２ラインに同時に書き込むことで、インタレース
信号をノンインタレース表示して、ラインフリッカを低
減することができるとともに、アドレス期間を約半分に
して、プラズマディスプレイの高輝度化、多階調化、高
精細化を実現することができる。Also, by writing data for one line of the interlace signal on two lines at the same time, the interlace signal can be displayed in a non-interlaced manner to reduce line flicker and reduce the address period to about half. Thus, high brightness, multiple gradations, and high definition of the plasma display can be realized.

【００６６】さらに、インタレース信号をノンインタレ
ース表示する際に、インタレース信号の１ラインを２ラ
インに同時に書き込むようにしたので、インタレース信
号をノンインタレース信号に変換するライン補間回路が
不要になる。Further, when displaying an interlaced signal in a non-interlaced manner, one line of the interlaced signal is simultaneously written into two lines, so that a line interpolation circuit for converting the interlaced signal into a non-interlaced signal is unnecessary. become.

【００６７】また、アドレス電極を分割し、２ラインの
データをそれぞれ２ラインに同時に書き込むことで、ア
ドレス期間を約１／４にして、プラズマディスプレイの
高輝度化、多階調化、高精細化を実現することができ
る。Further, by dividing the address electrode and simultaneously writing two lines of data to two lines, the address period is reduced to about 1/4, and the brightness, the number of gradations, and the definition of the plasma display are increased. Can be realized.

【００６８】さらに、共通電極の奇数ラインと偶数ライ
ンを独立に制御するようにしたので、インタレース表示
が可能になる。Further, since the odd lines and the even lines of the common electrode are independently controlled, interlaced display becomes possible.

【００６９】さらにまた、分割した共通電極を同時に駆
動することで、ノンインタレースの表示ができる。Further, non-interlaced display can be performed by simultaneously driving the divided common electrodes.

【００７０】また、スキャン電極の奇数ラインと偶数ラ
インの各１本を共通接続することで、インタレース表示
の場合に、スキャン電極ドライバICの数を半分にするこ
とができる。Further, by connecting one of the odd lines and one of the even lines of the scan electrodes in common, the number of scan electrode driver ICs can be halved in the case of interlaced display.

【００７１】また、インタレース信号の場合は、１ライ
ンのデータを２ラインに同時に書き込み、ノンインタレ
ース信号の場合は、１ラインのデータを１ラインずつ書
き込むことで、同一のパネル構成で、インタレース信号
のノンインタレース表示とノンインタレース信号のノン
インタレース表示を切り替えて表示することができる。In the case of an interlaced signal, one line of data is written to two lines simultaneously, and in the case of a non-interlaced signal, one line of data is written one line at a time. The non-interlace display of the race signal and the non-interlace display of the non-interlace signal can be switched and displayed.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 この発明の実施の形態１、実施の形態２、お
よび実施の形態７であるプラズマディスプレイを示す構
成図である。FIG. 1 is a configuration diagram illustrating a plasma display according to Embodiments 1, 2, and 7 of the present invention.

【図２】 この発明の実施の形態１であるプラズマデ
ィスプレイにおける１サブフィールド期間の各電極の駆
動波形を示す図である。FIG. 2 is a diagram showing a drive waveform of each electrode in one subfield period in the plasma display according to the first embodiment of the present invention.

【図３】 この発明の実施の形態２を説明するためのデ
ータ処理の様子を示す図である。FIG. 3 is a diagram showing a state of data processing for explaining a second embodiment of the present invention;

【図４】 この発明の実施の形態２を説明するための各
電極の駆動波形を示す図である。FIG. 4 is a diagram showing drive waveforms of respective electrodes for describing Embodiment 2 of the present invention.

【図５】 この発明の実施の形態３であるプラズマディ
スプレイの構成を示す図である。FIG. 5 is a diagram showing a configuration of a plasma display according to a third embodiment of the present invention.

【図６】 この発明の実施の形態３を説明するための各
電極の駆動波形を示す図である。FIG. 6 is a diagram showing drive waveforms of respective electrodes for describing Embodiment 3 of the present invention.

【図７】 この発明の実施の形態４および実施の形態
５であるプラズマディスプレイを示す図である。FIG. 7 is a diagram showing a plasma display according to a fourth embodiment and a fifth embodiment of the present invention.

【図８】 この発明の実施の形態４を説明するための各
電極の駆動波形を示す図である。FIG. 8 is a diagram showing drive waveforms of respective electrodes for describing Embodiment 4 of the present invention.

【図９】 この発明の実施の形態４を説明するための各
電極の駆動波形を示す図である。FIG. 9 is a diagram showing drive waveforms of respective electrodes for describing Embodiment 4 of the present invention.

【図１０】 この発明の実施の形態５を説明するための
各電極の駆動波形を示す図である。FIG. 10 is a diagram showing a drive waveform of each electrode for describing Embodiment 5 of the present invention.

【図１１】 この発明の実施の形態６であるプラズマデ
ィスプレイを示す図である。FIG. 11 is a diagram showing a plasma display according to a sixth embodiment of the present invention.

【図１２】 この発明の実施の形態６を説明するための
各電極の駆動波形を示す図である。FIG. 12 is a diagram showing drive waveforms of respective electrodes for describing Embodiment 6 of the present invention.

【図１３】 この発明の実施の形態７を説明するための
各電極の駆動波形を示す図である。FIG. 13 is a diagram showing drive waveforms of respective electrodes for describing Embodiment 7 of the present invention.

【図１４】 従来のプラズマディスプレイの構成を示す
図である。FIG. 14 is a diagram showing a configuration of a conventional plasma display.

【図１５】 従来のプラズマディスプレイのデータ処理
の様子を示す図である。FIG. 15 is a diagram showing a state of data processing of a conventional plasma display.

【図１６】 従来のプラズマディスプレイの駆動波形の
様子を示す図である。FIG. 16 is a diagram showing a state of a driving waveform of a conventional plasma display.

【図１７】 従来のプラズマディスプレイの構成を示す
図である。FIG. 17 is a diagram showing a configuration of a conventional plasma display.

【図１８】 従来のプラズマディスプレイの駆動波形の
様子を示す図である。FIG. 18 is a diagram showing a driving waveform of a conventional plasma display.

【符号の説明】[Explanation of symbols]

１ 制御回路、２ メモリＡ、３ メモリＢ、４ スキ
ャン電極ドライバ回路、５ スキャン電極ドライバIC、
６ アドレス電極ドライバIC、７ 共通電極ドライバ回
路、８ セル、９ パネル、１０ 上アドレス電極ドラ
イバIC、１１下アドレス電極ドライバIC、１２奇数ライ
ン共通電極ドライバ回路、１３ 偶数ライン共通電極ド
ライバ回路。1 control circuit, 2 memories A, 3 memories B, 4 scan electrode driver circuits, 5 scan electrode driver ICs,
6 address electrode driver IC, 7 common electrode driver circuit, 8 cells, 9 panel, 10 upper address electrode driver IC, 11 lower address electrode driver IC, 12 odd line common electrode driver circuit, 13 even line common electrode driver circuit.

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 平行に配置したスキャン電極と共通電極
から構成される維持放電電極と該維持放電電極に直交す
るアドレス電極の３電極構造を有し、アドレス期間と維
持放電期間によって画像データを表示するプラズマディ
スプレイであって、アドレス期間に１ラインのデータを
２ラインに同時に書き込むことを特徴とするプラズマデ
ィスプレイ。1. A three-electrode structure of a sustain discharge electrode composed of a scan electrode and a common electrode arranged in parallel and an address electrode orthogonal to the sustain discharge electrode, and image data is displayed by an address period and a sustain discharge period. A plasma display, wherein one line of data is simultaneously written to two lines during an address period. 【請求項２】 アドレス期間に１ラインのデータを２ラ
インに同時に書き込む際に、該２ラインの組み合わせを
フィールド毎に切り替えることを特徴とする請求項１記
載のプラズマディスプレイ。2. The plasma display according to claim 1, wherein when one line of data is simultaneously written to two lines during an address period, a combination of the two lines is switched for each field. 【請求項３】 アドレス電極を２つに分割し、２ライン
のデータをそれぞれ２ラインに同時に書き込むことを特
徴とする請求項２記載のプラズマディスプレイ。3. The plasma display according to claim 2, wherein the address electrode is divided into two, and two lines of data are simultaneously written to two lines, respectively. 【請求項４】 共通電極を偶数ラインと奇数ラインに分
割し、それぞれの共通電極を独立して制御することで、
維持放電期間に前記データを書き込んだ２ラインの一方
のラインを表示し、該表示ラインをフィールド毎に交互
に切り替えることを特徴とする請求項２記載のプラズマ
ディスプレイ。4. By dividing a common electrode into even lines and odd lines and controlling each common electrode independently,
3. The plasma display according to claim 2, wherein one of the two lines in which the data is written is displayed during a sustain discharge period, and the display line is alternately switched for each field. 【請求項５】 前記２つに分割した共通電極を同時に駆
動することで、前記データを書き込んだ２ラインの両方
を表示することを特徴とする請求項４記載のプラズマデ
ィスプレイ。5. The plasma display according to claim 4, wherein both of the two lines to which the data is written are displayed by simultaneously driving the two divided common electrodes. 【請求項６】 スキャン電極の奇数ラインと偶数ライン
を１本ずつ共通接続したことを特徴とする請求項４記載
のプラズマディスプレイ。6. The plasma display according to claim 4, wherein one odd line and one even line of the scan electrode are commonly connected. 【請求項７】 画像データがインタレース信号の場合
は、１ラインのデータを２ラインに同時に書き込み、画
像データがノンインタレース信号の場合は、１ラインの
データを１ラインに書き込むように切り替えることを特
徴とする請求項２記載のプラズマディスプレイ。7. When the image data is an interlace signal, one line of data is simultaneously written on two lines, and when the image data is a non-interlace signal, one line of data is written on one line. The plasma display according to claim 2, wherein:
JP8288240A 1996-10-30 1996-10-30 Plasma display Pending JPH10133621A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8288240A JPH10133621A (en) 1996-10-30 1996-10-30 Plasma display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8288240A JPH10133621A (en) 1996-10-30 1996-10-30 Plasma display

Publications (1)

Publication Number Publication Date
JPH10133621A true JPH10133621A (en) 1998-05-22

Family

ID=17727656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8288240A Pending JPH10133621A (en) 1996-10-30 1996-10-30 Plasma display

Country Status (1)

Country Link
JP (1) JPH10133621A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057396A1 (en) * 1999-03-19 2000-09-28 Hitachi, Ltd. Display and image displaying method
KR100319640B1 (en) * 1999-12-28 2002-01-05 박종섭 Data processing method for display apparatus
KR100403514B1 (en) * 1998-09-30 2003-12-18 주식회사 대우일렉트로닉스 PDTV's data processing circuit
KR100431671B1 (en) * 1999-05-01 2004-05-17 주식회사 대우일렉트로닉스 Method for scanning double line on PDP television
US6744413B2 (en) 1999-12-22 2004-06-01 Nec Corporation Plasma display panel and plasma display apparatus having the same
US7079090B2 (en) 2002-02-13 2006-07-18 Fujitsu Hitachi Plasma Display Limited Driving method for a plasma display panel and plasma display apparatus
KR100657384B1 (en) * 1999-04-27 2006-12-19 가부시끼가이샤 히다치 세이사꾸쇼 Plasma display panel and driving method thereof
WO2009104243A1 (en) * 2008-02-18 2009-08-27 株式会社日立製作所 Plasma display unit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403514B1 (en) * 1998-09-30 2003-12-18 주식회사 대우일렉트로닉스 PDTV's data processing circuit
WO2000057396A1 (en) * 1999-03-19 2000-09-28 Hitachi, Ltd. Display and image displaying method
KR100657384B1 (en) * 1999-04-27 2006-12-19 가부시끼가이샤 히다치 세이사꾸쇼 Plasma display panel and driving method thereof
KR100431671B1 (en) * 1999-05-01 2004-05-17 주식회사 대우일렉트로닉스 Method for scanning double line on PDP television
US6744413B2 (en) 1999-12-22 2004-06-01 Nec Corporation Plasma display panel and plasma display apparatus having the same
KR100319640B1 (en) * 1999-12-28 2002-01-05 박종섭 Data processing method for display apparatus
US7079090B2 (en) 2002-02-13 2006-07-18 Fujitsu Hitachi Plasma Display Limited Driving method for a plasma display panel and plasma display apparatus
WO2009104243A1 (en) * 2008-02-18 2009-08-27 株式会社日立製作所 Plasma display unit

Similar Documents

Publication Publication Date Title
JP3259253B2 (en) Gray scale driving method and gray scale driving apparatus for flat display device
US5898414A (en) Display method for intermediate gray scale and display apparatus for expressing intermediate gray scale
KR100290830B1 (en) Plasma display panel driving method and device
JP5675030B2 (en) Method for processing video image displayed on display device
US20020063675A1 (en) Liquid crystal display control device, liquid crystal display device using the same, and information processor
US20020027535A1 (en) Circuit for and method of driving a flat panel display in a sub field mode and a flat panel display with such a circuit
JPH10133172A (en) Simple matrix display device drive circuit
JPH06222330A (en) Liquid crystal display device
EP1283514B1 (en) Plasma display panel apparatus
US20020140636A1 (en) Matrix display device and method
JP3070893B2 (en) Liquid crystal drive
JPH10133621A (en) Plasma display
TW200307234A (en) Method for driving plasma display panel
CN101447166B (en) Plasma display device and driving method thereof
JP2720943B2 (en) Gray scale driving method for flat display device
JPH04144382A (en) Liquid crystal display device with digital gamma correction circuit
JPH05113767A (en) Multigradation display device
JPH1124625A (en) Plasma-display display device and driving method thereof
EP0927415A1 (en) A circuit for and method of driving a flat panel display in a sub field mode and a flat panel display with such a circuit
KR100427019B1 (en) A timing control circuit of a PDP television
JP3238718B2 (en) Method and apparatus for driving memory type display panel
JP3453987B2 (en) Driving method of liquid crystal display device, liquid crystal display device and electronic equipment
JP3678940B2 (en) Display panel drive method
KR100217280B1 (en) A control signal generating apparatus and method of address driver ic in pdp-tv
KR100254628B1 (en) A data processor of plasma display panel

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040127