JPH1013210A - 交差電圧調節機能を備えた差動−ｃｍｏｓレベル変換器 - Google Patents
交差電圧調節機能を備えた差動−ｃｍｏｓレベル変換器Info
- Publication number
- JPH1013210A JPH1013210A JP9057800A JP5780097A JPH1013210A JP H1013210 A JPH1013210 A JP H1013210A JP 9057800 A JP9057800 A JP 9057800A JP 5780097 A JP5780097 A JP 5780097A JP H1013210 A JPH1013210 A JP H1013210A
- Authority
- JP
- Japan
- Prior art keywords
- cross
- output
- differential
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 差動−ＣＭＯＳレベル変換器において、第１
と第２の相補出力間の交差電圧調節機能を提供する。 【解決手段】 本装置３０は、２つの差動入力３８およ
び２つの相補出力４２を有する差動−ＣＭＯＳ変換回路
３２、第１の相補出力へつながる入力を有する第１のバ
ッファ３４ａ、３４ｂ、第２の相補出力へつながる入力
を有する第２のバッファ３４ｃ、３４ｄ、第１および第
２のバッファの出力へつながる２つの電圧測定入力４４
と、２つのオフセット電流出力４６とを有する交差調節
回路３６を含む。２つの相補出力の相対的な関係に依存
して２つのバッファ出力を発生させ、それらの交差電圧
を測定して、その交差電圧を基準電圧と比較し、交差電
圧が基準電圧よりも低ければ、２つの相補出力へ電流を
ソースし、高ければ電流をシンクする。
と第２の相補出力間の交差電圧調節機能を提供する。 【解決手段】 本装置３０は、２つの差動入力３８およ
び２つの相補出力４２を有する差動−ＣＭＯＳ変換回路
３２、第１の相補出力へつながる入力を有する第１のバ
ッファ３４ａ、３４ｂ、第２の相補出力へつながる入力
を有する第２のバッファ３４ｃ、３４ｄ、第１および第
２のバッファの出力へつながる２つの電圧測定入力４４
と、２つのオフセット電流出力４６とを有する交差調節
回路３６を含む。２つの相補出力の相対的な関係に依存
して２つのバッファ出力を発生させ、それらの交差電圧
を測定して、その交差電圧を基準電圧と比較し、交差電
圧が基準電圧よりも低ければ、２つの相補出力へ電流を
ソースし、高ければ電流をシンクする。
Description
【０００１】
【発明の属する技術分野】本発明は差動−ＣＭＯＳレベ
ル変換器に関するものであり、更に詳細には交差電圧調
節機能を備えた差動−ＣＭＯＳレベル変換器に関する。
ル変換器に関するものであり、更に詳細には交差電圧調
節機能を備えた差動−ＣＭＯＳレベル変換器に関する。
【０００２】
【従来の技術】一般に、差動−ＣＭＯＳレベル変換器
は、相補型金属酸化物半導体（ＣＭＯＳ）技術を用いた
特定用途向け集積回路（ＡＳＩＣ）のような集積回路上
に組み込まれる。いくつかの集積回路応用では、特定の
回路機能を差動電流ステアリング法を用いて差動論理回
路と一緒に組み込むことが望ましい。更に、この差動論
理回路によって生成される差動信号を、レールからレー
ルまでの（ｒａｉｌ−ｔｏ−ｒａｉｌ）ＣＭＯＳレベル
へ変換することがしばしば望まれる。一般的な差動−Ｃ
ＭＯＳレベル変換器の例は、差動入力と相補的ＣＭＯＳ
レベル出力とを備えた平衡型比較器を含んでいる。この
平衡型比較器には差動トランジスタ対が含まれ、それら
の対を流れる電流が、差動入力の相対的な極性の関数と
してステアリングされるようになっている。相補ＣＭＯ
Ｓレベル出力は出力ドライバートランジスタによって駆
動され、それら出力ドライバートランジスタはステアリ
ングされた電流の関数として、それらの出力を論理高レ
ベルへプルアップするか、あるいは論理低レベルへプル
ダウンする。１つの出力が論理高レベルへプルアップさ
れると、他方の出力は論理低レベルへプルダウンされ
る。
は、相補型金属酸化物半導体（ＣＭＯＳ）技術を用いた
特定用途向け集積回路（ＡＳＩＣ）のような集積回路上
に組み込まれる。いくつかの集積回路応用では、特定の
回路機能を差動電流ステアリング法を用いて差動論理回
路と一緒に組み込むことが望ましい。更に、この差動論
理回路によって生成される差動信号を、レールからレー
ルまでの（ｒａｉｌ−ｔｏ−ｒａｉｌ）ＣＭＯＳレベル
へ変換することがしばしば望まれる。一般的な差動−Ｃ
ＭＯＳレベル変換器の例は、差動入力と相補的ＣＭＯＳ
レベル出力とを備えた平衡型比較器を含んでいる。この
平衡型比較器には差動トランジスタ対が含まれ、それら
の対を流れる電流が、差動入力の相対的な極性の関数と
してステアリングされるようになっている。相補ＣＭＯ
Ｓレベル出力は出力ドライバートランジスタによって駆
動され、それら出力ドライバートランジスタはステアリ
ングされた電流の関数として、それらの出力を論理高レ
ベルへプルアップするか、あるいは論理低レベルへプル
ダウンする。１つの出力が論理高レベルへプルアップさ
れると、他方の出力は論理低レベルへプルダウンされ
る。
【０００３】
【発明の解決しようとする課題】この変換器の欠点は、
相補出力における、（差動入力遷移に相対的な）低レベ
ルから高レベルへの、あるいは高レベルから低レベルへ
の遷移に顕著なゆがみを導入する可能性を持つというこ
とである。もしその差動入力がクロック入力であれば、
このゆがみは、出力クロックのデューティサイクル中
に、最適な５０％のデューティサイクルから大幅にオフ
セットしたものとなって現れる。位相が１８０度ずれた
クロック信号は、論理高レベルと論理低レベルとの中間
において交差することが好ましい。しかし、低レベルか
ら高レベルへの、および高レベルから低レベルへの遷移
における出力ドライバートランジスタの振る舞いの違い
によって、この交差が、中間よりも上あるいは下の電圧
において発生することが起こりうる。この問題は、過去
に、差動−ＣＭＯＳレベル変換器の中に正の帰還を用い
ることによって、その変換器を可能な限り高速なものと
し、出力デューティサイクルの５０％からのオフセット
の上限を設定することによって既に解決されている。こ
の方法およびその他の方式に関連する問題点は、デュー
ティサイクルを制御できる範囲が制限されているという
ことである。
相補出力における、（差動入力遷移に相対的な）低レベ
ルから高レベルへの、あるいは高レベルから低レベルへ
の遷移に顕著なゆがみを導入する可能性を持つというこ
とである。もしその差動入力がクロック入力であれば、
このゆがみは、出力クロックのデューティサイクル中
に、最適な５０％のデューティサイクルから大幅にオフ
セットしたものとなって現れる。位相が１８０度ずれた
クロック信号は、論理高レベルと論理低レベルとの中間
において交差することが好ましい。しかし、低レベルか
ら高レベルへの、および高レベルから低レベルへの遷移
における出力ドライバートランジスタの振る舞いの違い
によって、この交差が、中間よりも上あるいは下の電圧
において発生することが起こりうる。この問題は、過去
に、差動−ＣＭＯＳレベル変換器の中に正の帰還を用い
ることによって、その変換器を可能な限り高速なものと
し、出力デューティサイクルの５０％からのオフセット
の上限を設定することによって既に解決されている。こ
の方法およびその他の方式に関連する問題点は、デュー
ティサイクルを制御できる範囲が制限されているという
ことである。
【０００４】
【課題を解決するための手段】本発明の差動−ＣＭＯＳ
レベル変換器は、差動−ＣＭＯＳ変換回路、第１および
第２のバッファ、および交差調節回路を含んでいる。前
記変換回路は、第１および第２の差動入力端子と、第１
および第２の相補出力端子とを含んでいる。前記第１の
バッファは前記第１の相補出力へつながれたバッファ入
力と、バッファ出力とを有する。前記第２のバッファは
前記第２の相補出力へつながれたバッファ入力と、バッ
ファ出力とを有する。前記交差調節回路は、それぞれ前
記第１および第２のバッファ出力へつながれた第１およ
び第２の電圧測定入力と、前記第１および第２のバッフ
ァ入力へそれぞれつながれた第１および第２のオフセッ
ト電流出力とを有する。
レベル変換器は、差動−ＣＭＯＳ変換回路、第１および
第２のバッファ、および交差調節回路を含んでいる。前
記変換回路は、第１および第２の差動入力端子と、第１
および第２の相補出力端子とを含んでいる。前記第１の
バッファは前記第１の相補出力へつながれたバッファ入
力と、バッファ出力とを有する。前記第２のバッファは
前記第２の相補出力へつながれたバッファ入力と、バッ
ファ出力とを有する。前記交差調節回路は、それぞれ前
記第１および第２のバッファ出力へつながれた第１およ
び第２の電圧測定入力と、前記第１および第２のバッフ
ァ入力へそれぞれつながれた第１および第２のオフセッ
ト電流出力とを有する。
【０００５】１つの実施例では、前記交差調節回路は、
第１および第２の供給端子、基準ノード、交差電圧測定
回路、ループフィルタコンデンサ、および差動増幅器を
含んでいる。前記交差電圧測定回路は、プルアップ回路
とプルダウン回路とを含む。前記プルアップ回路は前記
第１の供給端子と交差調節出力との間につながれて、前
記第１および第２の電圧測定入力によって制御される。
前記プルダウン回路は前記交差調節出力と前記第２の供
給端子との間につながれて、前記第１および第２の電圧
測定入力によって制御される。前記ループフィルタコン
デンサは交差調節出力へつながれている。前記差動増幅
器は、前記基準ノードへつながれた第１の増幅器入力、
前記交差調節出力へつながれた第２の増幅器入力、そし
て前記第１および第２のオフセット電流出力へそれぞれ
つながれた第１および第２の増幅器出力を有する。
第１および第２の供給端子、基準ノード、交差電圧測定
回路、ループフィルタコンデンサ、および差動増幅器を
含んでいる。前記交差電圧測定回路は、プルアップ回路
とプルダウン回路とを含む。前記プルアップ回路は前記
第１の供給端子と交差調節出力との間につながれて、前
記第１および第２の電圧測定入力によって制御される。
前記プルダウン回路は前記交差調節出力と前記第２の供
給端子との間につながれて、前記第１および第２の電圧
測定入力によって制御される。前記ループフィルタコン
デンサは交差調節出力へつながれている。前記差動増幅
器は、前記基準ノードへつながれた第１の増幅器入力、
前記交差調節出力へつながれた第２の増幅器入力、そし
て前記第１および第２のオフセット電流出力へそれぞれ
つながれた第１および第２の増幅器出力を有する。
【０００６】前記プルアップ回路は、前記第１の供給端
子と前記交差調節出力との間に直列につながれた第１お
よび第２のＰチャンネルトランジスタを含み、それらの
トランジスタのゲートはそれぞれ前記第１および第２の
電圧測定入力へつながれている。前記プルダウン回路
は、前記交差調節出力と前記第２の供給端子との間に直
列につながれた第１および第２のＮチャンネルトランジ
スタを含み、それらのトランジスタのゲートはそれぞれ
前記第１および第２の電圧測定入力へつながれている。
子と前記交差調節出力との間に直列につながれた第１お
よび第２のＰチャンネルトランジスタを含み、それらの
トランジスタのゲートはそれぞれ前記第１および第２の
電圧測定入力へつながれている。前記プルダウン回路
は、前記交差調節出力と前記第２の供給端子との間に直
列につながれた第１および第２のＮチャンネルトランジ
スタを含み、それらのトランジスタのゲートはそれぞれ
前記第１および第２の電圧測定入力へつながれている。
【０００７】１つの好適実施例において、前記プルアッ
プ回路は更に、前記第１の供給端子と前記交差調節出力
との間に直列につながれた第３および第４のＰチャンネ
ルトランジスタを含み、それらのトランジスタのゲート
はそれぞれ前記第２および第１の測定入力へつながれて
いる。前記プルダウン回路も、前記交差調節出力と前記
第２の供給端子との間に直列につながれた第３および第
４のＮチャンネルトランジスタを含み、それらのトラン
ジスタのゲートはそれぞれ前記第２および第１の電圧測
定入力へつながれている。これにより、測定入力におけ
る低レベルから高レベルへ、および高レベルから低レベ
ルへの遷移に関して対称的な出力が得られる。
プ回路は更に、前記第１の供給端子と前記交差調節出力
との間に直列につながれた第３および第４のＰチャンネ
ルトランジスタを含み、それらのトランジスタのゲート
はそれぞれ前記第２および第１の測定入力へつながれて
いる。前記プルダウン回路も、前記交差調節出力と前記
第２の供給端子との間に直列につながれた第３および第
４のＮチャンネルトランジスタを含み、それらのトラン
ジスタのゲートはそれぞれ前記第２および第１の電圧測
定入力へつながれている。これにより、測定入力におけ
る低レベルから高レベルへ、および高レベルから低レベ
ルへの遷移に関して対称的な出力が得られる。
【０００８】
【発明の実施の形態】図１は、一般的な差動−ＣＭＯＳ
レベル変換器の模式図である。差動−ＣＭＯＳレベル変
換器１０は平衡型の比較器であって、差動入力１２ａお
よび１２ｂと、相補出力１４ａおよび１４ｂとを備えて
いる。入力１２ａおよび１２ｂはＮチャンネルトランジ
スタＭ１およびＭ２のゲートへつながれ、それらトラン
ジスタは、入力信号の相対的な極性の関数としてそれら
対を流れる電流Ｉ１をステアリングするようになった差
動トランジスタ対を構成している。電流Ｉ１は、トラン
ジスタＭ１およびＭ２のソースと電圧供給端子ＶＳＳと
の間につながれた、Ｎチャンネルトランジスタによって
構成することのできる電流源１６から供給される。電流
源１６は本質的に定電流源であることが好ましい。
レベル変換器の模式図である。差動−ＣＭＯＳレベル変
換器１０は平衡型の比較器であって、差動入力１２ａお
よび１２ｂと、相補出力１４ａおよび１４ｂとを備えて
いる。入力１２ａおよび１２ｂはＮチャンネルトランジ
スタＭ１およびＭ２のゲートへつながれ、それらトラン
ジスタは、入力信号の相対的な極性の関数としてそれら
対を流れる電流Ｉ１をステアリングするようになった差
動トランジスタ対を構成している。電流Ｉ１は、トラン
ジスタＭ１およびＭ２のソースと電圧供給端子ＶＳＳと
の間につながれた、Ｎチャンネルトランジスタによって
構成することのできる電流源１６から供給される。電流
源１６は本質的に定電流源であることが好ましい。
【０００９】もし入力１２ａへ供給される信号が入力１
２ｂへ供給される信号に対して正であれば、Ｎチャンネ
ルトランジスタＭ１はオンし、Ｎチャンネルトランジス
タＭ２はオフになろう。電流Ｉ１はＮチャンネルトラン
ジスタＭ１と、ＮチャンネルトランジスタＭ１のドレイ
ンと電圧供給端子ＶＤＤとの間につながれたＰチャンネ
ルトランジスタＭ３とを通るように仕向けられる。Ｐチ
ャンネルトランジスタＭ３はＰチャンネルトランジスタ
Ｍ４およびＭ５とつながれて、電流Ｉ１を電流Ｉ２およ
びＩ３としてＰチャンネルトランジスタＭ４およびＭ５
のドレインへミラー反転させるカレントミラーを構成す
る。ＰチャンネルトランジスタＭ４を流れる電流Ｉ２は
出力１４ａを論理高レベルへプルアップする。Ｐチャン
ネルトランジスタＭ５はＮチャンネルトランジスタＭ６
へ電流Ｉ３を供給する。ＮチャンネルトランジスタＭ６
はＮチャンネルトランジスタＭ７とつながれて、電流Ｉ
３を電流Ｉ４としてＮチャンネルトランジスタＭ７のド
レインへミラー反転させるカレントミラーを構成する。
電流Ｉ４は出力１４ｂを論理低レベルへプルダウンす
る。出力１４ａおよび１４ｂはこうして相補的となる。
２ｂへ供給される信号に対して正であれば、Ｎチャンネ
ルトランジスタＭ１はオンし、Ｎチャンネルトランジス
タＭ２はオフになろう。電流Ｉ１はＮチャンネルトラン
ジスタＭ１と、ＮチャンネルトランジスタＭ１のドレイ
ンと電圧供給端子ＶＤＤとの間につながれたＰチャンネ
ルトランジスタＭ３とを通るように仕向けられる。Ｐチ
ャンネルトランジスタＭ３はＰチャンネルトランジスタ
Ｍ４およびＭ５とつながれて、電流Ｉ１を電流Ｉ２およ
びＩ３としてＰチャンネルトランジスタＭ４およびＭ５
のドレインへミラー反転させるカレントミラーを構成す
る。ＰチャンネルトランジスタＭ４を流れる電流Ｉ２は
出力１４ａを論理高レベルへプルアップする。Ｐチャン
ネルトランジスタＭ５はＮチャンネルトランジスタＭ６
へ電流Ｉ３を供給する。ＮチャンネルトランジスタＭ６
はＮチャンネルトランジスタＭ７とつながれて、電流Ｉ
３を電流Ｉ４としてＮチャンネルトランジスタＭ７のド
レインへミラー反転させるカレントミラーを構成する。
電流Ｉ４は出力１４ｂを論理低レベルへプルダウンす
る。出力１４ａおよび１４ｂはこうして相補的となる。
【００１０】もし入力１２ａへ供給される信号が入力１
２ｂへ供給される信号に対して負であれば、Ｎチャンネ
ルトランジスタＭ１はオフし、Ｎチャンネルトランジス
タＭ２はオンとなろう。電流Ｉ１はＮチャンネルトラン
ジスタＭ２と、ＮチャンネルトランジスタＭ２のドレイ
ンと電圧供給端子ＶＤＤとの間につながれたＰチャンネ
ルトランジスタＭ８とを通るように仕向けられる。Ｐチ
ャンネルトランジスタＭ８はＰチャンネルトランジスタ
Ｍ９およびＭ１０とつながれて、電流Ｉ１を電流Ｉ５お
よびＩ６としてＰチャンネルトランジスタＭ９およびＭ
１０のドレインへミラー反転させるカレントミラーを構
成する。ＰチャンネルトランジスタＭ１０を流れる電流
Ｉ６は出力１４ｂを論理高レベルへプルアップする。Ｐ
チャンネルトランジスタＭ９はＮチャンネルトランジス
タＭ１１へ電流Ｉ５を供給する。Ｎチャンネルトランジ
スタＭ１１はＮチャンネルトランジスタＭ１２とつなが
れて、電流Ｉ５を電流Ｉ７としてＮチャンネルトランジ
スタＭ１２のドレインへミラー反転させるカレントミラ
ーを構成する。電流Ｉ７は出力１４ａを論理低レベルへ
プルダウンする。
２ｂへ供給される信号に対して負であれば、Ｎチャンネ
ルトランジスタＭ１はオフし、Ｎチャンネルトランジス
タＭ２はオンとなろう。電流Ｉ１はＮチャンネルトラン
ジスタＭ２と、ＮチャンネルトランジスタＭ２のドレイ
ンと電圧供給端子ＶＤＤとの間につながれたＰチャンネ
ルトランジスタＭ８とを通るように仕向けられる。Ｐチ
ャンネルトランジスタＭ８はＰチャンネルトランジスタ
Ｍ９およびＭ１０とつながれて、電流Ｉ１を電流Ｉ５お
よびＩ６としてＰチャンネルトランジスタＭ９およびＭ
１０のドレインへミラー反転させるカレントミラーを構
成する。ＰチャンネルトランジスタＭ１０を流れる電流
Ｉ６は出力１４ｂを論理高レベルへプルアップする。Ｐ
チャンネルトランジスタＭ９はＮチャンネルトランジス
タＭ１１へ電流Ｉ５を供給する。Ｎチャンネルトランジ
スタＭ１１はＮチャンネルトランジスタＭ１２とつなが
れて、電流Ｉ５を電流Ｉ７としてＮチャンネルトランジ
スタＭ１２のドレインへミラー反転させるカレントミラ
ーを構成する。電流Ｉ７は出力１４ａを論理低レベルへ
プルダウンする。
【００１１】
【実施例】図２は、本発明に従う、交差調節機能を備え
た差動−ＣＭＯＳレベル変換器の模式図である。差動−
ＣＭＯＳレベル変換器３０は、差動−ＣＭＯＳ変換回路
３２、ＣＭＯＳインバータ３４ａ−３４ｈ、および交差
電圧調節回路３６を含む。１つの実施例では、変換回路
３２は、図１に示した差動−ＣＭＯＳレベル変換器１０
と本質的に同じである。しかし、変換器１０は本発明で
使用するのに適した変換器の一例に過ぎない。その他の
回路構成を使用することもできる。
た差動−ＣＭＯＳレベル変換器の模式図である。差動−
ＣＭＯＳレベル変換器３０は、差動−ＣＭＯＳ変換回路
３２、ＣＭＯＳインバータ３４ａ−３４ｈ、および交差
電圧調節回路３６を含む。１つの実施例では、変換回路
３２は、図１に示した差動−ＣＭＯＳレベル変換器１０
と本質的に同じである。しかし、変換器１０は本発明で
使用するのに適した変換器の一例に過ぎない。その他の
回路構成を使用することもできる。
【００１２】変換回路３２は、差動入力３８ａおよび３
８ｂと、相補出力端子４０ａおよび４０ｂとを含んでい
る。差動入力３８ａおよび３８ｂはそれぞれ入力信号Ｉ
Ｎ＋およびＩＮ−を受信する。それらの入力信号は出力
４０ａおよび４０ｂ上の相補ＣＭＯＳレベル出力信号へ
変換される。出力４０ａおよび４０ｂはそれぞれ回路ノ
ードＮ６およびＮ６（バー）へつながれる。インバータ
３４ａおよび３４ｂは回路ノードＮ６と回路ノードＮ８
との間に直列につながれる。インバータ３４ａと３４ｂ
とは非反転型のバッファを構成する。インバータ３４ｃ
および３４ｄは回路ノードＮ６（バー）と回路ノードＮ
８（バー）との間に直列につながれる。インバータ３４
ｃおよび３４ｄもまた非反転型のバッファを構成する。
インバータ３４ｅおよび３４ｆは回路ノードＮ８と相補
出力端子４２ａとの間に直列につながれる。インバータ
３４ｇおよび３４ｈは回路ノードＮ８（バー）と相補出
力端子４２ｂとの間に直列につながれる。インバータ３
４ｅ、３４ｆ、３４ｇ、および３４ｈは、出力端子４２
ａおよび４２ｂ上の出力信号ＯＵＴおよびＯＵＴ（バ
ー）に対して付加的な駆動能力を提供する。
８ｂと、相補出力端子４０ａおよび４０ｂとを含んでい
る。差動入力３８ａおよび３８ｂはそれぞれ入力信号Ｉ
Ｎ＋およびＩＮ−を受信する。それらの入力信号は出力
４０ａおよび４０ｂ上の相補ＣＭＯＳレベル出力信号へ
変換される。出力４０ａおよび４０ｂはそれぞれ回路ノ
ードＮ６およびＮ６（バー）へつながれる。インバータ
３４ａおよび３４ｂは回路ノードＮ６と回路ノードＮ８
との間に直列につながれる。インバータ３４ａと３４ｂ
とは非反転型のバッファを構成する。インバータ３４ｃ
および３４ｄは回路ノードＮ６（バー）と回路ノードＮ
８（バー）との間に直列につながれる。インバータ３４
ｃおよび３４ｄもまた非反転型のバッファを構成する。
インバータ３４ｅおよび３４ｆは回路ノードＮ８と相補
出力端子４２ａとの間に直列につながれる。インバータ
３４ｇおよび３４ｈは回路ノードＮ８（バー）と相補出
力端子４２ｂとの間に直列につながれる。インバータ３
４ｅ、３４ｆ、３４ｇ、および３４ｈは、出力端子４２
ａおよび４２ｂ上の出力信号ＯＵＴおよびＯＵＴ（バ
ー）に対して付加的な駆動能力を提供する。
【００１３】交差電圧調節回路３６は電圧測定入力４４
ａおよび４４ｂと、オフセット電流出力４６ａおよび４
６ｂとを含む。電圧測定入力４４ａおよび４４ｂはそれ
ぞれ回路ノードＮ８およびＮ８（バー）へつながれてい
る。オフセット電流出力４６ａおよび４６ｂはそれぞれ
回路ノードＮ６およびＮ６（バー）へつながれている。
ａおよび４４ｂと、オフセット電流出力４６ａおよび４
６ｂとを含む。電圧測定入力４４ａおよび４４ｂはそれ
ぞれ回路ノードＮ８およびＮ８（バー）へつながれてい
る。オフセット電流出力４６ａおよび４６ｂはそれぞれ
回路ノードＮ６およびＮ６（バー）へつながれている。
【００１４】交差電圧調節回路３６は回路ノードＮ８お
よびＮ８（バー）上の信号の交差電圧を監視ながら、こ
の交差電圧を基準電圧と比較して、比較の結果に応じて
回路ノードＮ６およびＮ６（バー）との間で、等しいオ
フセット電流のやり取り（ソースあるいはシンク）を行
う。好適実施例では、この基準電圧は、論理高レベル
（例えば、供給端子ＶＤＤのレベル）と論理低レベル
（例えば、供給端子ＶＳＳのレベル）との間の中間電圧
である。但し、その他の基準電圧の選び方およびそれを
生成する手段も可能である。もし交差電圧が基準電圧よ
りも低いことが分かれば、回路３６は回路ノードＮ６お
よびＮ６（バー）へ等しいオフセット電流をソースす
る。もし交差電圧が基準電圧よりも高いことが分かれ
ば、回路３６は回路ノードＮ６およびＮ６（バー）から
等しいオフセット電流をシンクする。この帰還ループ
は、回路ノードＮ８およびＮ８（バー）上の信号の交差
電圧が高くも低くもなくなれば平衡に到達する。従っ
て、その時の交差電圧はその基準電圧によって決まる最
適なレベルにあることになる。回路ノードＮ８およびＮ
８（バー）上の信号の交差電圧が最適であれば、相補出
力端子４２ａおよび４２ｂ上の出力信号ＯＵＴおよびＯ
ＵＴ（バー）の交差電圧もまた最適な状態にある。例え
ば、差動入力信号ＩＮ＋およびＩＮ−のデューティサイ
クルが、例えば差動電圧制御型の発振器からのクロック
信号のように５０％である時、相補出力端子４２ａおよ
び４２ｂ上の出力信号ＯＵＴおよびＯＵＴ（バー）のデ
ューティサイクルも、任意のプロセス、電源電圧、およ
び温度の条件において、５０％に非常に近い値となるで
あろう。
よびＮ８（バー）上の信号の交差電圧を監視ながら、こ
の交差電圧を基準電圧と比較して、比較の結果に応じて
回路ノードＮ６およびＮ６（バー）との間で、等しいオ
フセット電流のやり取り（ソースあるいはシンク）を行
う。好適実施例では、この基準電圧は、論理高レベル
（例えば、供給端子ＶＤＤのレベル）と論理低レベル
（例えば、供給端子ＶＳＳのレベル）との間の中間電圧
である。但し、その他の基準電圧の選び方およびそれを
生成する手段も可能である。もし交差電圧が基準電圧よ
りも低いことが分かれば、回路３６は回路ノードＮ６お
よびＮ６（バー）へ等しいオフセット電流をソースす
る。もし交差電圧が基準電圧よりも高いことが分かれ
ば、回路３６は回路ノードＮ６およびＮ６（バー）から
等しいオフセット電流をシンクする。この帰還ループ
は、回路ノードＮ８およびＮ８（バー）上の信号の交差
電圧が高くも低くもなくなれば平衡に到達する。従っ
て、その時の交差電圧はその基準電圧によって決まる最
適なレベルにあることになる。回路ノードＮ８およびＮ
８（バー）上の信号の交差電圧が最適であれば、相補出
力端子４２ａおよび４２ｂ上の出力信号ＯＵＴおよびＯ
ＵＴ（バー）の交差電圧もまた最適な状態にある。例え
ば、差動入力信号ＩＮ＋およびＩＮ−のデューティサイ
クルが、例えば差動電圧制御型の発振器からのクロック
信号のように５０％である時、相補出力端子４２ａおよ
び４２ｂ上の出力信号ＯＵＴおよびＯＵＴ（バー）のデ
ューティサイクルも、任意のプロセス、電源電圧、およ
び温度の条件において、５０％に非常に近い値となるで
あろう。
【００１５】図３ａおよび図３ｂは、回路ノードＮ６、
Ｎ６（バー）、Ｎ８、およびＮ８（バー）上の信号を示
す、波形の時間図である。回路ノードＮ８上の信号は、
回路ノードＮ６（バー）上の信号が論理高レベルから論
理低レベルへ遷移する間に論理高レベル（例えば、ＶＤ
Ｄ）から論理低レベル（例えば、ＶＳＳ）へ遷移する。
回路ノードＮ６とＮ６（バー）の上の信号は、論理高レ
ベルと論理低レベルとの中間電圧（例えば、ＶＤＤ／
２）よりも低い電圧で互いに交差する。従って、回路ノ
ードＮ８とＮ８（バー）の上の信号もまた低い電圧で交
差するが、インバータ３４ａ−３４ｄの増幅作用のせい
で強調されて現れる。
Ｎ６（バー）、Ｎ８、およびＮ８（バー）上の信号を示
す、波形の時間図である。回路ノードＮ８上の信号は、
回路ノードＮ６（バー）上の信号が論理高レベルから論
理低レベルへ遷移する間に論理高レベル（例えば、ＶＤ
Ｄ）から論理低レベル（例えば、ＶＳＳ）へ遷移する。
回路ノードＮ６とＮ６（バー）の上の信号は、論理高レ
ベルと論理低レベルとの中間電圧（例えば、ＶＤＤ／
２）よりも低い電圧で互いに交差する。従って、回路ノ
ードＮ８とＮ８（バー）の上の信号もまた低い電圧で交
差するが、インバータ３４ａ−３４ｄの増幅作用のせい
で強調されて現れる。
【００１６】交差電圧調節回路３６は、回路ノードＮ８
およびＮ８（バー）上の信号のこの低い交差を測定し、
回路ノードＮ６およびＮ６（バー）中へ等しいオフセッ
ト電流をソースする。この電流によって回路ノードＮ６
およびＮ６（バー）上の信号の立ち上がりおよび立ち下
がり特性が破線５０および５２で示したように調節され
て、回路ノードＮ８およびＮ８（バー）上の信号は破線
５０’および５２’で示されたように中間電圧で交差す
るようになる。
およびＮ８（バー）上の信号のこの低い交差を測定し、
回路ノードＮ６およびＮ６（バー）中へ等しいオフセッ
ト電流をソースする。この電流によって回路ノードＮ６
およびＮ６（バー）上の信号の立ち上がりおよび立ち下
がり特性が破線５０および５２で示したように調節され
て、回路ノードＮ８およびＮ８（バー）上の信号は破線
５０’および５２’で示されたように中間電圧で交差す
るようになる。
【００１７】図３ｃおよび図３ｄは、回路ノードＮ６と
Ｎ６（バー）上の信号が論理高レベルと論理低レベルと
の中間よりも高い位置で交差する時の、回路ノードＮ
６、Ｎ６（バー）、Ｎ８、およびＮ８（バー）上の信号
を示す波形図である。従って、回路ノードＮ８とＮ８
（バー）上の信号も中間よりも高い位置で交差するが、
インバータ３４ａ−３４ｄの増幅作用のせいで強調され
て現れる。
Ｎ６（バー）上の信号が論理高レベルと論理低レベルと
の中間よりも高い位置で交差する時の、回路ノードＮ
６、Ｎ６（バー）、Ｎ８、およびＮ８（バー）上の信号
を示す波形図である。従って、回路ノードＮ８とＮ８
（バー）上の信号も中間よりも高い位置で交差するが、
インバータ３４ａ−３４ｄの増幅作用のせいで強調され
て現れる。
【００１８】交差電圧調節回路３６は、回路ノードＮ８
およびＮ８（バー）上の信号のこの高い交差を測定し、
回路ノードＮ６およびＮ６（バー）から等しいオフセッ
ト電流をシンクする。この電流によって回路ノードＮ６
およびＮ６（バー）上の信号の立ち上がりおよび立ち下
がり特性が破線５４および５６で示したように調節され
て、回路ノードＮ８およびＮ８（バー）上の信号も破線
５４’および５６’で示されたように中間電圧で交差す
るようになる。
およびＮ８（バー）上の信号のこの高い交差を測定し、
回路ノードＮ６およびＮ６（バー）から等しいオフセッ
ト電流をシンクする。この電流によって回路ノードＮ６
およびＮ６（バー）上の信号の立ち上がりおよび立ち下
がり特性が破線５４および５６で示したように調節され
て、回路ノードＮ８およびＮ８（バー）上の信号も破線
５４’および５６’で示されたように中間電圧で交差す
るようになる。
【００１９】図４は、交差電圧調節回路３６をより詳細
に示す模式図である。回路３６は、交差電圧測定回路７
０、ループフィルタコンデンサ７２、差動増幅器７４、
基準電圧発生器７６、フィルタコンデンサ７８、および
出力ドライバー８０を含んでいる。交差電圧測定回路７
０はプルアップ回路８２とプルダウン回路８４とを含
む。プルアップ回路８２は抵抗Ｒ１とＰチャンネルトラ
ンジスタＭ１４−Ｍ１７とを含む。Ｐチャンネルトラン
ジスタＭ１４は、電圧測定入力４４ａへつながれたゲー
ト、ＰチャンネルトランジスタＭ１５のドレインへつな
がれたソース、および調節ノードＡＤＪへつながれたド
レインを有する。ＰチャンネルトランジスタＭ１５は、
電圧測定入力４４ｂへつながれたゲートと抵抗Ｒ１へつ
ながれたソースとを有する。Ｐチャンネルトランジスタ
Ｍ１６は、電圧測定入力４４ｂへつながれたゲート、Ｐ
チャンネルトランジスタＭ１７のドレインへつながれた
ソース、および調節ノードＡＤＪへつながれたドレイン
を有する。ＰチャンネルトランジスタＭ１７は電圧測定
入力４４ａへつながれたゲートと抵抗Ｒ１へつながれた
ソースとを有する。抵抗Ｒ１は、Ｐチャンネルトランジ
スタＭ１５およびＭ１７のソースと供給端子ＶＤＤとの
間につながれている。
に示す模式図である。回路３６は、交差電圧測定回路７
０、ループフィルタコンデンサ７２、差動増幅器７４、
基準電圧発生器７６、フィルタコンデンサ７８、および
出力ドライバー８０を含んでいる。交差電圧測定回路７
０はプルアップ回路８２とプルダウン回路８４とを含
む。プルアップ回路８２は抵抗Ｒ１とＰチャンネルトラ
ンジスタＭ１４−Ｍ１７とを含む。Ｐチャンネルトラン
ジスタＭ１４は、電圧測定入力４４ａへつながれたゲー
ト、ＰチャンネルトランジスタＭ１５のドレインへつな
がれたソース、および調節ノードＡＤＪへつながれたド
レインを有する。ＰチャンネルトランジスタＭ１５は、
電圧測定入力４４ｂへつながれたゲートと抵抗Ｒ１へつ
ながれたソースとを有する。Ｐチャンネルトランジスタ
Ｍ１６は、電圧測定入力４４ｂへつながれたゲート、Ｐ
チャンネルトランジスタＭ１７のドレインへつながれた
ソース、および調節ノードＡＤＪへつながれたドレイン
を有する。ＰチャンネルトランジスタＭ１７は電圧測定
入力４４ａへつながれたゲートと抵抗Ｒ１へつながれた
ソースとを有する。抵抗Ｒ１は、Ｐチャンネルトランジ
スタＭ１５およびＭ１７のソースと供給端子ＶＤＤとの
間につながれている。
【００２０】プルダウン回路８４は抵抗Ｒ２とＮチャン
ネルトランジスタＭ１８−Ｍ２１とを含んでいる。抵抗
Ｒ２は供給端子ＶＳＳとＮチャンネルトランジスタＭ１
８およびＭ２０のソースとの間につながれている。Ｎチ
ャンネルトランジスタＭ１８は、電圧測定入力４４ｂへ
つながれたゲートとＮチャンネルトランジスタＭ１９の
ソースへつながれたドレインとを有する。Ｎチャンネル
トランジスタＭ１９は電圧測定入力４４ａへつながれた
ゲートと調節ノードＡＤＪへつながれたドレインとを有
する。ＮチャンネルトランジスタＭ２０は電圧測定入力
４４ａへつながれたゲートとＮチャンネルトランジスタ
Ｍ２１のソースへつながれたドレインとを有する。Ｎチ
ャンネルトランジスタＭ２１は電圧測定入力４４ｂへつ
ながれたゲートと調節ノードＡＤＪへつながれたドレイ
ンとを有する。
ネルトランジスタＭ１８−Ｍ２１とを含んでいる。抵抗
Ｒ２は供給端子ＶＳＳとＮチャンネルトランジスタＭ１
８およびＭ２０のソースとの間につながれている。Ｎチ
ャンネルトランジスタＭ１８は、電圧測定入力４４ｂへ
つながれたゲートとＮチャンネルトランジスタＭ１９の
ソースへつながれたドレインとを有する。Ｎチャンネル
トランジスタＭ１９は電圧測定入力４４ａへつながれた
ゲートと調節ノードＡＤＪへつながれたドレインとを有
する。ＮチャンネルトランジスタＭ２０は電圧測定入力
４４ａへつながれたゲートとＮチャンネルトランジスタ
Ｍ２１のソースへつながれたドレインとを有する。Ｎチ
ャンネルトランジスタＭ２１は電圧測定入力４４ｂへつ
ながれたゲートと調節ノードＡＤＪへつながれたドレイ
ンとを有する。
【００２１】ループフィルタコンデンサ７２はＮチャン
ネルトランジスタＭ２２ａとＰチャンネルトランジスタ
Ｍ２２ｂとを含む。ＮチャンネルトランジスタＭ２２ａ
は調節ノードＡＤＪへつながれたゲートと供給端子ＶＳ
Ｓへつながれたソースおよびドレインとを有する。Ｐチ
ャンネルトランジスタＭ２２ｂは調節ノードＡＤＪへつ
ながれたゲートと供給端子ＶＤＤへつながれたソースお
よびドレインとを有する。ＮチャンネルトランジスタＭ
２２ａおよびＰチャンネルトランジスタＭ２２ｂは、調
節ノードＡＤＪへ供給される電荷を蓄積するループフィ
ルタコンデンサを構成する。電圧測定入力４４ａおよび
４４ｂ上の信号が遷移する度に、特定量の電荷が調節ノ
ードＡＤＪにおいてフィルタコンデンサに対して加えら
れたり、差し引かれたりする。定常状態では、各遷移に
おいてループフィルタコンデンサ７２上にある電荷の正
味の変化はゼロであり、調節ノードＡＤＪ上の電圧は一
定である。
ネルトランジスタＭ２２ａとＰチャンネルトランジスタ
Ｍ２２ｂとを含む。ＮチャンネルトランジスタＭ２２ａ
は調節ノードＡＤＪへつながれたゲートと供給端子ＶＳ
Ｓへつながれたソースおよびドレインとを有する。Ｐチ
ャンネルトランジスタＭ２２ｂは調節ノードＡＤＪへつ
ながれたゲートと供給端子ＶＤＤへつながれたソースお
よびドレインとを有する。ＮチャンネルトランジスタＭ
２２ａおよびＰチャンネルトランジスタＭ２２ｂは、調
節ノードＡＤＪへ供給される電荷を蓄積するループフィ
ルタコンデンサを構成する。電圧測定入力４４ａおよび
４４ｂ上の信号が遷移する度に、特定量の電荷が調節ノ
ードＡＤＪにおいてフィルタコンデンサに対して加えら
れたり、差し引かれたりする。定常状態では、各遷移に
おいてループフィルタコンデンサ７２上にある電荷の正
味の変化はゼロであり、調節ノードＡＤＪ上の電圧は一
定である。
【００２２】ＰチャンネルトランジスタＭ１４−Ｍ１７
は、電圧測定入力４４ａおよび４４ｂへ供給される信号
が低い位置で交差する時を検出し、それに応じて調節ノ
ードＡＤＪへ電荷を加える。Ｎチャンネルトランジスタ
Ｍ１８−Ｍ２１は、電圧測定入力４４ａおよび４４ｂへ
供給される信号が高い位置で交差する時を検出し、それ
に応じて調節ノードＡＤＪから電荷を取り除く。例え
ば、電圧測定入力４４ａへ供給される信号が論理高レベ
ルから論理低レベルへ遷移し、また電圧測定入力４４ｂ
へ供給される信号が論理低レベルから論理高レベルへ遷
移する時、ＰチャンネルトランジスタＭ１４およびＭ１
７は最初、オフ状態にあって、Ｐチャンネルトランジス
タＭ１５およびＭ１６は最初、オン状態にある。同様
に、ＮチャンネルトランジスタＭ１９およびＭ２０は最
初、オン状態にあり、ＮチャンネルトランジスタＭ１８
およびＭ２１は最初、オフ状態にある。もし入力４４ａ
および４４ｂへ供給される信号が低い位置で交差すれ
ば、トランジスタＭ１４−Ｍ１７のゲートがすべて低レ
ベルである期間が存在するであろう。Ｐチャンネルトラ
ンジスタＭ１４−Ｍ１７は瞬間的に同時にオンになり、
調節ノードＡＤＪへ電荷を供給するであろう。遷移が完
了すると、ＰチャンネルトランジスタＭ１５およびＭ１
６はターンオフし、一方、ＰチャンネルトランジスタＭ
１４およびＭ１７はオンのままに留まる。
は、電圧測定入力４４ａおよび４４ｂへ供給される信号
が低い位置で交差する時を検出し、それに応じて調節ノ
ードＡＤＪへ電荷を加える。Ｎチャンネルトランジスタ
Ｍ１８−Ｍ２１は、電圧測定入力４４ａおよび４４ｂへ
供給される信号が高い位置で交差する時を検出し、それ
に応じて調節ノードＡＤＪから電荷を取り除く。例え
ば、電圧測定入力４４ａへ供給される信号が論理高レベ
ルから論理低レベルへ遷移し、また電圧測定入力４４ｂ
へ供給される信号が論理低レベルから論理高レベルへ遷
移する時、ＰチャンネルトランジスタＭ１４およびＭ１
７は最初、オフ状態にあって、Ｐチャンネルトランジス
タＭ１５およびＭ１６は最初、オン状態にある。同様
に、ＮチャンネルトランジスタＭ１９およびＭ２０は最
初、オン状態にあり、ＮチャンネルトランジスタＭ１８
およびＭ２１は最初、オフ状態にある。もし入力４４ａ
および４４ｂへ供給される信号が低い位置で交差すれ
ば、トランジスタＭ１４−Ｍ１７のゲートがすべて低レ
ベルである期間が存在するであろう。Ｐチャンネルトラ
ンジスタＭ１４−Ｍ１７は瞬間的に同時にオンになり、
調節ノードＡＤＪへ電荷を供給するであろう。遷移が完
了すると、ＰチャンネルトランジスタＭ１５およびＭ１
６はターンオフし、一方、ＰチャンネルトランジスタＭ
１４およびＭ１７はオンのままに留まる。
【００２３】もし入力端子４４ａおよび４４ｂへ供給さ
れる信号が高い位置で交差すれば、Ｎチャンネルトラン
ジスタＭ１８−Ｍ２１のゲートがすべて高レベルになる
期間が存在するであろう。従って、トランジスタＭ１８
−Ｍ２１は瞬間的に同時にオンになり、それによって調
節ノードＡＤＪから電荷が取り除かれる。遷移が完了す
ると、ＮチャンネルトランジスタＭ１９およびＭ２０は
ターンオフし、一方、ＮチャンネルトランジスタＭ１８
およびＭ２１はオンのままに留まる。入力端子４４ａお
よび４４ｂへ供給される信号が、それぞれ低レベルから
高レベルへ、高レベルから低レベルへ遷移する時も同じ
ような動作が発生する。
れる信号が高い位置で交差すれば、Ｎチャンネルトラン
ジスタＭ１８−Ｍ２１のゲートがすべて高レベルになる
期間が存在するであろう。従って、トランジスタＭ１８
−Ｍ２１は瞬間的に同時にオンになり、それによって調
節ノードＡＤＪから電荷が取り除かれる。遷移が完了す
ると、ＮチャンネルトランジスタＭ１９およびＭ２０は
ターンオフし、一方、ＮチャンネルトランジスタＭ１８
およびＭ２１はオンのままに留まる。入力端子４４ａお
よび４４ｂへ供給される信号が、それぞれ低レベルから
高レベルへ、高レベルから低レベルへ遷移する時も同じ
ような動作が発生する。
【００２４】差動増幅器７４は、電流源８６、Ｎチャン
ネルトランジスタＭ２３およびＭ２４、およびＰチャン
ネルトランジスタＭ２５およびＭ２６を含んでいる。電
流源８６は、ＮチャンネルトランジスタＭ２３およびＭ
２４のソースと供給端子ＶＳＳとの間につながれてい
る。ＮチャンネルトランジスタＭ２３は基準電圧ノード
Ｎ４へつながれたゲートとＰチャンネルトランジスタＭ
２５のゲートおよびドレインへつながれたドレインとを
有する。ＰチャンネルトランジスタＭ２５は供給端子Ｖ
ＤＤへつながれたソースを有する。Ｎチャンネルトラン
ジスタＭ２４は調節ノードＡＤＪへつながれたゲートと
ＰチャンネルトランジスタＭ２６のゲートおよびドレイ
ンへつながれたドレインとを有する。Ｐチャンネルトラ
ンジスタＭ２６は供給端子ＶＤＤへつながれたソースを
有する。ＮチャンネルトランジスタＭ２３およびＭ２４
は差動トランジスタ対を構成し、基準電圧ノードＮ４と
調節ノードＡＤＪ上との相対的な電圧レベルの関数とし
てそれらの対を通る電流Ｉ８をステアリングする。
ネルトランジスタＭ２３およびＭ２４、およびＰチャン
ネルトランジスタＭ２５およびＭ２６を含んでいる。電
流源８６は、ＮチャンネルトランジスタＭ２３およびＭ
２４のソースと供給端子ＶＳＳとの間につながれてい
る。ＮチャンネルトランジスタＭ２３は基準電圧ノード
Ｎ４へつながれたゲートとＰチャンネルトランジスタＭ
２５のゲートおよびドレインへつながれたドレインとを
有する。ＰチャンネルトランジスタＭ２５は供給端子Ｖ
ＤＤへつながれたソースを有する。Ｎチャンネルトラン
ジスタＭ２４は調節ノードＡＤＪへつながれたゲートと
ＰチャンネルトランジスタＭ２６のゲートおよびドレイ
ンへつながれたドレインとを有する。Ｐチャンネルトラ
ンジスタＭ２６は供給端子ＶＤＤへつながれたソースを
有する。ＮチャンネルトランジスタＭ２３およびＭ２４
は差動トランジスタ対を構成し、基準電圧ノードＮ４と
調節ノードＡＤＪ上との相対的な電圧レベルの関数とし
てそれらの対を通る電流Ｉ８をステアリングする。
【００２５】ＰチャンネルトランジスタＭ２７はＰチャ
ンネルトランジスタＭ２５とつながれて、Ｐチャンネル
トランジスタＭ２５のドレインからＰチャンネルトラン
ジスタＭ２７のドレインへ電流をミラー反転させるカレ
ントミラーを構成する。ＰチャンネルトランジスタＭ２
７は、ＰチャンネルトランジスタＭ２５のドレインおよ
びゲートへつながれたゲート、供給端子ＶＤＤへつなが
れたソース、およびＮチャンネルトランジスタＭ２８の
ドレインおよびゲートへつながれたドレインを有する。
ＮチャンネルトランジスタＭ２８は供給端子ＶＳＳへつ
ながれたソースを有する。
ンネルトランジスタＭ２５とつながれて、Ｐチャンネル
トランジスタＭ２５のドレインからＰチャンネルトラン
ジスタＭ２７のドレインへ電流をミラー反転させるカレ
ントミラーを構成する。ＰチャンネルトランジスタＭ２
７は、ＰチャンネルトランジスタＭ２５のドレインおよ
びゲートへつながれたゲート、供給端子ＶＤＤへつなが
れたソース、およびＮチャンネルトランジスタＭ２８の
ドレインおよびゲートへつながれたドレインを有する。
ＮチャンネルトランジスタＭ２８は供給端子ＶＳＳへつ
ながれたソースを有する。
【００２６】出力ドライバー８０はＮチャンネル電流シ
ンクトランジスタＭ２９およびＭ３０と、Ｐチャンネル
電流ソーストランジスタＭ３１およびＭ３２とを含む。
Ｎチャンネル電流シンクトランジスタＭ２９およびＭ３
０はＮチャンネルトランジスタＭ２８とつながれて、ト
ランジスタＭ２８のドレインにおける電流をトランジス
タＭ２９およびＭ３０のドレインにおける電流へミラー
反転させるカレントミラーを構成する。Ｎチャンネル電
流シンクトランジスタＭ２９およびＭ３０のゲートはＮ
チャンネルトランジスタＭ２８のゲートおよびドレイン
へつながれ、また、トランジスタＭ２９およびＭ３０の
ソースは供給端子ＶＳＳへつながれている。Ｎチャンネ
ル電流シンクトランジスタＭ２９のドレインはオフセッ
ト電流出力４６ａへつながれ、Ｎチャンネル電流シンク
トランジスタＭ３０のドレインはオフセット電流出力４
６ｂへつながれている。
ンクトランジスタＭ２９およびＭ３０と、Ｐチャンネル
電流ソーストランジスタＭ３１およびＭ３２とを含む。
Ｎチャンネル電流シンクトランジスタＭ２９およびＭ３
０はＮチャンネルトランジスタＭ２８とつながれて、ト
ランジスタＭ２８のドレインにおける電流をトランジス
タＭ２９およびＭ３０のドレインにおける電流へミラー
反転させるカレントミラーを構成する。Ｎチャンネル電
流シンクトランジスタＭ２９およびＭ３０のゲートはＮ
チャンネルトランジスタＭ２８のゲートおよびドレイン
へつながれ、また、トランジスタＭ２９およびＭ３０の
ソースは供給端子ＶＳＳへつながれている。Ｎチャンネ
ル電流シンクトランジスタＭ２９のドレインはオフセッ
ト電流出力４６ａへつながれ、Ｎチャンネル電流シンク
トランジスタＭ３０のドレインはオフセット電流出力４
６ｂへつながれている。
【００２７】Ｐチャンネル電流ソーストランジスタＭ３
１およびＭ３２はＰチャンネルトランジスタＭ２６とつ
ながれて、トランジスタＭ２６のドレインにおける電流
をトランジスタＭ３１およびＭ３２のドレインにおける
電流へミラー反転させるカレントミラーを構成する。Ｐ
チャンネル電流ソーストランジスタＭ３１およびＭ３２
はＰチャンネルトランジスタＭ２６のドレインおよびゲ
ートへつながれたゲートと供給端子ＶＤＤへつながれた
ソースとを有する。Ｐチャンネル電流ソーストランジス
タＭ３１のドレインはオフセット電流出力４６ａへつな
がれ、またＰチャンネル電流ソーストランジスタＭ３２
のドレインはオフセット電流出力４６ｂへつながれてい
る。
１およびＭ３２はＰチャンネルトランジスタＭ２６とつ
ながれて、トランジスタＭ２６のドレインにおける電流
をトランジスタＭ３１およびＭ３２のドレインにおける
電流へミラー反転させるカレントミラーを構成する。Ｐ
チャンネル電流ソーストランジスタＭ３１およびＭ３２
はＰチャンネルトランジスタＭ２６のドレインおよびゲ
ートへつながれたゲートと供給端子ＶＤＤへつながれた
ソースとを有する。Ｐチャンネル電流ソーストランジス
タＭ３１のドレインはオフセット電流出力４６ａへつな
がれ、またＰチャンネル電流ソーストランジスタＭ３２
のドレインはオフセット電流出力４６ｂへつながれてい
る。
【００２８】もし調節ノードＡＤＪ上の電圧レベルが基
準ノードＮ４上の電圧レベルよりも低ければ、電流Ｉ８
の大部分はＮチャンネルトランジスタＭ２４よりもむし
ろＮチャンネルトランジスタＭ２３を通るように仕向け
られる。ＮチャンネルトランジスタＭ２３のドレイン、
従ってＰチャンネルトランジスタＭ２５のドレインを流
れる電流は、ＰチャンネルトランジスタＭ２７のドレイ
ンへミラー反転される。ＰチャンネルトランジスタＭ２
７のドレインを通って流れる電流はＮチャンネルトラン
ジスタＭ２８のドレインへ供給され、それはＮチャンネ
ル電流シンクトランジスタＭ２９およびＭ３０のドレイ
ンへミラー反転される。これらのトランジスタはオフセ
ット電流出力４６ａおよび４６ｂから等しい電流をシン
クする。
準ノードＮ４上の電圧レベルよりも低ければ、電流Ｉ８
の大部分はＮチャンネルトランジスタＭ２４よりもむし
ろＮチャンネルトランジスタＭ２３を通るように仕向け
られる。ＮチャンネルトランジスタＭ２３のドレイン、
従ってＰチャンネルトランジスタＭ２５のドレインを流
れる電流は、ＰチャンネルトランジスタＭ２７のドレイ
ンへミラー反転される。ＰチャンネルトランジスタＭ２
７のドレインを通って流れる電流はＮチャンネルトラン
ジスタＭ２８のドレインへ供給され、それはＮチャンネ
ル電流シンクトランジスタＭ２９およびＭ３０のドレイ
ンへミラー反転される。これらのトランジスタはオフセ
ット電流出力４６ａおよび４６ｂから等しい電流をシン
クする。
【００２９】もし調節ノードＡＤＪ上の電圧レベルが基
準ノードＮ４上の電圧レベルよりも高ければ、電流Ｉ８
の大部分はＮチャンネルトランジスタＭ２３よりもむし
ろＮチャンネルトランジスタＭ２４を通るように仕向け
られる。ＮチャンネルトランジスタＭ２４のドレイン、
従ってＰチャンネルトランジスタＭ２６のドレインを流
れる電流は、Ｐチャンネル電流ソーストランジスタＭ３
１およびＭ３２のドレインへミラー反転され、それらの
トランジスタはオフセット電流出力４６ａおよび４６ｂ
へ等しい電流をソースする。
準ノードＮ４上の電圧レベルよりも高ければ、電流Ｉ８
の大部分はＮチャンネルトランジスタＭ２３よりもむし
ろＮチャンネルトランジスタＭ２４を通るように仕向け
られる。ＮチャンネルトランジスタＭ２４のドレイン、
従ってＰチャンネルトランジスタＭ２６のドレインを流
れる電流は、Ｐチャンネル電流ソーストランジスタＭ３
１およびＭ３２のドレインへミラー反転され、それらの
トランジスタはオフセット電流出力４６ａおよび４６ｂ
へ等しい電流をソースする。
【００３０】基準電圧発生器７６はＮチャンネルのダイ
オード接続されたトランジスタＭ３３ａと、Ｐチャンネ
ルのダイオード接続されたトランジスタＭ３３ｂとを含
む。トランジスタＭ３３ａは供給端子ＶＳＳへつながれ
たドレインおよびゲートと基準ノードＮ４へつながれた
ソースとを有する。ＰチャンネルトランジスタＭ３３ｂ
は基準ノードＮ４へつながれたドレインおよびゲートと
供給端子ＶＤＤへつながれたソースとを有する。トラン
ジスタＭ３３ａおよびＭ３３ｂは電圧分割器として機能
し、基準ノードＮ４上の電圧レベルを供給端子ＶＤＤと
ＶＳＳの中間の電圧レベルにセットする。トランジスタ
Ｍ３３ａおよびＭ３３ｂは同じチャンネル長および同じ
チャンネル幅を持つことが好ましい。しかし、本発明に
おいて、その他の基準電圧レベルおよび基準電圧回路を
使用することも可能である。
オード接続されたトランジスタＭ３３ａと、Ｐチャンネ
ルのダイオード接続されたトランジスタＭ３３ｂとを含
む。トランジスタＭ３３ａは供給端子ＶＳＳへつながれ
たドレインおよびゲートと基準ノードＮ４へつながれた
ソースとを有する。ＰチャンネルトランジスタＭ３３ｂ
は基準ノードＮ４へつながれたドレインおよびゲートと
供給端子ＶＤＤへつながれたソースとを有する。トラン
ジスタＭ３３ａおよびＭ３３ｂは電圧分割器として機能
し、基準ノードＮ４上の電圧レベルを供給端子ＶＤＤと
ＶＳＳの中間の電圧レベルにセットする。トランジスタ
Ｍ３３ａおよびＭ３３ｂは同じチャンネル長および同じ
チャンネル幅を持つことが好ましい。しかし、本発明に
おいて、その他の基準電圧レベルおよび基準電圧回路を
使用することも可能である。
【００３１】フィルタコンデンサ７８はＮチャンネルト
ランジスタＭ３４ａとＰチャンネルトランジスタＭ３４
ｂとを含む。ＮチャンネルトランジスタＭ３４ａは基準
ノードＮ４へつながれたゲートと供給端子ＶＳＳへつな
がれたソースおよびドレインとを有する。Ｐチャンネル
トランジスタＭ３４ｂは基準ノードＮ４へつながれたゲ
ートと供給端子ＶＤＤへつながれたソースおよびドレイ
ンとを有する。
ランジスタＭ３４ａとＰチャンネルトランジスタＭ３４
ｂとを含む。ＮチャンネルトランジスタＭ３４ａは基準
ノードＮ４へつながれたゲートと供給端子ＶＳＳへつな
がれたソースおよびドレインとを有する。Ｐチャンネル
トランジスタＭ３４ｂは基準ノードＮ４へつながれたゲ
ートと供給端子ＶＤＤへつながれたソースおよびドレイ
ンとを有する。
【００３２】図５は、調節ノードＡＤＪ、基準ノードＮ
４、回路ノードＮ６、Ｎ６（バー）、Ｎ８、Ｎ８（バ
ー）、そして相補出力端子４２ａおよび４２ｂ上の電圧
レベルを時間軸に対して示したグラフである。入力端子
３８ａおよび３８ｂ（図３に示されている）へは差動ク
ロック信号が供給された。図５において、調節ノードＡ
ＤＪ上の電圧レベルは最初、基準ノードＮ４上の電圧レ
ベルに対して低レベルにある。相補出力端子４２ａおよ
び４２ｂ上の出力信号ＯＵＴおよびＯＵＴ（バー）は、
論理高レベル（例えば、３．３ボルト）と論理低レベル
（例えば、０ボルト）との間を行ったり来たりトグルす
る。出力信号ＯＵＴおよびＯＵＴ（バー）に重畳させた
破線９０は、相補出力信号が互いに交差する地点の電圧
を示している。出力信号ＯＵＴとＯＵＴ（バー）とは最
初、０ボルトの低レベルで交差する。
４、回路ノードＮ６、Ｎ６（バー）、Ｎ８、Ｎ８（バ
ー）、そして相補出力端子４２ａおよび４２ｂ上の電圧
レベルを時間軸に対して示したグラフである。入力端子
３８ａおよび３８ｂ（図３に示されている）へは差動ク
ロック信号が供給された。図５において、調節ノードＡ
ＤＪ上の電圧レベルは最初、基準ノードＮ４上の電圧レ
ベルに対して低レベルにある。相補出力端子４２ａおよ
び４２ｂ上の出力信号ＯＵＴおよびＯＵＴ（バー）は、
論理高レベル（例えば、３．３ボルト）と論理低レベル
（例えば、０ボルト）との間を行ったり来たりトグルす
る。出力信号ＯＵＴおよびＯＵＴ（バー）に重畳させた
破線９０は、相補出力信号が互いに交差する地点の電圧
を示している。出力信号ＯＵＴとＯＵＴ（バー）とは最
初、０ボルトの低レベルで交差する。
【００３３】信号が低い位置で交差するため、トランジ
スタＭ１４−Ｍ１７（図４に示された）は、入力信号Ｉ
ＮおよびＩＮ（バー）の遷移毎に調節ノードＡＤＪに対
して電荷を加える。調節ノードＡＤＪ上の電圧は増大し
ながら基準ノードＮ４上の基準電圧へ近づく。調節ノー
ドＡＤＪ上の電圧が基準電圧に到達すると、交差電圧９
０は論理高レベルと論理低レベルとの中間（例えば、
１．６５ボルト）へ向かって上昇し、その位置で出力信
号ＯＵＴとＯＵＴ（バー）とは高い位置でも低い位置で
もない電圧で交差することになる。回路は安定な動作状
態に落ちつき、調節ノードＡＤＪ上の電圧レベルは上方
へも下方へも調節されない。入力が５０％のデューティ
サイクルを持つ差動クロック信号である場合、これによ
って、真および相補出力の両方に５０％のデューティサ
イクルが得られる。
スタＭ１４−Ｍ１７（図４に示された）は、入力信号Ｉ
ＮおよびＩＮ（バー）の遷移毎に調節ノードＡＤＪに対
して電荷を加える。調節ノードＡＤＪ上の電圧は増大し
ながら基準ノードＮ４上の基準電圧へ近づく。調節ノー
ドＡＤＪ上の電圧が基準電圧に到達すると、交差電圧９
０は論理高レベルと論理低レベルとの中間（例えば、
１．６５ボルト）へ向かって上昇し、その位置で出力信
号ＯＵＴとＯＵＴ（バー）とは高い位置でも低い位置で
もない電圧で交差することになる。回路は安定な動作状
態に落ちつき、調節ノードＡＤＪ上の電圧レベルは上方
へも下方へも調節されない。入力が５０％のデューティ
サイクルを持つ差動クロック信号である場合、これによ
って、真および相補出力の両方に５０％のデューティサ
イクルが得られる。
【００３４】本発明は好適実施例に関して説明された
が、本発明の精神および展望から外れることなしに構成
および詳細に関して変更が可能であることを当業者は理
解されよう。例えば、図２におけるＮ６とＮ６（バ
ー）、Ｎ８とＮ８（バー）、あるいはＯＵＴとＯＵＴ
（バー）等の回路ノード対のいずれをも交差調節回路３
６の電圧測定入力４４ａおよび４４ｂへつなぐことがで
きる。更に、回路ノードＮ７とＮ７（バー）、あるいは
Ｎ９とＮ９（バー）を電圧測定入力４４ａおよび４４ｂ
へつなぐこともできるが、調節ノードＡＤＪはＮチャン
ネルトランジスタＭ２３へつなぐべきであり、基準電圧
ノードＮ４もＮチャンネルトランジスタＭ２４へつなぐ
べきである。
が、本発明の精神および展望から外れることなしに構成
および詳細に関して変更が可能であることを当業者は理
解されよう。例えば、図２におけるＮ６とＮ６（バ
ー）、Ｎ８とＮ８（バー）、あるいはＯＵＴとＯＵＴ
（バー）等の回路ノード対のいずれをも交差調節回路３
６の電圧測定入力４４ａおよび４４ｂへつなぐことがで
きる。更に、回路ノードＮ７とＮ７（バー）、あるいは
Ｎ９とＮ９（バー）を電圧測定入力４４ａおよび４４ｂ
へつなぐこともできるが、調節ノードＡＤＪはＮチャン
ネルトランジスタＭ２３へつなぐべきであり、基準電圧
ノードＮ４もＮチャンネルトランジスタＭ２４へつなぐ
べきである。
【００３５】本発明は特別な差動−ＣＭＯＳレベル変換
器回路に関して説明されてきたが、その他の変換器や回
路構成に本発明を適用することができる。本発明はＣＭ
ＯＳ技術以外の各種技術によって実現することができ
る。電圧供給端子は、用いられる技術や採用される特別
な規則に依存して、相対的に正にも負にもできる。本明
細書および特許請求の範囲で用いられた”プルアップ”
や”プルダウン”という用語は勝手な用語であって、電
圧供給端子の相対的なレベルに依存して、論理高レベル
でも論理低レベルでも、いずれについても適用されるも
のである。同様に、”つながれた”という表現は各種タ
イプの接続あるいは結合によるものを含むことができ、
直接的な接続および１つまたは複数の部品を介しての接
続を含むこともできる。
器回路に関して説明されてきたが、その他の変換器や回
路構成に本発明を適用することができる。本発明はＣＭ
ＯＳ技術以外の各種技術によって実現することができ
る。電圧供給端子は、用いられる技術や採用される特別
な規則に依存して、相対的に正にも負にもできる。本明
細書および特許請求の範囲で用いられた”プルアップ”
や”プルダウン”という用語は勝手な用語であって、電
圧供給端子の相対的なレベルに依存して、論理高レベル
でも論理低レベルでも、いずれについても適用されるも
のである。同様に、”つながれた”という表現は各種タ
イプの接続あるいは結合によるものを含むことができ、
直接的な接続および１つまたは複数の部品を介しての接
続を含むこともできる。
【図１】従来技術の差動−ＣＭＯＳレベル変換器の模式
図。
図。
【図２】本発明の差動−ＣＭＯＳレベル変換器の模式
図。
図。
【図３】相補出力波形であって、ａおよびｂは中間電圧
よりも低い位置で交差する時のそれぞれ回路ノードＮ
６、Ｎ６（バー）およびＮ８、Ｎ８（バー）の波形図
で、ｃおよびｄは中間電圧よりも高い位置で交差する時
のそれぞれ回路ノードＮ６、Ｎ６（バー）およびＮ８、
Ｎ８（バー）の波形図。
よりも低い位置で交差する時のそれぞれ回路ノードＮ
６、Ｎ６（バー）およびＮ８、Ｎ８（バー）の波形図
で、ｃおよびｄは中間電圧よりも高い位置で交差する時
のそれぞれ回路ノードＮ６、Ｎ６（バー）およびＮ８、
Ｎ８（バー）の波形図。
【図４】図２に示した差動−ＣＭＯＳレベル変換器内の
交差調節回路の模式図。
交差調節回路の模式図。
【図５】本発明に従う、交差調節出力、基準電圧、およ
び相補出力対の時間に対する波形図。
び相補出力対の時間に対する波形図。
１０ 差動−ＣＭＯＳレベル変換器 １２ 差動入力 １４ 相補出力 １６ 電流源 ３０ 差動−ＣＭＯＳレベル変換器 ３２ 差動−ＣＭＯＳ変換回路 ３４ ＣＭＯＳインバータ ３６ 交差電圧調節回路 ３８ 差動入力 ４０ 出力 ４２ 相補出力端子 ４４ 電圧測定入力 ４６ オフセット電流出力 ７０ 交差電圧測定回路 ７２ ループフィルタコンデンサ ７４ 差動増幅器 ７６ 基準電圧発生器 ７８ フィルタコンデンサ ８０ 出力ドライバー ８２ プルアップ回路 ８４ プルダウン回路 ８６ 電流源 ９０ 交差電圧
Claims (9)
- 【請求項１】 差動−ＣＭＯＳレベル変換器であって、 第１および第２の差動入力と、第１および第２の相補出
力とを有する変換回路、およびそれぞれ、前記第１およ
び第２の相補出力へつながれた第１および第２の交差電
圧測定入力と、前記第１および第２の相補出力へつなが
れた第１および第２のオフセット電流出力とを有する交
差調節回路、を含む差動−ＣＭＯＳレベル変換器。 - 【請求項２】 請求項第１項記載の差動−ＣＭＯＳレベ
ル変換器であって、更に前記第１の相補出力と前記第１
の交差電圧測定入力との間につながれた第１のバッフ
ァ、および前記第２の相補出力と前記第２の交差電圧測
定入力との間につながれた第２のバッファ、を含む差動
−ＣＭＯＳレベル変換器。 - 【請求項３】 請求項第１項記載の差動−ＣＭＯＳレベ
ル変換器であって、前記交差調節回路が、 第１および第２の供給端子、 交差電圧基準ノード、 前記第１の供給端子と交差調節出力との間につながれ
て、前記第１および第２の交差電圧測定入力によって制
御されるプルアップ回路と、前記交差調節出力と前記第
２の供給端子との間につながれて、前記第１および第２
の交差電圧測定入力によって制御されるプルダウン回路
とを含む交差電圧測定回路、 前記交差調節出力へつながれたループフィルタコンデン
サ、および前記交差電圧基準ノードへつながれた第１の
増幅器入力、前記交差調節出力へつながれた第２の増幅
器入力、および前記第１および第２のオフセット電流出
力へそれぞれつながれた第１および第２の増幅器出力を
有する差動増幅器、 を含んでいる差動−ＣＭＯＳレベル変換器。 - 【請求項４】 請求項第３項記載の差動−ＣＭＯＳレベ
ル変換器であって、 前記プルアップ回路が、前記第１の供給端子と前記交差
調節出力との間に直列につながれ、それぞれ前記第１お
よび第２の交差電圧測定入力へつながれたゲートを有す
る第１および第２のＰチャンネルトランジスタを含んで
おり、更に前記プルダウン回路が、前記交差調節出力と
前記第２の供給端子との間に直列につながれ、それぞれ
前記第１および第２の交差電圧測定入力へつながれたゲ
ートを有する第１および第２のＮチャンネルトランジス
タを含んでいる、差動−ＣＭＯＳレベル変換器。 - 【請求項５】 請求項第３項記載の差動−ＣＭＯＳレベ
ル変換器であって、前記プルアップ回路が、 ゲートと、ソースおよびドレインとを有し、前記ゲート
が前記第１の交差電圧測定入力へつながれ、前記ドレイ
ンが前記交差調節出力へつながれた第１のＰチャンネル
ＭＯＳＦＥＴ、 ゲートと、ソースおよびドレインとを有し、前記ゲート
が前記第２の交差電圧測定入力へつながれ、前記ドレイ
ンが前記第１のＰチャンネルＭＯＳＦＥＴの前記ソース
へつながれた第２のＰチャンネルＭＯＳＦＥＴ、 ゲートと、ソースおよびドレインとを有し、前記ゲート
が前記第２の交差電圧測定入力へつながれ、前記ドレイ
ンが前記交差調節出力へつながれた第３のＰチャンネル
ＭＯＳＦＥＴ、 ゲートと、ソースおよびドレインとを有し、前記ゲート
が前記第１の交差電圧測定入力へつながれ、前記ドレイ
ンが前記第３のＰチャンネルＭＯＳＦＥＴの前記ソース
へつながれた第４のＰチャンネルＭＯＳＦＥＴ、および
前記第１の供給端子と前記第２および第４のＰチャンネ
ルトランジスタの前記ソースとの間につながれたプルア
ップ抵抗、を含んでおり、更に前記プルダウン回路が、 ゲートと、ソースおよびドレインとを有し、前記ゲート
が前記第１の交差電圧測定入力へつながれ、前記ドレイ
ンが前記交差調節出力へつながれた第１のＮチャンネル
ＭＯＳＦＥＴ、 ゲートと、ソースおよびドレインとを有し、前記ゲート
が前記第２の交差電圧測定入力へつながれ、前記ドレイ
ンが前記第１のＮチャンネルＭＯＳＦＥＴの前記ソース
へつながれた第２のＮチャンネルＭＯＳＦＥＴ、 ゲートと、ソースおよびドレインとを有し、前記ゲート
が前記第２の交差電圧測定入力へつながれ、前記ドレイ
ンが前記交差調節出力へつながれた第３のＮチャンネル
ＭＯＳＦＥＴ、 ゲートと、ソースおよびドレインとを有し、前記ゲート
が前記第１の交差電圧測定入力へつながれ、前記ドレイ
ンが前記第３のＮチャンネルＭＯＳＦＥＴの前記ソース
へつながれた第４のＮチャンネルＭＯＳＦＥＴ、および
前記第２および第４のＮチャンネルトランジスタの前記
ソースと前記第２の供給端子との間につながれたプルダ
ウン抵抗、を含んでいる、差動−ＣＭＯＳレベル変換
器。 - 【請求項６】 請求項第３項記載の差動−ＣＭＯＳレベ
ル変換器であって、更に、 入力を前記第１の増幅器出力へつながれ、出力を前記第
１のオフセット電流出力へつながれた第１のカレントミ
ラーを含む第１の電流シンク、 入力を前記第１の増幅器出力へつながれ、出力を前記第
２のオフセット電流出力へつながれた第２のカレントミ
ラーを含む第２の電流シンク、 入力を前記第２の増幅器出力へつながれ、出力を前記第
１のオフセット電流出力へつながれた第３のカレントミ
ラーを含む第１の電流ソース、および入力を前記第２の
増幅器出力へつながれ、出力を前記第２のオフセット電
流出力へつながれた第４のカレントミラーを含む第２の
電流ソース、を含む差動−ＣＭＯＳレベル変換器。 - 【請求項７】 請求項第６項記載の差動−ＣＭＯＳレベ
ル変換器であって、前記第１および第２のカレントミラ
ーがＮチャンネルカレントミラーを含んでおり、更に、 前記第１の増幅器出力と前記第１および第２のカレント
ミラーの入力との間につながれた第５のカレントミラー
であって、Ｐチャンネルカレントミラーを含む第５のカ
レントミラー、を含む差動−ＣＭＯＳレベル変換器。 - 【請求項８】 集積回路であって、 第１および第２の供給端子、 第１および第２の差動入力と、第１および第２の相補出
力とを有し、前記第１の供給端子と前記第２の供給端子
との間につながれた差動−ＣＭＯＳ変換器、 第１および第２の交差電圧測定入力と、前記第１および
第２の相補出力へそれぞれつながれた第１および第２の
オフセット電流出力とを有する交差調節回路、 前記第１の相補出力と前記第１の交差電圧測定入力との
間につながれた第１のバッファ、および前記第２の相補
出力と前記第２の交差電圧測定入力との間につながれた
第２のバッファ、を含む集積回路。 - 【請求項９】 差動−ＣＭＯＳレベル変換器の第１と第
２の相補出力間の交差電圧を調節する方法であって、 前記第１および第２の相補出力の関数として、それぞれ
第１および第２のバッファ出力を発生させること、 前記第１と第２のバッファ出力の交差電圧を測定するこ
と、 前記交差電圧を基準電圧と比較すること、 もし前記交差電圧が前記基準電圧よりも低ければ、前記
第１および第２の相補出力に対して電流をソースするこ
と、およびもし前記交差電圧が前記基準電圧よりも高け
れば、前記第１および第２の相補出力から電流をシンク
すること、を含む方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US614403 | 1984-05-24 | ||
| US698306 | 1985-07-12 | ||
| US08/614,403 US5724361A (en) | 1996-03-12 | 1996-03-12 | High performance n:1 multiplexer with overlap control of multi-phase clocks |
| US08/698,306 US5726588A (en) | 1996-03-12 | 1996-08-15 | Differential-to-CMOS level converter having cross-over voltage adjustment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013210A true JPH1013210A (ja) | 1998-01-16 |
Family
ID=27087239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9057800A Pending JPH1013210A (ja) | 1996-03-12 | 1997-03-12 | 交差電圧調節機能を備えた差動−ｃｍｏｓレベル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1013210A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006087134A (ja) * | 2005-10-12 | 2006-03-30 | Rohm Co Ltd | 発振回路およびそれを利用した情報記録再生装置、無線送信装置 |
| JP2006339973A (ja) * | 2005-06-01 | 2006-12-14 | Nec Electronics Corp | 信号変換回路 |
| US7205855B2 (en) | 2003-05-28 | 2007-04-17 | Rohm Co., Ltd. | Oscillator that oscillates signals of a predetermined frequency |
| JP2007295570A (ja) * | 2006-04-20 | 2007-11-08 | Honeywell Internatl Inc | 信号一致検出回路 |
| US7362189B2 (en) | 2004-05-28 | 2008-04-22 | Rohm Co., Ltd. | Oscillator circuit with regulated V-I output stage |
| JP2012114684A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | ピークホールド回路及びボトムホールド回路 |
| CN109921633A (zh) * | 2019-03-25 | 2019-06-21 | 桂林电子科技大学 | 一种具有宽动态范围低失配特性的电荷泵电路 |
-
1997
- 1997-03-12 JP JP9057800A patent/JPH1013210A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205855B2 (en) | 2003-05-28 | 2007-04-17 | Rohm Co., Ltd. | Oscillator that oscillates signals of a predetermined frequency |
| US7362189B2 (en) | 2004-05-28 | 2008-04-22 | Rohm Co., Ltd. | Oscillator circuit with regulated V-I output stage |
| JP2006339973A (ja) * | 2005-06-01 | 2006-12-14 | Nec Electronics Corp | 信号変換回路 |
| US7564293B2 (en) | 2005-06-01 | 2009-07-21 | Nec Electronics Corporation | Signal conversion circuit |
| JP4668690B2 (ja) * | 2005-06-01 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 信号変換回路 |
| JP2006087134A (ja) * | 2005-10-12 | 2006-03-30 | Rohm Co Ltd | 発振回路およびそれを利用した情報記録再生装置、無線送信装置 |
| JP2007295570A (ja) * | 2006-04-20 | 2007-11-08 | Honeywell Internatl Inc | 信号一致検出回路 |
| JP2012114684A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | ピークホールド回路及びボトムホールド回路 |
| CN109921633A (zh) * | 2019-03-25 | 2019-06-21 | 桂林电子科技大学 | 一种具有宽动态范围低失配特性的电荷泵电路 |
| CN109921633B (zh) * | 2019-03-25 | 2023-11-21 | 桂林电子科技大学 | 一种具有宽动态范围低失配特性的电荷泵电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726588A (en) | Differential-to-CMOS level converter having cross-over voltage adjustment | |
| US4752703A (en) | Current source polarity switching circuit | |
| US20020175739A1 (en) | Duty cycle integrator with tracking common mode feedback control | |
| JP2000505574A (ja) | Ｃｍｏｓ電流ミラー | |
| JPH08191243A (ja) | レベル変換回路 | |
| JPH1013210A (ja) | 交差電圧調節機能を備えた差動−ｃｍｏｓレベル変換器 | |
| US5287070A (en) | Balanced voltage comparator | |
| US7295042B2 (en) | Buffer | |
| JP2002344261A (ja) | Ｃｍｏｓ演算増幅回路 | |
| KR0170999B1 (ko) | 작은 정현파 입력의 디지탈 논리레벨 변환회로 | |
| JP3996070B2 (ja) | レベルシフタ回路 | |
| JP2001177380A (ja) | 比較回路及びこれを用いた発振回路 | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| JP2001258241A (ja) | 電圧反転回路 | |
| US5719524A (en) | Circuit having an input terminal for controlling two functions | |
| JPH04219025A (ja) | 電流発生装置およびｄ／ａ変換装置 | |
| JPH0974338A (ja) | 定振幅クロック発生回路 | |
| JP3510228B2 (ja) | 電圧比較回路 | |
| JP2002118427A (ja) | 演算増幅回路 | |
| JP5702624B2 (ja) | 電流電圧変換回路、発振回路 | |
| JP2000183652A (ja) | 発振回路 | |
| JP3233065B2 (ja) | レベル変換回路 | |
| US5825212A (en) | High speed single ended bit line sense amplifier | |
| JP3278598B2 (ja) | Ｂ級ｍｏｓオペアンプ | |
| JP4429475B2 (ja) | オペアンプ回路 |