JPH10126419A - Ａｔｍ交換機システム - Google Patents

Ａｔｍ交換機システム

Info

Publication number
JPH10126419A
JPH10126419A JP27976396A JP27976396A JPH10126419A JP H10126419 A JPH10126419 A JP H10126419A JP 27976396 A JP27976396 A JP 27976396A JP 27976396 A JP27976396 A JP 27976396A JP H10126419 A JPH10126419 A JP H10126419A
Authority
JP
Japan
Prior art keywords
output
queue
output line
buffer module
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27976396A
Other languages
English (en)
Inventor
Masayuki Shinohara
誠之 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27976396A priority Critical patent/JPH10126419A/ja
Priority to AU42773/97A priority patent/AU752671B2/en
Priority to US08/956,064 priority patent/US6067298A/en
Priority to CA002218829A priority patent/CA2218829A1/en
Priority to EP97308455A priority patent/EP0838972A3/en
Publication of JPH10126419A publication Critical patent/JPH10126419A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/205—Quality of Service based
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3045—Virtual queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/505—Corrective measures
    • H04L49/506—Backpressure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5682—Threshold; Watermark
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/45—Arrangements for providing or supporting expansion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 ATM 交換機内部での輻輳発生を抑制して実行
スループットを増大させ同一出力回線を使用するVC間で
のスループット公平性を保証する。 【解決手段】 高速入出力ポート間のATM セル交換機能
を有する出力バッファ型構成の中核スイッチ部(CS102)
と、複数の低速入力回線をCSの高速入力ポートへ多重す
る入力バッファモジュール部(IXB20) と、CSの高速出力
ポートの出力を複数の低速出力回線に分離する出力バッ
ファモジュール部(OXB30 )を設け、IXB では出力回線
毎，サービスクラス毎にキューイングを可能とし、OXB
では自らが収容する出力回線毎，サービスクラス毎にキ
ューイングを可能に構成する。OXB においてバッファ占
有量が閾値を超えた時CSへセル抑止信号を発信し、出力
回線毎のキュー長が閾値を超えた時全IXB へセル抑止信
号を発信する。CSにおいて出力ポート毎のキュー長が閾
値を超えた時全IXB へセル抑止信号を発信する。IXB に
おいてこれ等セル抑止信号に従ってセル送出の停止制御
をなす。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＡＴＭ交換機システ
ムに関し、特に所定伝送速度を有する入出力ポート間の
ＡＴＭセル交換を、ＡＴＭセルをバッファに格納するこ
とで実行するスイッチ部と、前記所定伝送速度よりも低
速な複数の入力回線を前記スイッチ部の入力ポートへ多
重し前記ＡＴＭセルを格納するバッファを有する入力バ
ッファモジュール部と、前記スイッチ部の出力ポートか
らの出力を、前記所定伝送速度よりも低速な複数の出力
回線に分離し前記ＡＴＭセルを格納するバッファを有す
る出力バッファモジュール部とを含み、前記入力バッフ
ァモジュール部は、前記ＡＴＭセルを自身が収容する出
力回線毎にかつサービスクラス毎に前記バッファへキュ
ーイング可能とされ、前記出力バッファモジュール部
は、宛先出力回線毎にかつ前記サービスクラス毎に前記
バッファにキューイング可能とされたＡＴＭ交換機シス
テムに関するものである。
【０００２】
【従来の技術】従来の交換容量が２．４Ｇｂｐｓ程度の
小規模なＡＴＭ交換機においては、図２２に示す様に、
ユーザ端末が利用可能な低速回線インタフェースを高速
な時分割多重バスに直接収容する単純入出力バッファ形
式が主流であった。
【０００３】以下に従来構成のＡＴＭ（Asynchronous T
ransfer Mode）交換機のセルスイッチング動作を説明す
る。入力回線１００から流入するＡＴＭセルは、クラス
／回線別分離部１１２によりＡＴＭセルの宛先出力回線
とサービスクラス種別を識別された上で、適切な出力回
線対応キュー１１１に格納される。
【０００４】回転優先制御部１０８は、同一サービスク
ラスに属する出力回線対応キュー１１１間でセル送出権
を周回的に持ち回る様制御する。クラス間優先制御部１
０９は予め決められた優先制御論理に従って異なるサー
ビスクラス間のセル送出要求の競合を制御する。
【０００５】このサービスクラスとしては、ＣＢＲ（Co
nstant Bit Rate ），ＶＢＲ（Variable Bit Rate ），
ＡＢＲ（Available Bit Rate ）及びＵＢＲ（Unspecifi
edBit Rate）がある。
【０００６】回転優先制御部１０８とクラス間優先制御
部１０９の組合わせ処理により選択され出力回線対応キ
ュー１１１から取出されたＡＴＭセルは、時分割多重バ
ス１０４を経由してその宛先出力回線に対応した中核ス
イッチキュー１０３に格納される。
【０００７】中核スイッチキュー１０３では先頭のセル
から順に出力回線１０１に送出される。中核スイッチ部
１０２内のバッファ占有量計数部１０５は中核スイッチ
キュー１０３のキュー長（バッファ占有量）を観測す
る。バックプレッシャー発信部１０６は、バッファ占有
量計数部１０５の保有する中核スイッチキュー１０３の
キュー長情報を参照し、キュー長が閾値を超えて輻輳状
態になった中核スイッチキュー１０３が存在することを
検知すると、全ての入力バッファモジュール部１１０に
対して輻輳状態にある出力回線を明記したバックプレッ
シャー信号１１３を発信する。
【０００８】入力バッファモジュール部１１０内のバッ
クプレッシャー受信部１０７は、受信したバックプレッ
シャー信号情報からバックプレッシャー信号を発した出
力回線を特定し、その出力回線に対応した出力回線対応
キュー１１１からのセル送出を禁止するよう回転優先制
御部１０８に通知する。
【０００９】この様に、従来構成のＡＴＭ交換機におけ
る入出力バッファ間のトラヒック制御としては、特定の
出力回線が輻輳した場合にその出力バッファでのセル損
失を防ぐために、その出力回線へのセル出力を停止させ
ることを命じるバックプレッシャー信号を全ての入力バ
ッファモジュールに対して発生する単純なバックプレッ
シャー制御が存在するだけであった。
【００１０】
【発明が解決しようとする課題】以上に述べた従来方法
では、交換容量を増大させるためには、より高速な時分
割多重バスにより多くの低速回線インタフェースを収容
させる形式となるが、時分割多重バス上での入出力信号
数の増大に伴いピン数が足りなくなるなどＬＳＩ実装の
観点から実現性に困難を伴う。
【００１１】また、従来のＡＴＭ交換機では、同一出力
回線に複数の入力回線からのＡＴＭセルが同時到着する
ことによる輻輳が頻繁に発生し、それに伴い出力バッフ
ァでのセル損失を防ぐためのバックプレッシャー信号が
頻繁に発信される。
【００１２】基本的に、バックプレッシャー制御は各入
力回線からの同一出力回線へのスループットを均一化さ
せる作用があり、同一出力回線ヘ向かうＶＣ（Virtual
Channel ：論理チャネル）の本数に入力回線間でばらつ
きがある場合、同一出力回線を使用するＶＣ間でのスル
ープット公平性を全く保証できない等、従来のＡＴＭ交
換機では頻繁なバックプレッシャー信号発生によってこ
の様なスループット非公平性の問題が生じていた。
【００１３】本発明の目的は、交換容量の増大化が容易
であると共に、ＡＴＭ交換機内部での輻輳発生を抑制し
て実効スループットを増大させ、かつ同一出力回線を使
用するＶＣ間でのスループット公平性を保証する様にし
たＡＴＭ交換機システムを提供することである。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明においては、高速な入出力ポート間のＡＴＭ
セル交換を実行する出力バッファ型構成の中核スイッチ
部と、複数の低速な入力回線を中核スイッチ部の高速な
入力ポートへ多重する入力バッファモジュール部と、中
核スイッチ部の高速な出力ポートからの出力を複数の低
速な出力回線に分離する出力バッファモジュール部とを
設け、入力バッファモジュール部では出力回線毎かつサ
ービスクラス毎にキューイング可能とし、出力バッファ
モジュール部では自らが収容する出力回線毎かつサービ
スクラス毎にキューイング可能とする構成とした。
【００１５】上記構成を有するＡＴＭ交換機の中核スイ
ッチ部と出力バッファモジュール部でのセル損失を防ぐ
ために、中核スイッチ部内の出力ポート毎に用意される
中核スイッチキュー長が閾値を超えた時に、全ての拡張
入力バッファモジュール部へバックプレッシャー信号を
発生することとし、出力バッファモジュール部の総バッ
ファ占有量が閾値を超えた時に、中核スイッチ部へバッ
クプレッシャー信号を発生することとし、また、出力バ
ッファモジュール部内の各出力回線対応キュー長におい
てキュー長が閾値を超えた時に、全ての入力バッファモ
ジュール部へバックプレッシャー信号を発信することと
し、入力バッファモジュール部はバックプレッシャー信
号を発信する出力ポートあるいは出力回線へのセル出力
を、中核スイッチ部はバックプレッシャー信号を発信す
る出力バッファモジュール部へのセル出力を夫々停止す
るバックプレッシャー制御を備える構成とした。
【００１６】また、上記構成を有するＡＴＭ交換機で内
部輻輳が頻繁に発生するのを抑えて出力回線毎のスルー
プットを増大させると共に、同一出力回線を使用するＶ
Ｃ間でのスループット公平性の改善や出力バッファモジ
ュール部のバッファの有効利用を図るために、全ての入
力バッファモジュール部内の出力回線対応キューのう
ち、同一出力ポート行きの出力回線対応キューの集合か
らなる仮想キュー（グローバルキュー）と、出力バッフ
ァモジュール部内の出力回線対応キューにおいて受付可
能レートを夫々定期的に計算するレート計算機能を備え
る構成とし、入力バッファモジュール部内の出力回線対
応キューを仮想ソースキューと仮想スイッチ内部のキュ
ーの二重構成とし、仮想ソースキューから仮想スイッチ
内部キューのセル転送を、グローバルキューあるいは出
力バッファモジュール部内の出力回線対応キューで計算
される受付可能レートに基づいて、仮想ソースキューと
仮想スイッチ内部キューの間に設けられたレート制御部
により制御する構成とした。
【００１７】入力バッファモジュール部内のレート制御
部によるレート制御が論理チャネル（ＶＣ）間で均一レ
ートとなるようにするため、入力バッファモジュール部
内の出力回線対応キューのバッファ占有量を論理チャネ
ル（ＶＣ）毎に観測しておき、パケットの先頭セルが入
力バッファモジュール部内の出力回線対応キューに到着
した時に、パケットの論理チャネル（ＶＣ）によるバッ
ファ占有量が閾値を超えている時に該パケットを廃棄す
る構成とした。
【００１８】
【発明の実施の形態】図面を参照して本発明の実施例に
ついて説明する。
【００１９】図１は本発明によるＡＴＭ交換機システム
の一実施例のブロック図である。ＡＴＭ交換機システム
は、中核スイッチ部（ＣＳ部）１０，入力バッファモジ
ュール部（ＩＸＢ部）２０，出力バッファモジュール部
（ＯＸＢ部）３０とから構成される。
【００２０】中核スイッチ部１０２は、高速な入出力ポ
ート間のＡＴＭセル交換機能を提供する出力バッファ形
式の単純スイッチである。入力バッファモジュール部２
０は、複数の低速な入力回線１００を多重して中核スイ
ッチ部１０２の高速な入力ポート４０への接続を仲介
し、その内部には出力回路対応キュー２４が設けられ、
出力回線毎にキューイング可能としている。この出力回
線対応キュー２４をサービスクラス毎に用意することに
よって、容易にマルチサービスクラス環境を提供するこ
とができる。本実施例では４つのサービスクラス（ＣＢ
Ｒ，ＶＢＲ，ＡＢＲ，ＵＢＲ）に対応して出力回線対応
キュー２４を用意しているが、所望のサービスクラスの
分だけいくらでも用意可能である。
【００２１】また、入力バッファモジュール部２０は、
各出力回線対応キュー２４においてＶＣ毎のバッファ占
有量を観測するバッファ占有量計数部１０５と、計測さ
れたバッファ占有量に基づいて、パケット選択廃棄を制
御するパケット受付制御部２６を有する。
【００２２】入力バッファモジュール部２０内の出力回
線対応キュー２４は、レート制御部２２を間に挟む仮想
ソースキュー２１と仮想スイッチ内部キュー２３の二重
構成である。レート制御部２２は、仮想ソースキュー２
１から仮想スイッチ内部キュー２３へのセル転送速度を
指定されたレートになる様に制御する。
【００２３】出力バッファモジュール部３０は、中核ス
イッチ部１０２の高速な出力ポート５０からのトラヒッ
クを複数の低速な出力回線１０１に分離する役目を狙
い、出力回線対応キュー３１により自らが収容する出力
回線毎のキューイングを可能としている。入力バッファ
モジュール部２０と同様に、この出力回線対応キュー３
１をサービスクラス毎に用意することによって、容易に
マルチサービスクラス環境を提供することができる。
【００２４】また、出力バッファモジュール部３０は、
全ての入力バッファモジュール部２０内の出力回線対応
キュー２４のうち、同一出力ポート宛の出力回線対応キ
ュー２４の集合からなる仮想キュー（グローバルキュ
ー）と、出力バッファモジュール部３０内の出力回線対
応キュー３１において受付可能レートを計算する受付可
能レート計算部３３を有する。
【００２５】出力バッファモジュール部３０では、各論
理キューが全バッファ容量を自由に使用できる完全共有
バッファ方式を用いる。入力バッファモジュール部２０
では、論理キュー毎に上限値を設定して特定の論理キュ
ーが全バッファ量を独占できない構成とする。
【００２６】以下に、本発明によるＡＴＭ交換機のセル
スイッチング動作を説明する。複数の入力回線１００を
収容する入力バッファモジュール部２０では、入力回線
１００から流入するＡＴＭセルをクラス／回線別分離部
２５によりＡＴＭセルの宛先出力回線とサービスクラス
種別を識別した上で、適切な出力回線対応キュー２４に
格納する。出力回線対応キュー２４は、仮想ソースキュ
ー２１とレート制御部２２と仮想スイッチ内部キュー２
３により構成される。
【００２７】ＡＴＭセルは最初に仮想ソースキュー２１
に格納されるが、レート制御部２２により提供される転
送速度で仮想ソースキュー２１から仮想スイッチ内部キ
ュー２３へ移動する。回転優先制御部１０８は、同一サ
ービスクラスに属する出力回線対応仮想スイッチ内部キ
ュー２３間でセル送出権を周回的に持ち回らせる様制御
する。クラス間優先制御部１０９は、予め決められた優
先制御論理に従って異なるサービスクラス間のセル送出
要求の競合を制御する。
【００２８】回転優先制御部１０８とクラス間優先制御
部１０９の組合わせ処理により選択された仮想スイッチ
内部キュー２３から取出されたＡＴＭセルは、時分割多
重バス１０４を経由してその宛先出力ポートに対応した
中核スイッチキュー１０３に格納される。中核スイッチ
キュー１０３では、先頭のセルから順に出力ポート５０
に送出され、後続の出力バッファモジュール３０に送ら
れる。
【００２９】バッファモジュール３０では、クラス／回
線別分離部３２によりＡＴＭセルの宛先出力回線とサー
ビスクラス種別を識別した上で、適切な出力回線対応キ
ュー３１に格納する。出力回線毎に用意されるクラス間
優先制御部１１３は、同一出力回線行きのセルを格納す
る各サービスクラスの出力回線対応キュー３１の中か
ら、次にセルを送出すべきサービスクラスを予め決めら
れた優先制御論理に従って選択し、その先頭セルを出力
回線１０１に送出する。
【００３０】図２，３，４は夫々入力バッファモジュー
ル部２０，中核スイッチ部１０２，出力バッファモジュ
ール部３０内のバッファ占有量計数部１１４，１０５，
１１１が夫々保有する情報内容の一例を示す。入力バッ
ファモジュール部２０内のバッファ占有量計数部１１４
は、図２に示す如く、各サービスクラスの出力回線対応
キュー２４における仮想ソースキュー２１と仮想スイッ
チ内部キュー２３を含む全キュー長，仮想スイッチ内部
キュー長，全キュー長のＶＣ毎のバッファ占有量等を保
有する。
【００３１】中核スイッチ部１０２内のバッファ占有量
計数部１０５は、図３に示す如く、各中核スイッチキュ
ー１０３のキュー長を保有する。出力バッファモジュー
ル部３０内のバッファ占有量計数部１１１は、図４に示
す如く、各サービスクラスの出力回線対応キュー３１に
おけるバッファ占有量２０２及びその出力バッファモジ
ュール部３０宛のグローバルキューを構成する各出力回
線対応キュー長２０３を保存する。
【００３２】図５は本発明によるＡＴＭ交換機システム
におけるバックプレッシャー制御の模式図である。説明
の簡略化のため、一つのサービスクラスしか存在しない
場合についての構成を示す。中核スイッチ部１０２内に
おいて、出力ポート５０毎に用意される中核スイッチキ
ュー１０３のキュー長Ｑcsが閾値Ｑth＿bpcsを超える
と、全ての入力バッファモジュール部２０に対してバッ
クプレッシャー信号（ＢＰ＿ＣＳ）６０を発信する。
【００３３】入力バッファモジュール部２０ではＢＰ＿
ＣＳ信号６０を発信した出力ポート行きのセルを送出停
止させる。複数のサービスクラスが混在する環境では、
サービスクラス毎に閾値Ｑth＿bpcsを用意する、あるい
はＢＰ＿ＣＳ信号一本に対しての複数のサービスクラス
に適用することで、多様なサービスクラス品質要求に応
じた制御が可能となる。
【００３４】一方、出力バッファモジュール部３０内に
おいて、全バッファ使用量Ｑoxb が閾値Ｑth＿bpoxb を
超えた場合、前段に位置する中核スイッチキュー１０３
に対してバックプレッシャー信号（ＢＰ＿ＯＸＢ）８０
を発信する。
【００３５】中核スイッチキュー１０３ではＢＰ＿ＯＸ
Ｂ信号８０を受信すると、ＢＰ＿ＯＸＢ信号８０を発信
した後続の出力バッファモジュール部３０へのセル出力
を停止させる。また、出力バッファモジュール部３０内
の各出力回線対応キューにおいて、キュー長Ｑoxblが閾
値Ｑth＿bpoxblを超えた時に、全ての入力バッファモジ
ュール部へバックプレッシャー信号（ＢＰ＿ＯＸＢＬ）
７０を発信する。
【００３６】入力バッファモジュール部２０では、ＢＰ
＿ＯＸＢＬ信号７０を発信した出力回線行きのセルを送
出停止させる。サービスクラス別に用意された各出力回
線対応キュー毎に独立して閾値Ｑth＿bpoxblを用意でき
るので、多様なサービスクラス品質要求に応じた制御が
可能となる。
【００３７】以上説明した様に、上記実施例によれば、
大容量の交換容量を保有するＡＴＭ交換機を実現するた
めに、低速回線インタフェースを時分割多重バスに直接
収容させる従来方式と、より高速なポートインタフェー
スを直接収容させる本発明によるスイッチ構成とでは、
明らかに本発明によるスイッチ構成の方が時分割多重バ
スに収容するインタフェースが少なく、ＬＳＩ実装上の
ピン数不足等の問題発生を抑えることが可能である。
【００３８】また、入力バッファモジュール部内の出力
回線対応キューをサービスクラス毎に用意し、セル廃棄
を防ぐために、中核スイッチ部や出力バッファモジュー
ル部から発信されるバックプレッシャーの適用をサービ
スクラス対応に細分化することにより、セル廃棄率や遅
延に関して多様なサービスクラス品質を提供することが
容易に可能となる。
【００３９】図６は受付可能レートの計算環境を示す。
説明の簡略化のため、一つのサービスクラスしか存在し
ない場合についての構成を示す。各出力バッファモジュ
ール部３０に設置される受付可能レート計算部３３は、
全ての入力バッファモジュール部２０内の出力回線対応
キュー２４のうち自らの収容されている出力ポート行き
の出力回線対応キュー２４の仮想スイッチ内部キュー２
３の部分の集合体であるグローバルキュー（仮想キュ
ー）９０や、その出力バッファモジュール部３０に収容
されている出力回線対応キュー３１のキュー長時間変化
をサービスクラス毎に観測し、その変化傾向に基づいて
キュー長が時間的に安定する様な受付可能レートを定期
的に算出する。
【００４０】入力バッファモジュール部２０内の出力回
線対応キュー２４のレート制御部２２への送信レート設
定は、受付可能レート計算部３３が受付可能レートを計
算する度に実行される。ある入力バッファモジュール部
２０内のポート番号ｉの出力ポートに収容された回線番
号ｊの出力回線に対応した出力回線対応キュー２４のレ
ート制御部２２に設定される送信レート（Ｒ[i,j] ）
は、出力ポートｉのグローバルキュー９０で計算される
受付可能レート（ＥＲg[i]）とその出力回線対応キュー
２４における現時点のアクティブＶＣ数（Ｎvc[i,j] ）
の積、あるいは出力ポートｉの出力回線ｊに対応した出
力バッファモジュール部３０内の出力回線対応キュー３
１で計算される受付可能レート（ＥＲline[i,j] ）と出
力回線対応キュー２４におけるアクティブＶＣ数（Ｎvc
[i,j] ）の積のうち、どちらか小さい方を設定する。
【００４１】Ｒ[i,j] ＝ＭＩＮ（ＥＲg[i]×Ｎvc[i,j]
，ＥＲline[i,j] ×Ｎvc[i,j] ） アクティブＶＣ数は、バッファ占有量計数部１１１が保
有する各出力回線対応キュー２４におけるＶＣ毎のバッ
ファ占有量情報を参照して算出される。
【００４２】以上説明した様に、上記実施例によれば、
入力レートが出力レートよりも大きく輻輳の発生する箇
所であるグローバスキューや出力バッファモジュール部
内の出力回線対応キューにおいて、輻輳を発生すること
なく利用率を大きくとることが可能な受付可能レートを
計算し、入力バッファモジュール部２０内の出力回線対
応キュー２４を仮想ソースキュー２１と仮想スイッチ内
部キュー２３の二重構成として、仮想ソースキュー２１
から仮想スイッチ内部キュー２３へのセル転送レート
を、ＡＴＭ交換機システムの後方配置モジュールで計算
される受付可能レートに基づいて制御する様にしてい
る。これにより、ＡＴＭ交換機システムの内部輻輳を引
起こす大きな要因であるトラヒック特性を明示しない不
明瞭な入力トラヒックに対して、それらを仮想キュー２
１に一時保存してＡＴＭ交換機内部への実質的な流入を
制限することが可能であり、内部輻輳の発生頻度を抑え
て内部輻輳によるサービスクラス間の干渉を取除くこと
が可能である。
【００４３】また、出力回線１０１全体へのセル転送を
制御することはできるが、ＶＣ毎には制御できない入力
バッファモジュール部２０内の出力回線対応キュー２４
に対して、対応する宛先出力回線で計算される受付可能
レートにその出力回線対応キュー２４におけるアクティ
ブＶＣ数を乗じたものをレート制御部２２に設定するこ
とを全ての入力バッファモジュール部２０で行うことに
より、入力バッファモジュール部２０間で同一出力回線
行きのＶＣ数にばらつきがある場合でも、各入力バッフ
ァモジュール部２０が自律的に出力回線毎ＶＣ数を考慮
して送信レートを決定するので、同一出力回線行きの全
てのＶＣ間で均等なスループットを保証することが可能
である。
【００４４】パケット受付制御部２６は、図７のフロー
チャートに示す如く、パケットの先頭セルが、ある入力
バッファモジュール部２０内のポート番号ｉの出力ポー
トに収容された回線番号ｊの出力回線に対応した出力回
線対応キュー２４に到着すると（Ｆ１）、キュー全体に
対して設定された固定閾値（Ｑth）、及びその出力回線
対応キュー２４における出力回線毎のアクティブＶＣ数
（Ｎvc[i,j] ）から下式のように閾値（Ｑth＿vc）を計
算する（Ｆ２）。
【００４５】Ｑth＿vc＝（Ｑth／Ｎvc[i,j] ）×Ｋ Ｋは利用率低下を防ぐための制御パラメータで、交換機
管理者が自由に設定できるものである。そのパケットの
所属ＶＣによる占有量（Ｑvc）とＱth＿vcを比較して
（Ｆ３，Ｆ４）、もしＱvcがＱth＿vcよりも小さいなら
ば（Ｑvc≦Ｑth＿vc）、そのままパケットを受信する
（Ｆ５）。一方、もしパケットの所属ＶＣによる占有量
がＱth＿vcよりも大きいならば（Ｑvc＞Ｑth＿vc）、そ
のパケットを廃棄することとする（Ｆ６）。
【００４６】以上説明した様に、上記実施例によれば入
力バッファモジュール部２０内の出力回線対応キュー２
４に到着するパケットの受信可否を、パケットの所属す
るＶＣによるバッファ占有量と固定閾値をアクティブＶ
Ｃ数で除算した量との比較で決定することにより、同一
出力回線を経由する複数のＶＣ間で公平なスループット
を達成することが可能である。
【００４７】次に具体的なケースを図８〜図２１に示
す。図８〜図１８においては、ポート／回線数は２／８
及びＣＢＲ／ＶＢＲ／ＡＢＲ／ＵＢＲクラスの４サービ
スクラスを提供可能な本発明によるＡＴＭ交換機システ
ムにおいて、中核スイッチキューからＣＢＲ／ＶＢＲ／
ＡＢＲ／ＵＢＲクラスを停止させるためのバックプレッ
シャー信号（ＢＰ＿ＣＳ）を発信するための閾値Ｑth＿
bpcsは、夫々８０／６０／４０／２０セル、出力バッフ
ァモジュール部からＢＰ＿ＯＸＢ信号８０を発信させる
ための閾値Ｑth＿bpoxb は８１００セルとする。また、
出力バッファモジュール部内の出力回線対応キューから
個別に発信されるＢＰ＿ＯＸＢＬの閾値Ｑth＿bpoxbl
は、ＣＢＲ／ＶＢＲ／ＡＢＲ／ＵＢＲクラス別に８００
／７００／６００／５００セルとする。
【００４８】図８は本発明によるＡＴＭ交換機システム
において、入力バッファモジュール部＃１の入力回線＃
１と出力バッファモジュール＃２の出力回線＃４との間
にＵＢＲクラスのＶＣが張られている状態である。
【００４９】入力バッファモジュール部＃１の入力回線
＃１と出力バッファモジュール部＃２の出力回線＃４の
間に設定されたＵＢＲクラスのＶＣ１に属するＡＴＭセ
ル３００に対して、入出力回線間スイッチングする様子
を説明する。図８は、上記ＶＣ１のＡＴＭセル＃ＶＣ１
が入力バッファモジュール部＃１に到着したときの状態
である。
【００５０】先ず、クラス／回線別分離器２５は、その
ＡＴＭセル３００のコネクション情報を参照して宛先出
力回線とサービスクラス種別が夫々出力ポート＃２／出
力回線＃４、ＵＢＲクラスであることを認識し、そのＡ
ＴＭセル３００をＵＢＲクラス用の出力ポート＃２／出
力回線＃４宛出力回線対応キューの仮想ソースキューに
格納する（図９）。
【００５１】現時点でレート制御部２２に設定されてい
る転送レート値は１００Ｍｂｐｓであるので、仮想ソー
スキュー２１から仮想スイッチ内部キュー２３へのセル
転送が１００Ｍｂｐｓ程度になる様に制御された上で、
ＡＴＭセル３００は仮想スイッチ内部キュー２３に送ら
れる（図１０）。
【００５２】ＡＴＭセル３００よりも前に格納されたＡ
ＴＭセルから順に仮想スイッチ内部キュー２３から送出
されていき、ＡＴＭセル３００が仮想スイッチ内部キュ
ー２３の先頭に達する。
【００５３】ここで、図１１に示す如く、バックプレッ
シャー受信部１０７の保有するバックプレッシャー受信
状況３０１を参照すると、出力ポート＃２の中核スイッ
チキュー１０３からのＵＢＲクラスに適用されるＢＰ＿
ＣＳ信号６０や出力がバッファモジュール部＃２のＵＢ
Ｒクラス用出力回線対応キューからのＢＰ＿ＯＸＢＬ信
号７０を受けていないので（バックプレッシャー受信状
況３０１中のＯＮは受信している、ＯＦＦは受信してい
ないことを表す）、ＵＢＲクラス用の回転優先制御部１
０８が出力ポートの＃２／出力回線＃４宛の出力回線対
応キュー２４を選択し、かつクラス間優先制御部１０９
がＵＢＲクラスを選択した時、ＡＴＭセル３００は仮想
スイッチ内部キュー２３から取出されて、時分割多重バ
ス１０４を経由して出力ポート＃２に対応した中核スイ
ッチキュー１０３に格納される（図１１）。
【００５４】ＡＴＭセル３００よりも前に格納されたＡ
ＴＭセルから順に中核スイッチキュー１０３から送出さ
れていき、ＡＴＭセル３００が中核スイッチキュー１０
３の先頭に達する。ここで、バックプレッシャー受信部
１０７の保有するバックプレッシャー受信状況３０１を
参照すると、出力ポート＃２の出力バッファモジュール
部＃２からのＢＰ＿ＯＸＢ信号８０を受けていないの
で、ＡＴＭセル３００は中核スイッチキュー１０３から
出力ポート５０に送出され、後続の出力バッファモジュ
ール＃２に送られる。
【００５５】出力バッファモジュール＃２では、クラス
／回線別分離器３２はそのＡＴＭセル３００のコネクシ
ョン情報を参照して宛先出力回線とサービスクラス種別
が夫々出力回線＃４、ＵＢＲクラスであることを認識
し、そのＡＴＭセル３００をＵＢＲクラス用の出力回線
＃４宛出力回線対応キューに格納する（図１２）。ＡＴ
Ｍセル３００よりも前に格納されたＡＴＭセルから順に
出力回線対応キューから送出されていき、ＡＴＭセル３
００が出力回線対応キューの先頭に達する。ここで、出
力回線＃４用のクラス間優先制御部１０９がＵＢＲクラ
スを選択すると、その先頭セルは出力回線１０１に送出
される（図１３）。
【００５６】図１４は、ポート＃２の中核スイッチキュ
ー長ＱcsがＵＢＲクラス停止用のＢＰ＿ＣＳ信号６０を
発信するための閾値Ｑth＿bpcs（＝２０セル）以下であ
る時に、複数のＡＴＭセルがポート＃２の中核スイッチ
キュー１０３に同時到着した時の状態である。
【００５７】このＡＴＭセルを格納することでＱcsがＱ
th＿bpcsを超えてしまうので、ポート＃２の中核スイッ
チキュー１０３はこのポート行きのＵＢＲクラスセルを
送信停止させるためのＢＰ＿ＣＳ信号６０を全ての入力
バッファモジュール部２０に対して発信する。入力バッ
ファモジュール部２０では、このＢＰ＿ＣＳ信号６０を
受信するとポート＃２行きのＵＢＲクラスセルの送信を
停止する（図１５）。
【００５８】同様に、中核スイッチキュー長Ｑcsが各サ
ービスクラス対応のＱth＿bpcsを超える場合には、その
中核スイッチキュー宛の該当するサービスクラスのセル
送信を停止させるためのＢＰ＿ＣＳ信号６０を全ての入
力バッファモジュール部２０に対して発信する。
【００５９】本実施例では、各サービスクラス毎に適用
する個別のＢＰ＿ＣＳ信号を用意したが、ＢＰ＿ＣＳ信
号一本に対しての複数のサービスクラスを適用させるよ
うに構成することも可能である。
【００６０】図１６は、出力バッファモジュール部＃２
のバッファ占有量Ｑoxb が、８０９９セルである時に、
ＡＴＭセルが到着した時の状態である。このＡＴＭセル
を格納することでＢＰ＿ＯＸＢ信号８０を発信するため
の閾値Ｑth＿bpoxb （＝８１００セル）を超えてしまう
ので、出力バッファモジュール部＃２はＢＰ＿ＯＸＢ信
号を直前の中核スイッチキュー１０３に対して発信す
る。中核スイッチキュー１０３では、このＢＰ＿ＯＸＢ
信号８０を受信すると一切のセル送信を停止する（図１
７）。
【００６１】図１８は、出力バッファモジュール部＃２
内の出力回線＃４対応のＵＢＲクラス用キューのバッフ
ァ占有量Ｑoxblが４９９セルである時に、ＡＴＭセルが
到着した時の状態である。このＡＴＭセルを格納するこ
とでＱoxblがＢＰ＿ＯＸＢＬ信号７０を発信するための
閾値Ｑth＿bpoxbl（＝５０セル）を超えてしまうので、
出力バッファモジュール部＃２はＢＰ＿ＯＸＢＬ信号７
０を全ての入力バッファモジュール部２０に対して発信
する。入力バッファモジュール部２０では、このＢＰ＿
ＯＸＢＬ信号７０を受信すると出力ポート＃２／出力回
線＃４行きのＵＢＲクラスセルの送信を停止する（図１
９）。
【００６２】図２０は、入力バッファモジュール＃１内
の出力ポート＃２の出力回線＃４に対応したあるサービ
スクラスの出力回線対応キュー２４のレート制御部２２
に転送レートＲ[2,4] を設定するところである。受付可
能レート計算部３３は定期的に各キューで受付可能レー
トを計算するが、計算実行の度にレート制御部２２にレ
ートを設定する。
【００６３】最近のレート計算処理により、出力ポート
＃２のグローバルキュー９０における受付可能レートＥ
Ｒg[2]は８０Ｍbps 、出力バッファモジュール＃２に収
容されている出力回線＃４に対応した出力回線対応キュ
ーにおける受付可能レートＥＲline[2,4] は２０Ｍbps
である。
【００６４】この時点で入力バッファモジュール＃１の
出力ポート＃２に対応した出力回線対応キューにおける
総アクティブＶＣ数Ｎvc[2,4] は４であり、出力回線対
応キューに設定するレートＲ[2,4] は次のようになる。
【００６５】Ｒ[2,4] ＝ＭＩＮ（ＥＲg[2]×Ｎvc[2,4]
，ＥＲline[2,4] ×Ｎvc[2,4] Ｒ[2,4] ＝ＭＩＮ（８０Ｍbps ×４，２０Ｍbps ×４） Ｒ[2,4] ＝ＭＩＮ（３２０Ｍbps ，８０Ｍbps ） Ｒ[2,4] ＝８０Ｍbps 入力バファモジュール＃１の出力ポート＃２／出力回線
＃４に対応した出力回線対応キュー２４のレート制御部
２２に８０Ｍbps を設定する。このレート設定処理は、
各サービスクラス毎にそのサービスクラス用の受付可能
レートを用いて実施する。
【００６６】図２１は、本発明によるＡＴＭ交換機シス
テムにおいて、入力バッファモジュール部＃１の入力回
線＃１と出力バックモジュール部＃２の出力回線＃４の
間にＵＢＲクラスのＶＣ７が張られており、そのＶＣ７
に属するパケットの先頭セルが到着した時の状態であ
る。固定閾値Ｑthは５００セルであるとする。
【００６７】図２１において、入力バッファモジュール
＃１内の出力ポート＃２／出力回線＃４に対応した出力
回線対応キューにおけるアクティブＶＣ数Ｎvc[2,4] は
４であり、ＶＣ毎のバッファ占有量と比較する閾値Ｑth
＿vcは次のようになる。
【００６８】Ｑth＿vc＝（Ｑth／Ｎvc[2,4] ）×Ｋ Ｑth＿vc＝（５００ｃｅｌｌ／４）×１．０ Ｑth＿vc＝１２５ｃｅｌｌ ここで、制御パラメータＫの値として１．０を用いた
が、これは交換機管理者が自由に設定できる値である。
ＶＣ７によるバッファ占有量は３００セルで上記Ｑth＿
vcを超えるので、このセルを先頭とするパケットを廃棄
すると決定し、オパケット受付制御部２６はこの先頭セ
ル及びこのパケットの最終セルが到着するまでに到着す
るＶＣ７の全てのセルを廃棄するように制御する。ここ
で、もしＶＣによるバッファ占有量が上記閾値よりも小
さいのであれば、このセルを先頭とするパケットを受信
すると決定する。
【００６９】以上、本明細書及び図面で詳細に示した実
施例は本発明を限定するものではない。本発明の主旨及
び特許請求の範囲内での種々の変形は本発明の範囲内で
ある。
【００７０】
【発明の効果】以上説明したように、大容量の交換容量
を保有するＡＴＭ交換機を実現するために、低速回転イ
ンタフェースを時分割多重バスに直接収容させる従来方
式とより高速なポートインタフェースを直接収容させる
本発明によるスイッチ構成とでは、明らかに本発明によ
るスイッチ構成の方が時分割多重バスに収容するインタ
フェース数が少なく、ＬＳＩ実装上のピン数不足等の問
題発生を抑えることが可能である。
【００７１】また、入力バッファモジュール部内の出力
回線対応キューをサービスクラス毎に用意し、セル廃棄
を防ぐために中核スイッチ部や出力バッファモジュール
部から発信されるバックプレッシャーの適用をサービス
クラス対応に細分化することにより、セル廃棄率や遅延
に関して多様なサービスクラス品質を保持することが容
易に可能となる。
【００７２】更に、入力レートが出力レートよりも大き
く輻輳の発生する箇所であるグローバルキューや出力バ
ッファモジュール部内の出力回線対応キューにおいて、
輻輳を発生することなく利用率を大きくとることが可能
な受付可能レートを計算し、入力バッファモジュール部
内の出力回線対応キューを仮想ソースキューと仮想スイ
ッチ内部キューの二重構成として、仮想ソースキューか
ら仮想スイッチへのセル転送レートを、ＡＴＭ交換機シ
ステムの後方配置モジュールで計算される受付可能レー
トに基づいて制御することにより、ＡＴＭ交換機システ
ムの内部輻輳を引起こす大きな要因であるトラヒック特
性を明示しない不明瞭な入力トラヒックに対して、それ
らを仮想ソースキューに一時保存してＡＴＭ交換機内部
への実質的な流入を制限して内部輻輳の発生頻度を抑え
ることが可能であり、内部輻輳によるサービスクラス間
の干渉を取除くことが可能である。
【００７３】更にはまた、出力回線全体へのセル転送を
制御することはできるが、ＶＣ毎には制御できない入力
バッファモジュール部内の出力回線対応キューに対し
て、出力バッファモジュール部内の対応する出力回線対
応キューで計算される受付可能レートに、その出力回線
対応キューにおけるアクティブＶＣ数を乗じたものをレ
ート制御部に設定することを、全ての入力バッファモジ
ュール部で行うことにより、入力バッファモジュール部
間で同一出力回線行きのＶＣ数にばらつきがある場合で
も、入力バッファモジュール部２０が自律的に出力回線
毎ＶＣ数を考慮して送信レートを決定するので、同一出
力回線行きのＶＣ間で均等なスループットを保証するこ
とが可能である。
【００７４】また、入力バッファモジュール部２０内の
出力回線対応キューに到着するパケットの受信可否を、
パケットの所属するＶＣによるバッファ占有量と固定閾
値をアクティブＶＣ数で除算した量との比較で決定する
ことにより、同一出力回線を経由する複数のＶＣ間で公
平なスループットを達成することが可能である。
【図面の簡単な説明】
【図１】本発明によるＡＴＭ交換機システムの一実施例
のブロック図である。
【図２】図１の実施例の入力バッファモジュール部のバ
ッファ占有量計数部が保存するバッファ占有量情報テー
ブルの構成図である。
【図３】図１の実施例の中核スイッチ部のバッファ占有
量計数部が保存するバッファ占有量情報テーブルの構成
図である。
【図４】図１の実施例の出力バッファモジュール部のバ
ッファ占有量計数部が保存するバッファ占有量情報テー
ブルの構成図である。
【図５】図１の実施例におけるバックプレッシャー制御
の形態図である。
【図６】図１の実施例における受付可能レート計算環境
を示す図である。
【図７】図１の実施例におけるパケット選択廃棄の処理
流れ図である。
【図８】図１の実施例において、入出力回線間でＡＴＭ
セルをスイッチングする時の処理手順を説明する状態図
である。
【図９】図１の実施例において、入出力回線間でＡＴＭ
セルをスイッチングする時の処理手順を説明する状態図
である。
【図１０】図１の実施例において、入出力回線間でＡＴ
Ｍセルをスイッチングする時の処理手順を説明する状態
図である。
【図１１】図１の実施例において、入出力回線間でＡＴ
Ｍセルをスイッチングする時の処理手順を説明する状態
図である。
【図１２】図１の実施例において、入出力回線間でＡＴ
Ｍセルをスイッチングする時の処理手順を説明する状態
図である。
【図１３】図１の実施例において、入出力回線間でＡＴ
Ｍセルをスイッチングする時の処理手順を説明する状態
図である。
【図１４】図１の実施例において、中核スイッチキュー
長がＢＰ＿ＣＳ信号発生用閾値以下である時に、複数の
ＡＴＭセルが同時に到着した時の処理手順を説明する状
態図である。
【図１５】図１の実施例において、中核スイッチキュー
長がＢＰ＿ＣＳ信号発生用閾値以下である時に、複数の
ＡＴＭセルが同時に到着した時の処理手順を説明する状
態図である。
【図１６】図１の実施例において、出力バッファモジュ
ール部のバッファ占有量がＢＰ＿ＯＸＢ信号発生用閾値
以下である時に、ＡＴＭセルが到着した時の処理手順を
説明する状態図である。
【図１７】図１の実施例において、出力バッファモジュ
ール部のバッファ占有量がＢＰ＿ＯＸＢ信号発生用閾値
以下である時に、ＡＴＭセルが到着した時の処理手順を
説明する状態図である。
【図１８】図１の実施例において、出力バッファモジュ
ール部内の出力回線対応キューがＢＰ＿ＯＸＢＬ信号発
生用閾値以下である時に、ＡＴＭセルが到着した時の処
理手順を説明する状態図である。
【図１９】図１の実施例において、出力バッファモジュ
ール部内の出力回線対応キューがＢＰ＿ＯＸＢＬ信号発
生用閾値以下である時に、ＡＴＭセルが到着した時の処
理手順を説明する状態図である。
【図２０】図１の実施例において、入力バッファモジュ
ール部内のレート制御部に受付可能レートを設定する処
理手順を説明する状態図である。
【図２１】図１の実施例において、パケットの先頭セル
が入力バッファモジュール部に到着した時のパケット受
信可否判断の処理手順を説明する状態図である。
【図２２】従来の構成によるＡＴＭ交換機システムであ
る。
【符号の説明】
２０ 入力バッファモジュール部 ２１ 仮想ソースキュー ２２ 出力回線対応キュー ２３ 仮想スイッチ内部キュー ２４ 出力回線対応キュー ２５ クラス／回線別分離器 ２６ パケット受付制御部 ３０ 出力バッファモジュール部 ３１ 出力回線対応キュー ３２ クラス／回線別分離器 ３３ 受付可能レート計算部 ４０ 入力ポート ５０ 出力ポート ６０ バックプレッシャー信号（ＢＰ＿ＣＳ） ７０ バックプレッシャー信号（ＢＰ＿ＯＸＢＬ） ８０ バックプレッシャー信号（ＢＰ＿ＯＸＢ） ９０ グローバルキュー １００ 入力回線 １０１ 出力回線 １０２ 中核スイッチ部 １０３ 中核スイッチキュー １０４ 時分割多重バス １０５，１１１，１１４ バッファ占有量計数部 １０６，１１０ バックプレッシャー発信部 １０７，１１５ バックプレッシャー受信部 １０８ 回転優先制御部 １０９ クラス間優先制御部 ２００ 入力バッファモジュール部内バッファ占有量計
数部の保存するバッファ占有量情報 ２０１ 中核スイッチ部内バッファ占有量計数部の保存
するバッファ占有量情報 ２０２ 出力バッファモジュール部内バッファ占有量計
数部の保存するバッファ占有量情報 ２０３ 出力バッファモジュール部内バッファ占有量計
数部の保存するグローバルキュー情報 ３００ ＡＴＭセル ３０１ バックプレッシャー受信状況

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 所定伝送速度を有する入出力ポート間の
    ＡＴＭセル交換を、ＡＴＭセルをバッファに格納するこ
    とで実行するスイッチ部と、前記所定伝送速度よりも低
    速な複数の入力回線を前記スイッチ部の入力ポートへ多
    重し前記ＡＴＭセルを格納するバッファを有する入力バ
    ッファモジュール部と、前記スイッチ部の出力ポートか
    らの出力を、前記所定伝送速度よりも低速な複数の出力
    回線に分離し前記ＡＴＭセルを格納するバッファを有す
    る出力バッファモジュール部とを含み、前記入力バッフ
    ァモジュール部は、前記ＡＴＭセルを自身が収容する出
    力回線毎にかつサービスクラス毎に前記バッファへキュ
    ーイング可能とされ、前記出力バッファモジュール部
    は、宛先出力回線毎にかつ前記サービスクラス毎に前記
    バッファにキューイング可能とされたＡＴＭ交換機シス
    テムであって、 前記出力バッファモジュール部において、 前記バッファの総占有量が所定閾値を超えたときに前記
    スイッチ部へセル抑止信号を発信する手段と、前記出力
    回線毎に設けられたキューと、このキューの長さが所定
    閾値を超えたときに全ての前記入力バッファモジュール
    部へセル抑止信号を発信する手段とを設け、 前記スイッチ部において、 前記出力ポート毎に設けられたキューと、このキューが
    所定閾値を超えたときに全ての前記入力バッファモジュ
    ール部へセル抑止信号を発信する手段と、前記セル抑止
    信号が発信された前記出力バッファモジュール部へのセ
    ル送出を停止する停止制御手段とを設け、 前記入力バッファモジュール部において、 前記セル抑止信号が発信された前記出力ポート、前記出
    力回線へのセル送出を停止する停止制御手段を設けたこ
    とを特徴とするＡＴＭ交換機システム。
  2. 【請求項２】 前記入力バッファモジュール部におい
    て、前記出力回線毎に設けられた出力回線対応キュー
    と、このキューのうち同一出力ポート宛てのキューの集
    合である仮想キューとを更に設け、 前記出力バッファモジュール部において、前記出力バッ
    ファモジュール部の前記出力回線毎のキューにおける受
    付可能レートを定期的に算出するレート計算手段とを、
    更に設けたことを特徴とする請求項１記載のＡＴＭ交換
    機システム。
  3. 【請求項３】 前記レート計算手段は、サービスクラス
    別の前記仮想キュー、または前記出力バッファモジュー
    ルの前記出力回線対応キューの状態時間変化から定期的
    にサービスクラス毎の受付可能レートを算出し、前記入
    力バッファモジュール部において、前記受付可能レート
    に基き各出力回線宛てのセル送出を制御する内部レート
    制御手段とを更に設けたことを特徴とする請求項２記載
    のＡＴＭ交換機システム。
  4. 【請求項４】 前記入力バッファモジュール部におい
    て、前記出力回線対応キューを第１及び第２のキューか
    らなる二重構成とし、前記内部レート制御手段を前記第
    １及び第２のキューの間に設け、前記第１のキューから
    のセル転送を、前記仮想キューあるいは前記出力バッフ
    ァモジュール部の前記レート計算手段で算出された受付
    可能レートに基いて前記セル送出の制御をなすことを特
    徴とする請求項３記載のＡＴＭ交換機システム。
  5. 【請求項５】 前記入力バッファモジュール部の出力回
    線対応キューの前記内部レート制御手段に設定される転
    送レートとして、前記出力回線対応キューの対応する出
    力ポート宛ての前記仮想キューで算出される受付可能レ
    ートと、現時点で前記出力回線対応キューの対応する前
    記出力バッファモジュール部の出力回線対応キューにセ
    ルが蓄積されているアクティブ論理チャネル数との積、
    及び前記出力回線対応キューの対応する前記出力バッフ
    ァモジュール部の出力回線対応キューで算出される受け
    付け可能レートと前記出力回線対応キューにおけるアク
    ティブ論理チャネル数との積のうち、小なる方を使用す
    るようにしたことを特徴とする請求項４記載のＡＴＭ交
    換機システム。
  6. 【請求項６】 前記入力バッファモジュール部の出力回
    線対応キューのバッファ占有量を論理チャネル毎に観測
    し、パケットの先頭セルが前記出力回線対応キューに到
    着したとき、前記出力回線対応キューにおける前記パケ
    ットの論理チャネルによるバッファ占有量が所定閾値を
    超えているときに前記パケットの廃棄をなすようにした
    ことを特徴とする請求項１〜５いずれか記載のＡＴＭ交
    換機システム。
  7. 【請求項７】 前記入力バッファモジュール部の前記出
    力回線対応キューにおける前記パケットの論理チャネル
    によるバッファ占有量と比較する値として、ある固定閾
    値を前記出力回線対応キューのアクティブ論理チャネル
    数で除算した値を使用することを特徴とする請求項６記
    載のＡＴＭ交換機システム。
JP27976396A 1996-10-23 1996-10-23 Ａｔｍ交換機システム Pending JPH10126419A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP27976396A JPH10126419A (ja) 1996-10-23 1996-10-23 Ａｔｍ交換機システム
AU42773/97A AU752671B2 (en) 1996-10-23 1997-10-22 Asynchronous transfer mode switching system
US08/956,064 US6067298A (en) 1996-10-23 1997-10-22 ATM switching system which separates services classes and uses a code switching section and back pressure signals
CA002218829A CA2218829A1 (en) 1996-10-23 1997-10-22 Asynchronous transfer mode switching system
EP97308455A EP0838972A3 (en) 1996-10-23 1997-10-23 Asynchronous transfer mode switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27976396A JPH10126419A (ja) 1996-10-23 1996-10-23 Ａｔｍ交換機システム

Publications (1)

Publication Number Publication Date
JPH10126419A true JPH10126419A (ja) 1998-05-15

Family

ID=17615570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27976396A Pending JPH10126419A (ja) 1996-10-23 1996-10-23 Ａｔｍ交換機システム

Country Status (5)

Country Link
US (1) US6067298A (ja)
EP (1) EP0838972A3 (ja)
JP (1) JPH10126419A (ja)
AU (1) AU752671B2 (ja)
CA (1) CA2218829A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005539456A (ja) * 2002-09-18 2005-12-22 コリア エレクトロニクス テクノロジ インスティチュート 異機種ネットワーク・プロトコルとマルチメディア・データの統合処理方法及び装置
US7848341B2 (en) 2001-02-28 2010-12-07 International Business Machines Corporation Switching arrangement and method with separated output buffers

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2326054B (en) * 1997-06-04 2002-08-07 Roke Manor Research Broadband telecommunications switch
US6195335B1 (en) * 1997-06-27 2001-02-27 International Business Machines Corporation Data switch
US6747954B1 (en) * 1997-12-19 2004-06-08 Telefonaktiebolaget Lm Ericsson (Publ) Asynchronous transfer mode switch providing pollstate status information
US6219339B1 (en) * 1998-02-20 2001-04-17 Lucent Technologies Inc. Method and apparatus for selectively discarding packets
US6529498B1 (en) * 1998-04-28 2003-03-04 Cisco Technology, Inc. Routing support for point-to-multipoint connections
US6563798B1 (en) 1998-06-29 2003-05-13 Cisco Technology, Inc. Dynamically created service class-based routing tables
US6600724B1 (en) 1998-04-28 2003-07-29 Cisco Technology, Inc. Routing table structures
EP1080563A1 (en) * 1998-05-07 2001-03-07 Cabletron Systems, Inc. Multiple priority buffering in a computer network
KR100298979B1 (ko) * 1998-06-12 2001-09-06 윤종용 아이 트리플 이 1394 시리얼 버스 토폴로지 최적화방법
US6980543B1 (en) * 1998-06-19 2005-12-27 Juniper Networks, Inc. Interconnect network for operation within a communication node
CA2301736C (en) 1998-06-19 2007-03-06 Unisphere Solutions, Inc. Method and system for encapsulating/decapsulating data on a per channel basis in hardware
JP3111988B2 (ja) * 1998-06-26 2000-11-27 日本電気株式会社 Ａｔｍ交換機のスイッチ制御システム
US6434115B1 (en) * 1998-07-02 2002-08-13 Pluris, Inc. System and method for switching packets in a network
IL125273A (en) * 1998-07-08 2006-08-20 Marvell Israel Misl Ltd Communication architecture
JP3111993B2 (ja) * 1998-07-14 2000-11-27 日本電気株式会社 ノード装置
US6631119B1 (en) * 1998-10-16 2003-10-07 Paradyne Corporation System and method for measuring the efficiency of data delivery in a communication network
SE514343C2 (sv) * 1998-10-21 2001-02-12 Switchcore Ab Metod och anordning för multicasting
US6567415B1 (en) * 1999-03-20 2003-05-20 Lucent Technologies Inc. Packet scheduling in a communication network with statistical multiplexing of service classes
US7031330B1 (en) * 1999-04-15 2006-04-18 Marconi Intellectual Property (Ringfence), Inc. Very wide memory TDM switching system
US6725270B1 (en) * 1999-05-21 2004-04-20 Advanced Micro Devices, Inc. Apparatus and method for programmably modifying a limit of a retry counter in a network switch port in response to exerting backpressure
US6687246B1 (en) * 1999-08-31 2004-02-03 Intel Corporation Scalable switching fabric
US6987777B1 (en) * 1999-12-02 2006-01-17 Nortel Networks Ltd Priority forwarding in a communication system
US7027457B1 (en) * 1999-12-03 2006-04-11 Agere Systems Inc. Method and apparatus for providing differentiated Quality-of-Service guarantees in scalable packet switches
US7447229B2 (en) * 1999-12-16 2008-11-04 Intel Corporation Method for providing prioritized data movement between endpoints connected by multiple logical channels
US7203171B1 (en) * 1999-12-20 2007-04-10 Cisco Technology, Inc. Ingress discard in output buffered switching devices
US6501757B1 (en) * 2000-02-29 2002-12-31 Centre For Development Of Telematics ATM switch
US6633580B1 (en) * 2000-03-07 2003-10-14 Sun Microsystems N×N crossbar packet switch
US7106728B1 (en) 2000-05-01 2006-09-12 Industrial Technology Research Institute Switching by multistage interconnection of concentrators
US20020048277A1 (en) * 2000-05-01 2002-04-25 Bennett Jon C.R. Packetized data discard
US20020019904A1 (en) * 2000-05-11 2002-02-14 Katz Abraham Yehuda Three-dimensional switch providing packet routing between multiple multimedia buses
US6591285B1 (en) 2000-06-16 2003-07-08 Shuo-Yen Robert Li Running-sum adder networks determined by recursive construction of multi-stage networks
US6526024B1 (en) * 2000-06-30 2003-02-25 Marconi Communications, Inc. Synchronization of asynchronous back-pressure from one destination to multiple sources
US7161938B1 (en) * 2000-07-26 2007-01-09 Infineon Technologies North America Corp. Network switch
DE60119866T2 (de) 2000-09-27 2007-05-10 International Business Machines Corp. Vermittlungseinrichtung und verfahren mit getrennten Ausgangspuffern
EP1198098B1 (en) * 2000-09-27 2006-05-24 International Business Machines Corporation Switching arrangement and method with separated output buffers
US7061868B1 (en) 2000-10-25 2006-06-13 Switchcore, Ab Method for flow control in a switch and a switch controlled thereby
US7236490B2 (en) * 2000-11-17 2007-06-26 Foundry Networks, Inc. Backplane interface adapter
US7356030B2 (en) * 2000-11-17 2008-04-08 Foundry Networks, Inc. Network switch cross point
US7596139B2 (en) 2000-11-17 2009-09-29 Foundry Networks, Inc. Backplane interface adapter with error control and redundant fabric
US6973032B1 (en) * 2000-12-04 2005-12-06 Cisco Technology, Inc. Selective backpressure control for multistage switches
US7130267B1 (en) * 2000-12-29 2006-10-31 Cisco Technology, Inc. System and method for allocating bandwidth in a network node
US6654343B1 (en) * 2001-03-19 2003-11-25 Turin Networks Method and system for switch fabric flow control
US7450510B1 (en) 2001-04-19 2008-11-11 Cisco Technology, Inc. System and method for distributing guaranteed bandwidth among service groups in a network node
US6901052B2 (en) 2001-05-04 2005-05-31 Slt Logic Llc System and method for policing multiple data flows and multi-protocol data flows
US7042848B2 (en) * 2001-05-04 2006-05-09 Slt Logic Llc System and method for hierarchical policing of flows and subflows of a data stream
US6904057B2 (en) * 2001-05-04 2005-06-07 Slt Logic Llc Method and apparatus for providing multi-protocol, multi-stage, real-time frame classification
US6944168B2 (en) * 2001-05-04 2005-09-13 Slt Logic Llc System and method for providing transformation of multi-protocol packets in a data stream
US7609695B2 (en) * 2001-06-15 2009-10-27 Industrial Technology Research Institute Optimizing switching element for minimal latency
US7103059B2 (en) * 2001-06-15 2006-09-05 Industrial Technology Research Institute Scalable 2-stage interconnections
US7151744B2 (en) * 2001-09-21 2006-12-19 Slt Logic Llc Multi-service queuing method and apparatus that provides exhaustive arbitration, load balancing, and support for rapid port failover
US7099275B2 (en) * 2001-09-21 2006-08-29 Slt Logic Llc Programmable multi-service queue scheduler
DE10240634B4 (de) * 2002-03-12 2007-07-19 Minebea Co., Ltd. Hydrodynamisches Lager für einen Spindelmotor
US7468975B1 (en) 2002-05-06 2008-12-23 Foundry Networks, Inc. Flexible method for processing data packets in a network routing system for enhanced efficiency and monitoring capability
US20120155466A1 (en) 2002-05-06 2012-06-21 Ian Edward Davis Method and apparatus for efficiently processing data packets in a computer network
US7187687B1 (en) 2002-05-06 2007-03-06 Foundry Networks, Inc. Pipeline method and system for switching packets
US7292580B2 (en) * 2002-06-10 2007-11-06 Lsi Corporation Method and system for guaranteeing quality of service in a multi-plane cell switch
US7272150B2 (en) * 2002-08-19 2007-09-18 World Wide Packets, Inc. System and method for shaping traffic from a plurality of data streams using hierarchical queuing
US7272149B2 (en) * 2002-08-19 2007-09-18 World Wide Packets, Inc. Bandwidth allocation systems and methods
US7277389B2 (en) * 2002-08-29 2007-10-02 World Wide Packets, Inc. Systems and methods for grouping of bandwidth allocations
US7397762B1 (en) * 2002-09-30 2008-07-08 Nortel Networks Limited System, device and method for scheduling information processing with load-balancing
US7180899B2 (en) * 2002-10-29 2007-02-20 Cisco Technology, Inc. Multi-tiered Virtual Local area Network (VLAN) domain mapping mechanism
US7269180B2 (en) * 2002-11-04 2007-09-11 World Wide Packets, Inc. System and method for prioritizing and queuing traffic
CN1260915C (zh) 2002-11-19 2006-06-21 华为技术有限公司 一种城域网传输设备的流量控制方法
US20040213266A1 (en) * 2003-04-25 2004-10-28 Alcatel Ip Networks, Inc. Network switch fabric configured to weight traffic
US6901072B1 (en) 2003-05-15 2005-05-31 Foundry Networks, Inc. System and method for high speed packet transmission implementing dual transmit and receive pipelines
US7817659B2 (en) 2004-03-26 2010-10-19 Foundry Networks, Llc Method and apparatus for aggregating input data streams
US8730961B1 (en) 2004-04-26 2014-05-20 Foundry Networks, Llc System and method for optimizing router lookup
US7453810B2 (en) * 2004-07-27 2008-11-18 Alcatel Lucent Method and apparatus for closed loop, out-of-band backpressure mechanism
US7657703B1 (en) 2004-10-29 2010-02-02 Foundry Networks, Inc. Double density content addressable memory (CAM) lookup scheme
US7948880B2 (en) * 2004-10-29 2011-05-24 Broadcom Corporation Adaptive dynamic thresholding mechanism for link level flow control scheme
US7559602B2 (en) * 2004-11-24 2009-07-14 Jerry Ward Cooler having an integrated seat
US8448162B2 (en) 2005-12-28 2013-05-21 Foundry Networks, Llc Hitless software upgrades
US7903654B2 (en) 2006-08-22 2011-03-08 Foundry Networks, Llc System and method for ECMP load sharing
US8238255B2 (en) 2006-11-22 2012-08-07 Foundry Networks, Llc Recovering from failures without impact on data traffic in a shared bus architecture
US7978614B2 (en) 2007-01-11 2011-07-12 Foundry Network, LLC Techniques for detecting non-receipt of fault detection protocol packets
EP1953959A1 (en) * 2007-02-01 2008-08-06 British Telecommunications Public Limited Company Data communication
US8037399B2 (en) 2007-07-18 2011-10-11 Foundry Networks, Llc Techniques for segmented CRC design in high speed networks
US8271859B2 (en) 2007-07-18 2012-09-18 Foundry Networks Llc Segmented CRC design in high speed networks
US7869452B1 (en) * 2007-07-19 2011-01-11 Xilinx, Inc. Dataflow FIFO communication buffer using highly-multiported memories
US8149839B1 (en) 2007-09-26 2012-04-03 Foundry Networks, Llc Selection of trunk ports and paths using rotation
HUE058036T2 (hu) 2008-01-08 2022-07-28 Unwired Planet International Ltd Eljárás és elrendezés vezetéknélküli kommunikációs rendszerben
US8612997B2 (en) 2008-01-15 2013-12-17 International Business Machines Corporation Event-driven component integration framework for implementing distributed systems
GB2470675B (en) * 2008-06-09 2011-05-11 Gnodal Ltd Method of data delivery across a network
US7684278B1 (en) 2008-08-26 2010-03-23 Xilinx, Inc. Method and apparatus for implementing FIFOs using time-multiplexed memory in an integrated circuit
US8090901B2 (en) 2009-05-14 2012-01-03 Brocade Communications Systems, Inc. TCAM management approach that minimize movements
US8325733B2 (en) * 2009-09-09 2012-12-04 Exafer Ltd Method and system for layer 2 manipulator and forwarder
US8599850B2 (en) 2009-09-21 2013-12-03 Brocade Communications Systems, Inc. Provisioning single or multistage networks using ethernet service instances (ESIs)
EP2643950A1 (en) * 2010-11-23 2013-10-02 BAE Systems Plc Communication network traffic control element
US8989009B2 (en) * 2011-04-29 2015-03-24 Futurewei Technologies, Inc. Port and priority based flow control mechanism for lossless ethernet
CN109479302B (zh) * 2016-07-07 2020-09-29 松下电器（美国）知识产权公司 用于v2x发送的改进的半持续资源分配行为
EP3535891B1 (en) * 2016-11-07 2020-08-19 Telefonaktiebolaget LM Ericsson (publ) Transmission of guaranteed and non-guaranteed data packets on redundant links
US10601961B2 (en) * 2017-07-12 2020-03-24 Cisco Technology, Inc. Service function chain dynamic classification

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA211258A (en) * 1921-05-03 The P. And M. Co. Rail anchor
JP2655464B2 (ja) * 1992-12-25 1997-09-17 日本電気株式会社 パケット交換方式
US5583861A (en) * 1994-04-28 1996-12-10 Integrated Telecom Technology ATM switching element and method having independently accessible cell memories
JPH08288965A (ja) * 1995-04-18 1996-11-01 Hitachi Ltd スイッチングシステム
US5938749A (en) * 1996-06-03 1999-08-17 Whittaker Communications Inc. Queue measurement apparatus and methodology

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7848341B2 (en) 2001-02-28 2010-12-07 International Business Machines Corporation Switching arrangement and method with separated output buffers
US8644327B2 (en) 2001-02-28 2014-02-04 International Business Machines Corporation Switching arrangement and method with separated output buffers
JP2005539456A (ja) * 2002-09-18 2005-12-22 コリア エレクトロニクス テクノロジ インスティチュート 異機種ネットワーク・プロトコルとマルチメディア・データの統合処理方法及び装置

Also Published As

Publication number Publication date
AU752671B2 (en) 2002-09-26
EP0838972A2 (en) 1998-04-29
EP0838972A3 (en) 1999-04-14
CA2218829A1 (en) 1998-04-23
AU4277397A (en) 1998-04-30
US6067298A (en) 2000-05-23

Similar Documents

Publication Publication Date Title
JPH10126419A (ja) Ａｔｍ交換機システム
JP3123447B2 (ja) Ａｔｍ交換機のスイッチ制御回路
JP3814393B2 (ja) セルスケジューリング方法及びその装置
KR100328642B1 (ko) 패킷흐름제어에관한장치및방법
JP3810907B2 (ja) セルスケジューリング装置
US5583861A (en) ATM switching element and method having independently accessible cell memories
US6822966B2 (en) Allocating buffers for data transmission in a network communication device
US5629928A (en) Dynamic fair queuing to support best effort traffic in an ATM network
EP0817428B1 (en) Traffic shaper with multiply queued virtual paths
EP0706298A2 (en) Dynamic queue length thresholds in a shared memory ATM switch
JPH0846590A (ja) データ伝送システム
JPH10242999A (ja) トラフィック成形装置
JPH10215258A (ja) パケット交換通信システム
JP2001217836A (ja) Ａｔｍセルの配布をスケジューリングする際に使用する重み付きラウンドロビンエンジン
US20030002517A1 (en) Communications apparatus and communications control method
US6947380B1 (en) Guaranteed bandwidth mechanism for a terabit multiservice switch
JP2002543740A (ja) Ａｔｍネットワークのトラフィックを管理する方法および装置
CA2365688A1 (en) System and method for providing gaps at ingress to a network element
US6985489B2 (en) ATM switch
JP2874713B2 (ja) Ａｔｍ交換機システムおよびそのトラヒック制御方法
JP3454230B2 (ja) Ａｔｍ交換機のスイッチ制御回路
JP2002247081A (ja) バッファ管理方法およびａｔｍ交換機
KR0151917B1 (ko) 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치
JP3649981B2 (ja) 通信装置およびシェーピング処理方法
KR100198442B1 (ko) 에이. 티. 엠 교환시스템에서 셀 점유 상태에 의한 셀 서비스 비율을 제어하는 우선순위 제어방법