JPH10125653A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10125653A JPH10125653A JP8274373A JP27437396A JPH10125653A JP H10125653 A JPH10125653 A JP H10125653A JP 8274373 A JP8274373 A JP 8274373A JP 27437396 A JP27437396 A JP 27437396A JP H10125653 A JPH10125653 A JP H10125653A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor substrate
- groove
- depth
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 半導体基板に形成される溝又は孔の深さを所
望の深さとし、素子間の特性のばらつきが少なく、優れ
た特性を有する半導体装置を製造できる半導体装置の製
造方法を提供する。 【解決手段】 半導体基板1に対し角度θの傾斜面を有
する溝5bが形成される条件で異方性エッチングを施
す。このとき、形成すべき溝5bの深さdに応じてレジ
スト膜3の開口部の開口幅Lを決定する。また、所望の
深さdが得られるようにエッチング条件(例えばH2 ガ
ス及びArガスの流量)を変化させる。
望の深さとし、素子間の特性のばらつきが少なく、優れ
た特性を有する半導体装置を製造できる半導体装置の製
造方法を提供する。 【解決手段】 半導体基板1に対し角度θの傾斜面を有
する溝5bが形成される条件で異方性エッチングを施
す。このとき、形成すべき溝5bの深さdに応じてレジ
スト膜3の開口部の開口幅Lを決定する。また、所望の
深さdが得られるようにエッチング条件(例えばH2 ガ
ス及びArガスの流量)を変化させる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体基板に素子
形成用の溝若しくは素子分離用の溝が設けられた半導体
装置、又は基板上の絶縁膜にコンタクト孔が設けられた
半導体装置の製造方法に関し、特にHgCdTe、Hg
ZnTe、InSb及びPbSnTe等の化合物半導体
基板を用いて赤外線検知器等のデバイスを製造するのに
好適な半導体装置の製造方法に関する。
形成用の溝若しくは素子分離用の溝が設けられた半導体
装置、又は基板上の絶縁膜にコンタクト孔が設けられた
半導体装置の製造方法に関し、特にHgCdTe、Hg
ZnTe、InSb及びPbSnTe等の化合物半導体
基板を用いて赤外線検知器等のデバイスを製造するのに
好適な半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置を製造する際には、種々の工
程においてエッチング技術が使用されている。例えば、
半導体基板の表面を複数の素子領域に分離するために、
エッチングにより各素子領域の間に溝を形成している。
また、半導体基板をエッチングして溝を形成し、この溝
を導電材料により埋め込んでキャパシタ等の素子を形成
することもある。更に、基板上の絶縁膜にコンタクト孔
を形成する際にもエッチング技術が使用されている。
程においてエッチング技術が使用されている。例えば、
半導体基板の表面を複数の素子領域に分離するために、
エッチングにより各素子領域の間に溝を形成している。
また、半導体基板をエッチングして溝を形成し、この溝
を導電材料により埋め込んでキャパシタ等の素子を形成
することもある。更に、基板上の絶縁膜にコンタクト孔
を形成する際にもエッチング技術が使用されている。
【0003】これらのエッチング工程では、いずれも半
導体基板の上又は絶縁膜の上に所定のパターンでフォト
レジスト又は金属マスクを形成し、エッチング液を使用
するウェットエッチングや、エッチングガス又はプラズ
マ等を使用するドライエッチングにより前記半導体基板
又は絶縁膜をエッチングしている。
導体基板の上又は絶縁膜の上に所定のパターンでフォト
レジスト又は金属マスクを形成し、エッチング液を使用
するウェットエッチングや、エッチングガス又はプラズ
マ等を使用するドライエッチングにより前記半導体基板
又は絶縁膜をエッチングしている。
【0004】
【発明が解決しようとする課題】ところで、従来は、エ
ッチングにより形成する溝又は孔の深さをエッチング時
間で制御している。例えば、図6は、半導体基板に形成
されたキャパシタを示す断面図である。この種のキャパ
シタは、エッチング技術を使用して半導体基板31に溝
31aを形成し、基板31の表面上及び溝31aの壁面
上に絶縁膜32を形成した後、溝31a内に導電材料を
埋め込むことにより電極33を形成して製造される。こ
の図6に示すように深さが異なる複数の溝31aを形成
する場合に、従来は、溝31aの深さに応じてエッチン
グを複数回実施する必要がある。このため、従来の半導
体装置の製造方法では必然的に工程数が多くなる。
ッチングにより形成する溝又は孔の深さをエッチング時
間で制御している。例えば、図6は、半導体基板に形成
されたキャパシタを示す断面図である。この種のキャパ
シタは、エッチング技術を使用して半導体基板31に溝
31aを形成し、基板31の表面上及び溝31aの壁面
上に絶縁膜32を形成した後、溝31a内に導電材料を
埋め込むことにより電極33を形成して製造される。こ
の図6に示すように深さが異なる複数の溝31aを形成
する場合に、従来は、溝31aの深さに応じてエッチン
グを複数回実施する必要がある。このため、従来の半導
体装置の製造方法では必然的に工程数が多くなる。
【0005】また、従来の方法では、エッチング速度が
温度等により変化するため、所望の深さの溝を形成する
ことが難しい。更に、面内ばらつきによって溝毎にエッ
チング速度が異なることもあり、溝の深さを精密に制御
することが難しい。このため、従来方法では、キャパシ
タ容量に比較的大きなばらつきが発生し、所望の素子特
性が得られないことがある。
温度等により変化するため、所望の深さの溝を形成する
ことが難しい。更に、面内ばらつきによって溝毎にエッ
チング速度が異なることもあり、溝の深さを精密に制御
することが難しい。このため、従来方法では、キャパシ
タ容量に比較的大きなばらつきが発生し、所望の素子特
性が得られないことがある。
【0006】また、例えば半導体基板上の絶縁膜にコン
タクト孔を形成する際に、半導体基板や絶縁膜の材質に
よっては、エッチング選択比(絶縁膜のエッチング速度
と半導体基板のエッチング速度との比)が1よりも小さ
い条件でエッチングしなければならないことがある。例
えば、II-VI 族化合物半導体基板を使用した赤外線検知
器等のような半導体装置においては、基板上に形成され
る保護膜(絶縁膜)よりも半導体基板のほうがエッチン
グされやすく、エッチング選択比は1よりも小さくな
る。この場合、絶縁膜にコンタクト孔を形成しようとす
ると、半導体基板もエッチング(オーバーエッチング)
されて孔が形成される。基板に形成される孔の深さを小
さくするためにエッチング時間を制御する必要がある
が、温度等が変化するとエッチング速度が変化するの
で、エッチング時間を精密に制御しても基板に形成され
る孔の深さを一定にすることは困難である。
タクト孔を形成する際に、半導体基板や絶縁膜の材質に
よっては、エッチング選択比(絶縁膜のエッチング速度
と半導体基板のエッチング速度との比)が1よりも小さ
い条件でエッチングしなければならないことがある。例
えば、II-VI 族化合物半導体基板を使用した赤外線検知
器等のような半導体装置においては、基板上に形成され
る保護膜(絶縁膜)よりも半導体基板のほうがエッチン
グされやすく、エッチング選択比は1よりも小さくな
る。この場合、絶縁膜にコンタクト孔を形成しようとす
ると、半導体基板もエッチング(オーバーエッチング)
されて孔が形成される。基板に形成される孔の深さを小
さくするためにエッチング時間を制御する必要がある
が、温度等が変化するとエッチング速度が変化するの
で、エッチング時間を精密に制御しても基板に形成され
る孔の深さを一定にすることは困難である。
【0007】本発明の目的は、半導体基板に形成される
溝又は孔の深さを所望の深さとし、素子間の特性のばら
つきが少なく、優れた特性を有する半導体装置を製造で
きる半導体装置の製造方法を提供することである。
溝又は孔の深さを所望の深さとし、素子間の特性のばら
つきが少なく、優れた特性を有する半導体装置を製造で
きる半導体装置の製造方法を提供することである。
【0008】
【課題を解決するための手段】上記した課題は、半導体
基板上に開口部を有するエッチングマスクを形成する工
程と、異方性エッチングを施して前記半導体基板に断面
が逆三角形状の溝を形成する工程とを有する半導体装置
の製造方法であって、前記開口部の開口幅を形成する前
記溝の深さに応じて決定することを特徴とする半導体装
置の製造方法により解決する。
基板上に開口部を有するエッチングマスクを形成する工
程と、異方性エッチングを施して前記半導体基板に断面
が逆三角形状の溝を形成する工程とを有する半導体装置
の製造方法であって、前記開口部の開口幅を形成する前
記溝の深さに応じて決定することを特徴とする半導体装
置の製造方法により解決する。
【0009】また、上記した課題は、半導体基板上に開
口部を有するエッチングマスクを形成する工程と、異方
性エッチングを施して前記半導体基板に断面が逆三角形
状の溝を形成する工程とを有する半導体装置の製造方法
であって、前記異方性エッチングの条件を制御し前記溝
の側壁面の角度を調整することにより前記溝の深さを制
御することを特徴とする半導体装置の製造方法により解
決する。
口部を有するエッチングマスクを形成する工程と、異方
性エッチングを施して前記半導体基板に断面が逆三角形
状の溝を形成する工程とを有する半導体装置の製造方法
であって、前記異方性エッチングの条件を制御し前記溝
の側壁面の角度を調整することにより前記溝の深さを制
御することを特徴とする半導体装置の製造方法により解
決する。
【0010】更に、上記した課題は、半導体基板上の絶
縁膜の上に開口部を有するエッチングマスクを形成する
工程と、異方性エッチングを施して前記絶縁膜に貫通孔
を形成すると共に、前記半導体基板に断面が逆三角形状
の孔を形成する工程とを有する半導体装置の製造方法で
あって、前記開口部の開口幅を、前記基板に形成する前
記孔の深さに応じて決定することを特徴とする半導体装
置の製造方法により解決する。
縁膜の上に開口部を有するエッチングマスクを形成する
工程と、異方性エッチングを施して前記絶縁膜に貫通孔
を形成すると共に、前記半導体基板に断面が逆三角形状
の孔を形成する工程とを有する半導体装置の製造方法で
あって、前記開口部の開口幅を、前記基板に形成する前
記孔の深さに応じて決定することを特徴とする半導体装
置の製造方法により解決する。
【0011】更にまた、上記した課題は、半導体基板上
の絶縁膜の上に開口部を有するエッチングマスクを形成
する工程と、異方性エッチングを施して前記絶縁膜に貫
通孔を形成すると共に、前記半導体基板に断面が逆三角
形状の孔を形成する工程とを有する半導体装置の製造方
法であって、前記異方性エッチングの条件を制御して前
記基板の前記孔の側壁面の角度を調整することにより前
記基板の前記孔の深さを制御することを特徴とする半導
体装置の製造方法により解決する。
の絶縁膜の上に開口部を有するエッチングマスクを形成
する工程と、異方性エッチングを施して前記絶縁膜に貫
通孔を形成すると共に、前記半導体基板に断面が逆三角
形状の孔を形成する工程とを有する半導体装置の製造方
法であって、前記異方性エッチングの条件を制御して前
記基板の前記孔の側壁面の角度を調整することにより前
記基板の前記孔の深さを制御することを特徴とする半導
体装置の製造方法により解決する。
【0012】以下、本発明の作用について説明する。本
発明においては、異方性エッチングにより基板表面に対
し傾斜した面を有する溝又は孔が形成されることを積極
的に利用して、溝又は孔の深さを制御する。図1(a)
〜図1(c)は本発明の原理を示す図である。例えば、
図1(a)に示すように、半導体基板1上の絶縁膜2の
上に開口部3aを有するエッチングマスク3を形成し、
異方性エッチングを施す。そうすると、図1(b)に示
すように、基板1の表面に対し斜めにエッチングが進行
して、基板表面に対し傾斜した面(以下、テーパ面とい
う)と基板表面に対し平行な溝底面とを有する溝5aが
形成される。更にエッチングが進行すると、図1(c)
に示すように、テーパ面が下方に延びて溝底面が消失
し、断面が逆三角形状の溝5bが得られる。そして、そ
れ以上は時間が経過しても殆どエッチングが進行せず、
溝5bの深さは殆ど変化しない。この場合、溝5bの深
さdはテーパ面の傾き角度(以下、テーパ角という)と
開口部3aの開口幅Lとにより決定される。すなわち、
溝5bの深さdは、下記(1)式で示す値となる。 d=(Ltan θ)/2 …(1) なお、テーパ角θは、半導体基板1の表面の面方位と、
使用するエッチング液又はエッチングガスにより決ま
る。
発明においては、異方性エッチングにより基板表面に対
し傾斜した面を有する溝又は孔が形成されることを積極
的に利用して、溝又は孔の深さを制御する。図1(a)
〜図1(c)は本発明の原理を示す図である。例えば、
図1(a)に示すように、半導体基板1上の絶縁膜2の
上に開口部3aを有するエッチングマスク3を形成し、
異方性エッチングを施す。そうすると、図1(b)に示
すように、基板1の表面に対し斜めにエッチングが進行
して、基板表面に対し傾斜した面(以下、テーパ面とい
う)と基板表面に対し平行な溝底面とを有する溝5aが
形成される。更にエッチングが進行すると、図1(c)
に示すように、テーパ面が下方に延びて溝底面が消失
し、断面が逆三角形状の溝5bが得られる。そして、そ
れ以上は時間が経過しても殆どエッチングが進行せず、
溝5bの深さは殆ど変化しない。この場合、溝5bの深
さdはテーパ面の傾き角度(以下、テーパ角という)と
開口部3aの開口幅Lとにより決定される。すなわち、
溝5bの深さdは、下記(1)式で示す値となる。 d=(Ltan θ)/2 …(1) なお、テーパ角θは、半導体基板1の表面の面方位と、
使用するエッチング液又はエッチングガスにより決ま
る。
【0013】本発明においては、例えば半導体基板に深
さが異なる複数の溝を形成する場合に、開口幅が異なる
複数の開口部を有するエッチングマスクを形成する。そ
の後、十分な時間だけ異方性エッチングを施すと、断面
が逆三角形状の複数の溝が形成され、各溝は開口部の開
口幅により決定される深さとなる。すなわち、本発明に
より、深さが異なる複数の溝を1回のエッチングにより
形成することができる。しかも、開口部の開口幅を制御
することにより、各溝の深さを精密に制御することがで
きる。
さが異なる複数の溝を形成する場合に、開口幅が異なる
複数の開口部を有するエッチングマスクを形成する。そ
の後、十分な時間だけ異方性エッチングを施すと、断面
が逆三角形状の複数の溝が形成され、各溝は開口部の開
口幅により決定される深さとなる。すなわち、本発明に
より、深さが異なる複数の溝を1回のエッチングにより
形成することができる。しかも、開口部の開口幅を制御
することにより、各溝の深さを精密に制御することがで
きる。
【0014】また、所望の深さの溝又は孔を形成する場
合も、前述の(1)式によりマスクの開口幅を決定して
異方性エッチングすれば、溝又は孔の深さがエッチング
時間やエッチング時の温度等に影響されず、所望の深さ
の溝又は孔を形成することができる。また、本願の他の
発明においては、エッチング液又はエッチングガスの組
成を調整することによりテーパ角θを変化させ、溝又は
孔の深さを調整する。すなわち、所望の深さに応じて開
口部の開口幅を調整するだけでなく、エッチング液又は
エッチングガスの組成を調整することにより、溝又は孔
の深さを制御する。これにより、エッチングマスクの開
口部の開口幅が狭くても深い溝又は孔を形成することが
できる。この場合も、エッチング時間や温度に影響され
ず、所望の深さの溝又は孔を形成することができる。
合も、前述の(1)式によりマスクの開口幅を決定して
異方性エッチングすれば、溝又は孔の深さがエッチング
時間やエッチング時の温度等に影響されず、所望の深さ
の溝又は孔を形成することができる。また、本願の他の
発明においては、エッチング液又はエッチングガスの組
成を調整することによりテーパ角θを変化させ、溝又は
孔の深さを調整する。すなわち、所望の深さに応じて開
口部の開口幅を調整するだけでなく、エッチング液又は
エッチングガスの組成を調整することにより、溝又は孔
の深さを制御する。これにより、エッチングマスクの開
口部の開口幅が狭くても深い溝又は孔を形成することが
できる。この場合も、エッチング時間や温度に影響され
ず、所望の深さの溝又は孔を形成することができる。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 (第1の実施の形態)半導体基板に深さが異なる複数の
溝を形成する場合に本発明を適用した第1の実施の形態
について、図2及び図3を参照して説明する。
て、添付の図面を参照して説明する。 (第1の実施の形態)半導体基板に深さが異なる複数の
溝を形成する場合に本発明を適用した第1の実施の形態
について、図2及び図3を参照して説明する。
【0016】まず、エッチングガスの組成と、エッチン
グにより形成されるテーパ面の角度との関係を調べた結
果について説明する。ECR(Electron Cyclotron Res
onance:電子サイクロトロン共鳴)プラズマエッチング
装置を使用し、このエッチング装置のチャンバ内にエッ
チングガスとしてArガス及びH2 ガスを供給して、マ
イクロ波パワーが150W、バイアスRFパワーが50
Wの条件で表面の面方位が(100)のHgCdTe化
合物半導体基板をエッチングした。このとき、H2 ガス
の流量を10sccmに設定し、Arガスの流量を変化
させて、半導体基板に形成される溝のテーパ角θを調べ
た。
グにより形成されるテーパ面の角度との関係を調べた結
果について説明する。ECR(Electron Cyclotron Res
onance:電子サイクロトロン共鳴)プラズマエッチング
装置を使用し、このエッチング装置のチャンバ内にエッ
チングガスとしてArガス及びH2 ガスを供給して、マ
イクロ波パワーが150W、バイアスRFパワーが50
Wの条件で表面の面方位が(100)のHgCdTe化
合物半導体基板をエッチングした。このとき、H2 ガス
の流量を10sccmに設定し、Arガスの流量を変化
させて、半導体基板に形成される溝のテーパ角θを調べ
た。
【0017】図2は、横軸にArガスの流量をとり、縦
軸にテーパ角θをとって、両者の関係を示す図である。
この図2から明らかなように、エッチングガスの組成を
変化させることにより、エッチングにより形成される溝
のテーパ角θを変化させることができる。図3(a),
(b)は第1の実施の形態の半導体装置の製造方法を工
程順に示す断面図である。
軸にテーパ角θをとって、両者の関係を示す図である。
この図2から明らかなように、エッチングガスの組成を
変化させることにより、エッチングにより形成される溝
のテーパ角θを変化させることができる。図3(a),
(b)は第1の実施の形態の半導体装置の製造方法を工
程順に示す断面図である。
【0018】まず、図3(a)に示すように、表面の面
方位が(100)のHgCdTe化合物半導体基板11
上にレジスト膜12を形成し、露光及び現像工程を経
て、レジスト膜12に複数の開口部12aを形成する。
これらの開口部12aの開口幅は、形成すべき溝の深さ
に応じた幅とする。例えば、テーパ角θが75°となる
条件でエッチングを行い、深さが1μm、2μm及び3
μmの溝を形成するとする。前述の(1)式を使用し
て、これらの溝を形成するための開口部12aの開口幅
を計算すると、約1.9μm、3.7μm及び5.6μ
mにすればよいことがわかる。
方位が(100)のHgCdTe化合物半導体基板11
上にレジスト膜12を形成し、露光及び現像工程を経
て、レジスト膜12に複数の開口部12aを形成する。
これらの開口部12aの開口幅は、形成すべき溝の深さ
に応じた幅とする。例えば、テーパ角θが75°となる
条件でエッチングを行い、深さが1μm、2μm及び3
μmの溝を形成するとする。前述の(1)式を使用し
て、これらの溝を形成するための開口部12aの開口幅
を計算すると、約1.9μm、3.7μm及び5.6μ
mにすればよいことがわかる。
【0019】次に、ECRプラズマエッチング装置を使
用し、エッチングガスとしてArガス及びH2 ガスを流
して、レジスト膜12の開口部12aから露出した部分
の半導体基板11を異方性エッチングする。この場合
に、Arガス及びH2 ガスの流量は、図2を使用し、テ
ーパ角θが75°となるように決定する。そうすると、
エッチングが進行するのに伴って、半導体基板11には
テーパ面を有する溝が形成され、十分な時間経過する
と、図3(b)に示すように断面が逆三角形状の溝11
aが形成される。溝11aが逆三角形状になると、それ
以上エッチングを続行してても溝11aの深さは殆ど変
化しない。このようにして、深さが1μm、2μm及び
3μmと異なる複数の溝11aを1回のエッチングによ
り形成することができる。
用し、エッチングガスとしてArガス及びH2 ガスを流
して、レジスト膜12の開口部12aから露出した部分
の半導体基板11を異方性エッチングする。この場合
に、Arガス及びH2 ガスの流量は、図2を使用し、テ
ーパ角θが75°となるように決定する。そうすると、
エッチングが進行するのに伴って、半導体基板11には
テーパ面を有する溝が形成され、十分な時間経過する
と、図3(b)に示すように断面が逆三角形状の溝11
aが形成される。溝11aが逆三角形状になると、それ
以上エッチングを続行してても溝11aの深さは殆ど変
化しない。このようにして、深さが1μm、2μm及び
3μmと異なる複数の溝11aを1回のエッチングによ
り形成することができる。
【0020】このように、本実施の形態においては、レ
ジスト膜12に形成する開口部12aの開口幅を調整す
ることにより、深さが異なる複数の溝11aを1回のエ
ッチング工程で形成することができる。これにより、溝
の深さ毎にエッチングを行なう従来の方法に比べて半導
体装置の製造工程を短縮することができる。また、逆三
角形状の溝が形成されるとそれ以上エッチングが進行し
ないので、溝の深さを高精度で制御することができると
いう利点もある。
ジスト膜12に形成する開口部12aの開口幅を調整す
ることにより、深さが異なる複数の溝11aを1回のエ
ッチング工程で形成することができる。これにより、溝
の深さ毎にエッチングを行なう従来の方法に比べて半導
体装置の製造工程を短縮することができる。また、逆三
角形状の溝が形成されるとそれ以上エッチングが進行し
ないので、溝の深さを高精度で制御することができると
いう利点もある。
【0021】(第2の実施の形態)図4(a),(b)
は本発明の第2の実施の形態の半導体装置の製造方法を
工程順に示す断面図である。なお、本実施の形態は、本
発明を赤外線検知器の半導体受光素子アレイの素子分離
溝の形成に適用したものである。まず、図4(a)に示
すように、HgCdTeからなり、ドーズ量が1×10
16cm-3のp型化合物半導体基板21を用意する。そし
て、この半導体基板21に、エネルギーが150ke
V、1×1013cm-2の条件でB+ (ホウ素イオン)を
イオン注入し、その後アニール処理して、幅d1 が約4
0μm、深さd2 が3〜4μm、ドーズ量が1×1018
cm-3の複数の高濃度不純物領域22を、一方向に沿っ
て約10μmの間隔d3 毎に形成する。この高濃度不純
物領域22とp型半導体基板21との界面のpn+ 接合
部で基板21の下面側から入射した赤外線が電気信号に
変換される。すなわち、各高濃度不純物領域22によ
り、それぞれ赤外線検出素子が構成される。
は本発明の第2の実施の形態の半導体装置の製造方法を
工程順に示す断面図である。なお、本実施の形態は、本
発明を赤外線検知器の半導体受光素子アレイの素子分離
溝の形成に適用したものである。まず、図4(a)に示
すように、HgCdTeからなり、ドーズ量が1×10
16cm-3のp型化合物半導体基板21を用意する。そし
て、この半導体基板21に、エネルギーが150ke
V、1×1013cm-2の条件でB+ (ホウ素イオン)を
イオン注入し、その後アニール処理して、幅d1 が約4
0μm、深さd2 が3〜4μm、ドーズ量が1×1018
cm-3の複数の高濃度不純物領域22を、一方向に沿っ
て約10μmの間隔d3 毎に形成する。この高濃度不純
物領域22とp型半導体基板21との界面のpn+ 接合
部で基板21の下面側から入射した赤外線が電気信号に
変換される。すなわち、各高濃度不純物領域22によ
り、それぞれ赤外線検出素子が構成される。
【0022】その後、半導体基板21上にレジスト膜2
3を形成し、このレジスト膜23の各高濃度不純物領域
22の間の領域に、幅d4 が約1μmの開口部22aを
形成する。次に、図4(b)に示すように、ECRプラ
ズマエッチング装置を使用し、Arガス及びH2 ガスを
供給して、化合物半導体基板21を異方性エッチングす
る。このとき、H2 ガスの流量を10sccm、Arガ
スの流量を1sccmとし、マイクロ波パワーを150
W、基板バイアスRFパワーを50Wとする。この条件
では、HgCdTe化合物半導体基板21に対するエッ
チングレートは50〜100nm/分である。これによ
り、化合物半導体基板21にテーパ面を有する溝が形成
される。この溝のテーパ角θは約85°(図2参照)で
あり、約5.7μmの深さまでエッチングされた時点で
基板表面に平行な底面が消失して、逆三角形状の溝21
aが形成される。そして、それ以上時間をかけても殆ど
エッチングは進行しない。このように、基板表面に平行
な底面が消失した時点でエッチングを終了する。これら
の溝21aにより、各赤外線検出素子が素子分離され
る。
3を形成し、このレジスト膜23の各高濃度不純物領域
22の間の領域に、幅d4 が約1μmの開口部22aを
形成する。次に、図4(b)に示すように、ECRプラ
ズマエッチング装置を使用し、Arガス及びH2 ガスを
供給して、化合物半導体基板21を異方性エッチングす
る。このとき、H2 ガスの流量を10sccm、Arガ
スの流量を1sccmとし、マイクロ波パワーを150
W、基板バイアスRFパワーを50Wとする。この条件
では、HgCdTe化合物半導体基板21に対するエッ
チングレートは50〜100nm/分である。これによ
り、化合物半導体基板21にテーパ面を有する溝が形成
される。この溝のテーパ角θは約85°(図2参照)で
あり、約5.7μmの深さまでエッチングされた時点で
基板表面に平行な底面が消失して、逆三角形状の溝21
aが形成される。そして、それ以上時間をかけても殆ど
エッチングは進行しない。このように、基板表面に平行
な底面が消失した時点でエッチングを終了する。これら
の溝21aにより、各赤外線検出素子が素子分離され
る。
【0023】複数の赤外線検出素子を直線状又は平面状
に配列させてなる赤外線検知器の場合、高集積化の観点
から各不純物領域22の間隔は狭いことが好ましい。ま
た、溝21aの深さが不純物領域22の深さに比べて十
分深くないと、赤外線検出素子に発生したキャリアが隣
の素子に移動してしまうためクロストークが起こる。本
実施の形態においては、エッチングガス中のArの量を
制御することにより、溝21aのテーパ面の角度をほぼ
垂直にすることができると共に、溝深さを一定にするこ
とができるので、クロストークを抑えた高集積化された
赤外線検出器を製造できる。
に配列させてなる赤外線検知器の場合、高集積化の観点
から各不純物領域22の間隔は狭いことが好ましい。ま
た、溝21aの深さが不純物領域22の深さに比べて十
分深くないと、赤外線検出素子に発生したキャリアが隣
の素子に移動してしまうためクロストークが起こる。本
実施の形態においては、エッチングガス中のArの量を
制御することにより、溝21aのテーパ面の角度をほぼ
垂直にすることができると共に、溝深さを一定にするこ
とができるので、クロストークを抑えた高集積化された
赤外線検出器を製造できる。
【0024】なお、上述の実施の形態においては、複数
の赤外線検出素子が一方向に沿って配列されている場合
について説明したが、赤外線検出素子が平面上に配列し
ていてもよい。また、基板21としては、上述のHgC
dTe以外にも、HgZnTe、InSb及びPbSn
Te等からなる半導体基板を使用できる。 (第3の実施の形態)図5(a),(b)は本発明の第
3の実施の形態の半導体装置の製造方法を工程順に示す
断面図である。なお、本実施の形態は、本発明を赤外線
検知器の高濃度不純物領域22に接続するコンタクト孔
の形成に適用したものである。
の赤外線検出素子が一方向に沿って配列されている場合
について説明したが、赤外線検出素子が平面上に配列し
ていてもよい。また、基板21としては、上述のHgC
dTe以外にも、HgZnTe、InSb及びPbSn
Te等からなる半導体基板を使用できる。 (第3の実施の形態)図5(a),(b)は本発明の第
3の実施の形態の半導体装置の製造方法を工程順に示す
断面図である。なお、本実施の形態は、本発明を赤外線
検知器の高濃度不純物領域22に接続するコンタクト孔
の形成に適用したものである。
【0025】まず、図5(a)に示すように、第2の実
施の形態と同様にして、ドーズ量が1×1016cm-3の
p型HgCdTe化合物半導体基板21に、幅が約40
μm、深さが約3〜4μmの複数の高濃度不純物拡散領
域22を一方向に沿って約10μmの間隔をおいて形成
する。その後、半導体基板21の上に、表面保護膜とし
てZnS膜25を約300nmの厚さに形成する。そし
て、このZnS膜25の上にレジスト膜26を形成し、
高濃度不純物拡散領域22の上方のレジスト膜26の部
分に直径d5 が約1μmの開口部26aを形成する。
施の形態と同様にして、ドーズ量が1×1016cm-3の
p型HgCdTe化合物半導体基板21に、幅が約40
μm、深さが約3〜4μmの複数の高濃度不純物拡散領
域22を一方向に沿って約10μmの間隔をおいて形成
する。その後、半導体基板21の上に、表面保護膜とし
てZnS膜25を約300nmの厚さに形成する。そし
て、このZnS膜25の上にレジスト膜26を形成し、
高濃度不純物拡散領域22の上方のレジスト膜26の部
分に直径d5 が約1μmの開口部26aを形成する。
【0026】次に、ECRプラズマエッチング装置を使
用して、Arガス及びH2 ガスを用いてZnS膜25及
び高濃度不純物領域22を異方性エッチングして、図5
(b)に示すように、ZnS膜25に貫通孔(コンタク
ト孔)25aを形成すると共に、基板21に断面形状が
逆三角形状の孔22aを形成する。この場合、孔22a
のテーパ角θが73°となるようにH2 ガス流量及びA
rガス流量を調節する。例えば、図2を使用してテーパ
角θが73°となる条件を求め、H2 ガス流量を10s
ccm、Arガス流量を10sccmとする。これによ
り、半導体基板21の高濃度不純物領域22には深さd
6 が約1.6μmの断面が逆三角形状の孔22aが形成
される。その後、レジスト膜26を除去し、孔22aを
埋め込むようにして全面に導電膜(図示せず)を形成す
る。そして、この導電膜をパターニングして、配線(図
示せず)を形成する。このようにして、赤外線検出素子
が一方向に配列した赤外線検出器を製造できる。
用して、Arガス及びH2 ガスを用いてZnS膜25及
び高濃度不純物領域22を異方性エッチングして、図5
(b)に示すように、ZnS膜25に貫通孔(コンタク
ト孔)25aを形成すると共に、基板21に断面形状が
逆三角形状の孔22aを形成する。この場合、孔22a
のテーパ角θが73°となるようにH2 ガス流量及びA
rガス流量を調節する。例えば、図2を使用してテーパ
角θが73°となる条件を求め、H2 ガス流量を10s
ccm、Arガス流量を10sccmとする。これによ
り、半導体基板21の高濃度不純物領域22には深さd
6 が約1.6μmの断面が逆三角形状の孔22aが形成
される。その後、レジスト膜26を除去し、孔22aを
埋め込むようにして全面に導電膜(図示せず)を形成す
る。そして、この導電膜をパターニングして、配線(図
示せず)を形成する。このようにして、赤外線検出素子
が一方向に配列した赤外線検出器を製造できる。
【0027】ところで、前述のAr及びH2 ガスによる
ZnS膜26のエッチングレートは10〜15nm/分
であり、HgCdTe化合物半導体基板21のエッチン
グレートは50〜100nm/分であるので、エッチン
グ選択比は1/10〜1/3と1以下である。このた
め、従来方法のようにエッチング方向が垂直になるよう
な条件でエッチングを行なうと、僅かなオーバーエッチ
ング時間で基板22が深くエッチングされたり、基板2
1に対するエッチング深さの面内ばらつきが発生する。
しかし、本実施の形態では、上述のように、レジスト開
口部の開口径とエッチングガスの流量とを調整すること
により、溝22aの深さが約1.6μm以上になること
を防止できるので、各溝の深さが均一になり、赤外線検
出素子の特性が均一になるという効果が得られる。
ZnS膜26のエッチングレートは10〜15nm/分
であり、HgCdTe化合物半導体基板21のエッチン
グレートは50〜100nm/分であるので、エッチン
グ選択比は1/10〜1/3と1以下である。このた
め、従来方法のようにエッチング方向が垂直になるよう
な条件でエッチングを行なうと、僅かなオーバーエッチ
ング時間で基板22が深くエッチングされたり、基板2
1に対するエッチング深さの面内ばらつきが発生する。
しかし、本実施の形態では、上述のように、レジスト開
口部の開口径とエッチングガスの流量とを調整すること
により、溝22aの深さが約1.6μm以上になること
を防止できるので、各溝の深さが均一になり、赤外線検
出素子の特性が均一になるという効果が得られる。
【0028】
【発明の効果】以上説明したように、本発明によれば、
形成する溝又は孔の深さに応じてエッチングマスクの開
口部の開口幅又はエッチング条件を決定し、異方性エッ
チングにより半導体基板に溝又は孔を形成するので、溝
又は孔の深さを確実に所望の深さにすることができる。
また、本発明によれば、深さが異なる複数の溝を同時に
形成することができて、工程数を減少することができ
る。更に、本発明によれば、溝又は孔が逆三角形状にな
るとそれ以上エッチングが進行しないので、所望の深さ
の溝又は孔を容易に形成できると共に、製品の品質のば
らつきを低減できるという効果を奏する。
形成する溝又は孔の深さに応じてエッチングマスクの開
口部の開口幅又はエッチング条件を決定し、異方性エッ
チングにより半導体基板に溝又は孔を形成するので、溝
又は孔の深さを確実に所望の深さにすることができる。
また、本発明によれば、深さが異なる複数の溝を同時に
形成することができて、工程数を減少することができ
る。更に、本発明によれば、溝又は孔が逆三角形状にな
るとそれ以上エッチングが進行しないので、所望の深さ
の溝又は孔を容易に形成できると共に、製品の品質のば
らつきを低減できるという効果を奏する。
【0029】これにより、本発明によれば、優れた特性
を有し、且つ特性のばらつきが少ない赤外線検知器等の
半導体装置を容易に製造することができるという効果を
奏する。
を有し、且つ特性のばらつきが少ない赤外線検知器等の
半導体装置を容易に製造することができるという効果を
奏する。
【図1】本発明の原理を示す断面図である。
【図2】H2 ガス及びArガスの流量によるテーパ角θ
の変化を示す図である。
の変化を示す図である。
【図3】本発明の第1の実施の形態の半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図4】本発明の第2の実施の形態の半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図5】本発明の第3の実施の形態の半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図6】従来の半導体装置の製造方法により形成したキ
ャパシタを示す断面図である。
ャパシタを示す断面図である。
1,11,21 半導体基板 2 絶縁膜 3 エッチングマスク 3a,12a,22a,26a 開口部 5a,11a 溝 12 レジスト膜 22 高濃度不純物領域 22a 孔 25 ZnS膜 26 レジスト膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 康治 神奈川県川崎市中原区上小田中4丁目1番 1号 富 士通株式会社内 (72)発明者 須藤 元 神奈川県川崎市中原区上小田中4丁目1番 1号 富 士通株式会社内
Claims (6)
- 【請求項1】 半導体基板上に開口部を有するエッチン
グマスクを形成する工程と、異方性エッチングを施して
前記半導体基板に断面が逆三角形状の溝を形成する工程
とを有する半導体装置の製造方法であって、 前記開口部の開口幅を、形成する前記溝の深さに応じて
決定することを特徴とする半導体装置の製造方法。 - 【請求項2】 半導体基板上に開口部を有するエッチン
グマスクを形成する工程と、異方性エッチングを施して
前記半導体基板に断面が逆三角形状の溝を形成する工程
とを有する半導体装置の製造方法であって、 前記異方性エッチングの条件を制御し前記溝の側壁面の
角度を調整することにより前記溝の深さを制御すること
を特徴とする半導体装置の製造方法。 - 【請求項3】 半導体基板上の絶縁膜の上に開口部を有
するエッチングマスクを形成する工程と、異方性エッチ
ングを施して前記絶縁膜に貫通孔を形成すると共に、前
記半導体基板に断面が逆三角形状の孔を形成する工程と
を有する半導体装置の製造方法であって、 前記開口部の開口幅を、前記基板に形成する前記孔の深
さに応じて決定することを特徴とする半導体装置の製造
方法。 - 【請求項4】 半導体基板上の絶縁膜の上に開口部を有
するエッチングマスクを形成する工程と、異方性エッチ
ングを施して前記絶縁膜に貫通孔を形成すると共に、前
記半導体基板に断面が逆三角形状の孔を形成する工程と
を有する半導体装置の製造方法であって、 前記異方性エッチングの条件を制御して前記基板の前記
孔の側壁面の角度を調整することにより前記基板の前記
孔の深さを制御することを特徴とする半導体装置の製造
方法。 - 【請求項5】 前記異方性エッチングはH2 ガス及びA
rガスを用いて行い、前記異方性エッチングの条件の制
御は、前記H2 ガスの流量と前記Arガスの流量との比
率を制御することにより行なうことを特徴とする請求項
2又は4に記載の半導体装置の製造方法。 - 【請求項6】 前記半導体基板は、HgCdTe、Hg
ZnTe、InSb及びPbSnTeからなる群から選
択されたいずれか一種の化合物半導体により形成されて
いることを特徴とする請求項1乃至4のいずれか1項に
記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8274373A JPH10125653A (ja) | 1996-10-17 | 1996-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8274373A JPH10125653A (ja) | 1996-10-17 | 1996-10-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10125653A true JPH10125653A (ja) | 1998-05-15 |
Family
ID=17540760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8274373A Withdrawn JPH10125653A (ja) | 1996-10-17 | 1996-10-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10125653A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2369187A (en) * | 2000-11-18 | 2002-05-22 | Mitel Corp | Inspecting etch in a microstructure |
KR100466196B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
JP2013149944A (ja) * | 2012-01-19 | 2013-08-01 | Headway Technologies Inc | テーパエッチング方法および近接場光発生器の製造方法 |
JP2014225638A (ja) * | 2013-02-25 | 2014-12-04 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | マルチレベルの自動的制限のエッチング方法 |
CN105762221A (zh) * | 2016-04-15 | 2016-07-13 | 中国科学院上海技术物理研究所 | 一种碲镉汞器件埋结工艺 |
US9803293B2 (en) | 2008-02-25 | 2017-10-31 | Sixpoint Materials, Inc. | Method for producing group III-nitride wafers and group III-nitride wafers |
CN113972135A (zh) * | 2020-07-24 | 2022-01-25 | 和舰芯片制造(苏州)股份有限公司 | Y-型深沟槽的蚀刻方法以及深沟槽隔离结构的制作方法 |
-
1996
- 1996-10-17 JP JP8274373A patent/JPH10125653A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2369187A (en) * | 2000-11-18 | 2002-05-22 | Mitel Corp | Inspecting etch in a microstructure |
WO2002041388A3 (en) * | 2000-11-18 | 2003-04-10 | Zarlink Semiconductor Inc | Method of inspecting an anisotropic etch in a microstructure |
US6770213B2 (en) | 2000-11-18 | 2004-08-03 | Dalsa Semiconductor Inc. | Method of inspecting an anisotropic etch in a microstructure |
KR100466196B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
US9803293B2 (en) | 2008-02-25 | 2017-10-31 | Sixpoint Materials, Inc. | Method for producing group III-nitride wafers and group III-nitride wafers |
JP2013149944A (ja) * | 2012-01-19 | 2013-08-01 | Headway Technologies Inc | テーパエッチング方法および近接場光発生器の製造方法 |
JP2014225638A (ja) * | 2013-02-25 | 2014-12-04 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | マルチレベルの自動的制限のエッチング方法 |
CN105762221A (zh) * | 2016-04-15 | 2016-07-13 | 中国科学院上海技术物理研究所 | 一种碲镉汞器件埋结工艺 |
CN113972135A (zh) * | 2020-07-24 | 2022-01-25 | 和舰芯片制造(苏州)股份有限公司 | Y-型深沟槽的蚀刻方法以及深沟槽隔离结构的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0030116B2 (en) | Method of manufacturing a semiconductor device having a patterned multi-layer structure | |
EP0172192B1 (en) | Process for forming slots of different types in self-aligned relationship using a mask | |
US20070042598A1 (en) | Dielectric with sidewall passivating layer | |
US4661204A (en) | Method for forming vertical interconnects in polyimide insulating layers | |
JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
US4939105A (en) | Planarizing contact etch | |
EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
EP0127946A1 (en) | Method of producing a via in a semiconductor device | |
JPH10125653A (ja) | 半導体装置の製造方法 | |
JPH08335634A (ja) | 半導体装置の製造方法 | |
US6040247A (en) | Method for etching contact | |
US6291359B1 (en) | Methods of forming openings and methods of controlling the degree of taper of openings | |
EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
KR0171733B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
JPH0483336A (ja) | 半導体装置の製造方法 | |
JPH05283407A (ja) | 半導体装置の製造方法 | |
JPS6092632A (ja) | 半導体装置の製造方法 | |
KR100269595B1 (ko) | 프로파일을 개선한 콘택홀의 제조방법 | |
JPH06124944A (ja) | 半導体装置 | |
JPS60227443A (ja) | 半導体装置の製造方法 | |
JPH09260485A (ja) | 半導体装置の製造方法 | |
KR100473157B1 (ko) | 반도체소자의콘택홀형성방법 | |
JPH03297137A (ja) | 半導体装置の製造方法 | |
JP2671359B2 (ja) | 半導体装置の製造方法 | |
KR100224777B1 (ko) | 반도체 소자의 콘택 및 라인 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |