JPH10125653A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10125653A JPH10125653A JP8274373A JP27437396A JPH10125653A JP H10125653 A JPH10125653 A JP H10125653A JP 8274373 A JP8274373 A JP 8274373A JP 27437396 A JP27437396 A JP 27437396A JP H10125653 A JPH10125653 A JP H10125653A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor substrate
- groove
- depth
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 半導体基板に形成される溝又は孔の深さを所
望の深さとし、素子間の特性のばらつきが少なく、優れ
た特性を有する半導体装置を製造できる半導体装置の製
造方法を提供する。 【解決手段】 半導体基板１に対し角度θの傾斜面を有
する溝５ｂが形成される条件で異方性エッチングを施
す。このとき、形成すべき溝５ｂの深さｄに応じてレジ
スト膜３の開口部の開口幅Ｌを決定する。また、所望の
深さｄが得られるようにエッチング条件（例えばＨ2 ガ
ス及びＡｒガスの流量）を変化させる。
望の深さとし、素子間の特性のばらつきが少なく、優れ
た特性を有する半導体装置を製造できる半導体装置の製
造方法を提供する。 【解決手段】 半導体基板１に対し角度θの傾斜面を有
する溝５ｂが形成される条件で異方性エッチングを施
す。このとき、形成すべき溝５ｂの深さｄに応じてレジ
スト膜３の開口部の開口幅Ｌを決定する。また、所望の
深さｄが得られるようにエッチング条件（例えばＨ2 ガ
ス及びＡｒガスの流量）を変化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板に素子
形成用の溝若しくは素子分離用の溝が設けられた半導体
装置、又は基板上の絶縁膜にコンタクト孔が設けられた
半導体装置の製造方法に関し、特にＨｇＣｄＴｅ、Ｈｇ
ＺｎＴｅ、ＩｎＳｂ及びＰｂＳｎＴｅ等の化合物半導体
基板を用いて赤外線検知器等のデバイスを製造するのに
好適な半導体装置の製造方法に関する。
形成用の溝若しくは素子分離用の溝が設けられた半導体
装置、又は基板上の絶縁膜にコンタクト孔が設けられた
半導体装置の製造方法に関し、特にＨｇＣｄＴｅ、Ｈｇ
ＺｎＴｅ、ＩｎＳｂ及びＰｂＳｎＴｅ等の化合物半導体
基板を用いて赤外線検知器等のデバイスを製造するのに
好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置を製造する際には、種々の工
程においてエッチング技術が使用されている。例えば、
半導体基板の表面を複数の素子領域に分離するために、
エッチングにより各素子領域の間に溝を形成している。
また、半導体基板をエッチングして溝を形成し、この溝
を導電材料により埋め込んでキャパシタ等の素子を形成
することもある。更に、基板上の絶縁膜にコンタクト孔
を形成する際にもエッチング技術が使用されている。
程においてエッチング技術が使用されている。例えば、
半導体基板の表面を複数の素子領域に分離するために、
エッチングにより各素子領域の間に溝を形成している。
また、半導体基板をエッチングして溝を形成し、この溝
を導電材料により埋め込んでキャパシタ等の素子を形成
することもある。更に、基板上の絶縁膜にコンタクト孔
を形成する際にもエッチング技術が使用されている。
【０００３】これらのエッチング工程では、いずれも半
導体基板の上又は絶縁膜の上に所定のパターンでフォト
レジスト又は金属マスクを形成し、エッチング液を使用
するウェットエッチングや、エッチングガス又はプラズ
マ等を使用するドライエッチングにより前記半導体基板
又は絶縁膜をエッチングしている。
導体基板の上又は絶縁膜の上に所定のパターンでフォト
レジスト又は金属マスクを形成し、エッチング液を使用
するウェットエッチングや、エッチングガス又はプラズ
マ等を使用するドライエッチングにより前記半導体基板
又は絶縁膜をエッチングしている。
【０００４】
【発明が解決しようとする課題】ところで、従来は、エ
ッチングにより形成する溝又は孔の深さをエッチング時
間で制御している。例えば、図６は、半導体基板に形成
されたキャパシタを示す断面図である。この種のキャパ
シタは、エッチング技術を使用して半導体基板３１に溝
３１ａを形成し、基板３１の表面上及び溝３１ａの壁面
上に絶縁膜３２を形成した後、溝３１ａ内に導電材料を
埋め込むことにより電極３３を形成して製造される。こ
の図６に示すように深さが異なる複数の溝３１ａを形成
する場合に、従来は、溝３１ａの深さに応じてエッチン
グを複数回実施する必要がある。このため、従来の半導
体装置の製造方法では必然的に工程数が多くなる。
ッチングにより形成する溝又は孔の深さをエッチング時
間で制御している。例えば、図６は、半導体基板に形成
されたキャパシタを示す断面図である。この種のキャパ
シタは、エッチング技術を使用して半導体基板３１に溝
３１ａを形成し、基板３１の表面上及び溝３１ａの壁面
上に絶縁膜３２を形成した後、溝３１ａ内に導電材料を
埋め込むことにより電極３３を形成して製造される。こ
の図６に示すように深さが異なる複数の溝３１ａを形成
する場合に、従来は、溝３１ａの深さに応じてエッチン
グを複数回実施する必要がある。このため、従来の半導
体装置の製造方法では必然的に工程数が多くなる。
【０００５】また、従来の方法では、エッチング速度が
温度等により変化するため、所望の深さの溝を形成する
ことが難しい。更に、面内ばらつきによって溝毎にエッ
チング速度が異なることもあり、溝の深さを精密に制御
することが難しい。このため、従来方法では、キャパシ
タ容量に比較的大きなばらつきが発生し、所望の素子特
性が得られないことがある。
温度等により変化するため、所望の深さの溝を形成する
ことが難しい。更に、面内ばらつきによって溝毎にエッ
チング速度が異なることもあり、溝の深さを精密に制御
することが難しい。このため、従来方法では、キャパシ
タ容量に比較的大きなばらつきが発生し、所望の素子特
性が得られないことがある。
【０００６】また、例えば半導体基板上の絶縁膜にコン
タクト孔を形成する際に、半導体基板や絶縁膜の材質に
よっては、エッチング選択比（絶縁膜のエッチング速度
と半導体基板のエッチング速度との比）が１よりも小さ
い条件でエッチングしなければならないことがある。例
えば、II-VI 族化合物半導体基板を使用した赤外線検知
器等のような半導体装置においては、基板上に形成され
る保護膜（絶縁膜）よりも半導体基板のほうがエッチン
グされやすく、エッチング選択比は１よりも小さくな
る。この場合、絶縁膜にコンタクト孔を形成しようとす
ると、半導体基板もエッチング（オーバーエッチング）
されて孔が形成される。基板に形成される孔の深さを小
さくするためにエッチング時間を制御する必要がある
が、温度等が変化するとエッチング速度が変化するの
で、エッチング時間を精密に制御しても基板に形成され
る孔の深さを一定にすることは困難である。
タクト孔を形成する際に、半導体基板や絶縁膜の材質に
よっては、エッチング選択比（絶縁膜のエッチング速度
と半導体基板のエッチング速度との比）が１よりも小さ
い条件でエッチングしなければならないことがある。例
えば、II-VI 族化合物半導体基板を使用した赤外線検知
器等のような半導体装置においては、基板上に形成され
る保護膜（絶縁膜）よりも半導体基板のほうがエッチン
グされやすく、エッチング選択比は１よりも小さくな
る。この場合、絶縁膜にコンタクト孔を形成しようとす
ると、半導体基板もエッチング（オーバーエッチング）
されて孔が形成される。基板に形成される孔の深さを小
さくするためにエッチング時間を制御する必要がある
が、温度等が変化するとエッチング速度が変化するの
で、エッチング時間を精密に制御しても基板に形成され
る孔の深さを一定にすることは困難である。
【０００７】本発明の目的は、半導体基板に形成される
溝又は孔の深さを所望の深さとし、素子間の特性のばら
つきが少なく、優れた特性を有する半導体装置を製造で
きる半導体装置の製造方法を提供することである。
溝又は孔の深さを所望の深さとし、素子間の特性のばら
つきが少なく、優れた特性を有する半導体装置を製造で
きる半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】上記した課題は、半導体
基板上に開口部を有するエッチングマスクを形成する工
程と、異方性エッチングを施して前記半導体基板に断面
が逆三角形状の溝を形成する工程とを有する半導体装置
の製造方法であって、前記開口部の開口幅を形成する前
記溝の深さに応じて決定することを特徴とする半導体装
置の製造方法により解決する。
基板上に開口部を有するエッチングマスクを形成する工
程と、異方性エッチングを施して前記半導体基板に断面
が逆三角形状の溝を形成する工程とを有する半導体装置
の製造方法であって、前記開口部の開口幅を形成する前
記溝の深さに応じて決定することを特徴とする半導体装
置の製造方法により解決する。
【０００９】また、上記した課題は、半導体基板上に開
口部を有するエッチングマスクを形成する工程と、異方
性エッチングを施して前記半導体基板に断面が逆三角形
状の溝を形成する工程とを有する半導体装置の製造方法
であって、前記異方性エッチングの条件を制御し前記溝
の側壁面の角度を調整することにより前記溝の深さを制
御することを特徴とする半導体装置の製造方法により解
決する。
口部を有するエッチングマスクを形成する工程と、異方
性エッチングを施して前記半導体基板に断面が逆三角形
状の溝を形成する工程とを有する半導体装置の製造方法
であって、前記異方性エッチングの条件を制御し前記溝
の側壁面の角度を調整することにより前記溝の深さを制
御することを特徴とする半導体装置の製造方法により解
決する。
【００１０】更に、上記した課題は、半導体基板上の絶
縁膜の上に開口部を有するエッチングマスクを形成する
工程と、異方性エッチングを施して前記絶縁膜に貫通孔
を形成すると共に、前記半導体基板に断面が逆三角形状
の孔を形成する工程とを有する半導体装置の製造方法で
あって、前記開口部の開口幅を、前記基板に形成する前
記孔の深さに応じて決定することを特徴とする半導体装
置の製造方法により解決する。
縁膜の上に開口部を有するエッチングマスクを形成する
工程と、異方性エッチングを施して前記絶縁膜に貫通孔
を形成すると共に、前記半導体基板に断面が逆三角形状
の孔を形成する工程とを有する半導体装置の製造方法で
あって、前記開口部の開口幅を、前記基板に形成する前
記孔の深さに応じて決定することを特徴とする半導体装
置の製造方法により解決する。
【００１１】更にまた、上記した課題は、半導体基板上
の絶縁膜の上に開口部を有するエッチングマスクを形成
する工程と、異方性エッチングを施して前記絶縁膜に貫
通孔を形成すると共に、前記半導体基板に断面が逆三角
形状の孔を形成する工程とを有する半導体装置の製造方
法であって、前記異方性エッチングの条件を制御して前
記基板の前記孔の側壁面の角度を調整することにより前
記基板の前記孔の深さを制御することを特徴とする半導
体装置の製造方法により解決する。
の絶縁膜の上に開口部を有するエッチングマスクを形成
する工程と、異方性エッチングを施して前記絶縁膜に貫
通孔を形成すると共に、前記半導体基板に断面が逆三角
形状の孔を形成する工程とを有する半導体装置の製造方
法であって、前記異方性エッチングの条件を制御して前
記基板の前記孔の側壁面の角度を調整することにより前
記基板の前記孔の深さを制御することを特徴とする半導
体装置の製造方法により解決する。
【００１２】以下、本発明の作用について説明する。本
発明においては、異方性エッチングにより基板表面に対
し傾斜した面を有する溝又は孔が形成されることを積極
的に利用して、溝又は孔の深さを制御する。図１（ａ）
〜図１（ｃ）は本発明の原理を示す図である。例えば、
図１（ａ）に示すように、半導体基板１上の絶縁膜２の
上に開口部３ａを有するエッチングマスク３を形成し、
異方性エッチングを施す。そうすると、図１（ｂ）に示
すように、基板１の表面に対し斜めにエッチングが進行
して、基板表面に対し傾斜した面（以下、テーパ面とい
う）と基板表面に対し平行な溝底面とを有する溝５ａが
形成される。更にエッチングが進行すると、図１（ｃ）
に示すように、テーパ面が下方に延びて溝底面が消失
し、断面が逆三角形状の溝５ｂが得られる。そして、そ
れ以上は時間が経過しても殆どエッチングが進行せず、
溝５ｂの深さは殆ど変化しない。この場合、溝５ｂの深
さｄはテーパ面の傾き角度（以下、テーパ角という）と
開口部３ａの開口幅Ｌとにより決定される。すなわち、
溝５ｂの深さｄは、下記（１）式で示す値となる。 ｄ＝（Ｌtan θ）／２ …（１） なお、テーパ角θは、半導体基板１の表面の面方位と、
使用するエッチング液又はエッチングガスにより決ま
る。
発明においては、異方性エッチングにより基板表面に対
し傾斜した面を有する溝又は孔が形成されることを積極
的に利用して、溝又は孔の深さを制御する。図１（ａ）
〜図１（ｃ）は本発明の原理を示す図である。例えば、
図１（ａ）に示すように、半導体基板１上の絶縁膜２の
上に開口部３ａを有するエッチングマスク３を形成し、
異方性エッチングを施す。そうすると、図１（ｂ）に示
すように、基板１の表面に対し斜めにエッチングが進行
して、基板表面に対し傾斜した面（以下、テーパ面とい
う）と基板表面に対し平行な溝底面とを有する溝５ａが
形成される。更にエッチングが進行すると、図１（ｃ）
に示すように、テーパ面が下方に延びて溝底面が消失
し、断面が逆三角形状の溝５ｂが得られる。そして、そ
れ以上は時間が経過しても殆どエッチングが進行せず、
溝５ｂの深さは殆ど変化しない。この場合、溝５ｂの深
さｄはテーパ面の傾き角度（以下、テーパ角という）と
開口部３ａの開口幅Ｌとにより決定される。すなわち、
溝５ｂの深さｄは、下記（１）式で示す値となる。 ｄ＝（Ｌtan θ）／２ …（１） なお、テーパ角θは、半導体基板１の表面の面方位と、
使用するエッチング液又はエッチングガスにより決ま
る。
【００１３】本発明においては、例えば半導体基板に深
さが異なる複数の溝を形成する場合に、開口幅が異なる
複数の開口部を有するエッチングマスクを形成する。そ
の後、十分な時間だけ異方性エッチングを施すと、断面
が逆三角形状の複数の溝が形成され、各溝は開口部の開
口幅により決定される深さとなる。すなわち、本発明に
より、深さが異なる複数の溝を１回のエッチングにより
形成することができる。しかも、開口部の開口幅を制御
することにより、各溝の深さを精密に制御することがで
きる。
さが異なる複数の溝を形成する場合に、開口幅が異なる
複数の開口部を有するエッチングマスクを形成する。そ
の後、十分な時間だけ異方性エッチングを施すと、断面
が逆三角形状の複数の溝が形成され、各溝は開口部の開
口幅により決定される深さとなる。すなわち、本発明に
より、深さが異なる複数の溝を１回のエッチングにより
形成することができる。しかも、開口部の開口幅を制御
することにより、各溝の深さを精密に制御することがで
きる。
【００１４】また、所望の深さの溝又は孔を形成する場
合も、前述の（１）式によりマスクの開口幅を決定して
異方性エッチングすれば、溝又は孔の深さがエッチング
時間やエッチング時の温度等に影響されず、所望の深さ
の溝又は孔を形成することができる。また、本願の他の
発明においては、エッチング液又はエッチングガスの組
成を調整することによりテーパ角θを変化させ、溝又は
孔の深さを調整する。すなわち、所望の深さに応じて開
口部の開口幅を調整するだけでなく、エッチング液又は
エッチングガスの組成を調整することにより、溝又は孔
の深さを制御する。これにより、エッチングマスクの開
口部の開口幅が狭くても深い溝又は孔を形成することが
できる。この場合も、エッチング時間や温度に影響され
ず、所望の深さの溝又は孔を形成することができる。
合も、前述の（１）式によりマスクの開口幅を決定して
異方性エッチングすれば、溝又は孔の深さがエッチング
時間やエッチング時の温度等に影響されず、所望の深さ
の溝又は孔を形成することができる。また、本願の他の
発明においては、エッチング液又はエッチングガスの組
成を調整することによりテーパ角θを変化させ、溝又は
孔の深さを調整する。すなわち、所望の深さに応じて開
口部の開口幅を調整するだけでなく、エッチング液又は
エッチングガスの組成を調整することにより、溝又は孔
の深さを制御する。これにより、エッチングマスクの開
口部の開口幅が狭くても深い溝又は孔を形成することが
できる。この場合も、エッチング時間や温度に影響され
ず、所望の深さの溝又は孔を形成することができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 （第１の実施の形態）半導体基板に深さが異なる複数の
溝を形成する場合に本発明を適用した第１の実施の形態
について、図２及び図３を参照して説明する。
て、添付の図面を参照して説明する。 （第１の実施の形態）半導体基板に深さが異なる複数の
溝を形成する場合に本発明を適用した第１の実施の形態
について、図２及び図３を参照して説明する。
【００１６】まず、エッチングガスの組成と、エッチン
グにより形成されるテーパ面の角度との関係を調べた結
果について説明する。ＥＣＲ（Electron Cyclotron Res
onance：電子サイクロトロン共鳴）プラズマエッチング
装置を使用し、このエッチング装置のチャンバ内にエッ
チングガスとしてＡｒガス及びＨ2 ガスを供給して、マ
イクロ波パワーが１５０Ｗ、バイアスＲＦパワーが５０
Ｗの条件で表面の面方位が（１００）のＨｇＣｄＴｅ化
合物半導体基板をエッチングした。このとき、Ｈ2 ガス
の流量を１０ｓｃｃｍに設定し、Ａｒガスの流量を変化
させて、半導体基板に形成される溝のテーパ角θを調べ
た。
グにより形成されるテーパ面の角度との関係を調べた結
果について説明する。ＥＣＲ（Electron Cyclotron Res
onance：電子サイクロトロン共鳴）プラズマエッチング
装置を使用し、このエッチング装置のチャンバ内にエッ
チングガスとしてＡｒガス及びＨ2 ガスを供給して、マ
イクロ波パワーが１５０Ｗ、バイアスＲＦパワーが５０
Ｗの条件で表面の面方位が（１００）のＨｇＣｄＴｅ化
合物半導体基板をエッチングした。このとき、Ｈ2 ガス
の流量を１０ｓｃｃｍに設定し、Ａｒガスの流量を変化
させて、半導体基板に形成される溝のテーパ角θを調べ
た。
【００１７】図２は、横軸にＡｒガスの流量をとり、縦
軸にテーパ角θをとって、両者の関係を示す図である。
この図２から明らかなように、エッチングガスの組成を
変化させることにより、エッチングにより形成される溝
のテーパ角θを変化させることができる。図３（ａ），
（ｂ）は第１の実施の形態の半導体装置の製造方法を工
程順に示す断面図である。
軸にテーパ角θをとって、両者の関係を示す図である。
この図２から明らかなように、エッチングガスの組成を
変化させることにより、エッチングにより形成される溝
のテーパ角θを変化させることができる。図３（ａ），
（ｂ）は第１の実施の形態の半導体装置の製造方法を工
程順に示す断面図である。
【００１８】まず、図３（ａ）に示すように、表面の面
方位が（１００）のＨｇＣｄＴｅ化合物半導体基板１１
上にレジスト膜１２を形成し、露光及び現像工程を経
て、レジスト膜１２に複数の開口部１２ａを形成する。
これらの開口部１２ａの開口幅は、形成すべき溝の深さ
に応じた幅とする。例えば、テーパ角θが７５°となる
条件でエッチングを行い、深さが１μｍ、２μｍ及び３
μｍの溝を形成するとする。前述の（１）式を使用し
て、これらの溝を形成するための開口部１２ａの開口幅
を計算すると、約１．９μｍ、３．７μｍ及び５．６μ
ｍにすればよいことがわかる。
方位が（１００）のＨｇＣｄＴｅ化合物半導体基板１１
上にレジスト膜１２を形成し、露光及び現像工程を経
て、レジスト膜１２に複数の開口部１２ａを形成する。
これらの開口部１２ａの開口幅は、形成すべき溝の深さ
に応じた幅とする。例えば、テーパ角θが７５°となる
条件でエッチングを行い、深さが１μｍ、２μｍ及び３
μｍの溝を形成するとする。前述の（１）式を使用し
て、これらの溝を形成するための開口部１２ａの開口幅
を計算すると、約１．９μｍ、３．７μｍ及び５．６μ
ｍにすればよいことがわかる。
【００１９】次に、ＥＣＲプラズマエッチング装置を使
用し、エッチングガスとしてＡｒガス及びＨ2 ガスを流
して、レジスト膜１２の開口部１２ａから露出した部分
の半導体基板１１を異方性エッチングする。この場合
に、Ａｒガス及びＨ2 ガスの流量は、図２を使用し、テ
ーパ角θが７５°となるように決定する。そうすると、
エッチングが進行するのに伴って、半導体基板１１には
テーパ面を有する溝が形成され、十分な時間経過する
と、図３（ｂ）に示すように断面が逆三角形状の溝１１
ａが形成される。溝１１ａが逆三角形状になると、それ
以上エッチングを続行してても溝１１ａの深さは殆ど変
化しない。このようにして、深さが１μｍ、２μｍ及び
３μｍと異なる複数の溝１１ａを１回のエッチングによ
り形成することができる。
用し、エッチングガスとしてＡｒガス及びＨ2 ガスを流
して、レジスト膜１２の開口部１２ａから露出した部分
の半導体基板１１を異方性エッチングする。この場合
に、Ａｒガス及びＨ2 ガスの流量は、図２を使用し、テ
ーパ角θが７５°となるように決定する。そうすると、
エッチングが進行するのに伴って、半導体基板１１には
テーパ面を有する溝が形成され、十分な時間経過する
と、図３（ｂ）に示すように断面が逆三角形状の溝１１
ａが形成される。溝１１ａが逆三角形状になると、それ
以上エッチングを続行してても溝１１ａの深さは殆ど変
化しない。このようにして、深さが１μｍ、２μｍ及び
３μｍと異なる複数の溝１１ａを１回のエッチングによ
り形成することができる。
【００２０】このように、本実施の形態においては、レ
ジスト膜１２に形成する開口部１２ａの開口幅を調整す
ることにより、深さが異なる複数の溝１１ａを１回のエ
ッチング工程で形成することができる。これにより、溝
の深さ毎にエッチングを行なう従来の方法に比べて半導
体装置の製造工程を短縮することができる。また、逆三
角形状の溝が形成されるとそれ以上エッチングが進行し
ないので、溝の深さを高精度で制御することができると
いう利点もある。
ジスト膜１２に形成する開口部１２ａの開口幅を調整す
ることにより、深さが異なる複数の溝１１ａを１回のエ
ッチング工程で形成することができる。これにより、溝
の深さ毎にエッチングを行なう従来の方法に比べて半導
体装置の製造工程を短縮することができる。また、逆三
角形状の溝が形成されるとそれ以上エッチングが進行し
ないので、溝の深さを高精度で制御することができると
いう利点もある。
【００２１】（第２の実施の形態）図４（ａ），（ｂ）
は本発明の第２の実施の形態の半導体装置の製造方法を
工程順に示す断面図である。なお、本実施の形態は、本
発明を赤外線検知器の半導体受光素子アレイの素子分離
溝の形成に適用したものである。まず、図４（ａ）に示
すように、ＨｇＣｄＴｅからなり、ドーズ量が１×１０
16ｃｍ-3のｐ型化合物半導体基板２１を用意する。そし
て、この半導体基板２１に、エネルギーが１５０ｋｅ
Ｖ、１×１０13ｃｍ-2の条件でＢ+ （ホウ素イオン）を
イオン注入し、その後アニール処理して、幅ｄ1 が約４
０μｍ、深さｄ2 が３〜４μｍ、ドーズ量が１×１０18
ｃｍ-3の複数の高濃度不純物領域２２を、一方向に沿っ
て約１０μｍの間隔ｄ3 毎に形成する。この高濃度不純
物領域２２とｐ型半導体基板２１との界面のｐｎ+ 接合
部で基板２１の下面側から入射した赤外線が電気信号に
変換される。すなわち、各高濃度不純物領域２２によ
り、それぞれ赤外線検出素子が構成される。
は本発明の第２の実施の形態の半導体装置の製造方法を
工程順に示す断面図である。なお、本実施の形態は、本
発明を赤外線検知器の半導体受光素子アレイの素子分離
溝の形成に適用したものである。まず、図４（ａ）に示
すように、ＨｇＣｄＴｅからなり、ドーズ量が１×１０
16ｃｍ-3のｐ型化合物半導体基板２１を用意する。そし
て、この半導体基板２１に、エネルギーが１５０ｋｅ
Ｖ、１×１０13ｃｍ-2の条件でＢ+ （ホウ素イオン）を
イオン注入し、その後アニール処理して、幅ｄ1 が約４
０μｍ、深さｄ2 が３〜４μｍ、ドーズ量が１×１０18
ｃｍ-3の複数の高濃度不純物領域２２を、一方向に沿っ
て約１０μｍの間隔ｄ3 毎に形成する。この高濃度不純
物領域２２とｐ型半導体基板２１との界面のｐｎ+ 接合
部で基板２１の下面側から入射した赤外線が電気信号に
変換される。すなわち、各高濃度不純物領域２２によ
り、それぞれ赤外線検出素子が構成される。
【００２２】その後、半導体基板２１上にレジスト膜２
３を形成し、このレジスト膜２３の各高濃度不純物領域
２２の間の領域に、幅ｄ4 が約１μｍの開口部２２ａを
形成する。次に、図４（ｂ）に示すように、ＥＣＲプラ
ズマエッチング装置を使用し、Ａｒガス及びＨ2 ガスを
供給して、化合物半導体基板２１を異方性エッチングす
る。このとき、Ｈ2 ガスの流量を１０ｓｃｃｍ、Ａｒガ
スの流量を１ｓｃｃｍとし、マイクロ波パワーを１５０
Ｗ、基板バイアスＲＦパワーを５０Ｗとする。この条件
では、ＨｇＣｄＴｅ化合物半導体基板２１に対するエッ
チングレートは５０〜１００ｎｍ／分である。これによ
り、化合物半導体基板２１にテーパ面を有する溝が形成
される。この溝のテーパ角θは約８５°（図２参照）で
あり、約５．７μｍの深さまでエッチングされた時点で
基板表面に平行な底面が消失して、逆三角形状の溝２１
ａが形成される。そして、それ以上時間をかけても殆ど
エッチングは進行しない。このように、基板表面に平行
な底面が消失した時点でエッチングを終了する。これら
の溝２１ａにより、各赤外線検出素子が素子分離され
る。
３を形成し、このレジスト膜２３の各高濃度不純物領域
２２の間の領域に、幅ｄ4 が約１μｍの開口部２２ａを
形成する。次に、図４（ｂ）に示すように、ＥＣＲプラ
ズマエッチング装置を使用し、Ａｒガス及びＨ2 ガスを
供給して、化合物半導体基板２１を異方性エッチングす
る。このとき、Ｈ2 ガスの流量を１０ｓｃｃｍ、Ａｒガ
スの流量を１ｓｃｃｍとし、マイクロ波パワーを１５０
Ｗ、基板バイアスＲＦパワーを５０Ｗとする。この条件
では、ＨｇＣｄＴｅ化合物半導体基板２１に対するエッ
チングレートは５０〜１００ｎｍ／分である。これによ
り、化合物半導体基板２１にテーパ面を有する溝が形成
される。この溝のテーパ角θは約８５°（図２参照）で
あり、約５．７μｍの深さまでエッチングされた時点で
基板表面に平行な底面が消失して、逆三角形状の溝２１
ａが形成される。そして、それ以上時間をかけても殆ど
エッチングは進行しない。このように、基板表面に平行
な底面が消失した時点でエッチングを終了する。これら
の溝２１ａにより、各赤外線検出素子が素子分離され
る。
【００２３】複数の赤外線検出素子を直線状又は平面状
に配列させてなる赤外線検知器の場合、高集積化の観点
から各不純物領域２２の間隔は狭いことが好ましい。ま
た、溝２１ａの深さが不純物領域２２の深さに比べて十
分深くないと、赤外線検出素子に発生したキャリアが隣
の素子に移動してしまうためクロストークが起こる。本
実施の形態においては、エッチングガス中のＡｒの量を
制御することにより、溝２１ａのテーパ面の角度をほぼ
垂直にすることができると共に、溝深さを一定にするこ
とができるので、クロストークを抑えた高集積化された
赤外線検出器を製造できる。
に配列させてなる赤外線検知器の場合、高集積化の観点
から各不純物領域２２の間隔は狭いことが好ましい。ま
た、溝２１ａの深さが不純物領域２２の深さに比べて十
分深くないと、赤外線検出素子に発生したキャリアが隣
の素子に移動してしまうためクロストークが起こる。本
実施の形態においては、エッチングガス中のＡｒの量を
制御することにより、溝２１ａのテーパ面の角度をほぼ
垂直にすることができると共に、溝深さを一定にするこ
とができるので、クロストークを抑えた高集積化された
赤外線検出器を製造できる。
【００２４】なお、上述の実施の形態においては、複数
の赤外線検出素子が一方向に沿って配列されている場合
について説明したが、赤外線検出素子が平面上に配列し
ていてもよい。また、基板２１としては、上述のＨｇＣ
ｄＴｅ以外にも、ＨｇＺｎＴｅ、ＩｎＳｂ及びＰｂＳｎ
Ｔｅ等からなる半導体基板を使用できる。 （第３の実施の形態）図５（ａ），（ｂ）は本発明の第
３の実施の形態の半導体装置の製造方法を工程順に示す
断面図である。なお、本実施の形態は、本発明を赤外線
検知器の高濃度不純物領域２２に接続するコンタクト孔
の形成に適用したものである。
の赤外線検出素子が一方向に沿って配列されている場合
について説明したが、赤外線検出素子が平面上に配列し
ていてもよい。また、基板２１としては、上述のＨｇＣ
ｄＴｅ以外にも、ＨｇＺｎＴｅ、ＩｎＳｂ及びＰｂＳｎ
Ｔｅ等からなる半導体基板を使用できる。 （第３の実施の形態）図５（ａ），（ｂ）は本発明の第
３の実施の形態の半導体装置の製造方法を工程順に示す
断面図である。なお、本実施の形態は、本発明を赤外線
検知器の高濃度不純物領域２２に接続するコンタクト孔
の形成に適用したものである。
【００２５】まず、図５（ａ）に示すように、第２の実
施の形態と同様にして、ドーズ量が１×１０16ｃｍ-3の
ｐ型ＨｇＣｄＴｅ化合物半導体基板２１に、幅が約４０
μｍ、深さが約３〜４μｍの複数の高濃度不純物拡散領
域２２を一方向に沿って約１０μｍの間隔をおいて形成
する。その後、半導体基板２１の上に、表面保護膜とし
てＺｎＳ膜２５を約３００ｎｍの厚さに形成する。そし
て、このＺｎＳ膜２５の上にレジスト膜２６を形成し、
高濃度不純物拡散領域２２の上方のレジスト膜２６の部
分に直径ｄ5 が約１μｍの開口部２６ａを形成する。
施の形態と同様にして、ドーズ量が１×１０16ｃｍ-3の
ｐ型ＨｇＣｄＴｅ化合物半導体基板２１に、幅が約４０
μｍ、深さが約３〜４μｍの複数の高濃度不純物拡散領
域２２を一方向に沿って約１０μｍの間隔をおいて形成
する。その後、半導体基板２１の上に、表面保護膜とし
てＺｎＳ膜２５を約３００ｎｍの厚さに形成する。そし
て、このＺｎＳ膜２５の上にレジスト膜２６を形成し、
高濃度不純物拡散領域２２の上方のレジスト膜２６の部
分に直径ｄ5 が約１μｍの開口部２６ａを形成する。
【００２６】次に、ＥＣＲプラズマエッチング装置を使
用して、Ａｒガス及びＨ2 ガスを用いてＺｎＳ膜２５及
び高濃度不純物領域２２を異方性エッチングして、図５
（ｂ）に示すように、ＺｎＳ膜２５に貫通孔（コンタク
ト孔）２５ａを形成すると共に、基板２１に断面形状が
逆三角形状の孔２２ａを形成する。この場合、孔２２ａ
のテーパ角θが７３°となるようにＨ2 ガス流量及びＡ
ｒガス流量を調節する。例えば、図２を使用してテーパ
角θが７３°となる条件を求め、Ｈ2 ガス流量を１０ｓ
ｃｃｍ、Ａｒガス流量を１０ｓｃｃｍとする。これによ
り、半導体基板２１の高濃度不純物領域２２には深さｄ
6 が約１．６μｍの断面が逆三角形状の孔２２ａが形成
される。その後、レジスト膜２６を除去し、孔２２ａを
埋め込むようにして全面に導電膜（図示せず）を形成す
る。そして、この導電膜をパターニングして、配線（図
示せず）を形成する。このようにして、赤外線検出素子
が一方向に配列した赤外線検出器を製造できる。
用して、Ａｒガス及びＨ2 ガスを用いてＺｎＳ膜２５及
び高濃度不純物領域２２を異方性エッチングして、図５
（ｂ）に示すように、ＺｎＳ膜２５に貫通孔（コンタク
ト孔）２５ａを形成すると共に、基板２１に断面形状が
逆三角形状の孔２２ａを形成する。この場合、孔２２ａ
のテーパ角θが７３°となるようにＨ2 ガス流量及びＡ
ｒガス流量を調節する。例えば、図２を使用してテーパ
角θが７３°となる条件を求め、Ｈ2 ガス流量を１０ｓ
ｃｃｍ、Ａｒガス流量を１０ｓｃｃｍとする。これによ
り、半導体基板２１の高濃度不純物領域２２には深さｄ
6 が約１．６μｍの断面が逆三角形状の孔２２ａが形成
される。その後、レジスト膜２６を除去し、孔２２ａを
埋め込むようにして全面に導電膜（図示せず）を形成す
る。そして、この導電膜をパターニングして、配線（図
示せず）を形成する。このようにして、赤外線検出素子
が一方向に配列した赤外線検出器を製造できる。
【００２７】ところで、前述のＡｒ及びＨ2 ガスによる
ＺｎＳ膜２６のエッチングレートは１０〜１５ｎｍ／分
であり、ＨｇＣｄＴｅ化合物半導体基板２１のエッチン
グレートは５０〜１００ｎｍ／分であるので、エッチン
グ選択比は１／１０〜１／３と１以下である。このた
め、従来方法のようにエッチング方向が垂直になるよう
な条件でエッチングを行なうと、僅かなオーバーエッチ
ング時間で基板２２が深くエッチングされたり、基板２
１に対するエッチング深さの面内ばらつきが発生する。
しかし、本実施の形態では、上述のように、レジスト開
口部の開口径とエッチングガスの流量とを調整すること
により、溝２２ａの深さが約１．６μｍ以上になること
を防止できるので、各溝の深さが均一になり、赤外線検
出素子の特性が均一になるという効果が得られる。
ＺｎＳ膜２６のエッチングレートは１０〜１５ｎｍ／分
であり、ＨｇＣｄＴｅ化合物半導体基板２１のエッチン
グレートは５０〜１００ｎｍ／分であるので、エッチン
グ選択比は１／１０〜１／３と１以下である。このた
め、従来方法のようにエッチング方向が垂直になるよう
な条件でエッチングを行なうと、僅かなオーバーエッチ
ング時間で基板２２が深くエッチングされたり、基板２
１に対するエッチング深さの面内ばらつきが発生する。
しかし、本実施の形態では、上述のように、レジスト開
口部の開口径とエッチングガスの流量とを調整すること
により、溝２２ａの深さが約１．６μｍ以上になること
を防止できるので、各溝の深さが均一になり、赤外線検
出素子の特性が均一になるという効果が得られる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
形成する溝又は孔の深さに応じてエッチングマスクの開
口部の開口幅又はエッチング条件を決定し、異方性エッ
チングにより半導体基板に溝又は孔を形成するので、溝
又は孔の深さを確実に所望の深さにすることができる。
また、本発明によれば、深さが異なる複数の溝を同時に
形成することができて、工程数を減少することができ
る。更に、本発明によれば、溝又は孔が逆三角形状にな
るとそれ以上エッチングが進行しないので、所望の深さ
の溝又は孔を容易に形成できると共に、製品の品質のば
らつきを低減できるという効果を奏する。
形成する溝又は孔の深さに応じてエッチングマスクの開
口部の開口幅又はエッチング条件を決定し、異方性エッ
チングにより半導体基板に溝又は孔を形成するので、溝
又は孔の深さを確実に所望の深さにすることができる。
また、本発明によれば、深さが異なる複数の溝を同時に
形成することができて、工程数を減少することができ
る。更に、本発明によれば、溝又は孔が逆三角形状にな
るとそれ以上エッチングが進行しないので、所望の深さ
の溝又は孔を容易に形成できると共に、製品の品質のば
らつきを低減できるという効果を奏する。
【００２９】これにより、本発明によれば、優れた特性
を有し、且つ特性のばらつきが少ない赤外線検知器等の
半導体装置を容易に製造することができるという効果を
奏する。
を有し、且つ特性のばらつきが少ない赤外線検知器等の
半導体装置を容易に製造することができるという効果を
奏する。
【図１】本発明の原理を示す断面図である。
【図２】Ｈ2 ガス及びＡｒガスの流量によるテーパ角θ
の変化を示す図である。
の変化を示す図である。
【図３】本発明の第１の実施の形態の半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図４】本発明の第２の実施の形態の半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図５】本発明の第３の実施の形態の半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図６】従来の半導体装置の製造方法により形成したキ
ャパシタを示す断面図である。
ャパシタを示す断面図である。
１，１１，２１ 半導体基板 ２ 絶縁膜 ３ エッチングマスク ３ａ，１２ａ，２２ａ，２６ａ 開口部 ５ａ，１１ａ 溝 １２ レジスト膜 ２２ 高濃度不純物領域 ２２ａ 孔 ２５ ＺｎＳ膜 ２６ レジスト膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 康治 神奈川県川崎市中原区上小田中４丁目１番 １号 富 士通株式会社内 (72)発明者 須藤 元 神奈川県川崎市中原区上小田中４丁目１番 １号 富 士通株式会社内
Claims (6)
- 【請求項１】 半導体基板上に開口部を有するエッチン
グマスクを形成する工程と、異方性エッチングを施して
前記半導体基板に断面が逆三角形状の溝を形成する工程
とを有する半導体装置の製造方法であって、 前記開口部の開口幅を、形成する前記溝の深さに応じて
決定することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に開口部を有するエッチン
グマスクを形成する工程と、異方性エッチングを施して
前記半導体基板に断面が逆三角形状の溝を形成する工程
とを有する半導体装置の製造方法であって、 前記異方性エッチングの条件を制御し前記溝の側壁面の
角度を調整することにより前記溝の深さを制御すること
を特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板上の絶縁膜の上に開口部を有
するエッチングマスクを形成する工程と、異方性エッチ
ングを施して前記絶縁膜に貫通孔を形成すると共に、前
記半導体基板に断面が逆三角形状の孔を形成する工程と
を有する半導体装置の製造方法であって、 前記開口部の開口幅を、前記基板に形成する前記孔の深
さに応じて決定することを特徴とする半導体装置の製造
方法。 - 【請求項４】 半導体基板上の絶縁膜の上に開口部を有
するエッチングマスクを形成する工程と、異方性エッチ
ングを施して前記絶縁膜に貫通孔を形成すると共に、前
記半導体基板に断面が逆三角形状の孔を形成する工程と
を有する半導体装置の製造方法であって、 前記異方性エッチングの条件を制御して前記基板の前記
孔の側壁面の角度を調整することにより前記基板の前記
孔の深さを制御することを特徴とする半導体装置の製造
方法。 - 【請求項５】 前記異方性エッチングはＨ2 ガス及びＡ
ｒガスを用いて行い、前記異方性エッチングの条件の制
御は、前記Ｈ2 ガスの流量と前記Ａｒガスの流量との比
率を制御することにより行なうことを特徴とする請求項
２又は４に記載の半導体装置の製造方法。 - 【請求項６】 前記半導体基板は、ＨｇＣｄＴｅ、Ｈｇ
ＺｎＴｅ、ＩｎＳｂ及びＰｂＳｎＴｅからなる群から選
択されたいずれか一種の化合物半導体により形成されて
いることを特徴とする請求項１乃至４のいずれか１項に
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8274373A JPH10125653A (ja) | 1996-10-17 | 1996-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8274373A JPH10125653A (ja) | 1996-10-17 | 1996-10-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125653A true JPH10125653A (ja) | 1998-05-15 |
Family
ID=17540760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8274373A Withdrawn JPH10125653A (ja) | 1996-10-17 | 1996-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125653A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2369187A (en) * | 2000-11-18 | 2002-05-22 | Mitel Corp | Inspecting etch in a microstructure |
| KR100466196B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
| JP2013149944A (ja) * | 2012-01-19 | 2013-08-01 | Headway Technologies Inc | テーパエッチング方法および近接場光発生器の製造方法 |
| JP2014225638A (ja) * | 2013-02-25 | 2014-12-04 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | マルチレベルの自動的制限のエッチング方法 |
| CN105762221A (zh) * | 2016-04-15 | 2016-07-13 | 中国科学院上海技术物理研究所 | 一种碲镉汞器件埋结工艺 |
| US9803293B2 (en) | 2008-02-25 | 2017-10-31 | Sixpoint Materials, Inc. | Method for producing group III-nitride wafers and group III-nitride wafers |
| CN113972135A (zh) * | 2020-07-24 | 2022-01-25 | 和舰芯片制造(苏州)股份有限公司 | Y-型深沟槽的蚀刻方法以及深沟槽隔离结构的制作方法 |
-
1996
- 1996-10-17 JP JP8274373A patent/JPH10125653A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2369187A (en) * | 2000-11-18 | 2002-05-22 | Mitel Corp | Inspecting etch in a microstructure |
| WO2002041388A3 (en) * | 2000-11-18 | 2003-04-10 | Zarlink Semiconductor Inc | Method of inspecting an anisotropic etch in a microstructure |
| US6770213B2 (en) | 2000-11-18 | 2004-08-03 | Dalsa Semiconductor Inc. | Method of inspecting an anisotropic etch in a microstructure |
| KR100466196B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
| US9803293B2 (en) | 2008-02-25 | 2017-10-31 | Sixpoint Materials, Inc. | Method for producing group III-nitride wafers and group III-nitride wafers |
| JP2013149944A (ja) * | 2012-01-19 | 2013-08-01 | Headway Technologies Inc | テーパエッチング方法および近接場光発生器の製造方法 |
| JP2014225638A (ja) * | 2013-02-25 | 2014-12-04 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | マルチレベルの自動的制限のエッチング方法 |
| CN105762221A (zh) * | 2016-04-15 | 2016-07-13 | 中国科学院上海技术物理研究所 | 一种碲镉汞器件埋结工艺 |
| CN113972135A (zh) * | 2020-07-24 | 2022-01-25 | 和舰芯片制造(苏州)股份有限公司 | Y-型深沟槽的蚀刻方法以及深沟槽隔离结构的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0030116B2 (en) | Method of manufacturing a semiconductor device having a patterned multi-layer structure | |
| EP0172192B1 (en) | Process for forming slots of different types in self-aligned relationship using a mask | |
| US20070042598A1 (en) | Dielectric with sidewall passivating layer | |
| US4661204A (en) | Method for forming vertical interconnects in polyimide insulating layers | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US4939105A (en) | Planarizing contact etch | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| EP0127946A1 (en) | Method of producing a via in a semiconductor device | |
| JPH10125653A (ja) | 半導体装置の製造方法 | |
| JPH08335634A (ja) | 半導体装置の製造方法 | |
| US6040247A (en) | Method for etching contact | |
| US6291359B1 (en) | Methods of forming openings and methods of controlling the degree of taper of openings | |
| EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
| KR0171733B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH0483336A (ja) | 半導体装置の製造方法 | |
| JPH05283407A (ja) | 半導体装置の製造方法 | |
| JPS6092632A (ja) | 半導体装置の製造方法 | |
| KR100269595B1 (ko) | 프로파일을 개선한 콘택홀의 제조방법 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPS60227443A (ja) | 半導体装置の製造方法 | |
| JPH09260485A (ja) | 半導体装置の製造方法 | |
| KR100473157B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH03297137A (ja) | 半導体装置の製造方法 | |
| JP2671359B2 (ja) | 半導体装置の製造方法 | |
| KR100224777B1 (ko) | 반도체 소자의 콘택 및 라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |