JPH10124401A - メモリ装置 - Google Patents

Abstract

(57)【要約】 【課題】 フラッシュメモリについてメモリの消耗を均
一化する。 【解決手段】 第１のメモリ領域として所定の閾値を越
える複数の使用されたメモリ領域を検出する段階と、電
子信号を記憶するため利用できる第２のメモリ領域を決
める段階と、そして前記の第１のメモリー領域に記憶さ
れたパラメータデータを表している電子信号に対応する
電子信号を前記の第２のメモリ領域に記憶させる段階と
を備えるメモリ管理方法。それによってメモリの消耗を
均一化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はメモリ装置及びその
装置の動作方法に関する。限定するわけではないが、特
に、本発明はフラッシュメモリとして知られるメモリ装
置に関する。

【０００２】

【従来の技術】半導体もしくは固体メモリ装置は電子信
号もしくは電荷を備えており、それらの電子信号もしく
は電荷は、メモリ装置に記憶される必要があるデータを
表すように配置されている。電子信号を維持するのに電
力を供給しなければならない（時にはリフレッシュする
と称す）メモリ装置は、揮発性メモリとして知られてい
る。電子信号を維持するのに電力を必要としないメモリ
装置は不揮発性メモリとして知られている。不揮発性メ
モリの初期のタイプは読み出し専用メモリ（ＲＯＭ）と
して知られており、ＲＯＭにはデータを表す電子信号も
しくは電荷がＲＯＭを製造する時点でつくられ、その
後、装置が作動した時に電子信号によって表されるデー
タが読み出された。ユーザがＲＯＭにプログラムしたり
ＲＯＭに記憶されたデータを電気的に消去して他のデー
タに置き換える機能は電気的消去可能プログラム可能読
み出し専用メモリ（ＥＥＰＲＯＭ）を用いれば可能であ
る。

【０００３】データの入出力及びアドレス指定がシリア
ル形式なのでＥＥＰＲＯＭのプログラム作成には比較的
時間がかかる。加えてＥＥＰＲＯＭのプログラム作成時
は特別に「高い」電圧が必要となる。しかしながら、携
帯電子装置の使用中にユーザもしくはシステムパラメー
タが変更され、その携帯電子装置が動作する次回の使用
のために携帯電子装置が電源を切られる時にパラメータ
が保存されている必要がある携帯電子装置にＥＥＰＲＯ
Ｍは特に有益である。このような携帯電子装置は例えば
無線電話で、そのパラメータは例えば通話回数／時間、
最新通話スタック、ユーザインターフェース用のユーザ
設定そしてユーザ名とユーザ番号のメモリのためのパラ
メータである。このような使用は「１回書き込み／多数
回読み出し」タイプのアプリケーションと呼ばれてお
り、使用時に比較的時間を要し、また再プログラミング
時に高電力を消費することは携帯電池式装置へのＥＥＰ
ＲＯＭの使用に不都合ではない。

【０００４】しかしながら、一般的にＥＥＰＲＯＭは８
キロバイトもしくは１６キロバイトといった比較的小さ
なメモリサイズでのみ使用可能であり、それ以上のサイ
ズになると非常に高価になってしまう。ますます多くの
低電力消費で携帯電子装置用の不揮発性メモリ領域が必
要とされるにつれて、ＥＥＰＲＯＭの代案が必要とされ
る。このような代案はいわゆるフラッシュメモリで、高
記憶密度で使用可能であり、例えば１６や３２メガビッ
ト装置が商用的に使用可能である。並列のアドレス指定
及びデータフォーマットを用いているので、フラッシュ
メモリはＥＥＰＲＯＭよりも早い。加えて、フラッシュ
メモリはＥＥＰＲＯＭよりも待機電力消費が小さい。フ
ラッシュメモリは、通常４キロ、８キロ、１６キロ等の
倍数のバイト単位であるブロック単位に消去する。一度
に１ブロックを消去することによりフラッシュメモリの
再プログラミングはＥＥＰＲＯＭの再プログラミングよ
りも早くなり、それが「フラッシュ」の語源になってい
る。それでもやはり、１ブロック消去には比較的時間が
かかり、一般的に８キロバイトの１ブロックには０．５
秒かかる。

【０００５】ブロック専用消去機能は「リンクリスト」
データ構造を記憶するために用いられているフラッシュ
メモリである。このような構造はインテル社のスマート
ヴォルテージブートブロックフラッシュメモリファミリ
ー用の「インテルコーポレーションアプリケーリョンノ
ート AP-604 」に記述されている。これらのフラッシュ
メモリ装置には変わるデータを記憶するための2 つのい
わゆるパラメータブロックが与えられる。いずれの場合
もある一時にはパラメータブロックの一方だけが使用さ
れる。各データレコードはパラメータ値及びそのパラメ
ータの次のレコードへのポインターを備える。もしある
レコードのパラメータが最新の値ならばそのポインター
は「空」であるかもしくはそのパラメータのさらなるデ
ータはないということを示すＦＦＨのような値を与えら
れる。パラメータ値が更新されると先の最新値のポイン
ターは「空」から新しいパラメータ値が記憶されるレコ
ードのアドレスに変更される。新しいレコードはそのレ
コード中に記憶される新しい値と「空」ポインターを持
つ。

【０００６】最新パラメータブロックが一杯になるまで
パラメータ値はリンクリスト構造に記憶される。この段
階に達すると、各パラメータの最新値は第２のパラメー
タブロック（現時点では最新パラメータブロックであ
る）に記憶され、リンクリスト構造は新しい最新ブロッ
クに続く。その後、元の最新パラメータブロックは消去
される。

【０００７】

【発明が解決しようとする課題】しかしながら、フラッ
シュメモリはＥＥＰＲＯＭ及び同種のものに関連するい
くつかの問題や欠点の解決を提示しているけれども、フ
ラッシュメモリにはそれ自身の欠点もある。消去サイク
ル中はそのブロックが消去されているかどうかに関わら
ずどのブロックからも読み出すことができない。このこ
とはＥＥＰＲＯＭ以上の深刻な欠点である。ＥＥＰＲＯ
Ｍではどの個々のバイトについてもデータを読み書きで
きる。加えて、性能低下が起こる前のフラッシュメモリ
の消去サイクル数は約１００、０００消去サイクルが限
界であり、それはＥＥＰＲＯＭの限界よりも非常に少な
い。本発明の目的はフラッシュメモリに関して起こる問
題もしくは欠点の少なくとも一つを改善することであ
る。

【０００８】

【課題を解決するための手段】本発明の第１の特徴の実
施例は、第１のメモリ領域として所定の閾値を越える複
数の使用されたメモリ領域を検出する段階と、電子信号
を記憶するため利用できる第２のメモリ領域を決める段
階と、そして前記の第１のメモリー領域に記憶されたパ
ラメータデータを表している電子信号に対応する電子信
号を前記の第２のメモリ領域に記憶させる段階とを備え
るメモリ管理方法である。本発明の実施例の有利な点は
均一でないメモリ使用が避けられることである。これは
メモリの有効な寿命を改善する。好ましい実施例におい
て、第２のメモリ領域は電子信号を記憶するのに利用で
きるメモリ領域の中で最も少なく消去されたメモリ領域
である。

【０００９】メモリ管理方法は更に複数の第１のメモリ
領域から最大の使用済み領域を有する第３のメモリ領域
を見出す段階と、この第３のメモリ領域に記憶されたパ
ラメータデータを表している電子信号に対応した電子信
号を前記の第２のメモリ領域に記憶する段階とを備える
のが好ましい。任意で、メモリ管理方法は更に複数の第
１のメモリ領域から所定数の消去を受けた第３のメモリ
領域を見出す段階と、この第３のメモリ領域に記憶され
たパラメータデータを表している電子信号に対応する電
子信号を前記の第２のメモリ領域に記憶させる段階とを
備えている。本発明の第２の特徴は、複数のメモリ領域
から最小数の消去を受けた第１のメモリ領域と最大数の
消去を受けた第２のメモリ領域とを見出す段階と、最小
数と最大数との間の差が所定の基準を越えるのを検出す
る段階と、前記の第１のメモリ領域に記憶されたパラメ
ータデータを表す電子信号に対応する電子信号を前記の
第２のメモリ領域に記憶する段階と、そして前記の第２
のメモリ領域に記憶されたパラメータデータを表してい
る電子信号に対応する電子信号を前記の第１のメモリ領
域に記憶する段階とを備えるメモリ管理方法である。

【００１０】本発明の第３の特徴は、前記のメモリ管理
方法に従って作動するコンピュータプロセッサによりメ
モリを管理する電子装置である。本発明の第４の特徴
は、前記のメモリ管理方法に従って器械による読解可能
な命令を記憶する媒体である。

【００１１】

【発明の実施例】１９９５年１１月に発行されたアプリ
ケーション・ノートＡＰ−６０４にインテル・コーポレ
ーションの４メガビット、スマートヴォルテージブート
ブロックフラッシュメモリが説明されている。このイン
テルの４メガビットフラッシュメモリを図１に示す。イ
ンテルの４メガビットフラッシュメモリ１００はブロッ
クに分けられており、各ブロックは固定アドレス・レン
ジを有している。ブロック１０２、１０４そして１０６
はいずれもアドレス０００００Ｈと３００００Ｈとの間
に広がっている１２８キロバイトのブロックである。更
に、９６キロバイトのブロック１０８があって、これは
アドレス３００００Ｈと３ＢＦＦＦＨとの間に広がって
いる。フラッシュメモリブロック１０２、１０４、１０
６、１０８はメインメモリブロックを構成し、フラッシ
ュメモリ１００の使用中変更することのないもしくは変
更されそうにないデータもしくは情報を記憶するのに使
用するのが典型である。そのようなデータもしくは情報
とはごくたまにソフトウェアのアップグレードもしくは
更新が必要となる装置の操作プログラムやアプリケーシ
ョンソフトウエアである。インテルの４メガバイトフラ
ッシュメモリは８キロバイトのパラメータブロック１１
０と１１２も含んでいる。パラメータブロックＩ（１１
０）はアドレス３Ｃ０００Ｈと３ＣＦＦＦＨとの間に広
がっており、そしてパラメータブロックＩＩ（１１２）
はアドレス３Ｄ０００Ｈと３ＤＦＦＦＨとの間に広がっ
ている。パラメータブロックＩとＩＩは、フラッシュメ
モリ１００の作動中更新されるのが当然であるデータを
記憶するために割り当てられているフラッシュメモリの
ブロックである。例えば、それらのデータは、フラッシ
ュメモリ１００を設置した電子装置の作動に関連するパ
ラメータである。もしその電子装置が例えば携帯無線電
話であると、その情報とはユーザーのインターフエース
のセットアップ、ユーザー個人の電話帳もしくは使用中
変わる無線電話のパラメータに関連しており、無線電話
の電源を切っている間、保持されなければならない。最
終のメモリブロック１１４はコードブロックであり、例
えば電子装置のオペレーティングシステムを初期化し、
そしてアプリケーションコードの破局的な故障の際シス
テムを回復させるのに必要なソフトウエアを記憶するの
に適切に割り当てている。更に、コードブロック１１４
は通常フラッシュメモリをプログラムし、そして消去す
るのに必要なコードを記憶する。コードブロック１１４
はブートブロックとしばしば称され、そしてアドレスが
３Ｅ０００Ｈから３ＦＦＦＦＨまでのメモリの最高領域
を占めている。

【００１２】他の半導体メモリと同じように、フラッシ
ュメモリは電子信号としてデータを記憶する。データは
バイナリ情報として記憶され、すなわちその情報もしく
は記憶されたデータは「１」もしくは「０」のどちらか
を表している。フラッシュメモリの特性は、「１」を
「０」に変えることによりフラッシュメモリに情報を書
き込む（もしくはプログラムする）ことができるだけで
あるということである。従ってすべてのメモリ位置を
「１」で埋めることにより書き込み（もしくは、プログ
ラミング）ができるようフラッシュメモリを初期化す
る。フラッシュメモリを消すときは「０」を「１」に変
える。更に、フラッシュメモリの特徴は、消去プロセス
がブロック単位で実施されることにある。図１を参照す
る。消去プロセスもしくはサイクルは１０２〜１１４の
ブロック内の一つで生じることとなろう。ブロック内で
情報を選択的に消去することはできない。そのブロック
内の総ての情報を消さなければならないからである。ブ
ロック消去はその一ブロック内の情報を消去するだけで
あって、他の総てのブロックは影響を受けることはな
い。消去サイクルの典型的な定義は、消去操作の後に書
き込みもしくはプログラミング操作が続く、もしくは書
き込みもしくはプログラミング操作の後に消去操作が続
くである。最初、データを読み出そうとする場所をアド
レス指定し、それからそのデータを読み出すという比較
的普通の方法でフラッシュメモリからの読み出し操作は
実施される。インテルの４メガバイト、スマートヴォル
テージブートブロックフラッシュメモリの特徴として、
５ボルト電源で作動しているとき標準温度範囲では１０
０、０００消去サイクルにわたって作動し、広い温度範
囲ではわずか１０、０００消去サイクルにわたってだけ
作動することとなっている。規定サイクル数のこの上限
はある形式の電子装置にこのフラッシュメモリを使用し
たときの限界である。

【００１３】図２を参照する。このブロック図に示すマ
イクロ・コントローラ２００は複数の集合搭載機能ユニ
ットを有する。マイクロ・コントローラ２００はＣＰＵ
２０２、フラッシュメモリ２０４、ランダムアクセスメ
モリ（ＲＡＭ）２０６、入出力ドライバー２０８、そし
てデジタル信号プロセッサ（ＤＳＰ）２１０を備える。
ＣＰＵ２０２は、そのようなプロセッサに関連した通常
の機能を有する普通のプロセッサユニットであり、マイ
クロ・コントローラ２００の他の機能ユニットと相互的
に作動し、そしてマイクロ・コントローラ２００と組み
合わされた電子装置からマイクロ・コントローラ２００
へ加えられる信号で作動する。入出力ドライバー２０８
は、マイクロ・コントローラ２００に搭載の個別の機能
ユニット間でのデータの転送を扱い、そしてマイクロ・
コントローラ２００のユニットと外部電子装置との間で
のデータの流れを扱う。集合が大きくなるにつれて、マ
イクロ・コントローラに搭載の機能ユニットは精緻なも
のとなっていくのが普通であり、例えばＤＳＰ２１０は
無線電話におけるボコーディング機能を果たすよう適切
にプログラムされている。一般的にマイクロ・コントロ
ーラ２００はまた様々な形式のメモリを搭載している。
フラッシュメモリ２０４は不揮発性メモリ手段であっ
て、ＥＥＰＲＯＭの代わりとしてしばしば使用され、Ｅ
ＥＰＲＯＭに匹敵する。ＲＡＭ２０６は揮発性メモリ手
段であって、通常スクラッチパッドメモリのような機能
を果たすか、もしくはＣＰＵで作動しているソフトウエ
アと関連して使用する。

【００１４】一般的にフラッシュメモリ２０４は、ＣＰ
Ｕ２０２がフラッシュメモリ２０４の書き込みと消去と
を行うための命令をメモリブロック１１４に記憶してい
る。しかしながら、フラッシュメモリの一つの場所から
の読み出しは、そのフラッシュメモリの中の別の場所へ
の書き込みを行っているときにはできないので、フラッ
シュメモリへの書き込み命令は全てＲＡＭ２０６に先ず
一時的に記憶されてから、そのコードを実行させて書き
込みプロセスを遂行しなければならない。消去プロセス
は「０」を「１」に変えるプロセス、すなわち「書き込
み」の形であるので、消去サイクル命令も一時的にＲＡ
Ｍにダウンロードしてから消去サイクルが始まるように
しなければならない。本発明の好ましい実施例ではＲＡ
Ｍ２０６は、フラッシュメモリのパラメータブロック１
１０、１１２の一つに記憶されるパラメータもしくは変
数を暫定的に記憶するための８キロバイトブロック（以
下、８キロＲＡＭキャッシュと称す）を構成している。
フラッシュメモリマネージャー（ＦＭＭ）として知られ
ている器械による読解可能な一組の命令に従ってＣＰＵ
２０２を条件づけてフラッシュメモリの効果的な利用を
管理する。ＦＭＭ−ＲＡＭキャッシュルーチンとして知
られている器械による読解可能な一組の命令が与えられ
て、ＲＡＭキャッシュ２１２とパラメータブロック１１
０、１１２とにおける、そしてそれらの間でのパラメー
タの記憶を制御する。一般的にＦＭＭ−ＲＡＭキャッシ
ュルーチンのようなＦＭＭ命令がフラッシュメモリ２０
０のメインメモリブロック１０２から１０８に記憶され
ており、そしてもしＦＭＭ命令がフラッシュメモリのブ
ロック、具体的にはパラメータブロック１１０、１１２
の一方もしくは他方のブロックの書き込みもしくは消去
を構成するのであればＦＭＭ命令はＲＡＭ２０６にダウ
ンロードされる。

【００１５】図３を参照する。ＦＭＭ−ＲＡＭキャッシ
ュルーチン命令に従って条件づけられたＣＰＵ２０２の
動作のための流れ図３００を示す。今生きているフラッ
シュメモリ１００のフラッシュパラメータブロック、例
えばブロック１１０に記憶されたパラメータを変えるも
しくは更新するとき、ＦＭＭ３００は状態３０２に入
り、この状態ではＲＡＭキャッシュ２１２に記憶された
対応パラメータは新しいパラメータ値に更新される。そ
れからＦＭＭ３００は状態３０４に進み、この状態では
今生きているフラッシュパラメータブロック１１０への
書き込み中にＲＡＭキャッシュ２１２の更新が生じた
か、否かを決定する。もしＲＡＭキャッシュの更新がフ
ラッシュ書き込み中に生じていると、そのときはＦＭＭ
３００は状態３０６に入り、この状態では今生きている
フラッシュパラメータブロック１１０にＲＡＭキャッシ
ュ２１２の内容が書き込まれ、今生きているフラッシュ
パラメータブロック１１０をＲＡＭキャッシュ２１２の
内容に更新している。このことは、今生きているフラッ
シュパラメータブロック１１０に一部古いデータを、そ
して一部新しいデータを記憶させることになるかもしれ
ないフラッシュ書き込み中のＲＡＭキャッシュ２１２へ
の書き込みによって、ＲＡＭキャッシュ２１２に記憶さ
れたパラメータ値と今生きているフラッシュパラメータ
ブロック１１０に記憶されているパラメータ値との間で
発生する不一致を考慮してのことである。もし状態３０
４がノーであると、ＦＭＭ３００は状態３０８に入り、
この状態ではＲＡＭ内でいま更新されたパラメータの優
先レベルを決める。本発明に従ってパラメータは、フラ
ッシュメモリもしくはマイクロ・コントローラが存在す
る電子装置の作動に対するそれらの重要性如何によって
「至急」パラメータもしくは「緩慢」パラメータのどち
らかとすることに注目されたい。どのパラメータが「至
急」で、そしてどのパラメータが「緩慢」であるのか、
そしてそのような優先レベルが電子装置のための様々な
パラメータの中にどのように分配されるかは本発明にと
って関心事ではない。ただ注意さるべきこととしては、
これら２つの優先レベルを有するパラメータがシステム
内に存在しており、そしてそのような優先レベルを有す
るものとして認識されているということである。いかな
るシステムにおいても２つ以上の優先レベルがあっても
よいことは明らかであり、そしてそのときはＦＭＭ３０
０を他の優先レベルを許容するよう適当に変更する。も
し今のパラメータが「緩慢」優先レベルを有するのであ
れば、ＦＭＭ３００は状態３１０に入り、そしてもし今
のパラメータが「至急」優先レベルを有するのであれ
ば、ＦＭＭ３００は状態３１２に入る。状態３１０の間
で、もし最後のフラッシュバックアップ以来５つよりも
多くの「緩慢」パラメータがＲＡＭキャッシュ２１２に
書き込まれているか、もしくは最後の「緩慢」パラメー
タがＲＡＭキャッシュ２１２へ書き込まれてから一分以
上経っていて、そしてその間にフラッシュバックアップ
がないならば、ＦＭＭ３００は状態３０６に入り、この
状態では今生きているフラッシュパラメータブロック１
１０にはＲＡＭキャッシュ２１２の内容が書き込まれ
て、ＲＡＭキャッシュ２１２をバックアップする。もし
状態３１０がノーであると、ＦＭＭ３００は状態３０２
に入り、この状態では次のパラメータがＲＡＭキャッシ
ュ２１２に書き込まれるのを待っている。状態３１２に
おいて、もし最後のフラッシュバックアップ以来一つよ
りも多い至急パラメータがＲＡＭキャッシュ２１２に書
き込まれているか、もしくは最後の至急パラメータがＲ
ＡＭキャッシュ２１２へ書き込まれてから２秒経ってお
り、そしてフラッシュへの暫定的なバックアップがなか
ったならば、ＦＭＭ３００は状態３０６に入り、この状
態ではＲＡＭキャッシュ２１２の内容が今生きているフ
ラッシュメモリのパラメータブロック１１０にバックア
ップされる。もし状態３１２がノーであると、ＦＭＭ３
００は状態３０２に入り、この状態では次のパラメータ
がＲＡＭキャッシュ２１２に書き込まれるのをプロセス
は待っている。

【００１６】それぞれの状態３１０、３１２における基
準を詳述する必要のないことは当業者なら理解されよ
う。その基準は特定の電子装置のパラメータの種類と優
先レベルとを考慮して変えられるものである。図３の流
れ図から明かなように、生きているフラッシュメモリの
パラメータブロック１１０への書き込みを必要とする状
態と、そのような書き込みを必要としない状態とをＦＭ
Ｍ３００は有している。従って、ＣＰＵ２０２がＦＭＭ
３００に従って作動するよう条件づけられようとすると
き、ＦＭＭ３００に関係する命令の総てをフラッシュメ
モリからＲＡＭ２０６にダウンロードしなければならな
いということではなく、フラッシュメモリのパラメータ
ブロック１１０への「書き込み」を開始するその部分の
ＦＭＭ３００の命令だけをダウンロードすれば足りる。

【００１７】フラッシュメモリは個別に消去されること
はできないので、ＲＡＭキャッシュ２１２の内容の各々
の順次のバック・アップは今生きているフラッシュメモ
リのパラメータブロック１１０内の次に利用できるアド
レスに書き込まれる。前に説明したリンクリストのデー
タ構造がこの目的に特に適している。いつかは、今生き
ているフラッシュメモリのパラメータブロック１１０は
一杯になる。その時は今生きているフラッシュメモリの
パラメータブロック１１０に記憶されているパラメータ
の最近の値が第２のフラッシュメモリのパラメータのメ
モリブロック１１２に記憶される。今はこの第２のフラ
ッシュメモリのパラメータブロックが、今生きているパ
ラメータブロックとなり、そしてＲＡＭキャッシュ２１
２の内容はＦＭＭ３００の制御下で新しい今生きている
パラメータブロック１１２へ書き込まれる。電子装置の
作動中都合のよいときに元の生きていたパラメータブロ
ック１１０を消去する、すなわちすべてのメモリ領域を
１で満たして、今生きているパラメータブロック２１２
が一杯になった時にパラメータの更新値を受けれるよう
にする。

【００１８】ＦＭＭ−ＲＡＭキャッシュ・ルーチンによ
り管理されているフラッシュメモリは長く有効に使用で
きる。パラメータ値が変化する毎にフラッシュメモリを
必ずしも更新する必要はなく、ある回数のパラメータの
更新があったときだけ、もしくはパラメータが非常に重
要であってフラッシュメモリに直ぐにも保存されなけれ
ばならないときだけフラッシュメモリを更新すれば足り
るからである。こうして、従来の仕方で管理されている
フラッシュメモリで可能となるよりももっと多くのパラ
メータの更新が可能となる。ＣＰＵ２０２のようなセン
トラルプロセッサユニットが制御している電子装置の作
動中、フラッシュメモリ２０４とＲＡＭ２０６のような
メモリデバイスから情報を読み出さなければならない。
しかしながら、上に説明したように、フラッシュメモリ
のブロックへの書き込み中もしくは消去中にフラッシュ
メモリ２０４から読み出すことはできない。従ってもし
書き込み中もしくは消去中にフラッシュメモリ２０４か
らデータを読むことをＣＰＵが要求するならば、その要
求は無視される。そのような要求は以下にインタラプト
と称する。

【００１９】電子装置の種類とそれの状態とによって異
なるが、もしインタラプトもしくは少なくともある種類
のインタラプトに迅速に応じないのであれば、その電子
装置は正しく機能するのを停止する。消去についてはそ
の遅延は８キロブロックで２秒までであり、普通この遅
延はインタラプトに応じるまでの遅延としては長過ぎる
遅延である。図４を参照する。本発明の好ましい実施例
に従うフラッシュメモリマネージャー（ＦＭＭ）インタ
ラプトハンドラールーチン４００の流れ図を示す。ＣＰ
Ｕ２０２はＦＭＭインタラプトハンドラールーチン４０
０に従って動作するよう条件づけられている。フラッシ
ュメモリ２０４へのアクセスを要求するインタラプトが
発生するとＦＭＭインタラプトハンドラー４００が発動
される。フラッシュメモリ２０４が現在書き込みもしく
は消去動作中かどうかを状態４０２でＦＭＭインタラプ
トハンドラーが決定する。もしそのような動作中でなけ
れば本システムの標準インタラプトハンドラールーチン
が開始される状態４０４に入る。標準インタラプトハン
ドリングルーチンは当業者には良く知られていて、詳細
な説明は不要である。標準インタラプトハンドラーは通
常の方法でイタラプト要求に応じ、必要なデータ場所で
あればどこからでも読み出す。もし書き込みもしくは消
去中で、もしフラッシュメモリ２０４へ「短い」書き込
み中ならばＦＭＭインタラプトハンドラー４００は状態
４０６に入り、もし「長い」書き込み、例えば１ワード
の書き込み中ならば状態４０８に入り、そしてもし消去
中ならば状態４１０に入る。

【００２０】状態４０６でフラッシュメモリ２０４への
短い書き込みのために、インタラプトハンドラー４００
は状態４１２に入る。そこではインタラプトは不可能で
ある。「短い」書き込みが終わったら、インタラプトハ
ンドラー４００は状態４１４に入る。そこではフラッシ
ュメモリ２０４のブロック読み出し状態が可能である。
その後、インタラプトハンドラーは状態４０４に入る。
そこでは標準インタラプトハンドラーが発動される。一
般的に「短い」書き込みとみなされる書き込みの最長時
間はＣＰＵ２０２上で動く命令によって制御される電子
装置の性質によって変わり、当業者によって適切に決定
される。一般的に６マシンサイクルよりも少ない書き込
みもしくは１命令が「短い」書き込みとみなされてい
る。もし例えば多くの「ワード」から成るような「長
い」書き込み中ならば、インタラプトハンドラー４００
は状態４０８に入り、そして１ワード（一般的に８もし
くは１６ビット）を現在フラッシュメモリ２０４に書き
込み中かどうかを判断する。もし書き込み中でないなら
インタラプトハンドラー４００は状態４１４に入る。そ
こではフラッシュメモリ２０４はブロック読み出しモー
ドになり、そしてその後状態４０４に入る。そこでは標
準インタラプトハンドラーが発動される。もし１ワード
を現在フラッシュメモリ２０４に書き込み中ならば状態
４１２に入り、ワードの書き込みが終わるまでインタラ
プトは不可能となる。その後、状態４１４に入り、ブロ
ック読み出しモードが可能となり、そして状態４０４で
標準インタラプトハンドラーが発動される。任意に、ワ
ード書き込みとワード書き込みの間でインタラプトが可
能である。一般的に、ワード書き込みとワード書き込み
の間には、新しいワードをデータバッファに置いたりも
しくは新しいワードの書き込み用アドレスをロードする
ための休止があるからである。このようにして、もしこ
のような可能な期間中にインタラプトが発生したらＦＭ
Ｍインタラプトハンドラーはフラッシュメモリ２０４を
読み出しモードにして、インタラプトに応じる。ＦＭＭ
インタラプトハンドラーは「長い」書き込みがワード書
き込みとワード書き込みとの間にあるのを検出し、その
後フラッシュメモリ２０４を読み出しモードにする。
「長い」書き込みがワード書き込みとワード書き込みの
間に入ってきそうな時も認識する。

【００２１】もしＦＭＭインタラプトハンドラー４００
が消去中であることが検出されている状態４１０に入る
と消去処理は中止されて、状態４１４でブロック読み出
しモードが可能となる。標準インタラプトハンドラーが
状態４０４で発動される。状態４０４からＦＭＭインタ
ラプトハンドラー４００は状態４１６に入る。そこでは
インタラプトハンドラーの発動に先立って実施されてい
た動作が継続される。例えばもし消去中であったならば
インタラプトに応じて中止したところから状態４１６で
消去を続ける。同様に、もし「長い」書き込み中にイン
タラプトされたなら次のワード書き込みが状態４１６で
実施される。ＦＭＭインタラプトハンドラー４００はフ
ラッシュメモリ２０４に記憶されているが、フラッシュ
消去もしくは書き込み操作が実施されなければならない
場合は一時的にＲＡＭ２０６に移される。任意で、イン
タラプトハンドラー４００はＲＡＭ２０６に記憶される
のが好ましい。単に一時的にもしくは好ましくに関わら
ずＲＡＭに記憶されたならば、インタラプト要求はＦＭ
Ｍインタラプトハンドラー４００を含むＲＡＭアドレス
に指示されなければならない。

【００２２】前記したようにフラッシュメモリ２０４に
はフラッシュメモリの性能の低下前に実施できる消去サ
イクル数に限界がある。フラッシュメモリマネージャー
はＣＰＵ２０２にＦＭＭブロックリ・ユースポリシーと
して知られる器械による読解可能な一組の命令を与え
て、フラッシュメモリブロックを均等に再使用する手段
を与え、全ブロックが丁度各ブロック同じ消耗になるよ
うにする。図５を参照する。本発明の好ましい実施例に
従うＦＭＭブロックリ・ユースポリシーを表している図
を示す。ＣＰＵ２０２はＦＭＭブロックリ・ユースポリ
シーに従って動作するよう条件づけられている。ブロッ
クリ・ユースポリシーは一組のサブルーチンを備え、消
去−カウント５０２（erase ＿count ）、消去−開始５
０４（erase ＿initiate）、コピー−開始５０６（copy
＿initiate）、コピー−フロム５０８（copy＿from）、
コピー−トゥ５１０（copy＿to）そしてコピー−消耗均
一化用（copy＿for ＿wear＿levelling ）５１２に分類
されている。

【００２３】消去−カウントサブルーチン５０２は何回
ブロックが消去されたかの記録を保持する。ブロックが
消去された回数はブロック消耗カウントとして知られて
いる。ブロック消耗カウントはフラッシュメモリが使用
される最初の回数を０として開始される。すなわちフラ
ッシュメモリマネージャーがフラッシュメモリ２０４が
備わっている電子装置で動く最初の回数である。フラッ
シュメモリの各ブロックに対してブロック消耗カウント
があり、ブロック消耗カウントは対応するブロックが消
去される度に増す。一般的にあるブロックを消去して、
そこに他のブロックをコピーする。従ってコピー先のブ
ロックが消去されている間、消去されているブロック消
去のブロック消耗カウントはコピー元のブロックに記憶
される。消去−開始サブルーチン５０４はフラッシュメ
モリ２０４内で消去処理の動作を制御する。一般的に消
去可能なブロックは消去される。このような消去は、Ｃ
ＰＵ２０２からのインタラプト要求に応じる必要性から
フラッシュメモリマネージャーがインタラプションを要
求する時にだけインタラプトされる。

【００２４】コピーの開始はコピー−開始サブルーチン
５０６に従って器械による読解可能な命令により制御さ
れる。殆ど一杯のブロックから未使用のブロックへブロ
ックコピーを開始する規準は以下の通りである。「少な
くとも１ブロックが８０％以上一杯で、そのブロック中
に少なくとも２０％の使用済み領域がある。かつ同じサ
イズの空きブロックが使用可能である場合。」 コピー開始サブルーチン５０６を特定の電子装置もしく
はマイクロ・コントローラ／命令セットアーキテクチャ
ーに適応する当業者によって他の条件もしくは規準は決
められる。コピー開始サブルーチン５０６で規準を満た
す条件になるとコピー−フロムサブルーチン５０８及び
コピー−トゥサブルーチン５１０が発動される。コピー
−フロムサブルーチン５０８により最大の使用済み領域
をもつブロックの内容がコピーされる。一般的にコピー
−フロムサブルーチン５０８が発動する時、通常１つよ
りも多くのコピー元の候補となるブロックがある。例え
ば、もし８つの８キロバイトがあり、その内６ブロック
が以下の通り一杯であるとする。

【００２５】「１つは９０％の使用済み領域があり、消
耗カウントは３０である。１つは８０％の使用済み領域
があり、消耗カウントは２０である。１つは５０％の使
用済み領域があり、消耗カウントは９である。１つは４
５％の使用済み領域があり、消耗カウントは３である。
１つは３０％の使用済み領域があり、消耗カウントは２
である。そして最後の１つは１０％の使用済み領域があ
る。消去されているブロックと最後のブロックの中から
１つが消去される。」 コピー−フロムサブルーチン５０８の規準に従ってコピ
ー元となる候補は９０％の使用済み領域があるブロック
となる。しかしながら、このブロックは最も消耗カウン
ト数が多い。消耗カウントと使用済みの割合とのいずれ
かを優先させるのは任意である。例えば、使用済みの割
合が高くなると、最大の領域が解放されるためメモリ資
源の使用が良くなり、次のブロックコピーまでの時間が
増大する。もし最大の使用済み領域を持つブロックが選
ばれないと、次のコピーが早く発生し、従ってブロック
コピー要求が早く出され、それ故消耗が早くなってしま
うというように連鎖する。「使用済み領域」という言葉
は既に更新されてしまった値を記憶するメモリ領域のこ
とを称しており、従って更新された値は異なるメモリ領
域にあるということを注意しておく。各フラッシュブロ
ックは１００、０００回消去及び再書き込みできるの
で、コピー元となるブロックの決定において消耗カウン
トは小さい要因である。従って、特定の実施例において
はコピー−フロムサブルーチン５０８は消耗カウントを
無視し、コピー元となるブロックは最大の使用済み領域
をもつブロックであるという単純な規準を使っている。
特定の環境内でフラッシュメモリ装置の使用を最適にし
ようとして当業者が消耗カウントと使用済み領域の割合
とのいずれかを優先させるのをいけないと言っているわ
けではない。

【００２６】コピー−トゥポリシー５１０が発動される
時、一般的にコピー先のメモリブロックの候補は１つよ
りも多い。例えば、８つの内４つが一杯である８キロバ
イトブロックを取り上げる。１つは他のブロックに既に
コピーされているデータをもち、一つは消去中であり、
そして２つは既に消去されているので、この２つだけが
すぐに使用可能である。正確には既に消去されている２
つのメモリブロックである。これら２つのブロックの各
々がブロック消耗カウントをもつ。コピー−トゥサブル
ーチン５１０の規準はコピー先となる最初のブロックは
最小の消耗カウントをもつブロックである。ある型のア
プリケーションにおいてはフラッシュメモリブロックの
いくつかは決してもしくは殆ど消去されない。例えば、
あるアプリケーションは２つの大きなレコードをメモリ
ブロックに保存し、決してそれらを消去したり、書き込
んだりしない。このような状態では、この特定ブロック
は決して消耗しないが、フラッシュメモリ中の他のブロ
ックは消耗してしまう。フラッシュメモリ内のブロック
の消耗値間の何らかの大きな差異を認識するためにコピ
ー−消耗均一化専用サブルーチン５１２が適応され、比
較的消耗していないブロックから最も消耗しているブロ
ックへブロックコピーさせたり、又、最も消耗している
ブロックから比較的消耗していないブロックへブロック
コピーさせたりする。このようにして殆ど消耗していな
いブロックは何度も使用されるようになり、非常に消耗
したブロックの消耗は実質的に減少する。最も使用され
ていないブロックの消耗レベルと最も使用されているブ
ロックの消耗レベルの差が所定の値を超えると強制コピ
ーが発生する。この値はフラッシュメモリを使用してい
るアプリケーションに依存するが、一般的に１から４０
％の範囲内である。フラッシュメモリへの書き込み／消
去頻度に応じてこの範囲を変更するようにする。高頻度
の書き込み／消去の使用によって強制コピーがより頻繁
に発生するからである。加えて、ブロックの消耗カウン
トが増大するにつれて強制コピーが頻繁に発生する。１
ブロック単位についてであっても、強制コピーは前述し
た規準を考慮するよう適応される。

【００２７】前記の観点から本発明の範囲内で様々な変
更を加えることが可能であることは当業者にとって明ら
かである。例えば、先に述べたように２つよりも多いパ
ラメータの優先レベルがあり、ＲＡＭキャッシュ２１２
がフラッシュメモリ１００にバックアップされるかどう
かを決定する基準がマイクロ・コントローラ２００とフ
ラッシュメモリ１００が備わっている電子装置に合うよ
うに適応される。例えば、さらに先の状態がＦＭＭ３０
０には存在し、ＦＭＭ３００は携帯電子装置の電源停止
の始まりを検出して、電源停止の前にＲＡＭキャッシュ
２１２を今生きているフラッシュメモリパラメータブロ
ックにバックアップする。加えて、図５の流れ図に関し
て記述された基準はフラッシュメモリの消耗を均一化し
て最適にするように適応される。更に、一つのブロック
からパラメータデータが他のブロックに記憶される時、
そのデータの後の更新はこの他のブロックで発生すると
いうことは当業者にとって明らかである。本発明は、本
文中で明記した、もしくは示唆したいかなる新規な特徴
又はそのような特徴の組み合わせをも含む。又は本発明
の請求項に関するかどうか、或いは取り上げた問題のい
ずれか又は全てを改善するかどうかに関わらず、本発明
は一般化したどのような特徴をも含む。本件ならびに本
件の分割審査中に新しい請求項を提出することがあるこ
とを注記しておく。

【図面の簡単な説明】

【図１】一般的なフラッシュメモリの図を示す。

【図２】ＶＬＳＩマイクロ・コントローラのブロック図
を示す。

【図３】フラッシュメモリマネージャーＲＡＭキャッシ
ュルーチンの流れ図を示す。

【図４】フラッシュメモリマネージャーインタラプトハ
ンドリングルーチンの流れ図を示す。

【図５】本発明の好ましい実施例に従うフラッシュメモ
リマネージャーブロックコピーポリシーの図式表現を示
す。

【符号の説明】

１００ フラッシュメモリ １０２、１０４、１０６ １２８キロバイトのブロック １０８ ９６キロバイトのブロック １１０、１１２ ８キロバイトのパラメータブロック １１４ １６キロバイトのコードブロック ２００ マイクロ・コントローラ ２０２ ＣＰＵ ２０４ フラッシュメモリ ２０６ ランダムアクセスメモリ（ＲＡＭ） ２０８ 入出力装置 ２１０ デジタル信号プロセッサー（ＤＳＰ） ２１２ ＲＡＭキャッシュ ２１４ 無線電話 ５０２ 消去−カウントサブルーチン ５０４ 消去−開始サブルーチン ５０６ コピー−開始５０６サブルーチン ５０８ コピー−フロムサブルーチン ５１０ コピー−トゥサブルーチン ５１２ コピー−消耗均一化用サブルーチン

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１のメモリ領域として所定の閾値を越
   える複数の使用されたメモリ領域を検出する段階、 電子信号を記憶するため利用できる第２のメモリ領域を
   決める段階、そして前記の第１のメモリー領域に記憶さ
   れたパラメータデータを表している電子信号に対応する
   電子信号を前記の第２のメモリ領域に記憶させる段階を
   備えたことを特徴とするメモリ管理方法。
2. 【請求項２】 第２のメモリ領域は電子信号を記憶する
   のに利用できるメモリ領域の中で最も少なく消去された
   メモリ領域である請求項１に記載のメモリ管理方法。
3. 【請求項３】 複数の第１のメモリ領域から最大の使用
   済み領域を有する第３のメモリ領域を見出す段階と、こ
   の第３のメモリ領域に記憶されたパラメータデータを表
   している電子信号に対応した電子信号を前記の第２のメ
   モリ領域に記憶する段階とを更に備えた請求項１もしく
   は２に記載のメモリ管理方法。
4. 【請求項４】 所定数の消去を受けた第３のメモリ領域
   を複数の第１のメモリ領域から見出す段階と、前記の第
   ３のメモリ領域に記憶されたパラメータデータを表して
   いる電子信号に対応する電子信号を前記の第２のメモリ
   領域に記憶させる段階とを更に備えている請求項１もし
   くは２に記載のメモリ管理方法。
5. 【請求項５】 最小数の消去を受けた第１のメモリ領域
   と最大数の消去を受けた第２のメモリ領域とを複数のメ
   モリ領域から見出す段階、 最小数と最大数との間の差が規定の基準を越えるのを検
   出する段階、 前記の第１のメモリ領域に記憶されたパラメータデータ
   を表す電子信号に対応する電子信号を前記の第２のメモ
   リ領域に記憶する段階、そして前記の第２のメモリ領域
   に記憶されたパラメータデータを表している電子信号に
   対応する電子信号を前記の第１のメモリ領域に記憶する
   段階を備えたことを特徴とするメモリ管理方法。
6. 【請求項６】 請求項１から５のいずれかに従って作動
   するコンピュータプロセッサによりメモリを管理する電
   子装置。
7. 【請求項７】 請求項１から６のいずれかに従って器械
   による読解可能な命令を記憶する媒体。