JPH1011353A - データ送信装置 - Google Patents
データ送信装置Info
- Publication number
- JPH1011353A JPH1011353A JP8164675A JP16467596A JPH1011353A JP H1011353 A JPH1011353 A JP H1011353A JP 8164675 A JP8164675 A JP 8164675A JP 16467596 A JP16467596 A JP 16467596A JP H1011353 A JPH1011353 A JP H1011353A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- address
- memory
- data
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】演算処理部がメモリにデータを記録している間
に，通信処理部が該メモリに保存されているデータを読
み出してしまうことがある。 【解決手段】シーケンス処理部１からのデータはデュア
ルポートメモリ２中のシーケンスバッファに記録され，
通信処理部３は該メモリ２中の通信バッファからデータ
を読み出す。アドレス切り替え回路４は，シーケンス処
理部１がシーケンスバッファにデータを記録し終わった
後，シーケンスバッファのアドレスを前記メモリ２中の
中間バッファのアドレスと交換する。また，アドレス切
り替え回路４は通信バッファと中間バッファのアドレス
の交換も行うが，該交換を前回行ってからシーケンスバ
ッファ・中間バッファ間のアドレス交換があった場合に
のみ通信バッファ・中間バッファ間のアドレス交換を行
う。
に，通信処理部が該メモリに保存されているデータを読
み出してしまうことがある。 【解決手段】シーケンス処理部１からのデータはデュア
ルポートメモリ２中のシーケンスバッファに記録され，
通信処理部３は該メモリ２中の通信バッファからデータ
を読み出す。アドレス切り替え回路４は，シーケンス処
理部１がシーケンスバッファにデータを記録し終わった
後，シーケンスバッファのアドレスを前記メモリ２中の
中間バッファのアドレスと交換する。また，アドレス切
り替え回路４は通信バッファと中間バッファのアドレス
の交換も行うが，該交換を前回行ってからシーケンスバ
ッファ・中間バッファ間のアドレス交換があった場合に
のみ通信バッファ・中間バッファ間のアドレス交換を行
う。
Description
【０００１】
【発明の属する技術分野】本発明は，制御演算装置等に
おけるデータ転送の技術分野に属する。
おけるデータ転送の技術分野に属する。
【０００２】
【従来の技術】図４は，シーケンス演算処理の演算結果
をリモートＩ／Ｏシステムに転送するシーケンサリモー
トＩ／Ｏシステムの構成を示している。同図において，
シーケンス処理部０１は定められた手順に従って制御演
算を行う装置であり，演算結果のデータは逐次デュアル
ポートメモリ０２に記録される。通信処理部０３はデュ
アルポートメモリ０２に記録されたデータを読み出し，
制御対象等に接続されたリモートＩ／Ｏ０５に送信す
る。
をリモートＩ／Ｏシステムに転送するシーケンサリモー
トＩ／Ｏシステムの構成を示している。同図において，
シーケンス処理部０１は定められた手順に従って制御演
算を行う装置であり，演算結果のデータは逐次デュアル
ポートメモリ０２に記録される。通信処理部０３はデュ
アルポートメモリ０２に記録されたデータを読み出し，
制御対象等に接続されたリモートＩ／Ｏ０５に送信す
る。
【０００３】同装置においては，シーケンス処理部０１
は定められた演算を行うたびに逐次デュアルポートメモ
リ０２に演算結果のデータを上書き記録し，また，通信
処理部０３は一定の時間間隔ごとにデュアルポートメモ
リ０２に記録されているデータの読み出し及び送信を行
っている。
は定められた演算を行うたびに逐次デュアルポートメモ
リ０２に演算結果のデータを上書き記録し，また，通信
処理部０３は一定の時間間隔ごとにデュアルポートメモ
リ０２に記録されているデータの読み出し及び送信を行
っている。
【０００４】
【発明が解決しようとする課題】上記のように，従来の
シーケンサリモートＩ／Ｏシステムでは，シーケンス処
理部０１がデュアルポートメモリ０２にデータを記録し
ている最中に，デュアルポートメモリ０２の記録内容を
通信処理部０３が読み出してしまうことがあり，正しい
データがリモートＩ／Ｏ０５に伝わらなくなる可能性が
あった。
シーケンサリモートＩ／Ｏシステムでは，シーケンス処
理部０１がデュアルポートメモリ０２にデータを記録し
ている最中に，デュアルポートメモリ０２の記録内容を
通信処理部０３が読み出してしまうことがあり，正しい
データがリモートＩ／Ｏ０５に伝わらなくなる可能性が
あった。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
め，本発明は，演算処理装置からのデータを記録する第
１のメモリ領域，外部装置へ送るデータを保存する第２
のメモリ領域及び前記両メモリ領域間の中継を行う第３
のメモリ領域を有するメモリ装置と，該メモリ装置中の
第２のメモリ領域に記録されたデータを外部装置へ送信
する通信処理装置と，演算処理装置から第１のメモリ領
域へのデータ送信の完了後第１のメモリ領域と第３のメ
モリ領域のアドレスまたは内容の交換を行い，かつ所望
のタイミングで第２のメモリ領域と第３のメモリ領域の
アドレスまたは内容の交換を行うアドレス交換回路とを
備えたことを特徴とする。
め，本発明は，演算処理装置からのデータを記録する第
１のメモリ領域，外部装置へ送るデータを保存する第２
のメモリ領域及び前記両メモリ領域間の中継を行う第３
のメモリ領域を有するメモリ装置と，該メモリ装置中の
第２のメモリ領域に記録されたデータを外部装置へ送信
する通信処理装置と，演算処理装置から第１のメモリ領
域へのデータ送信の完了後第１のメモリ領域と第３のメ
モリ領域のアドレスまたは内容の交換を行い，かつ所望
のタイミングで第２のメモリ領域と第３のメモリ領域の
アドレスまたは内容の交換を行うアドレス交換回路とを
備えたことを特徴とする。
【０００６】
【発明の実施の形態】図１乃至３は本発明にかかるシー
ケンサリモートＩ／Ｏシステムの一実施形態を示してい
る。同実施形態において，デュアルポートメモリ２は３
つの領域に分割して使用される。それら３つのメモリ領
域には，シーケンスバッファ，通信バッファ及び中間バ
ッファというバッファが存在している。シーケンスバッ
ファはシーケンス処理部１での演算結果のデータを書き
込むためのバッファであり，通信バッファは通信処理部
３がデータの読み出しを行うためのバッファであり，そ
して中間バッファは該２バッファ間の中継を行うための
バッファである。
ケンサリモートＩ／Ｏシステムの一実施形態を示してい
る。同実施形態において，デュアルポートメモリ２は３
つの領域に分割して使用される。それら３つのメモリ領
域には，シーケンスバッファ，通信バッファ及び中間バ
ッファというバッファが存在している。シーケンスバッ
ファはシーケンス処理部１での演算結果のデータを書き
込むためのバッファであり，通信バッファは通信処理部
３がデータの読み出しを行うためのバッファであり，そ
して中間バッファは該２バッファ間の中継を行うための
バッファである。
【０００７】図１において，シーケンス処理部１は定め
られた演算を行うたびに演算結果データをデュアルポー
トメモリ２中のシーケンスバッファに上書き記録する。
そして，該バッファへのデータの書き込みが終了するた
びにアドレス切り替え回路４にシーケンスバッファ更新
指令１０を送信する。
られた演算を行うたびに演算結果データをデュアルポー
トメモリ２中のシーケンスバッファに上書き記録する。
そして，該バッファへのデータの書き込みが終了するた
びにアドレス切り替え回路４にシーケンスバッファ更新
指令１０を送信する。
【０００８】一方，通信処理部３は一定の時間間隔ごと
にアドレス切り替え回路４に通信バッファ更新指令１１
を送信し，通信バッファに記録されているデータを読み
込む。
にアドレス切り替え回路４に通信バッファ更新指令１１
を送信し，通信バッファに記録されているデータを読み
込む。
【０００９】アドレス切り替え回路４は前記シーケンス
処理部１からのシーケンスバッファ更新指令１０または
通信処理部３からの通信バッファ更新指令１１を受信す
ると以下のように動作する。 （１）シーケンスバッファ更新指令１０を受信した場合
は，該指令を受信した旨のフラグを立て，デュアルポー
トメモリ２中のシーケンスバッファのアドレスと中間バ
ッファのアドレスの交換を行う。 （２）通信バッファ更新指令１１を受信した場合は，前
記（１）のフラグが立っているか否か，即ち前回の通信
バッファ更新指令１１を受信した後に前記（１）のアド
レス交換が行われているか否かを調べ，フラグが立って
いる場合には中間バッファのアドレスと通信バッファの
アドレスとの交換を行ってフラグを下ろし，フラグが立
っていない場合には両アドレスの交換は行わず現状態を
維持する。
処理部１からのシーケンスバッファ更新指令１０または
通信処理部３からの通信バッファ更新指令１１を受信す
ると以下のように動作する。 （１）シーケンスバッファ更新指令１０を受信した場合
は，該指令を受信した旨のフラグを立て，デュアルポー
トメモリ２中のシーケンスバッファのアドレスと中間バ
ッファのアドレスの交換を行う。 （２）通信バッファ更新指令１１を受信した場合は，前
記（１）のフラグが立っているか否か，即ち前回の通信
バッファ更新指令１１を受信した後に前記（１）のアド
レス交換が行われているか否かを調べ，フラグが立って
いる場合には中間バッファのアドレスと通信バッファの
アドレスとの交換を行ってフラグを下ろし，フラグが立
っていない場合には両アドレスの交換は行わず現状態を
維持する。
【００１０】図２はアドレス切り替え回路４の一構成例
を示している。同図において，状態保持回路２２にはデ
ュアルポートメモリ２中における各バッファの存在領域
の情報及びシーケンスバッファとのアドレス交換後の中
間バッファのアドレスを通信バッファと交換したか否か
（前記フラグが立っていれば交換が行われておらず，フ
ラグが立っていなければ交換が行われていることとな
る）に関する情報が保持されている。
を示している。同図において，状態保持回路２２にはデ
ュアルポートメモリ２中における各バッファの存在領域
の情報及びシーケンスバッファとのアドレス交換後の中
間バッファのアドレスを通信バッファと交換したか否か
（前記フラグが立っていれば交換が行われておらず，フ
ラグが立っていなければ交換が行われていることとな
る）に関する情報が保持されている。
【００１１】アドレス切り替え回路４にシーケンスバッ
ファ更新指令１０または通信バッファ更新指令１１が送
信されると，状態切り替え回路２１は該指令と現在の状
態保持回路２２中の保持情報とを基に該保持情報を更新
する。そして，更新された保持情報はアドレス発生回路
２３に送られる。アドレス発生回路２３は，状態保持回
路２２の保持情報に従って，新しくシーケンスバッファ
または通信バッファに割り付けられるメモリ領域のアド
レス（即ち，今まで中間バッファに割り付けられていた
メモリ領域のアドレス）をデュアルポートメモリ２に送
信する。
ファ更新指令１０または通信バッファ更新指令１１が送
信されると，状態切り替え回路２１は該指令と現在の状
態保持回路２２中の保持情報とを基に該保持情報を更新
する。そして，更新された保持情報はアドレス発生回路
２３に送られる。アドレス発生回路２３は，状態保持回
路２２の保持情報に従って，新しくシーケンスバッファ
または通信バッファに割り付けられるメモリ領域のアド
レス（即ち，今まで中間バッファに割り付けられていた
メモリ領域のアドレス）をデュアルポートメモリ２に送
信する。
【００１２】図３（ａ）はデュアルポートメモリ２にお
ける各バッファの割り付け状態を表している。同図は，
デュアルポートメモリ２を３分割した各領域をメモリ領
域Ａ，メモリ領域Ｂ及びメモリ領域Ｃとした場合，それ
らメモリ領域に対してシーケンスバッファ，中間バッフ
ァ及び通信バッファの割り付け状態のパターンが合計６
種類あることを示している。例えば，メモリ領域Ａを中
間バッファに割り付けられる領域とし，メモリ領域Ｂを
通信バッファに割り付けられる領域とし，そしてメモリ
領域Ｃをシーケンスバッファに割り付けられる領域とし
た場合は，割り付け状態番号が「５」の状態であること
を示している。
ける各バッファの割り付け状態を表している。同図は，
デュアルポートメモリ２を３分割した各領域をメモリ領
域Ａ，メモリ領域Ｂ及びメモリ領域Ｃとした場合，それ
らメモリ領域に対してシーケンスバッファ，中間バッフ
ァ及び通信バッファの割り付け状態のパターンが合計６
種類あることを示している。例えば，メモリ領域Ａを中
間バッファに割り付けられる領域とし，メモリ領域Ｂを
通信バッファに割り付けられる領域とし，そしてメモリ
領域Ｃをシーケンスバッファに割り付けられる領域とし
た場合は，割り付け状態番号が「５」の状態であること
を示している。
【００１３】図３（ｂ）は，上記図３（ａ）に示したデ
ュアルポートメモリ２における各割り付け状態に対し
て，アドレス切り替え回路４中の状態保持回路２２の内
容がどのように遷移するかを示している。同図により，
例えば，割り付け状態番号が「５」でフラグが立ってい
ない状態においてシーケンスバッファ更新指令１０が出
された場合は，割り付け状態番号「６」でフラグが立っ
ている状態に遷移し，その後，通信バッファ更新指令１
１が出された場合は，割り付け状態番号「１」でフラグ
が立っていない状態に遷移することが分かる。
ュアルポートメモリ２における各割り付け状態に対し
て，アドレス切り替え回路４中の状態保持回路２２の内
容がどのように遷移するかを示している。同図により，
例えば，割り付け状態番号が「５」でフラグが立ってい
ない状態においてシーケンスバッファ更新指令１０が出
された場合は，割り付け状態番号「６」でフラグが立っ
ている状態に遷移し，その後，通信バッファ更新指令１
１が出された場合は，割り付け状態番号「１」でフラグ
が立っていない状態に遷移することが分かる。
【００１４】なお，フラグが立っていない状態のときに
通信バッファ更新指令１１が出された場合は，今までと
同じ割り付け状態及びフラグ状態に戻る。これは，通信
バッファのアドレスと新たなデータが存在していない中
間バッファのアドレスとを交換しても意味がないからで
ある。また，フラグが立っている状態，即ち中間バッフ
ァに更新したデータが保存されているときにシーケンス
バッファ更新指令１０が出された場合は，フラグを立て
たままの状態でシーケンスバッファのアドレスと中間バ
ッファのアドレスとを交換する。これは，通信処理部３
に最新のシーケンス演算結果のデータを送信するという
要求を満足させるためである。
通信バッファ更新指令１１が出された場合は，今までと
同じ割り付け状態及びフラグ状態に戻る。これは，通信
バッファのアドレスと新たなデータが存在していない中
間バッファのアドレスとを交換しても意味がないからで
ある。また，フラグが立っている状態，即ち中間バッフ
ァに更新したデータが保存されているときにシーケンス
バッファ更新指令１０が出された場合は，フラグを立て
たままの状態でシーケンスバッファのアドレスと中間バ
ッファのアドレスとを交換する。これは，通信処理部３
に最新のシーケンス演算結果のデータを送信するという
要求を満足させるためである。
【００１５】
【発明の効果】本発明を採用することにより，通信処理
装置は演算処理装置の演算結果データの内で最新のもの
を常に正確に受信することができるようになる。また，
演算処理装置と通信処理装置との同期を取る必要もない
ため，比較的簡単な装置構成にて前記効果を奏すること
が可能となる。
装置は演算処理装置の演算結果データの内で最新のもの
を常に正確に受信することができるようになる。また，
演算処理装置と通信処理装置との同期を取る必要もない
ため，比較的簡単な装置構成にて前記効果を奏すること
が可能となる。
【図１】本発明の一実施形態にかかるシーケンサリモー
トＩ／Ｏシステムの構成図。
トＩ／Ｏシステムの構成図。
【図２】図１のシーケンサリモートＩ／Ｏシステムのア
ドレス切り替え回路の構成図。
ドレス切り替え回路の構成図。
【図３】メモリ領域へのバッファ割り付け状態及びバッ
ファのアドレス交換状態を示す状態図。
ファのアドレス交換状態を示す状態図。
【図４】従来のシーケンサリモートＩ／Ｏシステムの構
成図。
成図。
０１，１ シーケンス処理部 ０２，２ デュアルポートメモリ ０３，３ 通信処理部 ４ アドレス切り替え回路 ０５，５ リモートＩ／Ｏ機器 １０ シーケンスバッファ更新指令 １１ 通信バッファ更新指令 １２ シーケンスバッファアドレス １３ 通信バッファアドレス ０１５，１５ データ ２１ 状態切り替え回路 ２２ 状態保持回路 ２３ アドレス発生回路
Claims (1)
- 【請求項１】 演算処理装置からのデータを記録する第
１のメモリ領域，外部装置へ送るデータを保存する第２
のメモリ領域及び前記両メモリ領域間の中継を行う第３
のメモリ領域を有するメモリ装置と，該メモリ装置中の
第２のメモリ領域に記録されたデータを外部装置へ送信
する通信処理装置と，演算処理装置から第１のメモリ領
域へのデータ送信の完了後第１のメモリ領域と第３のメ
モリ領域のアドレスまたは内容の交換を行い，かつ所望
のタイミングで第２のメモリ領域と第３のメモリ領域の
アドレスまたは内容の交換を行うアドレス交換回路とを
備えたことを特徴とするデータ送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164675A JPH1011353A (ja) | 1996-06-25 | 1996-06-25 | データ送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164675A JPH1011353A (ja) | 1996-06-25 | 1996-06-25 | データ送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011353A true JPH1011353A (ja) | 1998-01-16 |
Family
ID=15797712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8164675A Withdrawn JPH1011353A (ja) | 1996-06-25 | 1996-06-25 | データ送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1011353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013059217A (ja) * | 2011-09-08 | 2013-03-28 | Toshiba Corp | 電力系統安定化システムおよび電力系統安定化方法 |
-
1996
- 1996-06-25 JP JP8164675A patent/JPH1011353A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013059217A (ja) * | 2011-09-08 | 2013-03-28 | Toshiba Corp | 電力系統安定化システムおよび電力系統安定化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001024733A (ja) | データ伝送装置 | |
| JPH1011353A (ja) | データ送信装置 | |
| JPS636893B2 (ja) | ||
| JPH026263B2 (ja) | ||
| JP3178474B2 (ja) | 通信制御装置 | |
| JPS59205640A (ja) | プログラマブル・コントローラのデータリンク方法 | |
| JPH0115100B2 (ja) | ||
| JP3463845B2 (ja) | データ伝送制御装置 | |
| JPH09326779A (ja) | 通信制御装置及び通信制御システム | |
| JPS6019398Y2 (ja) | 情報伝送装置 | |
| JP2985268B2 (ja) | Ｈｄｌｃフレーム送信および受信制御方式 | |
| JPS63143657A (ja) | フアイル転送制御方式 | |
| JPS6165649A (ja) | 通信制御方式 | |
| CS602090A3 (en) | Method of packet communication in information system | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JPH05227223A (ja) | データ転送システム | |
| JP2001043198A (ja) | システム間通信制御方式 | |
| JPH0137018B2 (ja) | ||
| JPH01256840A (ja) | 端末装置とネットワーク間結合用通信装置 | |
| JPH0440551A (ja) | データ転送方式 | |
| JPH05176000A (ja) | データ中継装置 | |
| JPH03252848A (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPS589620B2 (ja) | 対等通信システム | |
| JPH01174042A (ja) | 回線制御方式 | |
| JPH05502359A (ja) | 分布列プロトコルに従うデータパケットの形の情報を伝送するための改善方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |