JPH1011279A - Electronic appliance - Google Patents

Abstract

PROBLEM TO BE SOLVED: To rewrite data in a flash memory while being loaded on a printed board. SOLUTION: This appliance is provided with a SRAM (nonvolatile memory) 3 with a first area storing a rewriting program for rewriting data such as program data and function setting data and a second area to which data is transferred to be stored, a personal computer 10 transmitting changing data of data, and an address setting circuit 5 mutually replacing each address in the flash memory 1 and RAM with respect to CPU 2 after the rewriting program is transferred to the first area. When the personal computer 10 is connected, CPU is started to execute a rewriting program in the first area to transfer data in the memory 1 to the second area, to erase the memory 1 and to rewrite data in the memory 1 based on changing data from the personal computer 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電気的書き込み及
び消去が可能なフラッシュメモリ内のプログラムデータ
や機能設定データ等のデータの書き換えを可能にする電
子機器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic apparatus capable of rewriting data such as program data and function setting data in a flash memory which can be electrically written and erased.

【０００２】[0002]

【従来の技術】ＲＯＭ等のメモリは電源が断となっても
記憶したデータが保持できることからプログラム等のデ
ータを保持するのに適している。しかし、ＲＯＭは、プ
ログラム等の変更が生じた場合、これを電気的な消去し
て新たなデータを書き込むことが不可能であるため、新
たにデータが書き込まれたＲＯＭと交換を行う必要があ
る。このため、近年は各種の電子機器にはフラッシュメ
モリが多用されている。このフラッシュメモリはＲＯＭ
と同様、電源が供給されなくなってもデータを保持する
ことが可能な不揮発性メモリであるため、本電子機器を
制御するＣＰＵのプログラムや本電子機器の機能設定デ
ータ等、停電時のバックアップが必要なデータの格納に
好適である。また、フラッシュメモリはＲＯＭと異なっ
てデータの電気的な消去や書き換えが可能なメモリであ
るため、プログラムデータや機能設定データの変更時に
新たなデータに書き換えることができる。2. Description of the Related Art A memory such as a ROM is suitable for holding data such as a program since it can hold stored data even when the power is turned off. However, when a change in a program or the like occurs, it is impossible to electrically erase the program and write new data. Therefore, the ROM needs to be replaced with a ROM in which data is newly written. . For this reason, in recent years, flash memories are frequently used in various electronic devices. This flash memory is ROM
Similar to the above, it is a non-volatile memory that can retain data even when power is not supplied. It is suitable for storing various data. In addition, unlike a ROM, a flash memory is a memory in which data can be electrically erased and rewritten, and thus can be rewritten with new data when program data or function setting data is changed.

【０００３】[0003]

【発明が解決しようとする課題】しかしこのようなフラ
ッシュメモリにおいても、プログラムデータ等を変更す
る場合は、通常はソケット等を介して装着されているプ
リント基板から取り外してデータを書き換えている。し
かし、近年のフラッシュメモリは面実装タイプのものが
多く、このようなタイプのフラッシュメモリはプリント
基板に直接ハンダ付けされているため、プログラムデー
タ等の変更が困難となっている。従って本発明は、フラ
ッシュメモリのデータの書き換えを行う場合、フラッシ
ュメモリをプリント基板等から取り外すことなく書き換
え可能にすることを目的とする。However, even in such a flash memory, when changing program data or the like, the data is usually rewritten by removing the program data from a mounted printed board via a socket or the like. However, many recent flash memories are of the surface mounting type, and since such a type of flash memory is directly soldered to a printed circuit board, it is difficult to change program data and the like. Therefore, an object of the present invention is to make it possible to rewrite data in a flash memory without removing the flash memory from a printed circuit board or the like.

【０００４】[0004]

【課題を解決するための手段】このような課題を解決す
るために本発明は、データの書き換えを行う書き換えプ
ログラムを格納する第１のエリアと，データが転送され
て格納される第２のエリアとを有しデータの書き換えが
可能な揮発性メモリ（ＳＲＡＭ）と、上記データの変更
データを送信する外部装置と、第１のエリアに書き換え
プログラムが格納された後にＣＰＵに対する揮発性メモ
リ及び不揮発性メモリの各アドレスを相互に入れ替える
アドレス設定手段とを備え、制御手段は所定の条件によ
り起動されＣＰＵに第１のエリアの書き換えプログラム
を実行させて不揮発性メモリ（例えばフラッシュメモ
リ、電源バックアップされたＲＡＭでも良い）のデータ
を第２のエリアに転送し、転送終了後に外部装置からの
変更データに基づいて不揮発性メモリの書き換えを行う
ようにしたものである。According to the present invention, there is provided a first area for storing a rewrite program for rewriting data, and a second area for storing data transferred and stored therein. A rewriteable volatile memory (SRAM), an external device for transmitting the data change data, and a volatile memory and a non-volatile memory for the CPU after the rewrite program is stored in the first area. Address setting means for exchanging each address of the memory with each other, wherein the control means is activated under a predetermined condition and causes the CPU to execute a rewriting program for the first area, thereby executing a non-volatile memory (for example, a flash memory, a power-backed RAM, etc.) Data may be transferred to the second area, and based on the changed data from the external device after the transfer is completed. It is obtained so as to rewrite the nonvolatile memory.

【０００５】また、外部装置はＳＲＡＭの第１のエリア
に格納される上記書き換えプログラムを有し、かつ不揮
発性メモリに、外部装置からの書き換えプログラムを受
信して第１のエリアに転送する転送プログラムを格納す
るようにしたものである。また、書き換えプログラムと
この書き換えプログラムをＳＲＡＭの第１のエリアに転
送する転送プログラムを不揮発性メモリに格納するもの
である。また、不揮発性メモリを複数のブロック単位に
構成し、データの部分書き換えを可能にしたものであ
る。また、表示手段と、不揮発性メモリのデータ書き換
えの正否をチェックするチェック手段と、チェック手段
のチェック結果がエラーとなる場合に表示手段にエラー
表示を行う手段とを設けたものである。また、不揮発性
メモリのデータ書き換えの終了後ＣＰＵの処理を不揮発
性メモリのプログラム実行処理に復帰させるリスタート
手段を設けたものである。Also, the external device has the rewriting program stored in the first area of the SRAM, and receives the rewriting program from the external device in the nonvolatile memory and transfers the rewriting program to the first area. Is stored. The rewriting program and a transfer program for transferring the rewriting program to the first area of the SRAM are stored in the nonvolatile memory. Also, the nonvolatile memory is configured in units of a plurality of blocks to enable partial rewriting of data. Further, a display unit, a check unit for checking whether data rewriting of the nonvolatile memory is correct or not, and a unit for displaying an error on the display unit when a check result of the check unit indicates an error are provided. Further, a restart means is provided for returning the processing of the CPU to the program execution processing of the nonvolatile memory after the data rewriting of the nonvolatile memory is completed.

【０００６】[0006]

【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明に係る電子機器の要部構成
を示すブロック図である。同図において、電子機器内に
は、プログラムデータや本電子機器の機能設定データ等
のデータが格納され電気的に書込消去が可能な不揮発性
メモリであるフラッシュメモリ１と、フラッシュメモリ
１内のプログラムを実行して所定の処理を行うＣＰＵ２
と、フラッシュメモリ１内のデータの変更時にこれらの
データを一時的に格納する揮発性メモリであるＳＲＡＭ
３と、ＣＰＵ２からのアドレス出力を受けてフラッシュ
メモリ１及びＳＲＡＭ３の何れか一方を選択するアドレ
スデコーダ４とが設けられている。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram illustrating a main configuration of an electronic device according to the present invention. In the figure, a flash memory 1 which is a nonvolatile memory in which data such as program data and function setting data of the present electronic device are stored and which can be electrically written and erased, and a flash memory 1 in the flash memory 1 CPU2 that executes a predetermined process by executing a program
And an SRAM which is a volatile memory for temporarily storing data in the flash memory 1 when the data is changed
3 and an address decoder 4 that receives an address output from the CPU 2 and selects one of the flash memory 1 and the SRAM 3.

【０００７】また、この他電子機器には、アドレスデコ
ーダ４を制御してアドレスの割付変更を行うアドレス設
定回路５と、電源投入時にＣＰＵ２及びアドレス設定回
路５にリセット信号を出力するパワーオンリセット回路
６と、ＣＰＵ２の制御またはパワーオンリセット回路６
からのリセット信号によりＣＰＵ２をリセットするオア
回路７とが設けられている。ＣＰＵ２には、シリアルイ
ンタフェース２Ａ，タイマユニット２Ｂ，ＤＭＡコント
ローラ２Ｃ及びＡ／Ｄ変換器２Ｄが内蔵され、ポートＰ
１及びＰ４を介してそれぞれスタートキー８及び表示手
段１１が接続されると共に、内蔵のシリアルインタフェ
ース２Ａに、ＲＳ−２３２Ｃ信号線９を介してパソコン
１０が接続されている。なお、図１において、ＡＢはア
ドレスバス、ＤＢはデータバスをそれぞれ示す。The other electronic equipment includes an address setting circuit 5 for controlling the address decoder 4 to change the address assignment, and a power-on reset circuit for outputting a reset signal to the CPU 2 and the address setting circuit 5 when the power is turned on. 6 and a control or power-on reset circuit 6 for the CPU 2
And an OR circuit 7 for resetting the CPU 2 in response to a reset signal from the CPU. The CPU 2 includes a serial interface 2A, a timer unit 2B, a DMA controller 2C, and an A / D converter 2D.
The start key 8 and the display means 11 are respectively connected via 1 and P4, and the personal computer 10 is connected via the RS-232C signal line 9 to the built-in serial interface 2A. In FIG. 1, AB indicates an address bus, and DB indicates a data bus.

【０００８】さて以上のように構成された電子機器にお
いて、フラッシュメモリ１に格納されているデータの変
更が生じた場合はパソコン１０をＣＰＵ２に接続すると
共に、スタートキー８を押下する。すると、ＣＰＵ２は
これを検出してフラッシュメモリ１内の後述する転送プ
ログラムを実行して、フラッシュメモリ１内の書き換え
プログラムをＳＲＡＭ３に転送し、転送終了後はＳＲＡ
Ｍ３の書き換えプログラムを実行する。When the data stored in the flash memory 1 is changed in the electronic device configured as described above, the personal computer 10 is connected to the CPU 2 and the start key 8 is pressed. Then, the CPU 2 detects this and executes a transfer program described later in the flash memory 1 to transfer the rewrite program in the flash memory 1 to the SRAM 3, and after the transfer is completed, the SRA
The M3 rewrite program is executed.

【０００９】そして、ＣＰＵ２は以降はＳＲＡＭ３に転
送された書き換えプログラムを実行することによってフ
ラッシュメモリ１のデータの書き換えを行う。即ち、Ｃ
ＰＵ２はパソコン１０からの書き換えデータを受信する
と、ＣＰＵ２はフラッシュメモリ１内のその書き換えデ
ータに該当するセクタのデータをＳＲＡＭ３に転送し、
ＳＲＡＭ３上で該当部分を受信データに書き換えるデー
タ編集処理を行う。そしてデータ編集が終了すると、フ
ラッシュメモリ１の該当セクタのデータを消去し、ＳＲ
ＡＭ３の編集データを該当セクタに書き込む処理を行
う。なお、フラッシュメモリ１の消去時及びデータ書き
換え時にはフラッシュメモリ１のＢＵＳＹ端子から出力
されるビジー信号を確認しながらデータの書き換え等を
行う。Thereafter, the CPU 2 executes the rewriting program transferred to the SRAM 3 to rewrite the data in the flash memory 1. That is, C
When the PU 2 receives the rewrite data from the personal computer 10, the CPU 2 transfers the data of the sector corresponding to the rewrite data in the flash memory 1 to the SRAM 3,
A data editing process is performed on the SRAM 3 to rewrite the corresponding portion with the received data. When the data editing is completed, the data in the corresponding sector of the flash memory 1 is erased,
A process of writing the edit data of AM3 to the corresponding sector is performed. At the time of erasing and data rewriting of the flash memory 1, data rewriting and the like are performed while checking the busy signal output from the BUSY terminal of the flash memory 1.

【００１０】このようにしてＳＲＡＭ３に転送された書
き換えプログラムの実行によりフラッシュメモリ１のデ
ータの書き換えが行われ、書き換えが終了するとＣＰＵ
２はフラッシュメモリ１のプログラムを実行する通常処
理に復帰する。このように、ＣＰＵ２がＳＲＡＭ３の書
き換えプログラムを実行することによりフラッシュメモ
リ１のデータを書き換えるため、フラッシュメモリ１を
装着されているプリント基板等から取り外すことなくデ
ータの書き換えが可能になる。また、この間ＣＰＵ２の
プログラム実行動作は停止せず、従って速やかにフラッ
シュメモリ１のデータを書き換えることが可能になる。The rewriting of the data in the flash memory 1 is performed by executing the rewriting program transferred to the SRAM 3 as described above.
2 returns to the normal processing for executing the program of the flash memory 1. As described above, since the CPU 2 executes the rewriting program of the SRAM 3 to rewrite the data of the flash memory 1, the data can be rewritten without removing the flash memory 1 from the printed circuit board or the like on which the flash memory 1 is mounted. Also, during this time, the program execution operation of the CPU 2 is not stopped, so that the data in the flash memory 1 can be quickly rewritten.

【００１１】図２は、フラッシュメモリ１及びＳＲＡＭ
３の構成を示す図である。フラッシュメモリ１は同図
（ａ）に示すように各セクタに分割されており、セクタ
「０」〜「ｎ−２」にはプログラムデータが格納され、
セクタ「ｎ−１」には本電子機器の機能設定データが格
納される。また、セクタ「ｎ」には、パワーオン時の初
期処理を行うイニシャルプログラムＰＧ１及びデータの
書き換えを行うための第１の書き換えプログラムＰＧ２
が格納されこのセクタは保護エリア（書き換え不可能な
エリア）と呼ばれる。FIG. 2 shows a flash memory 1 and an SRAM.
3 is a diagram illustrating a configuration of FIG. The flash memory 1 is divided into sectors as shown in FIG. 1A, and program data is stored in sectors "0" to "n-2".
The function setting data of the electronic device is stored in the sector “n−1”. The sector “n” includes an initial program PG1 for performing initial processing at power-on and a first rewrite program PG2 for rewriting data.
This sector is called a protected area (non-rewritable area).

【００１２】保護エリアに格納される第１の書き換えプ
ログラムＰＧ２は、スタートキー８の押下等を検出して
書き換え処理に移行する書き換え開始プログラムＰＧ３
と、フラッシュメモリ１内の保護エリアに格納されてい
るプログラムをＳＲＡＭ３に転送する第１の転送プログ
ラムＰＧ４と、ＣＰＵ２をＳＲＡＭ３のプログラムの処
理に移行させる処理移行プログラムＰＧ５と、パソコン
１０からの書き換えデータを受信してその正否をチェッ
クするチェック用プログラムＰＧ６と、フラッシュメモ
リ１の他のセクタのデータをＳＲＡＭ３に転送する第２
の転送プログラムＰＧ７と、パソコン１０から受信した
書き換えデータをＳＲＡＭ３上で編集しフラッシュメモ
リ１に書き込む編集プログラムＰＧ８と、フラッシュメ
モリ１への書き換えが終了した時に表示手段１１に対し
終了表示やエラー表示を行うエラー処理プログラムＰＧ
９と、書き換え終了時に次の処理を再開させるリスター
ト処理プログラムＰＧ１０とから構成されている。The first rewriting program PG2 stored in the protection area includes a rewriting start program PG3 for detecting the pressing of the start key 8 or the like and shifting to rewriting processing.
A first transfer program PG4 for transferring a program stored in a protected area in the flash memory 1 to the SRAM 3, a processing transfer program PG5 for transferring the CPU 2 to the processing of the program in the SRAM 3, and rewriting data from the personal computer 10. And a second program for transferring the data of another sector of the flash memory 1 to the SRAM 3.
Transfer program PG7, an editing program PG8 for editing the rewrite data received from the personal computer 10 on the SRAM 3 and writing the data in the flash memory 1, and an end display and an error display on the display means 11 when the rewriting to the flash memory 1 is completed. Error processing program PG to be executed
9 and a restart processing program PG10 for restarting the next processing at the end of rewriting.

【００１３】このうち、第１の転送プログラムＰＧ４に
よってＳＲＡＭ３に転送されるプログラムとしては、チ
ェック用プログラムＰＧ６、第２の転送プログラムＰＧ
７、編集プログラムＰＧ８、エラー処理プログラムＰＧ
９及びリスタート処理プログラムＰＧ１０があり、これ
らを第２の書き換えプログラムＰＧ１１と称する。一
方、ＳＲＡＭ３の構成は図２（ｂ）に示すように、フラ
ッシュメモリ１から転送された第２の書き換えプログラ
ムＰＧ１１が格納されるプログラム領域（第１のエリ
ア）と、フラッシュメモリ１の保護エリア以外の他のセ
クタ領域からの転送データが格納されるデータ領域（第
２のエリア）とからなる。The programs transferred to the SRAM 3 by the first transfer program PG4 include a check program PG6 and a second transfer program PG4.
7, editing program PG8, error processing program PG
9 and a restart processing program PG10, which are referred to as a second rewriting program PG11. On the other hand, as shown in FIG. 2B, the configuration of the SRAM 3 is other than a program area (first area) in which the second rewrite program PG11 transferred from the flash memory 1 is stored and a protection area of the flash memory 1. And a data area (second area) in which transfer data from another sector area is stored.

【００１４】ところでＣＰＵ２がフラッシュメモリ１の
データを書き換える場合、本願発明では、内蔵のシリア
ルインタフェース２Ａを介してパソコン１０からの書換
データを受信すると共に、受信データをＳＲＡＭ３やフ
ラッシュメモリ１に書き込む場合はＤＭＡコントローラ
２Ｃを用いて書き込むようにしている。この他、データ
書換時には内蔵のタイマユニット２Ｂも用いるようにし
ている。これは、このようなシリアルインタフェース２
Ａ，ＤＭＡコントローラ２Ｃ等がＣＰＵ２に対する割り
込み機能を有しており、この割り込み機能を活用すれば
データを速やかに書き換えできるからである。When the CPU 2 rewrites data in the flash memory 1, according to the present invention, the CPU 2 receives rewrite data from the personal computer 10 via the built-in serial interface 2A and writes the received data to the SRAM 3 or the flash memory 1. Writing is performed using the DMA controller 2C. In addition, the built-in timer unit 2B is used at the time of data rewriting. This is such a serial interface 2
A, the DMA controller 2C and the like have an interrupt function for the CPU 2, and if this interrupt function is utilized, data can be quickly rewritten.

【００１５】図４（ａ）はＣＰＵ２のメモリマップを示
す図であり、ＣＰＵ２には「０」番地から順に、リセッ
ト，マスク不可割り込みＮＭＩ，外部割り込みＩＲＱ，
タイマユニット２Ｂによるタイマ割り込みＴＭＩ，ＤＭ
Ａコントローラ２ＣによるＤＭＡ割り込みＤＭＩ及びシ
リアルインタフェース２Ａによるデータ受信割り込みＳ
ＣＩの各アドレスが割り当てられている。こうした各割
り込み機能を有するＣＰＵ２に対して、常時は、図４
（ｂ）に示すようにフラッシュメモリ１のセクタ「０」
の領域が上記各割り込みアドレスに対応して配置され、
フラッシュメモリ１の配置の後にＳＲＡＭ３のプログラ
ム領域が配置される。FIG. 4A is a diagram showing a memory map of the CPU 2, in which the reset, non-maskable interrupt NMI, external interrupt IRQ,
Timer interrupt TMI, DM by timer unit 2B
A DMA interrupt DMI by the controller 2C and data reception interrupt S by the serial interface 2A
Each address of the CI is assigned. As shown in FIG.
As shown in (b), sector “0” of the flash memory 1
Are arranged corresponding to the above interrupt addresses,
After the arrangement of the flash memory 1, the program area of the SRAM 3 is arranged.

【００１６】従って、常時は、各インタフェースによる
各割り込み要因が発生すると、ＣＰＵ２は対応の割り込
みアドレスにジャンプしてフラッシュメモリ１の対応ア
ドレスに格納されている命令を実行し所定の処理を行
う。一方、フラッシュメモリ１のデータ書換時には、Ｃ
ＰＵ２の各割り込みアドレスには、図４（ｃ）に示すよ
うに、ＳＲＡＭ３のプログラム領域が配置されるように
アドレス設定回路５によりアドレスの割付変更が行われ
る。そしてこのＳＲＡＭ３の配置に続きフラッシュメモ
リ１が配置される。Therefore, normally, when each interrupt factor is generated by each interface, the CPU 2 jumps to the corresponding interrupt address, executes the instruction stored in the corresponding address of the flash memory 1, and performs a predetermined process. On the other hand, when rewriting data in the flash memory 1, C
As shown in FIG. 4C, the address assignment of the interrupt addresses of the PU 2 is changed by the address setting circuit 5 so that the program area of the SRAM 3 is arranged. Then, the flash memory 1 is arranged following the arrangement of the SRAM 3.

【００１７】即ち、フラッシュメモリ１のデータ書換時
に、フラッシュメモリ１からＳＲＡＭ３のプログラム領
域へ書き換えプログラムを転送した後、ＣＰＵ２はアド
レス設定回路５に対してアドレスの割付変更を指示す
る。すると、アドレス設定回路５は、アドレスデコーダ
４を制御し、ＣＰＵ２のフラッシュメモリ１に対するア
ドレスと、ＣＰＵ２のＳＲＡＭ３に対するアドレスとを
相互に入れ替えさせる。この結果、データ書き換えが行
われるときには、ＳＲＡＭ３のプログラム領域がＣＰＵ
２の各割り込みアドレスに対応するように配置される。
従って、ＣＰＵ２は以降、ＳＲＡＭ３の書き換えプログ
ラムを実行してデータ書き換えを行う場合、データ受信
割り込みＳＣＩやタイマ割り込みＴＭＩ等の各割り込み
機能を用いたデータの受信、及びＤＭＡ割り込みＤＭＩ
を用いたデータの書き換えが可能になり、データを短時
間で受信でき、かつ短時間で書き換えることができる。That is, at the time of rewriting data in the flash memory 1, after transferring the rewriting program from the flash memory 1 to the program area of the SRAM 3, the CPU 2 instructs the address setting circuit 5 to change the address assignment. Then, the address setting circuit 5 controls the address decoder 4 so that the address of the CPU 2 for the flash memory 1 and the address of the CPU 2 for the SRAM 3 are interchanged. As a result, when data rewriting is performed, the program area of the SRAM 3 is
2 corresponding to the respective interrupt addresses.
Accordingly, when the CPU 2 subsequently executes the rewrite program of the SRAM 3 to rewrite data, the CPU 2 receives data using each interrupt function such as the data reception interrupt SCI and the timer interrupt TMI, and executes the DMA interrupt DMI.
, Data can be rewritten in a short time, and data can be rewritten in a short time.

【００１８】次に図３のフローチャートを参照して本電
子機器のデータ書き換え動作を具体的に説明する。ま
ず、フラッシュメモリ１のデータ書き換えを行う場合、
パソコン１０上で書き換えデータを作成した後、ＣＰＵ
２とＲＳ−２３２Ｃ信号線９により接続し、スタートキ
ー８を押下する。すると、フラッシュメモリ１のプログ
ラムを実行して通常処理を行っているＣＰＵ２は、ステ
ップＳ１でスタートキー８の検出判断を行い、スタート
キー８の押下を検出すると、通常処理を中断してフラッ
シュメモリ１内の保護エリアの書き換え開始プログラム
ＰＧ３を実行しステップＳ２でパソコン１０との接続の
有無を判断する。Next, the data rewriting operation of the electronic device will be specifically described with reference to the flowchart of FIG. First, when rewriting data in the flash memory 1,
After creating the rewrite data on the personal computer 10, the CPU
2 and the RS-232C signal line 9, and the start key 8 is pressed. Then, the CPU 2 executing the program of the flash memory 1 and performing the normal processing determines the detection of the start key 8 in step S1, and upon detecting the pressing of the start key 8, interrupts the normal processing and stops the flash memory 1 The rewriting start program PG3 for the protection area in the inside is executed, and it is determined in step S2 whether or not there is a connection with the personal computer 10.

【００１９】ここでパソコン１０との接続が検出される
と、ＣＰＵ２は保護エリアの第１の転送プログラムＰＧ
４を実行し、ステップＳ３で第２の書き換えプログラム
ＰＧ１１をＳＲＡＭ３のプログラム領域に転送する。そ
の後、ステップＳ４で保護エリアの処理移行プログラム
ＰＧ５を実行することにより、アドレス設定回路５を制
御してアドレスデコーダ４により、ＣＰＵ２のフラッシ
ュメモリ１に対するアドレスと、ＣＰＵ２のＳＲＡＭ３
に対するアドレスとを相互に入れ替えさせる。そしてそ
の後、ＣＰＵ２はステップＳ５以降の各ステップでＳＲ
ＡＭ３に転送されている第２の書き換えプログラムＰＧ
１１の実行を開始する。Here, when the connection with the personal computer 10 is detected, the CPU 2 executes the first transfer program PG in the protected area.
4 is executed, and the second rewrite program PG11 is transferred to the program area of the SRAM 3 in step S3. After that, by executing the protection area processing transition program PG5 in step S4, the address setting circuit 5 is controlled, and the address decoder 4 controls the address of the flash memory 1 of the CPU 2 and the SRAM 3 of the CPU 2.
With each other. After that, the CPU 2 determines the SR in each step after step S5.
Second rewrite program PG transferred to AM3
11 is started.

【００２０】この場合ＣＰＵ２は、まず第２の書き換え
プログラムＰＧ１１中のチェック用プログラムＰＧ６を
実行することによりＲＳ−２３２Ｃ信号線９を介しパソ
コン１０に受信レディ信号をステップＳ６で送信する。
この受信レディ信号の送信に対しパソコン１０では書き
換えデータを送信してくる。パソコン１０側から送信さ
れるこの書き換えデータは、書き換えデータそのもの
と、その書き換えデータのアドレス（フラッシュメモリ
１のアドレス）を含むデータである。このように構成す
ることによって、パソコン１０ではフラッシュメモリ１
のデータ書換時に全てのデータを送信せずに変更データ
のみを送信できるため、データの送信時間を短縮でき
る。また、本装置においても書き換えデータの受信時間
が短縮されると共に、変更データのみを書き換えるだけ
で良く、従ってデータの書換時間を短縮できる。In this case, the CPU 2 first executes the check program PG6 in the second rewrite program PG11 to transmit a reception ready signal to the personal computer 10 via the RS-232C signal line 9 in step S6.
In response to the transmission of the reception ready signal, the personal computer 10 transmits rewrite data. The rewrite data transmitted from the personal computer 10 is data including the rewrite data itself and the address of the rewrite data (the address of the flash memory 1). With this configuration, the personal computer 10 can store the flash memory 1
When the data is rewritten, only the changed data can be transmitted without transmitting all the data, so that the data transmission time can be reduced. Also in the present apparatus, the reception time of the rewritten data is shortened, and only the changed data need be rewritten. Therefore, the data rewriting time can be reduced.

【００２１】ＣＰＵ２はパソコン１０からの書き換えデ
ータをステップＳ７で受信する。そして受信した書き換
えデータが正しいか否かをステップＳ８でそのデータの
チェックサム演算を行って判断する。ここでステップＳ
８の判断の結果、正規な書き換えデータが受信できない
と判断される場合はステップＳ９でパソコン１０に対し
再送要求を行ってステップＳ６へ戻る。そして、パソコ
ン１０から再送される書き換えデータを受信する。ま
た、ステップＳ８の判断の結果、正規な書き換えデータ
が受信できれば、ステップＳ１０へ移行し、その受信デ
ータがデータ書換の終了を示す終了コードではないこと
を確認のうえ、ＣＰＵ２はＳＲＡＭ３に転送されている
第２の転送プログラムＰＧ７を実行する。The CPU 2 receives the rewrite data from the personal computer 10 in step S7. In step S8, it is determined whether the received rewrite data is correct by performing a checksum operation on the data. Here step S
As a result of the determination in step 8, if it is determined that the regular rewrite data cannot be received, a retransmission request is made to the personal computer 10 in step S9, and the process returns to step S6. Then, the rewriting data retransmitted from the personal computer 10 is received. If the result of determination in step S8 is that normal rewrite data can be received, the process proceeds to step S10, and after confirming that the received data is not an end code indicating the end of data rewrite, the CPU 2 is transferred to the SRAM 3 The second transfer program PG7 is executed.

【００２２】そしてこの第２の転送プログラムＰＧ７の
実行により、受信データの該当アドレスに相当するフラ
ッシュメモリ１のセクタの全データをステップＳ１１で
ＳＲＡＭ３のデータ領域に転送する。その後ＣＰＵ２は
編集プログラムＰＧ８を実行することによりステップＳ
１２でＳＲＡＭ３のデータ領域の該当データを、受信し
た書き換えデータに書き換えるデータ編集処理を行い、
かつステップＳ１３でフラッシュメモリ１の該当セクタ
にデータ「００」または「ＦＦ」Ｈ（１６進）を書き込
むことにより消去する。さらに、消去した該当セクタに
対しステップＳ１４でＳＲＡＭ３のデータ領域の編集デ
ータを転送して書き込む。By executing the second transfer program PG7, all data in the sector of the flash memory 1 corresponding to the corresponding address of the received data is transferred to the data area of the SRAM 3 in step S11. Thereafter, the CPU 2 executes the editing program PG8 to execute step S.
At 12, a data editing process is performed to rewrite the corresponding data in the data area of the SRAM 3 with the received rewrite data.
In step S13, the data is erased by writing data "00" or "FF" H (hexadecimal) in the corresponding sector of the flash memory 1. Further, in step S14, the edited data in the data area of the SRAM 3 is transferred and written to the erased sector.

【００２３】その後、ＳＲＡＭ３に転送されているエラ
ー処理プログラムＰＧ９を実行し、フラッシュメモリ１
へデータが正常に書き込まれたか否かをそのデータのチ
ェックサム演算を行うことによりチェックする。即ち、
フラッシュメモリ１の該当セクタの消去前のチェックサ
ムと、新たに該当セクタに書き込まれた編集データのチ
ェックサム演算結果との比較照合を行い、チェックサム
エラーが発生すれば、ＳＲＡＭ３の別途領域にエラーフ
ラグをセットする。このようにしてフラッシュメモリ１
の１つのセクタに対するデータの部分書換が行われる。Thereafter, the error processing program PG9 transferred to the SRAM 3 is executed and the flash memory 1
It is checked whether or not the data has been normally written by performing a checksum operation on the data. That is,
The checksum of the corresponding sector in the flash memory 1 before erasing is compared with the checksum calculation result of the edited data newly written in the corresponding sector. If a checksum error occurs, the error is stored in a separate area of the SRAM 3. Set a flag. Thus, the flash memory 1
Is partially rewritten to one of the sectors.

【００２４】その後、ＣＰＵ２はステップＳ６に戻って
ＳＲＡＭ３のチェック用プログラムＰＧ６を再度実行す
ることにより、パソコン１０側から送信される次のセク
タに関する書き換えデータの受信及び受信データのチェ
ックを行う。そして、第２の転送プログラムＰＧ７の再
実行により、受信データの該当アドレスに相当するフラ
ッシュメモリのセクタのデータをステップＳ１１でＳＲ
ＡＭ３のデータ領域に転送し、編集プログラムＰＧ８を
再実行することでステップＳ１２〜Ｓ１４のデータ書き
換え処理を同様に行いデータ書き込みエラー等も同様に
チェックする。Thereafter, the CPU 2 returns to step S6 and executes the check program PG6 in the SRAM 3 again to receive the rewritten data for the next sector transmitted from the personal computer 10 and to check the received data. Then, by re-executing the second transfer program PG7, the data of the sector of the flash memory corresponding to the corresponding address of the received data is stored in the SR in step S11.
By transferring the data to the data area of AM3 and re-executing the editing program PG8, the data rewriting processing in steps S12 to S14 is performed in the same manner, and a data write error or the like is similarly checked.

【００２５】このようにして、ＳＲＡＭ３の書き換えプ
ログラムＰＧ１１を実行することによりフラッシュメモ
リ１の各セクタのデータがパソコン１０側から送信され
るデータに順次書き換えられる。そして、パソコン１０
側からデータ書き換えの終了を示す終了コードが送信さ
れ、ステップＳ１０の「終了コード」が「Ｙ」と判定さ
れると、ＣＰＵ２は上記エラー処理プログラムＰＧ９を
実行し、ＳＲＡＭ３の別途領域に書き込みエラーフラグ
がセットされているか否かを判断する。そしてエラーフ
ラグがセットされていれば表示手段１１にエラー表示を
行い、エラーフラグがセットされていなければ、表示手
段１１に書き込み終了表示を行う（ステップＳ１５）。
なお、表示手段１１としては、ＬＥＤやＬＣＤの他にト
ーン発生手段がある。また、こうした書き込みエラー時
にはエラー信号をパソコン１０側に送信してパソコン１
０にもエラー表示を行う。その後ＣＰＵ２は、ＳＲＡＭ
３に転送されているリスタート処理プログラムＰＧ１０
を実行することにより、アドレス設定回路５を制御しア
ドレスデコーダ４により、ＣＰＵ２のフラッシュメモリ
１に対するアドレスと、ＣＰＵ２のＳＲＡＭ３に対する
アドレスとを交換前の状態に復旧させた後、ステップＳ
１６でフラッシュメモリ１のプログラムデータエリアの
プログラムを実行する通常処理に移行する。As described above, by executing the rewriting program PG11 of the SRAM 3, the data of each sector of the flash memory 1 is sequentially rewritten to the data transmitted from the personal computer 10. And the personal computer 10
When the end code indicating the end of the data rewriting is transmitted from the side and the “end code” in step S10 is determined to be “Y”, the CPU 2 executes the error processing program PG9 and writes the error flag It is determined whether or not is set. If the error flag is set, an error is displayed on the display means 11, and if the error flag is not set, a write completion display is displayed on the display means 11 (step S15).
The display means 11 includes a tone generating means in addition to the LED and the LCD. At the time of such a writing error, an error signal is transmitted to the personal computer 10 side, and the personal computer 1
An error is also displayed for 0. After that, the CPU 2
3, the restart processing program PG10 transferred to
Is executed, the address setting circuit 5 is controlled, and the address decoder 4 restores the address of the CPU 2 to the flash memory 1 and the address of the CPU 2 to the SRAM 3 to the state before the exchange, and then proceeds to step S
At 16, the process proceeds to the normal process of executing the program in the program data area of the flash memory 1.

【００２６】なお、書き込み処理の終了後に、ＣＰＵ２
がポートＰ２を介してオア回路７を駆動することにより
自身をリセットし、フラッシュメモリ１のプログラムに
復帰させる方法もある。この場合、アドレス設定回路５
はオア回路７からのリセット信号によりアドレスデコー
ダ４を制御し、ＣＰＵ２のフラッシュメモリ１に対する
アドレスと、ＣＰＵ２のＳＲＡＭ３に対するアドレスと
を交換前の状態に復旧させる。また、ＣＰＵ２はこのと
きリセット信号により先頭番地へジャンプしその後先頭
番地の命令を実行することでフラッシュメモリ１内の保
護エリアのイニシャルプログラムＰＧ１にジャンプす
る。そしてその後、各セクタの通常プログラムを実行す
る。また、書き込み処理の終了後にＣＰＵ２を待機状態
させ、本電子機器の電源のオフ→オンに基づくパワーオ
ンリセットによりリセット回路６からＣＰＵ２及びアド
レス設定回路５をリセットさせ、同様にフラッシュメモ
リ１のプログラムに復帰させる方法もある。After completion of the writing process, the CPU 2
Drives the OR circuit 7 through the port P2 to reset itself and return to the program of the flash memory 1. In this case, the address setting circuit 5
Controls the address decoder 4 by a reset signal from the OR circuit 7, and restores the address of the CPU 2 for the flash memory 1 and the address of the CPU 2 for the SRAM 3 to the state before the exchange. At this time, the CPU 2 jumps to the first address by the reset signal, and then executes the instruction at the first address, thereby jumping to the initial program PG1 in the protection area in the flash memory 1. After that, the normal program of each sector is executed. Further, after the writing process is completed, the CPU 2 is put into a standby state, and the power supply of the electronic apparatus is turned off → on so that the CPU 2 and the address setting circuit 5 are reset from the reset circuit 6 by a power-on reset. There is also a method of returning.

【００２７】また、書き換えプログラムの起動方法とし
ては、スタートキー８の押下の他に、ＣＰＵ２がパソコ
ン１０との接続を検出したときに直ちにその書き換えプ
ログラムをＳＲＡＭ３に転送し実行する方法と、パソコ
ン１０等の外部装置から「書き換えプログラム転送」コ
マンドを受信したときにその書き換えプログラムをＳＲ
ＡＭ３に転送し実行する方法とがある。The rewriting program can be started up by pressing the start key 8 or by immediately transferring the rewriting program to the SRAM 3 when the CPU 2 detects the connection with the personal computer 10, and executing the personal computer 10. When a “rewrite program transfer” command is received from an external device such as
There is a method of transferring to the AM3 and executing it.

【００２８】また、本実施の形態では、書き換えプログ
ラムは常時フラッシュメモリ１の書き換え不可能な保護
エリアに格納されているが、書き換え可能な他のセクタ
に格納しておいても良く、またパソコン１０等の外部装
置からＳＲＡＭ３に送信して格納させるようにしても良
く、要はフラッシュメモリ１のデータ書き換え時にその
書き換えプログラムがＳＲＡＭ３に格納されていれば良
い。従って、書き換えプログラムのＳＲＡＭ３への格納
時点はフラッシュメモリの書き換え時以外にイニシャル
時であっても良い。なお、書き換えプログラムのＳＲＡ
Ｍ３への格納時にもこのデータについてチェックサム演
算を行い、エラーが発生すれば再度フラッシュメモリ１
の書き換えプログラムをＳＲＡＭ３にロードする。ま
た、本実施の形態ではフラッシュメモリ１の各セクタ毎
にデータの書き換えを行っているが、ＳＲＡＭ３の容量
をフラッシュメモリ１の容量より大きくすればフラッシ
ュメモリ１の全てのデータを一括して書き換えることも
可能である。In this embodiment, the rewrite program is always stored in the non-rewritable protected area of the flash memory 1. However, the rewrite program may be stored in another rewritable sector. For example, the data may be transmitted from the external device to the SRAM 3 and stored in the SRAM 3. In short, the data may be stored in the SRAM 3 when the data in the flash memory 1 is rewritten. Therefore, the rewriting program may be stored in the SRAM 3 at the initial time other than the rewriting time of the flash memory. The SRA of the rewrite program
When data is stored in M3, a checksum operation is performed on this data.
Is loaded into the SRAM 3. In the present embodiment, data is rewritten for each sector of the flash memory 1. However, if the capacity of the SRAM 3 is made larger than the capacity of the flash memory 1, all data in the flash memory 1 can be rewritten collectively. Is also possible.

【００２９】[0029]

【発明の効果】以上説明したように本発明によれば、デ
ータの書き換えが可能なＳＲＡＭと、プログラムデータ
等の変更データを送信する外部装置と、第１のエリアに
書き換えプログラムが格納された後にＣＰＵに対する揮
発性メモリ及び不揮発性メモリの各アドレスを相互に入
れ替えるアドレス設定手段とを備え、制御手段は所定の
条件により起動されＣＰＵにＳＲＡＭの第１のエリアの
書き換えプログラムを実行させて不揮発性メモリのデー
タをＳＲＡＭの第２のエリアに転送し、転送終了後に外
部装置からの変更データに基づいて不揮発性メモリの書
き換えを行うようにしたので、不揮発性メモリのデータ
を変更する場合不揮発性メモリをプリント基板等に装着
したままデータを書き換えることができる。また、デー
タの書き換え時にアドレス設定手段によりアドレスの入
れ替えが行われることから、第１のエリアの書き換えプ
ログラムをＣＰＵに固有の割り込み機能を用いて実行す
ることができ、従って速やかに変更データを受信し書き
換えることができる。また、データを書き換える場合に
全てのデータを書き換えずに変更部分についてのみ書き
換えれば良いことからデータの書き換え効率を向上でき
る。As described above, according to the present invention, an SRAM capable of rewriting data, an external device for transmitting change data such as program data, and an external device for storing a rewrite program in a first area are provided. Address setting means for exchanging each address of a volatile memory and a non-volatile memory for the CPU with each other, wherein the control means is started under a predetermined condition and causes the CPU to execute a rewriting program for the first area of the SRAM, Is transferred to the second area of the SRAM, and after the transfer is completed, the non-volatile memory is rewritten based on the changed data from the external device. Data can be rewritten while attached to a printed circuit board or the like. In addition, since address replacement is performed by the address setting means at the time of data rewriting, the rewriting program for the first area can be executed by using an interrupt function specific to the CPU, so that the changed data can be received immediately. Can be rewritten. Further, when rewriting data, it is sufficient to rewrite only the changed part without rewriting all data, so that the data rewriting efficiency can be improved.

【００３０】また、外部装置はＳＲＡＭの第１のエリア
に格納される上記書き換えプログラムを有し、かつ不揮
発性メモリに、外部装置からの書き換えプログラムを受
信して第１のエリアに転送する転送プログラムを格納す
るので、書き換えプログラムのＳＲＡＭ内の常駐を不要
にすることができる。また、書き換えプログラムとこの
書き換えプログラムをＳＲＡＭの第１のエリアに転送す
る転送プログラムを不揮発性メモリに格納するので、外
部装置を用いずに直ちにデータの書き換えが可能にな
る。また、不揮発性メモリのデータ書き換えの正否をチ
ェックし、チェック結果がエラーとなる場合に表示手段
にエラー表示を行うので、データの書き換えの正否を的
確に認識できる。The external device has the rewriting program stored in the first area of the SRAM, and receives the rewriting program from the external device in the nonvolatile memory and transfers the rewriting program to the first area. Is stored, the resident of the rewriting program in the SRAM can be made unnecessary. Further, since the rewriting program and the transfer program for transferring the rewriting program to the first area of the SRAM are stored in the nonvolatile memory, the data can be rewritten immediately without using an external device. In addition, the correctness of the data rewriting of the nonvolatile memory is checked, and an error is displayed on the display means when the check result indicates an error. Therefore, the correctness of the data rewriting can be accurately recognized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明の電子機器の構成を示すブロック図で
ある。FIG. 1 is a block diagram illustrating a configuration of an electronic device of the present invention.

【図２】 電子機器を構成するフラッシュメモリ及びＳ
ＲＡＭの構成を示す図である。FIG. 2 is a diagram showing a flash memory and an S constituting an electronic device
FIG. 2 is a diagram illustrating a configuration of a RAM.

【図３】 電子機器のＣＰＵのデータ書き換え動作を示
すフローチャートである。FIG. 3 is a flowchart illustrating a data rewriting operation of a CPU of the electronic device.

【図４】 ＣＰＵのメモリマップ及び各メモリのＣＰＵ
に対する配置状況を示す図である。FIG. 4 is a memory map of a CPU and a CPU of each memory.
It is a figure which shows the arrangement situation with respect to.

【符号の説明】[Explanation of symbols]

１…フラッシュメモリ、２…ＣＰＵ、２Ａ…シリアルイ
ンタフェース、２Ｂ…タイマユニット、２Ｃ…ＤＭＡコ
ントローラ、３…ＳＲＡＭ、４…アドレスデコーダ、５
…アドレス設定回路、６…パワーオンリセット回路、７
…オア回路、８…スタートキー、１０…パソコン、１１
…表示手段。DESCRIPTION OF SYMBOLS 1 ... Flash memory, 2 ... CPU, 2A ... Serial interface, 2B ... Timer unit, 2C ... DMA controller, 3 ... SRAM, 4 ... Address decoder, 5
... Address setting circuit, 6 ... Power-on reset circuit, 7
... OR circuit, 8 ... Start key, 10 ... PC, 11
... Display means.

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 データが格納されると共に、データの書
き換えが可能な不揮発性メモリと、前記不揮発性メモリ
をアクセスして所定の処理を行うＣＰＵとからなる電子
機器において、 データの書き換えを行う書き換えプログラムを格納する
第１のエリアと，前記データが転送されて格納される第
２のエリアとを有しデータの書き換えが可能な揮発性メ
モリと、前記データの変更データを送信する外部装置
と、第１のエリアに書き換えプログラムが格納された後
にＣＰＵに対する揮発性メモリ及び不揮発性メモリの各
アドレスを相互に入れ替えるアドレス設定手段と、所定
の条件により起動されＣＰＵに第１のエリアの書き換え
プログラムを実行させて不揮発性メモリのデータを第２
のエリアに転送すると共に、転送終了後に前記変更デー
タに基づいて前記不揮発性メモリの書き換えを行う制御
手段とを備えたことを特徴とする電子機器。1. An electronic apparatus comprising: a non-volatile memory in which data is stored and rewritable; and a CPU which accesses the non-volatile memory and performs predetermined processing. A data rewritable volatile memory having a first area for storing a program, a second area for transferring and storing the data, and an external device for transmitting changed data of the data; Address setting means for exchanging each address of the volatile memory and the non-volatile memory for the CPU after the rewriting program is stored in the first area, and executing the rewriting program of the first area on the CPU which is activated under predetermined conditions Then, the data in the nonvolatile memory is stored in the second
And a control unit for rewriting the non-volatile memory based on the change data after the transfer is completed. 【請求項２】 請求項１において、 前記外部装置は前記揮発性メモリの第１のエリアに格納
される前記書き換えプログラムを有し、かつ前記不揮発
性メモリに前記外部装置からの書き換えプログラムを受
信して第１のエリアに転送する転送プログラムを格納す
ることを特徴とする電子機器。2. The external device according to claim 1, wherein the external device has the rewrite program stored in a first area of the volatile memory, and receives the rewrite program from the external device in the nonvolatile memory. An electronic device for storing a transfer program for transferring data to a first area. 【請求項３】 請求項１において、 前記書き換えプログラムと，この書き換えプログラムを
前記揮発性メモリの第１のエリアに転送する転送プログ
ラムとを前記不揮発性メモリに格納することを特徴とす
る電子機器。3. The electronic apparatus according to claim 1, wherein the rewriting program and a transfer program for transferring the rewriting program to a first area of the volatile memory are stored in the nonvolatile memory. 【請求項４】 請求項１ないし請求項３の何れかの請求
項において、 前記不揮発性メモリは複数のブロック単位で構成され、
データの部分書き換えを可能にしたことを特徴とする電
子機器。4. The non-volatile memory according to claim 1, wherein the nonvolatile memory includes a plurality of blocks.
An electronic device characterized in that data can be partially rewritten. 【請求項５】 請求項１ないし請求項４の何れかの請求
項において、 表示手段と、前記不揮発性メモリのデータ書き換えの正
否をチェックするチェック手段と、チェック手段のチェ
ック結果がエラーとなる場合に表示手段にエラー表示を
行う手段とを備えたことを特徴とする電子機器。5. The display device according to claim 1, wherein said display means, a check means for checking whether or not data rewriting of said nonvolatile memory is correct, and a check result of said check means result in an error. Means for displaying an error on the display means. 【請求項６】 請求項１ないし請求項５の何れかの請求
項において、 前記不揮発性メモリのデータ書き換えの終了後前記ＣＰ
Ｕの処理を前記不揮発性メモリのプログラム実行処理に
復帰させるリスタート手段を備えたことを特徴とする電
子機器。6. The non-volatile memory according to claim 1, further comprising:
An electronic apparatus comprising: a restart unit that returns the process of U to the program execution process of the nonvolatile memory.