JPH10105117A - Display device and driving method therefor - Google Patents
Display device and driving method thereforInfo
- Publication number
- JPH10105117A JPH10105117A JP27394996A JP27394996A JPH10105117A JP H10105117 A JPH10105117 A JP H10105117A JP 27394996 A JP27394996 A JP 27394996A JP 27394996 A JP27394996 A JP 27394996A JP H10105117 A JPH10105117 A JP H10105117A
- Authority
- JP
- Japan
- Prior art keywords
- address
- display
- light
- address signal
- signal light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000006243 chemical reaction Methods 0.000 claims abstract description 86
- 230000003287 optical effect Effects 0.000 claims abstract description 80
- 239000004973 liquid crystal related substance Substances 0.000 claims description 49
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 20
- 238000009825 accumulation Methods 0.000 abstract description 14
- 230000006870 function Effects 0.000 description 34
- 239000000758 substrate Substances 0.000 description 27
- 230000005684 electric field Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 9
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 9
- 238000007747 plating Methods 0.000 description 8
- 239000011777 magnesium Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000010549 co-Evaporation Methods 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910017073 AlLi Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- MGADZUXDNSDTHW-UHFFFAOYSA-N 2H-pyran Chemical compound C1OC=CC=C1 MGADZUXDNSDTHW-UHFFFAOYSA-N 0.000 description 1
- GQTUZGPCNDHCTC-UHFFFAOYSA-N 4-naphthalen-1-yloxadiazole Chemical compound O1N=NC(C=2C3=CC=CC=C3C=CC=2)=C1 GQTUZGPCNDHCTC-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910017911 MgIn Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052773 Promethium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 241000006770 Xenia Species 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003227 poly(N-vinyl carbazole) Polymers 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- VQMWBBYLQSCNPO-UHFFFAOYSA-N promethium atom Chemical compound [Pm] VQMWBBYLQSCNPO-UHFFFAOYSA-N 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Led Devices (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、表示装置および
その駆動方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a display device and a driving method thereof.
【０００２】[0002]
【従来の技術および発明が解決しようとする課題】従
来、表示装置としては、Ｘ−Ｙアドレス方式による単純
マトリクス表示を行うものが知られている。このような
表示装置は、走査電極と選択電極とよりなる格子状の電
極配列をもち、各電極の交点にそれぞれの電極によって
スイッチングされる、個々の画素としてのＬＥＤ（ligh
t emitting diode）、ＥＬ（electroluminescence）素
子、ＬＣＤ（liquid crystal display）などの表示デバ
イスが配置されている。一般に、これら単純マトリクス
方式の表示装置では、走査電極側を線順次駆動すること
により１画面（フレーム）を構成している。このような
単純マトリクス方式の表示装置は、非常に簡単な構造で
あり、生産性が高く、大画面化が容易であるなどの利点
をもち、様々な表示デバイスにおいて単純マトリクス方
式が実現されている。2. Description of the Related Art Conventionally, as a display device, a display device which performs a simple matrix display by an XY address system is known. Such a display device has a grid-like electrode arrangement including a scanning electrode and a selection electrode, and an LED (ligh) as an individual pixel which is switched by each electrode at an intersection of each electrode.
A display device such as a light emitting diode (EL), an EL (electroluminescence) element, and an LCD (liquid crystal display) is provided. In general, in these simple matrix type display devices, one screen (frame) is configured by driving the scanning electrode side line-sequentially. Such a simple matrix type display device has an extremely simple structure, has advantages such as high productivity and easy screen enlargement, and the simple matrix type is realized in various display devices. .
【０００３】最近では、ＬＣＤやＥＬ素子などの表示素
子の背面にアドレス光素子を配置し、このアドレス光素
子で表示情報に応じたアドレス光を発し、このアドレス
光を表示素子の電極間に設けられた光電変換層に照射す
ることにより、照射された箇所の光電変換層に電荷が発
生することで表示素子の駆動を可能にする光アドレス方
式の表示装置が検討されている。このような表示装置の
アドレス光素子としては、例えば、電界発光性物質から
なる発光層に電界を印加し、発光層内での電子や正孔の
再結合や移動により発光層を励起して発光させるもので
あり、互いに交差して対向する電極間に発光層を設けた
構造になっている。発光層とは、エレクトロルミネッセ
ンス層（ＥＬ層）のことであり、有機発光材料でなるも
のや、無機発光材料でなるものなどがある。この光アド
レス方式の表示装置では、アドレス光素子の電極が発光
層を挟んで対向する箇所が発光領域となり、これら発光
領域がドットマトリクス状に配列され、各発光領域に対
応する電極間に選択的に電界を印加することにより、印
加された箇所の発光層を励起して表示情報に応じたアド
レス信号光として発光させることができる。その結果、
アドレス信号光が表示素子の光電変換層に照射され、照
射された箇所の光電変換層で電荷が発生し、これによ
り、表示素子においてアドレス光素子の表示情報に応じ
た情報を表示することが可能となる。また、このような
表示装置では、各画素においてメモリ性ないし適当なヒ
ステリシスを備えているため、高デューティ駆動条件下
で高品位な表示を実現するものであると期待されてい
る。Recently, an address light element is disposed on the back of a display element such as an LCD or an EL element, and the address light element emits address light corresponding to display information, and the address light is provided between electrodes of the display element. A light-addressable display device that enables driving of a display element by irradiating the irradiated photoelectric conversion layer to generate charges in the irradiated photoelectric conversion layer is being studied. As an address light element of such a display device, for example, an electric field is applied to a light emitting layer made of an electroluminescent substance, and the light emitting layer is excited by the recombination or movement of electrons and holes in the light emitting layer to emit light. And a structure in which a light emitting layer is provided between electrodes which cross each other and face each other. The light-emitting layer is an electroluminescence layer (EL layer), and includes an organic light-emitting material, an inorganic light-emitting material, and the like. In this display device of the optical addressing system, the locations where the electrodes of the addressing optical elements oppose each other with the light emitting layer interposed therebetween are light emitting areas, and these light emitting areas are arranged in a dot matrix, and are selectively provided between the electrodes corresponding to the respective light emitting areas. By applying an electric field to the light emitting layer, the light emitting layer at the applied location can be excited to emit light as address signal light corresponding to display information. as a result,
The address signal light is irradiated on the photoelectric conversion layer of the display element, and charges are generated in the irradiated photoelectric conversion layer, so that the display element can display information corresponding to the display information of the address optical element. Becomes Further, in such a display device, since each pixel has a memory property or an appropriate hysteresis, it is expected that a high quality display can be realized under a high duty driving condition.
【０００４】このような光アドレス方式の表示装置にお
いて、多階調表示を容易にする構成とその適切な駆動方
法の開発が望まれている。そこで、この発明が解決しよ
うとする課題は、高品位な多階調表示を可能にする、表
示装置およびその駆動方法を得るには、どのような手段
を講じればよいかという点に置かれたものである。In such an optical address type display device, it is desired to develop a configuration which facilitates multi-tone display and an appropriate driving method thereof. Therefore, the problem to be solved by the present invention is that what means should be taken to obtain a display device and a driving method thereof that enable high-quality multi-tone display. Things.
【０００５】[0005]
【課題を解決するための手段】請求項１記載の発明は、
表示装置が、第１波長域の第１アドレス信号光を発生さ
せる第１アドレス光素子と、第２波長域の第２アドレス
信号光を発生させる第２アドレス光素子と、前記第１ア
ドレス信号光により厚さ方向に導電性が生じ、前記第２
アドレス信号光により厚さ方向の導電性を抑制される光
電変換層を有し、かつ表示光を発生する表示素子と、を
備えることを特徴としている。請求項１記載の発明にお
いては、第１アドレス光素子から出射される第１アドレ
ス信号光が光電変換層に入射して、光が入射した部分の
みに電荷を生成して厚さ方向に導電性を生じさせる。ま
た、第２アドレス光素子から出射される第２アドレス信
号光が光電変換層に入射すると、この入射部分のみの電
荷の蓄積を抑制するため、光電変換層の導電性や電荷の
蓄積状態が変化する。このため、表示素子の表示状態を
変化させることが可能となる。According to the first aspect of the present invention,
A first address optical element for generating a first address signal light in a first wavelength range, a second address optical element for generating a second address signal light in a second wavelength range, and the first address signal light. Causes conductivity in the thickness direction, and the second
A display element that has a photoelectric conversion layer whose conductivity in the thickness direction is suppressed by the address signal light and generates display light. According to the first aspect of the present invention, the first address signal light emitted from the first address optical element is incident on the photoelectric conversion layer, and generates a charge only in a portion where the light is incident, thereby forming a conductive layer in the thickness direction. Cause. In addition, when the second address signal light emitted from the second address optical element enters the photoelectric conversion layer, the accumulation of electric charges only at the incident portion is suppressed, so that the conductivity of the photoelectric conversion layer and the state of accumulation of electric charges change. I do. Therefore, the display state of the display element can be changed.
【０００６】請求項２記載の発明は、前記第１アドレス
光素子および第２アドレス光素子が、有機ＥＬ素子であ
ることを特徴としている。請求項２記載の発明において
は、アドレス光素子を有機ＥＬ素子で構成することによ
り、所定波長域のアドレス信号光を発生することが可能
となる。とくに、発光層から出射される光の波長域を、
例えば赤色光波長域、紫外光波長域などに設定すること
が可能となる。また、有機ＥＬ素子を用いることによ
り、表示装置の低消費電力化を達成することが可能とな
る。さらに、信号光を用いてアドレス制御を行うことが
できるため、従来のＴＦＴなどのスイッチング素子を用
いた表示装置より、製造を容易に行うことが可能とな
る。The invention according to claim 2 is characterized in that the first address optical element and the second address optical element are organic EL elements. According to the second aspect of the present invention, by configuring the address optical element with an organic EL element, it becomes possible to generate address signal light in a predetermined wavelength range. In particular, the wavelength range of light emitted from the light emitting layer is
For example, it can be set to a red light wavelength range, an ultraviolet light wavelength range, or the like. Further, by using an organic EL element, it is possible to achieve low power consumption of a display device. Further, since address control can be performed using signal light, manufacturing can be performed more easily than a conventional display device using a switching element such as a TFT.
【０００７】請求項３記載の発明は、前記表示素子が、
有機ＥＬ素子であることを特徴としている。請求項３記
載の発明においては、表示素子が有機ＥＬ素子であるた
め、発光層に注入されるキャリアの量を光電変換層に蓄
積された電荷量で制御できるため、表示素子の階調表示
を、第２アドレス信号光の出力（照射量）で制御するこ
とが可能となる。また、表示素子、第１アドレス光素
子、および第２アドレス光素子を有機ＥＬ素子とするこ
とにより、装置全体の薄型化を達成することができると
共に、製造工程において特別複雑なパターニング工程を
要しないため製造が容易になる。According to a third aspect of the present invention, the display element is
It is an organic EL element. According to the third aspect of the present invention, since the display element is an organic EL element, the amount of carriers injected into the light emitting layer can be controlled by the amount of electric charge accumulated in the photoelectric conversion layer. , It is possible to control by the output (irradiation amount) of the second address signal light. Further, by using organic EL elements for the display element, the first address optical element, and the second address optical element, it is possible to achieve a reduction in the thickness of the entire device, and a special complicated patterning step is not required in the manufacturing process. Therefore, manufacturing becomes easy.
【０００８】請求項４記載の発明は、前記表示素子が、
液晶表示素子であることを特徴としている。請求項４記
載の発明においては、液晶表示素子に備えられた光電変
換層に第１アドレス信号光が入射すると、光が入射した
部分のみに電荷が生成され、第２アドレス信号光が入射
すると、この第２アドレス信号光の光強度に応じてこの
部分の電荷の蓄積を抑制するため、液晶にかかる電界を
変化させることが可能となり、液晶表示素子の表示を階
調制御することができる。According to a fourth aspect of the present invention, the display element is
It is a liquid crystal display element. In the invention according to claim 4, when the first address signal light is incident on the photoelectric conversion layer provided in the liquid crystal display element, electric charges are generated only in the portion where the light is incident, and when the second address signal light is incident, Since the accumulation of electric charges in this portion is suppressed in accordance with the light intensity of the second address signal light, the electric field applied to the liquid crystal can be changed, and the display of the liquid crystal display element can be controlled in gradation.
【０００９】請求項５記載の発明は、前記表示素子およ
び前記第１アドレス光素子が、それぞれ、表示層を挟む
一対の電極を有し、前記電極の一方は表示領域全域に亙
って形成された面状の電極であり、前記電極の他方はス
トライプ状に形成された電極群でなり、前記表示素子の
前記電極群と、前記第１アドレス光素子の前記電極群
と、が平面的に見て交差することを特徴としている。請
求項５記載の発明においては、表示素子および第１アド
レス光素子の対向する電極のうち一方側の電極を面電極
とし他方側を電極群としたことにより、それぞれの素子
の構成が単純マトリクス構造の素子より簡単な構成とな
るため、表示装置の製造が非常に容易となるという利点
がある。また、表示素子と第１アドレス光素子の電極群
どうしが平面的に見て交差する構成であるため、交差し
てドットを構成する部分の表示を行うことができる。According to a fifth aspect of the present invention, each of the display element and the first address light element has a pair of electrodes sandwiching a display layer, and one of the electrodes is formed over the entire display area. The other of the electrodes is a group of electrodes formed in a stripe shape, and the electrode group of the display element and the electrode group of the first address light element are viewed in plan. It is characterized by crossing. According to the fifth aspect of the present invention, one of the opposing electrodes of the display element and the first address light element is a plane electrode and the other is a group of electrodes, so that each element has a simple matrix structure. Since the configuration is simpler than that of the element, there is an advantage that the manufacture of the display device is very easy. In addition, since the display element and the electrode group of the first address light element cross each other when seen in a plan view, it is possible to display a portion where the dot crosses and forms a dot.
【００１０】請求項６記載の発明は、前記光電変換層
が、水素化アモルファスシリコンでなることを特徴とし
ている。請求項７記載の発明は、前記第１波長域は５０
０〜７００ｎｍの波長域であり、前記第２波長域は３５
０〜４００ｎｍの波長域であることを特徴としている。
請求項６および請求項７に記載の発明によれば、第１ア
ドレス信号光で光電変換層へ電荷を生成させ、第２アド
レス信号光で光電変換層の電荷の蓄積を抑制させる作用
を持たせることができる。このため、表示用の光と、階
調制御用もしくは消去用の光を発光させるための駆動を
容易にすることができる。The invention according to claim 6 is characterized in that the photoelectric conversion layer is made of hydrogenated amorphous silicon. The invention according to claim 7, wherein the first wavelength band is 50
0 to 700 nm, and the second wavelength range is 35 nm.
It is characterized by a wavelength range of 0 to 400 nm.
According to the inventions described in claims 6 and 7, the first address signal light has a function of generating charges in the photoelectric conversion layer, and the second address signal light has an effect of suppressing the accumulation of charges in the photoelectric conversion layer. be able to. Therefore, driving for emitting light for display and light for gradation control or erasure can be facilitated.
【００１１】請求項８記載の発明は、第１波長域の第１
アドレス信号光を発生させる第１アドレス光素子と、第
２波長域の第２アドレス信号光を発生させる第２アドレ
ス光素子と、前記第１アドレス信号光の入射により厚さ
方向に導電性が生じ、前記第２アドレス信号光の入射に
より厚さ方向の導電性を抑制される光電変換層を有し、
表示光を発生する表示素子と、を備えた表示装置の駆動
方法であって、前記第１アドレス信号光を前記光電変換
層に入射させてデータの書き込みを行い、前記第２アド
レス信号光を前記光電変換層に入射させることを特徴と
している。[0011] The invention according to claim 8 is the first wavelength band.
A first address optical element for generating an address signal light, a second address optical element for generating a second address signal light in a second wavelength range, and conductivity in a thickness direction caused by incidence of the first address signal light Having a photoelectric conversion layer whose conductivity in the thickness direction is suppressed by the incidence of the second address signal light,
A display element that generates display light, wherein the first address signal light is incident on the photoelectric conversion layer to write data, and the second address signal light is It is characterized by being incident on the photoelectric conversion layer.
【００１２】請求項８記載の発明においては、第１アド
レス光素子から出射される第１アドレス信号光が光電変
換層に入射して、光が入射した部分のみに電荷を生成し
て厚さ方向に導電性を生じさせる。また、第２アドレス
光素子から出射される第２アドレス信号光が光電変換層
に入射すると、この入射部分のみの電荷の蓄積を抑制す
るため、光電変換層の導電性や電荷の蓄積状態が変化す
る。このため、第２アドレス信号光を変化させることに
より、表示素子の表示状態を制御させることが可能とな
る。According to the present invention, the first address signal light emitted from the first address optical element is incident on the photoelectric conversion layer, and charges are generated only in the portion where the light is incident, so that the thickness direction is increased. Cause electrical conductivity. In addition, when the second address signal light emitted from the second address optical element enters the photoelectric conversion layer, the accumulation of electric charges only at the incident portion is suppressed, so that the conductivity of the photoelectric conversion layer and the state of accumulation of electric charges change. I do. For this reason, it is possible to control the display state of the display element by changing the second address signal light.
【００１３】請求項９記載の発明は、前記第２アドレス
信号光を、前記第１アドレス信号光と同一のタイミング
で前記光電変換層に入射させ、前記表示素子の表示を階
調制御することを特徴としている。請求項９記載の発明
においては、表示素子に備えられた光電変換層に第１ア
ドレス信号光が入射すると、光が入射した部分のみに電
荷が生成され、第２アドレス信号光が入射すると、この
第２アドレス信号光の光強度に応じてこの部分の電荷の
蓄積を抑制するため、表示素子の表示を階調制御するこ
とが可能となる。このため、容易な駆動方式で良好な階
調表示を行うことが可能となる。According to a ninth aspect of the present invention, the second address signal light is made incident on the photoelectric conversion layer at the same timing as the first address signal light to control the gradation of the display of the display element. Features. According to the ninth aspect of the present invention, when the first address signal light is incident on the photoelectric conversion layer provided in the display element, an electric charge is generated only in a portion where the light is incident, and when the second address signal light is incident, the charge is generated. Since the accumulation of charges in this portion is suppressed in accordance with the light intensity of the second address signal light, it is possible to control the gradation of the display of the display element. For this reason, it is possible to perform good gradation display by an easy driving method.
【００１４】請求項１０記載の発明は、前記第２アドレ
ス信号光を、前記光電変換層へ入射させて前記表示素子
の表示状態を消去することを特徴としている。請求項１
０記載の発明によれば、第２アドレス信号光が光電変換
層へ入射することにより、前の走査での表示状態を消去
することができるため、表示を更新することが可能とな
る。According to a tenth aspect of the present invention, the display state of the display element is erased by making the second address signal light incident on the photoelectric conversion layer. Claim 1
According to the invention described in No. 0, the display state in the previous scan can be erased by the second address signal light being incident on the photoelectric conversion layer, so that the display can be updated.
【００１５】[0015]
【発明の実施の形態】以下、この発明に係る表示装置お
よびその駆動方法の詳細を図面に示す各実施形態に基づ
いて説明する。 （実施形態１）図１は、本発明に係る表示装置の実施形
態１を示す断面説明図である。同図中１は、表示装置で
あり、第１アドレス光素子２と、第２アドレス光素子３
と、ＥＬ表示素子４、とから大略構成されている。第１
アドレス光素子２と第２アドレス光素子３は１枚のアド
レス基板５に設けられ、ＥＬ表示素子４は表示基板６に
設けられている。そして、アドレス基板５に設けられた
第１アドレス光素子２と、表示基板６に設けられたＥＬ
表示素子４とを接合させることによって、表示装置１が
成り立っている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of a display device and a method of driving the same according to the present invention will be described below based on embodiments shown in the drawings. (Embodiment 1) FIG. 1 is an explanatory sectional view showing Embodiment 1 of a display device according to the present invention. In FIG. 1, reference numeral 1 denotes a display device, which includes a first address optical element 2 and a second address optical element 3.
And an EL display element 4. First
The address light element 2 and the second address light element 3 are provided on one address substrate 5, and the EL display element 4 is provided on a display substrate 6. Then, the first address optical element 2 provided on the address substrate 5 and the EL device provided on the display substrate 6 are provided.
The display device 1 is realized by joining the display device 4 with the display device 4.
【００１６】初めに、第１アドレス光素子２の構成につ
いて説明する。第１アドレス光素子２は、アドレス基板
５の上面（前面）側に設けられている。アドレス基板５
は、３５０〜４００ｎｍの範囲の波長域の光を透過させ
る材料で形成されている。まず、アドレス基板５の上面
には、表示領域全域に亙って１枚の第１アドレス用面電
極７が形成されている。この第１アドレス面電極７は、
少なくとも３５０〜４００ｎｍの範囲の波長域の光を透
過できる程度に、その膜厚が薄く（約２５０〜１０００
Å）設定されている。この第１アドレス用面電極７は、
カソードとして機能するものであり、例えば、シート抵
抗が５０Ω以下のＩＴＯ（Ｉｎ2Ｏ3−ＳｎＯ2）又はＩ
ＸＯ（Ｉｎ2Ｏ3−ＺｎＯ）からなる５０〜１５０ｎｍ厚
の薄層と、マグネシウム（Ｍｇ）とトリス（８−キノリ
レート）アルミニウム錯体（以下、Ａｌｑ３という）と
の共蒸着により得られた３ｎｍ厚の共蒸着層との２層構
造である。共蒸着層は、蒸着速度比がＭｇ：Ａｌｑ３が
２０：１、モル比が６５６：１で形成され、その薄さか
ら透過性が高い。そして、これら第１アドレス用面電極
７の共蒸着層およびアドレス基板５の上には、Ａｌｑ３
でなる電子輸送性の第１有機膜８が例えば約５００Åの
膜厚で形成されている。この第１有機膜８の上には、ポ
リビニルカルバゾール（以下、ＰＶＣｚという）と、2,
5−ビス（１−ナフチル）−オキサジアゾール（以下、
ＢＮＤという）と、赤色光を発光させる材料であるピラ
ン（以下、ＤＣＭ１という）と、を混合してなる正孔輸
送性の第２有機膜９が、約１０００Åの膜厚に形成され
ている。これら第１有機膜８と第２有機膜９とで、第１
アドレス用発光層１０が構成されている。この第１アド
レス用発光層１０は、電界が印加されることにより、第
１アドレス信号光としての６００ｎｍ付近にピークを有
する５００〜７００ｎｍの波長域の光（赤色光）を発生
させる。次に、第２有機膜９の上には、アノードとして
ＩＴＯからなる複数の第１行電極１１が、行方向に沿っ
て互いに平行をなし、かつ等間隔に配列するように形成
されている。First, the configuration of the first address optical element 2 will be described. The first address optical element 2 is provided on the upper surface (front surface) of the address substrate 5. Address board 5
Is formed of a material that transmits light in a wavelength range of 350 to 400 nm. First, on the upper surface of the address substrate 5, one first address surface electrode 7 is formed over the entire display area. This first address plane electrode 7
The film is thin enough (at least about 250 to 1000) to transmit light in a wavelength range of at least 350 to 400 nm.
I) It is set. This first address plane electrode 7 is
It functions as a cathode. For example, ITO (In 2 O 3 —SnO 2 ) or I 2 having a sheet resistance of 50Ω or less
A 50-150 nm thin layer of XO (In 2 O 3 —ZnO) and a 3 nm thick layer obtained by co-evaporation of magnesium (Mg) and tris (8-quinolylate) aluminum complex (hereinafter referred to as Alq3). It has a two-layer structure with a co-deposition layer. The co-deposited layer is formed with a deposition rate ratio of Mg: Alq3 of 20: 1 and a molar ratio of 656: 1, and has high transparency due to its thinness. On the co-evaporation layer of the first address plane electrode 7 and the address substrate 5, Alq3
The first organic film 8 having an electron transporting property is formed with a thickness of, for example, about 500 °. On the first organic film 8, polyvinyl carbazole (hereinafter referred to as PVCz),
5-bis (1-naphthyl) -oxadiazole (hereinafter, referred to as
BND) and pyran (hereinafter referred to as DCM1), which is a material that emits red light, are formed to have a thickness of about 1000 ° with a hole-transporting second organic film 9. The first organic film 8 and the second organic film 9 form a first organic film.
An address light emitting layer 10 is configured. The first address light emitting layer 10 generates light (red light) in a wavelength range of 500 to 700 nm having a peak near 600 nm as the first address signal light when an electric field is applied. Next, on the second organic film 9, a plurality of first row electrodes 11 made of ITO are formed as anodes so as to be parallel to each other in the row direction and arranged at equal intervals.
【００１７】さらに、第１行電極１１の上には、ドット
部分のそれぞれに対応するように、光方向制御手段とし
ての集光レンズ１２が形成されている。なお、このドッ
ト部分は、後記する第２アドレス光素子３のドット部分
と対応する。この集光レンズ１２は、第１アドレス用発
光層１０の所定ドット部分で発生した第１アドレス信号
光を、この所定ドット部分に対応する、後記する光電変
換層２６のドット部分へ、集光して入射させるようなレ
ンズ径および焦点距離に設定されている。この集光レン
ズ１２は、透明性を有する無機系絶縁膜や、透明性およ
び耐熱性を有する合成樹脂材料などを用いて形成するこ
とができる。Further, a condensing lens 12 as a light direction control means is formed on the first row electrode 11 so as to correspond to each dot portion. This dot portion corresponds to a dot portion of the second address optical element 3 described later. The condensing lens 12 condenses the first address signal light generated at a predetermined dot portion of the first address light emitting layer 10 to a dot portion of a photoelectric conversion layer 26 described later corresponding to the predetermined dot portion. The lens diameter and the focal length are set such that light is incident on the lens. This condenser lens 12 can be formed using a transparent inorganic insulating film, a synthetic resin material having transparency and heat resistance, and the like.
【００１８】第１アドレス光素子２の他の構成は、第１
アドレス用面電極７の引き出し部７Ａの表面に酸化され
にくい導電性金属でメッキ層１３が形成され、このメッ
キ層１３を含む第１アドレス用面電極７の引き出し部７
Ａおよび第１行電極１１の端部（図示省略する）が露出
するように全体に第１保護膜１４が形成されている。The other configuration of the first address optical element 2 is the first address optical element 2.
A plating layer 13 is formed of a conductive metal that is not easily oxidized on the surface of the lead portion 7A of the address surface electrode 7, and the lead portion 7 of the first address surface electrode 7 including the plating layer 13 is formed.
A first protective film 14 is formed on the entire surface such that the end portions (not shown) of A and the first row electrode 11 are exposed.
【００１９】次に、第２アドレス光素子３の構成につい
て説明する。アドレス基板５の下面には、上記した第１
アドレス光素子２のそれぞれの第１行電極１１と平行を
なし、かつ第１行電極１１と同数の第２行電極１５が形
成されている。この第２行電極１５は、透明なＩＴＯで
形成され、アノードとして機能する。そして、これら第
２行電極１５およびアドレス基板５の下面には、ＰＶＣ
ｚと、ＢＮＤと、を混合してなる正孔輸送性の第３有機
膜１６が、約１０００Åの膜厚に形成されている。この
第３有機膜１６の下面には、Ａｌｑ３でなる電子輸送性
の第４有機膜１７が、約５００Åの膜厚に形成されてい
る。これら第３有機膜１６と第４有機膜１７とで、第２
アドレス用発光層１８が構成されている。このアドレス
用発光層１８は、電界が印加されることにより、第２ア
ドレス信号光としての３５０〜４００ｎｍの波長域の光
（紫外光）を含む低波長域の光を発生させる。次に、第
４有機膜１７の下には、第２行電極１５と第２アドレス
用発光層１８を介して直交する第２アドレス用列電極１
９が形成されている。この第２アドレス用列電極１９
は、カソードとして機能するものであり、例えばＭｇＩ
ｎ、ＡｌＬｉ、ＭｇＩｎ−Ａｌなどの合金材料や、ｎ型
アモルファスシリコン（ａ−Ｓｉ）、ｎ型シリコンカー
バイドなどを用いることができる。第２アドレス光素子
３の他の構成は、第２アドレス用列電極１９の引き出し
部１９Ａの表面に酸化されにくい導電性金属でメッキ層
２０が形成され、このメッキ層２０を含む第２アドレス
用列電極１９の引き出し部１９Ａおよび第２行電極１５
の端部（図示省略する）が露出するように全体に第２保
護膜が形成されている。Next, the configuration of the second address optical element 3 will be described. On the lower surface of the address board 5, the first
The second row electrodes 15 are formed in parallel with the respective first row electrodes 11 of the address optical element 2 and in the same number as the first row electrodes 11. The second row electrode 15 is formed of transparent ITO and functions as an anode. The lower surfaces of the second row electrodes 15 and the address substrate 5 are provided with PVC.
A hole transporting third organic film 16 formed by mixing z and BND is formed to a thickness of about 1000 °. On the lower surface of the third organic film 16, an electron transporting fourth organic film 17 made of Alq3 is formed to a thickness of about 500 °. The third organic film 16 and the fourth organic film 17 form the second
The address light emitting layer 18 is formed. The address light emitting layer 18 generates light in a low wavelength range including light in a wavelength range of 350 to 400 nm (ultraviolet light) as a second address signal light when an electric field is applied. Next, under the fourth organic film 17, the second address column electrode 1 orthogonal to the second row electrode 15 and the second address light emitting layer 18 is interposed.
9 are formed. This second address column electrode 19
Function as a cathode, for example, MgI
Alloy materials such as n, AlLi, and MgIn-Al, n-type amorphous silicon (a-Si), n-type silicon carbide, and the like can be used. Another configuration of the second address optical element 3 is that a plating layer 20 is formed on the surface of the lead portion 19A of the second address column electrode 19 with a conductive metal that is hardly oxidized. Leader 19A of column electrode 19 and second row electrode 15
A second protective film is formed on the entire surface such that an end (not shown) is exposed.
【００２０】次に、ＥＬ表示素子４の構成について説明
する。まず、透明な表示基板６の下面には、カソードと
して表示領域全域に亙って、１枚の透明なＩＴＯでなる
表示用面電極２２が形成されている。なお、図１中２２
Ａは、表示用面電極２２の引き出し部を示している。こ
の表示用面電極２２の下面には、表示領域全域に亙っ
て、ＰＶＣｚとＢＮＤと赤色発光材料、緑色発光材料、
青色発光材料との混合により白色に発光する発光材料と
を混合してなる第５有機膜２３が形成されている。この
第５有機膜２３の下面には、Ａｌｑ３でなる第６有機膜
２４が形成されている。これら第５有機膜２３と第６有
機膜２４とは、表示用発光層２５を構成している。そし
て、第６有機膜２４の下面には、表示領域全域に亙って
水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）でなる光
電変換層２６が形成されている。また、光電変換層２６
の下面には、膜厚の極薄い（数ｎｍ程度）の酸化シリコ
ン膜２７が形成されている。また、この酸化シリコン膜
２７の下面には、アノードとして上記した第２アドレス
用列電極１９と対応し、かつ第２アドレス用列電極１９
と同数の表示用列電極２８が形成されている。各表示用
列電極２８の一端部は引き出し部２８Ａとなっており、
この引き出し部２８の表面には酸化されにくい導電性金
属でメッキ層２８Ｂが形成されている。さらに、このＥ
Ｌ表示素子４は、表示用面電極２２の引き出し部２２Ａ
および表示用列電極２８の引き出し部２８Ａを除いて全
体を第３保護膜２９で覆われている。Next, the configuration of the EL display element 4 will be described. First, on the lower surface of the transparent display substrate 6, a single display surface electrode 22 made of transparent ITO is formed as a cathode over the entire display region. In addition, 22 in FIG.
A indicates a lead portion of the display surface electrode 22. On the lower surface of the display surface electrode 22, PVCz, BND, a red light emitting material, a green light emitting material,
A fifth organic film 23 formed by mixing a light emitting material that emits white light by mixing with a blue light emitting material is formed. On the lower surface of the fifth organic film 23, a sixth organic film 24 made of Alq3 is formed. The fifth organic film 23 and the sixth organic film 24 constitute a light emitting layer 25 for display. On the lower surface of the sixth organic film 24, a photoelectric conversion layer 26 made of hydrogenated amorphous silicon (a-Si: H) is formed over the entire display region. Also, the photoelectric conversion layer 26
A silicon oxide film 27 having a very small thickness (about several nm) is formed on the lower surface of the substrate. On the lower surface of the silicon oxide film 27, the second address column electrode 19 corresponding to the above-described second address column electrode 19 as an anode is formed.
The same number of display column electrodes 28 are formed. One end of each display column electrode 28 is a lead portion 28A,
A plating layer 28B is formed on the surface of the lead portion 28 with a conductive metal which is hardly oxidized. Furthermore, this E
The L display element 4 includes a lead portion 22A of the display surface electrode 22.
Except for the lead-out portion 28 </ b> A of the display column electrode 28, the whole is covered with the third protective film 29.
【００２１】本実施形態の表示装置１は、第１アドレス
光素子２の第１保護膜１４と、ＥＬ表示素子４の第３保
護膜２９と、を接合することにより構成されている。こ
の場合、それぞれの表示用列電極２８は、第２アドレス
用列電極１９と平行をなして対向するように設定されて
いる。以上、表示装置１の構成について説明した。The display device 1 of this embodiment is configured by joining the first protective film 14 of the first address light element 2 and the third protective film 29 of the EL display element 4. In this case, each display column electrode 28 is set so as to face the second address column electrode 19 in parallel. The configuration of the display device 1 has been described above.
【００２２】次に、本実施形態の表示装置１における駆
動方法および作用・動作について説明する。まず、表示
用発光層２５および光電変換層２６を介して表示用面電
極２２と表示用列電極２８との間には所定の電圧が印加
されるが、光電変換層２６が絶縁しており、表示用発光
層２５にはキセリアが注入されない。第１アドレス光素
子２において、第１行電極１１を線順次走査することに
より選択された第１行電極１１と、第１アドレス用面電
極７と、の間に電圧が印加されると、選択された第１行
電極１１と接合する第１アドレス用発光層１０（第１有
機膜８と第２有機膜９との界面近傍）から第１アドレス
信号光として５００〜７００ｎｍの波長域にある光（赤
色光）が発生する。図２（ｄ）〜（ｆ）は、第１アドレ
ス光素子２における第１行電極１１をセレクトラインと
して線順次に走査したときのタイミングチャートを示し
ている。第１アドレス用発光層１０で発生した第１アド
レス信号光は、第１行電極１１、集光レンズ１２、第１
保護膜１４、第３保護膜２９、および表示用列電極２８
を通過して光電変換層２６に入射する。この第１アドレ
ス信号光は集光レンズ１２を通ることにより集光されて
光電変換層２６へ確実に入射されるため、クロストーク
の発生が抑制される。なお、第１アドレス信号光は、選
択された第１行電極１１に沿ってライン状に発光する。
また、光電変換層２６は、水素化アモルファスシリコン
で形成されているため、５００〜７００ｎｍの波長域の
光の入射により、光の入射した部分のみに電荷を発生さ
せる。第１アドレス信号光が入射した所定領域の光電変
換層２６では、酸化シリコン膜２７との界面近傍に存在
する準位に光生成された正孔が蓄積する。そして、酸化
シリコン膜２７に高電界がかかってカソードである表示
用列電極２８から光電変換層２６の伝導帯へ、酸化シリ
コン膜２７を介してトンネリングによる電子注入が起こ
る。このため、光電変換層２７から第６有機膜２４へ電
子の注入が可能となる。Next, the driving method and the operation and operation of the display device 1 of the present embodiment will be described. First, a predetermined voltage is applied between the display surface electrode 22 and the display column electrode 28 via the display light emitting layer 25 and the photoelectric conversion layer 26, but the photoelectric conversion layer 26 is insulated, Xenia is not injected into the display light emitting layer 25. In the first address optical element 2, when a voltage is applied between the first row electrode 11 selected by line-sequentially scanning the first row electrode 11 and the first address plane electrode 7, the selection is performed. Light in the wavelength range of 500 to 700 nm as the first address signal light from the first addressing light emitting layer 10 (near the interface between the first organic film 8 and the second organic film 9) joined to the first row electrode 11 thus formed. (Red light) is generated. 2D to 2F show timing charts when the first row electrode 11 in the first address optical element 2 is line-sequentially scanned as a select line. The first address signal light generated in the first addressing light emitting layer 10 is supplied to the first row electrode 11, the condenser lens 12, the first
Protective film 14, third protective film 29, and display column electrode 28
Pass through and enter the photoelectric conversion layer 26. The first address signal light is condensed by passing through the condenser lens 12, and is surely incident on the photoelectric conversion layer 26, so that the occurrence of crosstalk is suppressed. Note that the first address signal light is emitted in a line along the selected first row electrode 11.
In addition, since the photoelectric conversion layer 26 is formed of hydrogenated amorphous silicon, charge is generated only in a portion where light is incident by incidence of light in a wavelength range of 500 to 700 nm. In the photoelectric conversion layer 26 in a predetermined area where the first address signal light has entered, photogenerated holes are accumulated at a level existing near the interface with the silicon oxide film 27. Then, a high electric field is applied to the silicon oxide film 27 to cause electron injection by tunneling from the display column electrode 28 as a cathode to the conduction band of the photoelectric conversion layer 26 via the silicon oxide film 27. Therefore, electrons can be injected from the photoelectric conversion layer 27 into the sixth organic film 24.
【００２３】図２（ａ）〜（ｃ）は、ＥＬ表示素子４の
表示用列電極２８をデータラインとして線順次で走査し
たときのタイミングチャートを示している。ここで、表
示用列電極２８と表示用面電極２２との間には、表示期
間中、定電圧Ｖｄが印加されるように設定されている。
また、表示期間の直前に接地電位であるリセット電圧Ｖ
ｄｃが印加される。そして、選択された第１行電極１１
と対応する光電変換層２６の領域は、選択された表示用
列電極２８と交差する部分で表示用列電極２８と導通
し、この部分に対応する箇所である一行分の表示用発光
層２５へ電子を注入することが可能となる。また、表示
用面電極２２からは、第５有機膜２３へ正孔が注入され
る。このため、第１行電極１１と表示用列電極２８とが
Ｘ−Ｙマトリクスを構成して、表示用発光層２５の所定
ドット部分で電子と正孔の再結合が起こり、この部分だ
けが選択的に１フレーム期間表示状態になる。なお、上
記した所定ドット部分では、表示用光としての白色光が
発生して表示が可能となる。本実施形態では図示しない
が、この白色光は、カラーフィルタを用いて赤、緑、青
の色に分光することができ、カラー表示が可能となる。
なお、第１アドレス光素子２の作用だけでは、所定ドッ
ト部分の表示用発光層２５へ印加される電圧は一定であ
るため、ＥＬ表示素子４に階調表示を行うことはできな
い。FIGS. 2A to 2C show timing charts when the display column electrodes 28 of the EL display element 4 are line-sequentially scanned as data lines. Here, a constant voltage Vd is set between the display column electrode 28 and the display surface electrode 22 during the display period.
Immediately before the display period, the reset voltage V which is the ground potential
dc is applied. Then, the selected first row electrode 11
And the region of the photoelectric conversion layer 26 corresponding to is connected to the display column electrode 28 at a portion that intersects with the selected display column electrode 28, and the display light emitting layer 25 for one row corresponding to this portion is Electrons can be injected. Further, holes are injected from the display surface electrode 22 into the fifth organic film 23. For this reason, the first row electrode 11 and the display column electrode 28 constitute an XY matrix, and recombination of electrons and holes occurs in a predetermined dot portion of the display light emitting layer 25, and only this portion is selected. The display state is displayed for one frame period. In the above-described predetermined dot portion, white light is generated as display light, and display is possible. Although not shown in the present embodiment, this white light can be separated into red, green, and blue colors using a color filter, and color display can be performed.
It should be noted that the voltage applied to the display light emitting layer 25 in the predetermined dot portion is constant only by the function of the first address light element 2, so that the EL display element 4 cannot perform gradation display.
【００２４】そこで、ＥＬ表示素子４に階調表示を行わ
せる第２アドレス光素子３の駆動方法および作用・動作
を説明する。図３は、第２アドレス光素子３のマトリク
ス構造を示す説明図である。同図においては、第２行電
極１５をセレクトラインとし、第２アドレス用列電極１
９をデータラインとして示している。まず、第２アドレ
ス光素子３において、線順次走査により選択された第２
行電極１５と第２アドレス用列電極１９との間に発光制
御電圧が印加されると、第２行電極１５と第２アドレス
用列電極１９とが交差する各ドット部分の第２アドレス
用発光層１８から発光制御電圧に応じた出力光強度の第
２アドレス信号光がライン毎に発生する。この第２アド
レス信号光は、光電変換層２６の対応する各ドット部分
に入射する。ここで、第２行電極１５は、図２（ｇ）〜
（ｉ）に示すセレクトラインでは、同図（ｄ）〜（ｆ）
に示す第１行電極１１のセレクトラインに同期し、第２
アドレス用列電極１９は、同図（ａ）〜（ｃ）に示す表
示用列電極２８に同期するように設定されている。この
ため、第１アドレス信号光と第２アドレス信号光とは、
光電変換層２６の選択された同一のドット部分に同時に
入射する。第２アドレス信号光は、上記したように紫外
光を含んでいるため、水素化アモルファスシリコンでな
る光電変換層２６に入射すると、光電変換層２６の表面
近傍のみを高密度励起して、光電変換層２６内に第１ア
ドレス信号光の入射により生成された電荷（正孔）の蓄
積を抑制する。よって、このドット部分の光電変換層２
６を介して第６有機膜２４に注入されるキャリアの量は
減少し、表示用発光層２５での発光はこのキャリアの量
に応じた発光となる。すなわち、第２アドレス信号光の
出力を制御することにより第６有機膜２４に注入するキ
ャリアの量が選択されたドット毎に調整できるため、Ｅ
Ｌ表示素子４の表示を階調制御することが可能となる。
このため、図２（ｇ）〜（ｉ）に示すセレクトラインの
出力パルスの電圧値は、タイミングに伴って所望の階調
表示となるように随時変化するように制御されている。
なお、このときデータラインの出力は一定に設定した。
特に、本実施形態のように光電変換層２６を水素化アモ
ルファスシリコンで形成したことにより、波長域が５０
０〜７００ｎｍの範囲の光（赤色光）の入射により電荷
を生成して膜厚方向の導電性を得ることができ、かつ３
５０〜４００ｎｍの波長域の光が光電変換層２６に入射
すると光電変換層２６の表面近傍のみを高密度励起して
生成された電荷の蓄積を抑制する作用を利用することが
できる。このため、電荷蓄積を抑制する度合い、すなわ
ち第２アドレス信号光を制御することにより、ＥＬ表示
素子４の階調制御が可能となる。The driving method, operation and operation of the second address light element 3 for causing the EL display element 4 to perform gradation display will be described. FIG. 3 is an explanatory diagram showing a matrix structure of the second address optical element 3. In the figure, the second row electrode 15 is used as a select line, and the second address column electrode 1 is used.
9 is shown as a data line. First, in the second address optical element 3, the second
When a light emission control voltage is applied between the row electrode 15 and the second address column electrode 19, the second address light emission at each dot portion where the second row electrode 15 and the second address column electrode 19 intersect. A second address signal light having an output light intensity corresponding to the light emission control voltage is generated from the layer 18 line by line. This second address signal light enters each corresponding dot portion of the photoelectric conversion layer 26. Here, the second row electrode 15 is shown in FIGS.
In the select line shown in (i), (d) to (f) of FIG.
In synchronization with the select line of the first row electrode 11 shown in FIG.
The address column electrodes 19 are set so as to synchronize with the display column electrodes 28 shown in FIGS. Therefore, the first address signal light and the second address signal light are
Simultaneously enter the same selected dot portion of the photoelectric conversion layer 26. Since the second address signal light contains the ultraviolet light as described above, when the second address signal light enters the photoelectric conversion layer 26 made of hydrogenated amorphous silicon, only the vicinity of the surface of the photoelectric conversion layer 26 is excited at a high density, and the photoelectric conversion is performed. The accumulation of charges (holes) generated by the incidence of the first address signal light in the layer 26 is suppressed. Therefore, the photoelectric conversion layer 2 in this dot portion
The amount of carriers injected into the sixth organic film 24 via 6 decreases, and the light emission in the display light emitting layer 25 becomes light emission according to the amount of carriers. That is, by controlling the output of the second address signal light, the amount of carriers injected into the sixth organic film 24 can be adjusted for each selected dot.
The gradation of the display of the L display element 4 can be controlled.
For this reason, the voltage value of the output pulse of the select line shown in FIGS. 2 (g) to 2 (i) is controlled so as to change with timing so that a desired gradation display is obtained.
At this time, the output of the data line was set constant.
In particular, since the photoelectric conversion layer 26 is formed of hydrogenated amorphous silicon as in the present embodiment, the wavelength range is 50 nm.
Charge can be generated by the incidence of light (red light) in the range of 0 to 700 nm to obtain conductivity in the film thickness direction.
When light in the wavelength range of 50 to 400 nm is incident on the photoelectric conversion layer 26, only the vicinity of the surface of the photoelectric conversion layer 26 is excited at high density to suppress the accumulation of generated charges. Therefore, by controlling the degree of suppressing the charge accumulation, that is, controlling the second address signal light, the gradation control of the EL display element 4 can be performed.
【００２５】上記したように、本実施形態の表示装置１
およびその駆動方法においては、第２アドレス光素子３
を第１アドレス光素子２と同期させて駆動することによ
り、高デューティ駆動条件下でも、ＥＬ表示素子４の高
品位な多階調表示が可能となる。また、第１アドレス光
素子２および第２アドレス光素子３から出射される第１
アドレス信号光および第２アドレス信号光が集光レンズ
１２を通過することにより、集光されて確実に光電変換
層２６へ入射するため、クロストークの発生しない良好
な表示を行うことができる。As described above, the display device 1 of the present embodiment
And its driving method, the second address optical element 3
Is driven in synchronization with the first address light element 2, high-quality multi-gradation display of the EL display element 4 becomes possible even under high duty driving conditions. In addition, the first address light element 2 and the first address light element 3
Since the address signal light and the second address signal light pass through the condenser lens 12, they are condensed and surely enter the photoelectric conversion layer 26, so that good display without crosstalk can be performed.
【００２６】（実施形態２）図４は、本発明に係る表示
装置の実施形態２を示す断面説明図である。同図に示す
ように表示装置３１は、第１アドレス光素子３２と、第
２アドレス光素子３３と、液晶表示素子３４と、から大
略構成されている。(Embodiment 2) FIG. 4 is an explanatory sectional view showing Embodiment 2 of the display device according to the present invention. As shown in the figure, the display device 31 is roughly composed of a first address optical element 32, a second address optical element 33, and a liquid crystal display element.
【００２７】第１アドレス光素子３２は、図４に示すよ
うに、アドレス基板３５の上面（前面）側に設けられて
いる。アドレス基板３５は、少なくとも３５０〜４００
ｎｍの範囲の波長域の光を透過させる材料で形成されて
いる。まず、アドレス基板３５の上面には、表示領域全
域に亙って１枚の第１アドレス用面電極３６が形成され
ている。この第１アドレス用面電極３６は、カソードと
して機能するものであり、例えば、シート抵抗が５０Ω
以下のＩＴＯ（Ｉｎ2Ｏ3−ＳｎＯ2）又はＩＸＯ（Ｉｎ2
Ｏ3−ＺｎＯ）からなる５０〜１５０ｎｍ厚の薄層と、
マグネシウム（Ｍｇ）とトリス（８−キノリレート）ア
ルミニウム錯体（以下、Ａｌｑ３という）との共蒸着に
より得られた３ｎｍ厚の共蒸着層との２層構造である。
共蒸着層は、蒸着速度比がＭｇ：Ａｌｑ３が２０：１、
モル比が６５６：１で形成され、その薄さから透過性が
高い。そして、これら第１アドレス用面電極３６の共蒸
着層およびアドレス基板３５の上には、Ａｌｑ３でなる
電子輸送性の第１有機膜３７が例えば約５００Åの膜厚
で形成されている。この第１有機膜３７の上には、ＰＶ
ＣｚとＢＮＤと赤色光を発光させる発光材料とを混合し
てなる正孔輸送性の第２有機膜３８が、約１０００Åの
膜厚に形成されている。これら第１有機膜３７と第２有
機膜３８とで、第１アドレス用発光層３９が構成されて
いる。この第１アドレス用発光層３９は、電界が印加さ
れることにより、第１アドレス信号光としての５００〜
７００ｎｍの波長域の光（赤色光）を発生させる。次
に、第２有機膜３８の上には、アノードとしての複数の
第１行電極４０が、行方向に沿って互いに平行をなし、
かつ等間隔に配列するように形成されている。The first address optical element 32 is provided on the upper surface (front surface) of the address substrate 35, as shown in FIG. The address board 35 has at least 350 to 400
It is formed of a material that transmits light in a wavelength range of nm. First, on the upper surface of the address substrate 35, one first address surface electrode 36 is formed over the entire display area. The first address surface electrode 36 functions as a cathode, and has a sheet resistance of 50Ω, for example.
The following ITO (In 2 O 3 —SnO 2 ) or IXO (In 2
A thin layer of 50 to 150 nm thick made of O 3 -ZnO);
This is a two-layer structure of a 3 nm-thick co-evaporated layer obtained by co-evaporation of magnesium (Mg) and a tris (8-quinolylate) aluminum complex (hereinafter, referred to as Alq3).
The co-deposition layer has a deposition rate ratio of 20: 1 Mg: Alq3,
It is formed with a molar ratio of 656: 1, and has high permeability due to its thinness. On the co-evaporation layer of the first address plane electrode 36 and the address substrate 35, an electron transporting first organic film 37 made of Alq3 is formed to a thickness of, for example, about 500 °. On the first organic film 37, PV
A hole transporting second organic film 38 formed by mixing Cz, BND, and a light emitting material that emits red light is formed to a thickness of about 1000 °. The first organic film 37 and the second organic film 38 constitute a first addressing light emitting layer 39. The first addressing light emitting layer 39 is applied with an electric field, and thus, the first addressing light beam 500 to 500 to 1st.
Generates light (red light) in a wavelength range of 700 nm. Next, on the second organic film 38, a plurality of first row electrodes 40 as anodes are parallel to each other along the row direction,
And it is formed so that it may be arranged at equal intervals.
【００２８】さらに、第１行電極４０の上には、ドット
部分のそれぞれに対応するように、光方向制御手段とし
ての集光レンズ４１が形成されている。なお、このドッ
ト部分は、後記する第２アドレス光素子３３および液晶
表示素子３４のドット部分と対応する。この集光レンズ
４１は、第１アドレス用発光層３９の所定ドット部分で
発生した第１アドレス信号光を、この所定ドット部分に
対応する、後記する光電変換層５８のドット部分へ、集
光して入射させるようなレンズ径および焦点距離に設定
されている。この集光レンズ４１は、透明性を有する無
機系絶縁膜や、透明性および耐熱性を有する合成樹脂材
料などを用いて形成することができる。Further, on the first row electrode 40, condensing lenses 41 as light direction control means are formed so as to correspond to the respective dot portions. These dot portions correspond to the dot portions of the second address light element 33 and the liquid crystal display element 34 described later. The condensing lens 41 condenses the first address signal light generated at a predetermined dot portion of the first address light emitting layer 39 to a dot portion of a photoelectric conversion layer 58 described later corresponding to the predetermined dot portion. The lens diameter and the focal length are set such that light is incident on the lens. The condenser lens 41 can be formed using a transparent inorganic insulating film, a synthetic resin material having transparency and heat resistance, and the like.
【００２９】第１アドレス光素子３２の他の構成は、第
１アドレス用面電極３６の引き出し部３６Ａの表面に酸
化されにくい導電性金属でメッキ層３６Ｂが形成され、
このメッキ層３６Ｂを含む引き出し部３６Ａおよび第１
行電極４０の端部（図示省略する）が露出するように全
体に第１保護膜４２が形成されている。In another configuration of the first address optical element 32, a plating layer 36B is formed of a conductive metal which is hardly oxidized on the surface of the lead portion 36A of the first address surface electrode 36,
The lead portion 36A including the plating layer 36B and the first
The first protective film 42 is formed entirely so that an end (not shown) of the row electrode 40 is exposed.
【００３０】次に、第２アドレス光素子３３の構成につ
いて説明する。アドレス基板３５の下面には、上記した
第１アドレス光素子３２のそれぞれの第１行電極４０と
対応して平行をなし、かつ第１行電極４０と同数の第２
行電極４３が形成されている。この第２行電極４３は、
透明なＩＴＯで形成され、アノードとして機能する。そ
して、これら第２行電極４３およびアドレス基板３５の
表示領域下面を覆うように、ＰＶＣｚとＢＮＤとを混合
してなる正孔輸送性の第３有機膜４４が、約１０００Å
の膜厚に形成されている。この第３有機膜４４の下面に
は、Ａｌｑ３でなる電子輸送性の第４有機膜４５が、約
５００Åの膜厚に形成されている。これら第３有機膜４
４と第４有機膜４５とで、第２アドレス用発光層４６が
構成されている。この第２アドレス用発光層４６は、電
界が印加されることにより、第２アドレス信号光として
の３５０〜４００ｎｍの波長域の光（紫外光）を含む光
を発生させる。さらに、第４有機膜４５の下には、第２
アドレス用発光層４６を介して第２行電極４３と直交す
る第２アドレス用列電極４７が形成されている。この第
２アドレス用列電極４７は、カソードとして機能するも
のであり、例えばＭｇＩｎ、ＡｌＬｉ、ＭｇＩｎ−Ａｌ
などの合金材料や、ｎ型アモルファスシリコン（ａ−Ｓ
ｉ）、ｎ型シリコンカーバイドなどを用いることができ
る。第２アドレス光素子３３の他の構成は、第２アドレ
ス用列電極４７の引き出し部４７Ａの表面に酸化されに
くい導電性金属でメッキ層４７Ｂが形成され、このメッ
キ層４７Ｂを含む引き出し部４７Ａおよび第２行電極４
３の端部（図示省略する）が露出するように全体に第２
保護膜４８が形成されている。Next, the configuration of the second address optical element 33 will be described. On the lower surface of the address substrate 35, the second row electrodes 40 of the first address optical elements 32 are parallel to the respective first row electrodes 40, and the same number of second row electrodes 40
A row electrode 43 is formed. This second row electrode 43
It is formed of transparent ITO and functions as an anode. Then, a third organic film 44 having a hole transporting property, which is a mixture of PVCz and BND, is formed to a thickness of about 1000 ° so as to cover the lower surface of the display area of the second row electrode 43 and the address substrate 35.
Is formed. On the lower surface of the third organic film 44, an electron transporting fourth organic film 45 made of Alq3 is formed to a thickness of about 500 °. These third organic films 4
The fourth and fourth organic films 45 constitute a second address light emitting layer 46. The second address light-emitting layer 46 generates light including light (ultraviolet light) in a wavelength range of 350 to 400 nm as a second address signal light when an electric field is applied. Further, under the fourth organic film 45, the second
A second address column electrode 47 orthogonal to the second row electrode 43 is formed via the address light emitting layer 46. The second address column electrode 47 functions as a cathode. For example, MgIn, AlLi, MgIn-Al
Alloy materials such as n-type amorphous silicon (a-S
i), n-type silicon carbide or the like can be used. In another configuration of the second address optical element 33, a plating layer 47B is formed on the surface of the lead portion 47A of the second address column electrode 47 with a conductive metal that is hardly oxidized, and the lead portion 47A including the plating layer 47B and Second row electrode 4
3 so that the end (not shown) of the third part is exposed.
A protective film 48 is formed.
【００３１】次に、液晶表示素子３４の構成について説
明する。図４に示すように、液晶表示素子３４は、一対
の相対向する前透明基板４９、後透明基板５０との間に
液晶５１を封止してなる。前透明基板４９の対向内側面
（後面）には、表示領域全域に亙ってカラーフィルタ層
５２が設けられている。そして、このカラーフィルタ層
５２の表面には第３保護膜５３が形成されている。さら
に、第３保護膜５３および前透明基板４９の後面側に
は、ＩＴＯでなる共通電極５４が表示領域全域に亙って
形成されている。さらに、共通電極５４の後面には、前
配向膜５５が形成されている。Next, the configuration of the liquid crystal display element 34 will be described. As shown in FIG. 4, the liquid crystal display element 34 is formed by sealing a liquid crystal 51 between a pair of opposed front transparent substrates 49 and a rear transparent substrate 50. A color filter layer 52 is provided on the opposing inner side surface (rear surface) of the front transparent substrate 49 over the entire display region. A third protective film 53 is formed on the surface of the color filter layer 52. Further, on the rear surface side of the third protective film 53 and the front transparent substrate 49, a common electrode 54 made of ITO is formed over the entire display region. Further, on the rear surface of the common electrode 54, a pre-alignment film 55 is formed.
【００３２】液晶表示素子３４の後透明基板５０側の構
成は、後透明基板５０の前面に上記した第２アドレス用
列電極４７と対応する複数の表示用列電極５６が平行に
形成されている。また、少なくとも表示領域内にある表
示用列電極５６の表面には、膜厚の極薄い（数ｎｍ程
度）酸化シリコン膜５７が形成されている。さらに、こ
れらの前面には、表示領域全面に亙って水素化アモルフ
ァスシリコンでなる光電変換層５８が形成され、さらに
その上に後配向膜５９が形成されている。このような後
透明基板５０側と上記した前透明基板４９側とは、図示
しないスペーサが介在されると共に、両基板の周縁部に
沿って周回するシール材６０が介在するように張り合わ
されている。さらに、両基板とシール材６０とにより形
成された間隙に液晶５１が封止されて液晶表示素子３４
が構成されている。In the configuration of the liquid crystal display element 34 on the rear transparent substrate 50 side, a plurality of display column electrodes 56 corresponding to the second address column electrodes 47 are formed in parallel on the front surface of the rear transparent substrate 50. . An extremely thin (about several nm) silicon oxide film 57 is formed at least on the surface of the display column electrode 56 in the display area. Further, on these front surfaces, a photoelectric conversion layer 58 made of hydrogenated amorphous silicon is formed over the entire display region, and a post-alignment film 59 is further formed thereon. Such a rear transparent substrate 50 side and the above-mentioned front transparent substrate 49 side are bonded to each other with a spacer (not shown) interposed therebetween and a sealing material 60 circulating along the peripheral edges of both substrates. . Further, the liquid crystal 51 is sealed in the gap formed by the two substrates and the sealing material 60 so that the liquid crystal display element 34
Is configured.
【００３３】本実施形態の表示装置３１は、上記した液
晶表示素子３４の後透明基板５０の後面にアドレス基板
３５に形成された第１保護膜４２が接合されて構成され
ている。ここで、第２アドレス光素子３３の第２アドレ
ス用列電極４７と、液晶表示素子３４の表示用列電極５
６と、は平面的に見て重なるように整合されている。こ
の他、本実施形態の表示装置３１は、透過型の液晶表示
素子３４に表示用の光を照射するためのバックライトシ
ステム（図示省略する）が、表示装置３１の後方に配置
されている。また、液晶表示素子３４には、図示しない
偏光板が備えられている。The display device 31 of the present embodiment is configured such that the first protective film 42 formed on the address substrate 35 is joined to the rear surface of the transparent substrate 50 after the liquid crystal display element 34 described above. Here, the second address column electrode 47 of the second address optical element 33 and the display column electrode 5 of the liquid crystal display element 34
6 are aligned so as to overlap in a plan view. In addition, in the display device 31 of the present embodiment, a backlight system (not shown) for irradiating the display liquid crystal display element 34 with light for display is arranged behind the display device 31. Further, the liquid crystal display element 34 includes a polarizing plate (not shown).
【００３４】次に、本実施形態の表示装置３１における
駆動方法および作用・動作について説明する。図５は、
表示装置３１の駆動制御方法を示すものであり、駆動電
圧パルスと、各画素アドレスにおける発光時のパルス
と、のタイミングを示している。図５（ｂ）は、液晶表
示素子３４の共通電極５４と表示用列電極５６との間の
液晶５１および光電変換層５８に印加される一定の駆動
電圧Ｖｄ（書き込みおよび階調制御時の電圧）のタイミ
ングを示すものであり、駆動電圧Ｖｄ（または−Ｖｄ）
と消去時間の電圧（以下、消去時電圧Ｖ0という）と交
互に印加するタイミングを示している。なお、液晶表示
素子３４においては、セレクトラインはないが、データ
ライン毎に駆動電圧Ｖｄが印加される。この駆動電圧Ｖ
ｄは、第２アドレス光素子３３の第２アドレス用列電極
４７の線順次駆動法で定まる「１走査線選択時間」と同
期したパルス列である。この駆動電圧Ｖｄは、少なくと
も、全走査線の走査時間内では、極性が反転しない。そ
して、この駆動電圧Ｖｄは、図５（ａ）に示すように、
１走査時間を少なくとも２分割して（必ずしも等分でな
くてもよい）、「ＨＩ」電位、「ＬＯＷ」電位を与え
る。なお、同図に示したように、選択された１走査時間
の前半を消去時間、後半を書き込み時間とすることが望
ましい。このように液晶表示素子３４では、液晶５１お
よび光電変換層５８を介して共通電極５４と表示用列電
極５６との間に電圧が印加されるが、光電変換層５８に
光が入射されていないことにより絶縁状態であるため、
液晶５１は初期配向のままである。また、図５（ｃ）〜
（ｅ）は、第１行〜第３行に亙る順次隣接する３つのセ
レクトライン（第１行電極４０）と第１アドレス用面電
極３６との間に印加される書き込み電圧Ｖｒのタイミン
グを示している。さらに、図５（ｆ）〜（ｈ）は、第２
アドレス光素子３３における第１行〜第３行に亙る順次
隣接するセレクトライン（第２行電極４３）に印加され
る消去用駆動電圧Ｖｅおよび階調制御用電圧Ｖｃのタイ
ミングを示している。Next, the driving method, operation and operation of the display device 31 of the present embodiment will be described. FIG.
It shows a drive control method of the display device 31 and shows timing of a drive voltage pulse and a pulse at the time of light emission at each pixel address. FIG. 5B shows a constant driving voltage Vd (voltage during writing and gradation control) applied to the liquid crystal 51 and the photoelectric conversion layer 58 between the common electrode 54 and the display column electrode 56 of the liquid crystal display element 34. ), The driving voltage Vd (or -Vd).
And the voltage for the erasing time (hereinafter referred to as the erasing voltage V 0 ). In the liquid crystal display element 34, there is no select line, but a drive voltage Vd is applied for each data line. This drive voltage V
“d” is a pulse train synchronized with “1 scanning line selection time” determined by the line sequential driving method of the second address column electrode 47 of the second address optical element 33. The polarity of the driving voltage Vd does not reverse at least within the scanning time of all the scanning lines. The drive voltage Vd is, as shown in FIG.
One scanning time is divided into at least two parts (not necessarily equal parts) to give a “HI” potential and a “LOW” potential. As shown in the figure, it is desirable that the first half of the selected one scanning time be the erasing time and the second half be the writing time. As described above, in the liquid crystal display element 34, a voltage is applied between the common electrode 54 and the display column electrode 56 via the liquid crystal 51 and the photoelectric conversion layer 58, but no light is incident on the photoelectric conversion layer 58. Because it is insulated by the
The liquid crystal 51 remains in the initial alignment. Also, FIG.
(E) shows the timing of the write voltage Vr applied between the sequentially adjacent three select lines (first row electrode 40) and the first address plane electrode 36 in the first to third rows. ing. Furthermore, FIGS. 5F to 5H show the second
The timing of the erasing drive voltage Ve and the gradation control voltage Vc applied to sequentially adjacent select lines (second row electrodes 43) in the first to third rows in the address optical element 33 is shown.
【００３５】図５（ｂ）〜（ｅ）に示すように、選択さ
れたセレクトライン（第１行電極４０）に固定された
（一定の）書き込み電圧Ｖｒ、を液晶表示素子３４の駆
動電圧Ｖｄ、−Ｖｄと同期して印加している。第１行電
極４０を線順次走査することにより選択された第１行電
極４０と、第１アドレス用面電極３６と、の間に書き込
み電圧Ｖｒが印加されると、選択された第１行電極４０
と接合する帯状の領域の第１アドレス用発光層３９（第
１有機膜３７と第２有機膜３８との界面近傍）から第１
アドレス信号光として５００〜７００ｎｍの波長域にあ
る光（赤色光）が発生する。この第１アドレス信号光
は、集光レンズ４１により集光されて、光電変換層５８
に行方向に沿って略帯状の光、または行方向に沿って隣
接するスポット光が並んで入射する。このとき、選択さ
れた表示用列電極５６と重なる部分のみに駆動電圧Ｖｄ
または−Ｖｄが印加される。ここで、光電変換層５８が
水素化アモルファスシリコンで形成されているため、５
００〜７００ｎｍの波長域の光の入射により、光の入射
した部分のみに電荷を発生させる。なお、表示用列電極
５６と光電変換層５８との間に絶縁膜である酸化シリコ
ン膜５７が介在されているが、第１アドレス信号光が入
射した所定領域の光電変換層５８では、酸化シリコン膜
５７との界面近傍に存在する準位に光生成された正孔が
蓄積する。そして、酸化シリコン膜５７に高電界がかか
ってカソードである表示用列電極５６から光電変換層５
８の伝導帯へ、酸化シリコン膜５７を介してトンネリン
グによる電子注入が起こる。このため、第１アドレス信
号光によって光照射を受けた部分のみに電荷が蓄積さ
れ、この電荷の作用により液晶５１を駆動させることが
できる。しかし、第１アドレス光素子３２では一定の書
き込み電圧で第１アドレス信号光を出力するため、液晶
表示素子３４の表示を多階調にすることはできない。As shown in FIGS. 5B to 5E, the (constant) write voltage Vr fixed to the selected select line (first row electrode 40) is applied to the drive voltage Vd of the liquid crystal display element 34. , -Vd. When a write voltage Vr is applied between the first row electrode 40 selected by line-sequentially scanning the first row electrode 40 and the first address plane electrode 36, the selected first row electrode 40 40
From the first addressing light-emitting layer 39 (near the interface between the first organic film 37 and the second organic film 38) in the band-shaped region joined to the first region.
Light (red light) in the wavelength range of 500 to 700 nm is generated as address signal light. This first address signal light is condensed by the condensing lens 41 and is converted to a photoelectric conversion layer 58.
A substantially band-shaped light along the row direction or adjacent spot lights along the row direction are incident side by side. At this time, the drive voltage Vd is applied only to the portion overlapping the selected display column electrode 56.
Alternatively, -Vd is applied. Here, since the photoelectric conversion layer 58 is formed of hydrogenated amorphous silicon,
By the incidence of light in the wavelength range of 00 to 700 nm, charges are generated only in the portion where the light has entered. Although a silicon oxide film 57 as an insulating film is interposed between the display column electrode 56 and the photoelectric conversion layer 58, the silicon oxide film 57 is provided in a predetermined region where the first address signal light is incident. Holes generated by light are accumulated at a level existing near the interface with the film 57. Then, a high electric field is applied to the silicon oxide film 57 to cause the display column electrode 56, which is a cathode, to move from the photoelectric conversion layer 5
Electrons are injected into the conduction band 8 through tunneling through the silicon oxide film 57. For this reason, electric charges are accumulated only in the portion irradiated by the first address signal light, and the liquid crystal 51 can be driven by the action of the electric charges. However, since the first address light element 32 outputs the first address signal light at a constant write voltage, the display of the liquid crystal display element 34 cannot be made to have multiple gradations.
【００３６】そこで、図５（ｆ）〜（ｈ）に示すような
波形の電圧を、第２アドレス光素子３３の第２行電極４
３と第２アドレス用列電極４７との間に印加することに
より、表示データの消去と階調表示とを可能にしてい
る。すなわち、図５（ｆ）〜（ｈ）に示すようなタイミ
ングで、消去時間に十分な出力の光パルスを出力する
と、このとき、駆動電圧Ｖｄの値は、「ＬＯＷ」電位で
あるため液晶５１内部に前の走査時間に蓄積された電荷
が消去される。また、同図（ｆ）〜（ｈ）に示すよう
に、第２アドレス光素子３３において階調制御パルスを
液晶表示素子３４の駆動電圧Ｖｄおよび第１光アドレス
素子３２の書き込み電圧Ｖｒに同期して出力することに
より、第２アドレス光素子３３から出射される第２アド
レス信号光（３５０ｎｍ〜４００ｎｍの波長域の光）が
光電変換層５８の表面近傍のみを高密度励起して、光電
変換層５８内に第１アドレス信号光の入射により生成さ
れた電荷（正孔）の蓄積を抑制する。よって、このドッ
ト部分の光電変換層５８を介して液晶５１に印加される
電界が減少し、液晶表示素子３４の表示を階調制御する
ことが可能となる。このため、図５（ｆ）〜（ｈ）に示
すセレクトラインの出力パルスの電圧値は、所定の階調
で表示するタイミングに伴って随時変化するように制御
されている。また、本実施形態においては、このときデ
ータラインの出力は一定に設定した。The voltages having the waveforms shown in FIGS. 5F to 5H are applied to the second row electrode 4 of the second address optical element 33.
By applying between the third column electrode 47 and the second address column electrode 47, erasure of display data and gradation display are enabled. That is, when a light pulse having a sufficient output during the erasing time is output at the timings shown in FIGS. 5F to 5H, the value of the driving voltage Vd at this time is the “LOW” potential, so that the liquid crystal 51 The electric charges accumulated inside the previous scanning time are erased. Also, as shown in FIGS. 6F to 6H, the gradation control pulse in the second address light element 33 is synchronized with the drive voltage Vd of the liquid crystal display element 34 and the write voltage Vr of the first light address element 32. The second address signal light (light in a wavelength range of 350 nm to 400 nm) emitted from the second address optical element 33 excites only the vicinity of the surface of the photoelectric conversion layer 58 with high density, and The accumulation of electric charges (holes) generated by the incidence of the first address signal light in 58 is suppressed. Therefore, the electric field applied to the liquid crystal 51 via the photoelectric conversion layer 58 at the dot portion is reduced, and the gradation of the display of the liquid crystal display element 34 can be controlled. For this reason, the voltage value of the output pulse of the select line shown in FIGS. 5F to 5H is controlled so as to change as needed in accordance with the timing of displaying a predetermined gradation. In this embodiment, the output of the data line is set to be constant at this time.
【００３７】このような駆動方法により駆動された表示
装置３１においては、液晶５１を透過した表示用の光
（図示しないバックライトシステムからの光）がカラー
フィルタ層５２を通過することにより、カラー表示が可
能となる。本実施形態においても、光電変換層５８を水
素化アモルファスシリコンで形成したことにより、波長
域が５００〜７００ｎｍの範囲の光（赤色光）の入射に
より電荷を生成して膜厚方向の導電性を得ることがで
き、かつ３５０〜４００ｎｍの波長域の光が光電変換層
５８に入射すると光電変換層５８の表面近傍のみを高密
度励起して生成された電荷の蓄積を抑制する作用があ
る。このため、電荷蓄積を抑制する度合いを制御するこ
とにより、液晶表示素子３４の階調制御が可能となる。In the display device 31 driven by such a driving method, light for display (light from a backlight system, not shown) transmitted through the liquid crystal 51 passes through the color filter layer 52, thereby providing a color display. Becomes possible. Also in the present embodiment, since the photoelectric conversion layer 58 is formed of hydrogenated amorphous silicon, charge is generated by incidence of light (red light) having a wavelength range of 500 to 700 nm, and conductivity in the film thickness direction is reduced. When light of a wavelength range of 350 to 400 nm is incident on the photoelectric conversion layer 58, only the vicinity of the surface of the photoelectric conversion layer 58 is excited at a high density to suppress accumulation of generated charges. Therefore, by controlling the degree to which the charge accumulation is suppressed, the gradation of the liquid crystal display element 34 can be controlled.
【００３８】（実施形態３）以下、本発明に係る表示装
置の実施形態３について説明する。この実施形態におけ
る表示装置の構成は、上記した実施形態２に係る表示装
置３１において第１アドレス光素子３２の第１アドレス
用面電極３６を、列方向に沿って平行に配置された第１
列電極に変えたものであり、他の構成は上記実施形態２
の表示装置３１と同様である。なお、本実施形態におい
て上記実施形態２と同一部分には同一の符号を用いて説
明する。(Embodiment 3) Hereinafter, Embodiment 3 of the display device according to the present invention will be described. The configuration of the display device according to this embodiment is the same as that of the display device 31 according to Embodiment 2 except that the first address surface electrodes 36 of the first address optical elements 32 are arranged in parallel in the column direction.
Instead of the column electrode, another configuration is the same as that of the second embodiment.
Is the same as that of the display device 31. In the present embodiment, the same parts as those in the second embodiment will be described using the same reference numerals.
【００３９】このような構成の表示装置の駆動方法を図
６に示すタイミングチャートを用いて説明する。図６
（ａ）は、液晶表示素子３４の共通電極５４と表示用列
電極５６との間の液晶５１および光電変換層５８に印加
される一定の駆動電圧Ｖｄ（書き込みおよび階調制御時
の電圧）のタイミングを示すものであり、駆動電圧Ｖｄ
（または−Ｖｄ）と消去時電圧Ｖ0と交互に印加するタ
イミングを示している。液晶表示素子３４においては、
セレクトラインはないが、データライン毎に駆動電圧Ｖ
ｄが印加される。この駆動電圧Ｖｄは、第１アドレス光
素子３２の第１列電極および第２アドレス光素子３３の
第２アドレス用列電極４７の線順次駆動法で定まる「１
走査線選択時間」と同期したパルス列である。この駆動
電圧Ｖｄは、同図（ａ）に示すように、少なくとも全走
査線の走査時間内では、極性が反転しない。そして、本
実施形態においても、この駆動電圧Ｖｄは、１走査時間
を少なくとも２分割して、「ＨＩ」電位、「ＬＯＷ」電
位を与える。また、本実施形態においても、選択された
１走査時間の前半を消去時間、後半を書き込み時間とし
た。A driving method of the display device having such a configuration will be described with reference to a timing chart shown in FIG. FIG.
(A) shows a constant drive voltage Vd (voltage during writing and gradation control) applied to the liquid crystal 51 and the photoelectric conversion layer 58 between the common electrode 54 and the display column electrode 56 of the liquid crystal display element 34. This shows the timing, and the driving voltage Vd
(Or -Vd) and shows the timing of applying alternating with erasing voltage V 0. In the liquid crystal display element 34,
There is no select line, but the drive voltage V
d is applied. The driving voltage Vd is determined by a line-sequential driving method of the first column electrode of the first address optical element 32 and the second address column electrode 47 of the second address optical element 33.
This is a pulse train synchronized with the “scanning line selection time”. As shown in FIG. 3A, the polarity of the drive voltage Vd does not reverse at least within the scanning time of all the scanning lines. Also in the present embodiment, the driving voltage Vd gives a “HI” potential and a “LOW” potential by dividing one scanning time into at least two. Also in the present embodiment, the first half of the selected one scanning time is the erasing time, and the second half is the writing time.
【００４０】また、図６（ｂ）〜（ｄ）は、第１アドレ
ス光素子３２における、第１行〜第３行に亙る順次隣接
する３つのセレクトライン（第１行電極４０）とデータ
ライン（第１列電極）との間に印加される書き込み電圧
Ｖｒのタイミングを示している。この書き込み電圧は、
各ドット部分の表示データに応じて異なる値が出力され
る。このため、第１アドレス光素子３２から出射される
第１アドレス信号光の光強度は、各ドット部分毎に表示
データに応じて変化する。さらに、図６（ｅ）〜（ｇ）
は、第２アドレス光素子３３における第１行〜第３行に
亙る順次隣接するセレクトライン（第２行電極４３）に
印加される消去用駆動電圧Ｖｅのタイミングを示してい
る。FIGS. 6B to 6D show three adjacent select lines (first row electrodes 40) and data lines in the first address optical element 32 in the first to third rows. 4 shows the timing of a write voltage Vr applied between the write voltage Vr and the first column electrode. This write voltage is
Different values are output according to the display data of each dot portion. For this reason, the light intensity of the first address signal light emitted from the first address optical element 32 changes according to the display data for each dot portion. 6 (e) to 6 (g).
Indicates the timing of the erasing drive voltage Ve applied to the sequentially adjacent select lines (second row electrodes 43) in the first to third rows in the second address optical element 33.
【００４１】本実施形態では、図６（ａ）〜（ｄ）に示
すように、選択されたセレクトライン（第１行電極４
０）に表示データに応じた任意の値の書き込み電圧Ｖ
ｒ、を液晶表示素子３４の駆動電圧Ｖｄ、−Ｖｄと同期
して印加している。第１行電極４０を線順次走査するこ
とにより選択された第１行電極４０と、第１列電極と、
の間に書き込み電圧Ｖｒが印加されると、両電極が交差
するドット部分の第１アドレス用発光層３９（第１有機
膜３７と第２有機膜３８との界面近傍）から第１アドレ
ス信号光として５００〜７００ｎｍの波長域にある光
（赤色光）が発生する。この第１アドレス信号光は、集
光レンズ４１により集光されて、光電変換層５８の対応
するドット部分に入射する。このとき、選択された表示
用列電極５６から、第１アドレス信号光が入射したドッ
ト部分の光電変換層５８に、駆動電圧Ｖｄまたは−Ｖｄ
が印加される。ここで、光電変換層５８が水素化アモル
ファスシリコンで形成されているため、５００〜７００
ｎｍの波長域の光の入射により、光の入射した部分のみ
に電荷を発生させる。なお、表示用列電極５６と光電変
換層５８との間に絶縁膜である酸化シリコン膜５７が介
在されているが、第１アドレス信号光が入射した所定領
域の光電変換層５８では、酸化シリコン膜５７との界面
近傍に存在する準位に光生成された正孔が蓄積する。そ
して、酸化シリコン膜５７に高電界がかかってカソード
である表示用列電極５６から光電変換層５８の伝導帯
へ、酸化シリコン膜５７を介してトンネリングによる電
子注入が起こる。このため、第１アドレス信号光によっ
て光照射を受けた部分のみに電荷が蓄積され、この電荷
の作用により液晶５１を駆動させることができる。この
第１アドレス光素子３２は、各ドット部分の表示データ
に応じた第１アドレス信号光を出射するため、液晶表示
素子３４に階調表示を行わせることができる。また、図
６（ｅ）〜（ｇ）に示すような一定の値の電圧を、消去
時間に第２アドレス光素子３３の第２行電極４３と第２
アドレス用列電極４７との間に印加することにより、表
示データの消去を可能にしている。すなわち、同図に示
すように、消去時間に十分な出力の光パルスを出力する
と、このときの駆動電圧Ｖｄの値は、「ＬＯＷ」電位で
あるため、液晶５１内部に前の走査時間に蓄積された電
荷が消去される。In the present embodiment, as shown in FIGS. 6A to 6D, a selected select line (first row electrode 4) is selected.
0) is a write voltage V of an arbitrary value according to the display data.
r is applied in synchronization with the drive voltages Vd and −Vd of the liquid crystal display element 34. A first row electrode 40 selected by line-sequentially scanning the first row electrode 40, a first column electrode,
When the write voltage Vr is applied during this period, the first address signal light is emitted from the first addressing light emitting layer 39 (near the interface between the first organic film 37 and the second organic film 38) at the dot portion where both electrodes intersect. As a result, light (red light) in the wavelength range of 500 to 700 nm is generated. The first address signal light is condensed by the condenser lens 41 and is incident on a corresponding dot portion of the photoelectric conversion layer 58. At this time, the drive voltage Vd or -Vd is applied from the selected display column electrode 56 to the photoelectric conversion layer 58 in the dot portion where the first address signal light has entered.
Is applied. Here, since the photoelectric conversion layer 58 is formed of hydrogenated amorphous silicon,
Due to the incidence of light in the nm wavelength range, charges are generated only in the portion where the light has entered. Although a silicon oxide film 57 as an insulating film is interposed between the display column electrode 56 and the photoelectric conversion layer 58, the silicon oxide film 57 is provided in a predetermined region where the first address signal light is incident. Holes generated by light are accumulated at a level existing near the interface with the film 57. Then, a high electric field is applied to the silicon oxide film 57 to cause electron injection by tunneling from the display column electrode 56 as a cathode to the conduction band of the photoelectric conversion layer 58 via the silicon oxide film 57. For this reason, electric charges are accumulated only in the portion irradiated by the first address signal light, and the liquid crystal 51 can be driven by the action of the electric charges. Since the first address light element 32 emits the first address signal light according to the display data of each dot portion, the liquid crystal display element 34 can perform gradation display. Further, a voltage having a constant value as shown in FIGS. 6E to 6G is applied to the second row electrode 43 of the second address optical element 33 during the erasing time.
By applying the voltage between the address column electrode 47 and the address column electrode 47, the display data can be erased. That is, as shown in the figure, when an optical pulse having an output sufficient for the erasing time is output, the value of the driving voltage Vd at this time is the “LOW” potential, so that the driving voltage Vd is stored in the liquid crystal 51 in the previous scanning time The erased charge is erased.
【００４２】上記したように、本実施形態においては、
第１アドレス光素子３２のセレクトラインの出力を制御
することにより階調制御が可能となり、第２アドレス光
素子３３では固定した消去パルスを一定のタイミングで
出力するだけでよいため、駆動が簡単になるという利点
がある。As described above, in the present embodiment,
By controlling the output of the select line of the first address optical element 32, gradation control becomes possible. In the second address optical element 33, it is only necessary to output a fixed erase pulse at a constant timing. There is an advantage that it becomes.
【００４３】（実施形態４）以下、本発明に係る表示装
置の実施形態４について説明する。この実施形態におけ
る表示装置の構成は、上記した実施形態３と同様である
ため、その説明を省略する。すなわち、上記した実施形
態２に係る表示装置３１（図４参照）において第１アド
レス光素子３２の第１アドレス用面電極３６を、列方向
に沿って平行に配置された第１列電極に変えたものであ
り、他の構成は上記実施形態２の表示装置３１と同様で
ある。なお、本実施形態において上記実施形態２と同一
部分には同一の符号を用いて説明する。(Embodiment 4) Hereinafter, Embodiment 4 of the display device according to the present invention will be described. The configuration of the display device according to this embodiment is the same as that of the above-described third embodiment, and a description thereof will be omitted. That is, in the display device 31 (see FIG. 4) according to Embodiment 2 described above, the first address surface electrode 36 of the first address optical element 32 is changed to a first column electrode arranged in parallel along the column direction. The other configuration is the same as that of the display device 31 of the second embodiment. In the present embodiment, the same parts as those in the second embodiment will be described using the same reference numerals.
【００４４】本実施形態に係る表示装置の駆動方法を図
７に示すタイミングチャートを用いて説明する。図７
（ａ）は、液晶表示素子３４の共通電極５４と表示用列
電極５６との間の液晶５１および光電変換層５８に印加
される駆動電圧Ｖｄのタイミングを示すものであり、駆
動電圧Ｖｄ（または−Ｖｄ）と消去時電圧Ｖ0と交互に
印加するタイミングを示している。液晶表示素子３４に
おいては、セレクトラインはないが、データライン（表
示用列電極５６）毎に駆動電圧Ｖｄが印加される。この
駆動電圧Ｖｄは、第１アドレス光素子３２の第１列電極
および第２アドレス光素子３３の第２アドレス用列電極
４７の線順次駆動法で定まる「１走査線選択時間」と同
期したパルス列である。この駆動電圧Ｖｄは、同図
（ａ）に示すように、少なくとも全走査線の走査時間内
では、極性が反転しない。そして、本実施形態において
も、この駆動電圧Ｖｄは、１走査時間を少なくとも２分
割して、「ＬＯＷ」電位、「ＨＩ」電位を与える。ま
た、本実施形態においても、選択された１走査時間の前
半を消去時間、後半を書き込み時間とした。A method for driving the display device according to the present embodiment will be described with reference to a timing chart shown in FIG. FIG.
(A) shows the timing of the drive voltage Vd applied to the liquid crystal 51 and the photoelectric conversion layer 58 between the common electrode 54 and the display column electrode 56 of the liquid crystal display element 34, and the drive voltage Vd (or −Vd) and the erasing voltage V 0 are applied alternately. In the liquid crystal display element 34, there is no select line, but a drive voltage Vd is applied to each data line (display column electrode 56). The driving voltage Vd is a pulse train synchronized with “1 scanning line selection time” determined by a line sequential driving method of the first column electrode of the first address optical element 32 and the second address column electrode 47 of the second address optical element 33. It is. As shown in FIG. 3A, the polarity of the drive voltage Vd does not reverse at least within the scanning time of all the scanning lines. Also in the present embodiment, the drive voltage Vd gives a “LOW” potential and a “HI” potential by dividing one scanning time by at least two. Also in the present embodiment, the first half of the selected one scanning time is the erasing time, and the second half is the writing time.
【００４５】図７（ｂ）〜（ｄ）は、第１アドレス光素
子３２における、第１行〜第３行に亙る順次隣接する３
つのセレクトライン（第１行電極４０）に印加される書
き込み電圧Ｖｒのタイミングを示している。この書き込
み電圧は、各ドット部分の表示データに応じて異なる値
が出力される。このため、第１アドレス光素子３２から
出射される第１アドレス信号光の光強度は、各ドット部
分毎に表示データに応じて変化する。さらに、本実施形
態においては、書き込み電圧を１走査時間中印加するよ
うに設定した。FIGS. 7B to 7D show three adjacent address lines 3 in the first address optical element 32 in the first to third rows.
The timing of the write voltage Vr applied to one select line (first row electrode 40) is shown. As this writing voltage, a different value is output according to the display data of each dot portion. For this reason, the light intensity of the first address signal light emitted from the first address optical element 32 changes according to the display data for each dot portion. Further, in the present embodiment, it is set so that the writing voltage is applied during one scanning time.
【００４６】さらに、図７（ｅ）〜（ｇ）は、第２アド
レス光素子３３における第１行〜第３行に亙る順次隣接
するセレクトライン（第２行電極４３）に印加される消
去用駆動電圧Ｖｅのタイミングを示している。この消去
用駆動電圧Ｖｅは、固定された値に設定されている。FIGS. 7 (e) to 7 (g) show erasing signals applied to sequentially adjacent select lines (second row electrodes 43) in the first to third rows of the second address optical element 33. The timing of the drive voltage Ve is shown. The erasing drive voltage Ve is set to a fixed value.
【００４７】本実施形態では、図７（ａ）〜（ｄ）に示
すように第１行電極４０を線順次走査することにより、
選択された第１行電極４０と、第１列電極と、の間に書
き込み電圧Ｖｒが印加されると、両電極の交差する部分
のと接合する帯状の領域の第１アドレス用発光層３９
（第１有機膜３７と第２有機膜３８との界面近傍）から
第１アドレス信号光として５００〜７００ｎｍの波長域
にある光（赤色光）が発生する。In this embodiment, as shown in FIGS. 7A to 7D, the first row electrode 40 is line-sequentially scanned,
When the write voltage Vr is applied between the selected first row electrode 40 and the first column electrode, the first addressing light emitting layer 39 in the band-shaped region joined to the intersection of both electrodes
From the vicinity of the interface between the first organic film 37 and the second organic film 38, light (red light) in the wavelength range of 500 to 700 nm is generated as the first address signal light.
【００４８】この第１アドレス信号光は、集光レンズ４
１により集光されて、光電変換層５８の対応するドット
部分に入射する。このとき、選択された表示用列電極５
６と重なる部分のみに駆動電圧Ｖｄまたは−Ｖｄが印加
される。ここで、光電変換層５８が水素化アモルファス
シリコンで形成されているため、５００〜７００ｎｍの
波長域の光の入射により、光の入射した部分のみに電荷
を発生させる。なお、表示用列電極５６と光電変換層５
８との間に絶縁膜である酸化シリコン膜５７が介在され
ているが、第１アドレス信号光が入射した所定領域の光
電変換層５８では、酸化シリコン膜５７との界面近傍に
存在する準位に光生成された正孔が蓄積する。そして、
酸化シリコン膜５７に高電界がかかってカソードである
表示用列電極５６から光電変換層５８の伝導帯へ、酸化
シリコン膜５７を介してトンネリングによる電子注入が
起こる。このため、第１アドレス信号光によって光照射
を受けた部分のみに電荷が蓄積され、この電荷の作用に
より液晶５１を駆動させることができる。この第１アド
レス光素子３２は、各ドット部分の表示データに応じた
第１アドレス信号光を出射するため、液晶表示素子３４
に階調表示を行わせることができる。The first address signal light is supplied to the condenser lens 4
The light is condensed by 1 and enters the corresponding dot portion of the photoelectric conversion layer 58. At this time, the selected display column electrode 5 is selected.
The driving voltage Vd or -Vd is applied only to the portion overlapping with the driving voltage V6. Here, since the photoelectric conversion layer 58 is formed of hydrogenated amorphous silicon, charge is generated only in the portion where the light is incident by the incidence of light in the wavelength range of 500 to 700 nm. The display column electrode 56 and the photoelectric conversion layer 5
A silicon oxide film 57 which is an insulating film is interposed between the photoelectric conversion layer 8 and the first address signal light. The photo-generated holes accumulate in the holes. And
When a high electric field is applied to the silicon oxide film 57, electron injection occurs by tunneling from the display column electrode 56, which is a cathode, to the conduction band of the photoelectric conversion layer 58 via the silicon oxide film 57. For this reason, electric charges are accumulated only in the portion irradiated by the first address signal light, and the liquid crystal 51 can be driven by the action of the electric charges. The first address light element 32 emits a first address signal light corresponding to the display data of each dot portion.
Can perform gradation display.
【００４９】また、図６（ｅ）〜（ｇ）に示すような一
定の値の電圧を、消去時間に合わせたタイミングで、第
２アドレス光素子３３の第２行電極４３と第２アドレス
用列電極４７との間に印加することにより、表示データ
の消去を可能にしている。すなわち、同図に示すよう
に、消去時間に十分な出力の光パルスを出力すると、こ
のとき、駆動電圧Ｖｄの値は、「ＬＯＷ」電位であるた
め液晶５１内部に前の走査時間に蓄積された電荷が消去
される。なお、第２アドレス信号光も集光レンズ４１を
通過することにより集光されるため、第２アドレス信号
光を、第２アドレス光素子３３の発光ドット部分に対応
する、光電変換層５８の所定ドット部分へ、確実に入射
させることができる。Further, a voltage having a constant value as shown in FIGS. 6 (e) to 6 (g) is applied to the second row electrode 43 of the second address optical element 33 and the second address electrode at a timing corresponding to the erasing time. By applying the voltage between the column electrodes 47, the display data can be erased. That is, as shown in the figure, when an optical pulse having an output sufficient for the erasing time is output, the value of the drive voltage Vd is stored at the previous scanning time in the liquid crystal 51 because of the “LOW” potential. Charge is erased. Since the second address signal light is also condensed by passing through the condenser lens 41, the second address signal light is supplied to a predetermined portion of the photoelectric conversion layer 58 corresponding to the light emitting dot portion of the second address optical element 33. The light can be reliably incident on the dot portion.
【００５０】上記したように、本実施形態においても、
第１アドレス光素子３２および第２アドレス光素子３３
の駆動が短いパルスを間欠的に印加するという簡単なも
のであるため、第１アドレス用発光層３９および第２ア
ドレス用発光層の発光寿命という利点がある。また、集
光レンズ４１により、第１アドレス信号光、第２アドレ
ス信号光が確実に光電変換層５８に入射するため、クロ
ストークの発生しない良好な表示が可能となる。As described above, also in this embodiment,
First address optical element 32 and second address optical element 33
Is simple in that a short pulse is intermittently applied, so that there is an advantage that the first addressing light emitting layer 39 and the second addressing light emitting layer emit light. In addition, since the first address signal light and the second address signal light are reliably incident on the photoelectric conversion layer 58 by the condenser lens 41, good display without crosstalk is possible.
【００５１】以上、実施形態１〜実施形態４について説
明したが、本発明はこれらに限定されるものではなく、
構成の要旨に付随する各種の変更が可能である。例え
ば、上記各実施形態においては、集光レンズを各ドット
部分に対して１つずつ設けたが、光電変換層の対応する
ドット部分に各信号光を導く機能を有するものであれ
ば、他の光方向の制御手段を用いても勿論よい。Although the first to fourth embodiments have been described above, the present invention is not limited to these embodiments.
Various changes accompanying the gist of the configuration are possible. For example, in each of the above embodiments, one condensing lens is provided for each dot portion, but any other condensing lens having a function of guiding each signal light to the corresponding dot portion of the photoelectric conversion layer may be used. Of course, control means for the light direction may be used.
【００５２】また、上記実施形態１においては、カソー
ド側の電極を面状の電極（第１アドレス用面電極７）と
して形成が容易な構成としたが、カソードを列方向に沿
って平行をなす列電極として、第１行電極１１とＸ−Ｙ
マトリクスをなす構成としても勿論よい。In the first embodiment, the cathode-side electrode is easily formed as a planar electrode (first address plane electrode 7). However, the cathodes are parallel in the column direction. As a column electrode, the first row electrode 11 and XY
Of course, a matrix may be used.
【００５３】共蒸着層の金属としてマグネシウムを用い
たが、酸化されやすい金属として、ハフニウム（Ｈｆ、
仕事関数３．６３ｅＶ）や希土類元素であるスカンジウ
ム（Ｓｃ、仕事関数３．５ｅＶ）、イットリウム（Ｙ、
仕事関数３．１ｅＶ）、ランタン（Ｌａ、仕事関数３．
５ｅＶ）、セリウム（Ｃｅ、仕事関数２．９ｅＶ）、プ
ラセオジム（Ｐｒ）、ネオジム（Ｎｄ、仕事関数３．２
ｅＶ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ、仕
事関数２．７ｅＶ）、ユウロピウム（Ｅｕ、仕事関数
２．５ｅＶ）、ガドリニウム（Ｇｄ、仕事関数３．１ｅ
Ｖ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、
ホルミウム（Ｈｏ）、エルビウム（Ｅｒ、仕事関数２．
９７ｅＶ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙ
ｂ、仕事関数２．６ｅＶ）、ルテチウム（Ｌｕ）の、単
体やこれらの元素を含む合金であってもよい。高仕事関
数のカソード電極材料としては、銀の他に、空気中で酸
化進行が遅い、もしくは表面に劣化しない程度の酸化膜
ができる金属で、例えば、アルミニウム（Ａｌ、仕事関
数４．１８ｅＶ）、クロム（Ｃｒ、仕事関数４．４ｅ
Ｖ）、鉄（Ｆｅ、仕事関数４．４６ｅＶ）、コバルト
（Ｃｏ、仕事関数４．９７ｅＶ）、ニッケル（Ｎｉ、仕
事関数５．１５ｅＶ）、銅（Ｃｕ、仕事関数４．５９ｅ
Ｖ）、モリブデン（Ｍｏ、仕事関数４．２１ｅＶ）、ス
ズ（Ｓｎ、仕事関数４．４３ｅＶ）、アンチモン（Ｓ
ｂ、仕事関数４．５６ｅＶ）、タンタル（Ｔａ、仕事関
数４．２０ｅＶ）、タングステン（Ｗ、仕事関数４．５
５ｅＶ）、白金（Ｐｔ、仕事関数５．４３ｅＶ）、金
（Ａｕ、仕事関数５．２０ｅＶ）の単体やこれらの元素
を含む合金であってもよい。Although magnesium was used as the metal of the co-evaporation layer, hafnium (Hf,
Work function 3.63 eV), scandium (Sc, work function 3.5 eV) which is a rare earth element, yttrium (Y,
Work function 3.1 eV), lantern (La, work function 3.1).
5 eV), cerium (Ce, work function 2.9 eV), praseodymium (Pr), neodymium (Nd, work function 3.2)
eV), promethium (Pm), samarium (Sm, work function 2.7 eV), europium (Eu, work function 2.5 eV), gadolinium (Gd, work function 3.1 e)
V), terbium (Tb), dysprosium (Dy),
Holmium (Ho), Erbium (Er, work function 2.
97 eV), thulium (Tm), ytterbium (Y
b, a work function of 2.6 eV), and lutetium (Lu) may be a simple substance or an alloy containing these elements. As a cathode material having a high work function, in addition to silver, a metal that forms an oxide film that has a low oxidation progress in air or does not deteriorate on the surface, such as aluminum (Al, work function 4.18 eV), Chromium (Cr, work function 4.4e)
V), iron (Fe, work function 4.46 eV), cobalt (Co, work function 4.97 eV), nickel (Ni, work function 5.15 eV), copper (Cu, work function 4.59 eV)
V), molybdenum (Mo, work function 4.21 eV), tin (Sn, work function 4.43 eV), antimony (S
b, work function 4.56 eV), tantalum (Ta, work function 4.20 eV), tungsten (W, work function 4.5)
5 eV), platinum (Pt, work function 5.43 eV), gold (Au, work function 5.20 eV), or an alloy containing these elements.
【００５４】さらに、上記実施形態２〜４においては、
液晶表示素子３４が透過型のものを用いたが、反射型の
ものに本発明を適用することも可能である。Further, in Embodiments 2 to 4,
Although the transmissive liquid crystal display element 34 is used, the present invention can be applied to a reflective liquid crystal display element.
【００５５】[0055]
【発明の効果】以上の説明から明らかなように、この発
明によれば、表示装置の容易な階調表示を可能となし、
駆動方法を簡略化することができる。As is apparent from the above description, according to the present invention, it is possible to easily display a gradation on a display device.
The driving method can be simplified.
【図１】本発明の実施形態１を示す表示装置の断面説明
図。FIG. 1 is a cross-sectional explanatory view of a display device according to a first embodiment of the present invention.
【図２】（ａ）〜（ｉ）は実施形態１の駆動方法を示す
タイミングチャート。FIGS. 2A to 2I are timing charts showing a driving method according to the first embodiment.
【図３】実施形態１における第２アドレス光素子の説明
図。FIG. 3 is an explanatory diagram of a second address optical element according to the first embodiment.
【図４】本発明の実施形態２を示す表示装置の断面説明
図。FIG. 4 is an explanatory sectional view of a display device according to a second embodiment of the present invention.
【図５】（ａ）〜（ｈ）は実施形態２の駆動方法を示す
タイミングチャート。5A to 5H are timing charts showing a driving method according to a second embodiment.
【図６】（ａ）〜（ｇ）は実施形態３の駆動方法を示す
タイミングチャート。6A to 6G are timing charts showing a driving method according to the third embodiment.
【図７】（ａ）〜（ｇ）は実施形態４の駆動方法を示す
タイミングチャート。FIGS. 7A to 7G are timing charts showing a driving method according to a fourth embodiment.
１ 表示装置 ２ 第１アドレス光素子 ３ 第２アドレス光素子 ４ ＥＬ表示素子 ７ 第１アドレス用面電極 １０ 第１アドレス用発光層 １１ 第１行電極 １２ 集光レンズ １５ 第２行電極 １８ 第２アドレス用発光層 １９ 第２アドレス用列電極 ２２ 表示用面電極 ２５ 表示用発光層 ２６ 光電変換層 ２７ 酸化シリコン膜 ２８ 表示用列電極 ３１ 表示装置 ３２ 第１アドレス光素子 ３３ 第２アドレス光素子 ３４ 液晶表示素子 ３６ 第１アドレス用面電極 ３９ 第１アドレス用発光層 ４０ 第１行電極 ４１ 集光レンズ ４３ 第２行電極 ４６ 第２アドレス用発光層 ４７ 第２アドレス用列電極 ５１ 液晶 ５４ 共通電極 ５６ 表示用列電極 ５７ 酸化シリコン膜 ５８ 光電変換層 DESCRIPTION OF SYMBOLS 1 Display apparatus 2 1st address light element 3 2nd address light element 4 EL display element 7 1st address surface electrode 10 1st address light emitting layer 11 1st row electrode 12 Condensing lens 15 2nd row electrode 18 2nd Address light emitting layer 19 Second address column electrode 22 Display surface electrode 25 Display light emitting layer 26 Photoelectric conversion layer 27 Silicon oxide film 28 Display column electrode 31 Display device 32 First address optical element 33 Second address optical element 34 Liquid crystal display element 36 First address surface electrode 39 First address light emitting layer 40 First row electrode 41 Condensing lens 43 Second row electrode 46 Second address light emitting layer 47 Second address column electrode 51 Liquid crystal 54 Common electrode 56 column electrode for display 57 silicon oxide film 58 photoelectric conversion layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｂ 33/22 Ｈ０５Ｂ 33/22 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H05B 33/22 H05B 33/22
Claims (10)
させる第１アドレス光素子と、 第２波長域の第２アドレス信号光を発生させる第２アド
レス光素子と、 前記第１アドレス信号光により厚さ方向に導電性が生
じ、前記第２アドレス信号光により厚さ方向の導電性を
抑制される光電変換層を有する表示素子と、 を備えることを特徴とする表示装置。1. A first address optical element for generating a first address signal light in a first wavelength band, a second address optical element for generating a second address signal light in a second wavelength band, and the first address signal A display device, comprising: a display element having a photoelectric conversion layer in which conductivity is generated in a thickness direction by light and conductivity in the thickness direction is suppressed by the second address signal light.
レス光素子は、有機ＥＬ素子であることを特徴とする請
求項１記載の表示装置。2. The display device according to claim 1, wherein the first address optical element and the second address optical element are organic EL elements.
とを特徴とする請求項１または請求項２に記載の表示装
置。3. The display device according to claim 1, wherein the display element is an organic EL element.
とを特徴とする請求項１または請求項２に記載の表示装
置。4. The display device according to claim 1, wherein the display element is a liquid crystal display element.
素子は、それぞれ、対向する電極を有し、前記電極の一
方は表示領域全域に亙って形成された面状の電極であ
り、前記電極の他方はストライプ状に形成された電極群
でなり、前記表示素子の前記電極群と、前記第１アドレ
ス光素子の前記電極群と、が平面的に見て交差すること
を特徴とする請求項１〜請求項４のいずれかに記載の表
示装置。5. The display element and the first address light element each have electrodes facing each other, one of the electrodes is a planar electrode formed over the entire display area, and The other of the electrodes comprises a stripe-shaped electrode group, and the electrode group of the display element and the electrode group of the first address light element intersect in a plan view. The display device according to claim 1.
シリコンでなることを特徴とする請求項１〜請求項５の
いずれかに記載の表示装置。6. The display device according to claim 1, wherein the photoelectric conversion layer is made of hydrogenated amorphous silicon.
波長域であり、前記第２波長域は３５０〜４００ｎｍの
波長域であることを特徴とする請求項６記載の表示装
置。7. The display device according to claim 6, wherein the first wavelength range is a wavelength range of 500 to 700 nm, and the second wavelength range is a wavelength range of 350 to 400 nm.
させる第１アドレス光素子と、第２波長域の第２アドレ
ス信号光を発生させる第２アドレス光素子と、前記第１
アドレス信号光の入射により厚さ方向に導電性が生じ、
前記第２アドレス信号光の入射により厚さ方向の導電性
を抑制される光電変換層を有し、表示光を発生する表示
素子と、を備えた表示装置の駆動方法であって、 前記第１アドレス信号光を前記光電変換層に入射させて
データ書き込みを行い、前記第２アドレス信号光を前記
光電変換層に入射させることを特徴とする表示装置の駆
動方法。8. A first address optical element for generating a first address signal light in a first wavelength band, a second address optical element for generating a second address signal light in a second wavelength band, and the first address optical element.
Conductivity occurs in the thickness direction due to the incidence of the address signal light,
A method for driving a display device, comprising: a display element that has a photoelectric conversion layer whose conductivity in a thickness direction is suppressed by incidence of the second address signal light and generates display light; A method for driving a display device, comprising: writing data by causing an address signal light to enter the photoelectric conversion layer; and causing the second address signal light to enter the photoelectric conversion layer.
ドレス信号光と同一のタイミングで前記光電変換層に入
射させ、前記表示素子の表示を階調制御することを特徴
とする請求項８記載の表示装置の駆動方法。9. The display device according to claim 8, wherein the second address signal light is incident on the photoelectric conversion layer at the same timing as the first address signal light, and gradation of display of the display element is controlled. The driving method of the display device according to the above.
変換層へ入射させて前記表示素子の表示状態を消去する
ことを特徴とする請求項８記載の表示装置の駆動方法。10. The method according to claim 8, wherein the second address signal light is incident on the photoelectric conversion layer to erase a display state of the display element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27394996A JPH10105117A (en) | 1996-09-26 | 1996-09-26 | Display device and driving method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27394996A JPH10105117A (en) | 1996-09-26 | 1996-09-26 | Display device and driving method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10105117A true JPH10105117A (en) | 1998-04-24 |
Family
ID=17534823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27394996A Pending JPH10105117A (en) | 1996-09-26 | 1996-09-26 | Display device and driving method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10105117A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332259A (en) * | 2002-05-08 | 2003-11-21 | Fujitsu Ltd | Semiconductor device and manufacturing method therefor |
| KR100697906B1 (en) | 2003-09-17 | 2007-03-20 | 세이코 엡슨 가부시키가이샤 | Display panel, method of manufacturing display panel, and display apparatus |
| JP2007163623A (en) * | 2005-12-12 | 2007-06-28 | Nippon Hoso Kyokai <Nhk> | Spatial light modulator, driving device for spatial light modulator, method for driving display and spatial light modulator |
-
1996
- 1996-09-26 JP JP27394996A patent/JPH10105117A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332259A (en) * | 2002-05-08 | 2003-11-21 | Fujitsu Ltd | Semiconductor device and manufacturing method therefor |
| KR100697906B1 (en) | 2003-09-17 | 2007-03-20 | 세이코 엡슨 가부시키가이샤 | Display panel, method of manufacturing display panel, and display apparatus |
| JP2007163623A (en) * | 2005-12-12 | 2007-06-28 | Nippon Hoso Kyokai <Nhk> | Spatial light modulator, driving device for spatial light modulator, method for driving display and spatial light modulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0845812B1 (en) | Display apparatus | |
| KR100267700B1 (en) | Display devce for performing display operation in accordance with signal light and driving method thereof | |
| JP4361790B2 (en) | Optoelectronic display | |
| US6175345B1 (en) | Electroluminescence device, electroluminescence apparatus, and production methods thereof | |
| US6191764B1 (en) | Method of driving display device | |
| JP5161200B2 (en) | Display device | |
| US20060290623A1 (en) | Light emitting device using organic electroluminescent element | |
| US6710549B2 (en) | Driving method for matrix type organic EL element and matrix type organic EL apparatus | |
| JPH09106887A (en) | Organic elecro-luminence element and drive method thereof | |
| JP2001217081A (en) | Organic light emitting display device | |
| JP2002043065A (en) | Light-emitting element, exposing apparatus using the same, and surface display device | |
| JPH11161219A (en) | Light emission device driving circuit | |
| EP1511363A1 (en) | Organic field emission device and emission device | |
| JPH10105117A (en) | Display device and driving method therefor | |
| JPH10512690A (en) | Electroluminescence display device | |
| JP3613998B2 (en) | Organic EL print head | |
| KR100482328B1 (en) | Active Matrix Organic Electro-Luminescence Display Panel And Method Of Fabricating The Same | |
| US7397181B2 (en) | Image display panel consisting of a matrix of memory-effect electroluminescent cells | |
| JP3539596B2 (en) | Optical element | |
| TW559746B (en) | Method of driving an organic electroluminescent display device and display device suitable for said method | |
| JP4180674B2 (en) | Optical printer head | |
| JPH09293588A (en) | Electric field luminous element, and driving method for it | |
| JPH10171375A (en) | Display device | |
| JPH1115408A (en) | Display device and its drive method | |
| JPH09236817A (en) | Display device |