JPH0997033A - Device and method for forming image - Google Patents
Device and method for forming imageInfo
- Publication number
- JPH0997033A JPH0997033A JP25605395A JP25605395A JPH0997033A JP H0997033 A JPH0997033 A JP H0997033A JP 25605395 A JP25605395 A JP 25605395A JP 25605395 A JP25605395 A JP 25605395A JP H0997033 A JPH0997033 A JP H0997033A
- Authority
- JP
- Japan
- Prior art keywords
- surface conduction
- electron
- conduction electron
- image forming
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は画像形成装置及びそ
の方法に関し、例えば、複数の冷陰極電子源を配設した
電子ビーム源を用いた画像形成装置及びその方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus and a method thereof, for example, an image forming apparatus using an electron beam source provided with a plurality of cold cathode electron sources and a method thereof.
【０００２】[0002]
【従来の技術】従来より、電子放出素子として、熱陰極
素子と冷陰極素子の２種類が知られている。このうち冷
陰極素子では、たとえば電界電子放出型素子（以下ＦＥ
型素子と称する）や、金属／絶縁層／金属型電子放出素
子（以下ＭＩＭ型素子と称する）や、表面伝導型電子放
出素子などが知られている。2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among them, a cold cathode device is, for example, a field emission device (hereinafter referred to as FE).
Type, a metal / insulating layer / metal-type electron-emitting device (hereinafter, referred to as a MIM-type device), and a surface conduction electron-emitting device.
【０００３】ＦＥ型素子の例としては、例えば、W.P.Dy
ke & W.W.Dolan,"Field emission",Advance in Electro
n Physics,8,89(1956) や、あるいは、C.A.Spindt,"Phy
sical properties of thin-film field emmission cath
odes with molybdemum cones",J. Appl. Phys.,47,5248
(1976)などが知られている。As an example of the FE type element, for example, WPDy
ke & WWDolan, "Field emission", Advance in Electro
n Physics, 8,89 (1956) or CASpindt, "Phy
sical properties of thin-film field emmission cath
odes with molybdemum cones ", J. Appl. Phys., 47,5248
(1976).
【０００４】また、ＭＩＭ型素子の例としては、例え
ば、C.A.Mead,"Operation of tunnel-emission Device
s",J. Appl. Phys.,32,646(1961)などが知られている。As an example of the MIM type element, for example, CAMead, "Operation of tunnel-emission Device"
s ", J. Appl. Phys., 32, 646 (1961).
【０００５】また、表面伝導型電子放出素子としては、
たとえば、M.I.Elinson, Radio Eng. Electron Phys.,1
0,1290,(1965)や、後述する他の例が知られている。Further, as the surface conduction electron-emitting device,
For example, MIElinson, Radio Eng. Electron Phys., 1
0, 1290, (1965) and other examples described later are known.
【０００６】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるＳｎ０2 薄膜を用いたものの他に、Ａｕ薄膜による
ものや、Ｉｎ2Ｏ3 ／ＳｎＯ2 薄膜によるものや、カー
ボン薄膜によるものなどがあり、それぞれ、G.Dittme
r:"Thin Solid Films",9,317(1972)，M.Hartwell and
C.G.Fonstad:"IEEE Trans.ED Conf.",519(1975)，荒木
久 他：真空、第26巻、第1号、22(1983)により報告さ
れている。The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs in a small-area thin film formed on a substrate by passing a current in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an Sn02 thin film by Elinson and others, a device using an Au thin film, a device using an In2O3 / SnO2 thin film, and a device using a carbon thin film.
r: "Thin Solid Films", 9,317 (1972), M. Hartwell and
CGFonstad: "IEEE Trans. ED Conf.", 519 (1975), Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, 22 (1983).
【０００７】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図１９に上述したM.Hartwellら
による表面伝導型電子放出素子の平面図を示す。図１９
において３００１は基板、３００４はスパッタで形成さ
れた金属酸化物よりなる導電性薄膜である。導電性薄膜
３００４は図示のようにＨ字形の平面形状に形成されて
いる。該導電性薄膜３００４に後述する通電フォーミン
グと呼ばれる通電処理を施すことにより、電子放出部３
００５が形成される。図中の間隔Ｌは、０．５〜１ｍ
ｍ，幅Ｗは０．１ｍｍに設定されている。尚、便宜上、
図１９において電子放出部３００５は導電性薄膜３００
４のほぼ中央に矩形の形状により示したが、これは模式
的なものであり、実際の電子放出部３００５の位置や形
状を忠実に表現しているわけではない。As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. 19 shows a plan view of the surface conduction electron emission device by M. Hartwell et al. FIG.
In the figure, 3001 is a substrate, and 3004 is a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. By subjecting the conductive thin film 3004 to an energization process called energization forming, which will be described later,
005 are formed. The interval L in the figure is 0.5 to 1 m
m and the width W are set to 0.1 mm. For convenience,
In FIG. 19, the electron emitting portion 3005 is a conductive thin film 300.
Although a rectangular shape is shown in the approximate center of 4, this is a schematic one and does not accurately represent the actual position or shape of the electron-emitting portion 3005.
【０００８】M.Hartwellらによる素子をはじめとして、
上述した表面伝導型電子放出素子においては、電子放出
を行う前に導電性薄膜３００４に通電フォーミングと呼
ばれる通電処理を施すことにより、電子放出部３００５
を形成するのが一般的であった。即ち、通電フォーミン
グとは、前記導電性薄膜３００４の両端に一定の直流電
圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりと
したレートで昇圧する直流電圧を印加して通電し、導電
性薄膜３００４を局所的に破壊もしくは変形もしくは変
質せしめ、電気的に高抵抗な状態の電子放出部３００５
を形成することである。尚、局所的に破壊もしくは変形
もしくは変質した導電性薄膜３００４の一部には、亀裂
が発生する。前記通電フォーミング後に導電性薄膜３０
０４に適宜の電圧を印加した場合には、前記亀裂付近に
おいて電子放出が行われる。Starting with the device by M. Hartwell et al.
In the surface conduction electron-emitting device described above, the conductive thin film 3004 is subjected to an energization process called energization forming before the electron emission, so that the electron emission portion 3005
It was common to form That is, the energization forming means that a constant DC voltage or a DC voltage which is boosted at a very slow rate of, for example, about 1 V / min is applied to both ends of the conductive thin film 3004, and the conductive thin film 3004 is energized. Is locally destroyed, deformed, or altered, and the electron emitting portion 3005 in an electrically high resistance state
Is to form. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. After the energization forming, the conductive thin film 30
When an appropriate voltage is applied to the element 04, electrons are emitted in the vicinity of the crack.
【０００９】上述した表面伝導型電子放出素子は、構造
が単純で製造も容易であることから、広い面積にわたっ
て多数の素子を形成できるという利点がある。そこで、
例えば本出願人による特開昭６４−３１３３２において
開示されるように、多数の素子を配列して駆動するため
の方法が研究されている。Since the surface conduction electron-emitting device described above has a simple structure and is easy to manufacture, it has an advantage that many devices can be formed over a wide area. Therefore,
For example, a method for arranging and driving a large number of elements has been studied as disclosed in Japanese Patent Laid-Open No. 64-31332 by the present applicant.
【００１０】また、表面伝導型電子放出素子の応用につ
いては、たとえば、画像表示装置、画像記録装置などの
画像形成装置や、荷電ビーム源、等が研究されている。Regarding the application of the surface conduction electron-emitting device, for example, an image forming apparatus such as an image display device and an image recording device, a charged beam source, and the like have been studied.
【００１１】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ ５，０６６，８８３や特
開平２−２５７５５１において開示されているように、
表面伝導型電子放出素子と電子ビームの照射により発光
する蛍光体とを組み合わせて用いた画像表示装置が研究
されている。表面伝導型電子放出素子と蛍光体とを組み
合わせて用いた画像表示装置は、従来の他の方式の画像
表示装置よりも優れた特性が期待されている。たとえ
ば、近年普及してきた液晶表示装置と比較しても、自発
光型であるためバックライトを必要としない点や、視野
角が広い点において優れている。In particular, as an application to an image display device, for example, as disclosed in USP 5,066,883 by the present applicant and Japanese Patent Laid-Open No. 2-257551,
An image display device using a combination of a surface conduction electron-emitting device and a phosphor that emits light when irradiated with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared with a liquid crystal display device which has been popularized in recent years, it is excellent in that it does not require a backlight because it is a self-luminous type and has a wide viewing angle.
【００１２】[0012]
【発明が解決しようとする課題】発明者らは、上記従来
例に示したものをはじめとして、さまざまな材料、製
法、構造の表面伝導型電子放出素子を試みてきた。更
に、多数の表面伝導型電子放出素子を配列したマルチ電
子ビーム発生源（以下、マルチ電子源）、ならびにこの
電子源を応用した画像表示装置についても研究を行って
きた。The inventors have tried surface-conduction electron-emitting devices of various materials, manufacturing methods and structures, including those shown in the above-mentioned conventional examples. Furthermore, research has been conducted on a multi-electron beam generation source (hereinafter referred to as multi-electron source) in which a large number of surface conduction electron-emitting devices are arranged, and an image display device to which this electron source is applied.
【００１３】本発明者らは、例えば図２０に示す電気的
な配線方法によるマルチ電子ビーム発生源についても試
みてきた。即ち、表面伝導型電子放出素子を２次元的に
多数個配列し、これらの素子を図示のようにマトリクス
状に配線することにより、マルチ電子ビーム発生源を構
成する。The inventors have also tried, for example, a multi-electron beam generation source by an electrical wiring method shown in FIG. That is, a large number of surface conduction electron-emitting devices are arranged two-dimensionally, and these devices are wired in a matrix as shown in the drawing to form a multi-electron beam generation source.
【００１４】図２０において、４００１は表面伝導型電
子放出素子を模式的に示したものであり、４００２は行
方向配線、４００３は列方向配線である。行方向配線４
００２および列方向配線４００３は、実際には有限の電
気抵抗を有するものであるが、図２０においてはこの電
気抵抗が配線抵抗４００４および４００５として示され
ている。図２０に示す様な配線方法を、単純マトリクス
配線と称する。In FIG. 20, 4001 schematically shows a surface conduction electron-emitting device, 4002 is a row direction wiring, and 4003 is a column direction wiring. Row direction wiring 4
002 and the column-direction wiring 4003 actually have a finite electric resistance, but in FIG. 20, this electric resistance is shown as wiring resistances 4004 and 4005. The wiring method as shown in FIG. 20 is called simple matrix wiring.
【００１５】尚、図２０においては便宜上、６×６のマ
トリクスによりマルチ電子ビーム発生源を示している
が、マトリクスの規模はもちろんこれに限定されるもの
ではなく、例えば画像表示装置用のマルチ電子源の場合
には、所望の画像表示を行うのに足りるだけの素子を配
列し、配線するものである。Although the multi-electron beam generation source is shown as a 6 × 6 matrix in FIG. 20 for the sake of convenience, the scale of the matrix is not limited to this, and for example, a multi-electron beam for an image display device is used. In the case of the source, the elements are arranged and wired enough to perform a desired image display.
【００１６】図２０に示すように表面伝導型電子放出素
子を単純マトリクス配線したマルチ電子源においては、
所望の電子ビームを出力させるため、行方向配線４００
２および列方向配線４００３に適宜の電気信号を印加す
る。例えば、マトリクス中の任意の１行の表面伝導型電
子放出素子を駆動するには、選択する行の行方向配線４
００２には選択電圧Ｖｓを印加し、同時に非選択の行の
行方向配線４００２には非選択電圧Ｖｎｓを印加する。
これと同期して、列方向配線４００３に電子ビームを出
力するための駆動電圧Ｖeを印加する。この方法によれ
ば、配線抵抗４００４および４００５による電圧降下を
無視すれば、選択する行の表面伝導型電子放出素子に
は、Ｖe−Ｖsの電圧が印加される。また、非選択行の表
面伝導型電子放出素子には、Ｖe−Ｖnsの電圧が印加さ
れる。Ｖe，Ｖs，Ｖnsを適宜の大きさの電圧にすれば、
選択する行の表面伝導型電子放出素子だけから所望の強
度の電子ビームが出力されるはずであり、また列方向配
線の各々に異なる駆動電圧Ｖeを印加すれば、選択する
行の素子の各々から異なる強度の電子ビームが出力され
るはずである。また、表面伝導型電子放出素子の応答速
度は高速であるため、駆動電圧Ｖeを印加する時間の長
さを考えれば、電子ビームが出力される時間の長さも変
えることができるはずである。As shown in FIG. 20, in a multi-electron source in which surface conduction electron-emitting devices are wired in a simple matrix,
In order to output a desired electron beam, the row wiring 400
2 and column-direction wiring 4003 are applied with appropriate electric signals. For example, in order to drive the surface conduction electron-emitting device of any one row in the matrix, the row direction wiring 4 of the selected row is used.
The selection voltage Vs is applied to 002, and at the same time, the non-selection voltage Vns is applied to the row-direction wiring 4002 of the non-selected row.
In synchronization with this, a drive voltage Ve for outputting an electron beam is applied to the column-direction wiring 4003. According to this method, if the voltage drop due to the wiring resistors 4004 and 4005 is ignored, the voltage of Ve-Vs is applied to the surface conduction electron-emitting device of the selected row. Further, a voltage of Ve-Vns is applied to the surface conduction electron-emitting devices in the non-selected rows. By setting Ve, Vs, and Vns to appropriate voltages,
An electron beam with a desired intensity should be output only from the surface conduction electron-emitting devices of the selected row, and if different drive voltages Ve are applied to the respective column-directional wirings, the devices of the selected row will be output. Electron beams of different intensities should be output. Further, since the response speed of the surface conduction electron-emitting device is high, the length of time for which the electron beam is output should be changeable in consideration of the length of time for applying the drive voltage Ve.
【００１７】従って、表面伝導型電子放出素子を単純マ
トリクス配線したマルチ電子源にはいろいろな応用可能
性があり、例えば画像情報に応じた電気信号を適宜印加
すれば、画像表示装置用のマルチ電子源として好適に用
いることができる。Therefore, the multi-electron source in which the surface conduction electron-emitting devices are wired in a simple matrix has various applications. For example, if an electric signal corresponding to the image information is appropriately applied, the multi-electron for the image display device can be obtained. It can be preferably used as a source.
【００１８】一方、発明者らは表面伝導型電子放出素子
の電子放出特性やその効率等を改善するための研究を鋭
意行った結果、製造工程において通電活性化処理を行う
ことが効果的であることを見出した。On the other hand, as a result of intensive studies by the inventors for improving the electron emission characteristics of the surface conduction electron-emitting device and its efficiency, it is effective to carry out the energization activation treatment in the manufacturing process. I found that.
【００１９】すでに述べたように、表面伝導型放出素子
の電子放出部を形成する際には、導電性薄膜に電流を流
して該薄膜を局所的に破壊もしくは変形もしくは変質さ
せて亀裂を形成する処理（通電フォーミング処理）を行
う。この後、さらに通電活性化処理を行う事により、電
子放出特性を大幅に改善することが可能である。As described above, when forming the electron emitting portion of the surface conduction electron-emitting device, an electric current is applied to the conductive thin film to locally break, deform or alter the thin film to form a crack. Process (energizing forming process) is performed. After that, the electron emission characteristic can be significantly improved by further performing the energization activation process.
【００２０】即ち、通電活性化処理とは、通電フォーミ
ング処理により形成された電子放出部に適宜に条件で通
電を行って、その近傍に炭素もしくは炭素化合物を堆積
せしめる処理のことである。例えば、適宜の分圧の有機
物が存在し、全圧が１０のマイナス４乗ないし１０のマ
イナス５乗Torrの真空雰囲気中において、電圧パルスを
定期的に印加することにより、電子放出部の近傍に単結
晶グラファイト、多結晶グラファイト、非晶質カーボン
のいずれかか、もしくはその混合物を５００オングスト
ローム以下の膜厚で堆積させる。ただし、この条件はほ
んの一例であって、表面伝導型放出素子の材質や形状に
より適宜変更されるべきであるのは言うまでもない。That is, the energization activation process is a process of energizing the electron-emitting portion formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. For example, by applying a voltage pulse periodically in a vacuum atmosphere in which an organic substance having an appropriate partial pressure exists and the total pressure is 10 −4 to 10 −5 Torr, a voltage is applied in the vicinity of the electron emitting portion. Any one of single crystal graphite, polycrystalline graphite, amorphous carbon, or a mixture thereof is deposited to a film thickness of 500 angstroms or less. However, it is needless to say that this condition is just an example and should be appropriately changed depending on the material and shape of the surface conduction electron-emitting device.
【００２１】この様な処理を行う事により、通電フォー
ミング直後と比較して、同じ印加電圧における放出電流
を典型的には１００倍以上増加させることが可能であ
る。尚、通電活性化終了後には、真空雰囲気中の有機物
の分圧を低減させるのが望ましい。By carrying out such a treatment, the emission current at the same applied voltage can be increased typically 100 times or more as compared with immediately after the energization forming. Incidentally, it is desirable to reduce the partial pressure of the organic substance in the vacuum atmosphere after the completion of the energization activation.
【００２２】上述の表面伝導型電子放出素子のように、
製造工程において通電によるフォーミング処理により高
抵抗化処理及び通電活性化処理を行う電子放出素子を画
像形成装置に応用する場合には、以下のような問題があ
った。製造工程における通電フォーミング処理の問題点
について以下に説明する。Like the surface conduction electron-emitting device described above,
In the case of applying an electron-emitting device that performs a resistance increasing process and an energizing activation process by a forming process by energization in a manufacturing process to an image forming apparatus, there are the following problems. The problems of the energization forming process in the manufacturing process will be described below.
【００２３】平板型ＣＲＴをはじめとして、表面伝導型
電子放出素子を応用した各種画像形成パネルにおいて
は、当然のことながら高品位・高精細な画像が望まれ
る。これを実現するには、例えば単純マトリクス配線さ
れた多数の表面伝導型電子放出素子を用いる。このた
め、行および列の数が数百〜数千にも達する非常に多く
の素子配列が必要となり、かつ各表面伝導型電子放出素
子の素子特性が均一であることが望まれる。In various image forming panels to which surface conduction electron-emitting devices are applied, including flat panel CRTs, naturally high quality and high definition images are desired. In order to realize this, for example, a large number of surface conduction electron-emitting devices which are arranged in simple matrix are used. For this reason, an extremely large number of device arrays having a number of rows and columns of hundreds to thousands are required, and it is desired that the device characteristics of each surface conduction electron-emitting device be uniform.
【００２４】しかしながら、例えば、印加する電圧波形
などをはじめとするフォーミングの条件によって、表面
伝導型電子放出素子の電子放出特性が変化する場合があ
る。更に、単純マトリクス配線の場合、特定の１素子の
みをフォーミングしようとしても他の表面伝導型電子放
出素子への電流回り込みが発生してしまう。従って、他
の未フォーミングの表面伝導型電子放出素子に影響を与
えずに、１素子毎に電流を集中させてフォーミングする
ことは極めて困難であった。従って、全ての表面伝導型
電子放出素子を同一条件でフォーミングできなくなり、
表面伝導型電子放出素子の素子特性がばらついてしまう
という問題があった。However, the electron emission characteristics of the surface conduction electron-emitting device may change depending on the forming conditions such as the applied voltage waveform. Furthermore, in the case of the simple matrix wiring, current sneak into other surface conduction electron-emitting devices occurs even if only one specific device is formed. Therefore, it has been extremely difficult to concentrate current for each element and perform the forming without affecting other unformed surface conduction electron-emitting devices. Therefore, all surface conduction electron-emitting devices cannot be formed under the same conditions,
There is a problem that the device characteristics of the surface conduction electron-emitting device vary.
【００２５】そこで、発明者らは、行列状にマトリクス
配線された表面伝導型電子放出素子を複数のグループに
分割し、グループ単位に順次フォーミング用の電圧を印
加してゆく方法による高抵抗化処理を行った。Therefore, the inventors of the present invention divided the surface-conduction type electron-emitting devices arranged in a matrix into a plurality of groups, and applied a forming voltage to each group in order to increase the resistance. I went.
【００２６】即ち、図２１に示すようなＭ行Ｎ列のマル
チ表面伝導型電子放出素子に対して、例えば１行単位で
順次フォーミング用電圧を印加した。図中ＥＹ1〜ＥＹN
およびＥＸ1〜ＥＸMは電極である。That is, for example, a forming voltage was sequentially applied to each of the M rows and N columns of multi-surface conduction electron-emitting devices as shown in FIG. EY1 to EYN in the figure
And EX1 to EXM are electrodes.
【００２７】図２２は、図２１に示すマルチ表面伝導型
電子放出素子に対して、例えば２行目の表面伝導型電子
放出素子（図中、黒色で示す）にフォーミング用電圧を
印加する場合の例を示す図である。図２２で示される様
に電極ＥＸ2にはフォーミング用の電圧源を接続し、他
の電極にはグランドレベル、即ち０Ｖを接続した。この
方法によれば、原理的には２行目の表面伝導型電子放出
素子だけにフォーミング用電圧が印加され、他の表面伝
導型電子放出素子には電圧が印加されたり電流が回り込
んだりすることはない。実際にこの方法でフォーミング
を行ったところ、表面伝導型電子放出素子の電子放出特
性の均一化がみられた。FIG. 22 shows a case where a forming voltage is applied to, for example, the surface conduction electron-emitting device in the second row (shown in black in the figure) with respect to the multi-surface conduction electron-emitting device shown in FIG. It is a figure which shows an example. As shown in FIG. 22, a voltage source for forming was connected to the electrode EX2 and a ground level, that is, 0 V was connected to the other electrodes. According to this method, in principle, the forming voltage is applied only to the surface-conduction type electron-emitting devices in the second row, and the voltage is applied to other surface-conduction type electron-emitting devices or the current wraps around. There is no such thing. When forming was actually performed by this method, the electron emission characteristics of the surface conduction electron-emitting device were found to be uniform.
【００２８】しかしながら、それでも電子放出特性のバ
ラツキを完全になくすることは困難であり、特にマトリ
クスの片側に沿って、電子放出特性の劣る素子が分布し
てしまうという問題があった。より具体的には、フォー
ミング時に給電端から遠かった側、即ち図２２において
は図中右側の表面伝導型電子放出素子の放出特性が劣っ
ていた。However, it is still difficult to completely eliminate the variations in the electron emission characteristics, and there is a problem that elements having poor electron emission characteristics are distributed especially along one side of the matrix. More specifically, the emission characteristics of the surface conduction electron-emitting device on the side farther from the feeding end during forming, that is, on the right side in FIG. 22 were inferior.
【００２９】発明者等は、この問題点の発生原因につい
て鋭意研究し、その発生原因を以下のように究明した。The inventors of the present invention diligently studied the cause of this problem and found the cause thereof as follows.
【００３０】上述した図２２に示す方法では、原理的に
は上述したように１行の表面伝導型電子放出素子だけに
フォーミング用電圧を印加することができるが、配線電
極ＥＸ1〜ＥＸM，ＥＹ1〜ＥＹNの電気抵抗は実際には０
ではないため、従ってそこに電流が流れる際には電圧降
下が発生する。そこで、図２２においてフォーミング用
電圧を印加している２行目の表面伝導型電子放出素子群
に着目し、その配線抵抗を含めたモデルを図２３に示
す。In the method shown in FIG. 22 described above, the forming voltage can be applied to only one row of surface conduction electron-emitting devices in principle as described above, but the wiring electrodes EX1 to EXM, EY1 to The electrical resistance of EYN is actually 0
Therefore, there is therefore a voltage drop when a current flows through it. Therefore, focusing on the surface conduction electron-emitting device group in the second row to which the forming voltage is applied in FIG. 22, a model including the wiring resistance is shown in FIG.
【００３１】図２３において、Ｆ1〜ＦNは表面伝導型電
子放出素子、ｒ1〜ｒNは行配線ＥＸ2における各部の配
線抵抗、ｒyは各列配線ＥＹ1〜ＥＹNの給電端子から表
面伝導型電子放出素子までの配線抵抗である。一般に、
行／列配線は一定の線幅、厚さ、材料で形成されるよう
設計されており、製造上のばらつきを除けばｒ１〜ｒＮ
では各々に流れる電流に応じて電圧降下が発生するた
め、各表面伝導型電子放出素子にかかる電圧は図２４に
示すようになる。図２４に示すグラフの横軸は各表面伝
導型電子放出素子の番号であり、縦軸は各表面伝導型電
子放出素子にかかる電圧である。なお、縦軸のＥfはフ
ォーミング用電源の出力電圧である。In FIG. 23, F1 to FN are surface conduction electron-emitting devices, r1 to rN are wiring resistances of respective portions in the row wiring EX2, and ry is from the power supply terminals of the column wirings EY1 to EYN to the surface conduction electron emitting devices. Is the wiring resistance. In general,
The row / column wiring is designed to be formed with a constant line width, thickness, and material, and r1 to rN are excluded except for manufacturing variations.
Since a voltage drop occurs according to the current flowing in each, the voltage applied to each surface conduction electron-emitting device is as shown in FIG. The horizontal axis of the graph shown in FIG. 24 is the number of each surface conduction electron-emitting device, and the vertical axis is the voltage applied to each surface conduction electron-emitting device. The vertical axis Ef is the output voltage of the forming power supply.
【００３２】図２４によれば、フォーミング用電源に近
い表面伝導型電子放出素子ほど大きな電圧がかかること
が分かる。従って、フォーミング用電源の出力電圧を０
Ｖから徐々に上昇させていった場合、同一行の表面伝導
型電子放出素子であっても全素子同時にフォーミング
（高抵抗化）が生じるのではなく、電源に近いＦ1から
順にフォーミングが生じてゆくことが分かる。According to FIG. 24, it can be seen that a larger voltage is applied to the surface conduction electron-emitting device closer to the forming power source. Therefore, the output voltage of the power supply for forming is 0
When the voltage is gradually increased from V, forming (higher resistance) does not occur at the same time for all the surface conduction electron-emitting devices in the same row, but forming occurs sequentially from F1 close to the power source. I understand.
【００３３】この時、行配線の給電端子から近い表面伝
導型電子放出素子は、他の表面伝導型電子放出素子がフ
ォーミングされてもその影響を受けにくく、ほぼ電源の
出力電圧に準じた電圧が印加されるが、逆に給電端子か
ら遠い表面伝導型電子放出素子では、他の表面伝導型電
子放出素子がフォーミングされてゆくにつれ印加電圧が
急激に上昇する傾向がある。この様な急激な印加電圧上
昇によってフォーミングされた素子は、例えば急速な電
力投入による加熱等の理由により正常なフォーミングが
行われず、結果として良好な電子放出特性が得られなく
なる。At this time, the surface-conduction type electron-emitting device near the power supply terminal of the row wiring is hardly affected by other surface-conduction type electron-emitting devices being formed, and a voltage substantially corresponding to the output voltage of the power supply is generated. On the contrary, in the surface conduction electron-emitting device far from the power supply terminal, the applied voltage tends to rise sharply as other surface conduction electron-emitting devices are formed. An element formed by such a rapid increase in applied voltage does not perform normal forming due to, for example, heating due to rapid power input, and as a result, good electron emission characteristics cannot be obtained.
【００３４】従って、このマトリクス電子源を画像形成
装置の電子源として用いた場合には、画像の片側の輝度
あるいは濃度が不足することとなり、不都合が生じてし
まっていた。Therefore, when this matrix electron source is used as the electron source of the image forming apparatus, the brightness or density on one side of the image becomes insufficient, which causes a problem.
【００３５】また、この傾向は単純マトリクスの規模が
大きくなるほど顕著になる傾向があるため、電子源を画
像表示装置に応用する際に画素数が制限される要因とも
なった。Since this tendency tends to become more remarkable as the scale of the simple matrix increases, it has also been a factor limiting the number of pixels when the electron source is applied to an image display device.
【００３６】尚、各配線抵抗ｒ1〜ｒNでは各々に流れる
電流に応じて電圧降下が発生するため、各表面伝導型電
子放出素子にかかる電圧がばらつくという現象は、通電
フォーミング後の通電活性化処理においても生じ、同様
に表面伝導型電子放出素子の放出特性のばらつきの原因
となった。Since a voltage drop occurs in each of the wiring resistances r1 to rN according to the current flowing through each of them, the phenomenon that the voltage applied to each surface conduction electron-emitting device varies is caused by the energization activation process after energization forming. And also caused variations in the emission characteristics of the surface conduction electron-emitting device.
【００３７】更に、表面伝導型電子放出素子の放出特性
のばらつきは、製造されたマルチ電子源をばらつきなく
駆動するために、駆動ドライバの構成が複雑になるとい
う問題も生じた。Further, the variation in the emission characteristics of the surface conduction electron-emitting device causes a problem that the structure of the drive driver becomes complicated because the manufactured multiple electron sources are driven without variation.
【００３８】製造時に生じたマルチ電子源のばらつき
は、駆動時には、電子ビーム強度ばらつきの要因とな
り、また、該電子源を画像表示装置に適用した場合には
輝度ばらつきの要因となる。従って、これらの不具合を
防ぐために、駆動ドライバが何等かの補償を行うことが
考えられる。The variation of the multi-electron source that occurs during manufacturing causes the variation of the electron beam intensity at the time of driving, and the variation of the brightness when the electron source is applied to the image display device. Therefore, it is conceivable that the drive driver performs some compensation in order to prevent these problems.
【００３９】複数のマルチ電子源を構成として含む画像
表示装置においては、所望の画像表示を行うに足りるだ
けの素子を配列し、配線しているため、例えば高品位テ
レビジョンの表示を目的とした場合、行／列方向の配列
線が千本以上となり、素子数は１００万個以上必要にな
る。しかしながら膨大な数の素子一つ一つのばらつきを
補正する方法は、その構成、及び補正方法が非常に複雑
となるために、容易に実現されるものではなかった。In an image display device including a plurality of multi-electron sources as constituents, elements sufficient for performing a desired image display are arranged and wired, so that it is intended to display, for example, a high-definition television. In this case, the number of array lines in the row / column direction becomes 1,000 or more, and the number of elements needs to be 1 million or more. However, the method of correcting the variation of each of a huge number of elements has not been easily realized because the configuration and the correction method are very complicated.
【００４０】本発明は上述した課題を解決するためにな
されたものであり、表面伝導型電子放出素子の配列にお
いて電子放出特性のばらつきを補正して均一化すること
により、高品位な画像表示を行うことが可能な画像形成
装置及びその方法を提供することを目的とする。The present invention has been made to solve the above-mentioned problems, and by correcting the dispersion of the electron emission characteristics in the array of surface conduction electron-emitting devices to make them uniform, a high-quality image display can be achieved. It is an object of the present invention to provide an image forming apparatus and a method thereof that can be performed.
【００４１】[0041]
【課題を解決するための手段】上述した目的を達成する
ための一手段として、本発明の画像形成装置は以下の構
成を備える。As one means for achieving the above object, the image forming apparatus of the present invention has the following configuration.
【００４２】即ち、基板上に複数の表面伝導型電子放出
素子を２次元的に配列した電子ビーム発生手段と、入力
された画像信号に基づいて前記電子ビーム発生手段から
発生される電子ビームを変調するための信号を生成する
変調信号生成手段と、前記複数の表面伝導型電子放出素
子における特性の所定方向ばらつきを補正するための補
正値を予め格納する格納手段とを有し、前記変調信号生
成手段は、前記補正値に基づいて前記電子ビームを変調
するための信号を生成することを特徴とする。That is, an electron beam generating means in which a plurality of surface conduction electron-emitting devices are two-dimensionally arranged on a substrate, and an electron beam generated from the electron beam generating means is modulated based on an input image signal. Modulation signal generating means for generating a signal for performing the modulation, and storage means for storing in advance a correction value for correcting variations in characteristics of the plurality of surface conduction electron-emitting devices in a predetermined direction. The means is characterized by generating a signal for modulating the electron beam based on the correction value.
【００４３】例えば、前記電子ビーム発生手段は、複数
の表面伝導型電子放出素子を行方向配線と該行方向に直
交する列方向配線とによってマトリクス状に結線してい
ることを特徴とする。For example, the electron beam generating means is characterized in that a plurality of surface conduction electron-emitting devices are connected in a matrix by row-direction wirings and column-direction wirings orthogonal to the row direction.
【００４４】例えば、前記電子ビーム発生手段は、行方
向配線単位に順次通電されることにより作成されること
を特徴とする。For example, the electron beam generating means is characterized in that the electron beam generating means is produced by sequentially energizing row-wise wiring units.
【００４５】例えば、前記所定方向ばらつきは、列方向
ばらつきであることを特徴とする。For example, the variation in the predetermined direction is a variation in the column direction.
【００４６】例えば、前記変調信号生成手段は、電流信
号を生成することを特徴とする。For example, the modulation signal generating means is characterized by generating a current signal.
【００４７】例えば、前記変調信号生成手段は、前記画
像信号に基づいてパルス幅変調信号を生成することを特
徴とする。For example, the modulation signal generating means is characterized by generating a pulse width modulation signal based on the image signal.
【００４８】例えば、前記変調信号生成手段は、前記画
像信号に基づいて振幅変調信号を生成することを特徴と
する。For example, the modulation signal generating means is characterized by generating an amplitude modulation signal based on the image signal.
【００４９】例えば、前記補正値は、所定条件下で前記
複数の表面伝導型電子放出素子に流れる素子電流を測定
することにより設定されることを特徴とする。For example, the correction value is set by measuring a device current flowing through the plurality of surface conduction electron-emitting devices under a predetermined condition.
【００５０】例えば、前記補正値は、前記複数の表面伝
導型電子放出素子からの放出電流が一定となるように設
定されることを特徴とする。For example, the correction value is set so that the emission currents from the plurality of surface conduction electron-emitting devices are constant.
【００５１】例えば、前記補正値は、前記複数の表面伝
導型電子放出素子からの放出電流が前記画像信号におけ
る輝度信号強度に対応するように設定されることを特徴
とする。For example, the correction value is set such that the emission current from the plurality of surface conduction electron-emitting devices corresponds to the intensity of the luminance signal in the image signal.
【００５２】例えば、前記補正値は、素子毎の電子放出
効率の補正を含むことを特徴とする。For example, the correction value includes correction of electron emission efficiency for each element.
【００５３】例えば、前記補正値は、素子毎の該素子以
外に流れる無効素子電流値の補正を含むことを特徴とす
る。For example, the correction value includes correction of a reactive element current value flowing in each element other than the element.
【００５４】例えば、前記表面伝導型放出素子は、印加
される素子電圧と放出電子量とが非線形の関係を呈する
ことを特徴とする。For example, the surface conduction electron-emitting device is characterized in that the applied device voltage and the amount of emitted electrons have a non-linear relationship.
【００５５】例えば、前記電子ビーム発生手段は、基板
上に複数の表面伝導型電子放出素子群を２次元的に配列
し、更に該表面伝導型電子放出素子群を周期的に配列し
たことを特徴とする。For example, the electron beam generating means is characterized in that a plurality of surface conduction electron-emitting device groups are two-dimensionally arranged on a substrate and the surface conduction electron-emitting device groups are arranged periodically. And
【００５６】また、上述した目的を達成するための一手
法として、本発明の画像形成方法は以下の構成を備え
る。As a method for achieving the above-mentioned object, the image forming method of the present invention has the following constitution.
【００５７】即ち、基板上に複数の表面伝導型電子放出
素子を２次元的に配列した電子ビーム発生源を備えた画
像形成装置における画像形成方法であって、前記複数の
表面伝導型電子放出素子における特性の所定方向ばらつ
きを補正するための補正値を予め保持し、入力された画
像信号及び前記補正値に基づいて、前記電子ビーム発生
源から発生される電子ビームを変調するための信号を生
成することを特徴とする。That is, an image forming method in an image forming apparatus having an electron beam generating source in which a plurality of surface conduction electron-emitting devices are two-dimensionally arranged on a substrate, wherein the surface conduction electron-emitting devices are provided. A correction value for correcting the variation in the characteristic in the predetermined direction is held in advance, and a signal for modulating the electron beam generated from the electron beam generation source is generated based on the input image signal and the correction value. It is characterized by doing.
【００５８】[0058]
【発明の実施の形態】以下、本発明に係る一実施形態に
ついて、図面を参照して詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described below in detail with reference to the drawings.
【００５９】＜第１実施形態＞本実施形態においては、
２次元にマトリクス配線された表面伝導型電子放出素子
群からなる表示パネルを有する画像形成装置について、
通電処理時に発生した各素子毎の特性を考慮した好適な
補正方法について、以下に説明する。<First Embodiment> In the present embodiment,
Regarding an image forming apparatus having a display panel including a group of surface conduction electron-emitting devices which are two-dimensionally matrix-wired,
A suitable correction method considering the characteristics of each element generated during the energization process will be described below.
【００６０】＜＜表示パネルの構成と製造法＞＞まず、
本実施形態における表示パネル１０１の構成及び製造方
法について詳細に説明する。図１は、本実施において使
用する表示パネル１０１の斜視図であり、内部構造を示
すためにパネルの１部を切り欠いて示している。<< Configuration and Manufacturing Method of Display Panel >> First,
The configuration and the manufacturing method of the display panel 101 in this embodiment will be described in detail. FIG. 1 is a perspective view of a display panel 101 used in this embodiment, in which a part of the panel is cut away to show the internal structure.
【００６１】図１において、１００５はリアプレート、
１００６は側壁、１００７はフェースプレートであり、
これらにより表示パネルの内部を真空に維持するための
気密容器を形成する。気密容器の組み立てにあたって
は、各部材の接合部に十分な強度と気密性を保持させる
ための封着の必要がある。そのため、本実施形態では例
えばフリットガラスを接合部に塗布し、大気中あるいは
窒素雰囲気中で、摂氏４００〜５００度で１０分以上焼
成することにより、封着を達成した。尚、気密容器内部
を真空に排気する方法については後述する。In FIG. 1, 1005 is a rear plate,
1006 is a side wall, 1007 is a face plate,
With these, an airtight container for maintaining a vacuum inside the display panel is formed. When assembling the airtight container, it is necessary to seal the joint portion of each member so as to maintain sufficient strength and airtightness. Therefore, in the present embodiment, for example, frit glass is applied to the joint portion and baked at 400 to 500 degrees Celsius for 10 minutes or more in the air or a nitrogen atmosphere to achieve the sealing. The method of evacuating the inside of the airtight container will be described later.
【００６２】リアプレート１００５には基板１００１を
固定する。該基板１００１上には表面伝導型電子放出素
子１００２がｍ×ｎ個形成されている。ここで、ｍ，ｎ
は２以上の正の整数であり、目的とする表示画素数に応
じて適宜設定する。例えば、高品位テレビジョンの表示
を目的とした表示装置では、ｍ＝３０００，ｎ＝１００
０以上の数を設定することが望ましい。本実施形態にお
いては、ｍ＝３０７２，ｎ＝１０２４としている。この
ｍ×ｎ個の表面伝導型電子放出素子は、ｍ本の行方向配
線１００３とｎ本の列方向配線１００４により単純マト
リクス配線されている。上述した基板１００１，表面伝
導型電子放出素子１００２，行方向配線１００３，列方
向配線１００４によって構成される部分を、マルチ電子
源と称する。尚、マルチ電子源の構造及び製造方法につ
いては、後で詳しく述べる。The substrate 1001 is fixed to the rear plate 1005. On the substrate 1001, m × n surface conduction electron-emitting devices 1002 are formed. Where m, n
Is a positive integer of 2 or more and is appropriately set according to the target number of display pixels. For example, in a display device intended to display a high-definition television, m = 3000, n = 100
It is desirable to set a number of 0 or more. In this embodiment, m = 3072 and n = 1024. The m × n surface-conduction electron-emitting devices are simply matrix-wired by m row-direction wirings 1003 and n column-direction wirings 1004. A portion constituted by the substrate 1001, the surface conduction electron-emitting device 1002, the row-direction wiring 1003, and the column-direction wiring 1004 described above is called a multi-electron source. The structure and manufacturing method of the multi-electron source will be described later in detail.
【００６３】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子源の基板１００１を固定す
る構成としたが、マルチ電子源の基板１００１が十分な
強度を有するものである場合には、気密容器のリアプレ
ートとしてマルチ電子源の基板１００１自身を用いても
よい。In this embodiment, the multi-electron source substrate 1001 is fixed to the rear plate 1005 of the airtight container. However, when the multi-electron source substrate 1001 has sufficient strength, it is hermetically sealed. The multi-electron source substrate 1001 itself may be used as the rear plate of the container.
【００６４】また、フェースプレート１００７の下面に
は、蛍光膜１００８を形成する。本実施形態の表示パネ
ルはカラー画像を形成するため、蛍光膜１００８の部分
には一般のＣＲＴに関する技術分野で用いられる赤
（Ｒ），緑（Ｇ），青（Ｂ）の三原色の蛍光体を塗り分
ける。例えば、各色の蛍光体９２を、図２の（ａ）に示
すようにストライプ状に塗り分け、蛍光体のストライプ
の間には黒色導電体９１を設ける。黒色導電体９１を設
ける目的は、電子ビームの照射位置に多少のずれがあっ
ても表示色にずれが生じないようにすることや、外光の
反射を防止して表示コントラストの低下を防ぐこと、電
子ビームによる蛍光膜１００８の帯電を防止すること等
である。尚、本実施形態における黒色導電体９１は黒鉛
を主成分として用いたが、上記の目的に適するものであ
ればこれ以外の材料を用いても良い。A fluorescent film 1008 is formed on the lower surface of the face plate 1007. Since the display panel of the present embodiment forms a color image, the fluorescent film 1008 is provided with phosphors of three primary colors of red (R), green (G), and blue (B) used in the technical field of general CRT. Paint differently. For example, the phosphors 92 of the respective colors are separately applied in stripes as shown in FIG. 2A, and a black conductor 91 is provided between the stripes of the phosphors. The purpose of providing the black conductor 91 is to prevent the display color from being displaced even if the irradiation position of the electron beam is slightly displaced, and to prevent the reflection of external light to prevent the display contrast from being lowered. This is to prevent the fluorescent film 1008 from being charged by the electron beam. In addition, although the black conductor 91 in this embodiment uses graphite as a main component, other materials may be used as long as they are suitable for the above purpose.
【００６５】また、三原色の蛍光体の塗り分け方は上述
した図２の（ａ）に示したストライプ状の配列に限られ
るものではなく、たとえば図２の（ｂ）に示すようなデ
ルタ状配列や、又はそれ以外の配列であってもよい。
尚、本実施形態における表示パネル１０１はカラー表示
用であるが、モノクロームの表示パネルを作成する場合
には、蛍光膜１００８に単色の蛍光体材料を用いればよ
く、またこの場合、黒色導電体９１は必ずしも用いなく
ともよい。The method of separately coating the phosphors of the three primary colors is not limited to the stripe-shaped arrangement shown in FIG. 2 (a) described above, and for example, the delta arrangement shown in FIG. 2 (b). Alternatively, it may be an array other than that.
Although the display panel 101 in this embodiment is for color display, when a monochrome display panel is created, a monochromatic phosphor material may be used for the phosphor film 1008, and in this case, the black conductor 91 is used. Need not necessarily be used.
【００６６】蛍光体９２の塗布方法には、モノクローム
の場合は沈殿法や印刷法を用いるが、カラーの場合はス
ラリー法を用いる。但し、カラーの場合に印刷法を用い
ても、もちろん、同様の塗布膜が得られる。As a coating method of the phosphor 92, a precipitation method or a printing method is used in the case of monochrome, but a slurry method is used in the case of color. However, the same coating film can be obtained by using the printing method in the case of color.
【００６７】また、本実施形態において蛍光膜１００８
のリアプレート１００５側の面には、一般のＣＲＴに関
する技術分野では公知であるメタルバック１００９を設
けてある。メタルバック１００９を設けた目的は、蛍光
膜１００８が発する光の一部を鏡面反射して光利用率を
向上させることや、負イオンの衝突から蛍光膜１００８
を保護すること、電子ビーム加速電圧を印加するための
電極として作用させること、蛍光膜１００８を励起した
電子の導電路として作用させること等である。メタルバ
ック１００９は、蛍光膜１００８をフェースプレート１
００７上に形成した後、蛍光膜表面を平滑化処理し、そ
の上にアルミニウム（Al）を真空蒸着する方法により形
成した。尚、蛍光膜１００８に低電圧用の蛍光体材料を
用いた場合には、メタルバック１００９は用いない。Further, in this embodiment, the fluorescent film 1008 is used.
A metal back 1009, which is known in the technical field of general CRTs, is provided on the surface of the rear plate 1005 side. The purpose of providing the metal back 1009 is to specularly reflect a part of the light emitted from the fluorescent film 1008 to improve the light utilization rate, and to prevent the fluorescent film 1008 from colliding with negative ions.
To protect the phosphor film 100, to act as an electrode for applying an electron beam acceleration voltage, and to act as a conductive path for excited electrons in the fluorescent film 1008. The metal back 1009 includes the fluorescent film 1008 on the face plate 1
After being formed on 007, the surface of the fluorescent film was smoothed, and aluminum (Al) was vacuum-deposited on the surface of the fluorescent film. The metal back 1009 is not used when a low voltage phosphor material is used for the phosphor film 1008.
【００６８】また、本実施形態では使用しなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート１００７と蛍光膜１００８との間に、
たとえばＩＴＯ膜を材料とする透明電極を設けてもよ
い。Although not used in this embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
Between the face plate 1007 and the fluorescent film 1008,
For example, a transparent electrode made of an ITO film may be provided.
【００６９】また、図１においてＤx1〜Ｄxm，Ｄy1〜Ｄ
yn，Ｄz1〜Ｄzn及びＨｖは、当該表示パネル１０１と不
図示の電気回路とを電気的に接続するために設けた気密
構造の電気接続用端子である。Ｄx1〜Ｄxmをマルチ電子
源の行方向配線１００３と、Ｄy1〜Ｄynをマルチ電子源
の列方向配線１００４と、Ｄz1〜Ｄznを他方の群の列方
向配線１００４と、Ｈｖをフェースプレートのメタルバ
ック１００９と電気的に接続する。Further, in FIG. 1, Dx1 to Dxm, Dy1 to Dx
yn, Dz1 to Dzn, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel 101 and an electric circuit (not shown). Dx1 to Dxm are multi-electron source row-directional wirings 1003, Dy1 to Dyn are multi-electron source column-directional wirings 1004, Dz1 to Dzn are column wirings 1004 of the other group, and Hv is a metal back 1009 of a face plate. To be electrically connected to.
【００７０】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗Torr
程度の真空度まで排気する。その後、排気管を封止する
が、気密容器内の真空度を維持するために、封止の直前
あるいは封止後に気密容器内の所定の位置にゲッター膜
（不図示）を形成する。ゲッター膜とは、たとえばＢａ
を主成分とするゲッター材料をヒータもしくは高周波加
熱により加熱し、蒸着して形成した膜であり、該ゲッタ
ー膜の吸着作用により気密容器内を１×１０マイナス５
乗ないしは１×１０マイナス７乗Torrの真空度に維持す
る。To evacuate the inside of the airtight container to a vacuum, after assembling the airtight container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the airtight container is reduced to 10 −7 Torr.
Evacuate to a degree of vacuum. Then, the exhaust pipe is sealed, but in order to maintain the degree of vacuum in the airtight container, a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing. The getter film is, for example, Ba
Is a film formed by vaporizing a getter material containing as a main component by a heater or high-frequency heating and vapor deposition, and the inside of the airtight container is 1 × 10 −5 due to the adsorption action of the getter film.
The degree of vacuum is maintained to the power of 1 × 10 −7 Torr.
【００７１】以上、本実施形態における表示パネル１０
１の基本構成と製造方法について説明した。次に、上述
した表示パネル１０１に用いたマルチ電子源の製造方法
について説明を行う。As described above, the display panel 10 according to the present embodiment.
The basic configuration and the manufacturing method of No. 1 have been described. Next, a method of manufacturing the multi-electron source used for the display panel 101 described above will be described.
【００７２】＜＜マルチ電子源の製造＞＞本実施形態に
おける画像表示装置に用いるマルチ電子源は、冷陰極素
子を単純マトリクス配線した電子源であれば、冷陰極素
子の材料や形状あるいは製法に制限はない。従って、例
えば表面伝導型電子放出素子やＦＥ型、あるいはＭＩＭ
型等の冷陰極素子を用いることができる。<< Manufacture of Multi-Electron Source >> The multi-electron source used in the image display device according to the present embodiment is an electron source in which cold cathode elements are wired in a simple matrix, and the material, shape, or manufacturing method of the cold cathode elements may be changed. There is no limit. Therefore, for example, the surface conduction electron-emitting device, the FE type, or the MIM
A cold cathode device such as a mold can be used.
【００７３】但し、表示画面が大きくてしかも安価な表
示装置が求められる状況のもとでは、これらの冷陰極子
の中でも、表面伝導型電子放出素子（ＳＣＥ素子）が特
に好ましい。即ち、ＦＥ型ではエミッタコーンとゲート
電極の相対位置や形状が電子放出特性を大きく左右する
ため、極めて高精度の製造技術を必要とするが、これは
大面積化や製造コストの低減を達成するには不利な要因
となる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を
薄くしてしかも均一にする必要があるが、これも大面積
化や製造コストの低減を達成するには不利な要因とな
る。その点、表面伝導型電子放出素子は、比較的製造方
法が単純なため、大面積化や製造コストの低減が容易で
ある。また発明者らは、表面伝導型電子放出素子の中で
も、電子放出部もしくはその周辺部を微粒子膜から形成
したものが電子放出特性に優れ、しかも製造が容易に行
えることを見い出している。従って、高輝度で大画面の
画像表示装置のマルチ電子源に用いるには、そのような
表面伝導型電子放出素子が最も好適であると言える。そ
こで、本実施形態における表示パネル１０１では、電子
放出部もしくはその周辺部を微粒子膜から形成した表面
伝導型電子放出素子を用いた。そこで、まず好適な表面
伝導型電子放出素子について基本的な構成と製法および
特性を説明し、その後で多数の素子を単純マトリクス配
線したマルチ電子源の構造について述べる。However, under the circumstances where a display device having a large display screen and being inexpensive is required, a surface conduction electron-emitting device (SCE device) is particularly preferable among these cold cathode devices. That is, in the FE type, since the relative position and the shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, an extremely high-precision manufacturing technique is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. Further, in the MIM type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thinner and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. Further, the inventors have found that among the surface conduction electron-emitting devices, the one in which the electron-emitting portion or its peripheral portion is formed of a fine particle film has excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that such a surface conduction electron-emitting device is most suitable for use in a multi-electron source of a high-luminance and large-screen image display device. Therefore, in the display panel 101 according to the present embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic configuration, manufacturing method, and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron source in which many devices are wired in a simple matrix will be described.
【００７４】電子放出部もしくはその周辺部を微粒子膜
から形成する表面伝導型電子放出素子の代表的な構成と
しては、平面型と垂直型の２種類がある。There are two types of typical structures of the surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film, that is, a plane type and a vertical type.
【００７５】＜＜平面型の表面伝導型電子放出素子＞＞
まず、平面型の表面伝導型電子放出素子の構成と製造方
法について説明する。<< Plane-type surface conduction electron-emitting device >>
First, the structure and manufacturing method of a flat surface conduction electron-emitting device will be described.
【００７６】図３の（ａ）に平面型の表面伝導型電子放
出素子の平面図を、図３の（ｂ）に断面図を示し、その
構成について説明する。図３において、１１０１は基
板、１１０２と１１０３は素子電極、１１０４は導電性
薄膜、１１０５は通電フォーミング処理により形成した
電子放出部、１１１３は通電活性化処理により形成した
薄膜である。FIG. 3A shows a plan view of a flat surface conduction electron-emitting device, and FIG. 3B shows a sectional view. The structure will be described. In FIG. 3, 1101 is a substrate, 1102 and 1103 are element electrodes, 1104 is a conductive thin film, 1105 is an electron emission portion formed by an energization forming process, and 1113 is a thin film formed by an energization activation process.
【００７７】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板等を用いることができる。As the substrate 1101, for example, various glass substrates such as quartz glass and soda lime glass, various ceramic substrates such as alumina, or an insulating layer made of, for example, SiO 2 is laminated on the above various substrates. Substrate or the like can be used.
【００７８】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2Ｏ3 −ＳｎＯ2 をはじめとする金属
酸化物、ポリシリコン等の半導体等の中から、適宜材料
を選択して用いればよい。電極を形成するには、たとえ
ば真空蒸着などの製膜技術とフォトリソグラフィー、エ
ッチングなどのパターニング技術を組み合わせて用いれ
ば容易に形成できるが、それ以外の方法（例えば印刷技
術等）を用いて形成してもさしつかえない。The device electrodes 1102 and 1103 provided on the substrate 1101 so as to face each other in parallel to the substrate surface are made of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
Materials may be appropriately selected and used from metals such as Ag, alloys of these metals, metal oxides such as In2O3-SnO2, and semiconductors such as polysilicon. The electrodes can be easily formed by combining a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching, but other methods (for example, a printing technique) are used to form the electrodes. But it doesn't matter.
【００７９】素子電極１１０２と１１０３の形状は、当
該表面伝導型電子放出素子の応用目的に合わせて適宜設
計される。一般的には、素子電極１１０２と１１０３と
の電極間隔Ｌは通常は数百オングストロームから数百マ
イクロメートルの範囲から適当な数値を選んで設計され
るが、画像表示装置に応用するために好ましいのは数マ
イクロメートルより数十マイクロメートルの範囲であ
る。また、素子電極１１０２及び１１０３の厚さｄにつ
いては、通常は数百オングストロームから数マイクロメ
ートルの範囲から適当な数値を選ぶ。The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the surface conduction electron-emitting device. Generally, the electrode interval L between the device electrodes 1102 and 1103 is usually designed by selecting an appropriate value from the range of several hundred angstroms to several hundreds of micrometers, which is preferable for application to an image display device. Ranges from several micrometers to several tens of micrometers. Further, with respect to the thickness d of the device electrodes 1102 and 1103, an appropriate numerical value is usually selected from the range of several hundred angstroms to several micrometers.
【００８０】また、導電性薄膜１１０４の部分には微粒
子膜を用いる。ここで、微粒子膜とは構成要素として多
数の微粒子を含んだ膜（島状の集合体も含む）のことを
いう。微粒子膜を微視的に調べれば、通常は個々の微粒
子が離間して配置された構造か、あるいは微粒子が互い
に隣接した構造か、あるいは微粒子が互いに重なりあっ
た構造が観測される。A fine particle film is used for the conductive thin film 1104. Here, the fine particle film means a film (including an island-shaped aggregate) containing a large number of fine particles as a constituent element. When the fine particle film is microscopically examined, usually, a structure in which individual fine particles are arranged apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other are observed.
【００８１】微粒子膜に用いた微粒子の粒径は数オング
ストロームから数千オングストロームの範囲に含まれる
が、なかでも好ましいのは、１０オングストロームから
２００オングストロームの範囲のものである。また、微
粒子膜の膜厚は、以下の様な諸条件を考慮して適宜設定
される。即ち、素子電極１１０２あるいは１１０３と電
気的に良好に接続するのに必要な条件、後述する通電フ
ォーミングを良好に行うのに必要な条件、微粒子膜自身
の電気抵抗を後述する適宜の値にするために必要な条
件、等である。具体的には、数オングストロームから数
千オングストロームの範囲のなかで設定するが、なかで
も好ましいのは、１０オングストロームから５００オン
グストロームの間である。The particle diameter of the fine particles used for the fine particle film is in the range of several angstroms to several thousand angstroms, and the range of 10 angstroms to 200 angstroms is particularly preferable. Further, the film thickness of the fine particle film is appropriately set in consideration of the following conditions. That is, in order to electrically connect the device electrode 1102 or 1103 satisfactorily, the conditions necessary for favorably performing the energization forming described below, and the electric resistance of the fine particle film itself to an appropriate value described below. Are the necessary conditions, etc. Specifically, it is set within the range of several angstroms to several thousand angstroms, but among these, the range of 10 angstroms to 500 angstroms is preferable.
【００８２】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ等をはじめとする金属や、ＰｄＯ，ＳｎＯ
2 ，Ｉｎ2Ｏ3 ，ＰｂＯ，Ｓｂ2Ｏ3 ，等をはじめとする
酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6，
ＹＢ4 ，ＧｄＢ4 等をはじめとする硼化物や、ＴｉＣ，
ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等をはじめとす
る炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ等をはじめとする
窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、
カーボン、等があげられ、これらの中から適宜選択され
る。Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
Metals such as a, W, Pb, PdO, SnO
Oxides such as 2, In2O3, PbO, Sb2O3, etc., HfB2, ZrB2, LaB6, CeB6,
Borides such as YB4, GdB4, etc., TiC,
Carbides such as ZrC, HfC, TaC, SiC, WC, etc., nitrides such as TiN, ZrN, HfN, etc., semiconductors such as Si, Ge, etc.,
Carbon, etc. may be mentioned, which are appropriately selected from these.
【００８３】以上述べたように本実施形態においては導
電性薄膜１１０４を微粒子膜で形成したが、そのシート
抵抗値については、１０の３乗から１０の７乗Ω／□の
範囲に含まれるよう設定した。As described above, the conductive thin film 1104 is formed of a fine particle film in the present embodiment, but the sheet resistance value thereof is in the range of 10 3 to 10 7 Ω / □. Set.
【００８４】尚、導電性薄膜１１０４と素子電極１１０
２および１１０３とは、電気的に良好に接続されるのが
望ましいため、互いの一部が重なりあうような構造をと
っている。その重なり方は、図３に示す例においては、
下から基板１１０１、素子電極１１０２（１１０３）、
導電性薄膜１１０４の順序で積層したが、場合によって
は下から基板１１０１、導電性薄膜１１０４、素子電極
１１０２（１１０３）の順で積層してもさしつかえな
い。The conductive thin film 1104 and the device electrode 110
2 and 1103 are desirably electrically connected well, and thus have a structure in which a part of each overlaps. In the example shown in FIG.
From the bottom, the substrate 1101, the device electrode 1102 (1103),
Although the conductive thin films 1104 are stacked in this order, in some cases, the substrate 1101, the conductive thin film 1104, and the device electrode 1102 (1103) may be stacked in this order from the bottom.
【００８５】また、電子放出部１１０５は導電性薄膜１
１０４の一部に形成された亀裂状の部分であり、電気的
には周囲の導電性薄膜１１０４よりも高抵抗な性質を有
している。亀裂は、導電性薄膜１１０４に対して通電フ
ォーミングの処理を行うことにより形成される。亀裂内
には、数オングストロームから数百オングストロームの
粒径の微粒子を配置する場合がある。なお、実際の電子
放出部１１０５の位置や形状を精密かつ正確に図示する
のは困難であるため、図３においては模式的に示してい
る。The electron emitting portion 1105 is the conductive thin film 1
It is a crack-like portion formed in a part of 104, and has an electrically higher resistance than the surrounding conductive thin film 1104. The crack is formed by subjecting the conductive thin film 1104 to an energization forming process. Fine particles having a particle diameter of several angstroms to several hundred angstroms may be arranged in the cracks. Since it is difficult to accurately and accurately illustrate the actual position and shape of the electron emitting portion 1105, the electron emitting portion 1105 is schematically shown in FIG.
【００８６】また、薄膜１１１３は炭素もしくは炭素化
合物によりなり、電子放出部１１０５およびその近傍を
被覆している。薄膜１１１３は、通電フォーミング処理
後に後述する通電活性化の処理を行うことにより形成さ
れる。The thin film 1113 is made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described below after the energization forming process.
【００８７】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボンのいずれか、もしく
はその混合物であり、膜厚は５００オングストローム以
下とするが、３００オングストローム以下とするのがさ
らに好ましい。The thin film 1113 is made of single crystal graphite, polycrystalline graphite, or amorphous carbon, or a mixture thereof, and has a film thickness of 500 angstroms or less, more preferably 300 angstroms or less.
【００８８】尚、実際の薄膜１１１３の位置や形状を精
密に図示するのは困難であるため、図３においては模式
的に示している。また、図３の（ａ）に示す平面図にお
いては、薄膜１１１３の一部を除去した素子を図示し
た。Since it is difficult to accurately illustrate the actual position and shape of the thin film 1113, it is schematically shown in FIG. Further, in the plan view shown in FIG. 3A, an element in which a part of the thin film 1113 is removed is shown.
【００８９】以上、本実施形態において好ましい表面伝
導型電子放出素子の基本構造について説明を行ったが、
本実施形態においては、実際には以下のような表面伝導
型電子放出素子を用いた。The basic structure of the surface conduction electron-emitting device which is preferable in this embodiment has been described above.
In the present embodiment, the following surface conduction electron-emitting device was actually used.
【００９０】即ち、基板１１０１には青板ガラスを用
い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００オングストローム、電
極間隔Ｌは２マイクロメートルとした。また、微粒子膜
の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜
の厚さは約１００オングストローム、幅Ｗは１００マイ
クロメートルとした。That is, soda lime glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrodes was 1000 angstroms, and the electrode interval L was 2 micrometers. Further, Pd or PdO was used as the main material of the fine particle film, and the thickness of the fine particle film was about 100 Å and the width W was 100 micrometers.
【００９１】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。図４は、本実施形態
における平面型表面伝導型電子放出素子の製造工程を説
明するための断面図であり、図４の（ａ）〜（ｄ）は、
該製造工程を順に示している。尚、各部材の表記は上述
した図３と同一であるため、説明を省略する。Next, a method of manufacturing a suitable flat surface conduction electron-emitting device will be described. 4A to 4D are cross-sectional views for explaining a manufacturing process of the flat surface conduction electron-emitting device according to the present embodiment, and FIGS.
The manufacturing steps are shown in order. Since the notation of each member is the same as that in FIG. 3 described above, the description thereof will be omitted.
【００９２】１）まず、図４の（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。1) First, as shown in FIG. 4A, device electrodes 1102 and 1103 are formed on a substrate 1101.
【００９３】形成するにあたっては、予め基板１１０１
を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電
極１１０２（１１０３）の材料を堆積させる。尚、堆積
させる方法としては、例えば、蒸着法やスパッタ法など
の真空成膜技術を用いればよい。そしてその後、堆積し
た電極材料をフォトリソグラフィー・エッチング技術を
用いてパターニングし、図４の（ａ）に示した一対の素
子電極１１０２及び１１０３を形成する。Before forming, the substrate 1101 is formed.
Is thoroughly washed with a detergent, pure water, and an organic solvent, and then the material of the element electrode 1102 (1103) is deposited. As a method of depositing, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used. Then, the deposited electrode material is patterned by using the photolithography / etching technique to form the pair of device electrodes 1102 and 1103 shown in FIG.
【００９４】２）次に、図４の（ｂ）に示すように、導
電性薄膜１１０４を形成する。2) Next, as shown in FIG. 4B, a conductive thin film 1104 is formed.
【００９５】形成するにあたっては、まず図４の（ａ）
で形成された基板に有機金属溶液を塗布して乾燥し、加
熱焼成処理して微粒子膜を成膜した後、フォトリソグラ
フィー・エッチングにより所定の形状にパターニングす
る。ここで、有機金属溶剤とは、導電性薄膜に用いる微
粒子の材料を主要元素とする有機金属化合物の溶液であ
る。本実施形態では主要元素としてＰｄを用いた。ま
た、本実施形態ではその塗布方法としてディッピング法
を用いたが、それ以外のたとえばスピンナー法やスプレ
ー法を用いてもよい。In forming the film, first, FIG.
The organometallic solution is applied to the substrate formed in step 1, dried, and heated and baked to form a fine particle film, which is then patterned into a predetermined shape by photolithography and etching. Here, the organometallic solvent is a solution of an organometallic compound whose main element is the material of the fine particles used for the conductive thin film. In this embodiment, Pd is used as the main element. Although the dipping method is used as the coating method in the present embodiment, other methods such as a spinner method or a spray method may be used.
【００９６】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。Further, as a method for forming a conductive thin film made of a fine particle film, other than the method of applying the organic metal solution used in this embodiment, for example, a vacuum vapor deposition method, a sputtering method, or a chemical vapor deposition method. The law may be used.
【００９７】３）次に、図４の（ｃ）に示すように、フ
ォーミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォーミング処理
を行うことにより、電子放出部１１０５を形成する。3) Next, as shown in FIG. 4C, the forming power source 1110 to the element electrodes 1102 and 11
An appropriate voltage is applied during 03, and the energization forming process is performed to form the electron emitting portion 1105.
【００９８】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜１１０４のうち、電子放出を
行うのに好適な構造に変化した部分（すなわち電子放出
部１１０５）においては、薄膜に適当な亀裂が形成され
ている。なお、電子放出部１１０５が形成される前と比
較すると、形成された後は素子電極１１０２と１１０３
の間で計測される電気抵抗は大幅に増加する。The energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film and to appropriately break, deform, or alter a part of the conductive thin film 1104 to change into a structure suitable for emitting electrons. This is the process that causes Appropriate cracks are formed in the thin film in the portion of the conductive thin film 1104 made of the fine particle film that has changed to a structure suitable for emitting electrons (that is, the electron emitting portion 1105). It should be noted that, compared to before the electron emission portion 1105 is formed, the element electrodes 1102 and 1103 are formed after the formation.
The electrical resistance measured between them increases significantly.
【００９９】ここで、通電フォーミング処理における通
電方法をより詳しく説明するために、図５にフォーミン
グ用電源１１１０から印加する適宜の電圧波形の一例を
示す。微粒子膜で作られた導電性薄膜をフォーミングす
る場合には、パルス状の電圧が好ましく、本実施形態の
場合には図５に示したように、パルス幅Ｔ１の三角波パ
ルスをパルス間隔Ｔ２で連続的に印加した。その際に
は、三角波パルスの波高値Ｖpfを、順次昇圧した。ま
た、電子法主粒１１０５の形成状況をモニタするための
モニタパルスＰmを適宜の間隔で三角波パルスの間に挿
入し、その際に流れる電流を電流計１１１１で計測し
た。Here, in order to describe the energization method in the energization forming process in more detail, an example of an appropriate voltage waveform applied from the forming power supply 1110 is shown in FIG. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable, and in the case of the present embodiment, as shown in FIG. 5, a triangular pulse having a pulse width T1 is continuously formed at a pulse interval T2. Applied. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. Further, monitor pulses Pm for monitoring the formation state of the electron-method main grains 1105 were inserted between the triangular wave pulses at appropriate intervals, and the current flowing at that time was measured by the ammeter 1111.
【０１００】本実施形態においては、例えば１０のマイ
ナス５乗Torr程度の真空雰囲気下において、例えばパル
ス幅Ｔ１を１msec、パルス間隔Ｔ２を１０msecとし、波
高値Ｖpfを１パルスごとに０．１Ｖずつ昇圧した。そし
て、三角波を５パルス印加するたびに１回の割で、モニ
ターパルスＰmを挿入した。フォーミング処理に悪影響
を及ぼすことがないように、モニターパルスの電圧Ｖpm
は０．１Ｖに設定した。そして、素子電極１１０２と１
１０３の間の電気抵抗が１×１０の６乗オームになった
段階、即ちモニターパルス印加時に電流系１１１１で計
測される電流が１×１０のマイナス７乗アンペア以下に
なった段階で、フォーミング処理にかかわる通電を終了
した。In this embodiment, for example, in a vacuum atmosphere of about 10 −5 Torr, for example, the pulse width T1 is 1 msec, the pulse interval T2 is 10 msec, and the peak value Vpf is increased by 0.1 V for each pulse. did. Then, the monitor pulse Pm was inserted once every five pulses of the triangular wave were applied. The voltage Vpm of the monitor pulse is adjusted so that the forming process is not adversely affected.
Was set to 0.1V. Then, the device electrodes 1102 and 1
Forming processing is performed when the electric resistance between 103 becomes 1 × 10 6 ohms, that is, when the current measured by the current system 1111 when the monitor pulse is applied becomes 1 × 10 −7 ampere or less. Energization related to is ended.
【０１０１】なお、上記の方法は、本実施形態の表面伝
導型電子放出素子に関する好ましい方法であり、たとえ
ば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌ等、
表面伝導型電子放出素子の設計を変更した場合には、そ
れに応じて通電の条件を適宜変更するのが望ましい。The above method is a preferable method for the surface conduction electron-emitting device of this embodiment. For example, the material and film thickness of the fine particle film, the device electrode spacing L, etc.
When the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the energization condition accordingly.
【０１０２】４）次に、図４の（ｄ）に示すように、活
性化用電源１１１２によって素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電活性化処理を行っ
て、電子放出特性の改善を行う。4) Next, as shown in FIG. 4D, the device electrodes 1102 and 110 are activated by the activation power supply 1112.
An appropriate voltage is applied during 3 and energization activation processing is performed to improve the electron emission characteristics.
【０１０３】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである（図４の（ｄ）におい
ては、炭素もしくは炭素化合物によりなる堆積物を部材
１１１３として模式的に示した）。尚、通電活性化処理
を行うことにより、同じ印加電圧における放出電流を典
型的には１００倍以上に増加させることができる。The energization activation process is a process of energizing the electron-emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof (FIG. 4). (D), a deposit made of carbon or a carbon compound is schematically shown as the member 1113). By performing the energization activation process, the emission current at the same applied voltage can typically be increased 100 times or more.
【０１０４】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗Torrの範囲内の真空雰囲気中で、電圧
パルスを定期的に印加することにより、真空雰囲気中に
存在する有機化合物を起源とする炭素もしくは炭素化合
物を堆積させる。堆積物１１１３は、単結晶グラファイ
ト、多結晶グラファイト、非晶質カーボンのいずれか
か、もしくはその混合物でり、膜厚は５００オングスト
ローム以下、より好ましくは３００オングストローム以
下である。Specifically, 10 minus the fourth power or 1
By periodically applying a voltage pulse in a vacuum atmosphere in the range of 0 to the fifth power Torr, carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 1113 is any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a film thickness of 500 angstroms or less, more preferably 300 angstroms or less.
【０１０５】ここで、図４の（ｄ）における通電方法を
より詳しく説明するために、図６の（ａ）に、活性化用
電源１１１２から印加する適宜の電圧波形の一例を示
す。本実施形態においては、一定電圧の矩形波を定期的
に印加して通電活性化処理を行ったが、具体的には、図
６の（ａ）に示す矩形波の電圧Ｖacは１４Ｖ、パルス幅
Ｔ３は１msec、パルス間隔Ｔ４は１０msecとした。Here, in order to describe the energization method in FIG. 4D in more detail, FIG. 6A shows an example of an appropriate voltage waveform applied from the activation power supply 1112. In the present embodiment, a rectangular wave having a constant voltage is periodically applied to perform energization activation processing. Specifically, the rectangular wave voltage Vac shown in FIG. T3 was 1 msec and the pulse interval T4 was 10 msec.
【０１０６】図４の（ｄ）に示す１１１４は該表面伝導
型電子放出素子から放出される放出電流Ｉeを捕捉する
ためのアノード電極であり、直流高電圧電源１１１５お
よび電流計１１１６が接続されている。尚、基板１１０
１を表示パネルの中に組み込んでから通電活性化処理を
行う場合には、表示パネルの蛍光面をアノード電極１１
１４として用いる。Reference numeral 1114 shown in FIG. 4D is an anode electrode for trapping the emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high voltage power supply 1115 and an ammeter 1116 are connected. There is. The substrate 110
1 is incorporated in the display panel and then the energization activation process is performed, the fluorescent surface of the display panel is set to the anode electrode 11
Used as 14.
【０１０７】本実施形態において活性化用電源１１１２
から電圧を印加する間、電流計１１１６で放出電流Ｉe
を計測し、通電活性化処理の進行状況をモニターし、活
性化用電源１１１２の動作を制御する。電流計１１１６
で計測された放出電流Ｉeの一例を図６の（ｂ）に示す
が、活性化電源１１１２からパルス電圧を印加し始める
と、時間の経過とともに放出電流Ｉeは増加するが、や
がて飽和してほとんど増加しなくなることが分かる。こ
のように、放出電流Ｉeがほぼ飽和した時点で活性化用
電源１１１２からの電圧印加を停止し、通電活性化処理
を終了する。In the present embodiment, the activation power supply 1112
While the voltage is applied from the
Is measured, the progress of the energization activation process is monitored, and the operation of the activation power supply 1112 is controlled. Ammeter 1116
An example of the emission current Ie measured in FIG. 6 is shown in FIG. 6B. When the pulse voltage is started to be applied from the activation power supply 1112, the emission current Ie increases with the elapse of time, but the emission current Ie is saturated and eventually becomes almost zero. You can see that it will not increase. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.
【０１０８】尚、上述の通電条件は、本実施形態の表面
伝導型電子放出素子を製造するに好ましい条件であり、
表面伝導型電子放出素子の設計を変更した場合には、そ
れに応じて条件を適宜変更するのが望ましい。The above energization conditions are preferable conditions for manufacturing the surface conduction electron-emitting device of this embodiment.
When the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.
【０１０９】以上説明した様にして、本実施形態では図
３に示す平面型の表面伝導型電子放出素子を製造した。As described above, in this embodiment, the flat surface conduction electron-emitting device shown in FIG. 3 was manufactured.
【０１１０】＜＜垂直型の表面伝導型電子放出素子＞＞
電子放出部もしくはその周辺を微粒子膜から形成した表
面伝導型電子放出素子のもうひとつの代表的な構成であ
る、垂直型の表面伝導型電子放出素子の構成について説
明する。<< Vertical Surface Conduction Electron Emitting Device >>
The structure of a vertical surface conduction electron-emitting device, which is another typical structure of the surface conduction electron-emitting device in which the electron emitting portion or its periphery is formed of a fine particle film, will be described.
【０１１１】図７は、垂直型表面伝導型電子放出素子の
基本構成を説明するための模式的な断面図であり、図中
１２０１は基板、１２０２と１２０３は素子電極、１２
０６は段差形成部材（絶縁層）、１２０４は微粒子膜を
用いた導電性薄膜、１２０５は通電フォーミング処理に
より形成した電子放出部、１２１３は通電活性化処理に
より形成した薄膜である。FIG. 7 is a schematic sectional view for explaining the basic structure of a vertical surface conduction electron-emitting device, in which 1201 is a substrate, 1202 and 1203 are device electrodes, and 12 is a device electrode.
Reference numeral 06 is a step forming member (insulating layer), 1204 is a conductive thin film using a fine particle film, 1205 is an electron emission portion formed by an energization forming process, and 1213 is a thin film formed by an energization activation process.
【０１１２】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。従
って、前記図３に示した平面型における素子電極間Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。尚、基板１２０１、素子電極１２
０２および１２０３、微粒子膜を用いた導電性薄膜１２
０４については、前記平面型の説明において列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ2 のような電気的に絶
縁である材料を用いる。The vertical type is different from the planar type described above in that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 covers the side surface of the step forming member 1206. The point is that they are covered. Therefore, in the flat type shown in FIG.
Is the step height L of the step forming member 1206 in the vertical type.
s. The substrate 1201 and the device electrode 12
02 and 1203, a conductive thin film 12 using a fine particle film
For 04, the materials listed in the description of the planar type can be similarly used. For the step forming member 1206, an electrically insulating material such as SiO2 is used.
【０１１３】以下、好適な垂直型の表面伝導型電子放出
素子の製造方法について説明する。図８は、本実施形態
における垂直型表面伝導型電子放出素子の製造工程を説
明するための断面図であり、図８の（ａ）〜（ｅ）は、
該製造工程を順に示している。尚、各部材の表記は上述
した図７と同一であるため、説明を省略する。A method of manufacturing a suitable vertical type surface conduction electron-emitting device will be described below. 8A to 8E are cross-sectional views for explaining the manufacturing process of the vertical surface conduction electron-emitting device according to the present embodiment, and FIGS.
The manufacturing steps are shown in order. Since the notation of each member is the same as that in FIG. 7 described above, the description thereof will be omitted.
【０１１４】１）まず、図８の（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。1) First, as shown in FIG. 8A, a device electrode 1203 is formed on a substrate 1201.
【０１１５】２）次に、図８の（ｂ）に示すように、段
差形成部材を形成するための絶縁層１２０６を積層す
る。絶縁層１２０６は、例えばＳiＯ2 をスパッタ法で
積層すればよいが、たとえば真空蒸着法や印刷法などの
他の成膜方法を用いてもよい。2) Next, as shown in FIG. 8B, an insulating layer 1206 for forming a step forming member is laminated. The insulating layer 1206 may be formed by stacking, for example, SiO2 by a sputtering method, but other film forming methods such as a vacuum vapor deposition method and a printing method may be used.
【０１１６】３）次に、図８の（ｃ）に示すように、絶
縁層１２０６の上に素子電極１２０２を形成する。3) Next, as shown in FIG. 8C, the device electrode 1202 is formed on the insulating layer 1206.
【０１１７】４）次に、図８の（ｄ）に示すように、絶
縁層１２０６の一部を、例えばエッチング法を用いて除
去し、素子電極１２０３を露出させる。4) Next, as shown in FIG. 8D, a part of the insulating layer 1206 is removed by using, for example, an etching method to expose the element electrode 1203.
【０１１８】５）次に、図８の（ｅ）に示すように、微
粒子膜を用いた導電性薄膜１２０４を形成する。導電性
薄膜１２０４を形成するには、前記平面型の場合と同じ
く、たとえば塗布法などの成膜技術を用いればよい。5) Next, as shown in FIG. 8E, a conductive thin film 1204 using a fine particle film is formed. To form the conductive thin film 1204, a film forming technique such as a coating method may be used as in the case of the flat type.
【０１１９】６）次に、前記平面型の場合と同じく通電
フォーミング処理を行い、電子放出部を形成する。即
ち、図４の（ｃ）を用いて説明した平面型の通電フォー
ミング処理と同様の処理を行えばよい。6) Next, the energization forming process is performed as in the case of the planar type to form the electron emitting portion. That is, the same process as the planar energization forming process described with reference to FIG.
【０１２０】７）そして、前記平面型の場合と同じく通
電活性化処理を行い、電子放出部近傍に炭素もしくは炭
素化合物を堆積させる。即ち、図４の（ｄ）を用いて説
明した平面型の通電活性化処理と同様の処理を行えばよ
い。7) Then, the energization activation process is performed as in the case of the planar type to deposit carbon or a carbon compound in the vicinity of the electron emitting portion. That is, the same process as the planar energization activation process described with reference to FIG.
【０１２１】以上説明した様にして、本実施形態では図
７に示す垂直型の表面伝導型電子放出素子を製造した。As described above, in this embodiment, the vertical type surface conduction electron-emitting device shown in FIG. 7 was manufactured.
【０１２２】＜表示装置に用いた表面伝導型電子放出素
子の特性＞以上、平面型と垂直型の表面伝導型電子放出
素子について素子構成と製法を説明したが、次に、表示
パネル１０１に用いた表面伝導型電子放出素子の特性に
ついて説明する。<Characteristics of Surface Conduction Electron-Emitting Element Used for Display Device> The element configuration and the manufacturing method of the surface conduction electron emitting element of the flat type and the vertical type have been described above. The characteristics of the conventional surface conduction electron-emitting device will be described.
【０１２３】図９に、本実施形態の表示パネル１０１に
用いた表面伝導型電子放出素子における、［放出電流Ｉ
e：素子印加電圧Ｖf］特性、及び［素子電流Ｉf：素子
印加電圧Ｖf］特性の典型的な例を示す。尚、放出電流
Ｉeは素子電流Ｉfに比べて著しく小さいため、同一尺度
で図示するのが困難であるうえ、これらの特性は、素子
の大きさや形状等の設計パラメータを変更することによ
り変化するものであるため、図９において２本の特性曲
線は各々任意単位により示した。FIG. 9 shows the [emission current I in the surface conduction electron-emitting device used in the display panel 101 of the present embodiment.
Typical examples of e: element applied voltage Vf] characteristics and [element current If: element applied voltage Vf] characteristics are shown. Since the emission current Ie is significantly smaller than the device current If, it is difficult to show them on the same scale, and these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, in FIG. 9, the two characteristic curves are shown in arbitrary units.
【０１２４】表示パネル１０１に用いた表面伝導型電子
放出素子は、放出電流Ｉeに関して以下に述べる３つの
特性を有している。The surface conduction electron-emitting device used for the display panel 101 has the following three characteristics regarding the emission current Ie.
【０１２５】第一に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を表面伝導型電子放出素子に
印加すると急激に放出電流Ｉeが増加するが、一方、閾
値電圧Ｖth未満の電圧では放出電流Ｉeはほとんど検出
されない。即ち、本実施形態における表面伝導型電子放
出素子は、放出電流Ｉeに関して明確な閾値電圧Ｖthを
持った非線形素子である。First, when a voltage larger than a certain voltage (which is called a threshold voltage Vth) is applied to the surface conduction electron-emitting device, the emission current Ie rapidly increases, but on the other hand, it is less than the threshold voltage Vth. The emission current Ie is hardly detected at the voltage of. That is, the surface conduction electron-emitting device in this embodiment is a non-linear device having a clear threshold voltage Vth with respect to the emission current Ie.
【０１２６】第二に、放出電流Ｉeは表面伝導型電子放
出素子に印加する電圧Ｖfに依存して変化するため、電
圧Ｖfによって放出電流Ｉeの大きさを制御できる。Secondly, since the emission current Ie changes depending on the voltage Vf applied to the surface conduction electron-emitting device, the magnitude of the emission current Ie can be controlled by the voltage Vf.
【０１２７】第三に、表面伝導型電子放出素子に印加す
る電圧Ｖfに対して表面伝導型電子放出素子から放出さ
れる電流Ｉeの応答速度が速いため、電圧Ｖfを印加する
時間の長さによって表面伝導型電子放出素子から放出さ
れる電子の電荷量を制御できる。Third, since the response speed of the current Ie emitted from the surface conduction electron-emitting device is fast with respect to the voltage Vf applied to the surface conduction electron-emitting device, it depends on the length of time for applying the voltage Vf. The charge amount of electrons emitted from the surface conduction electron-emitting device can be controlled.
【０１２８】以上のような特性を有するため、本実施形
態においては表面伝導型電子放出素子を表示パネル１０
１に好適に用いることができた。例えば多数の表面伝導
型電子放出素子を表示画面の画素に対応して設けた表示
パネル１０１において、第一の特性を利用すれば、表示
画面を順次走査して表示を行うことが可能である。即
ち、駆動中の表面伝導型電子放出素子には所望の発光輝
度に応じて閾値電圧Ｖth以上の電圧を適宜印加し、非選
択状態の表面伝導型電子放出素子には閾値電圧Ｖth未満
の電圧を印加する。そして駆動する表面伝導型電子放出
素子を順次切り替えてゆくことにより、表示画面を順次
走査して表示を行うことが可能である。Because of the above characteristics, the surface conduction electron-emitting device is used in the display panel 10 in this embodiment.
1 could be used suitably. For example, in the display panel 101 provided with a large number of surface conduction electron-emitting devices corresponding to the pixels of the display screen, by utilizing the first characteristic, it is possible to sequentially scan and display the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the surface conduction electron-emitting device being driven, and a voltage lower than the threshold voltage Vth is applied to the surface conduction electron-emitting device in the non-selected state. Apply. Then, by sequentially switching the driven surface conduction electron-emitting devices, it is possible to sequentially scan the display screen for display.
【０１２９】また、第二の特性または第三の特性を利用
することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。Further, since the emission brightness can be controlled by utilizing the second characteristic or the third characteristic, gradation display can be performed.
【０１３０】＜＜多数素子を単純マトリクス配線したマ
ルチ電子源の構造＞＞次に、上述した表面伝導型電子放
出素子を基板上に配列して単純マトリクス配線したマル
チ電子源の構造について説明する。<< Structure of Multi Electron Source Having Many Elements laid out in Simple Matrix >> Next, the structure of the multi electron source having the above surface conduction electron-emitting devices arranged on the substrate and wired in a simple matrix will be described.
【０１３１】図１０に、上述した表示パネル１０１に用
いたマルチ電子源の平面図を示す。基板上には、上述し
た図３で示したものと同様の平面型表面伝導型電子放出
素子が配列され、これらの素子は行方向配線電極１００
３と列方向配線電極１００４により単純マトリクス状に
配線されている。行方向配線電極１００３と列方向配線
電極１００４の交差する部分には、電極間に絶縁層（不
図示）が形成されており、電気的な絶縁が保たれてい
る。尚、図１０における表面伝導型電子放出素子は、例
えば図７に示した垂直型を使用しても良い。FIG. 10 shows a plan view of the multi-electron source used for the above-mentioned display panel 101. Planar surface conduction electron-emitting devices similar to those shown in FIG. 3 described above are arranged on the substrate, and these devices are arranged in the row wiring electrode 100.
3 and the column-direction wiring electrodes 1004 are wired in a simple matrix. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained. The surface conduction electron-emitting device in FIG. 10 may use the vertical type shown in FIG. 7, for example.
【０１３２】図１０のＡ−Ａ’に沿った断面図を、図１
１に示す。図１１における各部材の表記は図３と同様で
あるため、説明は省略する。A sectional view taken along the line AA 'in FIG. 10 is shown in FIG.
It is shown in FIG. Since the notation of each member in FIG. 11 is the same as that in FIG. 3, description thereof will be omitted.
【０１３３】尚、このような構造のマルチ電子源は、予
め基板上に行方向配線電極１００３、列方向配線電極１
００４、電極間絶縁層（不図示）、および表面伝導型電
子放出素子の素子電極と導電性薄膜を形成した後、行方
向配線電極１００３および列方向配線電極１００４を介
して本発明の方法により各素子に給電して通電フォーミ
ング処理と通電活性化処理を行うことにより製造した。The multi-electron source having such a structure has a row-direction wiring electrode 1003 and a column-direction wiring electrode 1 previously formed on the substrate.
004, an inter-electrode insulating layer (not shown), and a device electrode of the surface conduction electron-emitting device and a conductive thin film are formed, and then each is formed by the method of the present invention via the row-direction wiring electrode 1003 and the column-direction wiring electrode 1004. The device was manufactured by supplying power to the device and performing energization forming process and energization activation process.
【０１３４】＜＜表示パネルの補正駆動＞＞以下、本実
施形態の特徴である表示パネルの駆動方法及び補正方法
について説明する。<< Display Panel Correction Driving >> The display panel driving method and correction method, which are the features of this embodiment, will be described below.
【０１３５】図１２は、上述した表面伝導型電子放出素
子からなる表示１０１パネルを含む画像形成装置のブロ
ック構成を示す図である。図中、１０１は表示パネルで
あり、上述した図１に示すようにＭ行Ｎ列のマルチ表面
伝導型電子放出素子からなる。表示パネル１０１は、外
部端子Ｄx1〜Ｄxm及びＤy1〜Ｄynを介してパネル内の行
／列方向配線ＥY1〜ＥＹN，ＥＸ1〜ＥＸMと外部の電気
回路と接続されている。また、フェースプレート上の高
圧端子も外部の高圧電源Ｖａに接続され、放出電子を加
速するようになっている。このうち、端子Ｄx1〜Ｄxmに
は、表示パネル１０１内のマルチ電子源、即ちＭ行Ｎ列
の行列状にマトリクス配線された表面伝導型電子放出素
子群を１行ずつ順次駆動してゆくための走査信号が印加
される。一方、端子Ｄy1〜Ｄynには前記走査信号により
選択された一行の表面伝導型放出素子の各素子の出力電
子ビームを制御するための変調信号が印加される。FIG. 12 is a diagram showing a block configuration of an image forming apparatus including a display 101 panel including the surface conduction electron-emitting device described above. In the figure, 101 is a display panel, which is composed of multi-surface conduction electron-emitting devices of M rows and N columns as shown in FIG. The display panel 101 is connected to the row / column direction wirings EY1 to EYN and EX1 to EXM in the panel and external electric circuits via external terminals Dx1 to Dxm and Dy1 to Dyn. Further, a high voltage terminal on the face plate is also connected to an external high voltage power supply Va to accelerate emitted electrons. Among them, the terminals Dx1 to Dxm are for sequentially driving the multi-electron sources in the display panel 101, that is, the surface conduction electron-emitting device groups matrix-wired in a matrix of M rows and N columns row by row. A scanning signal is applied. On the other hand, a modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to the terminals Dy1 to Dyn.
【０１３６】次に、走査回路１０２について説明する。
走査回路１０２は内部にｍ個のスイッチング素子を備え
ており、各スイッチング素子は不図示の直流電圧源Ｖｘ
の出力電圧もしくは０Ｖ（グランドレベル）のいずれか
一方を選択し、表示パネル１０１の端子Ｄx1〜Ｄxmとそ
れぞれ電気的に接続する。各スイッチング素子は、後述
するタイミング信号発生回路１０４が出力する制御信号
Ｔscanに基づいて動作するが、実際には例えばＦＥＴの
ようなスイッチング素子を組み合わせることにより容易
に構成することが可能である。Next, the scanning circuit 102 will be described.
The scanning circuit 102 has m switching elements therein, and each switching element is a DC voltage source Vx (not shown).
Output voltage or 0 V (ground level) is selected and electrically connected to the terminals Dx1 to Dxm of the display panel 101, respectively. Each switching element operates based on a control signal Tscan output from a timing signal generation circuit 104 described later, but in practice, it can be easily configured by combining switching elements such as FETs.
【０１３７】尚、前記の直流電圧源Ｖｘは、本実施形態
において使用する表面伝導型電子放出素子の特性とし
て、電子放出しきい値電圧が８Ｖであるため、走査され
ていない素子に印加される駆動電圧が電子放出しきい値
電圧以下となるよう、７Ｖの一定電圧を出力するように
設定されている。Since the DC voltage source Vx has an electron emission threshold voltage of 8V as a characteristic of the surface conduction electron-emitting device used in this embodiment, it is applied to the device which is not scanned. It is set to output a constant voltage of 7 V so that the drive voltage becomes equal to or lower than the electron emission threshold voltage.
【０１３８】１１１は、表示パネル１０１の各素子から
電子放出を得るために、通電フォーミング／通電活性化
処理を行う通電処理回路である。通電処理を行う際に
は、切り換えＳＷ１１０において列方向配線の端子Ｄy1
〜Ｄynを０Ｖに接続し、行方向配線端子Ｄx1〜Ｄxmに通
電処理回路１１１の出力を接続する。一方、表示パネル
１０１の駆動時、及び後述する補正データ取得時には、
切り換えＳＷ１１０を切り換え、列方向配線の端子Ｄy1
〜Ｄynを駆動信号であるＶ／Ｉ変換回路１０９の出力に
接続し、行方向配線端子Ｄx1〜Ｄxmを走査回路１０２の
出力に接続する。Reference numeral 111 denotes an energization processing circuit for carrying out energization forming / energization activation processing in order to obtain electron emission from each element of the display panel 101. When performing the energization process, the switch SW110 is used to connect the column direction wiring terminals Dy1.
To Dyn are connected to 0V, and the output of the energization processing circuit 111 is connected to the row direction wiring terminals Dx1 to Dxm. On the other hand, at the time of driving the display panel 101 and at the time of obtaining correction data described later,
The switching SW 110 is switched, and the column direction wiring terminal Dy1
To Dyn are connected to the output of the V / I conversion circuit 109 which is a drive signal, and the row direction wiring terminals Dx1 to Dxm are connected to the output of the scanning circuit 102.
【０１３９】続いて、表示パネル１０１を駆動する際に
入力された画像信号の流れについて説明する。まず、入
力されたコンポジット画像信号をデコーダ１０３で３原
色（ＲＧＢ）の輝度信号、及び水平、垂直同期信号（Ｈ
ＳＹＮＣ，ＶＳＹＮＣ）に分離する。そしてタイミング
信号発生回路１０４ではＨＳＹＮＣ，ＶＳＹＮＣ信号に
同期した各種タイミング信号を発生させる。一方、ＲＧ
Ｂ輝度信号はＳ／Ｈ回路１０５において適当なタイミン
グでサンプリングされ保持される。Ｓ／Ｈ回路１０５で
保持された信号はシリアルパラレル（Ｓ／Ｐ）変換回路
１０６で画素の並びに対応して一行分のパラレル映像信
号に変換される。続いてパラレル映像信号は、パルス幅
変調回路１０８において映像信号強度に対応したパルス
幅を有する電圧ドライブパルス（ＰＷ1，ＰＷ2，...，
ＰＷn）に変換される。Next, the flow of an image signal input when driving the display panel 101 will be described. First, the decoder 103 processes the input composite image signal for the luminance signals of the three primary colors (RGB) and the horizontal and vertical synchronization signals (H
SYNC, VSYNC). Then, the timing signal generation circuit 104 generates various timing signals synchronized with the HSYNC and VSYNC signals. On the other hand, RG
The B luminance signal is sampled and held at an appropriate timing in the S / H circuit 105. The signal held by the S / H circuit 105 is converted by the serial / parallel (S / P) conversion circuit 106 into a parallel video signal for one row corresponding to the pixel arrangement. Subsequently, the parallel video signal is converted into voltage drive pulses (PW1, PW2, ...) Having a pulse width corresponding to the video signal strength in the pulse width modulation circuit 108.
PWn).
【０１４０】この時、パルス幅変調回路１０８では、各
列方向の位置に応じてルックアップテーブル（以下、Ｌ
ＵＴ）１０７から出力された補正データに基づいて、各
列毎に電圧ドライブパルスの振幅を補正することによ
り、表示パネル１０１の列方向の素子ばらつきの補正を
行うことを特徴とする。尚、ＬＵＴ１０７内の補正デー
タについては後述する。At this time, in the pulse width modulation circuit 108, a look-up table (hereinafter referred to as L
It is characterized in that the element variation in the column direction of the display panel 101 is corrected by correcting the amplitude of the voltage drive pulse for each column based on the correction data output from the (UT) 107. The correction data in the LUT 107 will be described later.
【０１４１】そして、ドライブパルス（ＰＷ1，ＰＷ
2，...，ＰＷn）はＶ／Ｉ変換回路１０９により電圧量
から電流量に変換され、該電流出力は電流出力パルスと
して、表示パネル１０１の端子Ｄy1〜Ｄynを介して表示
パネル１０１内の表面伝導型電子放出素子に印加され
る。電流出力パルスが供給された表示パネル１０１で
は、走査回路１０２によって選択された行に接続された
表面伝導型電子放出素子のみが、供給されたパルス幅に
応じた期間だけ電子を放出し、対応する蛍光体が発光す
る。このように、走査回路１０２が選択する行を順次走
査することで、表示パネル１０１上において２次元画像
が形成される。Then, drive pulses (PW1, PW
2, ..., PWn) is converted from a voltage amount to a current amount by the V / I conversion circuit 109, and the current output is converted into a current output pulse through the terminals Dy1 to Dyn of the display panel 101 in the display panel 101. It is applied to a surface conduction electron-emitting device. In the display panel 101 supplied with the current output pulse, only the surface conduction electron-emitting device connected to the row selected by the scanning circuit 102 emits electrons for a period corresponding to the supplied pulse width, and the corresponding The phosphor emits light. In this way, by sequentially scanning the rows selected by the scanning circuit 102, a two-dimensional image is formed on the display panel 101.
【０１４２】次に、Ｖ／Ｉ変換回路１０９について説明
する。Ｖ／Ｉ変換回路１０９は、入力された電圧信号の
振幅に応じて、表示パネル１０１内の表面伝導型電子放
出素子に流す電流を制御する回路である。図１３の
（ａ）は、Ｖ／Ｉ変換回路１０９の内部構成の一例を示
す図である。Ｖ／Ｉ変換回路１０９は、列配線の本数分
の入力信号に対して、Ｖ／Ｉ変換器をそれぞれ備え、そ
の出力は表示パネル１０１の列方向端子Ｄy1，Ｄy2，Ｄ
y3，・・・，Ｄynにそれぞれ接続されている。図１３の
（ａ）に示す各Ｖ／Ｉ変換器は、例えば図１３の（ｂ）
のような回路により構成されている。同図において２０
１オペアンプ、２０２は例えばトランジスタ、２０３は
抵抗である。図１３の（ｂ）に示す回路構成によれば、
入力する電圧信号Ｖinの振幅に応じて、出力する電流Ｉ
outが決定され、以下の関係が成立する。Next, the V / I conversion circuit 109 will be described. The V / I conversion circuit 109 is a circuit that controls a current flowing through the surface conduction electron-emitting device in the display panel 101 according to the amplitude of the input voltage signal. FIG. 13A is a diagram showing an example of the internal configuration of the V / I conversion circuit 109. The V / I conversion circuit 109 includes V / I converters for input signals corresponding to the number of column wirings, and outputs the column direction terminals Dy1, Dy2, D of the display panel 101.
Connected to y3, ..., Dyn, respectively. Each V / I converter shown in FIG. 13A is, for example, shown in FIG.
It is composed of a circuit such as. 20 in the figure
1 operational amplifier, 202 is a transistor, and 203 is a resistor. According to the circuit configuration shown in FIG. 13B,
The output current I according to the amplitude of the input voltage signal Vin
out is determined, and the following relationships are established.
【０１４３】Ｉout＝Ｖin／Ｒ ・・・（１） そこで、Ｖ／Ｉ変換回路１０９の設計パラメータを適当
な値にすることで、入力された電圧信号に応じて、表面
伝導型電子放出素子に流す出力電流Ｉoutを制御するこ
とができる。尚、本実施形態ではＲ＝１０００オーム、
Ｖｃｃ＝１５ｖとした。Iout = Vin / R (1) Therefore, by setting the design parameter of the V / I conversion circuit 109 to an appropriate value, a surface conduction electron-emitting device can be obtained according to the input voltage signal. The output current Iout to flow can be controlled. In the present embodiment, R = 1000 ohms,
Vcc = 15v.
【０１４４】以上、本実施形態における画像形成時の動
作の概要について説明したが、次に、通電による表面伝
導型電子放出素子のフォーミング／活性化動作、及び素
子ばらつき補正データ取得、及び該補正データを用いた
駆動時の補正動作について、図１４を参照して説明す
る。The outline of the operation at the time of image formation in this embodiment has been described above. Next, the forming / activating operation of the surface conduction electron-emitting device by energization, the acquisition of the element variation correction data, and the correction data. The correction operation at the time of driving by using will be described with reference to FIG.
【０１４５】まず、図１２に示す画像形成装置の製造時
に行う、通電によるフォーミング／活性化動作につい
て、図１４の（ａ）を参照して説明する。この時、切り
換えＳＷ１１０により、表示パネル１０１の列方向配線
端子Ｄy1〜Ｄynは０Ｖに接続されている。また、行方向
配線端子Ｄx1〜Ｄxmは通電処理回路１１１に接続されて
いる。この時、通電処理回路１１１は、行方向配線端子
Ｄx1〜Ｄxmを一本ずつ選択し、通電処理を行った。尚、
具体的な通電の条件については上述した通りである。First, the forming / activating operation by energization, which is performed at the time of manufacturing the image forming apparatus shown in FIG. 12, will be described with reference to FIG. At this time, the column direction wiring terminals Dy1 to Dyn of the display panel 101 are connected to 0V by the switching SW 110. The row-direction wiring terminals Dx1 to Dxm are connected to the energization processing circuit 111. At this time, the energization processing circuit 111 selects the row-direction wiring terminals Dx1 to Dxm one by one and performs the energization processing. still,
The specific energization conditions are as described above.
【０１４６】次に、画像形成装置の製造後等に行う、補
正データ用のＬＵＴ１０７を作成する手順について、図
１４の（ｂ）を参照して説明する。Next, the procedure for creating the LUT 107 for correction data, which is performed after the image forming apparatus is manufactured, will be described with reference to FIG.
【０１４７】切り換えＳＷ１１０により、表示パネル１
０１の列方向配線端子Ｄy1〜Ｄynは、Ｖ／Ｉ変換回路１
０９の出力に接続される。また、行方向配線端子Ｄx1〜
Ｄxmは、走査回路１０２に接続されている。このとき、
走査回路１０２は行方向配線端子Ｄx1のみを選択する。
そしてＬＵＴ１０７の作成時には、Ｖ／Ｉ変換回路１０
９は行方向Ｄx1上のｎ個の表面伝導型電子放出素子につ
いて、一素子ずつ定電流による駆動を行ない、この時の
電子放出電流Ｉeを、高圧電源に設けたモニタ抵抗によ
り監視する。この時、各放出電流Ｉeが一定（例えば１
μＡ）となるように、Ｖ／Ｉ変換回路１０９から出力さ
れる駆動電流を調整する。この結果、行方向配線端子Ｄ
x1上のｎ個の素子について、各放出電流Ｉeが一定（１
μＡ）となるような駆動電流、即ち各表面伝導型電子放
出素子における素子電流Ｉfを、それぞれＬＵＴ１０７
に補正データとして格納する。The display panel 1 is switched by the switching SW 110.
The column direction wiring terminals Dy1 to Dyn of 01 are connected to the V / I conversion circuit 1
09 output. In addition, the row direction wiring terminals Dx1 ~
Dxm is connected to the scanning circuit 102. At this time,
The scanning circuit 102 selects only the row-direction wiring terminal Dx1.
When the LUT 107 is created, the V / I conversion circuit 10
Reference numeral 9 drives n surface conduction electron-emitting devices in the row direction Dx1 by a constant current one by one, and the electron emission current Ie at this time is monitored by a monitor resistor provided in the high-voltage power supply. At this time, each emission current Ie is constant (for example, 1
The drive current output from the V / I conversion circuit 109 is adjusted so that it becomes μA). As a result, the row direction wiring terminal D
For each of the n elements on x1, each emission current Ie is constant (1
μA), that is, the device current If in each surface conduction electron-emitting device,
Stored as correction data.
【０１４８】本実施形態の表示パネル１０１において、
行配線上の表面伝導型電子放出素子の列方向に特性ばら
つきが生じるのは、上述した様に、素子作製のための通
電フォーミング処理時に、行方向配線を選択して１行分
の素子を一括で処理するために、通電電流量が大きく、
行方向配線抵抗の影響を受けやすいためである。従っ
て、通電フォーミング処理／通電活性処理時に生じた行
方向の表面伝導型電子放出素子の特性ばらつきを補正す
るための補正データ（Ｉf）をＬＵＴ１０７に格納し、
該補正データに基づいて、表示パネル１０１の駆動を行
う。In the display panel 101 of this embodiment,
As described above, the characteristics of the surface conduction electron-emitting devices on the row wirings vary in the column direction. As described above, the row-direction wirings are selected to collectively collect the elements for one row during the energization forming process for device fabrication. Therefore, the amount of energizing current is large,
This is because it is easily affected by the wiring resistance in the row direction. Therefore, the correction data (If) for correcting the characteristic variation of the surface conduction electron-emitting device in the row direction generated during the energization forming process / energization activation process is stored in the LUT 107,
The display panel 101 is driven based on the correction data.
【０１４９】尚、通電フォーミング処理／通電活性処理
時における列方向配線による影響はほとんどない。これ
は、通電時に列方向配線に流れる通電電流量は、行方向
配線を流れる通電電流量よりもはるかに小さい（１／列
数〜１／１００以下）ためである。従って、通電フォー
ミング処理の際に、列方向配線の電圧降下の影響を考慮
する必要はほとんどないため、ＬＵＴ１０７に格納され
ている行方向の素子の特性ばらつきを補正する補正値
は、どの行についても等価であると考えられる。It should be noted that the column-direction wiring has almost no effect during the energization forming process / energization activation process. This is because the amount of energizing current flowing through the column-direction wiring during energization is much smaller than the amount of energizing current flowing through the row-direction wiring (1 / the number of columns to 1/100 or less). Therefore, in the energization forming process, there is almost no need to consider the influence of the voltage drop of the column-direction wiring, and therefore the correction value for correcting the characteristic variation of the element in the row direction stored in the LUT 107 is applied to every row. Considered to be equivalent.
【０１５０】ここで、ＬＵＴ１０７に格納される補正デ
ータについて詳細に説明する。Here, the correction data stored in the LUT 107 will be described in detail.
【０１５１】以下、表示パネル１０１を形成する２次元
配列のマルチ表面伝導型電子放出素子群において、各素
子をそれぞれ座標（行方向位置，列方向位置）で表わす
とする。ここで、表面伝導型電子放出素子の特性とし
て、明確な閾値電圧Ｖth（本実施形態の素子では８Ｖ）
を有しており、該閾値電圧Ｖth以上の電圧が印加された
場合のみ、電子放出が生じ、放出電流Ｉeが得られる。
従って、位置（１,Ｎ）の表面伝導型電子放出素子を駆
動する際に検出される放出電流Ｉeは、以下のように表
せる。In the following, in the two-dimensional array of multi-surface conduction electron-emitting devices forming the display panel 101, each device is represented by coordinates (row direction position, column direction position). Here, as a characteristic of the surface conduction electron-emitting device, a clear threshold voltage Vth (8 V in the device of this embodiment)
Therefore, electron emission occurs and an emission current Ie is obtained only when a voltage equal to or higher than the threshold voltage Vth is applied.
Therefore, the emission current Ie detected when driving the surface conduction electron-emitting device at the position (1, N) can be expressed as follows.
【０１５２】 Ｉe＝Ｉe［+Ｖf,（１,Ｎ）］・・・・（２） 尚、Ｉe［+Ｖf,（１,Ｎ）］とは、行方向配線が
「１」，列方向配線が「Ｎ」の交点にある素子に対し
て、＋Ｖfの電圧を印加した場合の電子放出電流を表わ
す。Ie = Ie [+ Vf, (1, N)] ... (2) Incidentally, Ie [+ Vf, (1, N)] means that the row-direction wiring is “1” and the column-direction wiring is Represents the electron emission current when a voltage of + Vf is applied to the element at the intersection of "N".
【０１５３】一方、表面伝導型電子放出素子に流れる素
子電流Ｉfは、列方向配線「Ｎ」上に存在するｍ−１個
の表面伝導型電子放出素子に対して、＋１／２Ｖfの電
圧を印加した際に流れる素子電流（半選択状態の素子電
流）の総和と、位置（１,Ｎ）の選択素子に＋Ｖfの電圧
を印加した際に流れる素子電流との和になる。即ち、半
選択状態の素子電流とは、駆動対象である素子以外に流
れる電流であり、以降、無効電流と称する。従って、当
該素子に流れる素子電流Ｉfは、以下のように表せる。On the other hand, the device current If flowing in the surface conduction electron-emitting device is a voltage of +1/2 Vf applied to the m-1 surface conduction electron-emitting devices existing on the column-direction wiring "N". The sum of the element currents (element currents in the semi-selected state) that flows when the above is performed and the element current that flows when a voltage of + Vf is applied to the selected element at the position (1, N). That is, the element current in the half-selected state is a current flowing in elements other than the element to be driven, and is hereinafter referred to as a reactive current. Therefore, the device current If flowing in the device can be expressed as follows.
【０１５４】 尚、Ｉf［+Ｖf,（１,Ｎ）］とは、行方向配線が
「１」，列方向配線が「Ｎ」の交点にある素子に対し
て、＋Ｖfの電圧を印加した場合の素子電流を表わす。[0154] If [+ Vf, (1, N)] is the element current when a voltage of + Vf is applied to the element at the intersection of the row-direction wiring “1” and the column-direction wiring “N”. Represents
【０１５５】以下、（３）式の第２項のＩf［+Ｖf,
（１,Ｎ）］を、選択素子（１,Ｎ）に真に流れる素子電
流Ｉfmと称する。即ち、 Ｉfm＝Ｉf［+Ｖf,（１,Ｎ）］ ・・・・（４） であり、更に、各素子毎の真に流れる素子電流Ｉfmに対
する電子放出電流Ｉeの割合を、電子放出効率η（１,
Ｎ）＝Ｉe／Ｉfmとすると、位置（１,Ｎ）の素子を駆動
して放出される放出電流Ｉeは、以下のように表せる。Below, If [+ Vf, of the second term of equation (3),
(1, N)] is referred to as a device current Ifm that truly flows through the selection device (1, N). That is, Ifm = If [+ Vf, (1, N)] (4), and the ratio of the electron emission current Ie to the true flowing device current Ifm of each device is expressed by the electron emission efficiency η. (1,
If N) = Ie / Ifm, the emission current Ie emitted by driving the element at the position (1, N) can be expressed as follows.
【０１５６】 Ｉe＝η（１,Ｎ）×Ｉfm ＝η（１,Ｎ）×（Ｉf−ΣＩf（+1/2Ｖf）） ・・・・（５） 即ち、表示パネル１０１の外部からの駆動電流となる素
子電流Ｉfにより、素子（１,Ｎ）の放出電流Ｉeを一定
にするには、各素子の電子放出効率ηと半選択素子の素
子電流ΣＩf（+1/2Ｖf）（無効電流分）のばらつきを抑
える必要がある。本実施形態においては、Ｖ／Ｉ変換回
路１０９から出力する駆動電流Ｉfを変化させ、各素子
の放出電流Ｉeが一定になるように、ＬＵＴ１０７を作
成することを特徴とする。Ie = η (1, N) × Ifm = η (1, N) × (If−ΣIf (+ 1 / 2Vf)) (5) That is, the drive current from the outside of the display panel 101. In order to make the emission current Ie of the element (1, N) constant by the element current If, the electron emission efficiency η of each element and the element current ΣIf (+ 1 / 2Vf) of the half-selected element (reactive current) It is necessary to suppress the variation of. The present embodiment is characterized in that the drive current If output from the V / I conversion circuit 109 is changed and the LUT 107 is created so that the emission current Ie of each element becomes constant.
【０１５７】即ち、表示パネル１０１の各表面伝導型放
出素子を駆動する信号は、素子作製の際の通電フォーミ
ング処理／通電活性処理時に生じた、行方向の素子の特
性ばらつきを補正した電流信号となる。That is, the signals for driving the respective surface conduction electron-emitting devices of the display panel 101 are the current signals which are obtained by correcting the characteristic variations of the devices in the row direction, which are generated during the energization forming process / energization activation process during the device fabrication. Become.
【０１５８】本実施形態においては、（５）式における
素子の効率η（Ｍ,Ｎ）のばらつきと、半選択素子の素
子電流分ΣＩf（+1/2Ｖf）のばらつきとを同時に補正す
るデータをＬＵＴ１０７に格納する。具体的には、例え
ば各素子からの放出電流量を１μＡにした時の行方向配
線Ｄx1上の表面伝導型電子放出素子における素子電流Ｉ
fを測定し、駆動時の補正データとしてＬＵＴ１０７に
格納した。上述したように、本実施形態における素子の
特性ばらつきは通電方向に直交した方向、即ち列方向に
分布するため、行番号「１」において、このばらつきを
補正する駆動電流（素子電流）値Ｉfを測定した。従っ
て上述した様に、任意の行方向における補正データは、
全ての行について等価であるため、表示パネル１０１の
全ての行方向については、ＬＵＴ１０７に格納された１
行分の補正データを用いて駆動する。In the present embodiment, data for simultaneously correcting the variation of the element efficiency η (M, N) in the equation (5) and the variation of the element current component ΣIf (+ 1 / 2Vf) of the half-selected element are obtained. It is stored in the LUT 107. Specifically, for example, when the amount of emission current from each element is set to 1 μA, the element current I in the surface conduction electron-emitting element on the row wiring Dx1
f was measured and stored in the LUT 107 as correction data during driving. As described above, since the characteristic variations of the elements in the present embodiment are distributed in the direction orthogonal to the energization direction, that is, in the column direction, the drive current (element current) value If for correcting this variation is set in the row number “1”. It was measured. Therefore, as described above, the correction data in the arbitrary row direction is
Since all the rows are equivalent, all the row directions of the display panel 101 are stored in the LUT 107.
Driving is performed using the correction data for the rows.
【０１５９】以下、ＬＵＴ１０７内の補正データを用い
て、実際に表示パネル１０１の駆動電流を補正する様子
について、図１４の（ｃ）及び図１５を参照して説明す
る。The actual correction of the drive current of the display panel 101 using the correction data in the LUT 107 will be described below with reference to FIGS. 14 (c) and 15.
【０１６０】図１４の（ｃ）は、表示パネル１０１の駆
動時における接続を示す図である。本実施形態では、画
像信号の輝度信号をパルス幅変調し、駆動パルスの幅を
変えることにより階調制御を行ない、同時に各素子の特
性ばらつきの補正は、駆動電流信号の振幅値を調整する
ことにより行う。例えば、列番号「Ｎ」の素子を駆動す
る際、ＬＵＴ１０７から駆動電流が１ｍＡとして補正デ
ータが得られた場合、パルス幅変調回路１０８の出力Ｐ
Ｗnは、高さ１Ｖの電圧パルスを発生する。パルス幅変
調回路１０８からの電圧出力は、Ｖ／Ｉ変換回路１０９
により高さ１ｍＡの電流パルスとなり、表示パネル１０
１に供給される。FIG. 14C is a diagram showing the connection when the display panel 101 is driven. In this embodiment, gradation control is performed by pulse-width-modulating the luminance signal of the image signal and changing the width of the drive pulse, and at the same time, the characteristic variation of each element is corrected by adjusting the amplitude value of the drive current signal. By. For example, when driving the element of the column number “N” and the correction data is obtained from the LUT 107 with the driving current of 1 mA, the output P of the pulse width modulation circuit 108 is obtained.
Wn generates a voltage pulse with a height of 1V. The voltage output from the pulse width modulation circuit 108 is the V / I conversion circuit 109.
Causes a current pulse with a height of 1 mA, and the display panel 10
1 is supplied.
【０１６１】ここで、本実施形態の表示パネル駆動にお
ける補正の様子を図１５のタイミングチャートに示す。
図１５において、まず表示パネル１０１の端子Ｄy1とＤ
y2に接続される駆動線に注目し、同図に示すような輝度
データ入力が行われたとする。そしてこの時、ＬＵＴ１
０７から、Ｄy1上の素子は駆動電流１ｍＡ、Ｄy2上の素
子は駆動電流１．１ｍＡで駆動するという補正データが
得られたとする。この場合のＶ／Ｉ変換回路１０９にお
ける定電流出力（Ｉf）をモニタすると、表示パネル１
０１の端子Ｄy1上の素子は１ｍＡで駆動され（図１５
（ｅ））、端子Ｄy2上の素子は１．１ｍＡで駆動されて
いる（図１５（ｊ））。Here, a state of correction in driving the display panel of this embodiment is shown in a timing chart of FIG.
In FIG. 15, first, the terminals Dy1 and Dy of the display panel 101 are shown.
Focusing on the drive line connected to y2, it is assumed that the luminance data is input as shown in the figure. And at this time, LUT1
It is assumed that correction data is obtained from 07 that the element on Dy1 is driven with a drive current of 1 mA and the element on Dy2 is driven with a drive current of 1.1 mA. When the constant current output (If) in the V / I conversion circuit 109 in this case is monitored, the display panel 1
The device on the terminal Dy1 of 01 is driven by 1 mA (Fig. 15).
(E)), the element on the terminal Dy2 is driven at 1.1 mA (FIG. 15 (j)).
【０１６２】このように、素子の特性ばらつきを駆動電
流パルスＩfの波高値で補償することにより、どの素子
についても、観測される放出電流Ｉeはその高さ（１μ
Ａ）が揃っており、かつ、輝度信号に応じてパルス幅が
異なる。（図１５（ｆ），（ｋ）） 従来のように、画像データに応じて表面伝導型電子放出
素子に印加する電圧信号パルス幅を変調すると、配線抵
抗等で生じる電圧降下により表面伝導型電子放出素子に
印加される電圧のばらつきや、素子の電圧−電流特性の
ばらつきが発生し、画像データに対して忠実な輝度再現
ができなかった。しかしながら、以上説明した様に本実
施形態によれば、Ｖ／Ｉ変換回路１０９により表示パネ
ル１０１内の表面伝導型電子放出素子に流れる素子電流
を変調したため、配線抵抗等で生じる電圧降下を補償す
ることができ、更に表面伝導型電子放出素子毎のばらつ
きや、素子数の増加に伴う半選択素子への回り込み電流
を補償することができる。従って、表示画面全体にわた
って原画像信号に対して極めて忠実な輝度で画像を表示
することができる。As described above, by compensating the characteristic variation of the element with the peak value of the drive current pulse If, the observed emission current Ie of any element is at its height (1 μm).
A) is complete, and the pulse width differs depending on the luminance signal. (FIGS. 15 (f) and 15 (k)) When the voltage signal pulse width applied to the surface conduction electron-emitting device is modulated according to the image data as in the prior art, the surface conduction electrons are generated due to the voltage drop caused by the wiring resistance or the like. Variations in the voltage applied to the emitting element and variations in the voltage-current characteristics of the element occurred, and it was not possible to reproduce the luminance faithfully to the image data. However, as described above, according to the present embodiment, since the V / I conversion circuit 109 modulates the device current flowing through the surface conduction electron-emitting device in the display panel 101, the voltage drop caused by the wiring resistance or the like is compensated. Further, it is possible to compensate for variations among the surface conduction electron-emitting devices and the sneak current to the half-selected devices due to an increase in the number of devices. Therefore, it is possible to display an image with a luminance that is extremely faithful to the original image signal over the entire display screen.
【０１６３】更に、ＬＵＴ１０７の作成の際には放出電
流Ｉeのみでなく、蛍光体の発光特性も含めて、輝度を
用いたテーブルを作成しても良い。Further, when creating the LUT 107, a table using the brightness may be created including not only the emission current Ie but also the emission characteristics of the phosphor.
【０１６４】＜変形例１＞以下、本実施形態の変形例に
ついて説明する。<Modification 1> A modification of the present embodiment will be described below.
【０１６５】上述した本実施形態においては、表示パネ
ル１０１の行番号「１」上の全ての素子の列方向素子特
性ばらつきを測定し、ばらつきを補償する駆動電流値を
補正データとしてＬＵＴ１０７に格納し、該補正データ
を参照して、各表面伝導型電子放出素子の駆動を行っ
た。本変形例においては、補正データの取得を更に容易
にするために、ＬＵＴ１０７の値として、表示パネル１
０１の行番号「１」上の素子の列方向素子特性ばらつき
を、列番号「１」と列番号「ｎ」の２つで代表させ、こ
の間の素子の特性は線形に変化すると仮定する。In the present embodiment described above, the column-direction element characteristic variations of all the elements on the row number “1” of the display panel 101 are measured, and the driving current value for compensating for the variations is stored in the LUT 107 as correction data. The surface conduction electron-emitting devices were driven with reference to the correction data. In this modification, the value of the LUT 107 is set as the value of the display panel 1 in order to further facilitate the acquisition of the correction data.
The column-direction element characteristic variation of the element on the row number “1” of 01 is represented by the column number “1” and the column number “n”, and it is assumed that the element characteristic in the meantime changes linearly.
【０１６６】すると、該列上における各表面伝導型電子
放出素子における素子電流は、以下の式で算出される。Then, the device current in each surface conduction electron-emitting device on the column is calculated by the following formula.
【０１６７】Ｉf（Ｎ）＝ａ×Ｎ＋ｂ ・・・・（６） 但し、Ｉf（Ｎ）は、列番号「Ｎ」に対するＶ／Ｉ変換
回路１０９の出力であり、ａ，ｂは定数である。If (N) = a × N + b (6) where If (N) is the output of the V / I conversion circuit 109 for the column number “N”, and a and b are constants. .
【０１６８】このように全ての素子電流を実際に測定す
ることなく、所定の測定値に基づいて近似することによ
り、補正データを求めることができ、該補正データに基
づいて駆動を行っても良い。As described above, the correction data can be obtained by approximating based on a predetermined measurement value without actually measuring all the device currents, and the driving may be performed based on the correction data. .
【０１６９】例えば、表示パネル１０１の列方向配線が
５００本あり、列番号「１」の素子における駆動電流値
が１ｍＡで、列番号「５００」の素子の駆動電流値が５
ｍＡとして測定された場合、（６）式により Ｉf（Ｎ）＝０．００８×Ｎ＋０．９９２（ｍＡ） と近似することができ、各行における補正電流値が決定
可能である。これにより、補正データの取得がより容易
となり、ＬＵＴ１０７に格納すべき補正データ数も２個
でよいため、ＬＵＴ１０７の容量を節約することも可能
となる。尚、ＬＵＴ１０７に格納する補正データは２個
に限定されないことはもちろんである。For example, the display panel 101 has 500 wirings in the column direction, the driving current value of the element of column number “1” is 1 mA, and the driving current value of the element of column number “500” is 5 mA.
When measured as mA, it can be approximated as If (N) = 0.008 × N + 0.992 (mA) by the equation (6), and the correction current value in each row can be determined. This makes it easier to obtain the correction data, and the number of correction data to be stored in the LUT 107 may be two, so that the capacity of the LUT 107 can be saved. It goes without saying that the correction data stored in the LUT 107 is not limited to two.
【０１７０】以上説明した様に、全ての補正値をＬＵＴ
１０７に格納すること無く、代表値のみを格納すること
により、ＬＵＴ１０７の生成を容易に行うことができ
る。そして、表面伝導型電子放出素子の駆動時に線形近
似演算を行ってそれぞれの補正値を得ることにより、上
述した実施形態と同様の効果を、小容量のＬＵＴ１０７
で実現することができる。As described above, all correction values are LUT
By storing only the representative value without storing it in 107, the LUT 107 can be easily generated. Then, when the surface conduction electron-emitting device is driven, a linear approximation calculation is performed to obtain the respective correction values, so that the same effect as the above-described embodiment can be obtained, and the small-capacity LUT 107 can be obtained.
Can be realized.
【０１７１】＜変形例２＞また、本実施形態は上述した
実施形態に限定されるものではない。<Modification 2> The present embodiment is not limited to the above-mentioned embodiment.
【０１７２】例えば、上述した実施形態においては、Ｌ
ＵＴ１０７に格納する補正データを得るために表示パネ
ル１０１の行番号「１」（端子Ｄx1）のみについて計測
を行ったが、該行に限定されるものではなく、また、複
数の行方向についての計測を行なっても良い。複数の行
についての計測を行なった場合、ＬＵＴ１０７に格納す
る補正データとしては、複数行における各計測値の平均
をとれば良い。For example, in the above embodiment, L
In order to obtain the correction data to be stored in the UT 107, only the line number “1” (terminal Dx1) of the display panel 101 was measured, but the measurement is not limited to this line, and the measurement in a plurality of line directions is also possible. May be done. When the measurement is performed on a plurality of rows, the correction data stored in the LUT 107 may be the average of the respective measurement values on the plurality of rows.
【０１７３】また、１行における各素子毎の電流値をＬ
ＵＴ１０７に格納する補正データとしたが、もちろん対
応する電圧値を補正データとして格納しても良い。The current value for each element in one row is L
Although the correction data is stored in the UT 107, the corresponding voltage value may of course be stored as the correction data.
【０１７４】また、本実施形態においては表示パネル１
０１を電流駆動する例について説明を行ったが、電圧駆
動により、同様の補正を行うことも可能である。In addition, in the present embodiment, the display panel 1
Although the example in which 01 is driven by current has been described, the same correction can be performed by driving in voltage.
【０１７５】また、本実施形態においては通電フォーミ
ング時において直交する方向（列方向）に発生する僅か
な電圧降下を無視できるとして説明を行ったが、それぞ
れの補正データをＬＵＴに格納して駆動時に補正する、
即ち各行毎にそれぞれの補正データを用意することによ
り、電子放出特性をより均一化することができる。In the present embodiment, the description has been given on the assumption that a slight voltage drop occurring in the direction (column direction) orthogonal to each other at the time of energization forming can be ignored, but each correction data is stored in the LUT and is driven. to correct,
That is, the electron emission characteristics can be made more uniform by preparing the correction data for each row.
【０１７６】以上説明した様に本実施形態によれば、通
電処理方向に現れる素子の特性の傾向を、素子の駆動時
に予め作成された適切なＬＵＴを参照して補正すること
により、表示パネルを構成する表面伝導型電子放出素子
の電子放出特性を行単位で均一化することができる。As described above, according to the present embodiment, the tendency of the characteristic of the element appearing in the energization processing direction is corrected by referring to an appropriate LUT created in advance when the element is driven, so that the display panel is It is possible to make uniform the electron emission characteristics of the surface-conduction type electron-emitting devices that are formed.
【０１７７】＜第２実施形態＞以下、本発明に係る第２
実施形態における画像形成装置について、図１６を参照
して説明する。図１６において、上述した第１実施形態
における図１２と同様の構成については同一番号を付
し、説明を省略する。<Second Embodiment> The second embodiment of the present invention will be described below.
The image forming apparatus according to the embodiment will be described with reference to FIG. In FIG. 16, the same components as those in FIG. 12 in the above-described first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
【０１７８】上述した第１実施形態においては、画像信
号強度に応じてパルス幅変調を行うことにより、階調制
御を行う例について説明した。第２実施形態において
は、所定幅のパルスにおいて、画像信号の強度に応じて
振幅を変動させることにより、階調制御を行なうことを
特徴とする。従って、素子毎に電子放出特性にばらつき
があると、適切な階調制御が困難となる。そこで第２実
施形態においても、ＬＵＴ１０７に予め適切な補正デー
タを格納することにより、表示パネル１０１における表
面伝導型電子放出素子の特性ばらつきを補正するが、画
像信号から補正データ信号を作成するための回路構成、
及び表示パネル１０１の製造法及び駆動方法が、上述し
た第１実施形態と異なる。In the above-described first embodiment, the example in which the gradation control is performed by performing the pulse width modulation according to the image signal strength has been described. The second embodiment is characterized in that gradation control is performed by changing the amplitude of a pulse having a predetermined width according to the intensity of the image signal. Therefore, if the electron emission characteristics vary from device to device, it becomes difficult to perform appropriate gradation control. Therefore, in the second embodiment as well, by storing appropriate correction data in the LUT 107 in advance, the characteristic variation of the surface conduction electron-emitting device in the display panel 101 is corrected, but the correction data signal is generated from the image signal. Circuit configuration,
The manufacturing method and the driving method of the display panel 101 are different from those of the above-described first embodiment.
【０１７９】図１６において、５０８は振幅変調回路で
あり、Ｓ／Ｐ変換回路１０６からの出力データに応じた
振幅で、一定パルス幅のパルス信号を発生する。第２実
施形態において、ＬＵＴ１０７からの補正データはこの
振幅変調回路５０８に取り込まれる。In FIG. 16, reference numeral 508 denotes an amplitude modulation circuit, which generates a pulse signal having a constant pulse width with an amplitude according to the output data from the S / P conversion circuit 106. In the second embodiment, the correction data from the LUT 107 is taken into the amplitude modulation circuit 508.
【０１８０】第２実施形態では、通電処理回路１１１が
表示パネル１０１における素子配列の列方向配線に接続
されていることを特徴とする。従って、通電による表面
伝導型電子放出素子のフォーミング／活性化動作、及び
素子ばらつき補正データ取得、及び該補正データを用い
た表示パネル１０１駆動時の補正動作が、第１実施形態
と異なる。以下、図１７を参照して説明する。The second embodiment is characterized in that the energization processing circuit 111 is connected to the column direction wiring of the element array in the display panel 101. Therefore, the forming / activating operation of the surface conduction electron-emitting device by energization, the acquisition of device variation correction data, and the correction operation when driving the display panel 101 using the correction data are different from those in the first embodiment. Hereinafter, description will be given with reference to FIG.
【０１８１】先ず、図１６に示した画像形成装置の製造
時に行う、通電によるフォーミング／活性化処理につい
て、図１７の（ａ）を参照して説明する。この時、切り
換えＳＷ１１０により、表示パネル１０１の行方向配線
端子Ｄx1〜Ｄxmは０Ｖに接続されている。そして、通電
処理回路１１１は、列方向配線端子Ｄy1〜Ｄynを一本ず
つ選択して通電処理を行った。尚、具体的な通電の条件
は、上述した第１実施形態と同様であるため省略する。First, the forming / activation processing by energization, which is performed when the image forming apparatus shown in FIG. 16 is manufactured, will be described with reference to FIG. At this time, the row direction wiring terminals Dx1 to Dxm of the display panel 101 are connected to 0V by the switching SW 110. Then, the energization processing circuit 111 selects the column-direction wiring terminals Dy1 to Dyn one by one and performs the energization processing. The specific energization conditions are the same as those in the above-described first embodiment, and will be omitted.
【０１８２】次に、画像形成装置の製造後等に行う、補
正データ用のＬＵＴ１０７を作成する手順について、図
１７の（ｂ）を参照して説明する。Next, the procedure for creating the LUT 107 for correction data, which is performed after the image forming apparatus is manufactured, will be described with reference to FIG.
【０１８３】上述した様に、第２実施形態においては画
像信号の強度に応じて振幅が変化する所定幅のパルスを
発生させることにより、階調制御を行う。これに伴い、
ＬＵＴ１０７に格納される補正データの内容が、第１実
施形態とは異なっている。As described above, in the second embodiment, gradation control is performed by generating a pulse having a predetermined width whose amplitude changes according to the intensity of the image signal. Along with this,
The content of the correction data stored in the LUT 107 is different from that of the first embodiment.
【０１８４】例えば、位置（Ｍ,Ｎ）（行方向配線Ｍと
列方向配線Ｎの交点）の表面伝導型電子放出素子を駆動
する場合について考えると、最大輝度信号入力時に検出
される放出電流Ｉeは、以下のようになる。Consider, for example, the case of driving the surface conduction electron-emitting device at the position (M, N) (the intersection of the row wiring M and the column wiring N), and the emission current Ie detected when the maximum luminance signal is input. Is as follows.
【０１８５】 Ｉe＝Ｉe［+Ｖf,（Ｍ,Ｎ）］・・・・（７） 尚、Ｉe［+Ｖf,（Ｍ,Ｎ）］とは、行方向配線が
「Ｍ」，列方向配線が「Ｎ」の交点にある素子に対し
て、＋Ｖfの電圧を印加した場合の電子放出電流を表わ
す。Ie = Ie [+ Vf, (M, N)] ... (7) In addition, Ie [+ Vf, (M, N)] means that the row direction wiring is “M” and the column direction wiring is Represents the electron emission current when a voltage of + Vf is applied to the element at the intersection of "N".
【０１８６】一方、表面伝導型電子放出素子に流れる素
子電流Ｉfは、行方向配線「Ｍ」上に存在するｎ−１個
の表面伝導型電子放出素子に対して、＋１／２Ｖfの電
圧を印加した際に流れる素子電流（半選択状態の素子電
流）の総和と、位置（Ｍ，Ｎ）の選択素子に＋Ｖfの電
圧を印加した際に流れる素子電流との和になる。即ち、
以下のように表せる。On the other hand, the device current If flowing in the surface conduction electron-emitting device is a voltage of +1/2 Vf applied to the n-1 surface conduction electron-emitting devices existing on the row wiring "M". The sum of the element currents (element currents in the half-selected state) that flows when the above is performed and the element current that flows when a voltage of + Vf is applied to the selected element at the position (M, N). That is,
It can be expressed as follows.
【０１８７】 尚、Ｉf［+Ｖf,（Ｍ,Ｎ）］とは、行方向配線が
「Ｍ」，列方向配線が「Ｎ」の交点にある素子に対し
て、＋Ｖfの電圧を印加した場合の素子電流を表わす。[0187] If [+ Vf, (M, N)] is the element current when a voltage of + Vf is applied to the element at the intersection of the row-direction wiring “M” and the column-direction wiring “N”. Represents
【０１８８】ここで、Ｉf［+Ｖf,（Ｍ,Ｎ）］を、選択
素子（Ｍ,Ｎ）に真に流れる素子電流Ｉfmと称する。即
ち、 Ｉfm＝Ｉf［+Ｖf,（Ｍ,Ｎ）］ ・・・・（９） であり、更に、各素子毎の真に流れる素子電流Ｉfmに対
する電子放出電流Ｉeの割合を、電子放出効率η（Ｍ,
Ｎ）＝Ｉe／Ｉfmとすると、位置（Ｍ,Ｎ）の素子を駆動
して放出される放出電流Ｉeは、以下のように表せる。Here, If [+ Vf, (M, N)] is referred to as a device current Ifm that truly flows through the selection device (M, N). That is, Ifm = If [+ Vf, (M, N)] (9), and further, the ratio of the electron emission current Ie to the true flowing device current Ifm of each element is defined as the electron emission efficiency η. (M,
When N) = Ie / Ifm, the emission current Ie emitted by driving the element at the position (M, N) can be expressed as follows.
【０１８９】 Ｉe＝η（Ｍ,Ｎ）×Ｉfm ＝η（Ｍ,Ｎ）×（Ｉf−ΣＩf（+1/2Ｖf）） ・・・・（１０） （１０）式より、輝度信号が２５６階調の分解能であっ
たとして、輝度信号入力Ａに対する素子電流（駆動電
流）Ｉfは、 Ｉf＝１／η（Ｍ,Ｎ）×Ａ／２５６×Ｉe＋ΣＩf（+1/2Ｖf） ・・・・（１１） となる。従って、第２実施形態のように振幅変調で階調
制御を行う画像形成装置において素子ばらつきを補正す
る場合、各素子の電子放出効率ηのばらつきと無効電流
ΣＩf（+1/2Ｖf）のばらつきの両方を補正する必要があ
る。Ie = η (M, N) × Ifm = η (M, N) × (If−ΣIf (+ 1 / 2Vf)) (10) From the equation (10), the luminance signal is 256th floor. The element current (driving current) If to the luminance signal input A is: If = 1 / η (M, N) × A / 256 × Ie + ΣIf (+ 1 / 2Vf) (11) ). Therefore, when the element variation is corrected in the image forming apparatus that performs the gradation control by the amplitude modulation as in the second embodiment, the variation of the electron emission efficiency η of each element and the variation of the reactive current ΣIf (+ 1 / 2Vf) are corrected. Both need to be corrected.
【０１９０】第２実施形態で図１７の（ａ）に示すよう
な通電処理を行うと、列方向配線上において、行方向に
素子の特性ばらつきが生じる。そこで、第２実施形態に
おいては、行方向の効率ばらつきと無効電流ばらつきの
両方を補正するように、ＬＵＴ１０７に補正データを格
納すれば良い。When the energization process as shown in FIG. 17A is performed in the second embodiment, the characteristic variation of the elements occurs in the row direction on the column direction wiring. Therefore, in the second embodiment, the correction data may be stored in the LUT 107 so as to correct both the efficiency variation in the row direction and the reactive current variation.
【０１９１】図１７の（ｂ）に示すように、切り換えＳ
Ｗ１１０により、表示パネル１０１の列方向配線端子Ｄ
y1のみをＶ／Ｉ変換回路１０９の出力に接続し、Ｄy2〜
Ｄymは０Ｖに接続した。そして、行方向配線端子Ｄx1〜
Ｄxmを順次選択した。ＬＵＴ１０７作成時、Ｖ／Ｉ変換
回路１０９は列方向配線端子Ｄy1上のｍ個の素子につい
て定電流で一素子ずつ駆動を行ない、この時の電子放出
電流Ｉeを、高圧電源に設けたモニタ抵抗で監視するこ
とにより、電子放出効率ηを取得することができる。ま
た無効電流分については、列方向配線上でほとんど一定
であるため、ＬＵＴ１０７への格納は実質上の必要な
い。尚、無効電流分が無視できない場合には、もちろん
ＬＵＴ１０７へ電子放出効率ηと同様に格納する。As shown in FIG. 17B, switching S
By W110, the column direction wiring terminal D of the display panel 101
Only y1 is connected to the output of the V / I conversion circuit 109, and Dy2 ~
Dym was connected to 0V. Then, the row direction wiring terminals Dx1 to
Dxm was sequentially selected. At the time of creating the LUT 107, the V / I conversion circuit 109 drives the m elements on the column direction wiring terminal Dy1 one by one with a constant current, and the electron emission current Ie at this time is monitored by a monitor resistor provided in the high voltage power supply. The electron emission efficiency η can be obtained by monitoring. Further, the reactive current is almost constant on the wiring in the column direction, so that it is substantially unnecessary to store it in the LUT 107. When the reactive current component cannot be ignored, the electron emission efficiency η is stored in the LUT 107 as a matter of course.
【０１９２】以下、ＬＵＴ１０７内の補正データを用い
た駆動電流補正について、図１７の（ｃ）及び図１８を
参照して説明する。The drive current correction using the correction data in the LUT 107 will be described below with reference to FIGS. 17C and 18.
【０１９３】図１７の（ｃ）は、表示パネル１０１の駆
動時における接続を示す図である。第２実施形態では、
画像信号の輝度信号を振幅変調し、駆動パルスの高さを
変えることにより階調制御を行ない、同時に各素子の特
性ばらつきの補正も、駆動電流信号の振幅値を調整して
行った。FIG. 17C is a diagram showing the connection when the display panel 101 is driven. In the second embodiment,
The luminance signal of the image signal is amplitude-modulated, and the gradation is controlled by changing the height of the driving pulse. At the same time, the characteristic variation of each element is also corrected by adjusting the amplitude value of the driving current signal.
【０１９４】（１１）式より、輝度信号が２５６階調の
分解能である場合、素子（Ｍ,Ｎ）に輝度信号Ａが入力
された場合の駆動電流は、 Ｉf＝１／η（Ｍ,Ｎ）×Ａ／２５６×Ｉe＋ΣＩf（+1/2Ｖf） ・・・・（１２） となる。ここで、例えば輝度信号入力が最大（２５５）
で、Ｉe＝１μＡとした場合、ＬＵＴ１０７より補正デ
ータとして電子放出効率ηが０．１％として得られ、ま
た、無効電流が０．１ｍＡであるとすると、（１２）式
より、駆動電流Ｉfの値が以下のように得られる。From the equation (11), when the luminance signal has a resolution of 256 gradations, the driving current when the luminance signal A is input to the element (M, N) is If = 1 / η (M, N ) × A / 256 × Ie + ΣIf (+ 1 / 2Vf) (12) Here, for example, the maximum luminance signal input (255)
When Ie = 1 μA, the electron emission efficiency η is obtained as 0.1% from the LUT 107 as correction data, and when the reactive current is 0.1 mA, the drive current If of the drive current If can be calculated from the equation (12). The value is obtained as follows.
【０１９５】 Ｉf＝１／０．１［％］×２５５／２５６×１［μＡ］＋０．１［ｍＡ］ ＝１．１［ｍＡ］ 振幅変調回路５０８において、駆動電流Ｉfが１．１ｍ
Ａとして得られた場合、その出力ＡＭnとして高さ１．
１Ｖの電圧パルスが発生される。この電圧出力は、Ｖ／
Ｉ変換回路１０９により高さ１．１ｍＡの電流パルスに
変換され、表示パネル１０１に供給される。If = 1 / 0.1 [%] × 255/256 × 1 [μA] +0.1 [mA] = 1.1 [mA] In the amplitude modulation circuit 508, the drive current If is 1.1 m.
When it is obtained as A, its output AMn is height 1.
A voltage pulse of 1V is generated. This voltage output is V /
The current is converted into a current pulse having a height of 1.1 mA by the I conversion circuit 109 and supplied to the display panel 101.
【０１９６】ここで、第２実施形態における振幅補正の
様子を図１８のタイミングチャートに示す。図１８にお
いて、まず表示パネル１０１の端子Ｄy1に接続される駆
動線に注目し、同図に示すような輝度データ入力が行わ
れたとする。そしてこの時、ＬＵＴ１０７から、Ｄy1上
の各素子の補正データとして、電子放出特性ηのばらつ
きが出力される。そして式（１２）に基づいて輝度信号
Ａから、駆動電流Ｉf、即ち駆動電流振幅が決定され
る。Here, the state of amplitude correction in the second embodiment is shown in the timing chart of FIG. In FIG. 18, first, paying attention to the drive line connected to the terminal Dy1 of the display panel 101, it is assumed that the luminance data input as shown in FIG. At this time, the variation of the electron emission characteristic η is output from the LUT 107 as the correction data of each element on Dy1. Then, the drive current If, that is, the drive current amplitude is determined from the luminance signal A based on the equation (12).
【０１９７】このように、素子特性ばらつきを駆動電流
パルスＩfの波高値で補償するにより、どの素子につい
ても、観測される放出電流Ｉe（図１８の（ｇ））は、
そのパルス幅は一定で、その高さは入力輝度信号（図１
８の（ｃ））に対応していることがわかる。従って、第
２実施形態によれば、素子ばらつきを適切に補正した階
調表現が可能となる。As described above, by compensating the element characteristic variation with the peak value of the drive current pulse If, the observed emission current Ie ((g) in FIG. 18) is
Its pulse width is constant and its height is equal to the input luminance signal (see FIG.
It can be seen that this corresponds to (c) of 8. Therefore, according to the second embodiment, it is possible to perform gradation expression in which the element variation is appropriately corrected.
【０１９８】尚、本発明の画像形成装置は、複数の機器
から構成されるシステム或は装置であれば適用可能であ
る。また、本発明はシステム或は装置にプログラムを供
給することによって実施される場合にも適用できること
は言うまでもない。この場合、本発明に係るプログラム
を格納した記憶媒体が本発明を構成することになる。そ
して、該記憶媒体からそのプログラムをシステム或は装
置に読み出すことによって、そのシステム或は装置が、
予め定められた仕方で動作する。The image forming apparatus of the present invention can be applied to any system or apparatus composed of a plurality of devices. Further, it goes without saying that the present invention can be applied to the case where it is implemented by supplying a program to a system or an apparatus. In this case, the storage medium storing the program according to the present invention constitutes the present invention. Then, by reading the program from the storage medium to the system or device, the system or device
It works in a predetermined way.
【０１９９】[0199]
【発明の効果】以上説明したように本発明によれば、２
次元にマトリクス配線された表面伝導型電子放出素子か
らなる表示パネルに対して、素子作製の際の通電フォー
ミング処理／通電活性処理時に生じた素子の特性ばらつ
きに起因する不均一性を補正し、全ての素子を均等に駆
動することができる。As described above, according to the present invention, 2
For display panels consisting of surface-conduction electron-emitting devices that are arranged in a three-dimensional matrix, the non-uniformity caused by the device characteristic variations that occur during the energization forming process / energization activation process during device fabrication is corrected. The elements can be driven uniformly.
【０２００】また、各素子のばらつきを補正するための
値の個数は、マトリクスの列（又は行）本分でよいた
め、簡単な構成でマルチ電子源の全ての素子のばらつき
補正が可能となる。更に、各素子を定電流で駆動するこ
とにより、配線抵抗に起因する非一様な電子放出分布を
補正することができる。Since the number of values for correcting the variation of each element may be the number of columns (or rows) of the matrix, the variation of all the elements of the multi electron source can be corrected with a simple structure. . Furthermore, by driving each element with a constant current, it is possible to correct the non-uniform electron emission distribution due to the wiring resistance.
【０２０１】従って、高品位な画像表示を行うことが可
能な画像形成装置及びその方法が得られる。Therefore, it is possible to obtain an image forming apparatus and method capable of displaying a high quality image.
【０２０２】[0202]
【図１】本発明に係る一実施形態が適用される表示パネ
ルの一部を切り欠いて示した斜視図である。FIG. 1 is a perspective view showing a notch of a part of a display panel to which an embodiment according to the present invention is applied.
【図２】本実施形態における表示パネル上の原色蛍光体
の塗り分け方を示す図である。FIG. 2 is a diagram showing how to separately paint primary color phosphors on a display panel in the present embodiment.
【図３】本実施形態における平面型の表面伝導型電子放
出素子を説明するための図である。FIG. 3 is a diagram for explaining a planar surface conduction electron-emitting device according to the present embodiment.
【図４】本実施形態における平面型表面伝導型電子放出
素子の製造工程を説明するための断面図である。FIG. 4 is a cross-sectional view for explaining a manufacturing process of the flat surface conduction electron-emitting device according to the present embodiment.
【図５】本実施形態における通電フォーミング処理にお
いて印加する電圧波形例を示す図である。FIG. 5 is a diagram showing an example of a voltage waveform applied in the energization forming process in the present embodiment.
【図６】本実施形態における通電活性化処理において印
加する電圧波形例及び放出電流を示す図である。FIG. 6 is a diagram showing a voltage waveform example and an emission current applied in the energization activation process in the present embodiment.
【図７】本実施形態における垂直型の表面伝導型電子放
出素子の断面図である。FIG. 7 is a sectional view of a vertical surface conduction electron-emitting device according to the present embodiment.
【図８】本実施形態における垂直型表面伝導型電子放出
素子の製造工程を説明するための断面図である。FIG. 8 is a cross-sectional view for explaining a manufacturing process of the vertical surface conduction electron-emitting device according to the present embodiment.
【図９】本実施形態における表面伝導型電子放出素子の
素子印加電圧と放出電流及び素子電流の関係を示す図で
ある。FIG. 9 is a diagram showing a relationship between a device applied voltage, an emission current and a device current of the surface conduction electron-emitting device according to the present embodiment.
【図１０】本実施形態におけるマルチ電子源の基板の平
面図である。FIG. 10 is a plan view of the substrate of the multi-electron source according to the present embodiment.
【図１１】本実施形態におけるマルチ電子源の基板の一
部断面図である。FIG. 11 is a partial cross-sectional view of the substrate of the multi-electron source according to this embodiment.
【図１２】本実施形態における画像形成装置の構成を示
すブロック図である。FIG. 12 is a block diagram illustrating a configuration of an image forming apparatus according to the present exemplary embodiment.
【図１３】本実施形態におけるＶ／Ｉ変換回路の詳細構
成を示す図である。FIG. 13 is a diagram showing a detailed configuration of a V / I conversion circuit according to the present embodiment.
【図１４】本実施形態において表示パネルを駆動する様
子を示す図である。FIG. 14 is a diagram showing how a display panel is driven in the present embodiment.
【図１５】本実施形態における表示パネル駆動に関する
タイミングチャートである。FIG. 15 is a timing chart regarding display panel driving in the present embodiment.
【図１６】本発明に係る第２実施形態における画像形成
装置を示すブロック図である。FIG. 16 is a block diagram showing an image forming apparatus according to a second embodiment of the invention.
【図１７】第２実施形態において表示パネルを駆動する
様子を示す図である。FIG. 17 is a diagram showing how a display panel is driven in the second embodiment.
【図１８】第２実施形態における表示パネル駆動に関す
るタイミングチャートである。FIG. 18 is a timing chart regarding driving of a display panel in the second embodiment.
【図１９】従来の表面伝導型電子放出素子の平面図であ
る。FIG. 19 is a plan view of a conventional surface conduction electron-emitting device.
【図２０】従来のマルチ電子源を示す図である。FIG. 20 is a diagram showing a conventional multi-electron source.
【図２１】従来のマルチ電子源にフォーミング用電圧を
印加する様子を説明するための図である。FIG. 21 is a diagram for explaining how a forming voltage is applied to a conventional multi-electron source.
【図２２】従来のマルチ電子源に行順次でフォーミング
用電圧を印加する様子を説明するための図である。FIG. 22 is a diagram for explaining how a forming voltage is applied to a conventional multi-electron source in a row-sequential manner.
【図２３】従来のマルチ電子源に行順次でフォーミング
用電圧を印加する様子を説明するための図である。FIG. 23 is a diagram for explaining how a forming voltage is applied to a conventional multi-electron source in a row-sequential manner.
【図２４】従来のマルチ電子源において各素子にかかる
素子印加電圧を示す図である。FIG. 24 is a diagram showing an element applied voltage applied to each element in a conventional multi electron source.
１００１ ガラス基板 １００３ Ｘ方向配線 １００４ Ｙ方向配線 １００２ 表面伝導型電子放出素子 １００５ リアプレート １００６ 支持枠 １００８ 蛍光膜 １００９ メタルバック １００７ フェースプレート １１０１ 絶縁性基板 １１０５ 電子放出部 １１０４ 電子放出部を含む薄膜 １１０２，１１０３ 素子電極 １１１１，１１１６ 電流計 １１１０，１１１５ 電源 １１１４ アノード電極 ９１ 黒色伝導材 ９２ 蛍光体 １０１ 表示パネル １０２ 走査回路 １０３ デコーダ １０４ タイミング発生回路 １０５ Ｓ／Ｈ回路 １０６ Ｓ／Ｐ変換回路 １０７ ＬＵＴ １０８ パルス幅変調回路 １０９ Ｖ／Ｉ変換回路 １１０ 切り替えＳＷ １１１ 通電処理回路 ５０８ 振幅変調回路 1001 glass substrate 1003 X-direction wiring 1004 Y-direction wiring 1002 surface conduction electron-emitting device 1005 rear plate 1006 supporting frame 1008 fluorescent film 1009 metal back 1007 face plate 1101 insulating substrate 1105 electron-emitting portion 1104 thin film including electron-emitting portion 1102 1103 Element electrodes 1111 and 1116 Ammeter 1110 and 1115 Power supply 1114 Anode electrode 91 Black conductive material 92 Fluorescent material 101 Display panel 102 Scanning circuit 103 Decoder 104 Timing generating circuit 105 S / H circuit 106 S / P conversion circuit 107 LUT 108 Pulse width Modulation circuit 109 V / I conversion circuit 110 Switching SW 111 Energization processing circuit 508 Amplitude modulation circuit
Claims (17)
を２次元的に配列した電子ビーム発生手段と、 入力された画像信号に基づいて前記電子ビーム発生手段
から発生される電子ビームを変調するための信号を生成
する変調信号生成手段と、 前記複数の表面伝導型電子放出素子における特性の所定
方向ばらつきを補正するための補正値を予め格納する格
納手段と、を有し、 前記変調信号生成手段は、前記補正値に基づいて前記電
子ビームを変調するための信号を生成することを特徴と
する画像形成装置。1. An electron beam generating means in which a plurality of surface conduction electron-emitting devices are two-dimensionally arranged on a substrate, and an electron beam generated from the electron beam generating means is modulated based on an input image signal. Modulation signal generating means for generating a signal for performing the above, and a storage means for storing in advance a correction value for correcting variations in characteristics in a predetermined direction in the plurality of surface conduction electron-emitting devices, the modulation signal An image forming apparatus, wherein the generating unit generates a signal for modulating the electron beam based on the correction value.
伝導型電子放出素子を行方向配線と該行方向に直交する
列方向配線とによってマトリクス状に結線していること
を特徴とする請求項１記載の画像形成装置。2. The electron beam generating means is characterized in that a plurality of surface conduction electron-emitting devices are connected in a matrix by row-direction wiring and column-direction wiring orthogonal to the row direction. 1. The image forming apparatus according to 1.
単位に順次通電されることにより作成されることを特徴
とする請求項２記載の画像形成装置。3. The image forming apparatus according to claim 2, wherein the electron beam generating means is formed by sequentially energizing the wiring in row-direction wiring units.
きであることを特徴とする請求項３記載の画像形成装
置。4. The image forming apparatus according to claim 3, wherein the variation in the predetermined direction is variation in the column direction.
成することを特徴とする請求項１記載の画像形成装置。5. The image forming apparatus according to claim 1, wherein the modulation signal generation unit generates a current signal.
に基づいてパルス幅変調信号を生成することを特徴とす
る請求項５記載の画像形成装置。6. The image forming apparatus according to claim 5, wherein the modulation signal generation means generates a pulse width modulation signal based on the image signal.
に基づいて振幅変調信号を生成することを特徴とする請
求項５記載の画像形成装置。7. The image forming apparatus according to claim 5, wherein the modulation signal generation means generates an amplitude modulation signal based on the image signal.
表面伝導型電子放出素子に流れる素子電流を測定するこ
とにより設定されることを特徴とする請求項１記載の画
像形成装置。8. The image forming apparatus according to claim 1, wherein the correction value is set by measuring a device current flowing through the plurality of surface conduction electron-emitting devices under a predetermined condition.
子放出素子からの放出電流が一定となるように設定され
ることを特徴とする請求項８記載の画像形成装置。9. The image forming apparatus according to claim 8, wherein the correction value is set so that an emission current from the plurality of surface conduction electron-emitting devices is constant.
電子放出素子からの放出電流が前記画像信号における輝
度信号強度に対応するように設定されることを特徴とす
る請求項８記載の画像形成装置。10. The image according to claim 8, wherein the correction value is set so that an emission current from the plurality of surface conduction electron-emitting devices corresponds to a luminance signal intensity in the image signal. Forming equipment.
の補正を含むことを特徴とする請求項８記載の画像形成
装置。11. The image forming apparatus according to claim 8, wherein the correction value includes correction of electron emission efficiency for each element.
流れる無効素子電流値の補正を含むことを特徴とする請
求項８記載の画像形成装置。12. The image forming apparatus according to claim 8, wherein the correction value includes correction of a reactive element current value flowing in each element other than the element.
る素子電圧と放出電子量とが非線形の関係を呈すること
を特徴とする請求項１乃至１２のいずれかに記載の画像
形成装置。13. The image forming apparatus according to claim 1, wherein the surface conduction electron-emitting device has a non-linear relationship between the applied device voltage and the amount of emitted electrons.
複数の表面伝導型電子放出素子群を２次元的に配列し、
更に該表面伝導型電子放出素子群を周期的に配列したこ
とを特徴とする請求項１３記載の画像形成装置。14. The electron beam generating means has a plurality of surface conduction electron-emitting device groups arranged two-dimensionally on a substrate,
14. The image forming apparatus according to claim 13, wherein the surface conduction electron-emitting device groups are arranged periodically.
子を２次元的に配列した電子ビーム発生源を備えた画像
形成装置における画像形成方法であって、 前記複数の表面伝導型電子放出素子における特性の所定
方向ばらつきを補正するための補正値を予め保持し、 入力された画像信号及び前記補正値に基づいて、前記電
子ビーム発生源から発生される電子ビームを変調するた
めの信号を生成することを特徴とする画像形成方法。15. An image forming method in an image forming apparatus comprising an electron beam generating source in which a plurality of surface conduction electron-emitting devices are two-dimensionally arranged on a substrate, wherein the plurality of surface conduction electron-emitting devices are provided. A correction value for correcting the variation in the characteristic in a predetermined direction is held in advance, and a signal for modulating the electron beam generated from the electron beam generation source is generated based on the input image signal and the correction value. An image forming method comprising:
伝導型電子放出素子を行方向配線と該行方向に直交する
列方向配線とによってマトリクス状に結線していること
を特徴とする請求項１５記載の画像形成方法。16. The electron beam generation source is characterized in that a plurality of surface conduction electron-emitting devices are connected in a matrix by row-direction wiring and column-direction wiring orthogonal to the row direction. 15. The image forming method according to item 15.
単位に順次通電されることにより作成されることを特徴
とする請求項１６記載の画像形成方法。17. The image forming method according to claim 16, wherein the electron beam generation source is formed by sequentially energizing in a row direction wiring unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25605395A JPH0997033A (en) | 1995-10-03 | 1995-10-03 | Device and method for forming image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25605395A JPH0997033A (en) | 1995-10-03 | 1995-10-03 | Device and method for forming image |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0997033A true JPH0997033A (en) | 1997-04-08 |
Family
ID=17287254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25605395A Pending JPH0997033A (en) | 1995-10-03 | 1995-10-03 | Device and method for forming image |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0997033A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947018B1 (en) | 1997-12-27 | 2005-09-20 | Canon Kabushiki Kaisha | Image display apparatus, driving circuit for image display apparatus, and image display method |
-
1995
- 1995-10-03 JP JP25605395A patent/JPH0997033A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947018B1 (en) | 1997-12-27 | 2005-09-20 | Canon Kabushiki Kaisha | Image display apparatus, driving circuit for image display apparatus, and image display method |
| US7242379B2 (en) | 1997-12-27 | 2007-07-10 | Canon Kabushiki Kaisha | Image display apparatus, driving circuit for image display apparatus, and image display method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3311246B2 (en) | Electron generating device, image display device, their driving circuit, and driving method | |
| EP0688035B1 (en) | Electron-beam generating device having plurality of cold cathode elements, method of driving said device and image forming apparatus applying same | |
| JP3219185B2 (en) | Electron generating device, image display device, their driving circuit, and driving method | |
| KR0170470B1 (en) | Electron beam generating apparatus including a device having a plurality of cold cathode elements, image forming apparatus | |
| JPH09259753A (en) | Electron generator, image forming device and manufacture and adjusting method therefor | |
| JP3376220B2 (en) | Image forming apparatus and manufacturing method thereof | |
| JPH1031449A (en) | Display device, and method and device for producing correction data therefor | |
| JP3581581B2 (en) | Image display device | |
| JP3087847B1 (en) | Method and apparatus for manufacturing electron source and method for manufacturing image forming apparatus | |
| JP2000250471A (en) | Driving device and method for multiple electron source and image forming device | |
| JP3679642B2 (en) | Image forming apparatus | |
| JPH0997033A (en) | Device and method for forming image | |
| JPH09251276A (en) | Image forming device and method for correcting its electron emission characteristic | |
| JPH11288246A (en) | Picture display device and display control method for the device | |
| JPH09258687A (en) | Image forming device and method for preventing change of light emitting characteristic | |
| JP3715757B2 (en) | Manufacturing method of electron source | |
| JP2000250469A (en) | Electron source driving method and device and image forming device | |
| JPH11288245A (en) | Method and device for picture display | |
| JPH09161664A (en) | Electron source, device and method for manufacturing electron source, and image forming device | |
| JPH0997579A (en) | Image forming device and drive method of electron emitting element | |
| JP3586085B2 (en) | Image forming apparatus and display device for television broadcasting | |
| JP3392050B2 (en) | Image display device | |
| JPH11109913A (en) | Method and device for image forming | |
| JP2000235367A (en) | Image forming device | |
| JP2000331599A (en) | Manufacture of electron source, manufacturing device therefor, and voltage impressing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031121 |