JPH0993581A - Motion detector for moving image coder - Google Patents

Abstract

PROBLEM TO BE SOLVED: To reduce the circuit scale without deteriorating the accuracy of retrieval by providing two computing element groups, dividing picture elements of one peripheral block retrieved by the 1st computing element group into plural numbers and using the 2nd computing element group to make calculation for plural number of times thereby retrieving a block with a minimum difference. SOLUTION: When picture element strings By to By+x with a minimum difference are obtained by a 1st stage retrieval, peripheral picture element strings including the retrieved picture element strings are obtained as picture element strings C. In the 2nd stage, the number of computing elements used for difference calculation per one picture element is p and the arithmetic precision is enhanced by a multiple of p for the strings A, C as p×(n-m)bits}. In this case, since number of picture elements for difference calculation is decreased to 1/p, p times of calculation is required to obtain differences for (x+1) picture elements. Thus, the calculation result of each time is sequentially accumulated by using an adder 4 and a memory 7 and the final result is obtained after the arithmetic operation of p times. Thus, the retrieval error is reduced while using the computing elements in common for 1st and 2nd stages.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は動き補償予測を行う
動画像符号化装置の動き検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motion detecting device of a moving picture coding device for performing motion compensation prediction.

【０００２】Ｈ２６１やＭＰＥＧ−１，ＭＰＥＧ−２と
いった最近の国際標準動画像符号化方式では、動きをブ
ロックマッチングで検出するフレ−ム間動き補償予測が
採用されている。図５はこの動き検出のためのブロック
マッチングの概念を説明する図である。図示するよう
に、現画面中の画素のブロックを前画面中の所定の検索
範囲内の複数のブロックと比較して両者の各画素値の差
分合計値が最も少ないブロックを検索し、その検索した
ブロックが前画面から現画面のブロックに移動したとし
て動きを検出するものである。In recent international standard moving picture coding systems such as H261, MPEG-1, and MPEG-2, interframe motion-compensated prediction for detecting motion by block matching is adopted. FIG. 5 is a diagram illustrating the concept of block matching for motion detection. As shown in the figure, a block of pixels in the current screen is compared with a plurality of blocks within a predetermined search range in the previous screen, and a block having the smallest total difference between the pixel values of the two is searched for and searched. The motion is detected as if the block moved from the previous screen to the block of the current screen.

【０００３】ここで、実用的な、すなわち効果のある動
き補償予測を行うためには、探索範囲をある程度広くす
ることが必要であるが、これに伴って演算量と画像メモ
リからのデ−タ読出しが膨大なものとなる。Here, in order to perform a motion-compensated prediction that is practical, that is, effective, it is necessary to widen the search range to some extent, but with this, the amount of calculation and the data from the image memory are increased. The read becomes enormous.

【０００４】具体的な数値をあげると、たとえば１画面
のサイズを７２０画素×４８０ライン、フレ−ム周波数
を３０Ｈｚ、１画素あたりの値（輝度値）を８ビット、
マッチングを行うブロックサイズを１６画素×１６ライ
ン、探索範囲をそれぞれ上下１５ライン、左右１５画素
とした場合、 ブロック数は 720×480 ×30÷(16 ×16) =40,500 ブロ
ック／秒 ベクトル数は (15×2+1)×(15 ×2+1)=961ベクトル／ブ
ロック となり、したがって差分演算は 16 ×16×961 ×40,500=9,963,648,000回／秒 が必要である。To give specific numerical values, for example, the size of one screen is 720 pixels × 480 lines, the frame frequency is 30 Hz, and the value per pixel (luminance value) is 8 bits.
If the block size for matching is 16 pixels × 16 lines, and the search range is 15 lines vertically and 15 pixels horizontally, the number of blocks is 720 × 480 × 30 ÷ (16 × 16) = 40,500 blocks / second The number of vectors is ( 15 × 2 + 1) × (15 × 2 + 1) = 961 vectors / block, so 16 × 16 × 961 × 40,500 = 9,963,648,000 times / sec are required for the difference calculation.

【０００５】この演算の動作速度を５０ＭＨｚと仮定す
ると、 9,963,648,000/50MH_Z =199.27 となるから、２００以上の演算を並行して行わなければ
ならないことが判る。実際にはこの値を上回り、かつブ
ロックサイズである２５６とも整合性があり、さらにＬ
ＳＩの高集積化もあって、演算器を２５６個並べること
が多くなってきている。この演算器は画像の精度のビッ
ト精度でそれぞれ構成される。Assuming that the operation speed of this operation is 50 MHz, it will be 9,963,648,000 / 50MH _Z = 199.27, so it is understood that more than 200 operations must be performed in parallel. Actually, this value is exceeded, and it is consistent with the block size of 256.
Due to high integration of SI, 256 arithmetic units are often arranged. The arithmetic units are each configured with bit precision of image precision.

【０００６】このように従来装置では演算器の回路規模
がかなり大きくなるので、回路規模を削減することが要
求される。そこで画像の精度を例えば８ビットとする
と、演算にはその８ビット中の例えば上位４ビットのみ
を用いることにすれば、各演算器を４ビットで構成する
ことができるので、回線規模はほぼ半分となる。しかし
下位ビットが表す詳細な情報を切り捨てることから、動
き検出性能が低下するという問題がある。As described above, in the conventional device, the circuit scale of the arithmetic unit becomes considerably large, and therefore it is required to reduce the circuit scale. Therefore, assuming that the accuracy of the image is, for example, 8 bits, if only the upper 4 bits of the 8 bits are used for the operation, each arithmetic unit can be configured with 4 bits, so the line scale is almost half. Becomes However, since the detailed information represented by the lower bits is truncated, there is a problem that the motion detection performance is degraded.

【０００７】一方、ＭＰＥＧ−１、ＭＰＥＧ−２では、
画素デ−タが存在する整数位置だけでなく、水平・垂直
それぞれの中間位置に周辺の画素の値を用いて画素を補
間し、それを予測値の候補とする方式が導入されてい
る。On the other hand, in MPEG-1, MPEG-2,
A method has been introduced in which not only an integer position where pixel data exists, but also pixels at the horizontal and vertical intermediate positions are interpolated using the values of peripheral pixels, and the pixel is used as a predicted value candidate.

【０００８】図６はこの補間方式を説明する図である。
図６において、実線で示す○は整数位置にある参照画
素、点線の○は隣接する実線の画素から補間された参照
画素である。参照される画面にある実線の○画素から成
るブロックと、点線の○から成るブロックを合わせたも
のの中から最適なブロックが選択（探索）される。FIG. 6 is a diagram for explaining this interpolation method.
In FIG. 6, ◯ indicated by a solid line is a reference pixel at an integer position, and ◯ indicated by a dotted line is a reference pixel interpolated from adjacent solid line pixels. The optimum block is selected (searched) from a combination of a block made up of o pixels in a solid line and a block made up in a dotted line on the screen to be referred to.

【０００９】ここで一般には、上述の補間方式における
動き検出では、演算量を減らすために、まず第１段階と
して整数画素（実線の○）のみを対象として最適位置を
探索し、次いで第２段階として第１段階で検索した最適
位置の周囲の８個の半画素精度の補間画素（点線の○）
を対象として更に探索が行われる。Generally, in the motion detection in the above-mentioned interpolation method, in order to reduce the amount of calculation, first, as the first step, an optimum position is searched for only an integer pixel (circle in solid line), and then the second step. 8 half-pixel precision interpolated pixels around the optimal position searched in the first step (circle in dotted line)
A further search is performed for.

【００１０】この整数画素単位、半画素単位の探索につ
いて説明する。以降、説明を簡単にするために１次元の
画素列の場合について考えることにする。２次元につい
ては同じ処理を垂直方向に並列に行うことによって可能
だからである。The search in units of integer pixels and half pixels will be described. Hereinafter, in order to simplify the description, the case of a one-dimensional pixel column will be considered. This is because two-dimensional processing can be performed by performing the same processing in parallel in the vertical direction.

【００１１】探索の元になる原画像の画素列をＡ₀ 〜Ａ
_X 、参照する画像の画素列をＢ₀ 〜Ｂ_z とする。まず、
第１段階の整数画素単位探索とはＡ₀ 〜Ａ_X と最も近い
Ｂ_y〜Ｂ_y+x を求めることである。つまり図７で下式の
合計値Ｓｕｍが最小となる位置ｙを求めることである。 Ｓｕｍ（ｙ）＝Σ｜Ａ_i −Ｂ_y+i ｜ （１） 但し、Σはｉ＝０からｘまでの加算The pixel row of the original image which is the source of the search is represented by A _{0 to} A
_{Let X be} the pixel column of the image to be referred to, and be B _{0 to} B _z . First,
The first-step integer pixel unit search is to find B _{y to} B _{y + x} closest to A _{0 to} A _X. That is, in FIG. 7, the position y at which the total value Sum of the following formula is minimized is obtained. Sum (y) = Σ | A _i −B _{y + i} | (1) where Σ is addition from i = 0 to x

【００１２】ここで画素Ａ，Ｂの精度はそれぞれｎビッ
トとする。この探索に必要な回路を図８に示す。Ｓ₀ 〜
Ｓ_x はそれぞれ減算器であり、ｎビットの入力をもち、
画素Ａ，Ｂがそれぞれ入力されて両者の減算結果を絶対
値として出力する。加算器４は各減算器Ｓ₀ 〜Ｓ_x の減
算結果を加算して合計値Ｓｕｍとして出力する。この回
路では、比較する画素の個数ｘ＋１と同じ数の減算器が
必要になる。探索範囲内でｙを変化させ合計値Ｓｕｍが
最小である変位ｙを求め、これを検索結果の変位Ｙとす
る。Here, the precision of each of the pixels A and B is n bits. The circuit required for this search is shown in FIG. S ₀ ~
Each S _x is a subtractor, has an n-bit input,
The pixels A and B are respectively input and the subtraction result of both is output as an absolute value. The adder 4 adds the subtraction results of the subtractors S _{0 to} S _x and outputs the result as a total value Sum. This circuit requires the same number of subtractors as the number of pixels x + 1 to be compared. The displacement y having the smallest total value Sum is obtained by changing y within the search range, and this is set as the displacement Y of the search result.

【００１３】次に、第２段階の半画素単位の探索とは、
図９に示す画素Ａ，Ｃについて下式に示す合計値Ｓｕｍ
が最小となる位置Ｕを求めることである。ここで画素Ｃ
は参照画素Ｂから補間により求めた半画素精度の補間画
素である。 Ｃ_i （ｕ）＝（Ｂ_i+u ＋Ｂ_i+u+1 ）／２ （２） Ｓｕｍ（ｕ）＝Σ｜Ａ_i −Ｃ_i （ｕ）｜ （３） Ｓｕｍ（ｕ）＝ min_u Ｓｕｍ（ｕ) （４）Next, the second stage half-pixel unit search is
Sum value Sum shown in the following formula for pixels A and C shown in FIG.
Is to find the position U that minimizes. Where pixel C
Is an interpolation pixel with half-pixel accuracy obtained from the reference pixel B by interpolation. C _i (u) = (B _{i + u} + B _{i + u + 1} ) / 2 (2) Sum (u) = Σ | A _i −C _i (u) | (3) Sum (u) = min _u Sum (U) (4)

【００１４】ここで、Ａ，Ｂ，Ｃの精度はそれぞれｎビ
ットとする。通常、半画素単位の探索は整数画素単位で
求められたＹの周辺の隣り合った位置（Ｙ−１≦ｕ≦Ｙ
＋１）につていてだけ計算する。この探索に必要な回路
を図１０に示す。やはり比較する画素の個数ｘ＋１と同
じ数の減算器が必要になり、各減算器の精度はｎビット
が必要である。Here, the precision of each of A, B, and C is n bits. Normally, the search in half pixel units is performed by adjoining adjacent positions (Y−1 ≦ u ≦ Y) around Y obtained in integer pixel units.
Calculate only for +1). The circuit required for this search is shown in FIG. Again, the same number of subtractors as the number of pixels x + 1 to be compared is required, and the precision of each subtractor requires n bits.

【００１５】この補間方式の動き検出の場合にも、回路
規模の削減のために減算器の演算精度を落とすことが考
えられる。しかしその場合には前述同様に、探索精度が
著しく低下する。Also in the case of this interpolation type motion detection, it is conceivable to reduce the calculation accuracy of the subtractor in order to reduce the circuit scale. However, in that case, the search accuracy is significantly reduced as described above.

【００１６】一方、これらの並列配置された演算器は同
一の構成をもつため、個々の演算器の回線規模を削減す
ることができれば演算器の数が多いだけその効果は大で
ある。例えば前述の例では１個の演算器の削減効果の２
５６倍にもなる。On the other hand, since these arithmetic units arranged in parallel have the same configuration, the effect is great as the number of arithmetic units is large if the line scale of each arithmetic unit can be reduced. For example, in the above example, the reduction effect of one arithmetic unit is 2
56 times more.

【００１７】本発明は以上のような技術的諸問題に鑑み
てなされたものであり、動き検出の検索精度を低下させ
ることなく回路規模を削減することを目的とする。The present invention has been made in view of the above technical problems, and an object thereof is to reduce the circuit scale without degrading the search accuracy of motion detection.

【００１８】[0018]

【課題を解決するための手段】上述の課題を解決するた
めに、本発明においては、ブロックマッチングにより動
き検出を行う動き補償予測型動画像符号化装置の動き検
出装置であって、現画面のブロックと前画面のブロック
の各画素の差分を計算する複数の演算器からなる第１の
演算器群を備え、該第１の演算器群の各演算器は画素桁
精度よりも低い計算精度で構成し、動き検出は、第１段
階として該第１の演算器群を用いて検索範囲内のブロッ
クのうちから差分の最も小さいブロックを検索し、第２
段階として該第１の演算器群を２以上の演算器を互いに
組み合わせて高精度化した複数の演算器組に分けて第２
の演算器群を構成し、該第１段階で検索したブロックを
含むその周辺のブロックに対して１ブロックの画素を複
数に分割して該第２の演算器群を用い複数回の演算を行
うことで差分の最も小さいブロックを検索することで行
うように構成した動画像符号化装置の動き検出装置が提
供される。In order to solve the above-mentioned problems, according to the present invention, there is provided a motion detection device of a motion compensation prediction type moving picture coding device for performing motion detection by block matching, wherein A first arithmetic unit group including a plurality of arithmetic units for calculating the difference between each pixel of the block and the block of the previous screen is provided, and each arithmetic unit of the first arithmetic unit has a calculation accuracy lower than the pixel digit precision. In the motion detection, as a first step, the block having the smallest difference is searched from the blocks within the search range by using the first arithmetic unit group, and the second step is performed.
As a stage, the first arithmetic unit group is divided into a plurality of arithmetic unit groups in which two or more arithmetic units are combined with each other to improve the accuracy.
The operation unit group is configured to divide the pixels of one block into a plurality of blocks in the peripheral blocks including the block searched in the first step, and perform the operation a plurality of times using the second operation unit group. Thus, the motion detecting device of the moving picture coding device configured to search for the block having the smallest difference is provided.

【００１９】回線規模の削減に直接的な効果があるの
は、演算精度の低減である。そこで、本発明の動き検出
装置では、第１段階の検索ではブロックの画素の下位桁
を省略して第１の演算器群で検索を行うことでこの検索
に必要な演算器の計算精度を低くして全体の回路規模を
削減している。そして、第２段階の検索では第２の演算
器群により第１段階の検索よりも多い桁を演算に用いる
ことで検索精度を上げている。A direct effect in reducing the line scale is reduction in calculation accuracy. Therefore, in the motion detection apparatus of the present invention, in the search in the first step, the lower digit of the pixel of the block is omitted and the search is performed by the first operation device group, so that the calculation accuracy of the operation device required for this search is lowered. And the overall circuit scale is reduced. Then, in the second-stage search, the second arithmetic unit group uses more digits in the calculation than in the first-stage search to improve the search accuracy.

【００２０】この動き検出装置による探索動作を説明す
る。ここでは前述同様に、説明を簡単化するために１次
元の画素列の場合を例にする。２次元については同じ処
理を垂直方向に並列に行うことによって行える。A search operation by this motion detecting device will be described. Here, as in the case described above, a case of a one-dimensional pixel column is taken as an example for simplification of description. Two-dimensional processing can be performed by performing the same processing in parallel in the vertical direction.

【００２１】探索の元になる原画像の画素列をＡ₀ 〜Ａ
_X 、参照する画像の画素列をＢ₀ 〜Ｂ_z とする。第１段
階の探索ではＡ₀ 〜Ａ_X と最も近いＢ_y 〜Ｂ_y+x を求め
る。つまり前記の（１）式のＳｕｍが最小となる位置ｙ
を求める。The pixel row of the original image which is the basis of the search is A _{0 to} A
_{Let X be} the pixel column of the image to be referred to, and be B _{0 to} B _z . In the first-stage search, B _{y to} B _{y + x} closest to A _{0 to} A _X are obtained. That is, the position y at which the sum of the above formula (1) is minimum
Ask for.

【００２２】ここでＡ，Ｂの桁精度はそれぞれｎビット
とする。この第１段階の探索に必要な回路を図２に示
す。第１段階の検索では、演算器Ｓ₀ 〜Ｓ_x に計算精度
（ｎ−ｍ）ビットのものを用いて行い、画素列Ａ，Ｂは
最上位桁（ＭＳＢ）側の（ｎ−ｍ）ビットを各演算器Ｓ
₀ 〜Ｓ_x に入力する。The digit precision of A and B is n bits. The circuit required for this first-stage search is shown in FIG. The first-stage search is performed by using the arithmetic units S _{0 to} S _x with calculation precision (n−m) bits, and the pixel rows A and B are (n−m) bits on the most significant digit (MSB) side. Each computing unit S
Enter from _{0 to} S _x .

【００２３】第１段階の検索で差分が最小の画素列Ｂ_y
〜Ｂ_y+x が求められたら、その検索した画素列を含むそ
の周辺にある画素列を求め、これを画素列Ｃとする。Pixel column B _y having the smallest difference in the first-stage search
When .about.By _{+ x} is obtained, a pixel row in the vicinity including the searched pixel row is obtained, and is set as a pixel row C.

【００２４】第２段階の探索は１画素あたりの差分計算
に使用する演算器をｐ個にし、演算精度をＡ，Ｃそれぞ
れｐ倍｛ｐ×（ｎ−ｍ）ビット｝として行う（図１）。
この場合、同時に差分計算する画素数が１／ｐ個になる
ため（ｘ＋１）個画素の差分を求めるためにｐ回の演算
が必要になる。よって各回の演算結果を加算器４とメモ
リ７を用いて順次に累算していき、ｐ回演算した後に最
終結果を得る。In the second-stage search, the number of arithmetic units used for the difference calculation per pixel is p, and the arithmetic precision is p times {p × (n−m) bits} for A and C (FIG. 1). .
In this case, since the number of pixels for which the difference is calculated is 1 / p at the same time, p times of calculations are required to obtain the difference of (x + 1) pixels. Therefore, the calculation result of each time is sequentially accumulated using the adder 4 and the memory 7, and the final result is obtained after p times of calculation.

【００２５】この方法では演算回数が増加するため処理
時間の増加は避けられない。しかし第２段階の検索は第
１段階の探索範囲より狭い範囲（第１段階で検索したブ
ロックとその周辺ブロック）で行うため、処理時間の増
加は少ない。例えば第１段階で２次元でブロックの探索
を水平、垂直方向の３１点について行い、第２段階の探
索は第１段階の探索で求めたＹの周辺の８点について行
う場合を考える。このとき第１段階の探索に３１² ＝９
６１点での演算が必要となるのに対し、第２段階の探索
に必要な演算回数ｐの割合は全体の１％以下である。In this method, the number of calculations is increased, so that an increase in processing time cannot be avoided. However, since the search in the second step is performed in a range narrower than the search range in the first step (the block searched in the first step and its peripheral blocks), the processing time does not increase much. For example, consider a case where a block search is performed two-dimensionally at 31 points in the horizontal and vertical directions in the first stage, and the second stage search is performed at eight points around Y obtained in the first stage search. At this time, 31 ² = 9 for the first stage search
The calculation at 61 points is necessary, whereas the ratio of the number of calculations p necessary for the second-stage search is 1% or less of the whole.

【００２６】このように第１段階の探索の演算精度だけ
を減らす一方、第２段階の探索の演算精度を上げること
で、第１段階と第２段階で演算器を共有しながら、最終
的に求まる探索誤差を少なく抑えることができる。As described above, only the calculation accuracy of the first-stage search is reduced, while the calculation accuracy of the second-stage search is increased, so that the operation unit is shared between the first step and the second step, and finally. It is possible to reduce the search error to be obtained.

【００２７】上述の動き検出装置は、第２段階での検索
を、第１段階で検索したブロックを含むその周辺の補間
により求めたブロックに対して行うように構成すること
ができる。The above-described motion detection apparatus can be configured so that the search in the second step is performed on the block obtained by interpolation around the block including the block searched in the first step.

【００２８】前述したように、ＭＰＥＧ−１、ＭＰＥＧ
−２では、画素デ−タが存在する整数位置だけでなく、
水平・垂直それぞれの中間位置に周辺の画素の値を用い
て画素を補間し、それを予測値の候補とする方式が導入
されている。本発明はこの方式にも適用できる。As described above, MPEG-1, MPEG
-2, not only the integer position where the pixel data exists,
A method has been introduced in which pixels are interpolated by using the values of peripheral pixels at the horizontal and vertical intermediate positions, and the pixels are used as prediction value candidates. The present invention can also be applied to this system.

【００２９】すなわち、第１段階の検索を図６に○で示
す整数位置にある参照画素に対して行い、第２段階の検
索を第１段階の検索で求めた参照画素とその周辺の点線
の○で示す隣接する実線の画素から補間された参照画素
に対して行う。第１段階の整数画素探索には下位ビット
を省略し、第２段階の半画素探索は全てビット、あるい
は整数画素探索よりも多いビットを演算に用いること
で、検出精度を上げ、画質向上を図る。That is, the first-stage search is performed on the reference pixels at the integer positions shown by ◯ in FIG. 6, and the second-stage search is performed by the reference pixels obtained by the first-stage search and the dotted lines around the reference pixels. This is performed for reference pixels interpolated from adjacent solid line pixels indicated by circles. Lower bits are omitted in the first-stage integer pixel search, and all bits are used in the second-stage half-pixel search or more bits than in the integer-pixel search to improve detection accuracy and improve image quality. .

【００３０】また本発明の動き検出装置は、第１段階で
の検索を、検索範囲内における全ブロックに対して行う
ことに代えて画素複数個置き（例えば１画素置き）の各
ブロックに対して行うように構成できる。Further, the motion detecting apparatus of the present invention does not perform the search in the first step for all blocks within the search range, but for each block where a plurality of pixels are arranged (for example, every other pixel is arranged). Can be configured to do.

【００３１】[0031]

【発明の実施の形態】以下、本発明の実施例を図面を参
照して説明する。図３、図４には本発明の一実施例とし
ての動画像符号化装置の動き検出装置が示される。この
実施例装置は、画素デ−タが存在する整数位置だけでな
く、水平・垂直それぞれの中間位置に周辺の画素の値を
用いて画素を補間し、それを予測値の候補とする方式の
動画像符号化装置に本発明を適用したものである。Embodiments of the present invention will be described below with reference to the drawings. 3 and 4 show a motion detecting device of a moving picture coding device as an embodiment of the present invention. In this embodiment, the pixel is interpolated by using not only the integer position where the pixel data exists but also the peripheral pixel values at the horizontal and vertical intermediate positions, and the pixel is interpolated and used as a prediction value candidate. The present invention is applied to a moving picture coding device.

【００３２】図中、１は現画面の画像データを記憶する
フレームメモリ、２は前画面の画像データを記憶するフ
レームメモリであり、画像データの各画素は８ビットか
らなる。３はフレームメモリ２から検索範囲にあるブロ
ックを読み出すアドレスを発生するアドレス発生器であ
る。In the figure, 1 is a frame memory for storing the image data of the current screen, 2 is a frame memory for storing the image data of the previous screen, and each pixel of the image data consists of 8 bits. An address generator 3 generates an address for reading a block within the search range from the frame memory 2.

【００３３】Ｓ₀ 〜Ｓ₁₅はそれぞれ４ビットの減算器で
あり、フレームメモリ１からの画素データとフレームメ
モリ２からの画素データがそれぞれ入力されて両者の差
分を計算する。４は各減算器Ｓ₀ 〜Ｓ₁₅からの差分値を
加算する加算器である。５は比較器、６はメモリであ
り、比較器５はメモリ６の内容（ＳumＭin）と加算器４
の加算値ＳumＴmpを比較し、加算値ＳumＴmpが小さい場
合にそれを新たな加算値ＳumＭinとしてメモリ６に送出
する。このメモリ６には加算値ＳumＭinとともにその加
算値ＳumＭinに対応する変位Ｙも記憶される。Each of S _{0 to} S ₁₅ is a 4-bit subtractor, and pixel data from the frame memory 1 and pixel data from the frame memory 2 are input to calculate the difference between them. An adder 4 adds the difference values from the subtractors S _{0 to} S ₁₅ . Reference numeral 5 is a comparator, 6 is a memory, and the comparator 5 is the contents of the memory 6 (SumMin) and the adder 4
The addition value SumTmp of is compared, and when the addition value SumTmp is small, it is sent to the memory 6 as a new addition value SumMin. The memory 6 stores the addition value SumMin and the displacement Y corresponding to the addition value SumMin.

【００３４】また図４において、７は累算用のメモリで
あり、メモリ７の出力を加算器４の入力側に戻すことに
より、複数回の演算にわたる加算器４の加算結果をメモ
リ７に累算できるようになっている。また８は補間画素
生成回路であり、フレームメモリ２の画素を補間して半
画素精度の補間画素を生成し、各減算器Ｓ₀ 〜Ｓ₁₅に供
給する。In FIG. 4, 7 is a memory for accumulation. By returning the output of the memory 7 to the input side of the adder 4, the addition result of the adder 4 over a plurality of operations is accumulated in the memory 7. You can calculate. Reference numeral 8 denotes an interpolation pixel generation circuit, which interpolates the pixels of the frame memory 2 to generate interpolation pixels with half-pixel accuracy and supplies the interpolation pixels to the subtractors S _{0 to} S ₁₅ .

【００３５】以下、図３と図４を参照して実施例装置の
動作を説明する。この図３と図４は同じ減算器Ｓ₀ 〜Ｓ
₁₅を使って、整数画素単位の検索を行う時（図３）と、
半画素単位の探索を行う時（図４）のそれぞれの接続形
態を示したものである。説明を簡略化するため、ここで
はベクトル探索の対象とする画素の個数を水平方向の１
６個のみとする。２次元画像については同様の回路を垂
直方向に並列にならべることで実現する。またそれぞれ
の画素値は８ビットで表現されるものとする。The operation of the embodiment apparatus will be described below with reference to FIGS. 3 and 4. 3 and 4 are the same subtractors S _{0 to} S
_When searching for an integer pixel unit using ₁₅ (Fig. 3),
FIG. 5 shows respective connection forms when a search is performed in half pixel units (FIG. 4). In order to simplify the explanation, here, the number of pixels to be subjected to vector search is set to 1 in the horizontal direction.
Only 6 pieces. A two-dimensional image is realized by arranging similar circuits in parallel in the vertical direction. Each pixel value is represented by 8 bits.

【００３６】図３の接続形態での動作について説明す
る。まず原画像の格納されたフレ−ムメモリ１から画素
Ａ₀ 〜Ａ₁₅を順次読み出し、それぞれを減算器Ｓ₀ 〜Ｓ
₁₅の入力とする。ここで各減算器Ｓ₀ 〜Ｓ₁₅は減算結果
の絶対値をとって出力するものとする。またそれぞれの
減算器Ｓ₀ 〜Ｓ₁₅の入力は４ビットのものを使用する。
そのため８ビットの画素ＡのＭＳＢ側の４ビットを入力
する。The operation in the connection form of FIG. 3 will be described. First, the pixels A _{0 to} A ₁₅ are sequentially read from the frame memory 1 in which the original image is stored, and the subtractors S _{0 to} S ₁₅ are read out from the pixels A _{0 to} A ₁₅ , respectively.
₁₅ inputs. Here, each of the subtractors S _{0 to} S ₁₅ takes the absolute value of the subtraction result and outputs it. The input of each subtractor S _{0 to} S ₁₅ is a 4-bit input.
Therefore, 4 bits on the MSB side of the 8-bit pixel A are input.

【００３７】次に参照画像用のフレ−ムメモリ２から比
較する画素Ｂ_y ，Ｂ_y+1 , ・・・,Ｂ_y+15を読みだし、
やはり減算器Ｓ₀ 〜Ｓ₁₅の入力とする。こちらもやはり
ＭＳＢ側の４ビットだけを使用する。減算器Ｓ₀ 〜Ｓ₁₅
によって入力されたＡ，Ｂの差分計算を行い、この差分
累積和を加算器４で求める。この計算をｙの値を探索範
囲内で変化させながら減算器Ｓ₀ 〜Ｓ₁₅に順次に入力し
て行い、加算器４で求めた差分累積和ＳumＴmpをメモリ
６に格納されているそれまでの最小の差分累積和ＳumＭ
inと比較器５で比較する。加算器４の差分累積値ＳumＴ
mpがそれまでの差分累積和の最小値より小さい場合、そ
の差分累積値ＳumＴmpとその時の変位ｙを新たに最小値
ＳumＭinとしてメモリ６に格納する。このようにして全
検索範囲について検索して求めた最小値をＳumＭin、そ
の時の変位をＹとする。Next, the pixels B _y , B _{y + 1} , ..., By _{+ 15} to be compared are read from the frame memory 2 for reference image,
It is also input to the subtracters S _{0 to} S ₁₅ . Again, only 4 bits on the MSB side are used. Subtractors S _{0 to} S ₁₅
The difference between A and B input by is calculated and the cumulative sum of the differences is obtained by the adder 4. This calculation is performed by sequentially inputting it to the subtractors S _{0 to} S ₁₅ while changing the value of y within the search range, and the difference cumulative sum SumTmp obtained by the adder 4 is stored in the memory 6 until then. Sum of minimum differences SumM
The in and the comparator 5 are compared. Cumulative difference value SumT of the adder 4
When mp is smaller than the minimum value of the cumulative sum of differences so far, the difference cumulative value SumTmp and the displacement y at that time are newly stored in the memory 6 as the minimum value SumMin. The minimum value obtained by searching for the entire search range in this way is SumMin, and the displacement at that time is Y.

【００３８】次に同じ減算器Ｓ₀ 〜Ｓ₁₅をつかって図４
のような構成に接続を切り替える。まず原画像の格納さ
れたフレ−ムメモリ１から画素Ａ₀ 〜Ａ₁₅のうちの半分
にあたる画素Ａ₀ 〜Ａ₇ を順次に読み出し、それぞれを
減算器Ｓ₀ , Ｓ₁ , ・・・Ｓ ₁₄，Ｓ₁₅の入力とする。今
度はＡの精度を８ビットのままにするが、かわりに減算
器を１画素あたり２個使用して接続することにより８ビ
ット計算精度の減算器を構成する。すなわち１６個の減
算器Ｓ₀ 〜Ｓ₁₅をそれぞれ二つずつ組み合わせてキャリ
ー信号線を接続し８ビット精度の減算器ペアーＳ₀ ＋Ｓ
₁ 、Ｓ₂ ＋Ｓ₃，・・・Ｓ₁₄＋Ｓ₁₅を８個構成する。こ
の減算器ペアーの一方に画素データのＭＳＢ側４ビット
を、もう一方にＬＳＢ側４ビットを入力する。Next, the same subtractor S₀~ S_FifteenFigure 4
Switch the connection to the configuration like. First the original image is stored
Frame memory 1 to pixel A₀~ A_FifteenHalf of
The corresponding pixel A₀~ A₇Sequentially read each
Subtractor S₀, S₁, ... S ₁₄, S_FifteenAnd input. now
For degrees, leave A's precision at 8 bits, but subtract instead
By connecting two devices for each pixel,
Computes a subtractor with a calculation accuracy. That is, a reduction of 16
Calculator S₀~ S_FifteenCarry by combining each two
-Connect signal line and subtracter pair S with 8-bit precision₀+ S
₁, S₂+ S_Three・ ・ ・ S₁₄+ S_Fifteen8 are configured. This
MSB side 4 bits of pixel data in one of the subtractor pair of
, And input the 4 bits on the LSB side to the other.

【００３９】次に半画素単位の参照画素Ｃを生成するた
め、参照画像用のフレ−ムメモリ２から画素Ｂ_u ，Ｂ
_u+1 （Ｙ−１≦ｕ≦Ｙ＋１）を読み出して補間画素生成
回路８に入力し、ここで平均値を算出することで補間画
素Ｃ_u 〜Ｃ_u+7 を生成し、やはり減算器Ｓ₀ 〜Ｓ₁₅の入
力とする。Ａ₀ 〜Ａ₇ とＣ_u 〜Ｃ_u+7 の差分を計算し、
絶対値累積和とその変位ｕをメモリ７に格納する。Next, in order to generate the reference pixel C in the unit of half pixel, the pixels B _u and B from the frame memory 2 for the reference image are generated.
_{u + 1} (Y-1 ≤ u ≤ Y + 1) is read out and input to the interpolation pixel generation circuit 8, where the average value is calculated to generate the interpolation pixels C _{u to} C _{u + 7.} Input from _{0 to} S ₁₅ . It calculates a difference A ₀ to A ₇ and C _u ~C _{u + 7,}
The absolute value cumulative sum and its displacement u are stored in the memory 7.

【００４０】画素Ａ₀ 〜Ａ₁₅のうちの残り半分の画素Ａ
₈ 〜Ａ₁₅についても同様に計算し、既に求めてメモリ７
に格納してあるＡ₀ 〜Ａ₇ の結果と合わせることで、Ａ
₀ 〜Ａ₁₅とＣ_u 〜Ｃ_u+15についての差分絶対値和ＳumＴ
mpを求め、これをメモリ７にその時の変位ｕとともに格
納する。このため演算回数は整数画素単位の探索時の２
倍になるが、探索単位が少ないので処理時間の増加は大
きくない。The remaining half pixel A of the pixels A _{0 to} A _{15
8 to} A ₁₅ are calculated in the same manner, and already calculated and stored in the memory 7
By combining the results of A _{0 to} A ₇ stored in
₀ difference absolute value sum for to A ₁₅ and C _u ~C _{u + 15} SumT
mp is obtained and stored in the memory 7 together with the displacement u at that time. Therefore, the number of calculations is 2 when searching in integer pixel units.
Although it doubles, the increase in processing time is not large because the number of search units is small.

【００４１】このメモリ７の差分累積値ＳumＴmpとメモ
リ６のそれまでの最小値ＳumＭinと比較して、最小値Ｓ
umＭinよりも小さければその値を新たな最小値ＳumＭin
としてその時の変位Ｕと共にメモリ６に格納する。この
ようにしてＡ₀ 〜Ａ₁₅にもっとも近いＣ_u 〜Ｃ_u+15とな
る変位Ｕを求めることができる。The difference cumulative value SumTmp of the memory 7 is compared with the minimum value SumMin of the memory 6 until then, and the minimum value S
If it is smaller than umMin, the value is changed to the new minimum value SumMin.
And the displacement U at that time is stored in the memory 6. In this way, the displacement U that is closest to A _{0 to} A ₁₅ and is C _{u to} C _{u + 15} can be obtained.

【００４２】本発明の実施にあたっては種々の変形形態
が可能である。例えば上述の実施例は補間画素を作って
半画素精度の動き検出を行える動画像符号化装置に本発
明を適用した場合のものであるが、もちろん本発明はか
かる半画素精度の動き検出を行わない方式の動画像符号
化装置にも適用できる。この場合、図６に○で示す整数
画素を対象として第１段階、第２段階の検索を行うこと
になる。またその場合、第１段階の検索は例えば画素一
つ置きにブロックを抽出してそれらのブロックに対して
行い、第２段階の検索で、第１段階で検索されたブロッ
クの周辺にある第１段階で一つ置きにより飛ばされたブ
ロックに対して検索を行うようにすれば、演算回数を削
減することができる。In implementing the present invention, various modifications are possible. For example, the above-described embodiment is a case where the present invention is applied to a moving picture coding apparatus which can make an interpolated pixel and perform motion detection with half-pixel precision, but of course, the present invention performs such half-pixel precision motion detection. It can also be applied to a moving image coding apparatus of a non-type. In this case, the first-stage and second-stage searches are performed for the integer pixels indicated by ◯ in FIG. Further, in that case, the first-stage search is performed, for example, on blocks every other pixel, and those blocks are extracted. In the second-stage search, the first-stage search around the blocks searched in the first-stage is performed. The number of operations can be reduced by performing a search for blocks skipped every other stage in the stage.

【００４３】[0043]

【発明の効果】以上に説明したように、本発明によれ
ば、動き検出の検索精度を低下させることなく回路規模
を削減することができる。As described above, according to the present invention, it is possible to reduce the circuit scale without degrading the search accuracy of motion detection.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に係る原理説明図（第２段階の接続）で
ある。FIG. 1 is a principle explanatory diagram (second stage connection) according to the present invention.

【図２】本発明に係る原理説明図（第１段階の接続）で
ある。FIG. 2 is a diagram for explaining the principle of the present invention (first stage connection).

【図３】本発明の一実施例としての動画像符号化装置の
動き検出装置（第１段階の接続形態）を示す図である。FIG. 3 is a diagram showing a motion detection device (first-stage connection form) of a moving image coding device according to an embodiment of the present invention.

【図４】本発明の一実施例としての動画像符号化装置の
動き検出装置（第２段階の接続形態）を示す図である。FIG. 4 is a diagram showing a motion detecting device (second stage connection form) of a moving image encoding device as an embodiment of the present invention.

【図５】ブロックマッチングによる動き検出を説明する
図である。FIG. 5 is a diagram illustrating motion detection by block matching.

【図６】補間画素による動き検出を説明する図である。FIG. 6 is a diagram illustrating motion detection using interpolated pixels.

【図７】補間画素による動き検出方式の第１段階の整数
画素検索を説明する図である。FIG. 7 is a diagram illustrating a first stage integer pixel search of a motion detection method using interpolation pixels.

【図８】補間画素による動き検出方式の第１段階の整数
画素検索を行う回路を示す図である。FIG. 8 is a diagram showing a circuit for performing a first-stage integer pixel search of a motion detection method using interpolation pixels.

【図９】補間画素による動き検出方式の第２段階の半画
素検索を説明する図である。FIG. 9 is a diagram illustrating a second stage half-pixel search of a motion detection method using interpolated pixels.

【図１０】補間画素による動き検出方式の第２段階の半
画素検索を行う回路を示す図である。FIG. 10 is a diagram showing a circuit that performs a second-stage half-pixel search of a motion detection method using interpolated pixels.

【符号の説明】[Explanation of symbols]

１、２ フレームメモリ ３ アドレス発生器 ４ 加算器 ５ 比較器 ６、７ メモリ ８ 補間画素生成回路 1 and 2 frame memory 3 address generator 4 adder 5 comparator 6 and 7 memory 8 interpolation pixel generation circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤村 浩一 神奈川県横浜市港北区新横浜２丁目４番19 号 株式会社富士通プログラム技研内 (72)発明者 江口 勝博 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内 (72)発明者 小早川 隆洋 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Koichi Fujimura, Inventor Koichi Fujimura 2-4-19 Shin-Yokohama, Kohoku Ward, Yokohama City, Kanagawa Prefecture, Fujitsu Program Giken Co., Ltd. 22-8 No. 8 within Fujitsu Kyushu Digital Technology Co., Ltd. (72) Inventor Takahiro Kobayakawa No. 22-8, Hakataekimae, Hakata-ku, Fukuoka City, Fukuoka Prefecture Within Fujitsu Kyushu Digital Technology Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】ブロックマッチングにより動き検出を行う
動き補償予測型動画像符号化装置の動き検出装置であっ
て、現画面のブロックと前画面のブロックの各画素の差
分を計算する複数の演算器からなる第１の演算器群を備
え、該第１の演算器群の各演算器は画素桁精度よりも低
い計算精度で構成し、動き検出は、第１段階として該第
１の演算器群を用いて検索範囲内のブロックのうちから
差分の最も小さいブロックを検索し、第２段階として該
第１の演算器群を２以上の演算器を互いに組み合わせて
高精度化した複数の演算器組に分けて第２の演算器群を
構成し、該第１段階で検索したブロックを含むその周辺
のブロックに対して１ブロックの画素を複数に分割して
該第２の演算器群を用い複数回の演算を行うことで差分
の最も小さいブロックを検索することで行うように構成
した動画像符号化装置の動き検出装置。1. A motion detection device of a motion-compensated prediction type moving image coding device for performing motion detection by block matching, comprising a plurality of arithmetic units for calculating a difference between each pixel of a current screen block and a previous screen block. A first arithmetic unit group consisting of, and each arithmetic unit of the first arithmetic unit group is configured with a calculation accuracy lower than pixel digit precision, and motion detection is performed by the first arithmetic unit group as a first step. A plurality of arithmetic unit sets in which the block having the smallest difference is searched from the blocks within the search range, and the first arithmetic unit group is combined with two or more arithmetic units to improve accuracy as a second step. To form a second arithmetic unit group, and divide one block of pixels into a plurality of blocks for the surrounding blocks including the block searched in the first step, By performing the calculation twice, the block with the smallest difference Motion detection device configured moving image coding apparatus to perform by searching the click. 【請求項２】上記第２段階での検索は、上記第１段階で
検索したブロックを含むその周辺の補間により求めたブ
ロックに対して行うように構成した請求項１記載の動画
像符号化装置の動き検出装置。2. The moving picture coding apparatus according to claim 1, wherein the search in the second step is performed for a block obtained by interpolation around the block including the block searched in the first step. Motion detector. 【請求項３】上記第１段階での検索は、検索範囲内にお
ける全ブロックに対して行うことに代えて画素複数個置
きの各ブロックに対して行うように構成した請求項１記
載の動画像符号化装置の動き検出装置。3. The moving image according to claim 1, wherein the search in the first step is performed not for all blocks in the search range but for each block having a plurality of pixels. Encoder motion detector.