JPH0992836A - Polysilicon thin film transistor - Google Patents
Polysilicon thin film transistorInfo
- Publication number
- JPH0992836A JPH0992836A JP24412195A JP24412195A JPH0992836A JP H0992836 A JPH0992836 A JP H0992836A JP 24412195 A JP24412195 A JP 24412195A JP 24412195 A JP24412195 A JP 24412195A JP H0992836 A JPH0992836 A JP H0992836A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- interlayer insulating
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は液晶ディスプレイパ
ネルのスイッチング素子等に用いられるトップゲート構
造のポリシリコン薄膜トランジスタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a top gate type polysilicon thin film transistor used for a switching element of a liquid crystal display panel.
【0002】[0002]
【従来の技術】ポリシリコン薄膜トランジスタは、移動
度として数10〜数100cm2 /Vsと高い値が得ら
れるため、アクティブマトリクス液晶ディスプレイパネ
ルの画素部のスイッチング素子、あるいは駆動回路素子
として使用されている。 2. Description of the Related Art A polysilicon thin film transistor is used as a switching element or a driving circuit element in a pixel portion of an active matrix liquid crystal display panel because it has a high mobility of several tens to several hundreds cm 2 / Vs. .
【0003】図6にトップゲート構造のポリシリコン薄
膜トランジスタの典型的な断面形状を示す。ポリシリコ
ン薄膜トランジスタは、ガラス基板11の表面にアンダ
ーコート層12、チャネルポリシリコン層13、同層内
に形成されたソース・ドレイン領域14、ゲート絶縁膜
15、ゲート電極16、層間絶縁膜17、ソース・ドレ
イン配線層18等を順に積層して形成される。FIG. 6 shows a typical cross-sectional shape of a polysilicon thin film transistor having a top gate structure. The polysilicon thin film transistor includes an undercoat layer 12, a channel polysilicon layer 13, a source / drain region 14, a gate insulating film 15, a gate electrode 16, an interlayer insulating film 17, a source formed on the surface of a glass substrate 11. It is formed by sequentially stacking the drain wiring layer 18 and the like.
【0004】ポリシリコン薄膜トランジスタの製造方法
としては、チャネルポリシリコン層13の形成方法とし
てレーザアニール法、あるいは熱を用いる固相成長法、
ソース・ドレイン領域14の形成方法として、イオン打
ち込みの後にレーザ活性化する方法、あるいはイオン打
ち込みの後に熱活性化する方法などが知られている。チ
ャネルポリシリコン層13の形成及びソース・ドレイン
領域の形成にレーザを用いる方法は、低温プロセスであ
り、安価なガラス基板を用いることが可能なために、ポ
リシリコン薄膜トランジスタを用いた液晶ディスプレイ
パネルの製造技術として非常に有力な方法である。As a method of manufacturing a polysilicon thin film transistor, a laser annealing method as a method of forming the channel polysilicon layer 13 or a solid phase growth method using heat,
Known methods of forming the source / drain regions 14 include a method of activating laser after ion implantation, and a method of thermally activating after ion implantation. The method of using a laser for forming the channel polysilicon layer 13 and the source / drain regions is a low temperature process, and since an inexpensive glass substrate can be used, a liquid crystal display panel using a polysilicon thin film transistor is manufactured. This is a very effective technique.
【0005】図7にレーザアニール法及びレーザ活性化
法を用いたトップゲート構造のポリシリコン薄膜トラン
ジスタの製造工程を示す。ポリシリコン薄膜トランジス
タの形成は以下の工程により行われる。 (1)ガラス基板11上にSiO2 のアンダーコート層
12を形成し、その上にアモルファスSi膜を形成し、
次いで、レーザアニールによりアモルファスSi膜を結
晶化してポリシリコン膜に変える(図7(a))。 (2)ポリシリコン膜をパターニングしてチャネルポリ
シリコン層13を形成した後、SiO2 によりゲート絶
縁膜15を形成し、次に、ゲート電極16を形成する
(図7(b))。 (3)ゲート電極16をマスクにしてイオン打ち込みを
行い、チャネルポリシリコン層13内にソース・ドレイ
ン領域14を形成する(図7(c))。なお、イオン打
ち込みとしては、質量分離を伴うイオン注入法、及び質
量分離を伴わないイオンドーピング法がある。 (4)SiO2 の層間絶縁膜17を形成する(図7
(d))。 (5)ゲート絶縁膜15及び層間絶縁膜17の上から、
ソース・ドレイン領域14のレーザ活性化を行う(図7
(e))。なお、工程(4)と(5)の順序を入れ替え
て、層間絶縁膜17の形成前にゲート絶縁膜15の上か
らレーザ活性化を行うこともできる。 (6)コンタクトホールを開口の後、ソース・ドレイン
配線層18を形成する(図7(f))。FIG. 7 shows a manufacturing process of a top gate type polysilicon thin film transistor using a laser annealing method and a laser activation method. The polysilicon thin film transistor is formed by the following steps. (1) An undercoat layer 12 of SiO 2 is formed on a glass substrate 11, and an amorphous Si film is formed on the undercoat layer 12.
Then, the amorphous Si film is crystallized by laser annealing to be changed into a polysilicon film (FIG. 7A). (2) After patterning the polysilicon film to form the channel polysilicon layer 13, the gate insulating film 15 is formed of SiO 2 , and then the gate electrode 16 is formed (FIG. 7B). (3) Ion implantation is performed using the gate electrode 16 as a mask to form the source / drain regions 14 in the channel polysilicon layer 13 (FIG. 7C). As the ion implantation, there are an ion implantation method with mass separation and an ion doping method without mass separation. (4) Form the SiO 2 interlayer insulating film 17 (see FIG. 7).
(D)). (5) From above the gate insulating film 15 and the interlayer insulating film 17,
Laser activation of the source / drain regions 14 is performed (FIG. 7).
(E)). Note that the steps (4) and (5) may be exchanged in order to perform laser activation from above the gate insulating film 15 before forming the interlayer insulating film 17. (6) After opening the contact hole, the source / drain wiring layer 18 is formed (FIG. 7F).
【0006】以上の工程によって、ポリシリコン薄膜ト
ランジスタが形成される。従来のポリシリコン薄膜トラ
ンジスタにおいて、SiO2 によるゲート絶縁膜の厚み
は200[nm]程度以下、SiO2 による層間絶縁膜
の厚みは100〜1000[nm]程度の範囲であっ
た。この値は、ディスプレイパネル設計上の要請、例え
ば補助容量、信号線とゲート配線の間の容量カップリン
グ等の仕様を満足するように設定されていた。例えば、
代表的な値としてゲート絶縁膜の厚み100[nm]、
層間絶縁膜の厚み400[nm]が用いられていた。Through the above steps, a polysilicon thin film transistor is formed. In the conventional polysilicon thin film transistor, the gate insulating film made of SiO 2 has a thickness of about 200 [nm] or less, and the interlayer insulating film made of SiO 2 has a thickness of about 100 to 1000 [nm]. This value has been set so as to satisfy the requirements for the design of the display panel, such as the auxiliary capacitance and the capacitance coupling between the signal line and the gate line. For example,
As a typical value, the thickness of the gate insulating film is 100 [nm],
The thickness of the interlayer insulating film was 400 [nm].
【0007】この場合、レーザ活性化の際にポリシリコ
ン層上のゲート絶縁膜及び層間絶縁膜からの反射が大き
いために、レーザ照射パワーを大きくとる必要があり、
ゲート電極への熱的ダメージが大きく、ゲート絶縁膜と
ゲート電極の間で剥離が発生しやすかった。剥離を防ぐ
にはゲート電極を太くすることが有効だが、これによっ
て画素部の開口率が低下するので、問題があった。ま
た、レーザ活性化の際の基板透過光によるサセプタへの
ダメージも大きく、サセプタからの不純物の混入、ある
いはサセプタの低寿命化等の問題があった。トランジス
タ特性面でもON電流が低くなる不良が出現する確率が
高く、また、良品でも移動度が10〜100cm2 /V
s程度と、そのバラツキが大きく、駆動回路素子として
の性能が十分ではなかった。以上の問題点は、直接、液
晶ディスプレイパネルの歩留まりの低下の原因となって
いた。In this case, since the reflection from the gate insulating film and the interlayer insulating film on the polysilicon layer is large during laser activation, it is necessary to increase the laser irradiation power.
Thermal damage to the gate electrode was large, and peeling easily occurred between the gate insulating film and the gate electrode. It is effective to thicken the gate electrode to prevent peeling, but this causes a problem because the aperture ratio of the pixel portion is reduced. In addition, the damage to the susceptor due to the light transmitted through the substrate during the laser activation is large, and there is a problem that impurities are mixed from the susceptor or the life of the susceptor is shortened. In terms of transistor characteristics, there is a high probability that defects with low ON current will appear, and even good products will have a mobility of 10 to 100 cm 2 / V.
However, the performance as a drive circuit element was not sufficient. The above problems directly cause a reduction in the yield of liquid crystal display panels.
【0008】[0008]
【発明が解決しようとする課題】以上の様に、従来のポ
リシリコン薄膜トランジスタでは、レーザ活性化の際に
ゲート絶縁膜とゲート電極の間で剥離が生じやすいこと
に加えて、トランジスタの特性面ではON電流が低くな
る不良が出現する確率が高く、また良品でも特性のバラ
ツキが大きいなどの各種の問題があった。As described above, in the conventional polysilicon thin film transistor, peeling easily occurs between the gate insulating film and the gate electrode at the time of laser activation, and in addition, in terms of characteristics of the transistor. There are various problems such as a high probability that a defect in which the ON current becomes low appears, and that there is a large variation in characteristics even with a good product.
【0009】本発明は、レーザ活性化の際に層間絶縁膜
及びゲート絶縁膜を介してポリシリコン層へ到達するレ
ーザ光の透過率を、薄膜の干渉効果を考慮したモデルを
用いて計算し、その結果に基づいて、ゲート絶縁膜とゲ
ート電極の間の密着性が損なわれないゲート絶縁膜及び
層間絶縁膜の膜厚の条件を求め、高歩留まり、且つ高性
能のポリシリコン薄膜トランジスタを提供することを目
的とする。According to the present invention, the transmittance of laser light that reaches the polysilicon layer through the interlayer insulating film and the gate insulating film at the time of laser activation is calculated using a model considering the interference effect of the thin film, Based on the result, a condition for the film thickness of the gate insulating film and the interlayer insulating film that does not impair the adhesion between the gate insulating film and the gate electrode is obtained, and a high-yield and high-performance polysilicon thin film transistor is provided. With the goal.
【0010】[0010]
【課題を解決するための手段】本発明によるポリシリコ
ン薄膜トランジスタは、絶縁性基板上にチャネルポリシ
リコン層、チャネルポリシリコン層内に形成されたソー
ス・ドレイン領域、ゲート絶縁膜、ゲート電極、層間絶
縁膜及びソース・ドレイン配線層を順に備え、前記ソー
ス・ドレイン領域は、前記ゲート電極の形成後のイオン
打ち込み、及び前記層間絶縁膜の形成後のレーザ照射に
よる活性化により形成されるトップゲート型ポリシリコ
ン薄膜トランジスタにおいて、前記活性化工程における
レーザ波長をλ[nm]、当該波長での単結晶シリコン
の複素屈折率をn1 +ik1 、ゲート絶縁膜及び層間絶
縁膜の屈折率をn2 [nm]としたとき、ゲート絶縁膜
及び層間絶縁膜の合計膜厚d[nm]が、式4で表され
ることを特徴とする。A polysilicon thin film transistor according to the present invention comprises a channel polysilicon layer on an insulating substrate, source / drain regions formed in the channel polysilicon layer, a gate insulating film, a gate electrode, and an interlayer insulating film. And a source / drain wiring layer in order, and the source / drain region is formed by ion implantation after formation of the gate electrode and activation by laser irradiation after formation of the interlayer insulating film. In the silicon thin film transistor, the laser wavelength in the activation step is λ [nm], the complex refractive index of single crystal silicon at the wavelength is n 1 + ik 1 , and the refractive index of the gate insulating film and the interlayer insulating film is n 2 [nm]. Then, the total film thickness d [nm] of the gate insulating film and the interlayer insulating film is represented by Formula 4. .
【0011】[0011]
【数4】 [Equation 4]
【0012】但し、Lは0以上の整数、|Δ|≦30、
iは虚数単位を表し、Arg(Z)は、複素数Z=r・
exp(iθ)に対して、Arg(Z)=θ、0≦θ<
2π、となる関数を表す。However, L is an integer of 0 or more, | Δ | ≦ 30,
i represents an imaginary unit, Arg (Z) is a complex number Z = r ·
Arg (Z) = θ, 0 ≦ θ <with respect to exp (iθ)
2π, which is a function.
【0013】なお、上記の単結晶シリコンの複素屈折率
として、Aspne,D.E.らによるデータ(Phys.
Rev. B, Vol.27, No.2, 1983, 985 )を用いる。また、
式4において、|Δ|≦10とすることにより、ポリシ
リコン薄膜トランジスタの移動度として、より大きな値
を確保することができる。As the complex refractive index of the above single crystal silicon, Aspne, D. E. FIG. Data (Phys.
Rev. B, Vol.27, No.2, 1983, 985). Also,
By setting | Δ | ≦ 10 in Expression 4, a larger mobility can be secured for the polysilicon thin film transistor.
【0014】なお、ゲート絶縁膜及び層間絶縁膜の合計
膜厚dの絶対値としては、300[nm]以上1500
[nm]以下が適当である。また、ゲート絶縁膜及び層
間絶縁膜はSiO2 であり、前記活性化工程に波長λ=
308[nm]のXeClエキシマレーザを用いる場合
には、式1は、 d=(47+104L)±Δ; 但し、|Δ|≦30、Lは3以上14以下の整数を表
す;で表すことができる。The absolute value of the total film thickness d of the gate insulating film and the interlayer insulating film is 300 [nm] or more and 1500
[Nm] or less is suitable. In addition, the gate insulating film and the interlayer insulating film are made of SiO 2 , and the wavelength λ =
When a 308 [nm] XeCl excimer laser is used, Formula 1 can be represented by d = (47 + 104L) ± Δ; where | Δ | ≦ 30 and L represents an integer of 3 or more and 14 or less; .
【0015】また、上記の式において、|Δ|≦10と
することにより、ポリシリコン薄膜トランジスタの移動
度として、より大きな値を確保することができる。な
お、以上の条件は、層間絶縁膜及びゲート絶縁膜の上か
らレーザ照射による活性化を行う工程の場合の、絶縁膜
の合計膜厚dの最適な範囲を示している。Further, by setting | Δ | ≦ 10 in the above equation, a larger value can be secured as the mobility of the polysilicon thin film transistor. The above conditions indicate the optimum range of the total film thickness d of the insulating film in the step of activating the laser irradiation from above the interlayer insulating film and the gate insulating film.
【0016】一方、層間絶縁膜の形成前に、ゲート絶縁
膜の上からレーザ照射による活性化を行う工程の場合に
は、ゲート絶縁膜の膜厚t[nm]を、式5で表される
値とする。On the other hand, in the case of the step of performing activation by laser irradiation from above the gate insulating film before the formation of the interlayer insulating film, the film thickness t [nm] of the gate insulating film is expressed by the equation 5. The value.
【0017】[0017]
【数5】 (Equation 5)
【0018】但し、Lは0以上の整数、|Δ|≦10と
する。なお、この場合、ゲート絶縁膜の膜厚t[nm]
の絶対値としては、40[nm]以上300[nm]以
下が適当である。However, L is an integer of 0 or more and | Δ | ≦ 10. In this case, the thickness t [nm] of the gate insulating film
The absolute value of is preferably 40 [nm] or more and 300 [nm] or less.
【0019】また、ゲート絶縁膜及び層間絶縁膜はSi
O2 であり、前記活性化工程に波長λ=308[nm]
のXeClエキシマレーザを用いる場合には、式5は、 t=(47+104L)±Δ; 但し、|Δ|≦10、Lは0以上2以下の整数を表す;
で表すことができる。The gate insulating film and the interlayer insulating film are made of Si.
O 2 and wavelength λ = 308 [nm] in the activation step
In the case of using the XeCl excimer laser of, the formula 5 is: t = (47 + 104L) ± Δ; where | Δ | ≦ 10 and L represents an integer of 0 or more and 2 or less;
Can be represented by
【0020】以下で、式4(式1、式2)及び式5(式
3)の意味について説明する。薄膜の干渉効果を考慮し
たモデルに基づいてレーザ光の透過率を計算する際、ポ
リシリコン層の複素屈折率の値として単結晶シリコンの
複素屈折率のデータを使用すると、レーザ活性化工程に
おいて層間絶縁膜及びゲート絶縁膜を介してポリシリコ
ン層へ到達するレーザ光の透過率が最大値を示す膜厚d
は、式4で表される。The meanings of equation 4 (equation 1 and equation 2) and equation 5 (equation 3) will be described below. When calculating the transmittance of laser light based on the model considering the interference effect of the thin film, if the data of the complex index of refraction of single crystal silicon is used as the value of the complex index of refraction of the polysilicon layer, the interlayer activation in the laser activation process will be performed. The film thickness d at which the transmittance of the laser light reaching the polysilicon layer through the insulating film and the gate insulating film shows the maximum value
Is represented by Equation 4.
【0021】レーザ光の透過率とポリシリコン薄膜トラ
ンジスタの移動度との間には、後に示す様に、明確な対
応関係があるので、層間絶縁膜及びゲート絶縁膜の膜厚
の合計値をレーザ光の透過率が最大値を示す範囲に設定
することにより、比較的、小さなレ−ザ照射パワーでも
十分なポリシリコン薄膜トランジスタの移動度を確保す
ることが可能になる。従って、ゲート絶縁膜とゲート電
極の間での剥離等に起因する歩留まりの低下を招くこと
なく、ソース・ドレイン領域の活性化が可能になる。Since there is a clear correspondence between the transmittance of the laser light and the mobility of the polysilicon thin film transistor as will be shown later, the total value of the film thicknesses of the interlayer insulating film and the gate insulating film is taken as the laser light. By setting the transmittance of 1 to the maximum value, it is possible to secure sufficient mobility of the polysilicon thin film transistor with a relatively small laser irradiation power. Therefore, the source / drain regions can be activated without lowering the yield due to peeling between the gate insulating film and the gate electrode.
【0022】また、層間絶縁膜の形成前にゲート絶縁膜
の上からレーザ活性化を行う工程による場合には、ゲー
ト絶縁膜の膜厚tが式5で表される条件のとき、レーザ
光の透過率が最大値を示す。従って、ゲート絶縁膜の膜
厚を式5で表される値の近傍に設定することにより、比
較的、小さなレ−ザ照射パワーでも十分なポリシリコン
薄膜トランジスタの移動度を確保することが可能にな
る。Further, in the case where the laser activation is performed from above the gate insulating film before the formation of the interlayer insulating film, when the film thickness t of the gate insulating film is under the condition expressed by the equation 5, The transmittance shows the maximum value. Therefore, by setting the film thickness of the gate insulating film in the vicinity of the value expressed by Equation 5, it becomes possible to secure sufficient mobility of the polysilicon thin film transistor even with a relatively small laser irradiation power. .
【0023】なお、ゲート絶縁膜の膜厚の上下限値は、
トランジスタ性能が所定の仕様を満足する範囲により決
定され、40[nm]〜300[nm]程度が適当であ
る。また、層間絶縁膜の膜厚の上下限値は、プロセス
上、欠陥の無い安定な成膜が可能な範囲により決定さ
れ、260[nm]〜1200[nm]程度が適当であ
る。従って、層間絶縁膜及びゲート絶縁膜の膜厚の合計
値の範囲としては、300〜1500[nm]程度が適
当である。The upper and lower limits of the thickness of the gate insulating film are
The transistor performance is determined by the range satisfying the predetermined specifications, and the range of 40 [nm] to 300 [nm] is suitable. Further, the upper and lower limit values of the thickness of the interlayer insulating film are determined by a range in which stable film formation can be performed without defects in the process, and about 260 [nm] to 1200 [nm] is suitable. Therefore, the range of the total value of the film thicknesses of the interlayer insulating film and the gate insulating film is preferably about 300 to 1500 [nm].
【0024】[0024]
【発明の実施の形態】本発明に基づくポリシリコン薄膜
トランジスタの構造断面図を図1に示す。ガラス基板1
1の表面にアンダーコート層12を介して、チャネルポ
リシリコン層13及びソース・ドレイン領域14を形成
するポリシリコン層が積層され、このポリシリコン層の
上にゲート絶縁膜15が積層され、ゲート絶縁膜15の
上にはゲート電極16が形成されている。なお、ポリシ
リコン層内のソース・ドレイン領域14はゲート電極1
6と整合するように形成される。ゲート電極16の上に
は層間絶縁膜17が積層されて、ソース・ドレイン配線
層18は、層間絶縁膜17及びゲート絶縁膜15に穿け
られたコンタクトホールを介して、ソース・ドレイン領
域14と接続している。なお、図中、dはゲート絶縁膜
15及び層間絶縁膜17の合計の膜厚、tはゲート絶縁
膜15の膜厚を表す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a structural cross-sectional view of a polysilicon thin film transistor according to the present invention. Glass substrate 1
A polysilicon layer for forming a channel polysilicon layer 13 and a source / drain region 14 is laminated on the surface of 1 through an undercoat layer 12, and a gate insulating film 15 is laminated on this polysilicon layer to form a gate insulating film. A gate electrode 16 is formed on the film 15. The source / drain region 14 in the polysilicon layer is the gate electrode 1
6 is formed so as to match with 6. An interlayer insulating film 17 is stacked on the gate electrode 16, and the source / drain wiring layer 18 is connected to the source / drain region 14 through a contact hole formed in the interlayer insulating film 17 and the gate insulating film 15. are doing. In the figure, d represents the total film thickness of the gate insulating film 15 and the interlayer insulating film 17, and t represents the film thickness of the gate insulating film 15.
【0025】図2に本発明に基づくポリシリコン薄膜ト
ランジスタを用いて製造した液晶ディスプレイパネルの
断面図の一例を示す。回路駆動部21は、n型22及び
p型23のトランジスタをソース・ドレイン配線18に
よって互いに結合することにより構成されており、画素
部24は、画素電極19とn型ポリシリコン薄膜トラン
ジスタ25を結合するとともに、両者の結合部に補助容
量線26を配置することにより構成されている。FIG. 2 shows an example of a sectional view of a liquid crystal display panel manufactured by using the polysilicon thin film transistor according to the present invention. The circuit driving unit 21 is configured by coupling n-type 22 and p-type 23 transistors to each other by the source / drain wiring 18, and the pixel unit 24 couples the pixel electrode 19 and the n-type polysilicon thin film transistor 25. At the same time, the auxiliary capacitance line 26 is arranged at the coupling portion of both.
【0026】本発明に基づくポリシリコン薄膜トランジ
スタの製造工程自体は、従来技術の説明に用いたもの
(図7)と共通であるので、その説明は省略する。な
お、本発明の特徴は、図7(e)で示されるレーザ活性
化工程において、比較的小さなレーザ照射パワーでレー
ザ活性化が可能となるゲート絶縁層及び層間絶縁層の膜
厚条件を規定したところにある。Since the manufacturing process itself of the polysilicon thin film transistor according to the present invention is the same as that used in the description of the prior art (FIG. 7), its description is omitted. The feature of the present invention is that the film thickness conditions of the gate insulating layer and the interlayer insulating layer that enable laser activation with a relatively small laser irradiation power in the laser activation step shown in FIG. Where it is.
【0027】本発明によるポリシリコン薄膜トランジス
タは、レーザ活性化の際のレーザ波長をλ[nm]、こ
の波長に対する単結晶シリコンの複素屈折率をn1 +i
k1、ゲート絶縁膜及び層間絶縁膜の屈折率をn2 と
すると、ゲート絶縁膜及び層間絶縁膜の膜厚の合計値d
[nm]は、前記の式4の条件を満足している。In the polysilicon thin film transistor according to the present invention, the laser wavelength at the time of laser activation is λ [nm], and the complex refractive index of single crystal silicon with respect to this wavelength is n 1 + i.
When k 1 and the refractive index of the gate insulating film and the interlayer insulating film are n 2 , the total value d of the film thicknesses of the gate insulating film and the interlayer insulating film
[Nm] satisfies the condition of Expression 4 above.
【0028】式4は、ポリシリコン層の複素屈折率の値
として単結晶シリコンについての複素屈折率のデータ
(Aspne. D. E.;Phys. Rev. B, Vol.27, No.2, 1983,
985 )を使用して、薄膜の干渉効果を考慮したモデルに
基づいてレーザ光の透過率を計算した場合に、レーザ活
性化工程において(図7(e))、層間絶縁膜及びゲー
ト絶縁膜を介してポリシリコン層へ到達するレーザ光の
透過率が最大値をとなる膜厚の値を表わす。Equation 4 is the complex index data (Aspne. DE; Phys. Rev. B, Vol. 27, No. 2, 1983, data of complex index of refraction for single crystal silicon as the value of the complex index of the polysilicon layer.
985) is used to calculate the transmittance of laser light based on a model that considers the interference effect of the thin film, the interlayer insulating film and the gate insulating film are formed in the laser activation step (FIG. 7 (e)). It represents the value of the film thickness at which the transmittance of the laser light reaching the polysilicon layer through reaches its maximum value.
【0029】次に、上記の複素屈折率の仮定の下で干渉
効果を考慮したレーザ光の透過率の計算結果と、ポリシ
リコン薄膜トランジスタの移動度の実測値との間に明確
な対応関係があることを説明する。Next, there is a clear correspondence between the calculation result of the transmittance of the laser light considering the interference effect under the assumption of the complex refractive index and the measured value of the mobility of the polysilicon thin film transistor. Explain that.
【0030】図3に、ポリシリコン層の複素屈折率の値
として上述の単結晶シリコンについての複素屈折率のデ
ータを使用し、ゲート絶縁膜及び層間絶縁膜としてSi
O2を用い、レーザ活性化工程にXeClエキシマレー
ザ(λ=308[nm])を用いた場合について、絶縁
膜の膜厚とレーザ光の透過率との関係を計算した結果を
示す。図3に示す様に、レーザ光の透過率は、絶縁膜の
膜厚に対して周期的に大きく変動する。図3において、
レーザ光の透過率が最大となるゲート絶縁膜及び層間絶
縁膜の合計膜厚の値は、d=(47+104L)[n
m];但し、Lは0以上の整数を表す;で表わされる。In FIG. 3, the data of the complex refractive index of the above-mentioned single crystal silicon is used as the value of the complex refractive index of the polysilicon layer, and Si is used as the gate insulating film and the interlayer insulating film.
The result of calculation of the relationship between the film thickness of the insulating film and the transmittance of laser light when O 2 is used and a XeCl excimer laser (λ = 308 [nm]) is used in the laser activation step is shown. As shown in FIG. 3, the transmittance of laser light fluctuates greatly periodically with respect to the film thickness of the insulating film. In FIG.
The value of the total film thickness of the gate insulating film and the interlayer insulating film that maximizes the transmittance of laser light is d = (47 + 104L) [n
m]; provided that L represents an integer of 0 or more.
【0031】なお、上記の式は、式4で表される一般式
に、SiO2 の屈折率と、上記レーザ光の波長を代入し
たものである。図4に、上記の想定と同様に、ゲート絶
縁膜及び層間絶縁膜としてSiO2 膜を用い、レーザ活
性化工程にXeClエキシマレーザ(λ=308[n
m])を用いた場合の、絶縁膜の合計膜厚に対するポリ
シリコン薄膜トランジスタの移動度の依存性の実測結果
を示す。ここで使用したレ−ザ照射パワーは175mJ
/cm2 である。なお、レ−ザ照射パワーが175mJ
/cm2 を超えると、ゲート配線の剥離が顕著になるの
で、この値を超えるレ−ザ照射パワーは実用的ではな
い。The above formula is obtained by substituting the refractive index of SiO 2 and the wavelength of the laser beam into the general formula represented by Formula 4. As shown in FIG. 4, a SiO 2 film is used as a gate insulating film and an interlayer insulating film, and a XeCl excimer laser (λ = 308 [n
m]) is used, the measurement result of the dependence of the mobility of the polysilicon thin film transistor on the total film thickness of the insulating film is shown. The laser irradiation power used here is 175 mJ.
/ Cm 2 . The laser irradiation power is 175 mJ
If it exceeds / cm 2 , the peeling of the gate wiring becomes remarkable, so that a laser irradiation power exceeding this value is not practical.
【0032】図4に示す様に、ポリシリコン薄膜トラン
ジスタの移動度は、絶縁膜の合計膜厚が、d=(47+
104L)[nm];但し、Lは0以上の整数を表す;
において、最大値を示し、上記の複素屈折率の仮定に基
づくレーザ光の透過率の計算結果とポリシリコン薄膜ト
ランジスタの移動度の実測値との間には、明確な対応関
係があることが分かる。As shown in FIG. 4, the mobility of the polysilicon thin film transistor is such that the total film thickness of the insulating film is d = (47+
104L) [nm]; provided that L represents an integer of 0 or more;
In the above, the maximum value is shown, and it is understood that there is a clear correspondence between the calculation result of the transmittance of the laser light based on the above assumption of the complex refractive index and the actually measured value of the mobility of the polysilicon thin film transistor.
【0033】このレーザ光の透過率の最大値に対応する
膜厚を中心に±10[nm]の範囲の膜厚を用いること
により、移動度として100cm2 /Vs以上の値が得
られ、また、±30[nm]の範囲の膜厚を用いること
により、移動度として30cm2 /Vs以上の値が得ら
れる。By using a film thickness within the range of ± 10 [nm] centering on the film thickness corresponding to the maximum value of the transmittance of the laser light, a mobility of 100 cm 2 / Vs or more can be obtained, and , By using a film thickness in the range of ± 30 [nm], a mobility of 30 cm 2 / Vs or more can be obtained.
【0034】駆動法にもよるが、移動度が30cm2 /
Vs以上の値であればテレビ標準方式の一つであるNT
SC(National Television System Committee)対応の
ディスプレイ作成に十分な移動度である。また、移動度
が100cm2 /Vs以上の値であれば高品位テレビ
(HDTV)対応のディスプレイ作成に十分な移動度で
ある。Depending on the driving method, the mobility is 30 cm 2 /
If the value is Vs or more, NT, which is one of the standard television systems
The mobility is sufficient for creating a display compatible with SC (National Television System Committee). Further, if the mobility is a value of 100 cm 2 / Vs or more, the mobility is sufficient for producing a display compatible with high-definition television (HDTV).
【0035】以上は、層間絶縁膜の上からレーザ活性化
を行う場合についての例であるが、次に、層間絶縁膜の
形成の前に、ゲート絶縁膜の上からレーザ活性化を行う
場合における、層間絶縁膜の膜厚の最適値の条件につい
ての例を示す。The above is an example of the case where laser activation is performed from above the interlayer insulating film. Next, in the case where laser activation is performed from above the gate insulating film before the formation of the interlayer insulating film. An example of conditions for the optimum value of the film thickness of the interlayer insulating film will be described.
【0036】この工程によるポリシリコン薄膜トランジ
スタの場合、レーザ活性化の際のレーザ波長をλ[n
m]、この波長に対する単結晶シリコンの複素屈折率を
n1 +ik1 、ゲート絶縁膜及び層間絶縁膜の屈折率を
n2 とすると、ゲート絶縁膜の膜厚t[nm]を、式5
の条件を満足させる様に設定する。In the case of a polysilicon thin film transistor manufactured by this process, the laser wavelength at the time of laser activation is λ [n
m], the complex index of refraction of single crystal silicon for this wavelength is n 1 + ik 1 , and the index of refraction of the gate insulating film and the interlayer insulating film is n 2 , the film thickness t [nm] of the gate insulating film is given by
Set to satisfy the condition of.
【0037】図5に、ゲート絶縁膜及び層間絶縁膜とし
てSiO2 膜を用い、レーザ活性化工程にXeClエキ
シマレーザ(λ=308[nm])を用いた場合の、ゲ
ート絶縁膜の膜厚tに対するポリシリコン薄膜トランジ
スタの移動度の依存性の実測結果を示す。ここで使用し
たレ−ザ照射パワーは125mJ/cm2 である。な
お、レ−ザ照射パワーが125mJ/cm2 を超える
と、ゲート配線の剥離が顕著になるので、この値を超え
るレ−ザ照射パワーは実用的ではない。In FIG. 5, when the SiO 2 film is used as the gate insulating film and the interlayer insulating film, and the XeCl excimer laser (λ = 308 [nm]) is used in the laser activation step, the film thickness t of the gate insulating film is t. The measurement result of the dependence of the mobility of the polysilicon thin film transistor with respect to is shown. The laser irradiation power used here is 125 mJ / cm 2 . When the laser irradiation power exceeds 125 mJ / cm 2 , the peeling of the gate wiring becomes remarkable, so that the laser irradiation power exceeding this value is not practical.
【0038】図5に示す様に、このポリシリコン薄膜ト
ランジスタの移動度は、ゲート絶縁膜の膜厚が、t=
(47+104L)[nm];但し、Lは0以上の整数
を表す;において最大値を示し、この場合にも、上記の
複素屈折率の仮定に基づくレーザ光の透過率の計算結果
とポリシリコン薄膜トランジスタの移動度の実測値との
間に、明確な対応関係があることが分かる。As shown in FIG. 5, the mobility of this polysilicon thin film transistor is such that the thickness of the gate insulating film is t =
(47 + 104 L) [nm], where L represents an integer of 0 or more; and also in this case, the calculation result of the transmittance of laser light based on the above assumption of complex refractive index and the polysilicon thin film transistor It can be seen that there is a clear correspondence with the measured value of the mobility of.
【0039】この式で示されるレーザ光の透過率の最大
値に対応する膜厚を中心に、±10[nm]の範囲の膜
厚を用いることにより、移動度として30cm2 /Vs
以上の値が得られる。A mobility of 30 cm 2 / Vs is obtained by using a film thickness within a range of ± 10 [nm] centering on the film thickness corresponding to the maximum value of the laser light transmittance represented by this formula.
The above values are obtained.
【0040】[0040]
【発明の効果】本発明では、先ず、レーザ活性化工程の
解析のために、薄膜の干渉効果を考慮したモデルに基づ
いてレーザ光の透過率を計算し、この際、ポリシリコン
層の複素屈折率の値として単結晶シリコンの複素屈折率
のデータを使用した。この仮定に基づいて、レーザ活性
化工程において、層間絶縁膜及びゲート絶縁膜を介して
ポリシリコン層へ到達するレーザ光の透過率が最大値を
示す膜厚を求めた。次に、この様にして計算したレーザ
光の透過率と、ポリシリコン薄膜トランジスタの移動度
の実測値との間に明確な対応関係があることを確認し
た。In the present invention, first, in order to analyze the laser activation process, the transmittance of laser light is calculated based on a model considering the interference effect of the thin film, and at this time, the complex refraction of the polysilicon layer is calculated. The data of the complex refractive index of single crystal silicon was used as the value of the index. Based on this assumption, in the laser activation process, the film thickness at which the transmittance of the laser light reaching the polysilicon layer through the interlayer insulating film and the gate insulating film shows the maximum value was obtained. Next, it was confirmed that there is a clear correspondence between the transmittance of the laser light calculated in this way and the measured value of the mobility of the polysilicon thin film transistor.
【0041】この結果に基づいて、ゲート絶縁膜及び層
間絶縁膜の膜厚の合計値を、レーザ光の透過率が最大値
を示す範囲に一致させたので、比較的、小さなレ−ザ照
射パワーでも、十分なポリシリコン薄膜トランジスタの
移動度を確保することが可能になった。この結果、ゲー
ト絶縁膜とゲート電極の間での剥離等による歩留まりの
低下を招くことなく、ソース・ドレイン領域の活性化が
可能になり、同時に、特性のバラツキが小さく、且つ高
性能のポリシリコン薄膜トランジスタを設計することが
可能になった。Based on this result, the total value of the film thicknesses of the gate insulating film and the interlayer insulating film was made to coincide with the range in which the transmittance of the laser light shows the maximum value, so that the laser irradiation power is relatively small. However, it has become possible to secure sufficient mobility of the polysilicon thin film transistor. As a result, the source / drain regions can be activated without lowering the yield due to peeling between the gate insulating film and the gate electrode, and at the same time, high-performance polysilicon with small variation in characteristics can be obtained. It has become possible to design thin film transistors.
【0042】なお、層間絶縁膜の形成前にゲート絶縁膜
の上からレーザ活性化を行う場合には、ゲート絶縁膜の
膜厚を、レーザ光の透過率が最大値を示す範囲に一致さ
せることにより、同様な効果を奏することができる。When performing laser activation from above the gate insulating film before forming the interlayer insulating film, the film thickness of the gate insulating film should be made to coincide with the range where the transmittance of the laser light shows the maximum value. Thereby, the same effect can be achieved.
【図1】本発明に基づくポリシリコン薄膜トランジスタ
の構造断面図の一例を示す図。FIG. 1 is a diagram showing an example of a structural cross-sectional view of a polysilicon thin film transistor according to the present invention.
【図2】本発明に基づくポリシリコン薄膜トランジスタ
を用いて製造した液晶ディスプレイパネルの断面図の一
例を示す図。FIG. 2 is a diagram showing an example of a cross-sectional view of a liquid crystal display panel manufactured using a polysilicon thin film transistor according to the present invention.
【図3】絶縁膜の膜厚とレーザ光の透過率との関係の解
析結果を示す図。FIG. 3 is a diagram showing an analysis result of a relationship between a film thickness of an insulating film and a transmittance of laser light.
【図4】層間絶縁膜及びゲート絶縁膜の合計膜厚に対す
るポリシリコン薄膜トランジスタの移動度の依存性の実
測結果を示す図。FIG. 4 is a diagram showing a measurement result of dependence of mobility of a polysilicon thin film transistor on a total film thickness of an interlayer insulating film and a gate insulating film.
【図5】ゲート絶縁膜の膜厚に対するポリシリコン薄膜
トランジスタの移動度の依存性の実測結果を示す図。FIG. 5 is a diagram showing a measurement result of dependence of mobility of a polysilicon thin film transistor on a film thickness of a gate insulating film.
【図6】従来のポリシリコン薄膜トランジスタの構造断
面図の一例を示す図。FIG. 6 is a diagram showing an example of a structural cross-sectional view of a conventional polysilicon thin film transistor.
【図7】ポリシリコン薄膜トランジスタの製造工程を説
明する図。(a)〜(f)は工程の順序を表す。FIG. 7 is a diagram illustrating a manufacturing process of a polysilicon thin film transistor. (A)-(f) represents the order of a process.
11・・・ガラス基板、12・・・アンダーコート層、
13・・・チャネルポリシリコン層、14・・・ソース
・ドレイン領域、15・・・ゲート絶縁膜、16・・・
ゲート電極、17・・・層間絶縁膜、18・・・ソース
・ドレイン配線層、19・・・画素電極、20・・・保
護膜、21・・・駆動回路部、22・・・n型トランジ
スタ、23・・・p型トランジスタ、24・・・画素
部、25・・・n型トランジスタ、26・・・補助容量
線。11 ... Glass substrate, 12 ... Undercoat layer,
13 ... Channel polysilicon layer, 14 ... Source / drain region, 15 ... Gate insulating film, 16 ...
Gate electrode, 17 ... Interlayer insulating film, 18 ... Source / drain wiring layer, 19 ... Pixel electrode, 20 ... Protective film, 21 ... Drive circuit section, 22 ... N-type transistor , 23 ... P-type transistor, 24 ... Pixel portion, 25 ... N-type transistor, 26 ... Auxiliary capacitance line.
Claims (8)
層、チャネルポリシリコン層内に形成されたソース・ド
レイン領域、ゲート絶縁膜、ゲート電極、層間絶縁膜及
びソース・ドレイン配線層を順に備え、前記ソース・ド
レイン領域は、前記ゲート電極の形成後のイオン打ち込
み、及び前記層間絶縁膜の形成後のレーザ照射による活
性化により形成されるトップゲート型ポリシリコン薄膜
トランジスタにおいて、 前記活性化の工程におけるレーザ波長をλ[nm]、当
該波長での単結晶シリコンの複素屈折率をn1 +ik
1 、ゲート絶縁膜及び層間絶縁膜の屈折率をn2[n
m]としたとき、ゲート絶縁膜及び層間絶縁膜の合計膜
厚d[nm]が、式1で表されることを特徴とするポリ
シリコン薄膜トランジスタ。 【数1】 但し、Lは0以上の整数、|Δ|≦30、iは虚数単位
を表し、Arg(Z)は、複素数Z=r・exp(i
θ)に対して、Arg(Z)=θ、0≦θ<2π、とな
る関数を表す。1. A channel polysilicon layer, a source / drain region formed in the channel polysilicon layer, a gate insulating film, a gate electrode, an interlayer insulating film, and a source / drain wiring layer are sequentially provided on an insulating substrate, and The source / drain regions are formed in the top gate type polysilicon thin film transistor formed by ion implantation after formation of the gate electrode and activation by laser irradiation after formation of the interlayer insulating film. Is λ [nm], and the complex refractive index of single crystal silicon at the wavelength is n 1 + ik
1 , the refractive index of the gate insulating film and the interlayer insulating film is n 2 [n
m], the total film thickness d [nm] of the gate insulating film and the interlayer insulating film is represented by Formula 1. [Equation 1] However, L is an integer of 0 or more, | Δ | ≦ 30, i represents an imaginary unit, and Arg (Z) is a complex number Z = r · exp (i.
.theta.), Arg (Z) =. theta., 0.ltoreq..theta. <2.pi.
d[nm]が、式2で表されることを特徴とする請求項
1記載のポリシリコン薄膜トランジスタ。 【数2】 但し、Lは0以上の整数、|Δ|≦10、iは虚数単位
を表し、Arg(Z)は、複素数Z=r・exp(i
θ)に対して、Arg(Z)=θ、0≦θ<2π、とな
る関数を表す。2. The polysilicon thin film transistor according to claim 1, wherein a total film thickness d [nm] of the gate insulating film and the interlayer insulating film is represented by Formula 2. [Equation 2] However, L is an integer of 0 or more, | Δ | ≦ 10, i represents an imaginary unit, and Arg (Z) is a complex number Z = r · exp (i.
.theta.), Arg (Z) =. theta., 0.ltoreq..theta. <2.pi.
dが300[nm]以上1500[nm]以下であるこ
とを特徴とする請求項1又は請求項1記載のポリシリコ
ン薄膜トランジスタ。3. The polysilicon thin film transistor according to claim 1, wherein the total film thickness d of the gate insulating film and the interlayer insulating film is 300 [nm] or more and 1500 [nm] or less.
であり、前記活性化工程に波長λ=308[nm]のX
eClエキシマレーザを用い、ゲート絶縁膜及び層間絶
縁膜の合計膜厚d[nm]が、 d=(47+104L)±Δ; 但し、|Δ|≦30、Lは3以上14以下の整数を表
す;で表されることを特徴とする請求項1記載のポリシ
リコン薄膜トランジスタ。4. The gate insulating film and the interlayer insulating film are SiO 2
In the activation step, X of wavelength λ = 308 [nm]
Using an eCl excimer laser, the total film thickness d [nm] of the gate insulating film and the interlayer insulating film is d = (47 + 104L) ± Δ; where | Δ | ≦ 30 and L represents an integer of 3 or more and 14 or less; The polysilicon thin film transistor according to claim 1, which is represented by the following formula.
であり、前記活性化工程に波長λ=308[nm]のX
eClエキシマレーザを用い、ゲート絶縁膜及び層間絶
縁膜の合計膜厚d[nm]が、 d=(47+104L)±Δ; 但し、|Δ|≦10、Lは3以上14以下の整数を表
す;で表されることを特徴とする請求項2記載のポリシ
リコン薄膜トランジスタ。5. The gate insulating film and the interlayer insulating film are SiO 2
In the activation step, X of wavelength λ = 308 [nm]
Using an eCl excimer laser, the total film thickness d [nm] of the gate insulating film and the interlayer insulating film is d = (47 + 104L) ± Δ; where | Δ | ≦ 10 and L represents an integer of 3 or more and 14 or less; The polysilicon thin film transistor according to claim 2, which is represented by:
層、チャネルポリシリコン層内に形成されたソース・ド
レイン領域、ゲート絶縁膜、ゲート電極、層間絶縁膜及
びソース・ドレイン配線層を順に備え、前記ソース・ド
レイン領域は、前記ゲート電極の形成後のイオン打ち込
み及びレーザ照射による活性化により形成されるトップ
ゲート型ポリシリコン薄膜トランジスタにおいて、 前記活性化の工程におけるレーザ波長をλ[nm]、当
該波長での単結晶シリコンの複素屈折率をn1 +ik
1 、ゲート絶縁膜及び層間絶縁膜の屈折率をn2[n
m]としたとき、ゲート絶縁膜の膜厚t[nm]が、式
3で表されることを特徴とするポリシリコン薄膜トラン
ジスタ。 【数3】 但し、Lは0以上の整数、|Δ|≦10、iは虚数単位
を表し、Arg(Z)は、複素数Z=r・exp(i
θ)に対して、Arg(Z)=θ、0≦θ<2πとなる
関数を表す。6. A channel polysilicon layer, a source / drain region formed in the channel polysilicon layer, a gate insulating film, a gate electrode, an interlayer insulating film, and a source / drain wiring layer are sequentially provided on an insulating substrate, and The source / drain regions are formed in the top gate type polysilicon thin film transistor formed by ion implantation after formation of the gate electrode and activation by laser irradiation. The laser wavelength in the activation step is λ [nm], The complex index of refraction of single crystal silicon of n 1 + ik
1 , the refractive index of the gate insulating film and the interlayer insulating film is n 2 [n
m], a film thickness t [nm] of the gate insulating film is represented by Formula 3. (Equation 3) However, L is an integer of 0 or more, | Δ | ≦ 10, i represents an imaginary unit, and Arg (Z) is a complex number Z = r · exp (i.
θ), a function that satisfies Arg (Z) = θ and 0 ≦ θ <2π.
[nm]以上300[nm]以下であることを特徴とす
る請求項6記載のポリシリコン薄膜トランジスタ。7. The film thickness t [nm] of the gate insulating film is 40.
7. The polysilicon thin film transistor according to claim 6, wherein the thickness is not less than [nm] and not more than 300 [nm].
性化工程に波長λ=308[nm]のXeClエキシマ
レーザを用い、ゲート絶縁膜の膜厚t[nm]が、 t=(47+104L)±Δ; 但し、|Δ|≦10、Lは0以上2以下の整数を表す;
で表されることを特徴とする請求項6記載のポリシリコ
ン薄膜トランジスタ。8. The gate insulating film is SiO 2 , and a XeCl excimer laser having a wavelength λ = 308 [nm] is used in the activation step, and the film thickness t [nm] of the gate insulating film is t = (47 + 104 L). ± Δ; where | Δ | ≦ 10 and L represents an integer of 0 or more and 2 or less;
7. The polysilicon thin film transistor according to claim 6, which is represented by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24412195A JPH0992836A (en) | 1995-09-22 | 1995-09-22 | Polysilicon thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24412195A JPH0992836A (en) | 1995-09-22 | 1995-09-22 | Polysilicon thin film transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0992836A true JPH0992836A (en) | 1997-04-04 |
Family
ID=17114078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24412195A Pending JPH0992836A (en) | 1995-09-22 | 1995-09-22 | Polysilicon thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0992836A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6309917B1 (en) | 1999-05-10 | 2001-10-30 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor manufacturing method and thin film transistor |
JP2009016811A (en) * | 2007-06-07 | 2009-01-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
US7525135B2 (en) | 2004-07-09 | 2009-04-28 | Nec Corporation | Semiconductor device and display device |
-
1995
- 1995-09-22 JP JP24412195A patent/JPH0992836A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6309917B1 (en) | 1999-05-10 | 2001-10-30 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor manufacturing method and thin film transistor |
US6420760B2 (en) | 1999-05-10 | 2002-07-16 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor manufacturing method and thin film transistor |
US7525135B2 (en) | 2004-07-09 | 2009-04-28 | Nec Corporation | Semiconductor device and display device |
JP2009016811A (en) * | 2007-06-07 | 2009-01-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7238558B2 (en) | Semiconductor device and method of fabricating the same | |
JPH09260670A (en) | Semiconductor device, thin film transistor, manufacture thereof, liquid crystal display device and manufacture thereof | |
JPH11212047A (en) | Electronic equipment | |
JP2001217424A (en) | Thin film transistor and liquid crystal display using the same | |
US6444390B1 (en) | Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film | |
US6596572B1 (en) | Method of fabricating a thin-film transistor having a plurality of island-like regions | |
US10693011B2 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate | |
JPH02224255A (en) | Thin film semiconductor device and manufacture thereof | |
JPH08293609A (en) | Method of manufacturing semiconductor device | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
US6265290B1 (en) | Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same | |
JPH0992836A (en) | Polysilicon thin film transistor | |
JPH07199226A (en) | Thin film transistor for liquid crystal and preparation thereof | |
JPH0677252A (en) | Thin film-shaped semiconductor device and manufacture thereof | |
JP2000029068A (en) | Liquid crystal display device | |
JPH10209452A (en) | Thin film transistor and its manufacture | |
JPH07263704A (en) | Thin film transistor and manufacture thereof | |
JPH0645607A (en) | Liquid-crystal display device and its manufacture | |
JP3183294B2 (en) | Liquid crystal display | |
JPH0613607A (en) | Polycrystalline silicon thin-film transistor | |
JPH08339972A (en) | Manufacture of thin film transistor and liquid crystal display using it | |
US20040227184A1 (en) | Method of manufacturing a semiconductor method of manufacturing a thin-film transistor and thin-film transistor | |
JPH0418524A (en) | Production of active matrix liquid crystal display panel | |
JPH08186262A (en) | Manufacture of thin film transistor | |
JPH08255915A (en) | Liquid crystal display |