JPH0991444A - Graphics display device - Google Patents
Graphics display deviceInfo
- Publication number
- JPH0991444A JPH0991444A JP7269336A JP26933695A JPH0991444A JP H0991444 A JPH0991444 A JP H0991444A JP 7269336 A JP7269336 A JP 7269336A JP 26933695 A JP26933695 A JP 26933695A JP H0991444 A JPH0991444 A JP H0991444A
- Authority
- JP
- Japan
- Prior art keywords
- line
- descriptor
- span
- scan line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Or Creating Images (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、図形要素をディス
プレイ装置に表示させるためのグラフィックスコマンド
をCPUが作成し、CPUによって作成されたグラフィ
ックスコマンドに基づいてグラフィックスコントローラ
がディスプレイ装置に図形要素を表示するグラフィック
ス表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CPU that creates a graphics command for displaying a graphic element on a display device, and a graphics controller causes the display device to display a graphic element based on the graphics command created by the CPU. The present invention relates to a graphics display device for displaying.
【0002】[0002]
【従来の技術】ウィンドウ等の図形要素をディスプレイ
装置に表示させる際、CPUの負荷を低減させると共に
描画速度を向上させるために、図形要素をディスプレイ
装置に表示させるためのグラフィックスコマンドをCP
Uが作成し、CPUによって作成されたグラフィックス
コマンドに基づいてグラフィックスコントローラがディ
スプレイ装置に図形要素を表示するということは従来か
ら行われている。2. Description of the Related Art When a graphic element such as a window is displayed on a display device, a graphics command for displaying the graphic element on the display device is CP in order to reduce the load on the CPU and improve the drawing speed.
It is conventional for a graphics controller to display a graphical element on a display device based on a graphics command created by U and created by the CPU.
【0003】このような技術としては、例えば、「日経
エレクトロニクス,昭和61年7月14日,第399
号,日経マグロウヒル社発行,P124〜P128」に
記載された技術が知られている。図18は上記した従来
の技術を説明するためのブロック図である。ディスプレ
イ装置108に、背景画面に加えて2枚のウィンドウ1
09,110を表示する場合、CPU100は、ディス
プレイ装置108の表示画面を5本のストリップST1
〜ST5に分割し、更に、各ストリップST1〜ST5
内を水平方向に分割してタイルを作る。例えば、ストリ
ップST3は、4つのタイルT1〜T4に分割する。Examples of such a technique include "Nikkei Electronics, July 14, 1986, No. 399."
No., published by Nikkei McGraw-Hill Company, P124-P128 ”. FIG. 18 is a block diagram for explaining the above-mentioned conventional technique. The display device 108 has two windows 1 in addition to the background screen.
When displaying 09 and 110, the CPU 100 displays the display screen of the display device 108 on the five strips ST1.
To ST5 and further strips ST1 to ST5
Make a tile by dividing the inside horizontally. For example, the strip ST3 is divided into four tiles T1 to T4.
【0004】また、CPU100は、背景画面に対応す
るビットマップ情報104及びウィンドウ109,11
0に対応するビットマップ情報105,106をビット
マップメモリ103に格納すると共に、ウィンドウディ
スクリプタ102をメモリ101に格納する。ウィンド
ウディスクリプタ102は、各タイルの幅,各タイルに
表示すべきビットマップ情報が格納されているビットマ
ップメモリ103のアドレス等を含むグラフィックスコ
マンドであり、CPU100によって作成されてメモリ
101に格納されるものである。Further, the CPU 100 has the bitmap information 104 and the windows 109 and 11 corresponding to the background screen.
The bitmap information 105 and 106 corresponding to 0 is stored in the bitmap memory 103, and the window descriptor 102 is stored in the memory 101. The window descriptor 102 is a graphics command including the width of each tile, the address of the bitmap memory 103 in which bitmap information to be displayed in each tile is stored, and the like, and is created by the CPU 100 and stored in the memory 101. It is a thing.
【0005】グラフィックスコントローラ107は、ウ
ィンドウディスクリプタ102を参照しながら表示アド
レスを表示タイミングに合わせて切り替えていくことに
よりディスプレイ装置108に、背景画面に加えて2枚
のウィンドウ109,110を表示する。例えば、ウィ
ンドウ109,110が重なり合っているストリップS
T3の最初のスキャンラインを表示する場合は、タイル
T1,T2,T3,T4の最初のスキャンラインの表示
タイミングとなる毎に、表示アドレスをビットマップメ
モリ103内のアドレスA1,A2,A3,A4に切り
替える。The graphics controller 107 displays two windows 109 and 110 on the display device 108 in addition to the background screen by switching the display address according to the display timing while referring to the window descriptor 102. For example, a strip S in which windows 109 and 110 overlap
When the first scan line of T3 is displayed, the display address is changed to the addresses A1, A2, A3, A4 in the bitmap memory 103 at each display timing of the first scan line of the tiles T1, T2, T3, T4. Switch to.
【0006】[0006]
【発明が解決しようとする課題】上述したように従来
は、ディスプレイ装置の表示画面をストリップ,タイル
に分割するという処理が必要になり、この処理を行うた
めには、図形要素の重なり合う部分を計算する等の処理
が必要になるため、CPUの負荷が大きくなるという問
題がある。また、ディスプレイ装置の表示画面を、それ
に表示する図形要素の重なり方を考慮して互いに重なり
合わないタイルに分割し、図形要素を表示する場合に
は、各タイルの幅,各タイルに表示すべきビットマップ
情報のアドレス等を含むウィンドウディスクリプタを参
照しながら、各タイルの表示タイミングとなる毎に表示
アドレスをそのタイルに対応する開始アドレスに切り替
えるようにしているため、図形要素の重なり合う部分に
対してアルファブレンド等の合成処理を行うことができ
ないという問題がある。As described above, conventionally, it is necessary to divide the display screen of the display device into strips and tiles. In order to perform this processing, the overlapping portion of graphic elements is calculated. However, there is a problem that the load on the CPU becomes large because the processing such as performing is required. In addition, the display screen of the display device is divided into tiles that do not overlap each other in consideration of how the graphic elements to be displayed overlap each other, and when the graphic elements are displayed, the width of each tile and the tiles should be displayed. Since the display address is switched to the start address corresponding to each tile at the display timing of each tile while referring to the window descriptor including the address of the bitmap information etc. There is a problem in that it is not possible to perform synthesis processing such as alpha blending.
【0007】そこで、本発明の目的は、CPUの負荷を
低減させることができ、且つ図形要素同士の合成処理を
行うことができるグラフィックス表示装置を提供するこ
とにある。Therefore, an object of the present invention is to provide a graphics display device which can reduce the load on the CPU and can perform a synthesis process of graphic elements.
【0008】[0008]
【課題を解決するための手段】本発明はCPUの負荷を
低減させるという目的を達成するため、図形要素をディ
スプレイ装置に表示するグラフィックス表示装置に於い
て、グラフィックスコマンドメモリと、スキャンライン
上に表示する図形要素のスパンのスキャンライン上に於
ける位置及び対応するビットマップ情報の格納アドレス
を含む図形要素毎のスパンディスクリプタを、スキャン
ライン上に表示する図形要素の奥行きが大きいものから
順番に並べたラインディスクリプタを前記ディスプレイ
装置の各スキャンライン毎に作成し、作成したラインデ
ィスクリプタを前記グラフィックスコマンドメモリに格
納するCPUと、前記グラフィックスコマンドメモリに
格納されたラインディスクリプタに基づいて前記ディス
プレイ装置に図形要素を表示するグラフィックスコント
ローラとを備えたものである。SUMMARY OF THE INVENTION To achieve the object of reducing the load on the CPU, the present invention provides a graphics display device for displaying graphic elements on a display device, including a graphics command memory and a scan line. The span descriptor for each graphic element, including the position on the scan line of the span of the graphic element to be displayed in and the corresponding storage address of bitmap information, is displayed in order from the largest depth of the graphic element displayed on the scan line. A CPU that stores line descriptors arranged for each scan line of the display device, stores the generated line descriptor in the graphics command memory, and the display device based on the line descriptor stored in the graphics command memory To shape It is obtained by a graphics controller for displaying the element.
【0009】また、本発明はアルファブレンドといった
図形要素同士の合成処理を可能にするという目的を達成
するため、前記スパンディスクリプタは、アルファブレ
ンドを行う際のアルファ値を含み、前記ビットマップ情
報格納手段は、スパンディスクリプタに含まれているア
ルファ値に従って、前記第1,第2のラインバッファの
内の前記ラインバッファコントローラによって書き込み
用にされているラインバッファに格納されている1スキ
ャンライン分のビットマップ情報と前記スパンディスク
リプタに含まれている格納アドレスによって示される1
スキャンライン分のビットマップ情報とのアルファブレ
ンドを行うアルファブレンド部を備えたものである。Further, in order to achieve the object of the present invention to enable a compositing process of graphic elements such as alpha blending, the span descriptor includes an alpha value for performing alpha blending, and the bitmap information storing means. Is a bitmap of one scan line stored in a line buffer for writing by the line buffer controller in the first and second line buffers according to the alpha value included in the span descriptor. 1 indicated by the information and the storage address contained in the span descriptor
It is provided with an alpha blending section for performing alpha blending with the bitmap information of scan lines.
【0010】CPUが、スキャンライン上に表示する図
形要素のスパンのスキャンライン上に於ける位置及び対
応するビットマップ情報の格納アドレスを含む図形要素
毎のスパンディスクリプタを、スキャンライン上に表示
する図形要素の奥行きが大きいものから順番に並べたラ
インディスクリプタをディスプレイ装置の各スキャンラ
イン毎に作成し、作成したラインディスクリプタをグラ
フィックスコマンドメモリに格納し、グラフィックスコ
ントローラが、グラフィックスコマンドメモリに格納さ
れたラインディスクリプタに基づいてディスプレイ装置
に図形要素を表示する。A graphic in which the CPU displays on the scan line a span descriptor for each graphic element including the position on the scan line of the span of the graphic element to be displayed on the scan line and the storage address of the corresponding bitmap information. A line descriptor that is arranged in order from the element with the largest depth is created for each scan line of the display device, the created line descriptor is stored in the graphics command memory, and the graphics controller is stored in the graphics command memory. The graphic element is displayed on the display device based on the line descriptor.
【0011】[0011]
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【0012】図1は本発明の実施例のブロック図であ
り、ディスプレイ装置5の表示画面を定義するグラフィ
ックスコマンドを作成する機能等を有するCPU1と、
CPU1が使用するシステムメモリ2と、CPU1が作
成したグラフィックスコマンドやディスプレイ装置5に
表示する図形要素のビットマップ情報等が格納されるグ
ラフィックスコマンドメモリ3と、グラフィックスコマ
ンドメモリ3に格納されているグラフィックスコマン
ド,ビットマップ情報に従ってディスプレイ装置5に図
形要素を表示するグラフィックスコントローラ4と、C
PUバス6とから構成されている。FIG. 1 is a block diagram of an embodiment of the present invention, which includes a CPU 1 having a function of creating a graphics command for defining a display screen of a display device 5, and the like.
The system memory 2 used by the CPU 1, the graphics command memory 3 in which the graphics commands created by the CPU 1 and the bitmap information of graphic elements to be displayed on the display device 5, and the like are stored. A graphics controller 4 for displaying graphic elements on the display device 5 in accordance with the graphics command and bitmap information stored therein;
It is composed of a PU bus 6.
【0013】図2はCPU1が作成するグラフィックス
コマンドの構成例を示した図であり、ディスプレイ装置
5のスキャンライン数分のラインディスクリプタ21−
1〜21−nと、スクリーンディスクリプタ22とから
構成されている。FIG. 2 is a diagram showing an example of the structure of a graphics command created by the CPU 1. The line descriptors 21- of the number of scan lines of the display device 5 are shown.
1 to 21-n and a screen descriptor 22.
【0014】ラインディスクリプタ21−1〜21−n
は、それぞれディスプレイ装置5の第1番目〜第n番目
のスキャンラインSL1〜SLnに対応するものであ
り、対応するスキャンライン上に配置する図形要素のス
パンそれぞれのスキャンライン上に於ける位置等を示す
図形要素毎のスパンディスクリプタを、スキャンライン
上に表示する図形要素の奥行きが大きいものから順番に
並べた構成を有する。1つのラインディスクリプタ内の
全てのスパンディスクリプタは、グラフィックスコマン
ドメモリ3内の連続したアドレスに格納される。Line descriptors 21-1 to 21-n
Respectively correspond to the first to nth scan lines SL1 to SLn of the display device 5, and the positions on the scan lines of the respective spans of the graphic elements arranged on the corresponding scan lines are shown. It has a configuration in which the span descriptors for each graphic element shown are arranged in order from the one having the largest depth of the graphic element displayed on the scan line. All span descriptors in one line descriptor are stored at consecutive addresses in the graphics command memory 3.
【0015】図形要素のスパンは、ディスプレイ装置5
に表示する図形要素をディスプレイ装置5のスキャンラ
イン単位に分割したものである。従って、図3に示すよ
うに、背景画面(背景画面も図形要素の一種である)a
上に図形要素bを表示し、更に図形要素b上に図形要素
cを重ね合わせて表示する場合、ディスプレイ装置5の
第i番目(1≦i≦n)のスキャンラインSLiに対応
するラインディスクリプタ21−iは、背景画面a,図
形要素b,cに対応するスパンSa,Sb,Scそれぞ
れのスキャンラインSLi上に於ける位置等を示すスパ
ンディスクリプタをSDa,SDb,SDcとすると、
SDa,SDb,SDcのように奥行きの大きいものの
順に並べたものになる。The span of the graphic element is displayed by the display device 5.
The graphic elements displayed on the screen are divided into scan line units of the display device 5. Therefore, as shown in FIG. 3, a background screen (a background screen is also a kind of graphic element) a
When the graphic element b is displayed on the graphic element b and the graphic element c is further displayed on the graphic element b, the line descriptor 21 corresponding to the i-th (1 ≦ i ≦ n) scan line SLi of the display device 5 is displayed. -I is a span descriptor SDa, SDb, SDc that indicates the position on the scan line SLi of each of the spans Sa, Sb, Sc corresponding to the background screen a and the graphic elements b, c, and
It is arranged in the descending order of depth such as SDa, SDb, SDc.
【0016】ラインディスクリプタ21−1〜21−n
の構成要素となるスパンディスクリプタ23は、ソース
アドレス24と、配置位置25と、スパン幅25と、拡
張命令27とを含んでいる。Line descriptors 21-1 to 21-n
The span descriptor 23, which is a component of the above, includes a source address 24, an arrangement position 25, a span width 25, and an extension instruction 27.
【0017】ソースアドレス24は、スパンディスクリ
プタ23が対象にしているスパンのビットマップ情報が
格納されているグラフィックスコマンドメモリ3内のア
ドレス等を示す。The source address 24 indicates an address in the graphics command memory 3 in which the bitmap information of the span targeted by the span descriptor 23 is stored.
【0018】配置位置25は、スパンディスクリプタ2
3が対象にしているスパンのスキャンライン上に於ける
配置開始位置を示す。例えば、図3に示すスパンSbに
対応するスパンディスクリプタの配置位置25には、
「Xb」が設定される。The arrangement position 25 is the span descriptor 2
3 shows the arrangement start position on the scan line of the span of interest. For example, at the arrangement position 25 of the span descriptor corresponding to the span Sb shown in FIG.
“Xb” is set.
【0019】スパン幅26は、スパンディスクリプタ2
3が対象にしているスパンの幅を示す。例えば、図3に
示すスパンSbに対応するスパンディスクリプタのスパ
ン幅26には、「Lb」が設定される。The span width 26 is defined by the span descriptor 2
3 shows the width of the target span. For example, "Lb" is set to the span width 26 of the span descriptor corresponding to the span Sb shown in FIG.
【0020】拡張命令27は、図4に示すように、スパ
ンをCPU1によって指定された色で塗りつぶすのか、
それともスパンの表示をソースアドレス24によって指
定されたビットマップ情報に従ったものにするのかを示
す色指定フラグ27aと、アルファブレンドを行う際の
アルファ値27bと、透明色処理を行うか否かを示す透
明色フラグ27cと、グラフィックスコントローラ4内
に設けられているフィルタにフィルタ処理を行わせるか
否かを示すフィルタフラグ27dとを含んでいる。尚、
CPU1が指定する色でスパンを塗りつぶす場合には、
色指定フラグ27aをオンにすると共に、スパンディス
クリプタ23中のソースアドレス24のエントリに、塗
りつぶす色を設定する。The extended instruction 27, as shown in FIG. 4, is to fill the span with the color designated by the CPU 1,
Alternatively, a color designation flag 27a indicating whether to display the span according to the bitmap information designated by the source address 24, an alpha value 27b when alpha blending is performed, and whether transparent color processing is performed or not It includes a transparent color flag 27c that indicates and a filter flag 27d that indicates whether or not the filter provided in the graphics controller 4 is to perform filter processing. still,
To fill the span with the color specified by CPU1,
The color designation flag 27a is turned on, and the fill color is set in the entry of the source address 24 in the span descriptor 23.
【0021】スクリーンディスクリプタ22は、ディス
プレイ装置5の各スキャンラインSL1〜SLnに対応
したエントリ#1〜#nを有している。そして、各エン
トリ#1〜#nには、それぞれラインディスクリプタ2
1−1〜21−nのグラフィックスコマンドメモリ3に
於けるアドレス及びラインディスクリプタ21−1〜2
1−nを構成するスパンディスクリプタの数が設定され
る。The screen descriptor 22 has entries # 1 to #n corresponding to the scan lines SL1 to SLn of the display device 5, respectively. The line descriptor 2 is assigned to each of the entries # 1 to #n.
Addresses and line descriptors 21-1 to 21-2 in the graphics command memory 3 of 1-1 to 21-n
The number of span descriptors forming 1-n is set.
【0022】図5はグラフィックスコントローラ4の構
成例を示すブロック図であり、レジスタ41と、DMA
コントローラ42と、スクリーンディスクリプタFIF
O43と、DMAコントローラ44と、ラインディスク
リプタFIFO45と、デコーダ46と、DMAコント
ローラ47と、ピクセルFIFO48と、透明色処理部
49と、アルファブレンド部50と、セレクタ51と、
1スキャンライン分のビットマップ情報が格納されるラ
インバッファ52,53と、セレクタ54と、ラインバ
ッファコントローラ55と、フィルタ56と、メモリコ
ントローラ57とから構成されている。FIG. 5 is a block diagram showing a configuration example of the graphics controller 4, which includes a register 41 and a DMA.
Controller 42 and screen descriptor FIF
O43, DMA controller 44, line descriptor FIFO 45, decoder 46, DMA controller 47, pixel FIFO 48, transparent color processing unit 49, alpha blending unit 50, selector 51,
It is composed of line buffers 52 and 53 that store bitmap information for one scan line, a selector 54, a line buffer controller 55, a filter 56, and a memory controller 57.
【0023】レジスタ41には、スクリーンディスクリ
プタの格納開始アドレス,フィルタ係数,透明色処理の
対象とする色等がCPU1によって設定される。In the register 41, the storage start address of the screen descriptor, the filter coefficient, the color to be the target of the transparent color processing, etc. are set by the CPU 1.
【0024】DMAコントローラ42は、フレームの切
り替わり毎に、レジスタ41に設定されているスクリー
ンディスクリプタの格納開始アドレスに従ってグラフィ
ックスコマンドメモリ3からスクリーンディスクリプタ
を読み出し、読み出したスクリーンディスクリプタをス
クリーンディスクリプタFIFO43に格納する機能を
有する。The DMA controller 42 reads the screen descriptor from the graphics command memory 3 according to the storage start address of the screen descriptor set in the register 41 and stores the read screen descriptor in the screen descriptor FIFO 43 each time the frame is switched. Have a function.
【0025】DMAコントローラ44は、スクリーンデ
ィスクリプタFIFO43からスクリーンディスクリプ
タを読み出し、読み出したスクリーンディスクリプタの
各エントリの内容に従ってグラフィックスコマンドメモ
リ3からラインディスクリプタを読み出して、ラインデ
ィスクリプタFIFO45に格納する機能を有するもの
であり、ラインディスクリプタ読み込み手段として動作
する。The DMA controller 44 has a function of reading the screen descriptor from the screen descriptor FIFO 43, reading the line descriptor from the graphics command memory 3 according to the contents of each entry of the read screen descriptor, and storing the line descriptor in the line descriptor FIFO 45. Yes, it operates as a line descriptor reading means.
【0026】デコーダ46は、1スキャンラインの表示
期間に同期してラインディスクリプタFIFO45から
ラインディスクリプタを1スキャンライン分ずつ読み出
す機能を有すると共に、読み出した1スキャンライン分
のラインディスクリプタを構成するスパンディスクリプ
タを奥行きが大きいものから順に解読し、解読結果に従
ってDMAコントローラ47,透明色処理部49,アル
ファブレンド部50,フィルタ56を制御する機能を有
する。The decoder 46 has a function of reading line descriptors for each scan line from the line descriptor FIFO 45 in synchronization with the display period of one scan line, and a span descriptor constituting a line descriptor for the read one scan line. It has a function of decoding in descending order of depth and controlling the DMA controller 47, the transparent color processing unit 49, the alpha blending unit 50, and the filter 56 according to the decoding result.
【0027】DMAコントローラ47は、デコーダ46
によってビットマップ情報を読み込むことが指示された
場合は、デコーダ46によって指示されたビットマップ
情報をグラフィックスコマンドメモリ3から読み出し、
それをデコーダ46によって指定された部分に含む1ス
キャンライン分のビットマップ情報をピクセルFIFO
48に格納する。また、デコーダ46によってスパンを
CPU1が指定した色で塗りつぶすことが指示された場
合は、スパンをCPU1が指定した色で塗りつぶしたも
のに相当する1スキャンライン分のビットマップ情報を
ピクセルFIFO48に格納する。The DMA controller 47 has a decoder 46.
When it is instructed to read the bitmap information by, the bitmap information instructed by the decoder 46 is read from the graphics command memory 3,
Bit map information for one scan line, which is included in the portion designated by the decoder 46, is stored in the pixel FIFO.
Store in 48. When the decoder 46 instructs the span to be filled with the color designated by the CPU 1, the bitmap information for one scan line corresponding to the span being filled with the color designated by the CPU 1 is stored in the pixel FIFO 48. .
【0028】透明色処理部49は、デコーダ46によっ
て透明色処理を行うことが指示されていない場合は、ピ
クセルFIFO48からビットマップ情報を1スキャン
ライン分ずつ読み出して順次、アルファブレンド部50
に渡す。また、透明色処理を行うことが指示されている
場合は、ピクセルFIFO48からビットマップ情報を
1スキャンライン分ずつ読み出して順次、アルファブレ
ンド部50に渡すと共に、読み出した1スキャンライン
分のビットマップ情報によって示されるスパン上の各ピ
クセルの色と、CPU1がレジスタ41に設定した透明
色処理の対象とする色とを比較し、ビットマップ情報に
よって示される色がレジスタ41に設定されている透明
色処理の対象となる色と一致するピクセルのアルファ値
を、透明色相当のものにすることをアルファブレンド部
50に対して指示する。When the decoder 46 has not instructed the transparent color processing to perform the transparent color processing, the transparent color processing section 49 reads out the bitmap information for each one scan line from the pixel FIFO 48 and sequentially performs the alpha blending section 50.
Pass to. When it is instructed to perform the transparent color process, the bitmap information is read from the pixel FIFO 48 for each scan line and sequentially passed to the alpha blending unit 50, and the read bitmap information for one scan line is also read. By comparing the color of each pixel on the span indicated by the target color with the transparent color processing set in the register 41 by the CPU 1, and the color indicated by the bitmap information is set in the register 41 by the transparent color processing. The alpha blending unit 50 is instructed to set the alpha value of the pixel that matches the target color of (1) to a transparent color.
【0029】ラインバッファコントローラ55は、1ス
キャンラインの表示期間に同期してラインバッファ5
2,53を交互に選択するようにセレクタ51,セレク
タ54を制御する。但し、セレクタ51にラインバッフ
ァ52を選択させている期間に於いてはセレクタ54に
ラインバッファ53を選択させ、セレクタ51にライン
バッファ53を選択させている期間に於いてはセレクタ
54にラインバッファ52を選択させる。セレクタ51
によって選択されているラインバッファが書き込み用と
なり、セレクタ54によって選択されているラインバッ
ファが表示用となる。The line buffer controller 55 synchronizes with the line buffer 5 in synchronization with the display period of one scan line.
The selector 51 and the selector 54 are controlled so as to select 2 and 53 alternately. However, while the selector 51 is selecting the line buffer 52, the selector 54 is selecting the line buffer 53, and while the selector 51 is selecting the line buffer 53, the selector 54 is selecting the line buffer 52. To select. Selector 51
The line buffer selected by is for writing, and the line buffer selected by the selector 54 is for displaying.
【0030】ラインバッファ52,53には、1スキャ
ンライン分のビットマップ情報が格納される。Bit map information for one scan line is stored in the line buffers 52 and 53.
【0031】アルファブレンド部50は、ラインバッフ
ァ52或いはラインバッファ53の内のセレクタ51に
よって選択されている書き込み用のラインバッファから
1スキャンライン分のビットマップ情報を読み込み、透
明色処理部49から渡された1スキャンライン分のビッ
トマップ情報によって示されるスパン上の各ピクセルの
色と、書き込み用のラインバッファから読み込んだ1ス
キャンライン分のビットマップ情報によって示される各
ピクセルの色の内の上記スパンに対応するピクセルの色
とを、デコーダ46から指示されたアルファ値に従って
アルファブレンドする。そして、アルファブレンド済み
の1スキャンライン分のビットマップ情報を、ラインバ
ッファ52,53の内、書き込み用のラインバッファに
再び格納する。尚、透明色処理部49からアルファ値を
透明色相当のものにすることが指示されているピクセル
については、デコーダ46から指示されているアルファ
値の代わりに透明色処理部49から指示されたアルファ
値(透明色相当のアルファ値0%)を用いてアルファブ
レンドを行う。このアルファブレンド部50,デコーダ
46,DMAコントローラ47,ピクセルFIFO4
8,透明色処理部49によってビットマップ情報格納手
段が構成される。The alpha blending unit 50 reads the bit map information for one scan line from the writing line buffer selected by the selector 51 in the line buffer 52 or the line buffer 53, and passes it from the transparent color processing unit 49. The span of the color of each pixel on the span indicated by the bitmap information for one scan line and the color of each pixel indicated by the bitmap information for one scan line read from the write line buffer And the color of the pixel corresponding to are blended according to the alpha value instructed by the decoder 46. Then, the alpha-blended bitmap information for one scan line is stored again in the writing line buffer of the line buffers 52 and 53. For the pixel instructed by the transparent color processing unit 49 to make the alpha value equivalent to the transparent color, the alpha instructed by the transparent color processing unit 49 is used instead of the alpha value instructed by the decoder 46. Alpha blending is performed using the value (alpha value 0% corresponding to the transparent color). This alpha blend unit 50, decoder 46, DMA controller 47, pixel FIFO 4
8. The transparent color processing unit 49 constitutes a bitmap information storage means.
【0032】フィルタ56は、ラインバッファ52,5
3の内、表示用のラインバッファから1スキャンライン
分のビットマップ情報を読み出し、読み出したビットマ
ップ情報をディスプレイ装置5に転送する機能を有する
ものであり、出力手段として動作する。尚、デコーダ4
6によってフィルタ処理を行うことが指示された場合
は、レジスタ41からCPU1が設定したフィルタ係数
を読み込み、それに従ったフィルタ処理を行う。The filter 56 includes line buffers 52 and 5
3 has a function of reading bitmap information for one scan line from the display line buffer and transferring the read bitmap information to the display device 5, and operates as an output unit. Incidentally, the decoder 4
When the instruction to perform the filter processing is given by 6, the filter coefficient set by the CPU 1 is read from the register 41, and the filter processing according to the read coefficient is performed.
【0033】メモリコントローラ57は、CPU1,D
MAコントローラ42,44,47のグラフィックスコ
マンドメモリ3に対するアクセスの調停を行ない、DM
Aコントローラ42,44,47からのアクセス要求に
従ってグラフィックスコマンドメモリ3からデータを読
み出した場合は、要求元のDMAコントローラにデータ
を転送する。The memory controller 57 includes CPUs 1 and D.
The arbitration of access to the graphics command memory 3 of the MA controllers 42, 44, 47 is performed, and DM
When the data is read from the graphics command memory 3 in accordance with the access request from the A controllers 42, 44, 47, the data is transferred to the requesting DMA controller.
【0034】次に本実施例の動作について説明する。Next, the operation of this embodiment will be described.
【0035】今、グラフィックス表示装置の利用者がC
PU1に対してグラフィックス表示装置の起動を指示
し、その後、図6に示すように、ディスプレイ装置5の
背景画面61上に図形要素62を表示することを指示
し、更に、図形要素62上に図形要素63を重ね合わせ
て表示することを指示したとする。Now, if the user of the graphics display device is C
The PU 1 is instructed to activate the graphics display device, and thereafter, the graphic element 62 is instructed to be displayed on the background screen 61 of the display device 5, as shown in FIG. It is assumed that an instruction is given to display the graphic element 63 in an overlapping manner.
【0036】CPU1は、グラフィックス表示装置の起
動が指示されると、図7,図8の流れ図に示すように、
第何番目のスキャンラインを処理対象にしているのかを
示す変数kの値を「1」にし、更に、1スキャンライン
に於けるスパンディスクリプタ数を示す変数CNTの値
を「0」にする(S1,S2)。When the activation of the graphics display device is instructed, the CPU 1, as shown in the flow charts of FIGS. 7 and 8,
The value of the variable k indicating the number of the scan line to be processed is set to "1", and the value of the variable CNT indicating the number of span descriptors in one scan line is set to "0" (S1). , S2).
【0037】その後、CPU1は、第1番目のスキャン
ラインSL1に表示させる図形要素の内、奥行きが最も
大きい図形要素に注目する(S3)。この例の場合、第
1番目のスキャンラインSL1上には、背景画面61し
か表示しないので、CPU1は背景画面61に注目する
ことになる。After that, the CPU 1 pays attention to the graphic element having the largest depth among the graphic elements to be displayed on the first scan line SL1 (S3). In this example, since only the background screen 61 is displayed on the first scan line SL1, the CPU 1 pays attention to the background screen 61.
【0038】次いで、CPU1は、現在注目している背
景画面61と第1番目のスキャンラインSL1との交点
のX座標値を求める(S5)。この例の場合、交点のX
座標値としてX1,X6が求められる。尚、X1,X6
はそれぞれ画面の左端,右端のX座標値である。Next, the CPU 1 obtains the X coordinate value of the intersection of the currently noticed background screen 61 and the first scan line SL1 (S5). In the case of this example, X at the intersection
X1 and X6 are obtained as coordinate values. In addition, X1, X6
Are X coordinate values at the left and right ends of the screen, respectively.
【0039】その後、CPU1は、背景画面61のスキ
ャンラインSL1上のスパンの配置位置及びスパン幅を
求め、それらをスパンディスクリプタの配置位置及びス
パン幅のエントリに設定する(S6)。この例の場合、
配置位置及びスパン幅はそれぞれX1,X6−X1+1
となり、図9に示すように、スパンディスクリプタ90
の配置位置92,スパン幅93のエントリに設定され
る。After that, the CPU 1 obtains the arrangement position and span width of the span on the scan line SL1 of the background screen 61, and sets them in the entries of the arrangement position and span width of the span descriptor (S6). In this example,
Arrangement position and span width are X1, X6-X1 + 1 respectively
Therefore, as shown in FIG. 9, the span descriptor 90
Is set in the entry of the arrangement position 92 and the span width 93.
【0040】次いで、CPU1は、現在注目している図
形要素が背景画面61であり、利用者によって色指定が
行われていないことから、第1番目のスキャンラインS
L1上に表示させる背景画面61のビットマップ情報
の、グラフィックスコマンドメモリ3に於けるアドレス
をスパンディスクリプタ90のソースアドレス91のエ
ントリに設定し、更に、色指定フラグ94aのエントリ
にオフを設定する(図8,S7〜S9)。ここで、奇数
フレームに於いて表示する背景画面61のビットマップ
情報は、CPU1によってグラフィックスコマンドメモ
リ3上のアドレス「A1」に格納されるものであり、偶
数フレームに於いて表示する背景画面61のビットマッ
プ情報は、グラフィックスコマンドメモリ3上のアドレ
ス「A2」に格納されるものである。今、例えば、奇数
フレームに於いて表示する背景画面61のビットマップ
情報をグラフィックスコマンドメモリ3に格納するフレ
ーム期間であるとすると、CPU1は、図9に示すよう
に、スパンディスクリプタ90のソースアドレス91の
エントリにアドレス「A1」を設定することになる。Next, since the graphic element of interest is the background screen 61 and the user has not designated a color, the CPU 1 determines that the first scan line S
The address in the graphics command memory 3 of the bitmap information of the background screen 61 to be displayed on L1 is set in the entry of the source address 91 of the span descriptor 90, and further the entry of the color designation flag 94a is set to OFF. (FIG. 8, S7-S9). Here, the bitmap information of the background screen 61 displayed in the odd frame is stored in the address “A1” on the graphics command memory 3 by the CPU 1, and the background screen 61 displayed in the even frame is displayed. The bitmap information of is stored in the address "A2" on the graphics command memory 3. Now, for example, if it is a frame period in which the bitmap information of the background screen 61 displayed in an odd number of frames is stored in the graphics command memory 3, the CPU 1 determines the source address of the span descriptor 90 as shown in FIG. The address “A1” is set in the entry 91.
【0041】その後、CPU1は、現在注目している図
形要素が背景画面61であり、利用者によってアルファ
値,透明色処理,フィルタ処理が指定されていないこと
から、図9に示すように、スパンディスクリプタ90の
アルファ値94b,透明色フラグ94c,フィルタフラ
グ94dのエントリに、それぞれ100%,オフ,オフ
を設定する(S12,S14,S15,S17,S1
8,S20)。After that, since the graphic element of interest is the background screen 61, and the alpha value, the transparent color processing, and the filter processing are not designated by the user, the CPU 1 makes a span as shown in FIG. 100%, OFF, and OFF are set in the entries of the alpha value 94b, the transparent color flag 94c, and the filter flag 94d of the descriptor 90 (S12, S14, S15, S17, S1).
8, S20).
【0042】以上のようにして、図9に示すような、1
スパン分のスパンディスクリプタ90を作成すると(S
21)、CPU1はCNTを+1し(S22)、図7の
S3の処理に戻る。As described above, 1 as shown in FIG.
When the span descriptor 90 for the span is created (S
21), the CPU 1 increments CNT by 1 (S22), and returns to the process of S3 of FIG.
【0043】この例の場合、第1番目のスキャンライン
SL1上に表示する図形要素は、背景画面61だけであ
るので、S4の判断結果がYESとなり、S23の処理
が行われる。In the case of this example, since the graphic element displayed on the first scan line SL1 is only the background screen 61, the determination result of S4 is YES, and the processing of S23 is performed.
【0044】S23では、作成した1スキャンライン分
のスパンディスクリプタを作成順にグラフィックスコマ
ンドメモリ3の連続したアドレスに格納することによ
り、1スキャンライン分のラインディスクリプタをグラ
フィックスコマンドメモリ3に格納する。この例では、
第1番目のスキャンラインSL1のスパンディスクリプ
タとしては図9に示したスパンディスクリプタ90しか
作成されていないので、1個のスパンディスクリプタ9
0から構成される1スキャンライン分のラインディスク
リプタがグラフィックスコマンドメモリ3に格納され
る。今、例えば、スパンディスクリプタ90のみによっ
て構成される1スキャンライン分のラインディスクリプ
タ33−1が、図10に示すように、グラフィックスコ
マンドメモリ3上のアドレスB1に格納されたとする。In step S23, the created span descriptor for one scan line is stored in consecutive addresses of the graphics command memory 3 in the order of creation, thereby storing the line descriptor for one scan line in the graphics command memory 3. In this example,
Since only the span descriptor 90 shown in FIG. 9 is created as the span descriptor of the first scan line SL1, one span descriptor 9 is created.
A line descriptor for one scan line composed of 0 is stored in the graphics command memory 3. Now, for example, it is assumed that the line descriptor 33-1 for one scan line configured only by the span descriptor 90 is stored at the address B1 on the graphics command memory 3 as shown in FIG.
【0045】その後、CPU1は、図10に示すよう
に、グラフィックスコマンドメモリ3上に用意されてい
る2個のスクリーンディスクリプタ31,32の内の一
方(例えば、スクリーンディスクリプタ31)の第1番
目のエントリ#1に、ラインディスクリプタ33−1の
アドレス「B1」とラインディスクリプタ33−1を構
成するスパンディスクリプタ数「1」とを設定する(S
24)。ここで、スクリーンディスクリプタ31,32
を2個設けたのは、一方のスクリーンディスクリプタを
表示に使用している間に、他方のスクリーンディスクリ
プタに次のフレームを表示させるための情報を書き込む
ことにより、スムースな表示を可能にするためである。After that, as shown in FIG. 10, the CPU 1 selects the first one of the two screen descriptors 31 and 32 (for example, the screen descriptor 31) prepared on the graphics command memory 3. The address "B1" of the line descriptor 33-1 and the span descriptor number "1" forming the line descriptor 33-1 are set in the entry # 1 (S).
24). Here, the screen descriptors 31, 32
The reason why two are provided is to enable smooth display by writing information for displaying the next frame in the other screen descriptor while using one screen descriptor for display. is there.
【0046】次いで、CPU1は、変数kの値を+1し
(S25)、第2番目のスキャンラインSL2について
前述したと同様の処理を行う。これにより、図10に示
すように、グラフィックスコマンドメモリ3のアドレス
B2に、第2番目のスキャンラインSL2についてのラ
インディスクリプタ33−2が格納されると共に、スク
リーンディスクリプタ31の第2番目のエントリ#2
に、ラインディスクリプタ33−2のアドレス「B2」
とラインディスクリプタ33−2を構成するスパンディ
スクリプタ数「1」とが設定される。Next, the CPU 1 increments the value of the variable k by 1 (S25) and performs the same processing as described above for the second scan line SL2. As a result, as shown in FIG. 10, the line descriptor 33-2 for the second scan line SL2 is stored at the address B2 of the graphics command memory 3, and the second entry # of the screen descriptor 31 is stored. Two
At the address "B2" of the line descriptor 33-2.
And the number of span descriptors forming the line descriptor 33-2 are set to "1".
【0047】以下、CPU1は、第3番目,第4番目,
…,第n番目のスキャンラインSL3,SL4,…,S
Lnに対して前述したと同様の処理を行う。これによ
り、図10に示すように、第3番目〜第n番目のスキャ
ンラインSL3,…,SLnに対するラインディスクリ
プタ33−3,…,33−nがアドレスB3,…,Bn
に格納されると共に、スクリーンディスクリプタ31の
第3番目,…,第n番目のエントリ#3,…,#nにラ
インディスクリプタ33−3,…,33−nに関する情
報が設定される。Thereafter, the CPU 1 is the third, the fourth,
..., the n-th scan line SL3, SL4, ..., S
The same processing as described above is performed on Ln. As a result, as shown in FIG. 10, the line descriptors 33-3, ..., 33-n for the third to n-th scan lines SL3 ,.
, And the n-th entry # 3, ..., #n of the screen descriptor 31 are set with information about the line descriptors 33-3 ,.
【0048】そして、全てのスキャンラインSL1〜S
Lnに対して前述したと同様の処理を行うと、CPU1
は、今回、グラフィックスコマンドメモリ3に格納した
ラインディスクリプタ33−1〜33−nによって定義
される画面を表示するために必要となるビットマップ情
報をグラフィックスコマンドメモリ3に格納する(S2
7)。この例の場合は、ラインディスクリプタ33−1
〜33−nによって定義される画面を表示するために必
要となるビットマップ情報は、背景画面61のビットマ
ップ情報だけであり、そのビットマップ情報は、前述し
たように、奇数フレームに表示させる背景画面61につ
いてのものであるので、CPU1は、図10に示すよう
に、背景画面61のビットマップ情報35−1をアドレ
ス「A1」に格納することになる。Then, all the scan lines SL1 to S
When the same processing as described above is performed on Ln, the CPU 1
Stores in the graphics command memory 3 the bitmap information necessary for displaying the screen defined by the line descriptors 33-1 to 33-n stored in the graphics command memory 3 this time (S2).
7). In the case of this example, the line descriptor 33-1
The bitmap information necessary to display the screen defined by 33-n is only the bitmap information of the background screen 61, and the bitmap information is the background to be displayed in the odd-numbered frame as described above. Since it is for the screen 61, the CPU 1 stores the bitmap information 35-1 of the background screen 61 at the address "A1" as shown in FIG.
【0049】その後、1フレームの表示終了時となる
と、CPU1は、図5に示すグラフィックスコントロー
ラ4内のレジスタ41に、スクリーンディスクリプタ3
1のアドレス「C」をセットする。After that, when the display of one frame ends, the CPU 1 causes the screen descriptor 3 to be stored in the register 41 in the graphics controller 4 shown in FIG.
The address "C" of 1 is set.
【0050】更に、次のフレームの表示開始時になる
と、CPU1は、図7,図8の流れ図に示した処理を再
び行う。但し、この場合は、前回使用したスクリーンデ
ィスクリプタ31は、表示用に使用されるので、他方の
スクリーンディスクリプタ32を用いて前述したと同様
の処理を行う。この結果、図10に示すように、スキャ
ンラインSL1〜SLnのラインディスクリプタ34−
1〜34−nがグラフィックスコマンドメモリ3のアド
レスD1〜Dnに格納されると共に、ラインディスクリ
プタ34−1〜34−nのアドレス「D1〜Dn」及び
ラインディスクリプタ34−1〜34−nを構成するス
パンディスクリプタ数「1」がスクリーンディスクリプ
タ32の各エントリ#1〜#nに設定される。Further, when the display of the next frame is started, the CPU 1 performs the processing shown in the flowcharts of FIGS. 7 and 8 again. However, in this case, since the previously used screen descriptor 31 is used for display, the same process as described above is performed using the other screen descriptor 32. As a result, as shown in FIG. 10, the line descriptors 34- of the scan lines SL1 to SLn are formed.
1 to 34-n are stored in the addresses D1 to Dn of the graphics command memory 3, and the addresses "D1 to Dn" of the line descriptors 34-1 to 34-n and the line descriptors 34-1 to 34-n are configured. The span descriptor number "1" to be set is set in each entry # 1 to #n of the screen descriptor 32.
【0051】その後、1フレームの表示終了時となる
と、CPU1は、グラフィックスコントローラ4内のレ
ジスタ41に、スクリーンディスクリプタ31のアドレ
ス「C」の代わりにスクリーンディスクリプタ32のア
ドレス「E」を設定する。このように、CPU1は、ス
クリーンディスクリプタ31,32のアドレス「C」,
「E」を、フレームの表示終了時毎に、レジスタ41に
交互に設定する。尚、次フレームの表示内容が前フレー
ムの表示内容と同一の場合は、CPU1は、図7,図8
に示す処理及びレジスタ41の書き換えは行わない。After that, when the display of one frame ends, the CPU 1 sets the address "E" of the screen descriptor 32 in the register 41 in the graphics controller 4 instead of the address "C" of the screen descriptor 31. In this way, the CPU 1 causes the address “C” of the screen descriptors 31 and 32,
"E" is alternately set in the register 41 every time the display of the frame is completed. If the display content of the next frame is the same as the display content of the previous frame, the CPU 1 executes the processing shown in FIGS.
The process shown in and the rewriting of the register 41 are not performed.
【0052】CPU1は、以上の処理を、利用者によっ
て図形要素62の表示が指示されるまで、繰り返し行
う。The CPU 1 repeats the above processing until the user instructs the display of the graphic element 62.
【0053】CPU1が、上記した処理を行っている
間、グラフィックスコントローラ4は、次のような処理
を行う。While the CPU 1 is performing the above processing, the graphics controller 4 performs the following processing.
【0054】DMAコントローラ42は、フレームの切
り替わり毎に、レジスタ41を参照し、そこに設定され
ているスクリーンディスクリプタのアドレスに従ってグ
ラフィックスコマンドメモリ3から上記アドレスによっ
て示されるスクリーンディスクリプタの内容を読み込
み、スクリーンディスクリプタFIFO43に格納す
る。今、例えば、図10に示すスクリーンディスクリプ
タ31のアドレス「C」がレジスタ41に設定されてい
るとすると、DMAコントローラ42は、そのアドレス
「C」に従ってスクリーンディスクリプタ31のエント
リ#1〜#nの内容を1エントリずつ読み込み、読み込
んだ内容を順次スクリーンディスクリプタFIFO43
に格納する。The DMA controller 42 refers to the register 41 every time the frame is switched, reads the contents of the screen descriptor indicated by the above address from the graphics command memory 3 in accordance with the address of the screen descriptor set therein, and the screen descriptor is read. It is stored in the descriptor FIFO 43. Now, assuming that the address “C” of the screen descriptor 31 shown in FIG. 10 is set in the register 41, the DMA controller 42 determines the contents of the entries # 1 to #n of the screen descriptor 31 according to the address “C”. Is read one entry at a time, and the read contents are sequentially read by the screen descriptor FIFO 43.
To be stored.
【0055】DMAコントローラ44は、スクリーンデ
ィスクリプタFIFO43に格納されているスクリーン
ディスクリプタ31の内容を1エントリずつ読み込み、
読み込んだ内容に従って各スキャンラインSL1〜SL
nに対応するラインディスクリプタ33−1〜33−n
をグラフィックスコマンドメモリ3から読み込み、ライ
ンディスクリプタFIFO45に格納する。The DMA controller 44 reads the contents of the screen descriptor 31 stored in the screen descriptor FIFO 43 one entry at a time,
Each scan line SL1 to SL according to the read contents
line descriptors 33-1 to 33-n corresponding to n
Is read from the graphics command memory 3 and stored in the line descriptor FIFO 45.
【0056】例えば、スクリーンディスクリプタFIF
O43からスクリーンディスクリプタ31の第1番目の
エントリ#1の内容を読み込んだ場合は、その内容によ
ってスキャンラインSL1に対応するラインディスクリ
プタ33−1がグラフィックスコマンドメモリ3のアド
レスB1に格納され、ラインディスクリプタ33−1を
構成するスパンディスクリプタ数が「1」であることが
分かるので、DMAコントローラ44は、グラフィック
スコマンドメモリ3のアドレスB1から1個のスパンデ
ィスクリプタによって構成されているラインディスクリ
プタ31−1を読み出し、読み出したラインディスクリ
プタ31−1をラインディスクリプタFIFO45に格
納する。For example, the screen descriptor FIF
When the content of the first entry # 1 of the screen descriptor 31 is read from O43, the line descriptor 33-1 corresponding to the scan line SL1 is stored in the address B1 of the graphics command memory 3 according to the content, and the line descriptor Since it can be seen that the number of span descriptors configuring 33-1 is “1”, the DMA controller 44 determines the line descriptor 31-1 configured by one span descriptor from the address B1 of the graphics command memory 3. The read line descriptor 31-1 is read and stored in the line descriptor FIFO 45.
【0057】デコーダ46は、1スキャンラインの表示
期間に同期してラインディスクリプタFIFO45から
ラインディスクリプタを1スキャンライン分ずつ読み込
む。そして、読み込んだ1スキャンライン分のラインデ
ィスクリプタを構成する各スパンディスクリプタを順次
解析し、解析結果に従ってDMAコントローラ47,透
明色処理部49,アルファブレンド部50,フィルタ5
6を制御する。The decoder 46 reads the line descriptor for each scan line from the line descriptor FIFO 45 in synchronization with the display period of one scan line. Then, the span descriptors constituting the read line descriptors for one scan line are sequentially analyzed, and the DMA controller 47, the transparent color processing unit 49, the alpha blending unit 50, and the filter 5 are analyzed according to the analysis result.
Control 6
【0058】今、例えば、図9に示すスパンディスクリ
プタ90だけによって構成されるラインディスクリプタ
33−1を読み込んだとすると、デコーダ46は、以下
の処理を行う。Now, for example, if the line descriptor 33-1 constituted only by the span descriptor 90 shown in FIG. 9 is read, the decoder 46 performs the following processing.
【0059】DMAコントローラ47に対しては、色指
定フラグ94aがオフになっているので、ソースアドレ
ス91及びスパン幅93に設定されている情報に基づい
て、グラフィックスコマンドメモリ3のアドレスA1か
らスパン幅(X6−X1+1)に対応するピクセル数分
のビットマップ情報を読み出すことを指示すると共に、
配置位置92に設定されている情報に基づいて、グラフ
ィックスコマンドメモリ3から読み出したビットマップ
情報を、1スキャンライン分のビットマップ情報中の配
置位置X1に対応する部分から組み込んだ1スキャンラ
イン分のビットマップ情報をピクセルFIFO48に格
納することを指示する。For the DMA controller 47, since the color designation flag 94a is turned off, the span from the address A1 of the graphics command memory 3 is spanned based on the information set in the source address 91 and the span width 93. While instructing to read out the bitmap information for the number of pixels corresponding to the width (X6-X1 + 1),
One scan line in which the bitmap information read from the graphics command memory 3 based on the information set in the arrangement position 92 is incorporated from the portion corresponding to the arrangement position X1 in the bitmap information for one scan line. To store the bitmap information of the above in the pixel FIFO 48.
【0060】透明色処理部49に対しては、透明色フラ
グ94cがオフになっているので、透明色処理を行わな
いことを指示する。Since the transparent color flag 94c is off, the transparent color processing section 49 is instructed not to perform the transparent color processing.
【0061】アルファブレンド部50に対しては、アル
ファ値94bが100%になっているで、アルファブレ
ンドを行う際のアルファ値を100%にすることを指示
する。また、配置位置92,スパン幅93がそれぞれX
1,X6−X1+1となっているので、1スキャンライ
ン分のビットマップ情報中の、配置位置X1に対応する
ピクセルのビットマップ情報からスパン幅(X6−X1
+1)に対応したピクセル数分のビットマップ情報につ
いてのみアルファブレンドを行うことを指示する。Since the alpha value 94b is 100%, the alpha blending unit 50 is instructed to set the alpha value at the time of alpha blending to 100%. Further, the arrangement position 92 and the span width 93 are each X
1, X6-X1 + 1, the span width (X6-X1 is calculated from the bitmap information of the pixel corresponding to the arrangement position X1 in the bitmap information for one scan line.
It is instructed to perform alpha blending only on the bitmap information for the number of pixels corresponding to +1).
【0062】フィルタ56に対してはフィルタフラグ9
4dがオフになっているので、フィルタ処理を行わない
ことを指示する。For the filter 56, the filter flag 9
Since 4d is off, it is instructed not to perform the filtering process.
【0063】デコーダ46から上記した指示を受ける
と、DMAコントローラ47,透明色処理部49,アル
ファブレンド部50,フィルタ56は、以下の処理を行
う。Upon receiving the above instruction from the decoder 46, the DMA controller 47, the transparent color processing section 49, the alpha blending section 50, and the filter 56 perform the following processing.
【0064】DMAコントローラ47は、グラフィック
スコマンドメモリ3のアドレスA1からスパン幅(X6
−X1+1)に対応するピクセル数分のビットマップ情
報を読み出し、読み出したビットマップ情報を1スキャ
ンライン分のビットマップ情報中の配置位置X1に対応
する部分から組み込んだ1スキャンライン分のビットマ
ップ情報をピクセルFIFO48に格納する。The DMA controller 47 operates from the address A1 of the graphics command memory 3 to the span width (X6
-X1 + 1), the bitmap information for the number of pixels corresponding to (X1 + 1) is read, and the read bitmap information is incorporated from the portion corresponding to the arrangement position X1 in the bitmap information for one scan line. Are stored in the pixel FIFO 48.
【0065】透明色処理部49は、デコーダ46によっ
て透明色処理を行わないことが指示されているので、ピ
クセルFIFO48から1スキャンライン分のビットマ
ップ情報を読み込み、読み込んだ1スキャンライン分の
ビットマップ情報をアルファブレンド部50に渡す。Since the transparent color processing section 49 is instructed by the decoder 46 not to perform the transparent color processing, the bitmap information for one scan line is read from the pixel FIFO 48, and the bitmap for one scan line thus read is read. The information is passed to the alpha blend unit 50.
【0066】アルファブレンド部50は、セレクタ51
によって選択されている書き込み用のラインバッファ
(ラインバッファ52とする)から1スキャンライン分
のビットマップ情報を読み込み、読み込んだ1スキャン
ライン分のビットマップ情報と透明色処理部49から渡
された1スキャンライン分のビットマップ情報との、デ
コーダ46によって指示された部分(配置位置X1に対
応するピクセルのビットマップ情報からスパン幅X6−
X1+1に対応するピクセル数分のビットマップ情報)
をデコーダ46によって指定されたアルファ値100%
でアルファブレンドし、アルファブレンドの済んだ1ス
キャンライン分のビットマップ情報を再びラインバッフ
ァ52に格納する。The alpha blend unit 50 includes a selector 51.
The bit map information for one scan line is read from the write line buffer (referred to as the line buffer 52) selected by, and the bit map information for the read one scan line and the one passed from the transparent color processing unit 49. A portion of the scan line bitmap information designated by the decoder 46 (from the bitmap information of the pixel corresponding to the arrangement position X1 to the span width X6−
Bitmap information for the number of pixels corresponding to X1 + 1)
100% of the alpha value specified by the decoder 46
The alpha blending is performed and the bitmap information for one scan line that has been alpha blended is stored in the line buffer 52 again.
【0067】フィルタ56は、フィルタ処理を行わない
ことが指示されているので、セレクタ54によって選択
されているラインバッファ53からビットマップ情報を
読み出し、ディスプレイ装置5のドットクロックに同期
してディスプレイ装置5にビットマップ情報を転送す
る。Since the filter 56 is instructed not to perform the filtering process, the bit map information is read from the line buffer 53 selected by the selector 54, and the display device 5 is synchronized with the dot clock of the display device 5. Transfer the bitmap information to.
【0068】次に、利用者がCPU1に対して図6に示
す背景画面61上に図形要素62を表示することを指示
した時の動作を説明する。尚、その際、利用者が図形要
素62を所定の色(例えば、赤)で塗りつぶすことを指
示したとする。Next, the operation when the user instructs the CPU 1 to display the graphic element 62 on the background screen 61 shown in FIG. 6 will be described. At that time, it is assumed that the user instructs to paint the graphic element 62 with a predetermined color (for example, red).
【0069】上記した指示が行われた後、次のフレーム
の表示開始時となると、CPU1は図7,図8の流れ図
に示す処理を行う。After the above-mentioned instruction is given, when the display of the next frame is started, the CPU 1 performs the processing shown in the flowcharts of FIGS. 7 and 8.
【0070】この処理に於いて、CPU1は、前述した
と同様に、処理対象とするスキャンラインを1つずつ進
めて処理を行う。背景画面61のみが存在するスキャン
ラインを処理対象にしている場合は、前述したと同様の
処理を行うが、背景画面61に加えて図形要素62も存
在するスキャンラインを処理対象にした場合には、以下
の処理を行う。In this process, the CPU 1 advances the scan line to be processed one by one and performs the process, as described above. When the scan line having only the background screen 61 is the processing target, the same processing as described above is performed, but when the scan line having the graphic element 62 in addition to the background screen 61 is the processing target. , Perform the following processing.
【0071】例えば、背景画面61に加えて図形要素6
2も存在する第j番目のスキャンラインを処理対象にし
た場合は以下の処理を行う。For example, in addition to the background screen 61, the graphic element 6
When the j-th scan line in which 2 also exists is set as the processing target, the following processing is performed.
【0072】CPU1は、第j番目のスキャンラインS
Lj上に表示させる図形要素の内、奥行きが最も大きい
図形要素に注目する(S3)。この例の場合、奥行きが
最も大きい図形要素は背景画面61であるので、CPU
1は背景画面61を注目することになる。The CPU 1 uses the j-th scan line S
Of the graphic elements displayed on Lj, the graphic element having the largest depth is focused (S3). In the case of this example, the graphic element having the largest depth is the background screen 61.
1 pays attention to the background screen 61.
【0073】その後、CPU1は、前述したと同様の処
理を行い、背景画面61のスキャンラインSLjに対応
するスパンディスクリプタを作成する(S5〜S2
1)。今、例えば、背景画面61のスキャンラインSL
jに対応するスパンディスクリプタとして図11に示す
スパンディスクリプタ120を作成したとする。After that, the CPU 1 performs the same processing as described above to create the span descriptor corresponding to the scan line SLj of the background screen 61 (S5 to S2).
1). Now, for example, the scan line SL of the background screen 61
It is assumed that the span descriptor 120 shown in FIG. 11 is created as the span descriptor corresponding to j.
【0074】次いで、CPU1は、CNTを+1して
「1」にし(S22)、その後、スキャンラインSLj
上に表示させる図形要素の内、次に奥行きが大きい図形
要素に注目する。この例の場合、図形要素62に注目す
ることになる。Next, the CPU 1 increments CNT by 1 to "1" (S22), and then scan line SLj.
Of the graphic elements displayed on the top, pay attention to the graphic element having the next largest depth. In the case of this example, attention is paid to the graphic element 62.
【0075】次いで、CPU1は、注目している図形要
素62と第j番目のスキャンラインSLjとの交点のX
座標値を求める(S5)。この例の場合、交点のX座標
値としてX2,X4が求められる。Then, the CPU 1 sets X at the intersection of the graphic element 62 of interest and the j-th scan line SLj.
The coordinate value is obtained (S5). In the case of this example, X2 and X4 are obtained as the X coordinate value of the intersection.
【0076】その後、CPU1は、図形要素62のスキ
ャンラインSLj上のスパンの配置位置及びスパン幅を
求め、それらをスパンディスクリプタの配置位置及びス
パン幅のエントリに設定する(S6)。この例の場合、
配置位置及びスパン幅はそれぞれX2,X4−X2+1
となり、図11に示すように、スパンディスクリプタ1
30の配置位置132,スパン幅133のエントリに設
定される。After that, the CPU 1 obtains the arrangement position and span width of the span on the scan line SLj of the graphic element 62, and sets them in the entries of the arrangement position and span width of the span descriptor (S6). In this example,
Arrangement position and span width are X2, X4-X2 + 1 respectively
Therefore, as shown in FIG. 11, the span descriptor 1
It is set in the entry of the arrangement position 132 of 30 and the span width 133.
【0077】次いで、CPU1は、現在注目している図
形要素62が利用者によって赤に塗りつぶすことが指示
されている図形要素であるので、図11に示すように、
スパンディスクリプタ130のソースアドレス131の
エントリに赤を設定し、更に色指定フラグ134aをオ
ンにする(S7,S10,S11)。Next, as shown in FIG. 11, the CPU 1 determines that the graphic element 62 of interest is a graphic element that the user has instructed to paint in red.
Red is set to the entry of the source address 131 of the span descriptor 130, and the color designation flag 134a is turned on (S7, S10, S11).
【0078】その後、CPU1は、現在注目している図
形要素62が利用者によってアルファ値,透明色処理,
フィルタ処理が指定されていない図形要素であるので、
図11に示すように、スパンディスクリプタ130のア
ルファ値134b,透明色フラグ134c,フィルタフ
ラグ134dのエントリに、それぞれ100%,オフ,
オフを設定する(S12,S14,S15,S17,S
18,S20)。After that, the CPU 1 causes the graphic element 62, which is currently focused, to be processed by the user for alpha value, transparent color processing,
Since it is a graphic element for which filter processing is not specified,
As shown in FIG. 11, the entries of the alpha value 134b, the transparent color flag 134c, and the filter flag 134d of the span descriptor 130 are 100%, OFF, and
Set off (S12, S14, S15, S17, S
18, S20).
【0079】以上のようにして、図11に示すような、
1スキャンライン分分のスパンディスクリプタ120,
130を作成すると(S21)、CPU1はCNTを+
1して「2」にし(S22)、図7のS3の処理に戻
る。As described above, as shown in FIG.
Span descriptor 120 for one scan line,
When 130 is created (S21), CPU1 adds CNT +
1 is set to "2" (S22), and the process returns to S3 in FIG.
【0080】この例の場合、第j番目のスキャンライン
SLj上に表示する図形要素は、背景画面61と図形要
素62であり、両者とも既に処理が終了しているので、
S4の判断結果がYESとなり、S23の処理が行われ
る。In the case of this example, the graphic elements displayed on the j-th scan line SLj are the background screen 61 and the graphic element 62, both of which have already been processed.
The determination result of S4 is YES, and the process of S23 is performed.
【0081】S23では、図12に示すように、作成し
た1スキャンライン分のスパンディスクリプタ120,
130を作成順にグラフィックスコマンドメモリ3の連
続したアドレスに格納することにより、スキャンライン
SLjに対応する1スキャンライン分のラインディスク
リプタ140−jをグラフィックスコマンドメモリ3に
格納する。今、例えば、図12に示すように、スパンデ
ィスクリプタ120,130から構成される1スキャン
ライン分のラインディスクリプタ140−jを、グラフ
ィックスコマンドメモリ3のアドレスBjから格納した
とする。At S23, as shown in FIG. 12, the span descriptors 120 for one scan line created,
By storing 130 at consecutive addresses in the graphics command memory 3 in the order of creation, the line descriptor 140-j for one scan line corresponding to the scan line SLj is stored in the graphics command memory 3. Now, for example, as shown in FIG. 12, it is assumed that one scan line of line descriptor 140-j including span descriptors 120 and 130 is stored from the address Bj of the graphics command memory 3.
【0082】その後、CPU1は、図12に示すよう
に、グラフィックスコマンドメモリ3上に用意されてい
る2個のスクリーンディスクリプタ31,32の内の一
方(例えば、スクリーンディスクリプタ31)の第j番
目のエントリ#jに、ラインディスクリプタ33−jの
アドレス「Bj」とラインディスクリプタ33−jを構
成するスパンディスクリプタ数「2」とを設定する(S
24)。Thereafter, as shown in FIG. 12, the CPU 1 selects the j-th one of the two screen descriptors 31 and 32 (for example, the screen descriptor 31) prepared on the graphics command memory 3. In the entry #j, the address “Bj” of the line descriptor 33-j and the span descriptor number “2” that configures the line descriptor 33-j are set (S).
24).
【0083】その後、CPU1はkを+1して次のスキ
ャンラインSL(j+1)を処理対象とし(S25)、
前述したと同様の処理を行う。Thereafter, the CPU 1 increments k by 1 and sets the next scan line SL (j + 1) as the processing target (S25),
The same processing as described above is performed.
【0084】CPU1は、以上の処理を、利用者によっ
て図形要素63の表示が指示されるまで、繰り返し行
う。The CPU 1 repeats the above processing until the user instructs the display of the graphic element 63.
【0085】CPU1が、上記した処理を行っている
間、グラフィックスコントローラ4は、次のような処理
を行う。While the CPU 1 is performing the above processing, the graphics controller 4 performs the following processing.
【0086】DMAコントローラ42は、フレームの切
り替わり毎に、レジスタ41を参照し、そこに設定され
ているスクリーンディスクリプタのアドレスに従ってグ
ラフィックスコマンドメモリ3から上記アドレスによっ
て示されるスクリーンディスクリプタの内容を読み込
み、スクリーンディスクリプタFIFO43に格納す
る。今、例えば、図12に示すスクリーンディスクリプ
タ31のアドレス「C」がレジスタ41に設定されてい
るとすると、DMAコントローラ42は、そのアドレス
「C」に従ってスクリーンディスクリプタ31の内容を
読み込み、読み込んだ内容を順次スクリーンディスクリ
プタFIFO43に格納する。The DMA controller 42 refers to the register 41 every time the frame is switched, reads the contents of the screen descriptor indicated by the above address from the graphics command memory 3 in accordance with the address of the screen descriptor set in the register 41, and It is stored in the descriptor FIFO 43. Now, assuming that the address “C” of the screen descriptor 31 shown in FIG. 12 is set in the register 41, the DMA controller 42 reads the contents of the screen descriptor 31 according to the address “C”, and reads the read contents. The data is sequentially stored in the screen descriptor FIFO 43.
【0087】DMAコントローラ44は、スクリーンデ
ィスクリプタFIFO43に格納されているスクリーン
ディスクリプタ31の内容を1エントリずつ読み込み、
読み込んだ内容に従って各スキャンラインSL1〜SL
nに対応するラインディスクリプタをグラフィックスコ
マンドメモリ3から読み込み、ラインディスクリプタF
IFO45に格納する。The DMA controller 44 reads the contents of the screen descriptor 31 stored in the screen descriptor FIFO 43 one entry at a time,
Each scan line SL1 to SL according to the read contents
The line descriptor corresponding to n is read from the graphics command memory 3 and the line descriptor F
Store in IFO45.
【0088】例えば、スクリーンディスクリプタFIF
O43から図12に示すスクリーンディスクリプタ31
の第j番目のエントリ#jの内容を読み込んだ場合は、
その内容によってスキャンラインSLjに対応するライ
ンディスクリプタ140−jがグラフィックスコマンド
メモリ3のアドレスBjに格納され、ラインディスクリ
プタ140−jを構成するスパンディスクリプタ数が
「2」であることが分かるので、DMAコントローラ4
4は、グラフィックスコマンドメモリ3のアドレスBj
から2個のスパンディスクリプタ120,130によっ
て構成されているラインディスクリプタ140−jを読
み出し、読み出したラインディスクリプタ140−jを
ラインディスクリプタFIFO45に格納する。For example, the screen descriptor FIF
Screen descriptor 31 shown in FIG. 12 from O43
If the contents of the j-th entry #j of
Since the line descriptor 140-j corresponding to the scan line SLj is stored at the address Bj of the graphics command memory 3 and the number of span descriptors forming the line descriptor 140-j is "2" according to the contents, the DMA Controller 4
4 is the address Bj of the graphics command memory 3
To read the line descriptor 140-j composed of the two span descriptors 120 and 130, and store the read line descriptor 140-j in the line descriptor FIFO 45.
【0089】デコーダ46は、1スキャンラインの表示
期間に同期してラインディスクリプタFIFO45から
ラインディスクリプタを1スキャンライン分ずつ読み込
む。そして、読み込んだ1スキャンライン分のラインデ
ィスクリプタを構成する各スパンディスクリプタを順次
解析し、解析結果に従ってDMAコントローラ47,透
明色処理部49,アルファブレンド部50,フィルタ5
6を制御する。The decoder 46 reads the line descriptor for each scan line from the line descriptor FIFO 45 in synchronization with the display period of one scan line. Then, the span descriptors constituting the read line descriptors for one scan line are sequentially analyzed, and the DMA controller 47, the transparent color processing unit 49, the alpha blending unit 50, and the filter 5 are analyzed according to the analysis result.
Control 6
【0090】今、例えば、ラインディスクリプタFIF
O45から1スキャンライン分のラインディスクリプタ
として、図12に示すラインディスクリプタ140−j
を読み込んだとすると、デコーダ46は、以下の処理を
行う。Now, for example, the line descriptor FIF
As a line descriptor for one scan line from O45, the line descriptor 140-j shown in FIG.
, The decoder 46 performs the following processing.
【0091】デコーダ46は、ラインディスクリプタ1
40−jを構成する2個のスパンディスクリプタの内、
先ず、奥行きが大きいスパンに対応するスパンディスク
リプタ120を読み込み、その後、スパンディスクリプ
タ130を読み込む。The decoder 46 uses the line descriptor 1
Of the two span descriptors that make up 40-j,
First, the span descriptor 120 corresponding to a span having a large depth is read, and then the span descriptor 130 is read.
【0092】スパンディスクリプタ120を読み込んだ
場合は、スパンディスクリプタ120の内容が図11に
示すものであることから、デコーダ46は前述したと同
様の指示をDMAコントローラ47,透明色処理ブレン
ド49,アルファブレンド部50,フィルタ56に対し
て行う。この指示を受けたDMAコントローラ47,透
明色処理ブレンド49,アルファブレンド部50,フィ
ルタ56も前述したと同様の処理を行う。When the span descriptor 120 is read, since the contents of the span descriptor 120 are as shown in FIG. 11, the decoder 46 issues the same instruction as described above to the DMA controller 47, the transparent color processing blend 49, and the alpha blend. This is performed for the unit 50 and the filter 56. The DMA controller 47, the transparent color processing blend 49, the alpha blending unit 50, and the filter 56 that received this instruction also perform the same processing as described above.
【0093】その後、スパンディスクリプタ130を読
み込んだ場合は、その内容が図11に示すものであるこ
とから、デコーダ46は以下の処理を行う。After that, when the span descriptor 130 is read, since the content is as shown in FIG. 11, the decoder 46 performs the following processing.
【0094】DMAコントローラ47に対しては、色指
定フラグ134aがオンになっているので、ソースアド
レス131,配置位置132,スパン幅133に設定さ
れている情報に基づいて、配置位置X2に対応するピク
セルからスパン幅(X4−X2+1)分のピクセルの表
示色を「赤」にする1スキャンライン分のビットマップ
情報をピクセルFIFO48に格納することを指示す
る。For the DMA controller 47, since the color designation flag 134a is turned on, it corresponds to the arrangement position X2 based on the information set in the source address 131, the arrangement position 132, and the span width 133. The pixel FIFO 48 is instructed to store the bitmap information for one scan line that makes the display color of the pixel of the span width (X4-X2 + 1) from the pixel "red".
【0095】透明色処理部49に対しては、透明色フラ
グ134cがオフになっているので、透明色処理を行わ
ないことを指示する。Since the transparent color flag 134c is off, the transparent color processing section 49 is instructed not to perform the transparent color processing.
【0096】アルファブレンド部50に対しては、アル
ファ値134bが100%になっているで、アルファブ
レンドを行う際のアルファ値を100%にすることを指
示する。また、配置位置132,スパン幅133がそれ
ぞれX2,X4−X2+1となっているので、1スキャ
ンライン分のビットマップ情報中の、配置位置X2に対
応するピクセルのビットマップ情報からスパン幅(X4
−X2+1)に対応したピクセル数分のビットマップ情
報についてのみアルファブレンドを行うことを指示す
る。Since the alpha value 134b is 100%, the alpha blending unit 50 is instructed to set the alpha value at the time of alpha blending to 100%. Further, since the arrangement position 132 and the span width 133 are respectively X2, X4-X2 + 1, the span width (X4 is calculated from the bitmap information of the pixel corresponding to the arrangement position X2 in the bitmap information for one scan line.
It is instructed to perform alpha blending only on the bitmap information corresponding to the number of pixels corresponding to (-X2 + 1).
【0097】フィルタ56に対してはフィルタフラグ1
34dがオフになっているので、フィルタ処理を行わな
いことを指示する。Filter flag 1 for filter 56
Since 34d is turned off, it instructs not to perform the filtering process.
【0098】デコーダ46から上記した指示を受ける
と、DMAコントローラ47,透明色処理部49,アル
ファブレンド部50,フィルタ56は、以下の処理を行
う。Upon receiving the above instruction from the decoder 46, the DMA controller 47, the transparent color processing section 49, the alpha blending section 50 and the filter 56 perform the following processing.
【0099】DMAコントローラ47は、配置位置X2
に対応するピクセルからスパン幅(X4−X2+1)分
のピクセルの表示色を「赤」にする、図13に示すよう
な1スキャンライン分のビットマップ情報150をピク
セルFIFO48に格納する。The DMA controller 47 has an arrangement position X2.
The pixel FIFO 48 stores one scan line worth of bitmap information 150 as shown in FIG. 13 in which the display color of the pixel corresponding to the span width (X4−X2 + 1) is changed to “red”.
【0100】透明色処理部49は、デコーダ46によっ
て透明色処理を行わないことが指示されているので、ピ
クセルFIFO48から図13に示す1スキャンライン
分のビットマップ情報150を読み込み、読み込んだ1
スキャンライン分のビットマップ情報150をアルファ
ブレンド部50に渡す。Since the transparent color processing section 49 has been instructed by the decoder 46 not to perform the transparent color processing, the bitmap information 150 for one scan line shown in FIG.
The bitmap information 150 for the scan lines is passed to the alpha blending unit 50.
【0101】アルファブレンド部50は、セレクタ51
によって選択されている書き込み用のラインバッファ
(ラインバッファ52とする)から図14に示す1スキ
ャンライン分のビットマップ情報151(背景画面61
のビットマップ情報)を読み込み、読み込んだ1スキャ
ンライン分のビットマップ情報151と透明色処理部4
9から渡された1スキャンライン分のビットマップ情報
150(図形要素62のビットマップ情報)とのX2か
らX4までの部分をアルファ値100%でアルファブレ
ンドした1スキャンライン分のビットマップ情報152
をラインバッファ52に格納する。The alpha blend unit 50 includes a selector 51.
Bit map information 151 (background screen 61) for one scan line shown in FIG.
(Bitmap information of) and the read-in bitmap information 151 for one scan line and the transparent color processing unit 4
Bit map information 152 for one scan line obtained by alpha blending the part from X2 to X4 with the bit map information 150 for one scan line (bitmap information of the graphic element 62) passed from 9
Are stored in the line buffer 52.
【0102】フィルタ56は、フィルタ処理を行わない
ことが指示されているので、セレクタ54によって選択
されているラインバッファ53からビットマップ情報を
読み出し、ディスプレイ装置5のドットクロックに同期
してディスプレイ装置5にビットマップ情報を転送す
る。Since the filter 56 is instructed not to perform the filtering process, the bitmap information is read from the line buffer 53 selected by the selector 54, and the display device 5 is synchronized with the dot clock of the display device 5. Transfer the bitmap information to.
【0103】次に、利用者がCPU1に対して図6に示
す図形要素62に重ね合わせて図形要素63を表示する
ことを指示した時の動作を説明する。その際、利用者が
図形要素63内に所定のビットマップ情報に従った表示
をすることを指示し、且つ、図形要素63内に表示され
る色の内の特定の色(例えば、青)について透明色処理
を行うことを指示したとする。Next, the operation when the user instructs the CPU 1 to display the graphic element 63 on the graphic element 62 shown in FIG. 6 will be described. At that time, the user instructs the graphic element 63 to perform display according to predetermined bitmap information, and regarding a specific color (for example, blue) among the colors displayed in the graphic element 63. It is assumed that the transparent color processing is instructed.
【0104】上記した指示が行われると、CPU1は、
レジスタ41に透明色処理の対象色として「青」を設定
する。その後、次のフレームの表示開始時となると、C
PU1は図7,図8の流れ図に示す処理を行う。When the above instruction is given, the CPU 1
“Blue” is set in the register 41 as the target color of the transparent color processing. After that, when it is time to start displaying the next frame, C
PU1 performs the processing shown in the flowcharts of FIGS.
【0105】この処理に於いて、CPU1は、前述した
と同様に、処理対象とするスキャンラインを1つずつ進
めて処理を行う。図形要素63が存在しないスキャンラ
インを処理対象にしている場合は、前述したと同様の処
理を行うが、図形要素63が存在するスキャンラインを
処理対象にした場合は、以下の処理を行う。In this process, the CPU 1 advances the scan line to be processed one by one, and executes the process, as described above. When the scan line in which the graphic element 63 does not exist is the processing target, the same processing as described above is performed, but when the scan line in which the graphic element 63 exists is the processing target, the following processing is performed.
【0106】例えば、背景要素61に加えて図形要素6
2,63を表示する第j番目のスキャンラインSLjを
処理対象にした場合の処理を説明する。For example, in addition to the background element 61, the graphic element 6
Processing when the j-th scan line SLj displaying 2, 63 is the processing target will be described.
【0107】CPU1は、第j番目のスキャンラインS
Lj上に表示させる図形要素の内、奥行きが最も大きい
図形要素に注目する(S3)。この例の場合、奥行きが
最も大きい図形要素は背景画面61であるので、CPU
1は背景画面61を注目することになる。The CPU 1 uses the j-th scan line S
Of the graphic elements displayed on Lj, the graphic element having the largest depth is focused (S3). In the case of this example, the graphic element having the largest depth is the background screen 61.
1 pays attention to the background screen 61.
【0108】その後、CPU1は、前述したと同様の処
理を行い、背景画面61のスキャンラインSLjに対応
する、図11に示すスパンディスクリプタ120を作成
する(S5〜S21)。After that, the CPU 1 performs the same processing as described above to create the span descriptor 120 shown in FIG. 11 corresponding to the scan line SLj of the background screen 61 (S5 to S21).
【0109】次いで、CPU1は、CNTを+1して
「1」にし(S22)、その後、スキャンラインSLj
上に表示させる図形要素の内、次に奥行きが大きい図形
要素に注目する。この場合、図形要素62に注目するこ
とになる。Next, the CPU 1 increments CNT by 1 to "1" (S22), and thereafter, scan line SLj.
Of the graphic elements displayed on the top, pay attention to the graphic element having the next largest depth. In this case, attention is paid to the graphic element 62.
【0110】その後、CPU1は、前述したと同様の処
理を行い、図形要素62のスキャンラインSLjに対応
する、図11に示すスパンディスクリプタ130を作成
する(S5〜S21)。After that, the CPU 1 performs the same processing as described above to create the span descriptor 130 shown in FIG. 11 corresponding to the scan line SLj of the graphic element 62 (S5 to S21).
【0111】次いで、CPU1は、CNTを+1して
「2」にし(S22)、その後、スキャンラインSLj
上に表示させる図形要素の内、次に奥行きが大きい図形
要素に注目する。この場合、図形要素63に注目するこ
とになる。Next, the CPU 1 increments CNT by 1 to "2" (S22), and then the scan line SLj.
Of the graphic elements displayed on the top, pay attention to the graphic element having the next largest depth. In this case, attention is paid to the graphic element 63.
【0112】その後、CPU1は、図形要素63のスキ
ャンラインSLj上のスパンの配置位置及びスパン幅を
求め、それらをスパンディスクリプタの配置位置及びス
パン幅のエントリに設定する(S6)。この例の場合、
配置位置及びスパン幅はそれぞれX3,X5−X3+1
となり、図15に示すように、スパンディスクリプタ1
60の配置位置162,スパン幅163のエントリに設
定される。After that, the CPU 1 obtains the arrangement position and span width of the span of the graphic element 63 on the scan line SLj, and sets them in the entries of the arrangement position and span width of the span descriptor (S6). In this example,
Arrangement position and span width are X3, X5-X3 + 1 respectively
Therefore, as shown in FIG. 15, the span descriptor 1
It is set in the entry of 60 arrangement positions 162 and span width 163.
【0113】次いで、CPU1は、現在注目している図
形要素63内にビットマップ情報に従った表示を行うこ
とが利用者によって指示されていることから、図形要素
63のスキャンラインSLjに対応するスパンのビット
マップ情報を格納するアドレス(例えば、Fj)を、図
15に示すように、スパンディスクリプタ160のソー
スアドレス161のエントリに設定し、更に、色指定フ
ラグ164aをオフにする(S7〜S9)。尚、図形要
素63のビットマップ情報は、図16に示すように、C
PU1がグラフィックスコマンドメモリ3に格納するも
のであり、奇数フレームに於いては、グラフィックスコ
マンドメモリ3のアドレスF1に利用者によって指定さ
れたビットマップ情報36−1を格納し、偶数フレーム
に於いては、グラフィックスコマンドメモリ3のアドレ
スF2に利用者によって指定されたビットマップ情報3
6−2を格納する。Next, since the CPU 1 has been instructed by the user to perform the display according to the bitmap information in the graphic element 63 of interest, the span of the graphic element 63 corresponding to the scan line SLj. 15, an address (for example, Fj) for storing the bitmap information of that is set in the entry of the source address 161 of the span descriptor 160, and the color designation flag 164a is turned off (S7 to S9). . Note that the bitmap information of the graphic element 63 is C as shown in FIG.
The PU1 stores it in the graphics command memory 3, and in the odd frame, the bitmap information 36-1 designated by the user is stored in the address F1 of the graphics command memory 3, and in the even frame. The bitmap information 3 designated by the user at the address F2 of the graphics command memory 3
6-2 is stored.
【0114】その後、CPU1は、現在注目している図
形要素63が、透明色処理が指定され、アルファ値,フ
ィルタ処理が指定されていない図形要素であることか
ら、図15に示すように、アルファ値164b,透明色
フラグ164c,フィルタフラグ164dのエントリ
に、それぞれ100%,オン,オフを設定する(S1
2,S14,S15,S16,S18,S20)。After that, the CPU 1 determines that the graphic element 63 of interest is a graphic element for which transparent color processing has been specified but no alpha value or filter processing has been specified, so that as shown in FIG. 100%, ON, and OFF are set in the entry of the value 164b, the transparent color flag 164c, and the filter flag 164d, respectively (S1).
2, S14, S15, S16, S18, S20).
【0115】以上のようにして、図形要素63のスキャ
ンラインSLjに対応するスパンディスクリプタ160
を作成すると(S21)、CPU1はCNTを+1して
「3」にし(S22)、図7のS3の処理に戻る。As described above, the span descriptor 160 corresponding to the scan line SLj of the graphic element 63.
(S21), the CPU 1 increments CNT to "3" (S22), and returns to the process of S3 in FIG.
【0116】この例の場合、第j番目のスキャンライン
SLj上に表示する図形要素は、背景画面61及び図形
要素62,63であり、それらについての処理は全て終
了しているので、S4の判断結果がYESとなり、S2
3の処理が行われる。In the case of this example, the graphic elements displayed on the j-th scan line SLj are the background screen 61 and the graphic elements 62 and 63, and all the processing for them has been completed, so the determination in S4 is made. The result is YES and S2
Process 3 is performed.
【0117】S23では、図16に示すように、作成し
た1スキャンライン分のスパンディスクリプタ120,
130,160を作成順にグラフィックスコマンドメモ
リ3の連続したアドレスに格納することにより、グラフ
ィックスコマンドメモリ3にスキャンラインSLjに対
応する1スキャンライン分のラインディスクリプタ17
0−jを格納する。今、例えば、図16に示すように、
スパンディスクリプタ120,130,160から構成
される1スキャンライン分のラインディスクリプタ17
0−jがグラフィックスコマンドメモリ3のアドレスB
jから格納されたとする。At S23, as shown in FIG. 16, the span descriptors 120 for one scan line created,
By storing 130 and 160 at consecutive addresses in the graphics command memory 3 in the order of creation, the line descriptor 17 for one scan line corresponding to the scan line SLj is stored in the graphics command memory 3.
Store 0-j. Now, for example, as shown in FIG.
A line descriptor 17 for one scan line composed of span descriptors 120, 130, 160
0-j is the address B of the graphics command memory 3
It is assumed that the data is stored from j.
【0118】その後、CPU1は、図16に示すよう
に、グラフィックスコマンドメモリ3上に用意されてい
る2個のスクリーンディスクリプタ31,32の内の一
方(例えば、スクリーンディスクリプタ31)の第j番
目のエントリ#jに、ラインディスクリプタ170−j
のアドレス「Bj」とラインディスクリプタ170−j
を構成するスパンディスクリプタ数「3」とを設定する
(S24)。Thereafter, as shown in FIG. 16, the CPU 1 selects one of the two screen descriptors 31 and 32 prepared on the graphics command memory 3 (for example, the screen descriptor 31) to the j-th position. The line descriptor 170-j is added to the entry #j.
Address "Bj" and line descriptor 170-j
The number of span descriptors constituting the above is set to "3" (S24).
【0119】その後、CPU1はkを+1して次のスキ
ャンラインSL(j+1)を処理対象とし(S25)、
前述したと同様の処理を行う。Thereafter, the CPU 1 increments k by 1 and sets the next scan line SL (j + 1) as the processing target (S25),
The same processing as described above is performed.
【0120】そして、全てのスキャンラインSL1〜S
Lnに対して前述したと同様の処理を行うと(S26が
YES)、今回、グラフィックスコマンドメモリ3に格
納したラインディスクリプタによって定義される画面を
表示するために必要となるビットマップ情報をグラフィ
ックスコマンドメモリ3に格納する(S27)。今回、
必要なビットマップ情報は、背景画面61のビットマッ
プ情報及び図形要素63のビットマップ情報であるの
で、それらを図16に示すようにグラフィックスコマン
ドメモリ3のアドレスA1,F1に格納する(S2
7)。尚、次のフレームに於いては、CPU1は背景画
面61,図形要素63のビットマップ情報をグラフィッ
クスコマンドメモリ3のアドレスA2,F2に格納す
る。Then, all the scan lines SL1 to S
When the same processing as described above is performed on Ln (YES in S26), the bitmap information necessary for displaying the screen defined by the line descriptor stored in the graphics command memory 3 this time is displayed. It is stored in the command memory 3 (S27). this time,
Since the necessary bitmap information is the bitmap information of the background screen 61 and the bitmap information of the graphic element 63, they are stored in the addresses A1 and F1 of the graphics command memory 3 as shown in FIG. 16 (S2).
7). In the next frame, the CPU 1 stores the bitmap information of the background screen 61 and the graphic element 63 at the addresses A2 and F2 of the graphics command memory 3.
【0121】以上の処理をCPU1は繰り返し行う。The CPU 1 repeats the above processing.
【0122】CPU1が上記した処理を行っている間、
グラフィックスコントローラ4は、次のような処理を行
う。While the CPU 1 is performing the above processing,
The graphics controller 4 performs the following processing.
【0123】DMAコントローラ42は、フレームの切
り替わり毎に、レジスタ41を参照し、そこに設定され
ているスクリーンディスクリプタのアドレスに従ってグ
ラフィックスコマンドメモリ3から上記アドレスによっ
て示されるスクリーンディスクリプタの内容を読み込
み、スクリーンディスクリプタFIFO43に格納す
る。今、例えば、図16に示すスクリーンディスクリプ
タ31のアドレス「C」がレジスタ41に設定されてい
るとすると、DMAコントローラ42は、そのアドレス
「C」に従ってスクリーンディスクリプタ31のエント
リ#1〜#nの内容を1エントリずつ読み込み、読み込
んだ内容を順次、スクリーンディスクリプタFIFO4
3に格納する。The DMA controller 42 refers to the register 41 every time the frame is switched, reads the contents of the screen descriptor indicated by the above address from the graphics command memory 3 in accordance with the address of the screen descriptor set therein, and It is stored in the descriptor FIFO 43. Now, assuming that the address “C” of the screen descriptor 31 shown in FIG. 16 is set in the register 41, the DMA controller 42 determines the contents of the entries # 1 to #n of the screen descriptor 31 according to the address “C”. For each entry, and sequentially read the contents of the screen descriptor FIFO4
Store in 3.
【0124】DMAコントローラ44は、スクリーンデ
ィスクリプタFIFO43に格納されているスクリーン
ディスクリプタ31の内容を1エントリずつ読み込み、
読み込んだ内容に従って各スキャンラインSL1〜SL
nに対応するラインディスクリプタをグラフィックスコ
マンドメモリ3から読み込み、ラインディスクリプタF
IFO45に格納する。The DMA controller 44 reads the contents of the screen descriptor 31 stored in the screen descriptor FIFO 43 one entry at a time,
Each scan line SL1 to SL according to the read contents
The line descriptor corresponding to n is read from the graphics command memory 3 and the line descriptor F
Store in IFO45.
【0125】例えば、スクリーンディスクリプタFIF
O43から図16に示すスクリーンディスクリプタ31
の第j番目のエントリ#jの内容を読み込んだ場合は、
その内容によってスキャンラインSLjに対応するライ
ンディスクリプタ170−jがグラフィックスコマンド
メモリ3のアドレスBjに格納され、ラインディスクリ
プタ170−jを構成するスパンディスクリプタ数が
「3」であることが分かるので、DMAコントローラ4
4は、グラフィックスコマンドメモリ3のアドレスBj
から3個のスパンディスクリプタ120,130,16
0によって構成されているラインディスクリプタ170
−jを読み出し、読み出したラインディスクリプタ17
0−jをラインディスクリプタFIFO45に格納す
る。For example, the screen descriptor FIF
Screen descriptor 31 shown in FIG. 16 from O43
If the contents of the j-th entry #j of
Since the line descriptor 170-j corresponding to the scan line SLj is stored at the address Bj of the graphics command memory 3 and the number of span descriptors forming the line descriptor 170-j is "3", the DMA can be known. Controller 4
4 is the address Bj of the graphics command memory 3
To three span descriptors 120, 130, 16
Line descriptor 170 composed of 0s
-J is read, and the read line descriptor 17
0-j is stored in the line descriptor FIFO 45.
【0126】デコーダ46は、1スキャンラインの表示
期間に同期してラインディスクリプタFIFO45から
ラインディスクリプタを1スキャンライン分ずつ読み込
む。そして、読み込んだ1スキャンライン分のラインデ
ィスクリプタを構成する各スパンディスクリプタを読み
込んだ順に順次解析し、解析結果に従ってDMAコント
ローラ47,透明色処理部49,アルファブレンド部5
0,フィルタ56を制御する。The decoder 46 reads line descriptors one scan line at a time from the line descriptor FIFO 45 in synchronization with the display period of one scan line. Then, the span descriptors forming the line descriptors for the read one scan line are sequentially analyzed in the order of reading, and the DMA controller 47, the transparent color processing unit 49, and the alpha blending unit 5 are analyzed according to the analysis result.
0, the filter 56 is controlled.
【0127】今、例えば、ラインディスクリプタFIF
O45から1スキャンライン分のラインディスクリプタ
として、図16に示すラインディスクリプタ170−j
を読み込んだとすると、デコーダ46は、以下の処理を
行う。Now, for example, the line descriptor FIF
As a line descriptor for one scan line from O45, the line descriptor 170-j shown in FIG.
, The decoder 46 performs the following processing.
【0128】デコーダ46は、ラインディスクリプタ1
70−jを構成する3個のスパンディスクリプタ12
0,130,160を、スパンディスクリプタ120,
130,160の順に読み込む。The decoder 46 uses the line descriptor 1
Three span descriptors 12 forming 70-j
0, 130, 160 to the span descriptor 120,
Read in the order of 130 and 160.
【0129】スパンディスクリプタ120,130を読
み込んだ場合は、スパンディスクリプタ120,130
の内容が図11に示すものであることから、デコーダ4
6は前述したと同様の指示をDMAコントローラ47,
透明色処理ブレンド49,アルファブレンド部50,フ
ィルタ56に対して行う。この指示を受けたDMAコン
トローラ47,透明色処理ブレンド49,アルファブレ
ンド部50,フィルタ56も前述したと同様の処理を行
う。When the span descriptors 120 and 130 have been read, the span descriptors 120 and 130 are read.
Since the contents of the above are shown in FIG. 11, the decoder 4
6, the DMA controller 47,
The transparent color processing blend 49, the alpha blending unit 50, and the filter 56 are performed. The DMA controller 47, the transparent color processing blend 49, the alpha blending unit 50, and the filter 56 that received this instruction also perform the same processing as described above.
【0130】スパンディスクリプタ160を読み込んだ
場合は、その内容が図15に示すものであることから、
デコーダ46は以下の処理を行う。When the span descriptor 160 is read, the contents are as shown in FIG.
The decoder 46 performs the following processing.
【0131】DMAコントローラ47に対しては、色指
定フラグ164aがオフになっているので、ソースアド
レス161及びスパン幅163に設定されている情報に
基づいて、グラフィックスコマンドメモリ3のアドレス
Fjからスパン幅(X5−X3+1)に対応するピクセ
ル数分のビットマップ情報を読み出すことを指示すると
共に、配置位置162に設定されている情報に基づい
て、グラフィックスコマンドメモリ3から読み出したビ
ットマップ情報を、1スキャンライン分のビットマップ
情報中の配置位置X3に対応する部分から組み込んだ1
スキャンライン分のビットマップ情報をピクセルFIF
O48に格納することを指示する。With respect to the DMA controller 47, since the color designation flag 164a is turned off, the span from the address Fj of the graphics command memory 3 to the span based on the information set in the source address 161 and the span width 163. The bitmap information read from the graphics command memory 3 is instructed based on the information set in the arrangement position 162, while instructing to read the bitmap information for the number of pixels corresponding to the width (X5-X3 + 1). 1 incorporated from the portion corresponding to the arrangement position X3 in the bitmap information for one scan line
Bit map information for scan line is set to pixel FIF
Instruct to store in O48.
【0132】透明色処理部49に対しては、透明色フラ
グ164cがオンになっているので、透明色処理を行う
ことを指示する。Since the transparent color flag 164c is turned on, the transparent color processing section 49 is instructed to perform the transparent color processing.
【0133】アルファブレンド部50に対しては、アル
ファ値164bが100%になっているので、アルファ
ブレンドを行う際のアルファ値を100%にすることを
指示する。また、配置位置162,スパン幅163がそ
れぞれX3,X5−X3+1となっているので、1スキ
ャンライン分のビットマップ情報中の、配置位置X3に
対応するピクセルのビットマップ情報からスパン幅(X
5−X3+1)に対応したピクセル数分のビットマップ
情報についてのみアルファブレンドを行うことを指示す
る。Since the alpha value 164b is 100%, the alpha blend unit 50 is instructed to set the alpha value at the time of alpha blending to 100%. Further, since the arrangement position 162 and the span width 163 are respectively X3, X5-X3 + 1, the span width (X is calculated from the bitmap information of the pixel corresponding to the arrangement position X3 in the bitmap information for one scan line.
5-X3 + 1) is instructed to perform alpha blending only for the bitmap information corresponding to the number of pixels.
【0134】フィルタ56に対してはフィルタフラグ9
4bがオフになっているので、フィルタ処理を行わない
ことを指示する。For the filter 56, the filter flag 9
Since 4b is off, it is instructed not to perform the filtering process.
【0135】デコーダ46から上記した指示を受ける
と、DMAコントローラ47,透明色処理部49,アル
ファブレンド部50,フィルタ56は、以下の処理を行
う。Upon receiving the above instruction from the decoder 46, the DMA controller 47, the transparent color processing section 49, the alpha blending section 50, and the filter 56 perform the following processing.
【0136】DMAコントローラ47は、グラフィック
スコマンドメモリ3のアドレスFjから、スパン幅(X
5−X3+1)に対応するピクセル数分のビットマップ
情報を読み込み、読み込んだビットマップ情報を、1ス
キャンライン分のビットマップ情報中の配置位置X3に
対応する部分から組み込んだ、図17に示すような1ス
キャンライン分のビットマップ情報180をピクセルF
IFO48に格納する。尚、図17に於いて、181
は、グラフィックスコマンドメモリ3から読み込んだ図
形要素63のビットマップ情報を示している。The DMA controller 47 receives the span width (X
5-X3 + 1), the bit map information corresponding to the number of pixels is read, and the read bit map information is incorporated from the portion corresponding to the arrangement position X3 in the bit map information for one scan line, as shown in FIG. Bitmap information 180 for one scan line is set to pixel F
Store in IFO48. Incidentally, in FIG.
Indicates the bitmap information of the graphic element 63 read from the graphics command memory 3.
【0137】透明色処理部49は、デコーダ46によっ
て透明色処理を行うことが指示されているので、ピクセ
ルFIFO48から図17に示す1スキャンライン分の
ビットマップ情報180を読み込むと共に、レジスタ4
1から透明色処理の対象とする色(この例の場合は青)
を読み込む。Since the transparent color processing section 49 is instructed to perform the transparent color processing by the decoder 46, the bitmap information 180 for one scan line shown in FIG.
1 to the target color for transparent color processing (blue in this example)
Read.
【0138】次いで、透明色処理部49は、レジスタ4
1から読み込んだ透明色処理の対象色(青)と1スキャ
ンライン分のビットマップ情報180によって示される
各ピクセルの色とを比較し、表示色が「青」になってい
るピクセルを求める。その後、透明色処理部49は、上
記求めたピクセルのアルファ値を透明色相当のもの(0
%)にすることをアルファブレンド部50に対して指示
すると共に、ビットマップ情報180をアルファブレン
ド部50に渡す。今、例えば、ビットマップ情報180
中の182の部分に「青」を表示するためのビットマッ
プ情報が格納されているとすると、透明色処理部49
は、部分182に対応するピクセルのアルファ値を透明
相当のアルファ値(0%)にすることを、アルファブレ
ンド部50に指示することになる。Next, the transparent color processing section 49 causes the register 4
The transparent color processing target color (blue) read from 1 is compared with the color of each pixel indicated by the bitmap information 180 for one scan line, and the pixel whose display color is "blue" is obtained. After that, the transparent color processing unit 49 sets the alpha value of the pixel thus obtained to the one corresponding to the transparent color (0
%) Is instructed to the alpha blending unit 50, and the bitmap information 180 is passed to the alpha blending unit 50. Now, for example, bitmap information 180
If the bitmap information for displaying "blue" is stored in the portion 182 in the inside, the transparent color processing unit 49
Will instruct the alpha blending section 50 to set the alpha value of the pixel corresponding to the portion 182 to the alpha value (0%) corresponding to transparency.
【0139】アルファブレンド部50は、セレクタ51
によって選択されているラインバッファ(ラインバッフ
ァ52とする)から図17に示す1スキャンライン分の
ビットマップ情報184(背景画面61のビットマップ
情報と図形要素62のビットマップ情報とを合成したビ
ットマップ情報)を読み込み、読み込んだ1スキャンラ
イン分のビットマップ情報184と透明色処理部49か
ら渡された1スキャンライン分のビットマップ情報18
0(図形要素63のビットマップ情報)との、X3から
X5までの部分の内、部分182を除いた残りの部分を
アルファ値100%で、部分182をアルファ値0%で
アルファブレンドし、アルファブレンドの済んだ1スキ
ャンライン分のビットマップ情報185を再びラインバ
ッファ52に格納する。The alpha blend unit 50 includes a selector 51.
Bit map information 184 (bit map information of the background screen 61 and bitmap information of the graphic element 62) for one scan line shown in FIG. (Information), and the bitmap information 184 for one scan line read and the bitmap information 18 for one scan line passed from the transparent color processing unit 49.
Of 0 (bitmap information of graphic element 63), from X3 to X5, the remaining part excluding the part 182 is alpha-blended with an alpha value of 100%, and the part 182 is alpha-blended with an alpha value of 0%. The blended bitmap information 185 for one scan line is stored in the line buffer 52 again.
【0140】フィルタ56は、フィルタ処理を行わない
ことが指示されているので、セレクタ54によって選択
されているラインバッファ53からビットマップ情報を
読み出し、ディスプレイ装置5のドットクロックに同期
してディスプレイ装置5にビットマップ情報を転送す
る。Since the filter 56 is instructed not to perform the filter processing, the bit map information is read from the line buffer 53 selected by the selector 54, and the display device 5 is synchronized with the dot clock of the display device 5. Transfer the bitmap information to.
【0141】[0141]
【発明の効果】以上説明したように本発明に於いては、
CPUが作成するグラフィックスコマンドであるライン
ディスクリプタは、スキャンライン上に配置する図形要
素のスパンのスキャンライン上に於ける位置等を示す、
図形要素毎のスパンディスクリプタを、図形要素を表示
する際の奥から手前方向への重ね合わせ順に従って並べ
ただけのものであり、CPUは、従来の技術のように、
表示画面をタイルに分割するために、図形要素の重なり
合う部分を計算する等の複雑な処理を行う必要がなく、
スパンディスクリプタを図形要素の重ね合わせ順に従っ
て並べるという簡単な処理を行うだけで、グラフィック
スコマンドであるラインディスクリプタを作成すること
ができるので、CPUの負荷を低減させることができ
る。As described above, according to the present invention,
A line descriptor, which is a graphics command created by the CPU, indicates the position on the scan line of the span of the graphic element to be arranged on the scan line,
The span descriptor for each graphic element is simply arranged according to the stacking order from the back to the front when the graphic element is displayed.
In order to divide the display screen into tiles, there is no need to perform complicated processing such as calculating the overlapping parts of graphic elements,
The line descriptor, which is a graphics command, can be created only by performing a simple process of arranging the span descriptors according to the superposition order of the graphic elements, so that the load on the CPU can be reduced.
【0142】また、本発明は、スパンディスクリプタに
含まれているアルファ値に従って、第1,第2のライン
バッファの内、ラインバッファコントローラによって書
き込み用にされているラインバッファに格納されている
1スキャンライン分のビットマップ情報と、スパンディ
スクリプタに含まれている格納アドレスによって示され
る1スキャンライン分のビットマップ情報とのアルファ
ブレンドを行うアルファブレンド部を備えているので、
重なり合う図形要素同士でアルファブレンドを行うこと
ができる。Further, according to the present invention, one scan stored in the line buffer for writing by the line buffer controller among the first and second line buffers according to the alpha value included in the span descriptor. Since it has an alpha blending unit that performs alpha blending of the bitmap information for one line and the bitmap information for one scan line indicated by the storage address included in the span descriptor,
Alpha blending can be performed between overlapping graphic elements.
【図1】本発明の実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.
【図2】CPU1が作成するグラフィックスコマンドの
構成例を示した図である。FIG. 2 is a diagram showing a configuration example of a graphics command created by the CPU 1.
【図3】スパンを説明するための図である。FIG. 3 is a diagram for explaining a span.
【図4】拡張命令の構成例を示した図である。FIG. 4 is a diagram showing a configuration example of an extension instruction.
【図5】グラフィックスコントローラ4の構成例を示し
たブロック図である。FIG. 5 is a block diagram showing a configuration example of a graphics controller 4.
【図6】ディスプレイ装置5に表示させる画面の一例を
示した図である。FIG. 6 is a diagram showing an example of a screen displayed on the display device 5.
【図7】CPU1の処理例を示す流れ図である。FIG. 7 is a flowchart showing a processing example of the CPU 1.
【図8】CPU1の処理例を示す流れ図である。FIG. 8 is a flowchart showing a processing example of the CPU 1.
【図9】スパンディスクリプタの内容例を示す図であ
る。FIG. 9 is a diagram showing an example of the contents of a span descriptor.
【図10】グラフィックスコマンドメモリ3の内容例を
示す図である。FIG. 10 is a diagram showing an example of contents of a graphics command memory 3.
【図11】スパンディスクリプタの内容例を示す図であ
る。FIG. 11 is a diagram showing an example of the contents of a span descriptor.
【図12】グラフィックスコマンドメモリ3の内容例を
示す図である。FIG. 12 is a diagram showing an example of the contents of a graphics command memory 3.
【図13】利用者によって色指定が行われている場合
に、DMAコントローラ47がピクセルFIFO48に
格納する1スキャンライン分のビットマップ情報を示す
図である。FIG. 13 is a diagram showing bitmap information for one scan line stored in the pixel FIFO 48 by the DMA controller 47 when a color is designated by the user.
【図14】アルファブレンド部50の処理内容を説明す
るための図である。FIG. 14 is a diagram for explaining the processing content of an alpha blending unit 50.
【図15】スパンディスクリプタの内容例を示す図であ
る。FIG. 15 is a diagram showing an example of the contents of a span descriptor.
【図16】グラフィックスコマンドメモリ3の内容例を
示す図である。16 is a diagram showing an example of the contents of a graphics command memory 3. FIG.
【図17】透明色処理部49の処理内容を説明するため
の図である。FIG. 17 is a diagram for explaining processing contents of a transparent color processing unit 49.
【図18】従来の技術を説明するためのブロック図であ
る。FIG. 18 is a block diagram for explaining a conventional technique.
1…CPU 2…システムメモリ 3…グラフィックスコマンドメモリ 4…グラフィックスコントローラ 5…ディスプレイ装置 6…CPUバス 21−1〜21−n…ラインディスクリプタ 22…スクリーンディスクリプタ 23…スパンディスクリプタ 24…ソースアドレス 25…配置位置 26…スパン幅 27…拡張命令 27a…色指定フラグ 27b…アルファ値 27c…透明色フラグ 27d…フィルタフラグ 41…レジスタ 42…DMAコントローラ 43…スクリーンディスクリプタFIFO 44…DMAコントローラ 45…ラインディスクリプタFIFO 46…デコーダ 47…DMAコントローラ 48…ピクセルFIFO 49…透明色処理部 50…アルファブレンド部 51…セレクタ 52,53…ラインバッファ 54…セレクタ 55…ラインバッファコントローラ 56…フィルタ 57…メモリコントローラ 1 ... CPU 2 ... System memory 3 ... Graphics command memory 4 ... Graphics controller 5 ... Display device 6 ... CPU bus 21-1 to 21-n ... Line descriptor 22 ... Screen descriptor 23 ... Span descriptor 24 ... Source address 25 ... Arrangement position 26 ... Span width 27 ... Extended command 27a ... Color designation flag 27b ... Alpha value 27c ... Transparent color flag 27d ... Filter flag 41 ... Register 42 ... DMA controller 43 ... Screen descriptor FIFO 44 ... DMA controller 45 ... Line descriptor FIFO 46 Decoder 47 DMA controller 48 Pixel FIFO 49 Transparent color processing unit 50 Alpha blending unit 51 Selectors 52, 53 Line buffer 54 Kuta 55 ... line buffer controller 56 ... filter 57 ... memory controller
Claims (4)
グラフィックス表示装置に於いて、 グラフィックスコマンドメモリと、 スキャンライン上に表示する図形要素のスパンのスキャ
ンライン上に於ける位置及び対応するビットマップ情報
の格納アドレスを含む図形要素毎のスパンディスクリプ
タを、スキャンライン上に表示する図形要素の奥行きが
大きいものから順番に並べたラインディスクリプタを前
記ディスプレイ装置の各スキャンライン毎に作成し、作
成したラインディスクリプタを前記グラフィックスコマ
ンドメモリに格納するCPUと、 前記グラフィックスコマンドメモリに格納されたライン
ディスクリプタに基づいて前記ディスプレイ装置に図形
要素を表示するグラフィックスコントローラとを備えた
ことを特徴とするグラフィックス表示装置。1. A graphics display device for displaying a graphic element on a display device, a graphics command memory, a position on a scan line of a span of a graphic element to be displayed on a scan line, and a corresponding bit map. A line descriptor is created for each scan line of the display device by creating a line descriptor in which the span descriptor for each graphic element including the storage address of information is arranged in order from the largest depth of the graphic element displayed on the scan line. A graph comprising: a CPU for storing descriptors in the graphics command memory; and a graphics controller for displaying graphic elements on the display device based on the line descriptors stored in the graphics command memory. Six display device.
レイ装置のスキャンライン単位に分割したものであるこ
とを特徴とする請求項1記載のグラフィックス表示装
置。2. The graphics display device according to claim 1, wherein the span is formed by dividing a graphic element into scan line units of the display device.
スキャンラインに対応するラインディスクリプタを読み
込むラインディスクリプタ読み込み手段と、 1スキャンライン分のビットマップ情報が格納される第
1,第2のラインバッファと、 1スキャンラインの表示期間に同期して前記第1,第2
のラインバッファの内の一方のラインバッファを書き込
み用から表示用に切り替え、他方のラインバッファを表
示用から書き込み用に切り替えるラインバッファコント
ローラと、 前記ラインディスクリプタ読み込み手段が読み込んだ1
スキャンライン分のラインディスクリプタを構成するス
パンディスクリプタを奥行きが大きいものから順番に使
用して、そのスパンディスクリプタに含まれている格納
アドレスによって示されるビットマップ情報を、前記第
1,第2のラインバッファの内、前記ラインバッファコ
ントローラによって書き込み用にされているラインバッ
ファの、前記ビットマップ情報に含まれている配置位置
に対応する部分に格納するビットマップ情報格納手段
と、 前記第1,第2のラインバッファの内、前記ラインバッ
ファコントローラによって表示用にされているラインバ
ッファに格納されている1スキャンライン分のビットマ
ップ情報を前記ディスプレイ装置に出力する出力手段と
を備えたことを特徴とする請求項2記載のグラフィック
ス表示装置。3. The graphics controller includes line descriptor reading means for reading a line descriptor corresponding to each scan line stored in the graphics command memory, and bit map information for one scan line. First and second line buffers, and the first and second line buffers in synchronization with the display period of one scan line
Line buffer controller for switching one of the line buffers from write to display and the other line buffer from display to write, and 1 read by the line descriptor reading means.
The span descriptors forming the line descriptors for the scan lines are used in order from the largest depth, and the bitmap information indicated by the storage address included in the span descriptor is used for the first and second line buffers. Bitmap information storage means for storing in a portion of the line buffer for writing by the line buffer controller, which corresponds to an arrangement position included in the bitmap information, An output unit for outputting the bit map information for one scan line stored in the line buffer for display by the line buffer controller to the display device, among the line buffers. Item 2. A graphics display device according to item 2.
ブレンドを行う際のアルファ値を含み、 前記ビットマップ情報格納手段は、スパンディスクリプ
タに含まれているアルファ値に従って、前記第1,第2
のラインバッファの内の前記ラインバッファコントロー
ラによって書き込み用にされているラインバッファに格
納されている1スキャンライン分のビットマップ情報と
前記スパンディスクリプタに含まれている格納アドレス
によって示される1スキャンライン分のビットマップ情
報とのアルファブレンドを行うアルファブレンド部を備
えたことを特徴とする請求項3記載のグラフィックス表
示装置。4. The span descriptor includes an alpha value at the time of performing alpha blending, and the bitmap information storage means stores the first and second values according to the alpha value included in the span descriptor.
1 scan line bit map information stored in the line buffer for writing by the line buffer controller, and 1 scan line indicated by the storage address included in the span descriptor. 4. The graphics display device according to claim 3, further comprising an alpha blending unit for performing an alpha blending with the bitmap information of.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7269336A JP2768327B2 (en) | 1995-09-22 | 1995-09-22 | Graphics display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7269336A JP2768327B2 (en) | 1995-09-22 | 1995-09-22 | Graphics display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0991444A true JPH0991444A (en) | 1997-04-04 |
JP2768327B2 JP2768327B2 (en) | 1998-06-25 |
Family
ID=17470955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7269336A Expired - Fee Related JP2768327B2 (en) | 1995-09-22 | 1995-09-22 | Graphics display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2768327B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002132489A (en) * | 2000-08-23 | 2002-05-10 | Nintendo Co Ltd | Graphics system |
JP2005257886A (en) * | 2004-03-10 | 2005-09-22 | Yamaha Corp | Image processing method and image processing device |
JP2006003790A (en) * | 2004-06-21 | 2006-01-05 | Alpine Electronics Inc | On-screen display apparatus |
WO2012168984A1 (en) * | 2011-06-10 | 2012-12-13 | 三菱電機株式会社 | Window combining device |
USRE48845E1 (en) | 2002-04-01 | 2021-12-07 | Broadcom Corporation | Video decoding system supporting multiple standards |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008228168A (en) | 2007-03-15 | 2008-09-25 | Fuji Xerox Co Ltd | Image processing apparatus and program |
-
1995
- 1995-09-22 JP JP7269336A patent/JP2768327B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002132489A (en) * | 2000-08-23 | 2002-05-10 | Nintendo Co Ltd | Graphics system |
USRE48845E1 (en) | 2002-04-01 | 2021-12-07 | Broadcom Corporation | Video decoding system supporting multiple standards |
JP2005257886A (en) * | 2004-03-10 | 2005-09-22 | Yamaha Corp | Image processing method and image processing device |
JP2006003790A (en) * | 2004-06-21 | 2006-01-05 | Alpine Electronics Inc | On-screen display apparatus |
JP4565903B2 (en) * | 2004-06-21 | 2010-10-20 | アルパイン株式会社 | On-screen display device |
WO2012168984A1 (en) * | 2011-06-10 | 2012-12-13 | 三菱電機株式会社 | Window combining device |
JPWO2012168984A1 (en) * | 2011-06-10 | 2015-02-23 | 三菱電機株式会社 | Window synthesizer |
Also Published As
Publication number | Publication date |
---|---|
JP2768327B2 (en) | 1998-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2377196T3 (en) | Transparent on-screen keyboard interface | |
CN101080698B (en) | Image processor, image processing system and method for producing image | |
US20030218614A1 (en) | Dynamically adjusting sample density in a graphics system | |
KR900006288B1 (en) | Controller for display | |
US6975322B2 (en) | Dynamically adjusting a number of rendering passes in a graphics system | |
JPH0749676A (en) | Graphic engine for full-color two-dimensional graphics | |
JPH04106594A (en) | Image display device | |
JPH09288477A (en) | Picture display controller | |
JP2007241738A (en) | Screen composing device | |
JP2768327B2 (en) | Graphics display | |
US6172686B1 (en) | Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay | |
JPS62502429A (en) | Video display device | |
EP1607856A2 (en) | Image display system and image processing device | |
JPH0765180A (en) | Data transfer controller | |
JPH07295515A (en) | Liquid crystal display device and data driver means | |
WO1995001609A1 (en) | Image processing method and device therefor | |
EP1345168A2 (en) | Dynamically adjusting sample density and/or number of rendering passes in a graphics system | |
JP2757337B2 (en) | Multi-window display device | |
JPS62168280A (en) | Vector depicting system | |
JPH04232993A (en) | Image data recording and display circuit | |
JP2004110501A (en) | Display controller | |
JPH01155429A (en) | Multiwindow display system | |
JP2891542B2 (en) | Image processing method and apparatus | |
JP2586360B2 (en) | Display device | |
JP2004021119A (en) | Screen display and screen display method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |