JPH099004A - Color image reader - Google Patents

Abstract

PURPOSE: To reduce the number of parts and to reduce the cost of a product by writing/reading the memory of spectral signals R, G and B, which are read by a sensor, with one SRAM. CONSTITUTION: In an original read signal inputted from a CCD scanner 1, an output is smaller and density is non-uniform in a peripheral part compared to a central part by the illumination irregularity of a light source and the characteristics of a developing system such as an optical system lens and the like. The non-uniformity of output owing to the dispersion of the sensitivity of a photoelectric conversion element occurs. A shading correction part 3 corrects the irregularity of brightness to a uniform characteristic and outputs corrected three color resolution signals R, G and B to a density conversion part 4. The density conversion part 4 applies logarithmic conversion to the set of the signals R, G and B and converts them into the values of gradation data R, G and B. An SRAM control part 5 corrects a line by using one SRAM 6 so that the three chrominance signals R, G and B with aberration become spectral outputs without aberration, which correspond to the same line.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はスキャナで読み取った画
像情報を１個のバッファメモリを用いてライン同期の制
御を行うカラー画像読取装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a color image reading apparatus which controls line synchronization of image information read by a scanner by using one buffer memory.

【０００２】[0002]

【従来の技術】従来より、カラー画像読取装置は、スキ
ャナによりラスタースキャンを行って画像情報を読み取
っている。一般に、スキャナは、Ｒ（赤）の分光を読み
取るセンサ、Ｇ（緑）の分光を読み取るセンサ、及びＢ
（青）の分光を読み取るセンサとが１チップ（ワンチッ
プ）で形成されている。スキャナは上記３つのセンサに
よって原稿の光像による露光走査を行い、光電変換によ
って得られるアナログの３色の分光信号Ｒ、Ｇ及びＢを
画像データ処理系へ出力する。2. Description of the Related Art Conventionally, a color image reading apparatus reads image information by performing a raster scan with a scanner. Generally, a scanner includes a sensor that reads an R (red) spectrum, a sensor that reads a G (green) spectrum, and a B
A sensor for reading the (blue) spectrum is formed in one chip (one chip). The scanner performs exposure scanning with the optical image of the document by the above three sensors, and outputs the analog three-color spectral signals R, G, and B obtained by photoelectric conversion to the image data processing system.

【０００３】上記各センサの光電変換素子数は、標準サ
イズの原稿を幅一杯に読み取るために必要な最大画素数
（ドット数）に対応する数だけ一線に形成されている。
そして通常、各センサの間隔は製作技術上の問題から読
み取り走査数で数ライン（例えば９ライン）分の間隔を
置いて形成されている。このように、スキャナの各セン
サ間に９ライン分の間隔があると、同一走査ラインの分
光信号Ｒ、Ｇ、及びＢは先頭センサの出力例えば分光信
号Ｂに対して後続の中間センサが出力する分光信号Ｇは
時間的に上記９ライン分だけ遅延して出力され、次に続
く後尾センサの出力する分光信号Ｒは更に９ライン分
（先頭センサの出力に対しては１８ライン分）だけ遅れ
て出力される。The number of photoelectric conversion elements of each sensor is formed in a line corresponding to the maximum number of pixels (the number of dots) required to read a standard-sized document in its full width.
Usually, the intervals between the sensors are formed at intervals of several lines (for example, 9 lines) in terms of the number of scanning scans due to problems in manufacturing technology. In this way, if there is an interval of 9 lines between the sensors of the scanner, the spectral signals R, G, and B of the same scanning line are output from the leading sensor, for example, the spectral signal B is output by the subsequent intermediate sensor. The spectral signal G is output with a delay of the above 9 lines, and the subsequent spectral signal R output from the rear sensor is further delayed by 9 lines (18 lines with respect to the output of the leading sensor). Is output.

【０００４】したがって、先頭センサ（Ｂ）を露光した
光像が後尾センサ（Ｒ）の位置に来たとき、この後尾セ
ンサ（Ｒ）の読み取りデータに対して、これに対応する
先頭センサ（Ｂ）の読み取りデータを同期させる（取り
出す）ためには、走査が１８ライン先行している先頭セ
ンサ（Ｂ）の過去１８ライン分の読取りデータがライン
メモリに保持されていなければならない。即ち１８ライ
ン分のラインメモリが必要である。同様に、上記後尾セ
ンサ（Ｒ）の読み取りデータに対して、これに対応する
中間センサ（Ｇ）の読み取りデータを同期させるために
は、走査が９ライン先行している中間センサ（Ｇ）の過
去９ライン分の読み取りデータがラインメモリに保持さ
れていなければならない。即ち９ライン分のラインメモ
リが必要である。そして、上記先頭センサ（Ｂ）、中間
センサ（Ｒ）、及び後尾センサ（Ｒ）の互いに対応する
１ラインの読み取りデータをラインメモリから出力する
処理は、次の各分光信号１ラインの読み取りタイミング
で行われるから、夫々この読み取り１ライン分のメモリ
領域が各分光信号毎に更に必要になる。Therefore, when the optical image exposed by the front sensor (B) comes to the position of the rear sensor (R), the front sensor (B) corresponding to the read data of the rear sensor (R) corresponds to the read data. In order to synchronize (take out) the read data of (1), the read data for the past 18 lines of the leading sensor (B) which is preceded by 18 lines in scanning must be held in the line memory. That is, a line memory for 18 lines is required. Similarly, in order to synchronize the read data of the rear sensor (R) with the read data of the intermediate sensor (G) corresponding to the read data, the past of the intermediate sensor (G) in which scanning is preceded by 9 lines is performed. The read data for 9 lines must be held in the line memory. That is, a line memory for 9 lines is required. Then, the processing of outputting the read data of one line corresponding to each other of the head sensor (B), the intermediate sensor (R), and the tail sensor (R) from the line memory is performed at the reading timing of the next line of each spectral signal. Since this is performed, the memory area for each reading line is further required for each spectral signal.

【０００５】このように各色ごとに読み取りタイミング
が夫々異なる３色の同期をとるために、各色ごとに異な
る容量の３個のラインメモリ、つまり先頭センサ（Ｂ）
の読み取りデータ（分光信号）用に１９ライン分、中間
センサ（Ｇ）の読み取りデータ用に１０ライン分、そし
て、後尾センサ（Ｒ）の読み取りデータ用に１ライン分
のラインメモリが夫々必要であった。そして、上記読み
取りデータをパラレル信号として処理しているために、
夫々独立したラインメモリであることが要求されてい
た。As described above, in order to synchronize the three colors having different reading timings for each color, three line memories having different capacities for each color, that is, the head sensor (B).
It is necessary to have a line memory for 19 lines for read data (spectral signal) of 10 lines, a line memory for read data of the intermediate sensor (G), and a line memory for 1 line for read data of the rear sensor (R). It was Since the read data is processed as a parallel signal,
Each was required to be an independent line memory.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、上述し
たように、必要とするラインメモリの容量が各色ごとに
異なっていて、特に最小のものでは１ライン構成のメモ
リでよいのに、近年のようにメモリの大容量化が画一的
に進んで来ると、上記のような少容量の、ましてや容量
のそれぞれ異なるメモリを入手することは困難であると
いえる。したがって、これら少容量のメモリの代りに３
個の大容量のメモリを使わなければならないことにな
り、このままでは極めて無駄が多く製品コストの上昇を
招くという問題があった。However, as described above, the required capacity of the line memory is different for each color, and in particular, the minimum one is a one-line memory. It can be said that it is difficult to obtain the above-mentioned memories having different capacities, or even different capacities, as the capacities of the memories increase uniformly. Therefore, instead of these small memories, 3
Since a large amount of memory has to be used, there is a problem that it is extremely wasteful and the product cost rises as it is.

【０００７】本発明は、上記従来の実情に鑑み、３色に
分光される画像データのライン同期制御を１個のメモリ
で制御するカラー画像読取装置を提供することである。In view of the above conventional circumstances, the present invention is to provide a color image reading apparatus which controls line synchronization control of image data spectrally divided into three colors with a single memory.

【０００８】[0008]

【課題を解決するための手段】本発明のカラー画像読取
装置は、光電変換素子からなる画素を１次元の列状に配
列したラインセンサが所定間隔をもって第１色用、第２
色用、第３色用の３本平行に隣接して配設された固体撮
像素子と、原稿を走査しながら露光した反射光を順次第
１色用から第３色用のラインセンサ上に結像させる走査
露光手段と、ｋ、ｍ及びｎを夫々正の整数として各ライ
ンセンサが読み取った画像データについて第１色用ライ
ンセンサの読み取り出力をｋライン分、第２色用のライ
ンセンサ読み取り出力をｍライン分、及び第３色用ライ
ンセンサの読み取り出力をｎライン分それぞれ格納保持
する領域を備えたバッファメモリと、第１色用ラインセ
ンサからの読み取りデータを上記ｋライン領域に、第２
色用ラインセンサからの読み取りデータをｍライン領域
に、第３色用ラインセンサからの読み取りデータを上記
ｎライン領域に書込む書込み制御手段と、同一露光位置
に対する各色の読み取りラインデータを上記ｋ、ｍ、ｎ
ライン領域から夫々読み出す読み出し制御手段とを備え
て構成される。In a color image reading apparatus of the present invention, a line sensor in which pixels composed of photoelectric conversion elements are arranged in a one-dimensional array is arranged at a predetermined interval for the first color and the second color.
Three solid-state image pickup devices for color and the third color, which are arranged adjacent to each other in parallel, and reflected light exposed while scanning the original are sequentially coupled on the line sensors for the first color to the third color. The scanning exposure means for forming an image and the image data read by each line sensor, where k, m, and n are positive integers, the read output of the line sensor for the first color is k lines, and the read output of the line sensor for the second color is For the m line and the read output of the third color line sensor for n lines respectively, and a buffer memory having read and write data from the first color line sensor in the k line region.
Write control means for writing the read data from the color line sensor in the m line area, the read data from the third color line sensor in the n line area, and the read line data of each color for the same exposure position as the above k, m, n
And a read control means for reading from each line area.

【０００９】上記バッファメモリが格納するライン数
ｋ、ｍ及びｎは、例えば請求項２記載のように、ライン
センサのデータ読み取り走査順次が１色用→２色用→３
色用のときｋ＞ｍ＞ｎの関係にあるように構成される。The number of lines k, m, and n stored in the buffer memory is, for example, as described in claim 2, when the data reading scanning sequence of the line sensor is for one color → two colors → 3.
In the case of color, it is configured to have a relationship of k>m> n.

【００１０】[0010]

【作用】本発明のカラー画像読取装置においては、固体
撮像素子は、光電変換素子からなる画素を１次元の列状
に配列したラインセンサが所定間隔をもって第１色用、
第２色用、第３色用の３本平行に隣接して配設される。
走査露光手段は、原稿を走査しながら露光した反射光を
順次第１色用から第３色用のラインセンサ上に結像させ
る。バッファメモリは、各ラインセンサが読み取った画
像データについて第１色用ラインセンサの読み取り出力
をｋライン分、第２色用のラインセンサ読み取り出力を
ｍライン分、及び第３色用ラインセンサ読み取り出力を
ｎライン分それぞれ格納保持する領域を備える。書込み
制御手段は、第１色用ラインセンサからの読み取りデー
タを上記ｋライン領域に、第２色用ラインセンサからの
読み取りデータをｍライン領域に、第３色用ラインセン
サからの読み取りデータを上記ｎライン領域に書込む。
読み出し制御手段は、同一露光位置に対する各色の読み
取りラインデータを上記ｋ、ｍ、ｎライン領域から夫々
読み出す。In the color image reading apparatus of the present invention, the solid-state image pickup device includes the line sensor in which the pixels formed of the photoelectric conversion elements are arranged in a one-dimensional array for the first color at predetermined intervals.
Three for the second color and three for the third color are arranged adjacent to each other in parallel.
The scanning exposure means sequentially forms an image of the reflected light exposed while scanning the document on the line sensors for the first color to the third color. The buffer memory reads the image data read by each line sensor from the first color line sensor read output for k lines, the second color line sensor read output for m lines, and the third color line sensor read output. Is provided for each of n lines. The writing control means writes the read data from the first color line sensor into the k line area, the read data from the second color line sensor into the m line area, and the read data from the third color line sensor into the m line area. Write in the n-line area.
The read control means reads the read line data of each color for the same exposure position from the k, m, and n line areas, respectively.

【００１１】[0011]

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は、一実施例のカラー画像読取装置の画
像読み取り部の構成を示すブロック図である。また、図
２に、上記画像読み取り部のＣＣＤスキャナの構成を模
式的に示している。図１および図２において、ＣＣＤス
キャナ１は、１チップ（ワンチップ）で形成される３個
のラインセンサ１−１、１−２、及び１−３で構成され
ている。ラインセンサ１−１、１−２、及び１−３は、
それぞれ主走査１ラインの全読み取り画素数に対応する
数のＣＣＤ（charge-coupled-device:電荷結合素子）と
呼ばれる光電変換素子が１次元の列状に配設されて構成
されている。これらのラインセンサ１−１、１−２及び
１−３は、それぞれ第１色（例えばＢ（青）の分光）用
のセンサ、第２色（例えばＧ（緑）の分光）用のセン
サ、及び第３色（例えばＲ（赤）の分光）用のセンサと
いうように、３色の分光に対応している。これらのライ
ンセンサ１−１（以下、青センサＢ１−１という）、ラ
インセンサ１−２（以下、緑センサＧ１−２という）、
及びラインセンサ１−３（以下、赤センサＲ１−３とい
う）は所定の間隔、例えば主走査１乃至８行（ライン）
分の間隔をもって３列平行に配列されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the arrangement of an image reading unit of a color image reading apparatus according to an embodiment. Further, FIG. 2 schematically shows the configuration of the CCD scanner of the image reading unit. 1 and 2, the CCD scanner 1 is composed of three line sensors 1-1, 1-2, and 1-3 formed by one chip (one chip). The line sensors 1-1, 1-2, and 1-3 are
The photoelectric conversion elements called CCDs (charge-coupled-devices), each of which corresponds to the total number of pixels read in one main scanning line, are arranged in a one-dimensional array. These line sensors 1-1, 1-2, and 1-3 are a sensor for a first color (for example, B (blue) spectrum), a sensor for a second color (for example, G (green) spectrum), And a sensor for the third color (for example, R (red) spectrum) are compatible with the spectrum of three colors. These line sensor 1-1 (hereinafter referred to as blue sensor B1-1), line sensor 1-2 (hereinafter referred to as green sensor G1-2),
The line sensor 1-3 (hereinafter referred to as the red sensor R1-3) has a predetermined interval, for example, main scanning 1 to 8 rows (line).
They are arranged in three columns in parallel with a space of minutes.

【００１２】このＣＣＤスキャナ１は、図２の矢印Ａで
示す図の下方に移動しながら、特には図示しない読み取
り画像が結像した光像を露光走査する。この露光走査を
行うＣＣＤスキャナ１の先頭の青センサＢ１−１は、後
尾の赤センサＲ１−３に対してライン数ａの間隔を有し
ており、中間の緑センサＧ１−２は、同じく後尾の赤セ
ンサＲ１−３に対してライン数ｂの間隔を有している。
また、上述した主走査１ラインの読取ドット数（画素
数）は、例えば読み取り原稿サイズを標準の２１５．９
×２７９．４ｍｍ（８．５×１１インチ）のレターサイ
ズとし、読み取り解像度を４００ｄｐｉとすれば、８．
５×４００＝３４００ドットである。The CCD scanner 1 exposes and scans an optical image on which a read image (not shown) is formed, while moving downward in the drawing indicated by arrow A in FIG. The blue sensor B1-1 at the head of the CCD scanner 1 that performs this exposure scanning has an interval of the number of lines a with respect to the red sensor R1-3 at the tail, and the green sensor G1-2 in the middle is also at the tail. The red sensor R1-3 has a space of the number of lines b.
Further, the number of read dots (the number of pixels) of one line of the main scanning described above is, for example, 215.9 which is the standard of the read document size.
If the letter size is × 279.4 mm (8.5 × 11 inches) and the reading resolution is 400 dpi, then
5 × 400 = 3400 dots.

【００１３】そして、図１に示すＣＣＤ制御部２は、特
には図示しないが、アナログ信号増幅器、Ａ／Ｄ（アナ
ログ／ディジタル）変換器、モータ制御部、ランプ制御
部等を備えており、図外の発振系から入力される基準ク
ロックＣＬＫと、画像処理系から入力される１ライン読
み出し信号ＴＲとに基づいて上記の各部を制御する。上
記のモータ制御部は、不図示の原稿を走査する際、原稿
保持部又はＣＣＤスキャナ１を副走査方向へ相対的に移
動させるべく不図示のモータの回転駆動を制御する。ラ
ンプ制御部は、上記原稿走査の際、原稿の読取り画像を
照射すべく、ＣＣＤスキャナ１に内蔵される露光系の光
源の点灯駆動を制御する。この点灯駆動による原稿露光
の反射光は、これもＣＣＤスキャナ１に内蔵される現像
系のレンズによって順次第１色用から第３色用のライン
センサ上に結像される。アナログ信号増幅器は、ＣＣＤ
スキャナ１で読み取られたアナログ画像データを増幅
し、Ａ／Ｄ変換器はそのアナログ画像データをそれぞれ
所定のレベルのディジタル化された信号Ｒ（赤）、Ｇ
（緑）及びＢ（青）に変換してシェーディング補正部３
に出力する。The CCD control unit 2 shown in FIG. 1 is provided with an analog signal amplifier, an A / D (analog / digital) converter, a motor control unit, a lamp control unit, etc., although not particularly shown. The above units are controlled based on the reference clock CLK input from the external oscillation system and the 1-line read signal TR input from the image processing system. The above-mentioned motor control unit controls the rotation drive of a motor (not shown) so as to relatively move the document holding unit or the CCD scanner 1 in the sub-scanning direction when scanning a document (not shown). The lamp control unit controls the lighting drive of the light source of the exposure system built in the CCD scanner 1 in order to irradiate the read image of the original during the above-mentioned original scanning. The reflected light of the exposure of the original due to the lighting drive is also sequentially imaged on the line sensors for the first color to the third color by the developing system lens incorporated in the CCD scanner 1. Analog signal amplifier is CCD
The analog image data read by the scanner 1 is amplified, and the A / D converter converts the analog image data into digitized signals R (red) and G of predetermined levels.
Shading correction unit 3 by converting into (green) and B (blue)
Output to

【００１４】一般に、上記のＣＣＤスキャナ１から入力
される原稿読み取り信号は、原稿の光像を生成する光源
の照度むらや光学系レンズ等の現像系の特性によって中
央部に比べて周辺部の出力が小さく濃度が不均一であ
る。また、光電変換素子の感度バラツキによる出力の不
均一も発生する。Generally, the original reading signal input from the CCD scanner 1 is output in the peripheral portion as compared with the central portion due to the unevenness of the illuminance of the light source for generating an optical image of the original and the characteristics of the developing system such as the optical system lens. Is small and the concentration is not uniform. In addition, uneven output occurs due to variations in the sensitivity of the photoelectric conversion element.

【００１５】シェーディング補正部３は、それらの明る
さのむら（シェーディング）を均一な出力特性に補正し
て、この補正したディジタル信号の３色分解信号（分光
輝度情報）Ｒ、Ｇ、及びＢを濃度変換部４に出力する。The shading correction unit 3 corrects the unevenness in brightness (shading) to a uniform output characteristic, and densifies the corrected three-color separated signals (spectral luminance information) R, G, and B of the digital signal. Output to the conversion unit 4.

【００１６】濃度変換部４は、上記分光輝度情報として
入力される３色分解信号Ｒ、Ｇ、及びＢの値に対数変換
を施して、濃度情報である階調データＲ、Ｇ、及びＢの
値に変換する。The density converter 4 performs logarithmic conversion on the values of the three-color separated signals R, G, and B input as the spectral luminance information to convert the gradation data R, G, and B, which are density information. Convert to a value.

【００１７】ところで、上記のＣＣＤスキャナ１が、図
２の下方すなわち副走査方向へ、不図示の原稿の光像を
走査すべく移動して（あるいは光像を上に移動させて）
露光走査（スキャン）を開始すると、先頭の青センサＢ
１−１が先ず最初の主走査１ラインの光像を読み取る。
上述したように、この青センサＢ１−１と後尾の赤セン
サＲ１−３との間には、ライン数ａの間隔があるから、
上記青センサＢ１−１が読み取った同一走査ラインの光
像が赤センサＲ１−３の位置に来るのは、青センサＢ１
−１がライン数ａだけ走査移動後である。また同様に、
緑センサＧ１−２と赤センサＲ１−３との間にもライン
数ｂの間隔があるから、緑センサＧ１−２が読み取った
同一走査ラインの光像が赤センサＲ１−３の位置に来る
のは、緑センサＧ１−２がライン数ｂだけ走査移動後で
ある。By the way, the CCD scanner 1 is moved downward (ie, in the sub-scanning direction) in FIG. 2 so as to scan the optical image of the original document (not shown) (or the optical image is moved upward).
When the exposure scan starts, the top blue sensor B
1-1 reads the first optical image of one line of main scanning.
As described above, since the blue sensor B1-1 and the rear red sensor R1-3 have a space of the number of lines a,
The light image of the same scanning line read by the blue sensor B1-1 comes to the position of the red sensor R1-3 because the blue sensor B1
-1 is after the scanning movement by the number of lines a. Similarly,
Since the number of lines b is also present between the green sensor G1-2 and the red sensor R1-3, the light image of the same scanning line read by the green sensor G1-2 comes to the position of the red sensor R1-3. Indicates that the green sensor G1-2 has been scanned and moved by the number of lines b.

【００１８】このため、各ラインセンサ（青センサＢ１
−１、緑センサＧ１−２及び赤センサＲ１−３）から出
力される画像読み取り信号Ｂ、Ｇ、Ｒ間には、常にライ
ン数ａおよびライン数ｂに対応する位置ずれが発生して
いる。Therefore, each line sensor (blue sensor B1
-1, between the image reading signals B, G, R output from the green sensor G1-2 and the red sensor R1-3), a positional shift corresponding to the number of lines a and the number of lines b always occurs.

【００１９】ＳＲＡＭ制御部５は、上記位置ずれのある
３色の信号Ｒ、ＧおよびＢを、同一ラインに対応する位
置ずれのない分光出力となるよう、１個のＳＲＡＭ６を
用いてライン補正する装置である。尚、この図１に示す
ＳＲＡＭ制御部５は、シェーディング補正部３および濃
度変換部４の後段に接続されているが、ＳＲＡＭ制御部
５の配置はこれに限ることなく、ＣＣＤ制御部２より後
段であれば、シェーディング補正部３の前段あるいはシ
ェーディング補正部３と濃度変換部４の中間に配置して
もよく、すなわち画像処理系に出力するよりも前処理の
段階であれば、どの段階に配置してもよい。The SRAM control section 5 uses one SRAM 6 to perform line correction so that the signals R, G, and B of the three colors having the above-mentioned positional deviation become spectral outputs without the positional deviation corresponding to the same line. It is a device. Although the SRAM control unit 5 shown in FIG. 1 is connected to the subsequent stage of the shading correction unit 3 and the density conversion unit 4, the arrangement of the SRAM control unit 5 is not limited to this, and the SRAM control unit 5 is provided after the CCD control unit 2. In this case, the shading correction unit 3 may be arranged before the shading correction unit 3 or in the middle of the shading correction unit 3 and the density conversion unit 4, that is, at any stage in the pre-processing stage rather than outputting to the image processing system. You may.

【００２０】続いて、図３に、上記ＳＲＡＭ制御部５の
内部構成のブロック図を示す。図３に示すように、ＳＲ
ＡＭ制御部５は、Ｏ・Ｗ生成部１１、アドレス生成部１
２、データラッチ部１３、ラインカウンタ１４、リード
アドレスカウンタ１５、ライトアドレスカウンタ１６、
及び分周回路１７を備えている。Next, FIG. 3 shows a block diagram of an internal configuration of the SRAM control unit 5. As shown in FIG.
The AM control unit 5 includes an O / W generation unit 11 and an address generation unit 1.
2, data latch unit 13, line counter 14, read address counter 15, write address counter 16,
And a frequency divider circuit 17.

【００２１】このＳＲＡＭ制御部５には、図１にも示し
たように、ＣＣＤ制御部２から画像データイネーブル信
号ＥＮＡ及び画像データ転送クロックＡＤＣＬＫが入力
し、濃度変換部４からは階調データＲ、Ｇ及びＢが入力
する。また、図外の画像処理系から１ライン読み出し信
号ＴＲ及び画像データ転送クロックＴＲＣＬＫが入力
し、同じく図外の発振系から例えば３２ＭＨｚ（メガヘ
ルツ）の基準クロックＣＬＫが入力する。As shown in FIG. 1, the SRAM control unit 5 receives the image data enable signal ENA and the image data transfer clock ADCLK from the CCD control unit 2 and the gradation data R from the density conversion unit 4. , G and B are input. A 1-line read signal TR and an image data transfer clock TRCLK are input from an image processing system (not shown), and a reference clock CLK of, for example, 32 MHz (megahertz) is input from an oscillation system (not shown).

【００２２】そして、このＳＲＡＭ制御部５は、ＳＲＡ
Ｍ６へアドレス信号ＡＤと、データ書込許可信号バーＷ
又はデータ読出許可信号バーＯを出力して、上記濃度変
換部４から入力された階調データＲ、Ｇ及びＢを、デー
タＤＡＴとしてＳＲＡＭ６と読み書きし、その読み出し
た階調データＲ、Ｇ及びＢを画像処理系へ出力する。Then, the SRAM control unit 5 is
Address signal AD to M6 and data write enable signal bar W
Alternatively, the data read permission signal O is output to read / write the grayscale data R, G and B input from the density conversion unit 4 from / to the SRAM 6 as data DAT, and the read grayscale data R, G and B are read. To the image processing system.

【００２３】上記の分周回路１７は、基準クロックＣＬ
Ｋを分周して、ＳＲＡＭ６にデータ書き込みを行うため
の適宜な周期のクロック信号を生成して、このクロック
信号をＯ・Ｗ生成部１１及びライトアドレスカウンタ１
６へ出力する。また、ＳＲＡＭ６からデータ読み出しを
行うための適宜な周期のクロック信号を生成して、この
クロック信号を上記Ｏ・Ｗ生成部１１及びリードアドレ
スカウンタ１５へ出力する。The frequency dividing circuit 17 has a reference clock CL.
The frequency of K is divided to generate a clock signal of an appropriate cycle for writing data in the SRAM 6, and this clock signal is generated by the O / W generation unit 11 and the write address counter 1.
Output to 6. Also, it generates a clock signal of an appropriate cycle for reading data from the SRAM 6, and outputs this clock signal to the O / W generation unit 11 and the read address counter 15.

【００２４】ライトアドレスカウンタ１６は、ＣＣＤ制
御部２から入力する画像データイネーブル信号ＥＮＡに
より起動し、この信号ＥＮＡが“Ｈ”である期間に画像
データ転送クロックＡＤＣＬＫに同期し且つ分周回路１
７からの信号を利用して１ラインのドット数を計数し
て、この計数毎に計数信号をアドレス生成部１２に出力
すると共に、１ラインのドット数を計数し終る毎にカウ
ントアップして、このカウントアップ信号を、１ライン
分の階調データＢ、Ｇ及びＲの入力終了通知信号として
ラインカウンタ１４に出力する。The write address counter 16 is activated by the image data enable signal ENA input from the CCD control section 2, and is synchronized with the image data transfer clock ADCLK while the signal ENA is "H" and the frequency dividing circuit 1 is provided.
The signal from 7 is used to count the number of dots in one line, a count signal is output to the address generation unit 12 for each count, and the number of dots in one line is counted up every time the number of dots is counted up. This count-up signal is output to the line counter 14 as an input end notification signal of the grayscale data B, G, and R for one line.

【００２５】リードアドレスカウンタ１５は、画像処理
系から入力する１ライン読み出し信号ＴＲにより起動
し、分周回路１７からの信号を利用して１ラインのドッ
ト数を計数して、この計数毎に計数信号をアドレス生成
部１２に出力すると共に、１ラインのドット数を計数し
終る毎にカウントアップして、このカウントアップ信号
を、１ライン分のデータＤＡＴのＳＲＡＭからの読出終
了信号としてラインカウンタ１４に出力する。The read address counter 15 is activated by a 1-line read signal TR input from the image processing system, uses the signal from the frequency dividing circuit 17 to count the number of dots in 1 line, and counts for each count. The signal is output to the address generation unit 12 and is counted up each time the number of dots in one line is counted, and this count-up signal is used as a read end signal from the SRAM of the data DAT for one line to the line counter 14 Output to.

【００２６】ラインカウンタ１４は、リードアドレスカ
ウンタ１５及びライトアドレスカウンタ１６から夫々入
力されるカウントアップ信号を、ＣＣＤ制御部２から入
力する画像データイネーブル信号ＥＮＡ及び画像処理系
から入力する１ライン読み出し信号ＴＲに同期して、ア
ドレス生成部１２に出力する。The line counter 14 outputs the count-up signals input from the read address counter 15 and the write address counter 16, respectively, the image data enable signal ENA input from the CCD control unit 2 and the 1-line read signal input from the image processing system. The data is output to the address generator 12 in synchronization with TR.

【００２７】Ｏ・Ｗ生成部１１は、画像データイネーブ
ル信号ＥＮＡが“Ｈ”である期間、分周回路１７からの
信号を利用して、所定の周期のデータ書込許可信号バー
ＷをＳＲＡＭ６へ出力する。また、１ライン読み出し信
号ＴＲをトリガとし、分周回路１７からの信号を利用し
て、所定の周期のデータ読出許可信号バーＯをＳＲＡＭ
６へ出力すると共にこのデータ読出許可信号バーＯをア
ドレス生成部１２及びデータラッチ部１３に出力する。The O / W generation unit 11 uses the signal from the frequency dividing circuit 17 while the image data enable signal ENA is "H" to send the data write enable signal bar W having a predetermined cycle to the SRAM 6. Output. In addition, the 1-line read signal TR is used as a trigger, and the signal from the frequency divider circuit 17 is used to output the data read permission signal bar O having a predetermined cycle to the SRAM.
6 and outputs the data read permission signal O to the address generation unit 12 and the data latch unit 13.

【００２８】アドレス生成部１２は、ラインカウンタ１
４からの信号に基づいて１ライン毎の書き込み先頭アド
レスを出力し、ライトアドレスカウンタ１６のカウント
値に基づいて上記先頭アドレスからのドットデータの書
き込みアドレスを順次出力する。また、同様にラインカ
ウンタ１４からの信号に基づいて１ライン毎の読み出し
先頭アドレスを出力し、リードアドレスカウンタ１５の
カウント値に基づいて上記先頭アドレスからのドットデ
ータの読み込みアドレスを順次出力する。The address generation unit 12 uses the line counter 1
The write start address for each line is output based on the signal from No. 4, and the write address of the dot data from the above start address is sequentially output based on the count value of the write address counter 16. Similarly, a read start address for each line is output based on the signal from the line counter 14, and dot data read addresses from the start address are sequentially output based on the count value of the read address counter 15.

【００２９】データラッチ部１３は、画像データイネー
ブル信号ＥＮＡ及び画像データ転送クロックＡＤＣＬＫ
に同期して、濃度変換部４からパラレルに入力される濃
度信号Ｒ、Ｇ及びＢをラッチし、これをシリアルの濃度
信号であるデータＤＡＴに変換してＳＲＡＭ６に出力す
る。また、データラッチ部１３は、１ライン読み出し信
号ＴＲ及び画像データ転送クロックＴＲＣＬＫに同期し
て、ＳＲＡＭ６から読み出されたシリアルのデータＤＡ
Ｔをラッチし、これをパラレルの濃度信号Ｒ、Ｇ及びと
して画像処理部へ出力する。The data latch unit 13 has an image data enable signal ENA and an image data transfer clock ADCLK.
In synchronism with the above, the density signals R, G and B input in parallel from the density conversion unit 4 are latched, converted into data DAT which is a serial density signal and output to the SRAM 6. Further, the data latch unit 13 synchronizes with the 1-line read signal TR and the image data transfer clock TRCLK, and the serial data DA read from the SRAM 6 is read.
T is latched, and this is output to the image processing unit as parallel density signals R, G and.

【００３０】図４(a) に、上記のようにしてＳＲＡＭ制
御部５によってりシリアルのデータＤＡＴを読み書きさ
れるＳＲＡＭ６のデータ構成の例を示す。前述したよう
に、 ａ：青センサＢ１−１に対する赤センサＲ１−３の遅延
ライン数 ｂ：緑センサＧ１−２に対する赤センサＲ１−１の遅延
ライン数 とし、 ｄ：画像データ１ライン分のデータ量（バイト） とすれば（図２参照）、読み取りが最も遅れる赤センサ
Ｒ１−３の読取信号Ｒに、青センサＢ１−１の読取信号
Ｂを同期させるためには、赤センサＲ１−３よりもライ
ン数ａだけ読み取りが先行している青センサＢ１−１の
読取信号Ｂを、ライン数ａの分だけ記憶しておく必要が
ある。これに基づいて、青センサＢ１−１の読取信号Ｂ
用としてａｄバイト（ａライン×ｄバイト）分の記憶領
域をＳＲＡＭ６に設定する。この設定をアドレス「０」
から行うものとれば、図４に示すように、青センサＢ１
−１の読取信号Ｂの領域６−３は、アドレス「０」〜
「ａｄ−１」である。FIG. 4A shows an example of the data structure of the SRAM 6 in which the SRAM controller 5 reads and writes serial data DAT as described above. As described above, a: the number of delay lines of the red sensor R1-3 with respect to the blue sensor B1-1, b: the number of delay lines of the red sensor R1-1 with respect to the green sensor G1-2, and d: data of one line of image data. In order to synchronize the read signal B of the blue sensor B1-1 with the read signal R of the red sensor R1-3, which is the most delayed in reading, the red sensor R1-3 requires It is necessary to store the read signal B of the blue sensor B1-1, which has been read by the number of lines a, for the number of lines a. Based on this, the read signal B of the blue sensor B1-1
A storage area for ad bytes (a line × d bytes) is set in the SRAM 6 for use. This setting is the address "0"
As shown in FIG. 4, the blue sensor B1
The area 6-3 of the read signal B of -1 is from address "0" to
It is "ad-1".

【００３１】また、赤センサＲ１−３の読取信号Ｒに緑
センサＧ１−２の読取信号Ｇを同期させるめには、赤セ
ンサＲ１−３よりもライン数ｂだけ読み取りが先行して
いる緑センサＧ１−２の読取信号Ｇを、ライン数ｂの分
だけ記憶しておく必要がある。これに基づいて、緑セン
サＧ１−２の読取信号Ｇ用としてｂｄバイト（ｂライン
×ｄバイト）分の記憶領域を設定する。この設定を上記
の青センサＢ１−１の読取信号Ｂの領域６−３に続けて
行うものとすれば、図４に示すように、緑センサＧ１−
２の読取信号Ｇの領域６−２は、アドレス「ａｄ」〜
「ａｄ＋ｂｄ−１」である。Further, in order to synchronize the read signal G of the green sensor G1-2 with the read signal R of the red sensor R1-3, the green sensor which is read by the number of lines b ahead of the red sensor R1-3 is read. It is necessary to store the read signals G of G1-2 for the number of lines b. Based on this, a storage area for bd bytes (b lines × d bytes) is set for the read signal G of the green sensor G1-2. If this setting is performed following the area 6-3 of the read signal B of the blue sensor B1-1, as shown in FIG. 4, the green sensor G1-
The area 6-2 of the read signal G of No. 2 has the address "ad".
It is "ad + bd-1".

【００３２】そして、これに続いて赤センサＲ１−３の
読取信号Ｒを１ライン記憶するようにすれば、以後、１
ラインの読み取り毎に同一ラインに同期した３色の分光
読み取り信号、即ち上述した濃度信号Ｒ、Ｇ、ＢをＳＲ
ＡＭ６から取り出すことができる。これに基づいて、上
記赤センサＲ１−３の読取信号Ｒ用として１ライン分従
ってｄバイト分の記憶領域を設定する。この設定を上記
の緑センサＧ１−２の読取信号Ｇの領域６−２に続けて
行うものとすれば、図４に示すように、赤センサＲ１−
３の読取信号Ｒの領域６−１は、アドレス「ａｄ＋ｂ
ｄ」〜「ａｄ＋ｂｄ＋ｄ−１」である。Then, if the read signal R of the red sensor R1-3 is stored in one line after this, 1
Each time the line is read, the spectral read signals of the three colors synchronized with the same line, that is, the density signals R, G, and B described above are SR.
It can be retrieved from AM6. Based on this, a storage area for one line and therefore for d bytes is set for the read signal R of the red sensor R1-3. If this setting is performed following the area 6-2 of the read signal G of the green sensor G1-2, as shown in FIG. 4, the red sensor R1-
The area 6-1 of the read signal R of No. 3 has the address “ad + b
"d" to "ad + bd + d-1".

【００３３】尚、上記のＳＲＡＭ６の領域設定の例で
は、赤センサＲ１−３の読取信号Ｒ用として１ライン分
の記憶領域を設定しているが、赤センサＲ１−３の読取
信号Ｒ用の記録領域はこれに限ることなく、例えば上記
のライン数ａ及びｂが最大でも１６ライン及び８ライン
というように比較的少なく、一方、ＳＲＡＭ６の容量が
最小でも１Ｍ（メガ）バイトという容量であって、そし
て、１ラインのデータ量ｄが３，４００バイト（３，４
００画素）であるとすれば、ＳＲＡＭ６には少なくとも
３８ライン分のデータ（読取信号）を記憶することがで
きる。In the example of the area setting of the SRAM 6, the storage area for one line is set for the read signal R of the red sensor R1-3, but the read signal R for the red sensor R1-3 is set. The recording area is not limited to this, and the number of lines a and b is relatively small, for example, 16 lines and 8 lines at the maximum, and the SRAM 6 has a minimum capacity of 1 M (mega) bytes. , And the data amount d of one line is 3,400 bytes (3,4
00 pixels), the SRAM 6 can store at least 38 lines of data (read signal).

【００３４】例えば、上記のライン数ａ、ｂ共に８ライ
ンであるとすれば、上述した３色の分光の読み取りライ
ンが同期するためには、各領域６−３、６−２及び６−
１として、最低１６ライン分、８ライン分、及び１ライ
ン分の領域が必要である。これは合計で２５ライン分で
あり、上記のＳＲＡＭ６の容量を１Ｍ（メガ）バイトと
すればこれは３８ライン分の容量であるから、上記合計
２８ラインに対しては１３ライン分の余裕がある。した
がって、この余裕分から各領域に４ラインずつ配分する
ことができる。したがって、上記の各領域６−３、６−
２及び６−１の１６ライン、８ライン、及び１ライン
に、夫々４ラインを配分して、夫々２０ライン、１２ラ
イン及び５ラインを設定することができる。このように
すれば、赤センサＲ１−３の読取信号Ｒ用に複数ライン
分（上記の例では５ライン分）の領域がとれるから、画
像処理系の処理が遅れても、ＳＲＡＭ６には、同期した
読取信号Ｒ、Ｇ、Ｂを５ライン分、溜めて記憶しておく
ことができ、したがって全体の処理が一層容易になるこ
とになる。For example, if both the numbers of lines a and b are 8 lines, in order to synchronize the reading lines of the above-described three-color spectrum, the respective regions 6-3, 6-2 and 6- are required.
Areas for at least 16 lines, 8 lines, and 1 line are required as 1. This is a total of 25 lines, and if the capacity of the SRAM 6 is 1 M (mega) bytes, this is a capacity of 38 lines, so there is a margin of 13 lines for the total 28 lines. . Therefore, four lines can be distributed to each area from this margin. Therefore, each of the above areas 6-3, 6-
It is possible to allocate 4 lines to 16 lines, 8 lines, and 1 line of 2 and 6-1 to set 20 lines, 12 lines, and 5 lines, respectively. In this way, the area for a plurality of lines (5 lines in the above example) can be reserved for the read signal R of the red sensors R1-3, so that even if the processing of the image processing system is delayed, the SRAM 6 is synchronized with The read signals R, G, B can be accumulated and stored for 5 lines, so that the whole process becomes easier.

【００３５】上記のように、青センサＢ１−１の読取信
号Ｂ用の記憶ライン数、緑センサＧ１−２の読取信号Ｇ
用の記憶ライン数、及び赤センサＲ１−３の読取信号Ｒ
用の記憶ライン数は、各センサの配置間隔ａ及びｂ並び
にＳＲＡＭ６の容量に依存して変動するものであるか
ら、これを簡単にして、同図(b) に示すように、読取信
号Ｂ用の領域をライン数ｋ（ｋ＝ａ＋ｃ、ｃは余裕分か
ら配分される一定のライン数）、読取信号Ｇ用の領域を
ライン数ｍ（ｍ＝ｂ＋ｃ）、及び読取信号Ｒ用の領域を
ライン数ｎ（ｎ＝１＋ｃ）と夫々一般化して表すことが
できる。これらライン数ｋ、ｍ及びｎの領域のアドレス
は、同図(a) の場合と同様に１ラインをｄバイトとし
て、同図(b) に示すように夫々「０」〜「ｋｄ−１」、
「ｋｄ」〜「ｋｄ＋ｍｄ−１」及び「ｋｄ＋ｍｄ」〜
「ｋｄ＋ｍｄ＋ｎｄ−１」である。本実施例において
は、このように、ＳＲＡＭ６に各センサの読み取り信号
の領域を設定する。ここで、図２に明らかなように「ａ
＞ｂ＞１（１は赤センサＲ１−３の読み取りライン
数）」の関係から、「ｋ＞ｍ＞ｎ」である。As described above, the number of storage lines for the read signal B of the blue sensor B1-1 and the read signal G of the green sensor G1-2.
Number of memory lines for reading and read signal R of red sensor R1-3
Since the number of storage lines for use varies depending on the arrangement intervals a and b of the sensors and the capacity of the SRAM 6, this can be simplified and as shown in FIG. Area is the number of lines k (k = a + c, c is a fixed number of lines allocated from the margin), the area for the read signal G is the number of lines m (m = b + c), and the area for the read signal R is the number of lines. It can be generalized and expressed as n (n = 1 + c). The addresses of the areas having the numbers of lines k, m, and n are "0" to "kd-1" as shown in FIG. 2B, where 1 line is d bytes as in the case of FIG. ,
"Kd"-"kd + md-1" and "kd + md"-
It is "kd + md + nd-1". In this embodiment, the read signal area of each sensor is set in the SRAM 6 in this way. Here, as is clear from FIG.
>B> 1 (1 is the number of read lines of the red sensor R1-3) ”, and thus“ k>m> n ”.

【００３６】続いて、図５に、ＳＲＡＭ制御部５による
ＳＲＡＭ６と画像データを読み書きする処理のタイミン
グチャートを示す。同図(a) は、画像処理系からＳＲＡ
Ｍ制御部５に入力する１ライン読み出し信号ＴＲ、同図
(b) は、ＣＣＤ制御部２からＳＲＡＭ制御部５に入力す
る画像データイネーブル信号ＥＮＡ、同図(c) は、ＳＲ
ＡＭ制御部５のＯ・Ｗ生成部１１からＳＲＡＭ６へ出力
されるデータ読出許可信号バーＯ、及び同図(d) は、同
じくＳＲＡＭ制御部５のＯ・Ｗ生成部１１からＳＲＡＭ
６へ出力されるデータ書込許可信号バーＷである。Next, FIG. 5 shows a timing chart of the process of reading and writing the SRAM 6 and image data by the SRAM control unit 5. The same figure (a) shows SRA from the image processing system.
1 line read signal TR input to the M control unit 5, the same figure
(b) is an image data enable signal ENA input from the CCD control unit 2 to the SRAM control unit 5, and FIG.
The data read permission signal bar O output from the O / W generation unit 11 of the AM control unit 5 to the SRAM 6 and the same figure (d) are the same from the O / W generation unit 11 of the SRAM control unit 5 to the SRAM.
6 is a data write permission signal bar W that is output to 6.

【００３７】同図の左上に示す期間Ａは、上記の１ライ
ン読み出し信号ＴＲの１周期の期間を示し、同じく期間
Ｂは、上記の１ライン読み出し信号ＴＲの１周期内にお
いて行われるＳＲＡＭ６からの１ライン分の画像データ
読み出しとその画像データの画像処理系への出力のタイ
ミングを示している。また、同じく期間Ｃは、上記の１
ライン読み出し信号ＴＲの１周期内において行われるＣ
ＣＤスキャナ１に読み込まれた１ライン分の画像データ
のＳＲＡＭ６への書き込みのタイミングを示している。A period A shown in the upper left of the figure shows a period of one cycle of the one-line read signal TR, and a period B similarly from the SRAM 6 performed within one period of the one-line read signal TR. The timing of reading image data for one line and outputting the image data to the image processing system is shown. Similarly, the period C is 1 above.
C performed within one cycle of the line read signal TR
The timing of writing the image data of one line read by the CD scanner 1 into the SRAM 6 is shown.

【００３８】同図(e),(f),(g) は、夫々ＣＣＤスキャナ
１から輝度信号Ｒ、Ｇ、Ｂとして出力され、ＣＣＤ制御
部２、シェーディング補正部３、及び濃度変換部４を介
してＳＲＡＭ制御部５に入力するパラレルの濃度信号
Ｒ、Ｇ、Ｂである。また、同図(h) は、ＳＲＡＭ制御部
５のアドレス生成部１２からＳＲＡＭ６に出力されるア
ドレス信号ＡＤ、及び同図(i) は、ＳＲＡＭ制御部５の
データラッチ部１３からＳＲＡＭ６に出力されるシリア
ルの濃度信号ＤＡＴ（Ｒ、Ｇ、Ｂ）である。そして、同
図(j),(k),(l) は、夫々ＳＲＡＭ制御部５のデータラッ
チ部１３から画像処理系へ出力されるパラレルの濃度信
号Ｒ、Ｇ、Ｂである。FIGS. 3 (e), 3 (f) and 3 (g) are output as luminance signals R, G and B from the CCD scanner 1, respectively, and the CCD control unit 2, the shading correction unit 3 and the density conversion unit 4 are output. These are parallel density signals R, G and B which are input to the SRAM control unit 5 via the same. Further, FIG. 6H shows the address signal AD output from the address generation unit 12 of the SRAM control unit 5 to the SRAM 6, and FIG. 7I shows the address signal AD output from the data latch unit 13 of the SRAM control unit 5 to the SRAM 6. Serial density signal DAT (R, G, B). Further, (j), (k), and (l) in the figure are parallel density signals R, G, and B output from the data latch unit 13 of the SRAM control unit 5 to the image processing system, respectively.

【００３９】同図(a) 〜(l) のタイミングチャートに示
す動作は、全て１ライン読み出し信号ＴＲをトリガとし
て行われる。先ず、この１ライン読み出し信号ＴＲの入
力により、同図(c) に示すデータ読出許可信号バーＯが
出力される（立ち下がる、イネーブルが真）。これによ
り、詳しくは後述するＳＲＡＭ６からのシリアルデータ
ＤＡＴの読み出し処理（同図(h) の、及び同図(i) の
参照）と、この読み出したデータＤＡＴをパラレル変
換した濃度信号Ｒ、Ｇ、Ｂの画像処理系への転送処理
（同図(j),(k),(l) の、、参照）とが実行され
る。この実行はリードアドレスカウンタ１５による８Ｍ
Ｈｚ（メガヘルツ）周期の前述した計数値に同期して高
速に行われる。All the operations shown in the timing charts of FIGS. 9A to 9L are performed by using the 1-line read signal TR as a trigger. First, when the 1-line read signal TR is input, the data read permission signal bar O shown in FIG. 7C is output (falling, enable is true). As a result, the serial data DAT read processing from the SRAM 6 (to be described in detail later) (see (h) in the figure and (i) in the figure) and the density signals R and G obtained by parallel-converting the read data DAT, The transfer processing of B to the image processing system (refer to (j), (k), (l) in the figure) is executed. This execution is 8M by the read address counter 15
It is performed at high speed in synchronization with the above-described count value of the Hz (megahertz) cycle.

【００４０】続いて、上記のデータ読出許可信号バーＯ
の出力が停止（立ち上がり、イネーブルが偽）してから
所定期間後に、同図(b) に示すように、画像データイネ
ーブル信号ＥＮＡが出力される（立ち上がる、イネーブ
ルが真）。これにより、データ書込許可信号バーＷが出
力される（同図(d) の立ち下がり期間参照）。尚、同図
(d) には、この期間を単に立ち下がった状態（イネーブ
ルが真）で示しているが、実際は、詳しくは後述するよ
うに、立ち下がりと立ち上がりを高い周期で繰り返して
いる。Then, the above-mentioned data read permission signal bar O
After a predetermined period from the stop of the output (rising, enable is false), the image data enable signal ENA is output (rising, enable is true) as shown in FIG. As a result, the data write enable signal bar W is output (see the falling period in FIG. 7D). The figure
In (d), this period is shown in a state where it simply falls (enable is true), but in reality, as will be described later in detail, the fall and rise are repeated at a high cycle.

【００４１】更に、上記の画像データイネーブル信号Ｅ
ＮＡに同期して出力される画像データ転送クロックＡＤ
ＣＬＫに同期して、ＣＣＤ制御部２、シェーディング補
正部３及び濃度変換部４を介してＣＣＤスキャナ１から
パラレルの濃度信号Ｒの１ラインデータ、濃度信号Ｇの
１ラインデータ、及び濃度信号Ｂの１ラインデータを入
力する（同図(e),(f),(g) 参照）。そして、これらをシ
リアルの濃度信号ＤＡＴ（Ｒ、Ｇ、Ｂライトデータ）に
変換して出力すると共に（同図(i) 参照）、書き込みア
ドレス信号ＡＤを出力する（同図(h) 参照）。これによ
り、ＣＣＤスキャナ１によって読み出された１ライン分
の画像データ（上記の濃度信号ＤＡＴ）がＳＲＡＭ６に
書き込まれる。Further, the above-mentioned image data enable signal E
Image data transfer clock AD output in synchronization with NA
In synchronization with CLK, 1 line data of the density signal R, 1 line data of the density signal G, and 1 density data of the density signal B in parallel from the CCD scanner 1 via the CCD control unit 2, the shading correction unit 3, and the density conversion unit 4. Input one line data (see (e), (f), (g) in the figure). Then, these are converted into serial density signals DAT (R, G, B write data) and output (see FIG. 7I), and a write address signal AD is output (see FIG. 3H). As a result, one line of image data (the above-mentioned density signal DAT) read by the CCD scanner 1 is written in the SRAM 6.

【００４２】このように、ＳＲＡＭ６から読み出した画
像データの画像処理系への出力と、ＣＣＤスキャナ１の
読み込んだ画像データのＳＲＡＭ６への書き込みとを、
即ち１ライン分のデータの読み込み／書き込みの処理
を、１ライン読み出し信号ＴＲの１周期間のタイミング
で行うようにしている。Thus, the output of the image data read from the SRAM 6 to the image processing system and the writing of the image data read by the CCD scanner 1 to the SRAM 6 are performed.
That is, the process of reading / writing the data for one line is performed at the timing of one cycle of the one-line read signal TR.

【００４３】尚、動作開始後の数十ライン分の出力（同
図(j),(k),(l) の、、参照）は、同期すべき赤セ
ンサ１−３からの読み取り画像データが未だ無いため、
画像処理系で無視される。The output of several tens of lines (see (j), (k), and (l) in the figure) after the operation is started is the image data read from the red sensor 1-3 to be synchronized. I don't have it yet,
Ignored by the image processing system.

【００４４】続いて、以下に、上述した図５(h),(i) の
及びに示したＳＲＡＭ６からの画像データ読み出し
と、同図(j),(k),(l) の、及びに示した画像処理
系への画像データ出力の処理を、更に詳しく説明する。Subsequently, the image data read from the SRAM 6 shown in and of FIGS. 5 (h), 5 (i), and (j), (k), (l) of FIG. The process of outputting image data to the image processing system shown will be described in more detail.

【００４５】図６は、ＳＲＡＭ制御部５におけるＳＲＡ
Ｍ６からの画像データ読み出しと画像処理系への画像デ
ータ出力の処理を示すタイミングチャートである。図の
下方に示す期間Ｂは、図５において示した期間Ｂであ
る。図６に示すタイミングチャートにおいては、この期
間Ｂのみを、中間の経過を一部省略して繰り返し示して
いる。FIG. 6 shows the SRA in the SRAM controller 5.
7 is a timing chart showing a process of reading image data from M6 and outputting image data to an image processing system. The period B shown in the lower part of the figure is the period B shown in FIG. In the timing chart shown in FIG. 6, only the period B is repeated and the intermediate process is partially omitted.

【００４６】先ず、同図(a) に示すように、発振系から
例えば３２ＭＨｚ（メガヘルツ）の基準クロックＣＬＫ
が入力する。そして、同図(b) に示すように、上記の基
準クロックＣＬＫの４周期に同期して画像処理系から画
像データ転送クロックＴＲＣＬＫが入力する。この画像
データ転送クロックＴＲＣＬＫの１周期（基準クロック
ＣＬＫの４周期）毎に、後述するように前のタイミング
でラッチされたデータＤＡＴが画像処理系に出力される
と共にＳＲＡＭ６から読み出された次のデータＤＡＴが
ラッチされる。First, as shown in FIG. 3A, a reference clock CLK of, for example, 32 MHz (megahertz) is supplied from the oscillation system.
To enter. Then, as shown in FIG. 6B, the image data transfer clock TRCLK is input from the image processing system in synchronization with the four cycles of the reference clock CLK. For each cycle of the image data transfer clock TRCLK (4 cycles of the reference clock CLK), the data DAT latched at the previous timing is output to the image processing system and the next data read from the SRAM 6 as described later. The data DAT is latched.

【００４７】同図(c) に示すように、画像処理系から１
ライン読み出し信号ＴＲが上記の画像データ転送クロッ
クＴＲＣＬＫの１周期の期間に同期してイネーブルとな
り、図５(a) に示したように、以後行われる１ライン毎
の処理を誘起する。From the image processing system, as shown in FIG.
The line read signal TR is enabled in synchronization with the period of one cycle of the above-mentioned image data transfer clock TRCLK, and as shown in FIG. 5 (a), the subsequent processing for each line is induced.

【００４８】図６(d) は、ＣＣＤ制御部２から入力する
画像データイネーブル信号ＥＮＡであり、図５(b) に示
したように、この図６のタイミングチャートに示す読み
出し及び出力の処理期間である期間Ｂでは、非イネーブ
ルである。FIG. 6D shows the image data enable signal ENA input from the CCD control unit 2, and as shown in FIG. 5B, the read and output processing periods shown in the timing chart of FIG. Is not enabled in period B which is.

【００４９】図６(e) は、図５(c) に示したデータ読出
許可信号バーＯであり、上記の１ライン読み出し信号Ｔ
Ｒの立ち下がり（非イネーブル）に同期して立ち下がり
（イネーブルになり）、上述した期間Ｂの間、“Ｌ”
（イネーブル）のまま継続して出力される。FIG. 6 (e) shows the data read permission signal bar O shown in FIG. 5 (c), which corresponds to the 1-line read signal T mentioned above.
It falls (enables) in synchronization with the fall (non-enable) of R, and is “L” during the period B described above.
It is continuously output as it is (enabled).

【００５０】図６(f) は、図５(d) に示したデータ書込
許可信号バーＷであり、このデータ書込許可信号バーＷ
も、この図６のタイミングチャートに示す読み出し及び
出力の処理期間である期間Ｂでは“Ｈ”（非イネーブ
ル）である。FIG. 6 (f) shows the data write permission signal bar W shown in FIG. 5 (d).
Also, it is "H" (non-enable) in the period B which is the read and output processing period shown in the timing chart of FIG.

【００５１】この図６のタイミングチャートに示す処理
では、上記のデータ読出許可信号バーＯの立ち下がりに
同期して、図(g) に示すように、先ず、アドレス生成部
１２からアドレス信号ＡＤがＳＲＡＭ６に順次出力され
る。このアドレス信号ＡＤの出力では、濃度信号Ｂの領
域６−３（図４(b) 参照）の最初のアドレス「０」及び
濃度信号Ｇの領域６−２の最初のアドレス「ｋｄ」が、
図６(b) に示す画像データ転送クロックＴＲＣＬＫの１
周期の立ち上がり期間に出力され、濃度信号Ｒの領域６
−１の最初のアドレス「ｋｄ＋ｍｄ」が、上記画像デー
タ転送クロックＴＲＣＬＫの１周期の立ち下がり期間に
出力される。そして、濃度信号Ｂ及びＧの次のアドレス
「１」及び「ｋｄ＋１」が次の画像データ転送クロック
ＴＲＣＬＫの１周期の立ち上がり期間に出力され、濃度
信号Ｒの次のアドレス「ｋｄ＋ｍｄ＋１」が、上記次の
画像データ転送クロックＴＲＣＬＫの１周期の立ち下が
り期間に出力される。即ち、画像データ転送クロックＴ
ＲＣＬＫの１周期内毎に濃度信号Ｂ、Ｇ、Ｒのアドレス
が順次出力される。そして、これが１ライン分の最後の
濃度信号Ｂ、Ｇ、及びＲのアドレス「ｄ−１」、「ｋｄ
＋ｄ−１」、及び「ｋｄ＋ｍｄ＋ｄ−１」まで順次繰り
返される。In the process shown in the timing chart of FIG. 6, in synchronization with the fall of the data read enable signal O, the address signal AD is first output from the address generator 12 as shown in FIG. It is sequentially output to the SRAM 6. In the output of the address signal AD, the first address “0” of the area 6-3 of the density signal B (see FIG. 4B) and the first address “kd” of the area 6-2 of the density signal G are
1 of the image data transfer clock TRCLK shown in FIG. 6 (b)
The area 6 of the density signal R is output during the rising period of the cycle.
The first address "kd + md" of -1 is output during the falling period of one cycle of the image data transfer clock TRCLK. Then, the addresses "1" and "kd + 1" next to the density signals B and G are output in the rising period of one cycle of the next image data transfer clock TRCLK, and the address "kd + md + 1" next to the density signal R is Is output in the falling period of one cycle of the image data transfer clock TRCLK. That is, the image data transfer clock T
The addresses of the density signals B, G, and R are sequentially output every one cycle of RCLK. This is the address "d-1", "kd" of the last density signal B, G, and R for one line.
+ D-1 "and" kd + md + d-1 "are sequentially repeated.

【００５２】上記のアドレス信号ＡＤの出力に続いて、
同図(h) に示すように、半基準クロック遅れて、ＳＲＡ
Ｍ６の上記のアドレス「０」、「ｋｄ」及び「ｋｄ＋ｍ
ｄ」から、濃度信号ＢのデータＤＡＴ（Ａ）、濃度信号
ＧのデータＤＡＴ（Ｂ）及び濃度信号ＲのデータＤＡＴ
（Ｃ）が夫々読み出される。Following the output of the address signal AD,
As shown in (h) of the figure, the SRA is delayed by a half reference clock.
Addresses M0 above "0", "kd" and "kd + m"
d ”, the data DAT (A) of the density signal B, the data DAT (B) of the density signal G, and the data DAT of the density signal R.
(C) is read respectively.

【００５３】これら読み出されたデーＴＤＡＴ（Ａ）及
びデータＤＡＴ（Ｂ）は、同図(i),(j) に示すように、
半基準クロック遅れて夫々データラッチ部１３にラッチ
される。そして、濃度信号ＲのデータＤＡＴ（Ｃ）は、
同図(m) に示すように、ラッチされると同時に出力さ
れ、このとき、上記ラッチされたデータＤＡＴ（Ａ）及
びデータＤＡＴ（Ｂ）も、同図(k),(l) に示すように、
同時に出力される。The read data TDAT (A) and data DAT (B) are as shown in (i) and (j) of FIG.
The data is latched in the data latch unit 13 with a delay of a half reference clock. Then, the data DAT (C) of the density signal R is
As shown in (m) of the same figure, it is output at the same time as being latched. At this time, the latched data DAT (A) and data DAT (B) are also as shown in (k) and (l) of the same figure. To
It is output at the same time.

【００５４】このように、画像データ転送クロックＴＲ
ＣＬＫの１周期内で、濃度信号Ｂ、Ｇ、Ｒのアドレスが
順次出力され、ＳＲＡＭ６から読み出されて、データラ
ッチ部１３にラッチされる。そして、同じく画像データ
転送クロックＴＲＣＬＫの次の１周期内で、上記ラッチ
された各データＤＡＴがパラレルに（同時に）出力され
る。In this way, the image data transfer clock TR
Within one cycle of CLK, the addresses of the density signals B, G, and R are sequentially output, read from the SRAM 6, and latched in the data latch unit 13. Then, similarly, within the next one cycle of the image data transfer clock TRCLK, the latched data DAT are output in parallel (simultaneously).

【００５５】この出力の期間内（画像データ転送クロッ
クＴＲＣＬＫの次の１周期内）で、上述したように、次
の濃度信号Ｂ、Ｇ、Ｒのアドレス「１」、「ｋｄ＋１」
及び「ｋｄ＋ｍｄ＋１」が順次出力され、ＳＲＡＭ６か
ら次のデータＤＡＴ（Ｄ）、（Ｅ）、及び（Ｆ）が読み
出されて、データラッチ部１３にラッチされる。そし
て、更に次の１周期の期間内でラッチされたデータがパ
ラレルに出力されるということを繰り返して、１ライン
分の濃度信号Ｂ、Ｇ、及びＲのデータＤＡＴが読み出さ
れて画像処理系に出力される。Within this output period (within one cycle next to the image data transfer clock TRCLK), as described above, the addresses "1" and "kd + 1" of the next density signals B, G and R are obtained.
And “kd + md + 1” are sequentially output, the next data DAT (D), (E), and (F) are read from the SRAM 6 and latched in the data latch unit 13. Then, the latched data is output in parallel within the next one cycle, and the data DAT of the density signals B, G, and R for one line is read out, and the image processing system is read. Is output to.

【００５６】このように、１ライン毎の読み出しが繰り
返されて、ＳＲＡＭ６から濃度信号Ｂについてｋライン
分、濃度信号Ｇについてｍライン分、そして濃度信号Ｒ
についてｎライン分の画像データが読み出されて画像処
理系へ出力される。In this way, the reading for each line is repeated, and the SRAM 6 outputs k lines for the density signal B, m lines for the density signal G, and the density signal R.
The image data for n lines is read and output to the image processing system.

【００５７】続いて、図７に、ＳＲＡＭ制御部５におけ
るＣＣＤスキャナ１からの画像データ入力とＳＲＡＭ６
への画像データ書き込みの処理のタイミングチャートを
示す。図の下方に示す期間Ｃは、図５において示した期
間Ｃである。図７に示すタイミングチャートにおいて
は、この期間Ｃのみを、中間の経過を一部省略して繰り
返し示している。Subsequently, in FIG. 7, image data input from the CCD scanner 1 and SRAM 6 in the SRAM control unit 5 are performed.
7 is a timing chart of the process of writing image data to the memory. The period C shown in the lower part of the figure is the period C shown in FIG. In the timing chart shown in FIG. 7, only the period C is repeatedly shown by omitting a part of the intermediate process.

【００５８】先ず、同図(a) に示すように、基準クロッ
クＣＬＫを分周した分周クロックＣＬＫ´が入力する。
そして、同図(b) に示すように、上記分周クロックＣＬ
Ｋ´の４周期に同期してＣＣＤ制御部２から画像データ
転送クロックＡＤＣＬＫが入力する。この画像データ転
送クロックＡＤＣＬＫの１周期（分周クロックＣＬＫ´
の４周期）毎に、後述するようにＣＣＤスキャナ１で読
み取られた画像データが濃度変換部４からパラレルの濃
度信号Ｂ、Ｇ、Ｒとして入力してデータラッチ部１３に
ラッチされると共に、この画像データがシリアルのデー
タＤＡＴとしてＳＲＡＭ６に書き込まれる。First, as shown in FIG. 7A, a divided clock CLK 'obtained by dividing the reference clock CLK is input.
Then, as shown in FIG.
The image data transfer clock ADCLK is input from the CCD control unit 2 in synchronization with the four cycles of K ′. One cycle of this image data transfer clock ADCLK (divided clock CLK '
Image data read by the CCD scanner 1 is input as parallel density signals B, G, and R from the density conversion unit 4 and latched in the data latch unit 13 every four cycles of the above. The image data is written in the SRAM 6 as serial data DAT.

【００５９】同図(c) に示すように、ＣＣＤ制御部２か
ら入力する画像データイネーブル信号ＥＮＡが、図５及
び図６に示したデータ読出許可信号バーＯが非イネーブ
ルになってから所定の期間経過後に、画像データ転送ク
ロックＡＤＣＬＫの立ち上がりエッジに同期して立ち上
がる（イネーブル）。この立ち上がりの分周クロックＣ
ＬＫ´の１周期後から、同立ち下がりの分周クロックＣ
ＬＫ´に１周期後までが上述した期間Ｃであり、この期
間内に１ライン分の画像データがＳＲＡＭ６に書き込ま
れる。As shown in FIG. 6C, the image data enable signal ENA input from the CCD control unit 2 has a predetermined value after the data read enable signal bar O shown in FIGS. 5 and 6 is not enabled. After the lapse of the period, it rises (enable) in synchronization with the rising edge of the image data transfer clock ADCLK. This rising divided clock C
The divided clock C of the same falling edge after one cycle of LK '
The period C described above is one cycle after LK ′, and the image data for one line is written in the SRAM 6 within this period.

【００６０】図７(d) は、図５(c) 及び図６(e) に示し
たデータ読出許可信号バーＯである。このデータ読出許
可信号バーＯは、図５(c) に示したように、図７のタイ
ミングチャートに示す走査及び書き込みの処理期間であ
る期間Ｃでは、“Ｈ”であり非イネーブルである。FIG. 7D is the data read enable signal bar O shown in FIGS. 5C and 6E. As shown in FIG. 5C, the data read enable signal bar O is "H" and is not enabled in the period C which is the processing period of scanning and writing shown in the timing chart of FIG.

【００６１】図７(e) は、図５(d) に示したデータ書込
許可信号バーＷである。このデータ書込許可信号バーＷ
は、上記のデータ読出許可信号バーＯが立ち上がって
（非イネーブルになって）から所定期間後に、画像デー
タ転送クロックＡＤＣＬＫの“Ｈ”である期間の中間に
同期して、立ち下がり（イネーブル）パルスの発信を開
始する（図７(b),(e) 参照）。この立ち下がりのパルス
は、図７(a) の分周クロックＣＬＫ´と同一周期で反転
する信号である。このパルスは３回繰り返えした後１パ
ルス分を休み、再び３回繰り返すということを、期間Ｃ
の間繰り返す。FIG. 7E shows the data write enable signal bar W shown in FIG. 5D. This data write enable signal bar W
Is a falling (enable) pulse in synchronization with the middle of the period of "H" of the image data transfer clock ADCLK after a predetermined period from the rising (non-enabling) of the data read permission signal O. The call is started (see Fig. 7 (b) and (e)). This falling pulse is a signal which is inverted at the same cycle as the divided clock CLK 'of FIG. 7 (a). This pulse repeats three times, then rests for one pulse and repeats three times again.
Repeat for

【００６２】これに対して、画像データの濃度信号Ｂ、
Ｇ、Ｒは、図７(b) 及び同図(f),(g),(h) に示すよう
に、１画素分（各色毎に１バイト）の画像データが、上
記画像データ転送クロックＡＤＣＬＫに同期して、その
画像データ転送クロックＡＤＣＬＫの１周期毎にパラレ
ルに入力する。On the other hand, the density signal B of the image data,
As for G and R, as shown in FIGS. 7 (b) and (f), (g), (h), the image data of one pixel (1 byte for each color) is the image data transfer clock ADCLK. In parallel with each other, the image data transfer clock ADCLK is input in parallel every one cycle.

【００６３】この各色毎に１バイトの画像データは、上
記期間Ｃ内に、濃度信号ＢについてはデータＡ、データ
Ｂ、・・・、データＣ、・・・と１ライン分が入力し
（同図(f) 参照）、濃度信号ＧについてはデータＱ、デ
ータＲ、・・・、データＳ、・・・と１ライン分が入力
し（同図(g) 参照）、そして、濃度信号Ｒについてはデ
ータＸ、データＹ、・・・、データＺ、・・・と１ライ
ン分が入力する（同図(h) 参照）。One byte of image data for each color is input for one line such as data A, data B, ..., Data C, ... For the density signal B within the period C (the same). For the density signal G, data Q, data R, ..., Data S, ... for one line are input (see FIG. 6F), and for the density signal R, Inputs data X, data Y, ..., Data Z, ... for one line (see (h) in the figure).

【００６４】これらの入力は、データラッチ部１３にラ
ッチされる。これに対応して、他方では、同図(e) に示
す上述の断続的に３回連続するデータ書込許可信号バー
Ｗの立ち下がりパルスに同期して、アドレス生成部１２
から書き込みアドレスが出力される。この書き込みアド
レスは、同図(i) に示すように、上記の最初のパルスに
同期して、濃度信号Ｂの領域６−３（図４(b) 参照、以
下同様）の最初のアドレス「０」が出力される。次のパ
ルスでは、これに同期して、濃度信号Ｇの領域６−２の
最初のアドレス「ｋｄ」が出力される。そして、３番目
のパルスに同期して濃度信号Ｒの領域６−１の最初のア
ドレス「ｋｄ＋ｍｄ」が出力される。These inputs are latched by the data latch unit 13. Correspondingly to this, on the other hand, in synchronization with the falling pulse of the data write enable signal bar W, which is shown in (e) of FIG.
The write address is output from. This writing address is, as shown in (i) of the figure, in synchronization with the first pulse described above, the first address "0" of the area 6-3 of the density signal B (see FIG. 4 (b), the same applies hereinafter). Is output. In the next pulse, in synchronization with this, the first address "kd" of the area 6-2 of the density signal G is output. Then, the first address "kd + md" of the region 6-1 of the density signal R is output in synchronization with the third pulse.

【００６５】そして、次に３回連続する立ち下がりパル
スに同期して、濃度信号Ｂ、Ｇ及びＲの次のアドレス
「１」、「ｋｄ＋１」及び「ｋｄ＋ｍｄ＋１」が夫々出
力される。これが１ラインの終りの夫々のアドレス「ｄ
−１」、「ｋｄ＋ｄ−１」及び「ｋｄ＋ｍｄ＋ｄ−１」
まで順次繰り返される。Then, the next addresses "1", "kd + 1" and "kd + md + 1" of the density signals B, G and R are output in synchronism with the falling pulse which continues three times. This is the address "d" at the end of each line.
-1 "," kd + d-1 "and" kd + md + d-1 "
Is repeated in sequence.

【００６６】上記、各アドレスの出力に呼応して、デー
タラッチ部１３から、上述の図７(f),(g),(h) でラッチ
した濃度信号Ｂ、Ｇ、及びＲが、同図(j) に示すよう
に、順次シリアルに出力され、ＳＲＡＭ６の上記アドレ
スに順次書き込まれる。In response to the output of each address, the density signals B, G, and R latched by the data latch unit 13 in FIGS. 7 (f), (g), and (h) are shown in FIG. As shown in (j), the data is sequentially output serially and sequentially written in the address of the SRAM 6.

【００６７】このように１ライン毎の書き込みが順次行
われて、濃度信号Ｂについてｋライン分、濃度信号Ｇに
ついてｍライン分、そして濃度信号Ｒについてｎライン
分の画像データがＳＲＡＭ６に書き込まれる。In this manner, the writing for each line is sequentially performed, and the image data for k lines for the density signal B, the m lines for the density signal G, and the n lines for the density signal R are written in the SRAM 6.

【００６８】尚、原稿読み取りの初期においては、赤セ
ンサＲ１−３が最初の有効な画像データ（青センサ１−
１が最初に走査した１ラインと同一ラインの画像デー
タ）を出力するまでは、赤センサＲ１−３の出力は無視
される。或は、不定データが領域６−１に上書きされ
る。そして、赤センサＲ１−３の有効な画像データが出
力された後に、上述した１ライン毎の有効データの書き
込みが、ＳＲＡＭ６の領域６−１にｎライン書き込まれ
るまで連続して行われる。In the initial stage of reading the original, the red sensor R1-3 detects the first valid image data (blue sensor 1-
The output of the red sensor R1-3 is ignored until 1 outputs the image data of the same line as the first scanned line. Alternatively, the indefinite data is overwritten on the area 6-1. Then, after the valid image data of the red sensor R1-3 is output, the writing of the valid data for each line described above is continuously performed until n lines are written in the area 6-1 of the SRAM 6.

【００６９】このように、ＳＲＡＭ６への書き込み及び
ＳＲＡＭ６からの読み出し共に、画像データ転送クロッ
クＴＲＣＬＫの１クロック（１周期）内で、データＤＡ
Ｔの濃度信号Ｂのアドレス信号ＡＤ、濃度信号Ｇのアド
レス信号ＡＤ、及び濃度信号Ｒのアドレス信号ＡＤと順
次切り換えることにより、１個のＳＲＡＭ６で、ライン
メモリを実現することができるようになる。As described above, both the writing to the SRAM 6 and the reading from the SRAM 6 are performed with the data DA within one clock (one cycle) of the image data transfer clock TRCLK.
By sequentially switching between the address signal AD of the density signal B of T, the address signal AD of the density signal G, and the address signal AD of the density signal R, one SRAM 6 can realize a line memory.

【００７０】[0070]

【発明の効果】以上説明したように、本発明によれば、
センサで読み出した分光信号Ｒ、Ｇ、及びＢのメモリへ
の書き込みと読み出しを１個のＳＲＡＭで行うようにし
たので、複数のラインメモリが不用となって部品点数が
減少し、したがって、製品価格の低減が可能になる。ま
た、部品点数が減少したので、実装面積を小さくするこ
とができ、したがって、この分野における小型化の要望
に対応することが可能になる。また、１個のＳＲＡＭを
用いてアドレスで分光信号Ｒ、Ｇ、及びＢの格納領域を
制御するので、１ラインのドット数やセンサの遅延ライ
ン数を容易に変更でき、したがって、構成の異なる如何
なるＣＣＤスキャナにも容易に対応できて便利である。As described above, according to the present invention,
Since the writing and reading of the spectral signals R, G, and B read out by the sensor to and from the memory are performed by one SRAM, a plurality of line memories become unnecessary and the number of parts is reduced. Can be reduced. Further, since the number of parts is reduced, the mounting area can be reduced, and therefore, it becomes possible to meet the demand for miniaturization in this field. In addition, since the storage area of the spectral signals R, G, and B is controlled by the address using one SRAM, the number of dots of one line and the number of delay lines of the sensor can be easily changed. It is convenient because it can easily support CCD scanners.

【図面の簡単な説明】[Brief description of drawings]

【図１】一実施例のカラー画像読取装置の画像読み取り
部の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an image reading unit of a color image reading apparatus according to an embodiment.

【図２】画像読み取り部のＣＣＤスキャナの構成を模式
的に示す図である。FIG. 2 is a diagram schematically illustrating a configuration of a CCD scanner of an image reading unit.

【図３】ＳＲＡＭ制御部の構成を示すブロック図であ
る。FIG. 3 is a block diagram showing a configuration of an SRAM control unit.

【図４】ＳＲＡＭのデータ構成を示す図である。FIG. 4 is a diagram showing a data structure of an SRAM.

【図５】ＳＲＡＭ制御部によるＳＲＡＭと画像データを
読み書きする処理のタイミングチャートである。FIG. 5 is a timing chart of a process of reading and writing SRAM and image data by the SRAM control unit.

【図６】ＳＲＡＭ制御部によるＳＲＡＭからの画像デー
タ読み出しと画像処理系への画像データ出力の処理を示
すタイミングチャートである。FIG. 6 is a timing chart showing a process of reading image data from the SRAM and outputting the image data to the image processing system by the SRAM control unit.

【図７】ＳＲＡＭ制御部におけるＣＣＤスキャナからの
画像データ入力とＳＲＡＭへの画像データ書き込みの処
理のタイミングチャートである。FIG. 7 is a timing chart of processing of inputting image data from a CCD scanner and writing image data to the SRAM in the SRAM control unit.

【符号の説明】[Explanation of symbols]

１ ＣＣＤスキャナ １−１、１−２、１−３ ラインセンサ ２ ＣＣＤ制御部 ３ シェーディング補正 ４ 濃度変換部 ５ ＳＲＡＭ制御部 ６ ＳＲＡＭ １１ Ｏ・Ｗ生成部 １２ アドレス生成部 １３ データラッチ部 １４ ラインカウンタ １５ リードアドレスカウンタ １６ ライトアドレスカウンタ １７ 分周回路 Ｒ、Ｇ、Ｂ 輝度又は濃度信号 ＴＲ １ライン読み出し信号（画像処理系から） ＥＮＡ 画像データイネーブル信号（ＣＣＤから） ＡＤＣＬＫ 画像データ転送クロック（ＣＣＤから） ＴＲＣＬＫ 画像データ転送クロック（画像処理系か
ら） ＣＬＫ 基準クロック バーＷ データ書込許可信号（ＳＲＡＭへ） バーＯ データ読出許可信号（ＳＲＡＭへ） ＡＤ アドレス信号（ＳＲＡＭへ） ＤＡＴ データ信号（ＳＲＡＭへ）1 CCD Scanner 1-1, 1-2, 1-3 Line Sensor 2 CCD Control Section 3 Shading Correction 4 Density Conversion Section 5 SRAM Control Section 6 SRAM 11 O / W Generation Section 12 Address Generation Section 13 Data Latch Section 14 Line Counter 15 read address counter 16 write address counter 17 frequency dividing circuit R, G, B luminance or density signal TR 1 line read signal (from image processing system) ENA image data enable signal (from CCD) ADCLK image data transfer clock (from CCD) TRCLK Image data transfer clock (from image processing system) CLK Reference clock Bar W Data write enable signal (to SRAM) Bar O Data read enable signal (to SRAM) AD address signal (to SRAM) DAT data signal (to SRAM)

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 光電変換素子からなる画素を１次元の列
状に配列したラインセンサが所定間隔をもって第１色
用、第２色用、第３色用の３本平行に隣接して配設され
た固体撮像素子と、 原稿を走査しながら露光した反射光を順次第１色用から
第３色用のラインセンサ上に結像させる走査露光手段
と、 ｋ、ｍ及びｎを夫々正の整数として各ラインセンサが読
み取った画像データについて第１色用ラインセンサの読
み取り出力をｋライン分、第２色用のラインセンサ読み
取り出力をｍライン分、及び第３色用ラインセンサの読
み取り出力をｎライン分それぞれ格納保持する領域を備
えたバッファメモリと、 第１色用ラインセンサからの読み取りデータを前記ｋラ
イン領域に、第２色用ラインセンサからの読み取りデー
タをｍライン領域に、第３色用ラインセンサからの読み
取りデータを前記ｎライン領域に書込む書込み制御手段
と、 同一露光位置に対する各色の読み取りラインデータを前
記ｋ、ｍ、ｎライン領域から夫々読み出す読み出し制御
手段とを有することを特徴とするカラー画像読み取り装
置。1. A line sensor in which pixels composed of photoelectric conversion elements are arranged in a one-dimensional array is arranged adjacent to each other in parallel at a predetermined interval for the first color, the second color and the third color. Solid-state imaging device, scanning exposure means for sequentially forming an image of reflected light exposed while scanning the original on the line sensors for the first color to the third color, and k, m, and n are positive integers. As for the image data read by each line sensor, the read output of the first color line sensor is k lines, the second color line sensor read output is m lines, and the third color line sensor read output is n lines. A buffer memory having an area for storing and holding lines, and read data from the first color line sensor into the k-line area, read data from the second color line sensor into the m-line area, and third color And write control means for writing read data from the read line sensor to the n line area, and read control means for reading read line data of each color for the same exposure position from the k, m, and n line areas, respectively. And color image reading device. 【請求項２】 前記バッファメモリが格納するライン数
ｋ、ｍ及びｎは、ラインセンサのデータ読み取り走査順
次が１色用→２色用→３色用のときｋ＞ｍ＞ｎであるこ
とを特徴とする請求項１記載のカラー画像読取装置。2. The number of lines k, m and n stored in the buffer memory is k>m> n when the data reading scanning sequence of the line sensor is for one color → two colors → three colors. The color image reading device according to claim 1, which is characterized in that. 【請求項３】 ＣＣＤからのＲ、Ｇ、Ｂのデータを書き
込むタイミングと、画像処理系へデータを出力するタイ
ミングをずらし、ＳＲＡＭへＲ、Ｇ、Ｂのデータをアド
レス制御することにより、データ転送クロックの１クロ
ック内でＲ、Ｇ、Ｂのアドレス及びデータを切り換えて
制御することを特徴とするカラー画像読取装置。3. Data transfer by shifting the timing of writing the R, G, B data from the CCD and the timing of outputting the data to the image processing system, and controlling the address of the R, G, B data to the SRAM. A color image reading device characterized by switching and controlling R, G, and B addresses and data within one clock.