JPH0989794A - Method and apparatus for inspecting external appearance and manufacture of semiconductor device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To make it possible to automatically conduct the discrimination of a cell during inspection without preparation operation in the external appearance inspecting apparatus of a semiconductor wafer by using both chip and cell comparisons. SOLUTION: The part of the reflected light 92 generated from the water 10 on an X-stage 31 to be illuminated by the illumination light 91 of an illumination system 11 and captured by an objective 13 is branched by a beam splitter 14 before a pattern image detecting sensor 41. A pupil imaging lens 15, a field stop 16 and a pupil light intensity distribution detecting sensor 42 are disposed on the optical path of the branch side, the image of the objective pupil 131 is detected, sent to a cell discriminator 55, which discriminates as a cell when the ratio of the peak of a regularly reflected light 920 with the signal level between the peak positions of the light 920 and the primarily diffracted light 921 is smaller than a threshold value, outputs the discriminated result to a comparison type selector 53. Any of the inspected results of the defects of a cell comparison processor 52 and a chip comparison processor 51 is selected, and output to a console 54.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、外観検査技術およ
び半導体装置の製造技術に関し、特に、半導体装置の製
造プロセスにおいて、チップ同士を比較するチップ比較
方式とセル部同士を比較するセル比較方式を併用する外
観検査技術に適用して有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a visual inspection technique and a semiconductor device manufacturing technique, and more particularly to a chip comparison method for comparing chips and a cell comparison method for comparing cell parts in a semiconductor device manufacturing process. The present invention relates to a technology effectively applied to a visual inspection technology used together.

【０００２】[0002]

【従来の技術】たとえば、半導体製造工程におけるウェ
ハプロセスで発生する異物、ショート、断線等の欠陥は
従来より画像処理を応用した外観検査装置により自動的
に検査されている。このような外観検査技術としては、
たとえば、ウェハ上に格子状に配列されるように反復形
成された複数の素子形成領域（チップ）のうちの隣接す
る二つの素子形成領域の対応する画像の差分を求めて異
物の有無を判定する方法が知られている。二つの素子形
成領域の差分画像から欠陥を検出するこの方法はチップ
比較と呼ばれ、後述するセル比較と異なり、回路パター
ンに依存しないで欠陥を検出することができるが、反
面、比較する画像が１チップ分離れているので、露光装
置のアライメント誤差によるチップ間の形状差異、ある
いは中間膜厚の差異による微妙な濃淡差等、欠陥とはな
らないチップ間の差異を欠陥として検出してしまう（以
下これを虚報と呼ぶ）。このため、濃淡しきい値をこれ
らの差異を検出しない値まで上げなければならず、結果
として形状または濃淡差異と同等の微細な欠陥を検出す
ることはできない。2. Description of the Related Art For example, defects such as foreign matter, short-circuit, disconnection, etc. generated in a wafer process in a semiconductor manufacturing process have been conventionally inspected automatically by an appearance inspection apparatus to which image processing is applied. As such visual inspection technology,
For example, the presence or absence of foreign matter is determined by obtaining the difference between the corresponding images of two adjacent element formation regions (chips) that are repeatedly formed so as to be arranged in a grid on the wafer. The method is known. This method of detecting defects from the difference image of the two element formation regions is called chip comparison, and unlike cell comparison described later, it is possible to detect defects without depending on the circuit pattern. Since one chip is separated, a difference between chips that is not a defect such as a shape difference between chips due to an alignment error of an exposure apparatus or a subtle light and shade difference due to a difference in intermediate film thickness is detected as a defect (hereinafter, referred to as a defect). This is called false information). For this reason, it is necessary to raise the density threshold to a value at which these differences are not detected, and as a result, it is not possible to detect minute defects equivalent to the shape or the density difference.

【０００３】一方、個々の素子形成領域毎に当該素子形
成領域内に規則的に形成された複数の繰り返しパターン
を相互に比較して欠陥の有無を判定するものがセル比較
である。すなわち、ＤＲＡＭ等の半導体ＩＣチップは、
通常、繰り返しパターンからなるセル部とそれ以外の周
辺回路部からなる。ここでは、セル部の間にあるセンス
アンプの領域もセルピッチとは異なる繰り返しピッチで
あるので周辺回路と呼ぶことにする。セル比較では同一
チップ内のセル部の画像を比較し、差分画像を求めるこ
とにより欠陥検出を行う。セル部のパターンは、通常、
同一パターンの繰り返しによって構成されているので、
セルパターン画像とセルピッチまたはセルピッチの整数
倍離れた他のセルパターン画像の差分を取ることによっ
て差画像を得、前述のチップ比較と同様に適当なしきい
値により欠陥の有無を判定する。On the other hand, the cell comparison is to judge the presence / absence of a defect by comparing a plurality of repetitive patterns regularly formed in each element formation region with each other for each element formation region. That is, a semiconductor IC chip such as DRAM is
Usually, it is composed of a cell portion having a repeating pattern and other peripheral circuit portions. Here, the region of the sense amplifier between the cell portions also has a repeating pitch different from the cell pitch, and is therefore called a peripheral circuit. In the cell comparison, the images of the cell parts in the same chip are compared and the difference image is obtained to detect the defect. The pattern of the cell part is usually
As it is composed by repeating the same pattern,
A difference image is obtained by taking a difference between the cell pattern image and the cell pitch or another cell pattern image separated by an integer multiple of the cell pitch, and the presence or absence of a defect is determined by an appropriate threshold value as in the chip comparison described above.

【０００４】このセル比較では比較する画像間の距離が
小さいのでパターン形状の類似性が高く、チップ比較で
述べたような微妙な差異も無いため、虚報を恐れること
なくしきい値を低く設定できる。この結果チップ比較に
対してより微細な欠陥を検出することができる。しか
し、このセル比較は繰り返しパターンの存在する領域で
しか使えない。In this cell comparison, the distance between the images to be compared is small, so that the pattern shapes have a high similarity and there is no subtle difference as described in the chip comparison. Therefore, the threshold value can be set low without fear of false information. As a result, finer defects can be detected in the chip comparison. However, this cell comparison can only be used in areas where repeated patterns exist.

【０００５】このため、たとえば、特開平３−２３２２
５０号公報に開示された技術では、チップ比較を実行す
る信号処理系と、セル比較を実行する信号処理系を並列
に動作させ、周辺回路部では比較的パターンが粗いので
チップ比較を、パターンの細かいセル部ではセル比較
を、というように領域に応じてチップ比較とセル比較を
使い分けようとしている。Therefore, for example, Japanese Patent Laid-Open No. 3-23222
In the technique disclosed in Japanese Patent Laid-Open No. 50, a signal processing system for performing chip comparison and a signal processing system for performing cell comparison are operated in parallel. In the fine cell portion, cell comparison is being used, and chip comparison and cell comparison are being used depending on the area.

【０００６】[0006]

【発明が解決しようとする課題】ところで、上述のよう
に、チップ比較とセル比較を使い分けようとする場合、
検査中の領域がセル領域なのか、それ以外の領域なのか
を判定する必要があり、前述の従来技術では、このため
にセル部／周辺回路部境界の座標データの入力を制御系
の計算機を介して個別にマニュアルで入力する必要があ
る。By the way, as described above, when trying to use the chip comparison and the cell comparison separately,
It is necessary to determine whether the area under inspection is a cell area or another area. For this reason, in the above-described conventional technique, the coordinate data of the cell / peripheral circuit boundary is input by a control computer. It is necessary to manually enter each via.

【０００７】しかし、セル領域はチップ内で多数に分断
されているため、座標データの入力作業は時間がかか
り、場合によっては１時間以上要する場合もあり、検査
工程の所要時間が必要以上に長くなり、ひいては半導体
装置の製造プロセスのスループット低下の一因となる、
という問題がある。However, since the cell region is divided into a large number within the chip, the coordinate data input operation is time-consuming, and in some cases it may take an hour or more. Therefore, the time required for the inspection process is longer than necessary. Which in turn contributes to a decrease in the throughput of the semiconductor device manufacturing process.
There is a problem.

【０００８】特に、ＡＳＩＣ等のように、品種毎にセル
部のレイアウトが異なるような製品の検査を行う場合、
各チップ毎に座標データの入力を行う必要があり、検査
前の準備作業は一層煩雑かつ長時間を必要とするように
なる。In particular, in the case of inspecting a product such as an ASIC in which the layout of the cell portion is different for each product type,
Since it is necessary to input coordinate data for each chip, the preparatory work before the inspection becomes more complicated and requires a long time.

【０００９】なお、前記座標データとして設計データ等
を用いることも考えられるが、前述のチップ比較のとこ
ろでも説明したように、実際のパターンの位置関係は、
ホトリソグラフィ等における重ね合わせ誤差等の累積に
よって必ずしも、設計データには一致せず、たとえばセ
ル部／周辺回路部境界等において虚報が多発することが
懸念され、実用的ではない。Although it is conceivable to use design data or the like as the coordinate data, the actual positional relationship of the patterns is
It is not practical because it may not always coincide with the design data due to the accumulation of overlay errors in photolithography and the like, and there may be many false alarms at, for example, the cell portion / peripheral circuit portion boundary.

【００１０】本発明の目的は、煩雑な準備作業を必要と
することなく、チップ比較方式とセル比較方式を併用す
る外観検査を迅速に行うことが可能な外観検査技術を提
供することにある。An object of the present invention is to provide a visual inspection technique capable of rapidly performing a visual inspection using both the chip comparison method and the cell comparison method without requiring complicated preparation work.

【００１１】本発明の他の目的は、被検査パターンの実
測寸法に基づいて、より正確な外観検査を行うことが可
能な外観検査技術を提供することにある。Another object of the present invention is to provide a visual inspection technique capable of performing a more accurate visual inspection based on the actually measured dimensions of a pattern to be inspected.

【００１２】本発明のさらに他の目的は、半導体装置の
製造プロセスにおけるスループットを向上させることが
可能な半導体装置の製造技術を提供することにある。Still another object of the present invention is to provide a semiconductor device manufacturing technique capable of improving the throughput in the semiconductor device manufacturing process.

【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【００１４】[0014]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【００１５】すなわち、本発明の外観検査方法は、一主
面に複数の素子形成領域が規則的に配列され、個々の素
子形成領域内の少なくとも一部には繰り返しパターンが
形成された半導体ウェハの外観検査方法において、観察
光学系のフーリエ変換面で検出される光強度分布に基づ
いて繰り返しパターンが存在する第１の領域とそれ以外
の第２の領域とを実時間で弁別し、第１の領域では同一
の素子形成領域内の繰り返しパターン同士を比較する第
１の検査方法を実行し、第２の領域では、異なる素子形
成領域同士を比較する第２の検査方法を実行するもので
ある。That is, according to the appearance inspection method of the present invention, a plurality of element formation regions are regularly arranged on one main surface, and a repeating pattern is formed on at least a part of each element formation region of a semiconductor wafer. In the appearance inspection method, the first region in which the repetitive pattern exists and the second region other than that are discriminated in real time based on the light intensity distribution detected on the Fourier transform surface of the observation optical system, and the first region In a region, a first inspection method for comparing repetitive patterns in the same element formation region is executed, and in a second region, a second inspection method for comparison between different element formation regions is executed.

【００１６】また、フーリエ変換面における光強度分布
内の正反射光ピーク位置と１次回折光ピーク位置の中間
位置における検出レベルと正反射光ピークレベルの比が
予め設定されたしきい値より小さい場合、あるいは、フ
ーリエ変換面における光強度分布内の正反射光ピークレ
ベルと１次回折光ピークレベルの比が予め設定されたし
きい値より大きい場合、に繰り返しパターンが存在する
第１の領域と判定するものである。When the ratio between the detection level and the specular reflection light peak level at the intermediate position between the specular reflection light peak position and the first-order diffracted light peak position in the light intensity distribution on the Fourier transform surface is smaller than a preset threshold value. Alternatively, when the ratio of the regular reflection light peak level and the first-order diffracted light peak level in the light intensity distribution on the Fourier transform plane is larger than a preset threshold value, it is determined that the first region in which the repeating pattern exists. It is a thing.

【００１７】また、フーリエ変換面上の光強度分布にお
ける正反射光ピークと１次回折光ピークの距離から繰り
返しパターンのピッチを測定し、第１の検査方法の実行
時には、測定されたピッチを用いて繰り返しパターン同
士を比較するものである。Further, the pitch of the repeated pattern is measured from the distance between the specular reflection light peak and the first-order diffracted light peak in the light intensity distribution on the Fourier transform plane, and the measured pitch is used when the first inspection method is executed. The repeated patterns are compared with each other.

【００１８】また、本発明の外観検査装置は、一主面に
複数の素子形成領域が規則的に配列され、個々の素子形
成領域内の少なくとも一部には繰り返しパターンが形成
された半導体ウェハの外観検査装置において、半導体ウ
ェハの被検査パターンを照明する第１の照明手段と、第
１の照明手段によって照明された被検査パターンから発
生する検査光を取り込む対物レンズと、検査光を用い、
同一の素子形成領域内の繰り返しパターン同士を比較す
ることによって欠陥の有無を検査する第１の検査手段
と、検査光を用い、異なる素子形成領域同士を比較する
ことによって欠陥の有無を検査する第２の検査手段と、
検査光を分岐する検査光分岐手段と、分岐された検査光
の光路上に配置され、対物レンズの瞳を結像する瞳結像
手段と、瞳上の光強度分布を検出する瞳上光強度分布検
出手段と、瞳上の光強度分布から被検査パターンが繰り
返しパターンを含むか否かを判定する判定手段と、判定
手段によって被検査パターンが繰り返しパターンを含む
と判定された場合には第１の検査手段を選択し、被検査
パターンが繰り返しパターンを含まないと判定された場
合には第２の検査手段を選択する選択手段とを含む構成
としたものである。Further, in the appearance inspection apparatus of the present invention, a plurality of element forming regions are regularly arranged on one main surface, and a repeating pattern is formed on at least a part of each element forming region of a semiconductor wafer. In the appearance inspection apparatus, the first illumination means for illuminating the pattern to be inspected on the semiconductor wafer, the objective lens for taking in the inspection light generated from the pattern to be inspected illuminated by the first illumination means, and the inspection light are used,
First inspection means for inspecting the presence / absence of a defect by comparing repetitive patterns in the same element formation region, and first inspection means for inspecting the presence / absence of a defect by comparing different element formation regions using inspection light. 2 inspection means,
Inspection light splitting means for splitting the inspection light, pupil image forming means arranged on the optical path of the split inspection light to form an image of the pupil of the objective lens, and light intensity on the pupil for detecting the light intensity distribution on the pupil. A distribution detecting means; a determining means for determining whether or not the pattern to be inspected includes a repetitive pattern from the light intensity distribution on the pupil; and a first when the inspecting pattern determines to include the repetitive pattern. And the selecting means for selecting the second inspecting means when it is determined that the pattern to be inspected does not include the repetitive pattern.

【００１９】また、前述の判定手段は、瞳上における光
強度分布内の正反射光ピーク位置と１次回折光ピーク位
置の中間位置における検出レベルと正反射光ピークレベ
ルの比が予め設定されたしきい値より小さいとき、ある
いはフーリエ変換面における光強度分布内の正反射光ピ
ークレベルと１次回折光ピークレベルの比が予め設定さ
れたしきい値より大きいときに、被検査パターンに繰り
返しパターンが存在すると判定することができる。Further, in the above-mentioned judging means, the ratio between the detection level and the specular reflection light peak level at the intermediate position between the specular reflection light peak position and the first-order diffracted light peak position in the light intensity distribution on the pupil is preset. When the ratio is smaller than the threshold value or when the ratio of the peak level of specular reflection light to the peak level of 1st-order diffracted light in the light intensity distribution on the Fourier transform plane is larger than a preset threshold value, a repetitive pattern exists in the pattern to be inspected. Then, it can be determined.

【００２０】また、検査光分岐手段と瞳上光強度分布検
出手段の間における被検査パターンとの共役位置に、当
該被検査パターンからの反射光の通過を制限する視野絞
りを備えたものである。また、第１の照明手段による第
１の照明光とは波長が異なる第２の照明光によって被検
査パターンを照明する第２の照明手段を備え、検査光分
岐手段は、第１の照明光を透過させ、第２の照明光を選
択的に反射する波長分離ミラーからなる構成とすること
ができる。また、第２の照明手段は、第２の照明光によ
って被検査パターンを斜め方向から直接的に照明する構
成とすることができる。Further, a field stop for limiting passage of reflected light from the pattern to be inspected is provided at a conjugate position between the pattern to be inspected between the inspection light branching unit and the on-pupil light intensity distribution detecting unit. . In addition, the second illumination means for illuminating the pattern to be inspected by the second illumination light having a wavelength different from that of the first illumination light by the first illumination means is provided, and the inspection light branching means emits the first illumination light. The wavelength separation mirror may be configured to transmit the second illumination light and selectively reflect the second illumination light. Further, the second illuminating unit can be configured to illuminate the pattern to be inspected directly from the oblique direction with the second illumination light.

【００２１】また、本発明の半導体装置の製造方法は、
半導体ウェハの一主面に複数の素子形成領域を規則的に
配列し、個々の素子形成領域内に所望の構造の半導体装
置を形成する半導体装置の製造方法において、個々の素
子形成領域における欠陥の有無を、上述の外観検査方法
または外観検査装置を用いて実行するものである。Further, the method of manufacturing a semiconductor device according to the present invention
In a method for manufacturing a semiconductor device, in which a plurality of element forming regions are regularly arranged on one main surface of a semiconductor wafer and a semiconductor device having a desired structure is formed in each element forming region, a defect in each element forming region The presence / absence is executed by using the above-described appearance inspection method or appearance inspection apparatus.

【００２２】すなわち、半導体ウェハの素子形成領域に
おいて、セル部は繰り返しパターンで構成されており、
光学的には回折格子と同様な性質をもつ。このため、セ
ル部に平行光を照射した場合、その反射光は特定方向に
強い分布をもつ回折光を発生する。この回折光の有無を
検知すれば、セル部と周辺部の区別を瞬時に行うことが
できる。本発明では、たとえば、照明される半導体ウェ
ハから発生する検査光の一部を取り出して、対物レンズ
の瞳面の画像を検出し、この画像における光強度分布内
の正反射光ピーク位置と１次回折光ピーク位置の中間位
置における検出レベルと正反射光ピークレベルの比が予
め設定されたしきい値より小さいとき、あるいはフーリ
エ変換面における光強度分布内の正反射光ピークレベル
と１次回折光ピークレベルの比が予め設定されたしきい
値より大きいときに、被検査パターンに繰り返しパター
ンが存在すると判定し、この判定結果に応じて、セル比
較方式とチップ比較方式を自動的に切り換える。That is, in the element formation region of the semiconductor wafer, the cell portion is composed of a repeating pattern,
Optically, it has the same properties as a diffraction grating. Therefore, when the cell portion is irradiated with parallel light, the reflected light generates diffracted light having a strong distribution in a specific direction. By detecting the presence or absence of this diffracted light, the cell portion and the peripheral portion can be instantly distinguished. In the present invention, for example, a part of the inspection light generated from the illuminated semiconductor wafer is taken out to detect the image of the pupil plane of the objective lens, and the specular reflection light peak position in the light intensity distribution in this image and the next time When the ratio between the detection level at the intermediate position of the folding light peak position and the specular reflection light peak level is smaller than a preset threshold value, or the specular reflection light peak level and the first-order diffracted light peak level in the light intensity distribution on the Fourier transform plane. When the ratio is larger than a preset threshold value, it is determined that the pattern to be inspected has a repetitive pattern, and the cell comparison method and the chip comparison method are automatically switched according to the determination result.

【００２３】これにより、セル領域を予め登録する等の
煩雑で長時間を必要とする準備作業なしに、どのような
構成の半導体装置を検査する時にもセル比較方式とチッ
プ比較方式の切り換えを瞬時に行うことができる。This makes it possible to instantly switch between the cell comparison method and the chip comparison method when inspecting a semiconductor device having any structure, without complicated and time-consuming preparatory work such as registering a cell area in advance. Can be done.

【００２４】[0024]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings.

【００２５】（実施の形態１）図１は、本発明の一実施
の形態である外観検査方法が実施される外観検査装置の
構成の一例を示す概念図であり、図２は、本実施の形態
における外観検査装置の構成の一例を示す斜視図、図３
は、その作用の一例を示す線図、図４は、その作用の一
例を示す概念図、図５は、その一部の構成の一例を示す
概念図、図６は、その作用の一例を示す概念図、図７
は、その作用の一例を示す線図、図８は、その作用の一
例を示すフローチャートである。(Embodiment 1) FIG. 1 is a conceptual diagram showing an example of the structure of an appearance inspection apparatus for carrying out an appearance inspection method according to an embodiment of the present invention, and FIG. 3 is a perspective view showing an example of the configuration of the appearance inspection device in the embodiment.
Is a diagram showing an example of the action, FIG. 4 is a conceptual diagram showing an example of the action, FIG. 5 is a conceptual diagram showing an example of a part of the configuration, and FIG. 6 is an example of the action. Conceptual diagram, Fig. 7
FIG. 8 is a diagram showing an example of the action, and FIG. 8 is a flowchart showing an example of the action.

【００２６】まず、図１および図２を用いて本実施の形
態の外観検査装置の構成を説明する。ウェハ２０が載置
されるＸステージ３１には、Ｘステージ駆動部３２が設
けられ、図１の左右方向にＸステージ３１を移動させる
動作を行う。Ｘステージ３１の側面には測長スケール３
３が設けられており、Ｘステージ３１や、当該Ｘステー
ジ３１に載置されたウェハ２０の座標位置が精密に測定
され、コンソール５４に入力され、たとえば、Ｘステー
ジ３１の移動動作の制御や、ウェハ２０における欠陥の
位置座標の記録等に用いられる。First, the structure of the appearance inspection apparatus according to the present embodiment will be described with reference to FIGS. 1 and 2. An X stage drive unit 32 is provided on the X stage 31 on which the wafer 20 is placed, and performs an operation of moving the X stage 31 in the left-right direction in FIG. Measuring scale 3 on the side of the X stage 31
3 is provided, and the coordinate position of the X stage 31 and the wafer 20 placed on the X stage 31 is precisely measured and input to the console 54. For example, control of the movement operation of the X stage 31, It is used for recording the position coordinates of defects on the wafer 20.

【００２７】なお、図１および図２には図示してないが
Ｘステージ３１の下にチップの比較方向（Ｘ方向）と垂
直方向に移動するＹステージおよびＹ方向の測長スケー
ルが存在し、セル部のＹ方向の境界座標によるセル／周
辺回路の切り換えも可能となっている。Although not shown in FIGS. 1 and 2, below the X stage 31, there is a Y stage that moves in the direction perpendicular to the chip comparison direction (X direction) and a length measuring scale in the Y direction. It is also possible to switch the cell / peripheral circuit according to the boundary coordinates of the cell portion in the Y direction.

【００２８】一方、照明系１１内にはたとえば、Ｘｅま
たはＸｅ−Ｈｇランプが実装されており、照明系１１よ
り出射した照明光９１はハーフミラー１２を介し、対物
レンズ１３の対物レンズ瞳１３１上に集光され、Ｘステ
ージ３１に載置されたウェハ２０を平行光で照明する。
ウェハ２０の反射光９２は対物レンズ１３を介し、ハー
フミラー１２、ビームスプリッタ１４を透過し、センサ
４１上に結像される。センサ４１には、チップ比較処理
回路５１とセル比較処理回路５２が接続されている。On the other hand, for example, a Xe or Xe-Hg lamp is mounted in the illumination system 11, and the illumination light 91 emitted from the illumination system 11 passes through the half mirror 12 and on the objective lens pupil 131 of the objective lens 13. The wafer 20 which is focused on the wafer and is placed on the X stage 31 is illuminated with parallel light.
The reflected light 92 of the wafer 20 passes through the objective lens 13 and the half mirror 12 and the beam splitter 14, and is imaged on the sensor 41. A chip comparison processing circuit 51 and a cell comparison processing circuit 52 are connected to the sensor 41.

【００２９】チップ比較処理回路５１では、チップ比較
により欠陥の有無の検査を行う。セル比較処理回路５２
では、個々のチップ内のセル部間の比較により欠陥の有
無の検査を行う。The chip comparison processing circuit 51 inspects for defects by comparing chips. Cell comparison processing circuit 52
Then, the presence or absence of a defect is inspected by comparing the cell parts in each chip.

【００３０】図１２により、本実施の形態における欠陥
検出方法であるチップ比較（第２の検査方法）とセル比
較（第１の検査方法）について説明する。ウェハ２０上
の隣接するチップ２１およびチップ２２はＸステージ３
１を走査することにより、センサ４１により、画像５１
１および画像５１２として撮像され、チップ比較処理回
路５１に記憶される。チップ比較処理回路５１は画像５
１１および画像５１２の相対的な位置合わせを行った
後、画像５１１から画像５１２を引く減算を行い、差画
像５１３を得、これに適当な濃淡しきい値を適用して欠
陥の有無を判別する。隣接するチップ２１およびチップ
２２の対応する画像から欠陥を検出するこの方法は回路
パターンに依存しないで欠陥を検出することができる
が、反面、比較する画像が１チップ分離れているので、
露光装置のアライメント誤差によるチップ間の形状差
異、あるいは中間膜厚の差異による微妙な濃淡差等、欠
陥とはならないチップ間の差異を欠陥として検出してし
まうため、濃淡しきい値をこれらの差異を検出しない値
まで上げなければならず、結果として形状または濃淡差
異と同等の微細な欠陥を検出することはできない。Referring to FIG. 12, the chip comparison (second inspection method) and the cell comparison (first inspection method), which are the defect detection methods in this embodiment, will be described. Adjacent chip 21 and chip 22 on wafer 20 are X stage 3
By scanning 1 the sensor 41 causes the image 51
1 and an image 512 are captured and stored in the chip comparison processing circuit 51. Image 5 of the chip comparison processing circuit 51
11 and the image 512 are aligned relative to each other, the image 512 is subtracted from the image 511 to obtain a difference image 513, and an appropriate gray level threshold is applied to this to determine the presence or absence of a defect. . This method of detecting defects from corresponding images of the adjacent chips 21 and 22 can detect defects without depending on the circuit pattern, but on the other hand, since the images to be compared are separated by one chip,
Differences between chips that do not become defects, such as shape differences between chips due to alignment errors of the exposure system or subtle differences in density due to differences in intermediate film thickness, are detected as defects. Must be increased to a value that does not detect, and as a result, it is not possible to detect a fine defect equivalent to the shape or the grayscale difference.

【００３１】次にセル比較について説明する。ＤＲＡＭ
等の半導体ＩＣ等が形成されるチップ２１（チップ２
２）は繰り返しパターンからなるセル部とそれ以外の周
辺回路部からなる。ここでは、セル部の間にあるセンス
アンプの領域もセルピッチとは異なる繰り返しピッチで
あるので周辺回路と呼ぶことにする。セル比較では同一
チップ内のセル部の画像を比較することにより欠陥検出
を行う。セル部のパターン５２０は同一パターンの繰り
返しによって構成される。セル比較処理回路５２は、画
像５２１とセルピッチまたはセルピッチの整数倍離れた
画像５２２を差分を取ることによって差画像５２３を
得、チップ比較と同様に適当なしきい値により欠陥の有
無を判定する。セル比較では比較する画像間の距離が小
さいのでパターン形状の類似性が高く、チップ比較で述
べたような微妙な差異も無いため、虚報を恐れることな
くしきい値を低く設定できる。この結果チップ比較に対
してより微細な欠陥を検出することができる。しかし、
このセル比較は繰り返しパターンの存在する領域でしか
使えず、セル部以外の周辺回路等ではチップ比較が必要
となる。Next, cell comparison will be described. DRAM
21 on which semiconductor ICs such as
2) is composed of a cell part having a repeating pattern and a peripheral circuit part other than the cell part. Here, the region of the sense amplifier between the cell portions also has a repeating pitch different from the cell pitch, and is therefore called a peripheral circuit. In cell comparison, defect detection is performed by comparing images of cell portions in the same chip. The pattern 520 of the cell portion is formed by repeating the same pattern. The cell comparison processing circuit 52 obtains a difference image 523 by taking a difference between the image 521 and the image 522 separated by the cell pitch or an integral multiple of the cell pitch, and determines the presence or absence of a defect by an appropriate threshold value as in the chip comparison. In the cell comparison, the distance between the images to be compared is small, so that the pattern shapes are highly similar to each other and there is no subtle difference as described in the chip comparison. Therefore, the threshold value can be set low without fear of false information. As a result, finer defects can be detected in the chip comparison. But,
This cell comparison can be used only in an area where a repeated pattern exists, and chip comparison is required in peripheral circuits other than the cell portion.

【００３２】チップ比較処理回路５１とセル比較処理回
路５２は同時並行で、それぞれチップ比較、セル比較に
よって欠陥の有無を検査する処理を行う。これらの出力
データの選択は本実施の形態の場合、後述のようなセル
部判定回路５５によって選択動作が制御される比較方式
選択回路５３によって自動的に行われる。比較方式選択
回路５３には、コンソール５４が接続されており、チッ
プ比較処理回路５１およびセル比較処理回路５２から出
力される測定データはモニタ５４０に随時表示され必要
に応じてコンソール５４に付属した持久的な記憶媒体に
格納される。The chip comparison processing circuit 51 and the cell comparison processing circuit 52 perform the processing of inspecting the presence or absence of defects by the chip comparison and the cell comparison, respectively, in parallel and in parallel. In the case of the present embodiment, selection of these output data is automatically performed by the comparison method selection circuit 53 whose selection operation is controlled by the cell section determination circuit 55 as described later. A console 54 is connected to the comparison method selection circuit 53, and the measurement data output from the chip comparison processing circuit 51 and the cell comparison processing circuit 52 is displayed on the monitor 540 at any time, and is attached to the console 54 as necessary. Are stored in a conventional storage medium.

【００３３】この実施の形態の場合、反射光９２の一部
はビームスプリッタ１４で反射され、瞳結像レンズ１５
により、対物レンズ１３の対物レンズ瞳１３１がセンサ
４２上に結像される。対物レンズ瞳１３１はウェハ２０
のフーリエ変換位置であり、セル部からの回折光が正反
射光に対して最も分離度良く検出できる位置である。セ
ル部が照明される場合、１次回折光９２１が発生する。
対物レンズ瞳１３１上での１次回折光９２１の正反射光
９２０に対する距離Ｘｄはセル部のパターンピッチの設
計値をｐ、照明光の波長をλ、対物レンズ１３の焦点距
離をｆとすると、In the case of this embodiment, a part of the reflected light 92 is reflected by the beam splitter 14, and the pupil imaging lens 15
Thereby, the objective lens pupil 131 of the objective lens 13 is imaged on the sensor 42. The objective lens pupil 131 is the wafer 20.
This is the Fourier transform position of, and is the position where the diffracted light from the cell part can be detected with the highest degree of separation from the specularly reflected light. When the cell portion is illuminated, first-order diffracted light 921 is generated.
If the design value of the pattern pitch of the cell part is p, the wavelength of the illumination light is λ, and the focal length of the objective lens 13 is f, the distance Xd of the first-order diffracted light 921 to the regular reflection light 920 on the objective lens pupil 131 is

【００３４】[0034]

【数１】 [Equation 1]

【００３５】で与えられる。また、センサ４２上では、
図３に示すような光強度分布が得られるが、正反射光ピ
ーク４２０に対する１次回折光ピーク４２１の距離Ｘ
ｄ’は瞳結像レンズ１５の倍率をｍとすると次式で与え
られる。Is given by Also, on the sensor 42,
Although the light intensity distribution as shown in FIG. 3 is obtained, the distance X between the first-order diffracted light peak 421 and the specular reflected light peak 420 is X.
d'is given by the following equation, where m is the magnification of the pupil imaging lens 15.

【００３６】[0036]

【数２】 [Equation 2]

【００３７】最大光強度を与える正反射光ピーク４２０
の高さをＡ、正反射光ピーク４２０からＸｄ’／２だけ
離れた位置の光強度高さ、すなわち、正反射光ピーク４
２０と１次回折光ピーク４２１の中点の高さをＢとし、
これらの比Ｒ＝Ｂ／Ａを定義する。Specular reflection light peak 420 giving maximum light intensity
Is A, the light intensity height at a position separated from the specular reflection light peak 420 by Xd ′ / 2, that is, the specular reflection light peak 4
Let B be the height of the midpoint between the 20th and 1st-order diffracted light peaks 421, and
Define these ratios R = B / A.

【００３８】１次回折光ピーク４２１を顕在化させるた
め図４に示すように、対物レンズ瞳１３１上での照明光
源の像９１０の径ＤはＸｄより小さくなるように、照明
系１１内の開口絞り（図示せず）の大きさを決める。In order to make the first-order diffracted light peak 421 visible, as shown in FIG. 4, the aperture stop in the illumination system 11 is adjusted so that the diameter D of the image 910 of the illumination light source on the objective lens pupil 131 becomes smaller than Xd. Determine the size (not shown).

【００３９】図１の視野絞り１６は対物レンズ１３、瞳
結像レンズ１５によるウェハ２０と共役な位置に配置さ
れており、図５に示すような矩形状の開口部を有し、セ
ンサ４２で取り込むウェハ２０上の視野範囲を制限す
る。図６に視野絞り１６で制限された視野２１０内の繰
り返しパターン２１１〜２１４とセンサ４２で検出され
る光強度分布４０１〜４０４の関係を示す。センサ４１
で検出されるウェハ２０上の視野２００は視野絞り１６
で制限された視野２１０の中心付近の一部である。セン
サ４１の視野２００は繰り返しパターン一つ分より小さ
いので、視野絞り１６を同様に小さくするとパターンの
繰り返し性に伴う回折光の発生が小さく図３の高さＢが
十分小さくならない。このため、視野絞り１６の大きさ
はたとえば少なくとも３個程度の繰り返しパターンが含
まれるような大きさとする。図６に示すように視野２１
０内での同一ピッチの繰り返しパターンの面積比率が大
きくなるほど図３の高さＢが小さくなる。逆に視野２１
０内でのパターンに繰り返し性が無くなると、センサ４
２内での光強度分布には図６の光強度分布４０４のよう
に、パターンピッチに対応する特定位置での回折光の発
生が無くなり、ガウス分布に近い形になる。The field stop 16 of FIG. 1 is arranged at a position conjugate with the wafer 20 formed by the objective lens 13 and the pupil imaging lens 15, has a rectangular opening as shown in FIG. Limit the field of view on the wafer 20 to be captured. FIG. 6 shows the relationship between the repeating patterns 211 to 214 in the visual field 210 limited by the visual field diaphragm 16 and the light intensity distributions 401 to 404 detected by the sensor 42. Sensor 41
The field of view 200 on the wafer 20 detected by
It is a part near the center of the visual field 210 limited by. Since the field of view 200 of the sensor 41 is smaller than that of one repeating pattern, if the field stop 16 is similarly made small, the generation of diffracted light due to the repeatability of the pattern is small and the height B in FIG. 3 is not sufficiently small. Therefore, the size of the field stop 16 is set to include, for example, at least about 3 repeating patterns. As shown in FIG.
As the area ratio of the repetitive patterns having the same pitch within 0 increases, the height B in FIG. 3 decreases. On the contrary, the field of view 21
When the pattern within 0 becomes non-repeatable, the sensor 4
In the light intensity distribution within 2, there is no generation of diffracted light at a specific position corresponding to the pattern pitch, as in the light intensity distribution 404 of FIG. 6, and the shape is close to a Gaussian distribution.

【００４０】図７にＲ（＝Ｂ／Ａ）と視野全体に対する
繰り返しパターンの面積比率の関係を示す。予め図６の
関係を求めておき、しきい値Ｒｔｈはセンサ４１の視野
２００内に常に繰り返しパターンが入るように十分小さ
な値に設定する。セル部判定回路５５には図７の関係と
しきい値Ｒｔｈが予め入力されており、センサ４２で検
出した光強度分布から図８に示す処理を行い、比較方式
選択回路５３を制御して、同時並行して動作しているチ
ップ比較処理回路５１およびセル比較処理回路５２の出
力のいずれを選択するかを検査中に実時間で切り換える
動作を行う。FIG. 7 shows the relationship between R (= B / A) and the area ratio of the repeated pattern to the entire visual field. The relationship shown in FIG. 6 is obtained in advance, and the threshold value Rth is set to a sufficiently small value so that a repeating pattern is always included in the visual field 200 of the sensor 41. The relationship in FIG. 7 and the threshold value Rth are input in advance to the cell section determination circuit 55, and the processing shown in FIG. 8 is performed from the light intensity distribution detected by the sensor 42 to control the comparison method selection circuit 53 and simultaneously. The operation of switching which of the outputs of the chip comparison processing circuit 51 and the cell comparison processing circuit 52 operating in parallel to be selected is performed in real time during the inspection.

【００４１】以下、本実施の形態における外観検査方法
および装置さらにはそれを用いた半導体装置の製造方法
の作用の一例を説明する。Hereinafter, an example of the operation of the appearance inspection method and apparatus according to the present embodiment, and the semiconductor device manufacturing method using the same will be described.

【００４２】まず、前段のプロセスにおいて一主面の複
数のチップ２１，チップ２２に所望のパターンが形成さ
れたウェハ２０を所定の姿勢でＸステージ３１の上に載
置し、対物レンズ１３を所定の検査開始位置に位置決め
する。そして、照明系１１からの照明光９１をハーフミ
ラー１２、対物レンズ１３を介してウェハ２０の検査領
域に照射すると同時に、ウェハ２０を対物レンズ１３の
光軸に対して相対的にＸ方向に走査する。この時、ウェ
ハ２０から発生する反射光９２は、対物レンズ１３、ハ
ーフミラー１２、ビームスプリッタ１４を介してセンサ
４１に入射し、電気信号に変換されてチップ比較処理回
路５１およびセル比較処理回路５２に同時に入射され、
それぞれにおける処理が並行して実行される。First, in the preceding process, the wafer 20 having a desired pattern formed on the plurality of chips 21 and 22 on one main surface is placed on the X stage 31 in a predetermined posture, and the objective lens 13 is set to a predetermined position. Position it at the inspection start position. Then, the illumination light 91 from the illumination system 11 is applied to the inspection area of the wafer 20 via the half mirror 12 and the objective lens 13, and at the same time, the wafer 20 is scanned in the X direction relative to the optical axis of the objective lens 13. To do. At this time, the reflected light 92 generated from the wafer 20 enters the sensor 41 through the objective lens 13, the half mirror 12, and the beam splitter 14, is converted into an electric signal, and is compared with the chip comparison processing circuit 51 and the cell comparison processing circuit 52. Are simultaneously incident on
The processing in each is executed in parallel.

【００４３】この時、本実施の形態では、反射光９２の
一部を、ビームスプリッタ１４によって分岐し、分岐後
の光路上の瞳結像レンズ１５、視野絞り１６により、対
物レンズ瞳（絞り）１３１をセンサ４２上に結像させ、
電気信号に変換してセル部判定回路５５に入力する。対
物レンズ瞳１３１はウェハ２０のフーリエ変換位置であ
り、セル部からの回折光が正反射光に対して最も分離度
良く検出できる位置である。セル部を照明している場合
のセンサ４２の出力は、図３に示すように正反射光ピー
ク４２０の両隣に１次回折光ピーク４２１をもつ。セル
部判定回路５５は、セル部照明時のセンサ４２上での光
強度分布の変化を検出し、セル部とそれ以外の部分を判
別できる。具体的には、前述のように、正反射光ピーク
４２０の高さをＡ、正反射光ピーク４２０の位置と１次
回折光ピーク４２１の位置の中点での光強度の高さを
Ｂ、予め設定したしきい値をＲｔｈとすると、Ｂ／Ａ＜
Ｒｔｈの時にセル部であると判定する。セル部判定回路
５５は上述のような判定処理を実時間で行い、セル比較
とチップ比較の切換信号５５ａを比較方式選択回路５３
に出力して、チップ比較処理回路５１およびセル比較処
理回路５２の各々から出力される欠陥検査結果のいずれ
かを選択し、コンソール５４に出力し、媒体に記録した
り、モニタ５４０を介して欠陥検出情報を操作者に提示
する、等の動作を行う。At this time, in the present embodiment, a part of the reflected light 92 is branched by the beam splitter 14, and the pupil imaging lens 15 and the field diaphragm 16 on the optical path after the branching are used to form the objective lens pupil (diaphragm). Image 131 on sensor 42,
It is converted into an electric signal and input to the cell section determination circuit 55. The objective lens pupil 131 is the Fourier transform position of the wafer 20, and is the position where the diffracted light from the cell part can be detected with the highest degree of separation with respect to the regular reflection light. The output of the sensor 42 when the cell portion is illuminated has first-order diffracted light peaks 421 on both sides of the specular reflected light peak 420 as shown in FIG. The cell section determination circuit 55 can detect a change in the light intensity distribution on the sensor 42 when the cell section is illuminated, and can determine the cell section and other sections. Specifically, as described above, the height of the specular reflection light peak 420 is A, and the height of the light intensity at the midpoint between the positions of the specular reflection light peak 420 and the first-order diffracted light peak 421 is B in advance. If the set threshold is Rth, B / A <
When it is Rth, it is determined to be a cell part. The cell determination circuit 55 performs the above-described determination processing in real time and outputs the switching signal 55a for cell comparison and chip comparison to the comparison method selection circuit 53.
The defect inspection result output from each of the chip comparison processing circuit 51 and the cell comparison processing circuit 52 and output to the console 54 for recording on a medium or via the monitor 540. An operation such as presenting the detection information to the operator is performed.

【００４４】なお、セル部判定回路５５におけるセル部
の判定のアルゴリズムとしては、上述の方式に限らず、
たとえば、図３における正反射光ピーク４２０の高さＡ
および１次回折光ピーク４２１の高さＣを測定し、両者
の比Ｒ１＝Ｃ／Ａが所定のしきい値Ｒｔｈ′よりも大き
い場合、すなわち、Ｒ１＝Ｃ／Ａ＞Ｒｔｈ′が成立する
場合にセル部であると判定するアルゴリズムを用いても
よい。The algorithm for determining the cell portion in the cell portion determining circuit 55 is not limited to the above-mentioned method,
For example, the height A of the specular reflection light peak 420 in FIG.
And the height C of the first-order diffracted light peak 421 is measured, and when the ratio R1 = C / A of both is larger than a predetermined threshold value Rth ′, that is, when R1 = C / A> Rth ′ is satisfied. You may use the algorithm which determines with it being a cell part.

【００４５】このように、本実施の形態によれば、従来
のようにセル部の座標を予め学習させるための準備作業
を必要とすることなく、対物レンズ瞳１３１と共役位置
での光強度分布をモニタすることにより、視野内のパタ
ーンがセル部かそれ以外の部分であるかを実時間で判定
し、セル領域の時にはセル比較処理回路５２から出力さ
れる欠陥検出結果を選択し、セル領域以外の場合には、
チップ比較処理回路５１から出力される欠陥検出結果を
選択するので、虚報の発生を最小限に抑止して正確な欠
陥の検出を行うことができる。このため、特にＡＳＩＣ
等、セル部のレイアウトが異なる品種を検査する場合、
準備作業が不要な分、迅速に検査することができ、多数
の製品不良を発生させる前に確実に不良が検知できる。As described above, according to the present embodiment, the light intensity distribution at the conjugate position with the objective lens pupil 131 is eliminated without the need for preparatory work for learning the coordinates of the cell portion in advance as in the conventional case. By observing, the real-time determination is made as to whether the pattern in the field of view is the cell part or the other part, and when it is the cell region, the defect detection result output from the cell comparison processing circuit 52 is selected, and the cell region is selected. Otherwise,
Since the defect detection result output from the chip comparison processing circuit 51 is selected, it is possible to suppress the occurrence of false alarms to the minimum and accurately detect the defect. For this reason, especially ASIC
For example, when inspecting products with different cell layouts,
Since preparatory work is unnecessary, quick inspection can be performed, and defects can be reliably detected before a large number of product defects occur.

【００４６】従って、ウェハ２０の正確な欠陥検査を迅
速に遂行することができ、半導体装置の製造プロセスに
おける外観検査工程のスループットを大幅に向上させる
ことができる。Therefore, the accurate defect inspection of the wafer 20 can be rapidly performed, and the throughput of the appearance inspection process in the semiconductor device manufacturing process can be greatly improved.

【００４７】なお、図１ではセンサ４２をｘ方向、すな
わち、ステージの走査方向の繰り返しパターンの回折光
を検出するような配置とした。しかし、センサ４２を紙
面と直交する方向に配置し、ｙ方向（ステージ走査と直
交する方向）の繰り返しパターンの回折光を検出しｙ方
向でのセル比較へ切り換えることも可能である。また、
上記では１次回折光を用いる場合について述べたが、２
次より大きい次数の回折光を用いても同様な処理を行う
ことができる。In FIG. 1, the sensor 42 is arranged so as to detect diffracted light of a repetitive pattern in the x direction, that is, the scanning direction of the stage. However, it is also possible to arrange the sensor 42 in the direction orthogonal to the paper surface, detect the diffracted light of the repeated pattern in the y direction (direction orthogonal to the stage scanning), and switch to cell comparison in the y direction. Also,
The case where the first-order diffracted light is used has been described above.
Similar processing can be performed by using diffracted light of an order larger than the next order.

【００４８】（実施の形態２）図１３は、本発明の他の
実施の形態である外観検査方法の作用の一例を示すフロ
ーチャートである。上述の実施の形態１では、Ｘｄ’を
算出するため繰り返しパターンのピッチｐに設計値を与
えていたが、視野２００内に繰り返しパターンを入れ、
センサ４２で光強度分布を測定することによりピッチｐ
を予め実測することができる。そして、この実測された
ピッチｐを用いてセル比較処理回路５２におけるセル比
較による欠陥検査を実行する。(Embodiment 2) FIG. 13 is a flow chart showing an example of the operation of the appearance inspection method according to another embodiment of the present invention. In the above-described first embodiment, the design value is given to the pitch p of the repeating pattern in order to calculate Xd ′, but the repeating pattern is put in the visual field 200.
By measuring the light intensity distribution with the sensor 42, the pitch p
Can be measured in advance. Then, the defect inspection by the cell comparison in the cell comparison processing circuit 52 is executed using the measured pitch p.

【００４９】以下に測定処理方法の一例を示す。An example of the measurement processing method is shown below.

【００５０】（１）正反射光ピーク４２０の位置検出。(1) Position detection of specular reflection light peak 420.

【００５１】（２）１次回折光ピーク４２１の位置検
出。(2) Position detection of the first-order diffracted light peak 421.

【００５２】（３）上記２つのピーク位置の差Ｘｄ’算
出。(3) Calculation of the difference Xd 'between the above two peak positions.

【００５３】（４）ピッチｐを次式により算出。(4) The pitch p is calculated by the following equation.

【００５４】[0054]

【数３】 (Equation 3)

【００５５】実製品のウェハ２０からの回折光分布より
測定されたセル領域のピッチｐは、パターン形成のため
の実際の露光時の倍率変化等を反映しており、従来の設
計値のピッチを用いる場合よりも正確なセルピッチを得
ることができる。The pitch p of the cell region measured from the diffracted light distribution from the wafer 20 of the actual product reflects the change in magnification at the time of actual exposure for pattern formation, and the pitch of the conventional design value is set. It is possible to obtain a more accurate cell pitch than when using it.

【００５６】すなわち、本実施の形態によりセル比較を
行うパターン間の距離すなわちピッチｐを自動的に決定
することができる。これらの処理はセル部判定回路５５
にて成され、算出されたピッチｐの値は、ピッチ測定信
号５５ｂとしてセル比較処理回路５２に出力される。セ
ル比較処理回路５２は、設計値ではなく、このピッチ測
定信号５５ｂのピッチｐの値を用いて、セル領域におけ
る繰り返しパターンの比較判定処理を実行する。That is, according to the present embodiment, it is possible to automatically determine the distance between patterns for performing cell comparison, that is, the pitch p. These processes are performed by the cell determination circuit 55.
The value of the pitch p calculated by the above is output to the cell comparison processing circuit 52 as a pitch measurement signal 55b. The cell comparison processing circuit 52 uses the value of the pitch p of the pitch measurement signal 55b, not the design value, to execute the comparison / determination processing of the repeated pattern in the cell area.

【００５７】このように、本実施の形態２の場合には、
実製品のウェハ２０からの回折光分布よりセル領域の繰
り返しパターンのピッチｐを測定し、この測定されたピ
ッチｐを用いてセル領域における繰り返しパターンの比
較判定処理（セル比較）を行うので、実際のウェハ２０
上における繰り返しパターンの実態に適合したより正確
な欠陥検査を行うことができる、という利点がある。Thus, in the case of the second embodiment,
Since the pitch p of the repeating pattern in the cell region is measured from the distribution of the diffracted light from the wafer 20 of the actual product, and the comparison / determination process (cell comparison) of the repeating pattern in the cell region is performed using this measured pitch p Wafer 20
There is an advantage that a more accurate defect inspection can be performed that matches the actual condition of the repeated pattern.

【００５８】（実施の形態３）次に、図９を参照して本
発明のさらに他の実施の形態について説明する。この実
施の形態３の場合には、照明系１１とは別に、セル領域
を弁別するための専用の光源として半導体レーザ１７１
を用いるところが、前述の実施の形態１の場合と異なっ
ている。(Third Embodiment) Next, still another embodiment of the present invention will be described with reference to FIG. In the case of the third embodiment, in addition to the illumination system 11, the semiconductor laser 171 is used as a dedicated light source for discriminating cell regions.
Is different from the case of the first embodiment described above.

【００５９】すなわち、半導体レーザ１７１より出射し
たレーザ光９３はレーザ照明レンズ１７２により、ダイ
クロイックミラー１７３、ハーフミラー１２を介して対
物レンズ瞳１３１上に集光される。ウェハ２０で反射さ
れたレーザ光９３は対物レンズ１３、ハーフミラー１２
を介して、ダイクロイックミラー１４１で反射され、瞳
結像レンズにより対物レンズ瞳１３１の像としてセンサ
４３上に結像される。ダイクロイックミラー１７３、１
４１は長波長の光を反射、短波長の光を透過する。レー
ザ光９３の波長をたとえば７８０ｎｍ、照明系１１より
出射される照明光９１の中心波長を５５０ｎｍとすれ
ば、それぞれの光がダイクロイックミラー１７３、１４
１で反射、透過する際に生じる光損失は殆ど０にするこ
とができる。That is, the laser light 93 emitted from the semiconductor laser 171 is condensed by the laser illumination lens 172 on the objective lens pupil 131 via the dichroic mirror 173 and the half mirror 12. The laser light 93 reflected by the wafer 20 is the objective lens 13 and the half mirror 12.
The light is reflected by the dichroic mirror 141 via, and is imaged on the sensor 43 as an image of the objective lens pupil 131 by the pupil imaging lens. Dichroic mirror 173, 1
Reference numeral 41 reflects long-wavelength light and transmits short-wavelength light. If the wavelength of the laser light 93 is 780 nm and the center wavelength of the illumination light 91 emitted from the illumination system 11 is 550 nm, the respective lights are dichroic mirrors 173 and 14.
The light loss that occurs when reflected and transmitted at 1 can be made almost 0.

【００６０】本実施例では空間的コヒーレンスの高いレ
ーザ光９３を用いるので、Ｘｅランプのようなランプを
使う場合と比べて、視野内全てが繰り返しパターンであ
った場合に発生する回折光は鋭いピークをもつ。このた
め、図３の光強度Ｂの値はより小さくなり，しきい値Ｒ
ｔｈも低くできるため、ノイズに影響されない正確なセ
ル部の認識が可能となる。Since the laser light 93 having a high spatial coherence is used in this embodiment, the diffracted light generated when the entire pattern in the visual field has a repetitive pattern has a sharp peak as compared with the case where a lamp such as a Xe lamp is used. With. Therefore, the value of the light intensity B in FIG. 3 becomes smaller, and the threshold R
Since th can also be reduced, it is possible to accurately recognize the cell portion that is not affected by noise.

【００６１】また、図１０に示すように半導体レーザ１
７１とレーザコリメートレンズ１７４によりレーザ光９
４が平行光としてウェハ２０に直接斜入射させても良
い。この時、センサ４２上での光強度分布は図１１に示
すように正反射光ピーク４２０に対して片側にしか１次
回折光ピーク４２１が発生しない。しかし、セル部の判
定は上記と同様の方法を用いて行うことができる。な
お、図１０の実施例では、ダイクロイックミラー１７３
が不要になり、入射時でのハーフミラー１２での損失が
無くなるため、半導体レーザ１７１の光の利用効率が向
上する。Further, as shown in FIG.
71 and laser collimator lens 174
The parallel light 4 may be directly incident on the wafer 20 obliquely. At this time, in the light intensity distribution on the sensor 42, as shown in FIG. 11, the first-order diffracted light peak 421 occurs only on one side of the specular reflected light peak 420. However, the determination of the cell portion can be performed using the same method as described above. In the embodiment of FIG. 10, the dichroic mirror 173 is used.
Is unnecessary and the loss in the half mirror 12 at the time of incidence is eliminated, so that the light utilization efficiency of the semiconductor laser 171 is improved.

【００６２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【００６３】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である半導
体装置の製造プロセスに適用した場合について説明した
が、一般の微細な欠陥の検出技術に広く適用することが
できる。In the above description, the case where the invention made by the present inventor is mainly applied to the manufacturing process of a semiconductor device which is the field of application which is the background of the invention has been described. However, it is widely applied to general fine defect detection technology. Can be applied.

【００６４】[0064]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【００６５】本発明の外観検査方法および装置によれ
ば、煩雑な準備作業を必要とすることなく、チップ比較
方式とセル比較方式を併用する外観検査を迅速に行うこ
とができる、という効果が得られる。According to the appearance inspection method and apparatus of the present invention, it is possible to quickly perform an appearance inspection using both the chip comparison method and the cell comparison method without requiring complicated preparation work. To be

【００６６】また、本発明の外観検査方法および装置に
よれば、被検査パターンの実測寸法に基づいて、より正
確な外観検査を行うことができる、という効果が得られ
る。Further, according to the appearance inspection method and apparatus of the present invention, there is an effect that a more accurate appearance inspection can be performed based on the actually measured dimensions of the pattern to be inspected.

【００６７】また、本発明の半導体装置の製造方法によ
れば、外観検査工程を含む半導体装置の製造プロセスに
おけるスループットを向上させることができる、という
効果が得られる。Further, according to the method for manufacturing a semiconductor device of the present invention, it is possible to improve the throughput in the manufacturing process of the semiconductor device including the appearance inspection step.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施の形態である外観検査方法が実
施される外観検査装置の構成の一例を示す概念図であ
る。FIG. 1 is a conceptual diagram showing an example of a configuration of a visual inspection apparatus in which a visual inspection method according to an embodiment of the present invention is implemented.

【図２】本発明の一実施の形態における外観検査装置の
構成の一例を示す斜視図である。FIG. 2 is a perspective view showing an example of a configuration of a visual inspection apparatus according to an embodiment of the present invention.

【図３】本発明の一実施の形態における外観検査装置の
作用の一例を示す線図である。FIG. 3 is a diagram showing an example of the operation of the visual inspection apparatus according to the embodiment of the present invention.

【図４】本発明の一実施の形態における外観検査装置の
作用の一例を示す概念図である。FIG. 4 is a conceptual diagram showing an example of an operation of the appearance inspection device in the embodiment of the present invention.

【図５】本発明の一実施の形態における外観検査装置の
一部の構成の一例を示す概念図である。FIG. 5 is a conceptual diagram showing an example of a part of the configuration of the appearance inspection apparatus in the embodiment of the present invention.

【図６】本発明の一実施の形態における外観検査装置の
一部の構成の一例を示す概念図である。FIG. 6 is a conceptual diagram showing an example of a part of the configuration of the appearance inspection apparatus in the embodiment of the present invention.

【図７】本発明の一実施の形態における外観検査装置の
作用の一例を示す線図である。FIG. 7 is a diagram showing an example of the operation of the appearance inspection device in the embodiment of the present invention.

【図８】本発明の一実施の形態における外観検査装置の
作用の一例を示すフローチャートである。FIG. 8 is a flowchart showing an example of the operation of the appearance inspection device in the embodiment of the present invention.

【図９】本発明のさらに他の実施の形態である外観検査
装置の構成の一例を示す概念図である。FIG. 9 is a conceptual diagram showing an example of a configuration of a visual inspection apparatus according to still another embodiment of the present invention.

【図１０】本発明のさらに他の実施の形態である外観検
査装置の構成の一例を示す概念図である。FIG. 10 is a conceptual diagram showing an example of a configuration of a visual inspection apparatus according to still another embodiment of the present invention.

【図１１】本発明のさらに他の実施の形態である外観検
査装置の作用の一例を示す線図である。FIG. 11 is a diagram showing an example of the operation of the visual inspection apparatus according to still another embodiment of the present invention.

【図１２】本発明の各実施の形態における外観検査装置
の作用の一例を示す概念図である。FIG. 12 is a conceptual diagram showing an example of the operation of the appearance inspection device in each of the embodiments of the present invention.

【図１３】本発明の他の実施の形態における外観検査装
置の作用の一例を示すフローチャートである。FIG. 13 is a flowchart showing an example of the operation of the appearance inspection apparatus in another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１１ 照明系（第１の照明手段） １２ ハーフミラー １３ 対物レンズ １４ ビームスプリッタ（検査光分岐手段） １５ 瞳結像レンズ（瞳結像手段） １６ 視野絞り ２０ ウェハ ２１ チップ（素子形成領域） ２２ チップ（素子形成領域） ３１ Ｘステージ ３２ Ｘステージ駆動部 ３３ 測長スケール ４１ センサ ４２ センサ（瞳上光強度分布検出手段） ４３ センサ（瞳上光強度分布検出手段） ５１ チップ比較処理回路（第２の検査手段） ５２ セル比較処理回路（第１の検査手段） ５３ 比較方式選択回路（選択手段） ５４ コンソール ５５ セル部判定回路 ５５ａ 切換信号 ５５ｂ ピッチ測定信号 ９１ 照明光（第１の照明光） ９２ 反射光 ９３ レーザ光（第２の照明光） ９４ レーザ光（第２の照明光） １３１ 対物レンズ瞳（フーリエ変換面） １４１ ダイクロイックミラー（波長分離ミラー） １７１ 半導体レーザ（第２の照明手段） １７２ レーザ照明レンズ １７３ ダイクロイックミラー １７４ レーザコリメートレンズ ２００ 視野 ２１０ 視野 ２１１〜２１４ 繰り返しパターン ４０１〜４０４ 光強度分布 ４２０ 正反射光ピーク ４２１ １次回折光ピーク ５１１ チップの画像 ５１２ チップの画像 ５１３ 差画像 ５２０ パターン ５２１ セルの画像 ５２２ セルの画像 ５２３ 差画像 ５４０ モニタ ９１０ 照明光源の像 ９２０ 正反射光 ９２１ １次回折光 11 Illumination System (First Illumination Means) 12 Half Mirror 13 Objective Lens 14 Beam Splitter (Inspection Light Splitting Means) 15 Pupillary Imaging Lens (Pupil Imaging Means) 16 Field Stop 20 Wafer 21 Chip (Element Forming Area) 22 Chips (Element formation region) 31 X stage 32 X stage drive unit 33 Length measuring scale 41 Sensor 42 Sensor (pupil light intensity distribution detection means) 43 Sensor (pupil light intensity distribution detection means) 51 Chip comparison processing circuit (second Inspection means) 52 cell comparison processing circuit (first inspection means) 53 comparison method selection circuit (selection means) 54 console 55 cell part determination circuit 55a switching signal 55b pitch measurement signal 91 illumination light (first illumination light) 92 reflection Light 93 Laser light (second illumination light) 94 Laser light (second illumination light) 131 Objective lens pupil (Fourier Surface) 141 dichroic mirror (wavelength separation mirror) 171 semiconductor laser (second illuminating means) 172 laser illumination lens 173 dichroic mirror 174 laser collimating lens 200 field of view 210 field of view 211 to 214 repeating pattern 401 to 404 light intensity distribution 420 specular reflection light Peak 421 1st-order diffracted light Peak 511 Chip image 512 Chip image 513 Difference image 520 Pattern 521 Cell image 522 Cell image 523 Difference image 540 Monitor 910 Illumination light source image 920 Specular reflected light 921 1st-order diffracted light

───────────────────────────────────────────────────── フロントページの続き (72)発明者 永石 博 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroshi Nagaishi 5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Incorporated company Hitachi Ltd. Semiconductor Division

Claims (10)

【特許請求の範囲】[Claims] 【請求項１】 一主面に複数の素子形成領域が規則的に
配列され、個々の前記素子形成領域内の少なくとも一部
には繰り返しパターンが形成された半導体ウェハの外観
検査方法であって、 観察光学系のフーリエ変換面で検出される光強度分布に
基づいて前記繰り返しパターンが存在する第１の領域と
それ以外の第２の領域とを実時間で弁別し、 前記第１の領域では同一の前記素子形成領域内の前記繰
り返しパターン同士を比較する第１の検査方法を実行
し、 前記第２の領域では、異なる前記素子形成領域同士を比
較する第２の検査方法を実行することを特徴とする外観
検査方法。1. A method for inspecting the appearance of a semiconductor wafer, wherein a plurality of element formation regions are regularly arranged on one main surface, and a repeating pattern is formed on at least a part of each of the element formation regions. Based on the light intensity distribution detected on the Fourier transform plane of the observation optical system, the first region in which the repetitive pattern exists and the other second region are discriminated in real time, and the same in the first region. A first inspection method for comparing the repeated patterns in the element forming regions with each other, and a second inspection method for comparing the different element forming regions with each other in the second region. Appearance inspection method. 【請求項２】 請求項１記載の外観検査方法において、 前記フーリエ変換面における前記光強度分布内の正反射
光ピーク位置と１次回折光ピーク位置の中間位置におけ
る検出レベルと正反射光ピークレベルの比が予め設定さ
れたしきい値より小さいときに前記繰り返しパターンが
存在する前記第１の領域と判定する第１の操作、 前記フーリエ変換面における前記光強度分布内の正反射
光ピークレベルと１次回折光ピークレベルの比が予め設
定されたしきい値より大きいときに前記繰り返しパター
ンが存在する前記第１の領域と判定する第２の操作、の
少なくとも一方の操作によって第１および第２の領域を
弁別することを特徴とする外観検査方法。2. The appearance inspection method according to claim 1, wherein the detection level and the specular reflection light peak level at an intermediate position between the specular reflection light peak position and the first-order diffracted light peak position in the light intensity distribution on the Fourier transform surface are defined. A first operation of determining the first region in which the repeating pattern exists when the ratio is smaller than a preset threshold value; a specular reflection light peak level in the light intensity distribution on the Fourier transform plane; A second operation of determining the first area in which the repeating pattern is present when the ratio of the peak levels of the second-order diffracted light is larger than a preset threshold value, and at least one operation of the first and second areas A visual inspection method characterized by discriminating between. 【請求項３】 請求項１記載の外観検査方法において、
前記フーリエ変換面上の光強度分布における正反射光ピ
ークと１次回折光ピークの距離から前記繰り返しパター
ンのピッチを測定し、前記第１の検査方法の実行時に
は、測定された前記ピッチを用いて前記繰り返しパター
ン同士を比較することを特徴とする外観検査方法。3. The appearance inspection method according to claim 1,
The pitch of the repeating pattern is measured from the distance between the specular reflection light peak and the first-order diffracted light peak in the light intensity distribution on the Fourier transform surface, and when the first inspection method is executed, the measured pitch is used to measure the pitch. A visual inspection method characterized by comparing repeated patterns. 【請求項４】 一主面に複数の素子形成領域が規則的に
配列され、個々の前記素子形成領域内の少なくとも一部
には繰り返しパターンが形成された半導体ウェハの外観
検査装置であって、 前記半導体ウェハの被検査パターンを照明する第１の照
明手段と、 前記第１の照明手段によって照明された前記被検査パタ
ーンから発生する検査光を取り込む対物レンズと、 前記検査光を用い、同一の前記素子形成領域内の前記繰
り返しパターン同士を比較することによって欠陥の有無
を検査する第１の検査手段と、 前記検査光を用い、異なる前記素子形成領域同士を比較
することによって欠陥の有無を検査する第２の検査手段
と、 前記検査光を分岐する検査光分岐手段と、 分岐された前記検査光の光路上に配置され、前記対物レ
ンズの瞳を結像する瞳結像手段と、 前記瞳上の光強度分布を検出する瞳上光強度分布検出手
段と、 前記瞳上の前記光強度分布から前記被検査パターンが前
記繰り返しパターンを含むか否かを判定する判定手段
と、 前記判定手段によって前記被検査パターンが前記繰り返
しパターンを含むと判定された場合には前記第１の検査
手段を選択し、前記被検査パターンが前記繰り返しパタ
ーンを含まないと判定された場合には前記第２の検査手
段を選択する選択手段と、を含むことを特徴とする外観
検査装置。4. A visual inspection apparatus for a semiconductor wafer, wherein a plurality of element formation regions are regularly arranged on one main surface, and a repetitive pattern is formed on at least a part of each of the element formation regions, First illumination means for illuminating the pattern to be inspected of the semiconductor wafer, an objective lens for taking in the inspection light generated from the pattern to be inspected illuminated by the first illumination means, and the same inspection light are used. First inspection means for inspecting the presence / absence of a defect by comparing the repeated patterns in the element forming region, and inspecting for the presence / absence of a defect by comparing the different element forming regions using the inspection light. Second inspection means, an inspection light splitting means for splitting the inspection light, and a pupil arranged on the optical path of the split inspection light to form a pupil of the objective lens. Image forming means, on-pupil light intensity distribution detecting means for detecting the light intensity distribution on the pupil, and determination for determining whether or not the inspection pattern includes the repetitive pattern from the light intensity distribution on the pupil Means for selecting the first inspecting means when the inspected pattern includes the repeating pattern, and the inspecting pattern does not include the repeating pattern. And a selection means for selecting the second inspection means. 【請求項５】 請求項４記載の外観検査装置において、
前記判定手段は、前記瞳上における前記光強度分布内の
正反射光ピーク位置と１次回折光ピーク位置の中間位置
における検出レベルと正反射光ピークレベルの比が予め
設定されたしきい値より小さいとき、または、前記瞳上
における前記光強度分布内の正反射光ピークレベルと１
次回折光ピークレベルの比が予め設定されたしきい値よ
り大きいときに、前記被検査パターンに前記繰り返しパ
ターンが存在すると判定することを特徴とする外観検査
装置。5. The appearance inspection apparatus according to claim 4,
The determination means has a ratio of a detection level and a specular reflection light peak level at an intermediate position between a specular reflection light peak position and a first-order diffracted light peak position in the light intensity distribution on the pupil smaller than a preset threshold value. When or, the peak level of specular reflection light in the light intensity distribution on the pupil and 1
An appearance inspection apparatus, characterized in that when the ratio of the peak level of the next-order diffracted light is larger than a preset threshold value, it is determined that the repetitive pattern exists in the pattern to be inspected. 【請求項６】 請求項４記載の外観検査装置において、
前記検査光分岐手段と瞳上光強度分布検出手段の間にお
ける前記被検査パターンとの共役位置に、当該被検査パ
ターンからの反射光の通過を制限する視野絞りを備えた
ことを特徴とする外観検査装置。6. The appearance inspection apparatus according to claim 4,
An external appearance characterized in that a field stop for restricting passage of reflected light from the pattern to be inspected is provided at a conjugate position with the pattern to be inspected between the inspection light branching unit and the on-pupil light intensity distribution detecting unit. Inspection device. 【請求項７】 請求項４記載の外観検査装置において、
前記第１の照明手段による第１の照明光とは波長が異な
る第２の照明光によって前記被検査パターンを照明する
第２の照明手段を備え、前記検査光分岐手段は、前記第
１の照明光を透過させ、前記第２の照明光を選択的に反
射する波長分離ミラーからなることを特徴とする外観検
査装置。7. The appearance inspection apparatus according to claim 4,
The second illumination means for illuminating the pattern to be inspected by the second illumination light having a wavelength different from that of the first illumination light by the first illumination means is provided, and the inspection light branching means comprises the first illumination. An appearance inspection apparatus comprising a wavelength separation mirror that transmits light and selectively reflects the second illumination light. 【請求項８】 請求項７記載の外観検査装置において、
前記第２の照明手段は、前記第２の照明光によって前記
被検査パターンを斜め方向から直接的に照明することを
特徴とする外観検査装置。8. The appearance inspection apparatus according to claim 7,
The said 2nd illumination means illuminates the said to-be-inspected pattern directly from the diagonal direction by the said 2nd illumination light, The visual inspection apparatus characterized by the above-mentioned. 【請求項９】 請求項４記載の外観検査装置において、
前記判定手段は、前記瞳上における前記光強度分布内の
正反射光ピーク位置と１次回折光ピーク位置の距離から
前記繰り返しパターンのピッチを測定し、前記第１の検
査手段は、測定された前記ピッチを用いて前記繰り返し
パターン同士を比較することにより前記欠陥の有無を検
査することを特徴とする外観検査装置。9. The appearance inspection apparatus according to claim 4,
The determining means measures the pitch of the repetitive pattern from the distance between the specular reflection light peak position and the first-order diffracted light peak position in the light intensity distribution on the pupil, and the first inspecting means measures the measured An appearance inspection apparatus, which inspects the presence or absence of the defect by comparing the repeating patterns with each other using a pitch. 【請求項１０】 半導体ウェハの一主面に複数の素子形
成領域を規則的に配列し、個々の前記素子形成領域内に
所望の構造の半導体装置を形成する半導体装置の製造方
法であって、個々の前記素子形成領域における欠陥の有
無を、請求項１，２または３記載の外観検査方法、また
は請求項４，５，６，７，８または９記載の外観検査装
置を用いて実行することを特徴とする半導体装置の製造
方法。10. A method of manufacturing a semiconductor device, wherein a plurality of element forming regions are regularly arranged on one main surface of a semiconductor wafer, and a semiconductor device having a desired structure is formed in each of the element forming regions, The presence or absence of a defect in each of the element forming regions is executed by using the appearance inspection method according to claim 1, 2, or 3, or the appearance inspection device according to claim 4, 5, 6, 7, 8 or 9. A method for manufacturing a semiconductor device, comprising: