JPH0982892A - Semiconductor integrated circuit and manufacture thereof - Google Patents
Semiconductor integrated circuit and manufacture thereofInfo
- Publication number
- JPH0982892A JPH0982892A JP23583395A JP23583395A JPH0982892A JP H0982892 A JPH0982892 A JP H0982892A JP 23583395 A JP23583395 A JP 23583395A JP 23583395 A JP23583395 A JP 23583395A JP H0982892 A JPH0982892 A JP H0982892A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- metal
- variable
- dielectric constant
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、可変容量コンデン
サを含む半導体集積回路およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit including a variable capacitor and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、電気的にキャパシタ容量を変化さ
せる可変容量素子としては、バリキャップと呼ばれる可
変容量ダイオード（Variable Capacitance Diode）があ
る。可変容量ダイオードはＰＮ接合ダイオードからな
る。ＰＮ接合ダイオードにバイアス電圧を印加すると空
乏層が形成され、電圧の大きさによって空乏層の幅が変
化する。空乏層の幅が広いと電気容量は小さくなり、空
乏層の幅が狭いと電気容量は大きくなる。可変容量ダイ
オードはバイアス電圧を変化させることによって空乏層
の幅を変化させ、電気容量を変化させる。2. Description of the Related Art Conventionally, as a variable capacitance element for electrically changing the capacitance of a capacitor, there is a variable capacitance diode called a varicap. The variable capacitance diode is a PN junction diode. When a bias voltage is applied to the PN junction diode, a depletion layer is formed, and the width of the depletion layer changes depending on the magnitude of the voltage. If the width of the depletion layer is wide, the electric capacity becomes small, and if the width of the depletion layer is narrow, the electric capacity becomes large. The variable-capacitance diode changes the width of the depletion layer by changing the bias voltage and changes the electric capacitance.
【０００３】このような可変容量ダイオードは、ＴＶチ
ューナー、ＦＭ／ＡＭチューナーなどのＡＦＴ、ＡＦ
Ｃ、ＦＭ変調用回路の部品として使用されてきた。ま
た、最近では自動選局機能を有する半導体集積回路が開
発され、その同調素子としても使用されるようになって
きた。例えばHi−Fi用ＦＭチューナー回路においては、
可変容量ダイオードが１０個使用され、また車載用ＦＭ
電子チューナーにおいては、可変容量ダイオードが６個
使用されている。Such variable capacitance diodes are used in AFT and AF of TV tuners, FM / AM tuners, etc.
It has been used as a component of C and FM modulation circuits. Further, recently, a semiconductor integrated circuit having an automatic channel selection function has been developed and has been used as a tuning element for the semiconductor integrated circuit. For example, in the FM tuner circuit for Hi-Fi,
10 variable capacitance diodes are used, and FM for vehicle
In the electronic tuner, six variable capacitance diodes are used.
【０００４】しかし、可変容量ダイオード１個あたりの
面積は数ｍｍ2 以上と大きく、多くの可変容量ダイオー
ドを個別部品として実装するために、回路全体の面積が
大きくなってしまうという問題が生じていた。集積回路
と可変容量ダイオードを別々に実装すると、実装面積が
大きくなることのほかに、精細な調整がしにくいという
問題も生じ、従来から集積回路中に可変容量素子を取り
込みたいという要望が多かった。However, the area per variable capacitance diode is as large as several mm 2 or more, and the problem arises that the area of the entire circuit becomes large because many variable capacitance diodes are mounted as individual parts. . If the integrated circuit and the variable capacitance diode are separately mounted, the mounting area becomes large and there is also the problem that it is difficult to make fine adjustments, and there have been many desires to incorporate a variable capacitance element into the integrated circuit. .
【０００５】そこで可変容量を等価的に取り込んだ半導
体集積回路の例を以下に示す。図７は可変容量を等価的
に取り込んだＢＳ／ＣＳ−ＦＭ変調器用のＰＬＬ(Phase
Lock Loop) 回路中のＶＣＯ（Variable Cycle Oscilla
tor)回路の構成を示す回路図である。図７において１は
発振部で、発振部１中のコンデンサＣ5 およびＣ6 、コ
イルＬは集積回路の外部に実装されている。また、２は
可変容量を等価的に取り込んだ可変容量部である。しか
し、可変容量を実現するために、バイポーラトランジス
タ９個、ダイオード２個、抵抗２個等の多くの素子を必
要とし、チップサイズの増大を引き起こしていた。Therefore, an example of a semiconductor integrated circuit in which the variable capacitance is equivalently incorporated is shown below. FIG. 7 shows a PLL (Phase Phase) for a BS / CS-FM modulator that incorporates a variable capacitance equivalently.
Lock Loop) VCO (Variable Cycle Oscilla) in the circuit
(tor) is a circuit diagram showing a configuration of a circuit. In FIG. 7, reference numeral 1 denotes an oscillator, and capacitors C 5 and C 6 and a coil L in the oscillator 1 are mounted outside the integrated circuit. Reference numeral 2 is a variable capacitance section that equivalently incorporates the variable capacitance. However, in order to realize the variable capacitance, many elements such as 9 bipolar transistors, 2 diodes, and 2 resistors are required, which causes an increase in chip size.
【０００６】[0006]
【発明が解決しようとする課題】上記したように、従来
の可変容量を等価的に取り込んだ半導体集積回路はチッ
プサイズが大きくなるという問題をもっていた。本発明
の目的は、小さい面積で実現可能な可変容量コンデンサ
を搭載した半導体集積回路およびその製造方法を提供す
ることにある。As described above, the conventional semiconductor integrated circuit equivalently incorporating the variable capacitor has a problem that the chip size becomes large. An object of the present invention is to provide a semiconductor integrated circuit equipped with a variable capacitor that can be realized in a small area and a method for manufacturing the same.
【０００７】[0007]
（構成）上記課題を解決し目的を達成するために本発明
の半導体集積回路およびその製造方法は、以下のごとく
構成されている。 （１）例えば、所定の回路機能を実現する機能ブロック
部を形成した半導体基板上に、金属／高誘電率材料／金
属又は金属／高誘電率材料／半導体の積層構造からな
り、該積層構造にバイアス電圧を印加する手段を有する
少なくとも一つの可変容量コンデンサを設けてなる。 （２）金属／高誘電率材料／金属又は金属／高誘電率材
料／半導体の積層構造からなり、該積層構造にバイアス
電圧を印加する手段を有する少なくとも一つの可変容量
コンデンサと、金属／高誘電率材料／金属又は金属／高
誘電率材料／半導体の積層構造からなる少なくとも一つ
の固定容量コンデンサとを具備してなる。 （３）上記（２）に記載の半導体集積回路を製造する方
法において、前記可変容量コンデンサと前記固定容量コ
ンデンサを、同一の製造工程で同時に形成する。(Structure) In order to solve the above problems and achieve the object, a semiconductor integrated circuit and a manufacturing method thereof according to the present invention are structured as follows. (1) For example, a metal / high-dielectric constant material / metal or metal / high-dielectric constant material / semiconductor laminated structure is formed on a semiconductor substrate on which a functional block portion for realizing a predetermined circuit function is formed. At least one variable capacitor having a means for applying a bias voltage is provided. (2) At least one variable capacitor having a laminated structure of metal / high dielectric constant material / metal or metal / high dielectric constant material / semiconductor, and having a means for applying a bias voltage to the laminated structure, and metal / high dielectric constant At least one fixed-capacitance capacitor having a laminated structure of a dielectric material / metal or a metal / high dielectric constant material / semiconductor. (3) In the method of manufacturing a semiconductor integrated circuit according to (2), the variable capacitor and the fixed capacitor are simultaneously formed in the same manufacturing process.
【０００８】本発明において好ましい態様は以下の通り
である。 （ａ）上記高誘電率材料の誘電率が２０以上である。 （ｂ）上記高誘電率材料の膜厚が１μｍ以下である。Preferred embodiments of the present invention are as follows. (A) The dielectric constant of the high dielectric constant material is 20 or more. (B) The film thickness of the high dielectric constant material is 1 μm or less.
【０００９】また本発明においては、複数の可変容量コ
ンデンサ間で高誘電率材料の膜厚及び面積が異なっても
良い。また、可変容量コンデンサ及び固定容量コンデン
サを構成する高誘電率材料が素子によって異なってもよ
い。Further, in the present invention, the film thickness and area of the high dielectric constant material may be different among the plurality of variable capacitance capacitors. Further, the high dielectric constant material forming the variable capacitance capacitor and the fixed capacitance capacitor may be different depending on the element.
【００１０】（作用）金属と高誘電率材料と金属との積
層構造（以下ＭＩＭ構造と記す）、または金属と高誘電
率材料と半導体との積層構造（以下ＭＩＳ構造と記す）
からなるコンデンサは、すでに固定電圧におけるコンデ
ンサ素子として使用することが提案されていた。これら
の構造で、誘電率の高い薄膜を用いると、高誘電率材料
特有の電気容量の電圧依存性を示す。従来から集積回路
内で用いられてきた低誘電率のＳｉＯ2 、ＳｉＮまたは
ＳｉＯＮでは、低誘電率材料であるがゆえに電気容量の
電圧依存性はほとんど見られない。また一方で、高誘電
率材料を用いたコンデンサにおいても、誘電体がバルク
のセラミックからなるために、電気容量の電圧依存性は
ほとんど問題にされてこなかった。なぜならば、バルク
の高誘電率材料を用いたコンデンサにおいては、電極間
の厚さが薄膜の１００〜１０００倍であるため、特に高
電圧下で用いる用途の部品を除けば、電界としては非常
に小さい値で駆動しており、電気容量変化が比較的小さ
い領域で使用しているためである。ところが、高誘電率
材料を薄膜で使用するコンデンサの場合には、駆動電圧
が３〜５Ｖ程度であっても極めて大きな電界下で使用す
ることになる。例えば、１００ｎｍ〜１μｍの薄膜コン
デンサを５Ｖで駆動すると、５０〜５００ＫＶ／ｃｍと
いう大きな電界がかかる。高誘電率材料は本質的に大き
な電界依存性を持っているが、セラミックや単結晶のバ
ルク材料を使った部品ではあらわれない電圧依存性が高
誘電率薄膜では顕著にあらわれる。高誘電率薄膜を固定
電圧下でコンデンサとして使用する場合、使用電圧にお
ける容量値をあらかじめ見込んで回路設計がなされる。
しかしながら、高誘電率薄膜の誘電率の特徴的な電圧依
存性を生かし、このＭＩＭまたはＭＩＳ構造に負荷する
電圧を変化させることによって、可変容量を得ることが
できる。(Function) Laminated structure of metal, high dielectric constant material and metal (hereinafter referred to as MIM structure) or laminated structure of metal, high dielectric constant material and semiconductor (hereinafter referred to as MIS structure)
It has already been proposed to use a capacitor consisting of as a capacitor element at a fixed voltage. If a thin film having a high dielectric constant is used in these structures, the voltage dependence of the electric capacitance peculiar to the high dielectric constant material is exhibited. Since SiO 2 , SiN or SiON having a low dielectric constant which has been conventionally used in an integrated circuit is a material having a low dielectric constant, the voltage dependence of the electric capacity is hardly seen. On the other hand, even in a capacitor using a high dielectric constant material, since the dielectric is made of bulk ceramic, the voltage dependency of the electric capacity has hardly been a problem. This is because, in a capacitor using a bulk high dielectric constant material, the thickness between electrodes is 100 to 1000 times that of a thin film, so it is extremely useful as an electric field except for parts used under high voltage. This is because it is driven at a small value and is used in a region where the change in electric capacity is relatively small. However, in the case of a capacitor using a high dielectric constant material in a thin film, it is used under an extremely large electric field even if the driving voltage is about 3 to 5V. For example, when a thin film capacitor of 100 nm to 1 μm is driven at 5 V, a large electric field of 50 to 500 KV / cm is applied. High-dielectric-constant materials inherently have large electric field dependence, but voltage-dependence, which does not appear in parts using ceramics or single-crystal bulk materials, appears remarkably in high-dielectric-constant thin films. When a high dielectric constant thin film is used as a capacitor under a fixed voltage, a circuit design is made in consideration of the capacitance value at the used voltage in advance.
However, by taking advantage of the characteristic voltage dependence of the dielectric constant of the high dielectric constant thin film and changing the voltage applied to this MIM or MIS structure, a variable capacitance can be obtained.
【００１１】[0011]
（第１実施形態）図１は、本発明の第１実施形態に係わ
るＢＳ／ＣＳ−ＦＭ変調器用のＰＬＬ用ＶＣＯ回路の構
成を示す回路図である。図１と図７のＶＣＯ回路は同じ
動作をする回路である。図１において、ＶＣＯ回路は発
振部１（特許請求の範囲の機能ブロック部に相当）と可
変容量部２とから構成されている。Ｒ1 からＲ5 は抵抗
で、Ｌはコイル、Ｑ1 からＱ2 はトランジスタ、Ｃ1 か
らＣ8 は固定容量コンデンサ、そしてＣx は可変容量コ
ンデンサである。またＶcontは可変容量コンデンサＣx
にある電圧を印加し、固定容量コンデンサＣx の電気容
量を所望の値にするための電源である。コンデンサＣ5
及びＣ6 、及びコイルＬは集積回路の外部に実装されて
おり、それ以外の素子はすべて同一基板上に搭載されて
いる。(First Embodiment) FIG. 1 is a circuit diagram showing a configuration of a PLL VCO circuit for a BS / CS-FM modulator according to a first embodiment of the present invention. The VCO circuits of FIGS. 1 and 7 are circuits that perform the same operation. In FIG. 1, the VCO circuit includes an oscillating unit 1 (corresponding to a functional block unit in the claims) and a variable capacitance unit 2. R 1 to R 5 are resistors, L is a coil, Q 1 to Q 2 are transistors, C 1 to C 8 are fixed capacitors, and C x is a variable capacitor. Also, V cont is a variable capacitor C x
Is a power source for applying a certain voltage to the electric capacity of the fixed capacity capacitor C x to a desired value. Capacitor C5
, C6 and the coil L are mounted outside the integrated circuit, and all other elements are mounted on the same substrate.
【００１２】図１において、図１と図７とにおける可変
容量部２の大きさを比べると、図７の可変容量部２では
７５０００μｍ2 の面積を要していたが、図１の可変容
量部２においては６８００μｍ2 となり、約１０分の１
の面積にすることができた。そのため、本実施形態の回
路は従来に比べてチップサイズを小さくすることができ
た。In FIG. 1, comparing the sizes of the variable capacitance section 2 in FIGS. 1 and 7, the variable capacitance section 2 in FIG. 7 requires an area of 75000 μm 2 , but the variable capacitance section in FIG. 2 becomes 6800 μm 2 , which is about 1/10
Area. Therefore, the circuit of the present embodiment can reduce the chip size as compared with the conventional one.
【００１３】本実施形態の発振回路の発振原理を以下に
示す。コンデンサの電気容量がＣ、コイルのインダクタ
ンスがＬ0 の発振回路の発振周波数ｆ0 は、 ｆ0 ＝１／［２π×（Ｌ0 ×Ｃ）1/2 ］ である。本実施形態のＶＣＯ回路のコンデンサは可変容
量コンデンサであるので、電気容量Ｃが変化する。した
がって本実施形態のＶＣＯ回路では異なる周波数を提供
することができる。The oscillation principle of the oscillator circuit of this embodiment will be described below. The oscillation frequency f 0 of the oscillator circuit capacitance of the capacitor C, the inductance of the coil L 0 is a f 0 = 1 / [2π × (L 0 × C) 1/2]. Since the capacitor of the VCO circuit of this embodiment is a variable capacitor, the electric capacity C changes. Therefore, the VCO circuit of this embodiment can provide different frequencies.
【００１４】Ｘ1 Ｖ印加時の電気容量がｘ1 Ｃ0 Ｆ、Ｘ
2 Ｖ印加時の容量がｘ2 Ｃ0 Ｆである時には、それぞれ
の発振周波数ｆ01とｆ02は次の関係を持つ。 ｆ02＝ｆ01×（ｘ1 ／ｘ2 ）1/2 可変容量コンデンサは、複数個組み合わせて使用するこ
とができ、また他の固定容量コンデンサとを組み合わせ
て用いることもできる。例えば、電気容量がＣv の可変
容量コンデンサと電気容量がＣf の固定容量コンデンサ
とが並列にコイルに接続されていれば、発振周波数ｆ0
は、 ｆ0 ＝１／｛２π×［Ｌ0 ×（Ｃf ＋Ｃv ）］1/2 ｝ となり、可変容量コンデンサの電気容量Ｃv が変化する
ことによって発振周波数ｆ0 が変化する。The electric capacity when X 1 V is applied is x 1 C 0 F, X
When the capacitance when 2 V is applied is x 2 C 0 F, the respective oscillation frequencies f 01 and f 02 have the following relationship. It is possible to use a plurality of f 02 = f 01 × (x 1 / x 2 ) 1/2 variable capacitance capacitors in combination, and it is also possible to use in combination with other fixed capacitance capacitors. For example, if a variable capacitor having an electric capacity of C v and a fixed capacitor having an electric capacity of C f are connected in parallel to the coil, the oscillation frequency f 0
Becomes f 0 = 1 / {2π × [L 0 × (C f + C v )] 1/2 }, and the oscillation frequency f 0 changes as the electric capacity C v of the variable capacitor changes.
【００１５】図２は本発明の第１実施形態に係わる可変
容量コンデンサを用いたＢＳ／ＣＳ−ＦＭ変調器用のＰ
ＬＬ用ＶＣＯ回路の発振部および可変容量部の等価回路
の構成を示す回路図である。FIG. 2 is a P diagram for a BS / CS-FM modulator using a variable capacitor according to the first embodiment of the present invention.
FIG. 6 is a circuit diagram showing a configuration of an equivalent circuit of an oscillation unit and a variable capacitance unit of the LL VCO circuit.
【００１６】可変容量部２は固定容量コンデンサＣ7 及
びＣ8 と可変容量コンデンサＣx とが直列に接続されて
構成されており、可変容量部２の合成電気容量Ｃは、 Ｃ＝（Ｃ7 ×Ｃx ×Ｃ8 ）／（Ｃ7 ×Ｃx ＋Ｃx ×Ｃ8 ＋Ｃ7 ×Ｃ8 ） というように、可変容量コンデンサＣx の変化に応じて
合成電気容量Ｃが変化する。また固定容量コンデンサＣ
1 およびＣ2 が可変容量部２に並列に接続されているの
で、可変容量コンデンサＣx の変化に応じて合成電気容
量Ｃが変化し、さらには合成電気容量Ｃと固定容量コン
デンサＣ1 およびＣ2 との合成電気容量が可変容量とし
て変化することを利用して、異なる発振周波数を得てい
る。また特に精度を必要とする回路では、さらに複数の
固定容量コンデンサあるいは抵抗素子と組み合わせて用
い、発振周波数を制御してもよい。The variable capacitance part 2 is constituted by connecting fixed capacitance capacitors C 7 and C 8 and a variable capacitance capacitor C x in series, and the combined capacitance C of the variable capacitance part 2 is C = (C 7 The combined electric capacitance C changes according to the change of the variable capacitor C x , such as × C x × C 8 ) / (C 7 × C x + C x × C 8 + C 7 × C 8 ). Fixed capacitor C
Since 1 and C 2 are connected in parallel to the variable capacitance section 2, the combined capacitance C changes according to the change of the variable capacitor C x , and further, the combined capacitance C and the fixed capacitors C 1 and C 2. Different oscillation frequencies are obtained by utilizing the fact that the combined capacitance with 2 changes as a variable capacitance. Further, in a circuit that requires particularly high accuracy, the oscillation frequency may be controlled by further using it in combination with a plurality of fixed capacitance capacitors or resistance elements.
【００１７】またＨｉ−Ｆｉ用ＦＭチューナ回路や車載
用ＦＭ電子チューナ回路に用いられている可変容量ダイ
オードを本発明に係わる可変容量コンデンサに置き換え
て、半導体基板上に搭載することも可能である。また、
可変容量コンデンサを集積回路を、ＡＧＣ高性能アン
プ、音声用リミッタアンプ、ＣＲ位相発振回路等にも搭
載することが可能である。It is also possible to replace the variable capacitance diode used in the FM tuner circuit for Hi-Fi or the on-vehicle FM electronic tuner circuit with the variable capacitance capacitor according to the present invention and mount it on the semiconductor substrate. Also,
It is possible to mount the variable capacitor in an integrated circuit in an AGC high-performance amplifier, a voice limiter amplifier, a CR phase oscillation circuit, and the like.
【００１８】次に本実施形態の図１のＶＣＯ回路に搭載
した可変容量コンデンサについて説明する。図３は本発
明の第１実施形態に係わる可変容量コンデンサの構造を
示す断面図である。図１において、Ｓｉ基板１１上にＳ
ｉ酸化膜からなる分離層１２が形成されている。分離層
１２の上部の一部にＰｔ／Ｔｉからなる下部電極１３が
形成され、その上部に高誘電率膜１４として膜厚２００
ｎｍの（Ｂａ，Ｓｒ）ＴｉＯ3 がゾル・ゲル法によって
形成されている。またその上にＰｔからなる上部電極１
５が形成され、その上に保護膜１６が形成され、その保
護膜１６が一部を開口されて、上部電極１５と接続する
配線１７が形成されている。配線１７の下部の上部電極
１５と高誘電率膜１４と下部電極１３との積層構造にバ
イアス電圧が印加されるようになっており、そのバイア
ス電圧を変化させることによって可変容量コンデンサと
して機能する。Next, the variable capacitor mounted in the VCO circuit of FIG. 1 of the present embodiment will be described. FIG. 3 is a sectional view showing the structure of the variable capacitance capacitor according to the first embodiment of the present invention. In FIG. 1, S is formed on the Si substrate 11.
A separation layer 12 made of an i oxide film is formed. A lower electrode 13 made of Pt / Ti is formed on a part of the upper portion of the separation layer 12, and a high dielectric constant film 14 having a film thickness of 200 is formed on the lower electrode 13.
nm of (Ba, Sr) TiO 3 is formed by the sol-gel method. In addition, the upper electrode 1 made of Pt
5 is formed, a protective film 16 is formed thereon, and a part of the protective film 16 is opened to form a wiring 17 connected to the upper electrode 15. A bias voltage is applied to the laminated structure of the upper electrode 15, the high dielectric constant film 14, and the lower electrode 13 below the wiring 17, and the bias voltage is changed to function as a variable capacitor.
【００１９】次に高誘電率膜の図３のＭＩＭ構造におい
て、材料を変えたときの可変容量コンデンサの電気容量
の電圧依存性を示す。ここで高誘電率材料として、強誘
電体と２種類の常誘電体を用いた。Next, in the MIM structure of the high dielectric constant film of FIG. 3, the voltage dependence of the electric capacitance of the variable capacitance capacitor when the material is changed is shown. Here, as the high dielectric constant material, a ferroelectric substance and two types of paraelectric substances were used.
【００２０】図４は本発明の第１実施形態に係わる可変
容量コンデンサの電気容量の電圧依存性を示す特性図で
ある。図４において、（ａ）及び（ｂ）は常誘電体で、
特に常誘電体（ｂ）は図１に示した構成の膜厚２００ｎ
ｍの（Ｂａ，Ｓｒ）Ｔｉ3 である。また、（ｃ）は強誘
電体でる。FIG. 4 is a characteristic diagram showing the voltage dependence of the electric capacity of the variable capacitor according to the first embodiment of the present invention. In FIG. 4, (a) and (b) are paraelectric materials,
Particularly, the paraelectric material (b) has a film thickness of 200 n with the structure shown in FIG.
m of (Ba, Sr) Ti 3 . Further, (c) is a ferroelectric substance.
【００２１】強誘電体である（ｃ）は電気容量の電圧依
存性が大きいが、強誘電体自身の性質のためにヒステリ
シスが存在している。常誘電体である（ｂ）の（Ｂａ，
Ｓｒ）Ｔｉ3 の電気容量の電圧依存性は比較的大きい。
また常誘電体である（ａ）は同じく常誘電体である
（ｂ）の（Ｂａ，Ｓｒ）Ｔｉ3 に比べて電気容量の電圧
依存性が小さい。The ferroelectric substance (c) has a large voltage dependency of the electric capacity, but hysteresis exists due to the property of the ferroelectric substance itself. (Ba) of (b) which is a paraelectric material,
The voltage dependence of the electric capacity of Sr) Ti 3 is relatively large.
Further, (a) which is a paraelectric material has a smaller voltage dependency of electric capacity than (Ba, Sr) Ti 3 which is a paraelectric material (b).
【００２２】図５は本発明の第１実施形態に係わる高誘
電率膜の膜厚を変化させたときの可変容量コンデンサの
電気容量の電圧依存性を示す特性図である。図５におい
て（ａ）は膜厚１μｍ、（ｂ）は膜厚５００ｎｍ、
（ｃ）は膜厚１００ｎｍ、（ｄ）は膜厚５０ｎｍであ
る。高誘電率膜の膜厚を薄くすると、特徴的な電圧−容
量変化が得られる。高誘電率膜の膜厚が１μｍ、５００
ｎｍでは電気容量の電圧依存性は小さい。しかし、高誘
電率膜の膜厚が１００ｎｍ、５０ｎｍと薄くなると、電
気容量の電圧依存性が大きくなることが分かる。高誘電
率膜の膜厚が薄くなると電気容量の電圧依存性が大きく
なるのは、膜厚が薄くなると高誘電率膜にかかる電界が
大きくなるからである。FIG. 5 is a characteristic diagram showing the voltage dependence of the electric capacitance of the variable capacitance capacitor when the film thickness of the high dielectric constant film according to the first embodiment of the present invention is changed. In FIG. 5, (a) shows a film thickness of 1 μm, (b) shows a film thickness of 500 nm,
(C) has a film thickness of 100 nm, and (d) has a film thickness of 50 nm. A characteristic voltage-capacitance change can be obtained by reducing the film thickness of the high dielectric constant film. High dielectric constant film thickness is 1μm, 500
In nm, the voltage dependence of the electric capacity is small. However, it can be seen that when the film thickness of the high dielectric constant film is as thin as 100 nm and 50 nm, the voltage dependency of the electric capacity becomes large. The thin film thickness of the high dielectric constant film increases the voltage dependency of the electric capacitance because the electric field applied to the high dielectric constant film increases as the film thickness decreases.
【００２３】高誘電率膜の厚さが１μｍを越えると、電
圧−容量変化を持つものの、電圧−容量変化が小さくな
るばかりでなく、通常の半導体プロセスでは、基板上で
積層構造に加工することが難しくなるため、高誘電体膜
の厚さは１μｍ以下であることが望ましい。When the thickness of the high dielectric constant film exceeds 1 μm, the voltage-capacitance change is caused, but the voltage-capacitance change is small, and in a normal semiconductor process, it is processed into a laminated structure on the substrate. Therefore, the thickness of the high dielectric film is preferably 1 μm or less.
【００２４】以上のように高誘電率材料の薄膜を用いた
ＭＩＭ構造あるいはＭＩＳ構造では、特徴的な電圧−容
量変化が得られる。特にＭＩＳ構造では空乏層のために
電気容量の電圧依存性は、ＭＩＭ構造に比べて、さらに
大きくなる。As described above, in the MIM structure or the MIS structure using the thin film of the high dielectric constant material, a characteristic voltage-capacitance change can be obtained. In particular, in the MIS structure, the voltage dependence of the electric capacity becomes larger than that in the MIM structure due to the depletion layer.
【００２５】所望の電圧−容量変化は、誘電体の種類、
膜厚、電極材料等を変えたり、誘電体膜中に若干の添加
物、不純物を注入すること等によって得られる。高誘電
率材料としては、十分大きな容量変化を引き起こさせる
ために誘電率２０以上のものが望ましい。特に各種のペ
ロブスカイト構造を含む層状化合物が代表的なものであ
る。その中でも特に、ＳｒＴｉＯ3 、ＢａＴｉＯ3 、
（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 、
（Ｐｂ，Ｌａ）ＴｉＯ3 、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔ
ｉ）Ｏ3 、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3 等は誘電率が１００
以上であり、膜厚が比較的厚い領域でも大きな電圧−容
量変化が得られる。一方、誘電率が２０から１００の高
誘電率材料では電圧−容量変化は比較的小さいものの、
容量精度が高く、誘電損失、誘電率の温度依存性が小さ
いという利点を有する。The desired voltage-capacitance change depends on the type of dielectric,
It can be obtained by changing the film thickness, the electrode material, etc., or by injecting some additives or impurities into the dielectric film. As the high dielectric constant material, a material having a dielectric constant of 20 or more is desirable in order to cause a sufficiently large capacitance change. In particular, layered compounds containing various perovskite structures are typical. Among them, especially SrTiO 3 , BaTiO 3 ,
(Ba, Sr) TiO 3 , Pb (Zr, Ti) O 3 ,
(Pb, La) TiO 3 , (Pb, La) (Zr, T
i) O 3 and Pb (Mg, Nb) O 3 have a dielectric constant of 100.
As described above, a large voltage-capacitance change can be obtained even in a region where the film thickness is relatively large. On the other hand, in a high dielectric constant material having a dielectric constant of 20 to 100, the voltage-capacitance change is relatively small,
It has advantages of high capacitance accuracy and small temperature dependence of dielectric loss and dielectric constant.
【００２６】（第２実施形態）図６は本発明の第２実施
形態に係わる可変容量コンデンサと固定容量コンデン
サ、およびトランジスタを同一基板上に集積した半導体
集積回路の構成を示す断面図である。(Second Embodiment) FIG. 6 is a sectional view showing the structure of a semiconductor integrated circuit in which a variable capacitor, a fixed capacitor, and a transistor according to a second embodiment of the present invention are integrated on the same substrate.
【００２７】Ｓｉ基板２１の上部の一部にｎ+ 層２２が
形成され、Ｓｉ基板２１とｎ+ 層２２との上部にｎ型Ｓ
ｉ２３が形成されている。ｎ+ 層２２の上部のｎ型Ｓｉ
２３の一部にｐ層のベース２４が形成され、そのベース
２４の一部にｎ+ 型層からなるエミッタ２５が形成され
ている。またｎ+ 層２２と接続するｎ層からなるコレク
タ２６が形成され、バイポーラトランジスタが形成され
ている。以上の構造の上部に選択的に分離層２７が形成
され、その分離層２７上部に、下部電極２８と、高誘電
率膜２９と上部電極３０を積層した構造からなるコンデ
ンサ素子が２組形成されている。以上すべての構造の上
に保護膜３１が形成され、ベース２４、エミッタ２５、
コレクタ２６、および２つの上部電極３０上にそれぞれ
配線３２及び３３及び３４及び３５及び３６が形成され
ている。配線３６の下のコンデンサ素子にバイアス電圧
を印加することによって、配線３６の下のコンデンサ素
子が可変容量コンデンサとして動作する。したがって、
バイアス電圧を印加しない、配線３５の下のコンデンサ
素子は固定容量コンデンサとなる。An n + layer 22 is formed on a part of the upper portion of the Si substrate 21, and an n-type S is formed on the Si substrate 21 and the n + layer 22.
i23 is formed. n-type Si on the n + layer 22
A p-layer base 24 is formed on a part of 23, and an emitter 25 made of an n + -type layer is formed on a part of the base 24. Further, a collector 26 composed of an n layer connected to the n + layer 22 is formed to form a bipolar transistor. An isolation layer 27 is selectively formed on the above structure, and two sets of capacitor elements having a structure in which a lower electrode 28, a high dielectric constant film 29 and an upper electrode 30 are laminated are formed on the isolation layer 27. ing. The protective film 31 is formed on all of the above structures, and the base 24, the emitter 25,
Wirings 32 and 33 and 34 and 35 and 36 are formed on the collector 26 and the two upper electrodes 30, respectively. By applying a bias voltage to the capacitor element under the wiring 36, the capacitor element under the wiring 36 operates as a variable capacitance capacitor. Therefore,
The capacitor element under the wiring 35, to which the bias voltage is not applied, is a fixed capacitance capacitor.
【００２８】可変容量コンデンサ及び固定容量コンデン
サを構成する下部電極２８、高誘電率膜２９、及び上部
電極３０は、それぞれ同一の材料から構成されている。
したがって、下部電極２８、高誘電率膜２９、および上
部電極３０を形成する際、それぞれ同一の成膜方法で形
成することができる。したがって、可変容量コンデンサ
と固定容量コンデンサとは同一の工程で同時に形成する
ことができた。The lower electrode 28, the high-dielectric-constant film 29, and the upper electrode 30 constituting the variable capacitance capacitor and the fixed capacitance capacitor are made of the same material.
Therefore, the lower electrode 28, the high dielectric constant film 29, and the upper electrode 30 can be formed by the same film forming method. Therefore, the variable capacitor and the fixed capacitor can be simultaneously formed in the same process.
【００２９】可変容量コンデンサと固定容量コンデンサ
とを同一の工程で同時に形成することが可能なので、可
変容量コンデンサの搭載によるプロセスの増加を最小限
に抑えることができる。Since the variable capacitance capacitor and the fixed capacitance capacitor can be simultaneously formed in the same process, the increase in the number of processes due to mounting the variable capacitance capacitor can be minimized.
【００３０】（変形例）第１実施形態および第２実施形
態の可変容量コンデンサはＭＩＭ構造であるが、ＭＩＳ
構造でも形成することが可能である。(Modification) Although the variable capacitors of the first and second embodiments have the MIM structure,
It is also possible to form a structure.
【００３１】所望の特性を得るために、金属−金属間あ
るいは金属−半導体間に挟む誘電体材料を変えることに
よって、可変容量コンデンサと固定容量コンデンサとを
区別し、形成することも可能である。In order to obtain desired characteristics, it is also possible to distinguish and form a variable capacitance capacitor and a fixed capacitance capacitor by changing the dielectric material sandwiched between the metal and the metal or between the metal and the semiconductor.
【００３２】複数個の可変容量コンデンサを含む回路で
は、金属−金属間あるいは金属−半導体間に挟む誘電体
膜の膜厚を変えることによって、それぞれの可変容量コ
ンデンサを区別し、形成することもできる。その他、本
発明の要旨を逸脱しない範囲で、種々変形して実施する
ことが可能である。In a circuit including a plurality of variable capacitors, each variable capacitor can be distinguished and formed by changing the film thickness of the dielectric film sandwiched between the metal and the metal or between the metal and the semiconductor. . In addition, various modifications can be made without departing from the spirit of the present invention.
【００３３】[0033]
【発明の効果】本発明によれば下記の半導体集積回路お
よびその製造方法を提供できる。ある機能を実現する回
路を有する半導体集積回路上に可変容量をわずかな素子
部で形成することが可能となり、実装すべき個別部品が
減少することによって、集積回路全体の面積を大幅に減
少させることが可能である。According to the present invention, the following semiconductor integrated circuit and its manufacturing method can be provided. A variable capacitor can be formed with a small number of elements on a semiconductor integrated circuit having a circuit that realizes a certain function, and the number of individual parts to be mounted is reduced, thereby significantly reducing the area of the entire integrated circuit. Is possible.
【００３４】複数の可変容量コンデンサおよび固定容量
コンデンサを同一基板上に共通工程で同時に形成するこ
とが可能であるため、可変容量コンデンサの搭載による
プロセスコストの増加を最小限に抑えることができる。Since it is possible to simultaneously form a plurality of variable capacitors and fixed capacitors on the same substrate in a common process, it is possible to minimize an increase in process cost due to mounting the variable capacitors.
【図１】本発明の第１実施形態に係わる可変容量コンデ
ンサを用いたＢＳ／ＣＳ−ＦＭ変調器用のＰＬＬ用ＶＣ
Ｏ回路の構成を示す回路図。FIG. 1 is a PLL VC for a BS / CS-FM modulator using a variable capacitor according to a first embodiment of the present invention.
A circuit diagram showing composition of an O circuit.
【図２】本発明の第１実施形態に係わるＢＳ／ＣＳ−Ｆ
Ｍ変調器用のＰＬＬ用ＶＣＯ回路の発振部および可変容
量部の等価回路の構成を示す回路図。FIG. 2 is a BS / CS-F according to the first embodiment of the present invention.
FIG. 6 is a circuit diagram showing a configuration of an equivalent circuit of an oscillation unit and a variable capacitance unit of a PLL VCO circuit for an M modulator.
【図３】本発明の第１実施形態に係わる可変容量コンデ
ンサの構造を示す断面図。FIG. 3 is a cross-sectional view showing the structure of a variable capacitance capacitor according to the first embodiment of the present invention.
【図４】本発明の第１実施形態に係わる可変容量コンデ
ンサの電気容量の電圧依存性を示す特性図。FIG. 4 is a characteristic diagram showing voltage dependence of electric capacitance of the variable capacitance capacitor according to the first embodiment of the present invention.
【図５】本発明の第１実施形態に係わる高誘電率膜の膜
厚を変化させたときの可変容量コンデンサの電気容量の
電圧依存性を示す特性図。FIG. 5 is a characteristic diagram showing the voltage dependence of the electric capacitance of the variable capacitance capacitor when the film thickness of the high dielectric constant film according to the first embodiment of the present invention is changed.
【図６】本発明の第２実施形態に係わる可変容量コンデ
ンサと固定容量コンデンサ、およびトランジスタを同一
基板上に搭載した半導体集積回路の構成を示す断面図。FIG. 6 is a sectional view showing the configuration of a semiconductor integrated circuit in which a variable capacitor, a fixed capacitor, and a transistor according to a second embodiment of the present invention are mounted on the same substrate.
【図７】可変容量を等価的に取り込んだＢＳ／ＣＳ−Ｆ
Ｍ変調器用のＰＬＬ回路中のＶＣＯ回路の構成を示す回
路図。FIG. 7: BS / CS-F in which variable capacitance is equivalently incorporated
FIG. 6 is a circuit diagram showing a configuration of a VCO circuit in a PLL circuit for an M modulator.
１…発振部 ２…可変容量部 Ｌ…コイル Ｒ1 〜Ｒ5 …抵抗 Ｑ1 〜Ｑ2 …トランジスタ Ｃ1 〜Ｃ10…固定容量コンデンサ Ｃx …可変容量コンデンサ １１…Ｓｉ基板 １２…分離層 １３…下部電極 １４…高誘電率膜 １５…上部電極 １６…保護膜 １７…配線 ２１…Ｓｉ基板 ２２…ｎ+ 層 ２３…ｎ型Ｓｉ ２４…ベース ２５…エミッタ ２６…コレクタ ２７…分離層 ２８…下部電極 ２９…高誘電率膜 ３０…上部電極 ３１…保護膜 ３２〜３６…配線1 ... oscillator 2 ... variable capacitance portion L ... coil R 1 to R 5 ... resistance Q 1 to Q 2 ... transistor C 1 -C 10 ... fixed capacitance capacitor C x ... variable capacitor 11 ... Si substrate 12 ... separation layer 13 ... lower electrode 14 ... high dielectric constant film 15 ... upper electrode 16 ... protective film 17 ... wiring 21 ... Si substrate 22 ... n + layer 23 ... n type Si 24 ... base 25 ... emitter 26 ... collector 27 ... separation layer 28 ... bottom Electrode 29 ... High dielectric constant film 30 ... Upper electrode 31 ... Protective film 32 to 36 ... Wiring
Claims (3)
電率材料／半導体の積層構造からなり、該積層構造にバ
イアス電圧を印加する手段を有する少なくとも一つの可
変容量コンデンサを設けてなることを特徴とする半導体
集積回路。1. A laminated structure of metal / high dielectric constant material / metal or metal / high dielectric constant material / semiconductor, wherein at least one variable capacitor having means for applying a bias voltage is provided to the laminated structure. A semiconductor integrated circuit characterized by the above.
電率材料／半導体の積層構造からなり、該積層構造にバ
イアス電圧を印加する手段を有する少なくとも一つの可
変容量コンデンサと、金属／高誘電率材料／金属又は金
属／高誘電率材料／半導体の積層構造からなる少なくと
も一つの固定容量コンデンサとを具備してなることを特
徴とする半導体集積回路。2. A metal / high dielectric constant material / metal or metal / high dielectric constant material / semiconductor laminated structure, and at least one variable capacitor having means for applying a bias voltage to the laminated structure, and metal / A semiconductor integrated circuit comprising: at least one fixed capacitance capacitor having a laminated structure of a high dielectric constant material / metal or a metal / high dielectric constant material / semiconductor.
る方法において、前記可変容量コンデンサと前記固定容
量コンデンサを、同一の製造工程で同時に形成すること
を特徴とする半導体集積回路の製造方法。3. The method for manufacturing a semiconductor integrated circuit according to claim 2, wherein the variable capacitor and the fixed capacitor are simultaneously formed in the same manufacturing process. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23583395A JPH0982892A (en) | 1995-09-13 | 1995-09-13 | Semiconductor integrated circuit and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23583395A JPH0982892A (en) | 1995-09-13 | 1995-09-13 | Semiconductor integrated circuit and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982892A true JPH0982892A (en) | 1997-03-28 |
Family
ID=16991945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23583395A Pending JPH0982892A (en) | 1995-09-13 | 1995-09-13 | Semiconductor integrated circuit and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982892A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002540597A (en) * | 1999-03-19 | 2002-11-26 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Improved integrated oscillator and tunable circuit |
| JP2009537973A (en) * | 2006-05-18 | 2009-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Adjustable on-chip sub-capacitor design |
| DE102018208214A1 (en) | 2017-05-25 | 2018-11-29 | Yazaki Corporation | Interconnects |
| DE102018208215A1 (en) | 2017-05-25 | 2018-11-29 | Yazaki Corporation | Interconnects |
-
1995
- 1995-09-13 JP JP23583395A patent/JPH0982892A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002540597A (en) * | 1999-03-19 | 2002-11-26 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Improved integrated oscillator and tunable circuit |
| JP2009537973A (en) * | 2006-05-18 | 2009-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Adjustable on-chip sub-capacitor design |
| DE102018208214A1 (en) | 2017-05-25 | 2018-11-29 | Yazaki Corporation | Interconnects |
| DE102018208215A1 (en) | 2017-05-25 | 2018-11-29 | Yazaki Corporation | Interconnects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283462A (en) | Integrated distributed inductive-capacitive network | |
| JP2853332B2 (en) | Variable voltage capacitor | |
| US5166646A (en) | Integrated tunable resonators for use in oscillators and filters | |
| US5640042A (en) | Thin film ferroelectric varactor | |
| US5446306A (en) | Thin film voltage-tuned semiconductor bulk acoustic resonator (SBAR) | |
| TWI223445B (en) | Multi-terminal MOS varactor | |
| EP0562101B1 (en) | Voltage variable capacitor having amorphous dielectric film | |
| KR20040075861A (en) | Circuit configuration for dc-biased capacitors | |
| US7330083B2 (en) | Oscillator having voltage dividing circuit | |
| US4973922A (en) | Voltage controlled variable capacitor and oscillator using it | |
| JP4509390B2 (en) | Improved integrated oscillator and adjustable circuit | |
| US5189593A (en) | Integrated distributed resistive-capacitive network | |
| US6320474B1 (en) | MOS-type capacitor and integrated circuit VCO using same | |
| US20020135970A1 (en) | Voltage-dependent thin-film capacitor | |
| GB2045560A (en) | Feedback circuit for use in oscillator | |
| JPH0982892A (en) | Semiconductor integrated circuit and manufacture thereof | |
| JP2951128B2 (en) | Voltage controlled oscillator | |
| JPH1051238A (en) | Voltage control oscillator | |
| US20010045869A1 (en) | Voltage-controlled crystal oscillator | |
| JPH05218304A (en) | Integrated distribution-type resistance- capacity and inductance-capacity network | |
| JP2001077437A (en) | Variable capacitance element and voltage-controlled oscillator | |
| JP3060389B2 (en) | condenser | |
| Kahmen et al. | An ultra-low phase noise 3.37–3.58 GHz MEMS varactor based VCO with continuous frequency tuning | |
| EP0318210B1 (en) | Voltage controlled variable capacitor and oscillator | |
| KR20060075660A (en) | Variable capacitor circuit having serially connected capacitors |