JPH0982757A - 半導体装置とその半導体装置の製造方法 - Google Patents
半導体装置とその半導体装置の製造方法Info
- Publication number
- JPH0982757A JPH0982757A JP7231171A JP23117195A JPH0982757A JP H0982757 A JPH0982757 A JP H0982757A JP 7231171 A JP7231171 A JP 7231171A JP 23117195 A JP23117195 A JP 23117195A JP H0982757 A JPH0982757 A JP H0982757A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- indium
- bump
- semiconductor chip
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 第１の半導体チップに形成された第１の電極
と、第２の半導体チップまたは基板に形成された第２の
電極とを、インジウムバンプで接続した半導体装置とそ
の半導体装置の製造方法に関し、バンプによる接続不良
をなくす。 【解決手段】 第１の電極51と第２の電極52を、または
電極51と52に相当する電極の表面の金属層を、インジウ
ムの融点より低い温度でインジウムとの共晶体を作る金
属で形成し、該金属とインジウムバンプ４との共晶体を
介して電極51と61が接続された半導体装置と、前記金属
を媒体として使用することで加圧することなく、電極51
と61をバンプ接続する半導体装置の製造方法。
と、第２の半導体チップまたは基板に形成された第２の
電極とを、インジウムバンプで接続した半導体装置とそ
の半導体装置の製造方法に関し、バンプによる接続不良
をなくす。 【解決手段】 第１の電極51と第２の電極52を、または
電極51と52に相当する電極の表面の金属層を、インジウ
ムの融点より低い温度でインジウムとの共晶体を作る金
属で形成し、該金属とインジウムバンプ４との共晶体を
介して電極51と61が接続された半導体装置と、前記金属
を媒体として使用することで加圧することなく、電極51
と61をバンプ接続する半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置とその製
造方法、特に、インジウムを主成分としたバンプを使用
し、第１の半導体チップに形成された第１の電極と、第
２の半導体チップまたは基板に形成された第２の電極と
を、電気的に接続させた半導体装置とその製造方法に関
する。
造方法、特に、インジウムを主成分としたバンプを使用
し、第１の半導体チップに形成された第１の電極と、第
２の半導体チップまたは基板に形成された第２の電極と
を、電気的に接続させた半導体装置とその製造方法に関
する。
【０００２】
【従来の技術】インジウムを主成分としたバンプを使用
した半導体装置として、例えばハイブリッド型撮像装置
がある。
した半導体装置として、例えばハイブリッド型撮像装置
がある。
【０００３】図２はハイブリッド型撮像素子の主要構成
の説明図であり、撮像装置１は、信号処理回路が形成さ
れた回路素子２に、多数の光−電気変換素子が形成され
た検知素子３を搭載してなる。
の説明図であり、撮像装置１は、信号処理回路が形成さ
れた回路素子２に、多数の光−電気変換素子が形成され
た検知素子３を搭載してなる。
【０００４】検知素子３の下面に形成された多数の光−
電気変換素子の電極と、回路素子２の上面に形成された
多数の電極とは、インジウムを主成分としたパッド４に
よって接続されている。
電気変換素子の電極と、回路素子２の上面に形成された
多数の電極とは、インジウムを主成分としたパッド４に
よって接続されている。
【０００５】一般にパッド４は、リフトオフ法によって
回路素子２または検知素子３の所定部に形成され、回路
素子２と検知素子３はパッド４を挟んだ状態で加圧し、
パッド４の溶融温度に加熱することによって、回路素子
２と検知素子３とを接続するようになる。
回路素子２または検知素子３の所定部に形成され、回路
素子２と検知素子３はパッド４を挟んだ状態で加圧し、
パッド４の溶融温度に加熱することによって、回路素子
２と検知素子３とを接続するようになる。
【０００６】
【発明が解決しようとする課題】以上説明したように、
インジウムを主成分としたバンプを使用した従来の半導
体装置では、第１の半導体チップに形成された第１の電
極と、第２の半導体チップまたは基板に形成された第２
の電極とは、バンプを介在させた状態で加圧加熱し、対
向する電極間を電気的に接続させる。
インジウムを主成分としたバンプを使用した従来の半導
体装置では、第１の半導体チップに形成された第１の電
極と、第２の半導体チップまたは基板に形成された第２
の電極とは、バンプを介在させた状態で加圧加熱し、対
向する電極間を電気的に接続させる。
【０００７】バンプ接続における従来技術の問題点の説
明図である図３において、回路素子２に形成された第１
の電極５と検知素子３に形成された第２の電極６とを接
続した各バンプ４は、太鼓状に膨らむようになる。な
お、図中において７と８は、電極５または６との間に形
成された絶縁層（パッシベーション）である。
明図である図３において、回路素子２に形成された第１
の電極５と検知素子３に形成された第２の電極６とを接
続した各バンプ４は、太鼓状に膨らむようになる。な
お、図中において７と８は、電極５または６との間に形
成された絶縁層（パッシベーション）である。
【０００８】一方、半導体装置は高性能・小型化が進ん
でおり、例えばハイブリッド型撮像装置において画素の
大きさおよびその整列ピッチが小さくなり、従来40μm
程度であったピッチを20μm 程度にしたいという要望が
ある。
でおり、例えばハイブリッド型撮像装置において画素の
大きさおよびその整列ピッチが小さくなり、従来40μm
程度であったピッチを20μm 程度にしたいという要望が
ある。
【０００９】かかる高性能・小型化要望に対し従来技術
では追従が困難、即ち、例えば前記ハイブリッド型撮像
装置において、従来技術で形成されたパッド４を有する
回路素子２に、従来技術によって位置合わせした検知素
子３を接続させたとき、図３に示す如く、パッド４の形
成位置のずれ（位置のばらつき）によって太鼓状に膨ら
んで隣接バンプ４が接触することがある。
では追従が困難、即ち、例えば前記ハイブリッド型撮像
装置において、従来技術で形成されたパッド４を有する
回路素子２に、従来技術によって位置合わせした検知素
子３を接続させたとき、図３に示す如く、パッド４の形
成位置のずれ（位置のばらつき）によって太鼓状に膨ら
んで隣接バンプ４が接触することがある。
【００１０】さらに、回路素子２と検知素子３との位置
合わせ精度が悪かったり、電極６の形成位置がずれてい
ると、図３の中央部に示すバンプ４′の如く、所定の電
極６からはみ出して形成されるようになる。このように
電極６から絶縁層８上にはみ出した形成されバンプ４′
は、そのはみ出し部の密着力が弱いため、装置１の使用
中に絶縁層８上で拡がり、隣接する所定外の電極６また
はその電極６に接続したバンプ４と接触することがあっ
た。
合わせ精度が悪かったり、電極６の形成位置がずれてい
ると、図３の中央部に示すバンプ４′の如く、所定の電
極６からはみ出して形成されるようになる。このように
電極６から絶縁層８上にはみ出した形成されバンプ４′
は、そのはみ出し部の密着力が弱いため、装置１の使用
中に絶縁層８上で拡がり、隣接する所定外の電極６また
はその電極６に接続したバンプ４と接触することがあっ
た。
【００１１】前記問題点を解決する簡易手段として、例
えばバンプ４接続時の加圧力を小さくしてバンプ４の太
鼓状の膨らみを少なくすると、電極６とバンプ４との接
合力が不足し、電気的安定性が損なわれるようになる。
えばバンプ４接続時の加圧力を小さくしてバンプ４の太
鼓状の膨らみを少なくすると、電極６とバンプ４との接
合力が不足し、電気的安定性が損なわれるようになる。
【００１２】
【課題を解決するための手段】インジウムバンプが太鼓
状になって発生する前記課題を解決する本発明は、第１
の半導体チップに形成された第１の電極と、第２の半導
体チップまたは基板に形成された第２の電極とが、イン
ジウムを主成分としたバンプで接続された半導体装置に
おいて、該第１の電極と第２の電極とが、該第１および
第２の電極の表面にインジウムの融点より低い温度でイ
ンジウムとの共晶体を作る金属で形成された第１および
第２の金属層を介在せしめ、加熱されたことで該第１お
よび第２の金属層との接合部で共晶体が生成された該バ
ンプで接続されてなること、を特徴とした半導体装置
と、第１の半導体チップに形成された第１の電極の表面
に、インジウムの融点より低い温度でインジウムとの共
晶体を作る第１の金属層を形成し、該第１の半導体チッ
プを搭載する第２の半導体チップまたは基板に形成され
た第２の電極の表面に、インジウムの融点より低い温度
でインジウムとの共晶体を作る第２の金属層を形成し、
該第１および第２の金属層の一方の上に、インジウムを
主成分としたバンプを形成し、該バンプと該第１および
第２の金属層の他方とを当接せしめ、該第１および第２
の金属層と該バンプとが共晶体を作る温度に加熱して該
第１の電極と第２の電極とを電気的に接続させること、
を特徴とした半導体装置の製造方法である。
状になって発生する前記課題を解決する本発明は、第１
の半導体チップに形成された第１の電極と、第２の半導
体チップまたは基板に形成された第２の電極とが、イン
ジウムを主成分としたバンプで接続された半導体装置に
おいて、該第１の電極と第２の電極とが、該第１および
第２の電極の表面にインジウムの融点より低い温度でイ
ンジウムとの共晶体を作る金属で形成された第１および
第２の金属層を介在せしめ、加熱されたことで該第１お
よび第２の金属層との接合部で共晶体が生成された該バ
ンプで接続されてなること、を特徴とした半導体装置
と、第１の半導体チップに形成された第１の電極の表面
に、インジウムの融点より低い温度でインジウムとの共
晶体を作る第１の金属層を形成し、該第１の半導体チッ
プを搭載する第２の半導体チップまたは基板に形成され
た第２の電極の表面に、インジウムの融点より低い温度
でインジウムとの共晶体を作る第２の金属層を形成し、
該第１および第２の金属層の一方の上に、インジウムを
主成分としたバンプを形成し、該バンプと該第１および
第２の金属層の他方とを当接せしめ、該第１および第２
の金属層と該バンプとが共晶体を作る温度に加熱して該
第１の電極と第２の電極とを電気的に接続させること、
を特徴とした半導体装置の製造方法である。
【００１３】このような半導体装置とその製造方法は、
インジウムパッドを、インジウムの融点より低い温度で
インジウムと共晶体を作る金属で挟むため、第１の半導
体チップと第２の半導体チップまたは基板との接続に際
し、従来技術で必要した加圧力が不要、即ち、パッドを
その溶融温度程度に加熱すると、加圧しなくても前記第
１および第２の金属層とパッドとの間に共晶体が生成さ
れ、バンプを太鼓状に変形させることなく前記共晶体に
よって、確実な電気的接続が行なわれるようになる。
インジウムパッドを、インジウムの融点より低い温度で
インジウムと共晶体を作る金属で挟むため、第１の半導
体チップと第２の半導体チップまたは基板との接続に際
し、従来技術で必要した加圧力が不要、即ち、パッドを
その溶融温度程度に加熱すると、加圧しなくても前記第
１および第２の金属層とパッドとの間に共晶体が生成さ
れ、バンプを太鼓状に変形させることなく前記共晶体に
よって、確実な電気的接続が行なわれるようになる。
【００１４】
【発明の実施の形態】図１は本発明をハイブリッド型撮
像装置に適用した実施例の説明図である。図２のハイブ
リッド型撮像素子に本発明を適用した実施例である図１
において、(a) は回路素子２に対する検知素子３の位置
決めの説明図、(b) はバンプ４を形成した回路素子２に
形成されたバンプ４に検知素子３を当接させた状態の説
明図、(c) は加熱されたバンプ４が回路素子２と検知素
子３に接合した状態の説明図である。
像装置に適用した実施例の説明図である。図２のハイブ
リッド型撮像素子に本発明を適用した実施例である図１
において、(a) は回路素子２に対する検知素子３の位置
決めの説明図、(b) はバンプ４を形成した回路素子２に
形成されたバンプ４に検知素子３を当接させた状態の説
明図、(c) は加熱されたバンプ４が回路素子２と検知素
子３に接合した状態の説明図である。
【００１５】図１において、回路素子（第２の半導体チ
ップまたは基板）２の上面には、所定の開口部を有する
絶縁層（パッシベーション）７を形成したのち、該開口
部を埋める電極51を、インジウムの融点より低い温度で
インジウムと共晶体を作る金属、例えば金・錫・タリウ
ム・パラジウム等にてパターン形成したのち、電極51の
上にインジウムを主成分としたバンプ４をパターン形成
し、検知素子（第１の半導体チップ）３には、所定の開
口部を有する絶縁層（パッシベーション）８を形成した
のち、該開口部を埋める電極61を、インジウムの融点よ
り低い温度でインジウムと共晶体を作る金属、例えば金
・錫・タリウム・パラジウム等にてパターン形成する。
ップまたは基板）２の上面には、所定の開口部を有する
絶縁層（パッシベーション）７を形成したのち、該開口
部を埋める電極51を、インジウムの融点より低い温度で
インジウムと共晶体を作る金属、例えば金・錫・タリウ
ム・パラジウム等にてパターン形成したのち、電極51の
上にインジウムを主成分としたバンプ４をパターン形成
し、検知素子（第１の半導体チップ）３には、所定の開
口部を有する絶縁層（パッシベーション）８を形成した
のち、該開口部を埋める電極61を、インジウムの融点よ
り低い温度でインジウムと共晶体を作る金属、例えば金
・錫・タリウム・パラジウム等にてパターン形成する。
【００１６】絶縁層７と８は、溶融したバンプに対する
濡れ性のないことが望ましい、そこで、本実施例では従
来と同じ二酸化シリコン(SiO2)にて形成し、その厚さも
従来のものと同じく5000Åとし、電極51と61の厚さも従
来の電極５および６と同じく１μm 程度とした。
濡れ性のないことが望ましい、そこで、本実施例では従
来と同じ二酸化シリコン(SiO2)にて形成し、その厚さも
従来のものと同じく5000Åとし、電極51と61の厚さも従
来の電極５および６と同じく１μm 程度とした。
【００１７】そして、図１(a) に示す如く、所定の電極
51と61が上下方向に対向するように、回路素子２と検知
素子３とを位置決めしたのち、図１(b) に示す如く、電
極51の下面をバンプ４の上面に当接させる。その当接時
において、バンプ４および電極51の形成位置のばらつき
および回路素子２と検知素子３位置合わせ誤差によっ
て、電極51とバンプ４とが横方向に多少食い違うように
なるものもできる。
51と61が上下方向に対向するように、回路素子２と検知
素子３とを位置決めしたのち、図１(b) に示す如く、電
極51の下面をバンプ４の上面に当接させる。その当接時
において、バンプ４および電極51の形成位置のばらつき
および回路素子２と検知素子３位置合わせ誤差によっ
て、電極51とバンプ４とが横方向に多少食い違うように
なるものもできる。
【００１８】次いで、前記当接を維持した状態で、バン
プ４と電極51, 61が共晶体を生成する温度、例えば約17
0 ℃に加熱すると、バンプ４と電極51および61の当接部
には、バンプ４の主部材であるインジウムと電極51, 61
の形成部材との共晶体が生成され、溶融されたバンプ４
は電極51と61を電気的に接続させる。
プ４と電極51, 61が共晶体を生成する温度、例えば約17
0 ℃に加熱すると、バンプ４と電極51および61の当接部
には、バンプ４の主部材であるインジウムと電極51, 61
の形成部材との共晶体が生成され、溶融されたバンプ４
は電極51と61を電気的に接続させる。
【００１９】その際、電極51をバンプ４に押圧させない
ため、バンプ４は太鼓状に膨らむことなく、かつ、電極
51とバンプ４との前記食い違いがあっても、溶融バンプ
４は共晶体生成時の表面張力によって、濡れ性のよい電
極51の表面に引かれる如くなり、絶縁層８の上にはみ出
すことがない。
ため、バンプ４は太鼓状に膨らむことなく、かつ、電極
51とバンプ４との前記食い違いがあっても、溶融バンプ
４は共晶体生成時の表面張力によって、濡れ性のよい電
極51の表面に引かれる如くなり、絶縁層８の上にはみ出
すことがない。
【００２０】なお、前記実施例ではインジウムの融点よ
り低い温度でインジウムと共晶体を作る金属にて電極51
と61を形成している。しかし、かかるインジウム共晶体
生成金属にてなる金属層を従来の電極５と６の上に形成
するまたは、バンプ４を従来の電極６の上に形成し電極
51をインジウム共晶体生成金属で形成してもよいこと
は、本発明の前記実施例から明白である。
り低い温度でインジウムと共晶体を作る金属にて電極51
と61を形成している。しかし、かかるインジウム共晶体
生成金属にてなる金属層を従来の電極５と６の上に形成
するまたは、バンプ４を従来の電極６の上に形成し電極
51をインジウム共晶体生成金属で形成してもよいこと
は、本発明の前記実施例から明白である。
【００２１】
【発明の効果】以上説明したように本発明によれば、電
極間接続後のバンプが太鼓状にならず、従って隣のバン
プに接触し難くなると共に、所定電極からはみ出して形
成されないようになる。そのため、接続すべき電極およ
びバンプに従来と同程度のばらつきがあっても、電気的
接続の信頼性が確保される。
極間接続後のバンプが太鼓状にならず、従って隣のバン
プに接触し難くなると共に、所定電極からはみ出して形
成されないようになる。そのため、接続すべき電極およ
びバンプに従来と同程度のばらつきがあっても、電気的
接続の信頼性が確保される。
【図１】 本発明をハイブリッド型撮像装置に適用した
実施例の説明図
実施例の説明図
【図２】 ハイブリッド型撮像素子の主要構成の説明図
【図３】 インジウムバンプを使用した従来の接続の問
題点の説明図
題点の説明図
２ 回路素子（第１の半導体チップ） ３ 検知素子（第２の半導体チップまたは基板） ４ インジウムバンプ 51 電極 (第１の電極） 61 電極 (第２の電極）
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/146
Claims (4)
- 【請求項１】 インジウムを主成分としたバンプを使用
し、第１の半導体チップに形成された第１の電極と、第
２の半導体チップまたは基板に形成された第２の電極と
が接続された半導体装置において、 該第１の電極と第２の電極とが、該第１および第２の電
極の表面にインジウムの融点より低い温度でインジウム
との共晶体を作る金属で形成された第１および第２の金
属層を介在せしめ、該接続のための加熱によって該第１
および第２の金属層との接合部に生成された共晶体によ
り、該第１および第２の電極とバンプとが接続されてな
ること、 を特徴とする半導体装置。 - 【請求項２】 インジウムを主成分としたバンプを使用
し、第１の半導体チップに形成された第１の電極と、第
２の半導体チップまたは基板に形成された第２の電極と
が接続された半導体装置において、 該第１の電極と第２の電極とが、インジウムの融点より
低い温度でインジウムとの共晶体を作る金属で形成され
てなり、 該第１および第２の電極と該バンプとの接合部に、該接
続のための加熱によって生成された共晶体により、該第
１および第２の電極とバンプとが接続されてなること、 を特徴とする半導体装置。 - 【請求項３】 第１の半導体チップに形成された第１の
電極の表面に、インジウムの融点より低い温度でインジ
ウムとの共晶体を作る金属にて第１の金属層を形成し、 該第１の半導体チップを搭載する第２の半導体チップま
たは基板に形成された第２の電極の表面に、該金属にて
なる第２の金属層を形成し、 該第１および第２の金属層の一方の上に、インジウムを
主成分としたバンプを形成し、 対向するように配設された該バンプと該第１および第２
の金属層の他方とを当接せしめ、 該第１および第２の金属層と該バンプとが共晶体を作る
温度に加熱して該第１の電極と第２の電極とを電気的に
接続させること、 を特徴とする半導体装置の製造方法。 - 【請求項４】 第１の半導体チップに形成される第１の
電極と、該第１の半導体チップを搭載する第２の半導体
チップまたは基板に形成された第２の電極とを、インジ
ウムの融点より低い温度でインジウムとの共晶体を作る
金属にて形成し、 対向するように配設された該第１および第２の電極の一
方の上に、インジウムを主成分としたバンプを形成し、 該バンプを該第１および第２の電極の他方に当接せし
め、 該金属と該バンプとが共晶体を作る温度に加熱して該第
１の電極と第２の電極とを電気的に接続させること、 を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7231171A JPH0982757A (ja) | 1995-09-08 | 1995-09-08 | 半導体装置とその半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7231171A JPH0982757A (ja) | 1995-09-08 | 1995-09-08 | 半導体装置とその半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982757A true JPH0982757A (ja) | 1997-03-28 |
Family
ID=16919435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7231171A Withdrawn JPH0982757A (ja) | 1995-09-08 | 1995-09-08 | 半導体装置とその半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982757A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073843A1 (fr) * | 2000-03-29 | 2001-10-04 | Rohm Co., Ltd. | Dispositif semi-conducteur |
| JP2011009489A (ja) * | 2009-06-26 | 2011-01-13 | Sony Corp | 半導体装置の製造方法、半導体装置及び固体撮像装置 |
| US9704915B2 (en) | 2010-07-09 | 2017-07-11 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
-
1995
- 1995-09-08 JP JP7231171A patent/JPH0982757A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073843A1 (fr) * | 2000-03-29 | 2001-10-04 | Rohm Co., Ltd. | Dispositif semi-conducteur |
| US6815829B2 (en) | 2000-03-29 | 2004-11-09 | Rohm Co., Ltd. | Semiconductor device with compact package |
| JP2011009489A (ja) * | 2009-06-26 | 2011-01-13 | Sony Corp | 半導体装置の製造方法、半導体装置及び固体撮像装置 |
| US9704915B2 (en) | 2010-07-09 | 2017-07-11 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
| US10263034B2 (en) | 2010-07-09 | 2019-04-16 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
| US10651231B2 (en) | 2010-07-09 | 2020-05-12 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
| US11545519B2 (en) | 2010-07-09 | 2023-01-03 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877556A (en) | Structure for composite bumps | |
| JP3225062B2 (ja) | 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法 | |
| JP2001176918A (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
| US5667132A (en) | Method for solder-bonding contact pad arrays | |
| JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP4167443B2 (ja) | 固体撮像素子 | |
| JP3133105B2 (ja) | 相互接続構体 | |
| JPH0982757A (ja) | 半導体装置とその半導体装置の製造方法 | |
| JP3702062B2 (ja) | 圧力センサ装置 | |
| KR100225398B1 (ko) | 반도체 범프의 본딩구조 및 방법 | |
| EP1018761A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2002134541A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JPS6362266A (ja) | 固体撮像装置の製造方法 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| KR0157008B1 (ko) | 이방성 도전막을 이용한 칩형 소자의 실장방법 | |
| JP3395926B2 (ja) | 電極装置 | |
| JP2959215B2 (ja) | 電子部品およびその実装方法 | |
| US7324715B2 (en) | Optical information processing circuit assembly | |
| JP2998507B2 (ja) | 半導体装置の製造方法 | |
| JPH05335374A (ja) | 半導体装置 | |
| JP4026732B2 (ja) | 半導体装置、およびこの製造方法 | |
| KR100188707B1 (ko) | 이방성 도전막을 이용한 칩형소자의 실장방법 | |
| JPH03268329A (ja) | バンプ電極 | |
| JPH05226801A (ja) | 回路基板およびその接続構造 | |
| JP2597809B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |