JPH0982721A - 高出力バイポーラトランジスタ - Google Patents

高出力バイポーラトランジスタ

Info

Publication number
JPH0982721A
JPH0982721A JP7231162A JP23116295A JPH0982721A JP H0982721 A JPH0982721 A JP H0982721A JP 7231162 A JP7231162 A JP 7231162A JP 23116295 A JP23116295 A JP 23116295A JP H0982721 A JPH0982721 A JP H0982721A
Authority
JP
Japan
Prior art keywords
bipolar transistor
signal transmission
line
pad portion
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7231162A
Other languages
English (en)
Inventor
Teruyuki Shimura
輝之 紫村
Manabu Kato
加藤　　学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7231162A priority Critical patent/JPH0982721A/ja
Priority to US08/634,966 priority patent/US5719530A/en
Priority to DE19629090A priority patent/DE19629090A1/de
Priority to KR1019960038939A priority patent/KR970018711A/ko
Publication of JPH0982721A publication Critical patent/JPH0982721A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 複数のバイポーラトランジスタを並列動作さ
せて高出力を得るバイポーラトランジスタにおいて、ベ
ース入力端子に入力されたＲＦ信号の進行方向から見
て、近い側に位置するトランジスタと遠い側に位置する
トランジスタに入力されるそれぞれの信号の大きさを均
一にする。 【解決手段】 ベース入力端子６近傍のベースフィード
ライン４に、バイパス線路７の一端７ａを接続し、その
他端７ｃをベースフィードライン４終端部に接続して、
ベース入力端子６から遠い側に位置するトランジスタ
に、これよりも前段に位置するトランジスタによる信号
の減衰の影響のない信号を供給する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は高出力バイポーラ
トランジスタに関し、特に複数のバイポーラトランジス
タを並列に接続して動作させる際に、各トランジスタに
供給されるＲＦ信号の均一化を図ったものに関するもの
である。
【０００２】
【従来の技術】バイポーラトランジスタは、その周波数
特性を向上させるため、及び電流集中効果（current cr
owding effect ）を防ぐために、そのエミッタのサイズ
を小さくする必要があるので、複数の単位トランジスタ
をグループ化して接続して並列動作させたり、入力信号
を複数の電極より上記グループ毎に供給している。図３
１は、「移動体通信用パワーＨＢＴの熱解析と電力特性
（社団法人 電子情報通信学会 信学技報，1995-07 P9
5-101 ）」に示された、従来の高出力バイポーラトラン
ジスタの構成を示す図であり、この図は、複数の単位ト
ランジスタがベースフィードラインと呼ばれる共通の配
線に接続されてグループ化されたものを示している。図
において、２００は基板、３０はＲＦ信号が入力される
部位となるベースパッド部３０ａと、ベースパッド部３
０ａから延びる入力フィードライン３０ｂとからなる信
号入力線路、３３は入力フィードライン３０ｂから延び
る複数の配線であり、この配線３３の先端に単位トラン
ジスタが接続されている。３１はバイポーラトランジス
タのベース電極、３２はバイポーラトランジスタのエミ
ッタ電極である。なお、実際にはトランジスタ素子を構
成するコレクタ電極がエミッタ電極３２の近傍に配置さ
れているが、ここでは省略されている。
【０００３】図３２は図３１に示したトランジスタ回路
の等価回路図を示し、以下、この図を参照しつつ動作に
ついて説明する。ベースパッド部３１ａに入力されたＲ
Ｆ信号は、入力フィードライン３０ｂに沿って伝播し、
入力フィードライン３０ｂに接続された配線３３を介し
て各トランジスタのベース電極３１に入力され、各トラ
ンジスタが並列動作することによって、接続された各ト
ランジスタの出力を合わせた出力が得られる。
【０００４】ところが上述のように構成された従来の高
出力バイポーラトランジスタは、ベースパッド部３０ａ
近傍に接続されたトランジスタの入力電極にＲＦ入力が
偏って入力され、ベースパッド部３０ａから遠い入力フ
ィードライン３０ｂの終端側の入力電極に供給されるＲ
Ｆ信号が小さくなり、トランジスタ間で不均一動作が生
じて出力，効率が低下するという問題がある。すなわ
ち、図３２の等価回路図に示されるように、ベースパッ
ド部３０ａに入力されたＲＦ信号（ｉ０）はベース配線
抵抗Ｒ１により振幅が減衰し、ベース・エミッタ間容量
ＣBEにより位相が反転する。従って、各単位ＨＢＴに
は、異なるＲＦ信号（ｉ１〜ｉ５）が入力される。つま
り、この入力信号を各単位ＨＢＴで増幅した後、合成さ
れる出力信号の強度がベース配線抵抗Ｒ１，ベース・エ
ミッタ間容量ＣBEの影響によって減少してしまうという
問題点がある。
【０００５】
【発明が解決しようとする課題】従来の高出力バイポー
ラトランジスタは、以上のように構成されており、入力
信号を共通の入力フィードラインに配された配線を介し
て各トランジスタに供給していたため、入力側に近い場
所に位置するトランジスタと、入力側から遠い場所に位
置するトランジスタとにでは、ＲＦ信号が偏って入力さ
れ、後段のトランジスタほどＲＦ入力が少なくなり、不
均一動作が生じて出力，及び効率が低下するという問題
点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、複数の単位トランジスタを共通
のフィードラインに接続して並列動作させる際に、各ト
ランジスタに均一に電力を供給することができる高出力
バイポーラトランジスタを供給することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る高出力バ
イポーラトランジスタは、基板上に配置された複数のバ
イポーラトランジスタと、外部より印加される駆動信号
を入力するためのパッド部と、このパッド部に連続して
形成され、上記複数のバイポーラトランジスタのベース
電極を共通接続する信号伝達ラインとからなる信号線路
と、上記パッド部近傍の信号伝達ラインにその一端が接
続され、その他端が上記信号伝達ラインの終端部近傍に
接続されたバイパス線路とを備えたものである。
【０００８】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記バイパス配線の一端を、上
記信号伝送ラインと上記パッド部に最も近いトランジス
タのベース電極との接続点よりもパッド部側にて上記信
号伝達ラインに接続したものである。
【０００９】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、その一端が、上記バイパス線路
の一端と上記信号伝達ラインとの接続点よりも上記信号
伝達ラインの終端部側に接続され、その他端が、上記バ
イパス線路の他端と上記信号伝達ラインとの接続点より
も上記パッド部側に接続された補助バイパス線路を備え
たものである。
【００１０】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記バイパス線路を、エアブリ
ッジまたはワイヤを用いて上記信号伝達ライン上方に設
けたものである。
【００１１】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記バイパス線路を、エアブリ
ッジまたはワイヤを用いて上記信号伝達ラインの上方に
設けるとともに、上記バイパス配線の一端を、上記パッ
ド部に最も近いトランジスタのベース電極よりもパッド
部側にて、上記信号伝達ラインに接続したものである。
【００１２】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記バイパス線路の途中に分岐
線路を設け、該分岐線路の先端を、該バイパス線路の一
端と他端が接続された上記信号伝達ライン間において接
続したものである。
【００１３】また、この発明に係る高出力バイポーラト
ランジスタは、基板上に配置された複数のバイポーラト
ランジスタと、外部より印加される駆動信号を入力する
ためのパッド部と、このパッド部に連続して形成され、
上記複数のバイポーラトランジスタのうち、上記パッド
部から遠い側に位置するトランジスタ群のベース電極を
共通接続する第１の信号伝達ラインと、上記パッド部に
連続して形成され、上記複数のバイポーラトランジスタ
のうち、上記パッド部から近い側に位置するトランジス
タ群のベース電極を共通接続する第２の信号伝達ライン
とからなる信号線路とを備えたものである。
【００１４】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記第２の信号伝達ラインを、
上記第１の信号伝達ラインよりも細い線幅となるように
したものである。
【００１５】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記第１の信号伝達ラインと上
記第２の信号伝達ラインの長さを、上記パッド部から上
記各バイポーラトランジスタまでの配線長が等しくなる
ように設定したものである。
【００１６】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記第１の信号ラインに接続さ
れたトランジスタ群のエミッタ面積の和と、上記第２の
信号ラインに接続されたトランジスタ群のエミッタ面積
の和とが等しくなるようにしたものである。
【００１７】また、この発明に係る高出力バイポーラト
ランジスタは、基板上に配置された複数のバイポーラト
ランジスタと、外部より印加される駆動信号を入力する
ためのパッド部と、このパッド部に連続して形成され、
上記複数のバイポーラトランジスタにそれぞれ独立して
接続された複数の信号伝達ラインとを備えたものであ
る。
【００１８】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記複数の信号伝達ラインの線
幅を、上記パッド部から遠い側に位置するバイポーラト
ランジスタを接続するものから、上記パッド部に近い側
に位置するバイポーラトランジスタを接続するものほど
細くなるようにしたものである。
【００１９】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記各信号伝達ラインの長さ
を、上記パッド部から上記各バイポーラトランジスタま
での配線長が等しくなるように設定したものである。
【００２０】また、この発明に係る高出力バイポーラト
ランジスタは、基板上に配置された複数のバイポーラト
ランジスタと、外部より印加される駆動信号を入力する
ためのパッド部と、該パッド部に連続して形成され、上
記複数のバイポーラトランジスタのベース電極を共通接
続する信号伝達ラインとからなる信号線路と、上記信号
伝送ラインの上記パッド部近傍から上記信号伝達ライン
の終端部近傍にかけて、該信号伝送ラインの長手方向に
沿って開口を設け、該開口によって分離された信号伝送
ラインからなるバイパス線路を備えたものである。
【００２１】また、上記開口を、上記各高出力バイポー
ラトランジスタに対応して、上記信号伝達ラインのパッ
ド部から上記トランジスタのベース電極と上記信号伝送
ラインとの接続部にかけて複数個設けたものである。
【００２２】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記各高出力バイポーラトラン
ジスタとして、そのエミッタの周囲にコレクタを有する
ものを用いるようにしたものである。
【００２３】また、この発明は、上記高出力バイポーラ
トランジスタにおいて、上記各高出力バイポーラトラン
ジスタとして、そのコレクタの周囲にエミッタを有する
ものを用いるようにしたものである。
【００２４】
【発明の実施の形態】
実施の形態１．以下、この発明の実施の形態１．につい
て説明する。図１は本発明の実施の形態１．による実施
例１の高出力バイポーラトランジスタの構成を示し、こ
の図では、エミッタ接地型のバイポーラトランジスタ１
００ａ〜１００ｅが１グループとして共通の信号入力線
路に接続されており、ここでは便宜上エミッタ配線は省
略されている。上記各トランジスタ１００ａ〜１００ｅ
のエミッタ１は接地されており、図示しないコレクタに
はコレクタ出力端子８，コレクタフィードライン５，及
びコレクタ電極３を介してバイアス電圧がかけられてい
る。また、上記エミッタは、基板２００に形成されたス
ルーホール等を用いて基板裏面側に設けられた金属層と
電気的に接続されることによって接地されている。６は
ＲＦ信号が入力されるパッド部( ベース入力端子）、４
はパッド部６と接続されたベースフィードラインであ
り、これらパッド部６とベースフィードライン４によっ
て信号入力線路が構成されている。また、上記ベースフ
ィードライン４と上記複数のバイポーラトランジスタの
ベース電極２とは電気的に接続されている。７は上記ベ
ースフィードライン４のパッド部６近傍にその一端７ａ
が接続され、その他端７ｃがベースフィードライン４の
終端部近傍に接続され、さらにその途中の分岐部分７ｂ
が上記ベースフィードライン４の中央近傍に接続された
バイパス線路である。このバイパス線路７はベースフィ
ードライン４等の配線と同様に、基板２００の上に金属
パターン等を用いて形成されている。
【００２５】次に作用，効果について説明する。ベース
入力端子６より入力されたＲＦ信号、及びバイアス電流
がベースフィードライン４、及びベース電極２を介して
各トランジスタ１００ａ〜１００ｅに供給され、各トラ
ンジスタ１００ａ〜１００ｅで増幅された信号がコレク
タ電極３，及びコレクタフィードライン５を介して取り
出されるが、入力フィードライン４より分岐したバイパ
ス７を備えることにより、ベースフィードライン４上で
の入力信号の進行方向に対する減衰は、各トランジスタ
１００ａ〜１００ｅにおいてほぼ同一の値となる。
【００２６】すなわち、パッド部６に最も近いトランジ
スタから順にトランジスタ１００ａ〜１００ｅが位置し
ているが、トランジスタ１００ｃ及び１００ｄには、バ
イパス線路７の分岐部分７ｂを経て供給される電流と、
ベースフィードライン４を経て流れる電流を併せた電流
が供給され、トランジスタ１００ｅには、バイパス線路
７の他端７ｃを経て供給される電流と、ベースフィード
ライン４を経て流れる電流とを併せた電流が供給される
ようになる。
【００２７】以上のようにして、各トランジスタ１００
ａ〜１００ｅには、ベースフィードライン４を経由して
流れる，それぞれ前段のトランジスタによって電力減衰
の影響を受けた電力が供給されるとともに、トランジス
タ１００ｃ及び１００ｄでは、バイパス線路７からの供
給される，トランジスタ１００ｂによる電力減衰の影響
を受けていない電流が供給されるようになり、またトラ
ンジスタ１００ｅでは、トランジスタ１００ｂ〜１００
ｄによる電力減衰を受けていない電流が供給されるよう
になり、ベースフィードライン４上のいずれの場所に接
続されたトランジスタ１００ａ〜１００ｅにもほぼ等し
い電力が供給されるようになり、これにより各トランジ
スタ１００ａ〜１００ｅの動作が均一化され、出力，効
率の向上を図ることができることとなる。
【００２８】図２は、図１に示した構造のトランジスタ
回路を実際の回路として作製した場合の構成図を示し、
集積化を考慮し、実際の回路では、図１に示す回路が、
ベースフィードライン４を中心として左右対称の構造と
なるように設計されている。
【００２９】なお、図１では、バイパス線路７の分岐部
分７ｂが、５つのトランジスタが等間隔で接続されたベ
ースフィードライン４の中央部分ではなく、ややその終
端部寄りに接続されているが、これはベースフィードラ
イン４から供給される信号はその終端ほど小さくなるた
めに、終端側に位置するトランジスタにはバイパス線路
７から優先的に信号を供給する必要があるためである。
実際にバイパス配線７の分岐部７ｂをベースフィードラ
イン４のどこへ接続するかは、各トランジスタ１００ａ
〜１００ｅに供給される信号が均一となるポイントを、
バイパス線路７の分岐部７ｂ，他端部７ｃから供給され
た信号が、パッド部６に供給された信号の伝搬方向とは
逆にパッド部６へ向かうこと等を考慮するとともに、使
用する周波数，ベースフィードラインの長さ等の各種パ
ラメータに基づいて設定することになる。
【００３０】図３は図１に示した本発明の実施の形態
１．による高出力バイポーラトランジスタの他の実施例
である実施例２を示し、図４は実際の回路として作製し
た際のレイアウトパターンを示す図である。図に示され
るように、実施の形態１．に記載したバイポーラトラン
ジスタに比し、バイパス線路７の一端７ｄが最もＲＦ入
力端子６に近いベースフィードライン４上に接続されて
おり、バイパス配線７にはトランジスタ１００ａの減衰
の影響を受けていない信号が流れるようになり、何らか
の要因でトランジスタ１００ａの特性が変動した場合に
も、バイパス線路７に流れる信号には影響がなく、デバ
イス特性の安定したトランジスタ回路を作製することが
できる。
【００３１】図５は図１に示した本発明の実施の形態
１．による高出力バイポーラトランジスタの他の実施例
である実施例３であり、図６は実際の回路として作製し
た際のレイアウトパターンを示す図である。この図で
は、バイパス線路の本数を２本にし、それぞれのバイパ
ス線路７０，７１の一端側７０ａ，７０ｂをトランジス
タ１００ａよりもパッド部６側にてベースフィードライ
ン４に接続するとともに、その一端側がパッド部６によ
り近くで接続されたバイパス線路７０の他端側を、ベー
スフィードライン４のより終端側に接続し、バイパス線
路７０の一端側７０ａに比べてパッド部６から遠くでそ
の一端側７１ａがベースフィードライン４に接続された
バイパス線路７１の他端側７０ｂを、ベースフィードラ
イン４の中央寄りに接続している。
【００３２】このように配線することで、図１のよう
に、バイパス線路７に分岐部７ｂを持たせるようにした
ものに比べて、バイパス配線での入力信号の減衰が減
り、各トランジスタにより均一に入力信号を供給するこ
とができ、各トランジスタ１００ａ〜１００ｅはより均
一な動作を行うことが可能となる。
【００３３】図７及び図８は図１に示した本発明の実施
の形態１．による高出力バイポーラトランジスタの他の
実施例である実施例４を示す。上記各実施例では、バイ
パス線路７，およびバイパス線路７０，７１を、基板表
面に直接金属パターンを形成することにより形成してい
るが、これは金属パターンに代えてエアブリッジ配線，
ワイヤを用いるようにしてもよい。すなわち図７は図３
に示した構造を、エアブリッジ配線９を用いて構成した
図を示し、図８は図５に示した構造をエアブリッジ配線
もしくはワイヤ１０ａ，１０ｂを用いて構成した図を示
す。
【００３４】図１ないし図６の構造のように、金属パタ
ーンを基板上に形成したものでは、入力信号が基板を介
してアースに逃げることになるが、バイパス線路を立体
的な構造とすることにより、基板からアースに逃げる入
力信号を低減することができる。また、バイパス配線を
基板表面に形成しないため、配線パターンの占有面積が
少なくてすみ、平面レイアウトの改善も図ることができ
る。
【００３５】実施の形態２．以下、この発明の実施の形
態２．について説明する。図９は本発明の実施の形態
２．による実施例１のエミッタ接地の高出力バイポーラ
トランジスタの構成を示し、ここでは便宜上、エミッタ
配線は省いてある。図に示すように、各トランジスタ１
００ａ〜１００ｅのエミッタ１は接地されており、図示
しないコレクタには、コレクタフィードライン５及びコ
レクタ電極３を介してバイアス電圧が印加されている。
また、上記エミッタ１は基板２００に形成されたスルー
ホール等を用いて基板２００の裏面側に設けられた金属
層と電気的に接続されることによって接地されている。
６はＲＦ信号が入力されるパッド部( ベース入力端
子）、１１ａはパッド部６と接続されて延びる第１のベ
ースフィードラインであり、この第１のベースフィード
ライン１１ａの先端にはグループ化された複数（ここで
は３つ）のバイポーラトランジスタ１００ｃ〜１００ｅ
のベース電極２が電気的に接続されている。また１１ｂ
はパッド部６と接続されて延びる第２のベースフィード
ラインであり、この第２のベースフィードライン１１ｂ
の先端にはグループ化された複数（ここでは３つ）のバ
イポーラトランジスタ１００ａ，１００ｂのベース電極
２が電気的に接続されている。
【００３６】次に作用，効果について説明する。以上の
ように、トランジスタ１００ａ，１００ｂと、トランジ
スタ１００ｃ〜１００ｅに入力される信号を、それぞれ
独立した第１及び第２のベースフィードライン１１ｂ，
１１ａを用いて独立して供給することにより、ベース入
力端子６より入力された信号、及びバイアス電流が、第
１及び第２のベースフィードライン１１ａ，１１ｂを介
してそれぞれグループ化されたトランジスタ群に供給さ
れ、各トランジスタで増幅された信号がコレクタ電極
３，コレクタフィードライン５を介して取り出される
が、図に示すように、グループ化されたトランジスタ群
に、入力端子６より分岐された独立なベースフィードラ
イン１１ａ，１１ｂを経て入力信号を供給する構成とな
っているため、ベース入力端子６に近い場所に配置され
たトランジスタ群（ここではトランジスタ１００ａ，１
００ｂ）と、ベース入力端子６から遠い場所に配置され
たトランジスタ群（ここでは、トランジスタ１００ｃ〜
１００ｅ）とにそれぞれ供給される入力信号の差は小さ
くなり、各トランジスタグループ間でのトランジスタ動
作が均一となる。
【００３７】図１０は、図９に示した実施の形態２．に
よる高出力バイポーラトランジスタの他の実施例である
実施例２を示し、図に示すように、第２のベースフィー
ドライン１１ｃはベース電極端子６近傍の接続部分１１
０が第１のベースフィードライン１１ａに比べて幅が細
くなっている。
【００３８】以上のような構成とすることにより、ベー
ス入力端子６に近い場所に配置されたトランジスタ群
と、ベース入力端子６から遠い場所に配置されたトラン
ジスタ群間とにそれぞれ供給される入力信号の差は小さ
くなり、各トランジスタグループでのトランジスタ動作
が均一となるのに加え、ベース入力端子６から見た各ト
ランジスタグループまでの抵抗が等しくなり、各トラン
ジスタグループに供給される入力信号が均等となり、そ
の動作においても均一性を持たせることができる。
【００３９】図１１は、図９に示した実施の形態２．に
よる高出力バイポーラトランジスタの他の実施例である
実施例３を示し、図に示すように、ベース入力端子６か
ら分岐された第１のベースフィードライン１１ｄと、第
２のベースフィードライン１１ｅの、ベース電極端子６
近傍のそれぞれの接続部分１１１ａ，１１１ｂの配線距
離が等しくなるように形成されている。
【００４０】以上のような構成とすることにより、ベー
ス入力端子６に近い場所に配置されたトランジスタ群
と、ベース入力端子６から遠い場所に配置されたトラン
ジスタ群とにそれぞれ供給される入力信号の差は小さく
なり、各トランジスタグループでのトランジスタ動作が
均一となるのに加え、ベース電極端子６から入力された
ＲＦ信号が各トランジスタに至るまでの線路長が等しく
なるため、各トランジスタグループに供給される入力信
号の位相が等しくなり、トランジスタ出力及び効率の向
上を得ることができる。
【００４１】また、上記図９，１０，１１で示した構成
を有するトランジスタ回路において、グループ化された
トランジスタ群間でのトランジスタのエミッタ面積の和
を等しくすることで、各トランジスタグループへの入力
信号の需要，供給がともに各グループで等しくなり、よ
り均一な動作が可能となる。なお、この場合、グループ
間でのトランジスタのエミッタ面積の和が等しければ、
グループ内での個々のトランジスタのエミッタ面積の大
きさを可変とすることが可能である。また、図１０，１
１に示すように、各トランジスタグループ内のトランジ
スタの数（ここでは、３つのトランジスタ１００ａ〜１
００ｃ、トランジスタ１００ｄ〜１００ｆがそれぞれ１
グループになっている），トランジスタの構造、および
そのサイズ等を各々等しくすることにより、各トランジ
スタグループの入力信号の需要，供給ともに各グループ
で等しくなり、均一動作が可能となる。
【００４２】図１２は、図９に示した実施の形態２．に
よる高出力バイポーラトランジスタのさらに他の実施例
である実施例４の、エミッタ接地の高出力バイポーラト
ランジスタの構成を示し、図に示されるように、ベース
入力端子６から個々のトランジスタ１００ａ〜１００ｅ
に対してそれぞれ独立したベースフィードライン１１ｆ
〜１１ｊが設けられている。
【００４３】以上のような構成とすることにより、３つ
のトランジスタからなるグループに対して１本のベース
フィードラインを設けるようにした図９の構成に比べ、
個々のトランジスタ１００ａ〜１００ｅに供給される入
力信号がより均等となり、このため、図９よりも均一な
トランジスタ動作が可能となる。
【００４４】図１３は、図９に示した実施の形態２．に
よる高出力バイポーラトランジスタのさらに他の実施例
である実施例５の，エミッタ接地の高出力バイポーラト
ランジスタの構成を示し、図に示すように、個々のトラ
ンジスタ１００ａ〜１００ｅに対して独立したベースフ
ィードライン１１ｋ〜１１ｎを設けるとともに、各ベー
スベースフィードライン１１ｋ〜１１ｏの線幅を、入力
端子６に近いトランジスタほどベースフィードラインの
長さが短いため細くし、ベース入力端子６に遠いトラン
ジスタほどベースフィードラインの長さが長いために太
くなるように設計されている。
【００４５】以上のように構成することにより、ベース
フィードライン１１ｋ〜１１ｏ上のいずれの場所に接続
されたトランジスタ１００ａ〜１００ｅにほぼ等しい電
力が供給されるようになり、各トランジスタ１００ａ〜
１００ｅの動作が均一化され、出力，効率の向上を図る
ことができるのに加えて、ベース入力端子６から見た各
トランジスタ１００ａ〜１００ｅまでの抵抗が等しくな
ることによって、各トランジスタに供給される入力信号
が均等となり、図１２に示した構成のものよりも、さら
にトランジスタ動作の均一化を図ることが可能となる。
【００４６】図１４は、図９に示した実施の形態２．に
よる高出力バイポーラトランジスタのさらに他の実施例
である実施例６の，エミッタ接地の高出力バイポーラト
ランジスタの構成を示し、図に示すように、個々のトラ
ンジスタ１００ａ〜１００ｅに対して独立したベースフ
ィードライン１１ｋ〜１１ｎを設けるとともに、各ベー
スベースフィードライン１１ｋ〜１１ｎのトランジスタ
１００ａ〜１００ｅまでの配線長が等しくなるように形
成されている。
【００４７】以上のように構成することにより、ベース
フィードライン１１ｋ〜１１ｏ上のいずれの場所に接続
されたトランジスタ１００ａ〜１００ｅにもほぼ等しい
電力が供給されるようになり、各トランジスタ１００ａ
〜１００ｅの動作が均一化され、出力，効率の向上を図
ることができるのに加えて、各トランジスタ１００ａ〜
１００ｅに供給される入力信号の位相が等しくなり、こ
のためトランジスタ出力及び効率が上がる。
【００４８】また、上記図１３，１４で示した構成を有
するトランジスタ回路において、各トランジスタ１００
ａ〜１００ｅ間でのトランジスタのエミッタ面積を等し
くすることで、各トランジスタ１００ａ〜１００ｅへの
入力信号の需要，供給がともに等しくなり、より均一な
動作が可能となる。また、トランジスタ１００ａ〜１０
０ｅの構造，サイズ等の規格を各々等しいものとするこ
とにより、各トランジスタ１００ａ〜１００ｅにおける
入力信号の需要，供給がともに等しくなり、さらにトラ
ンジスタの均一な動作が可能となる。
【００４９】実施の形態３．以下、この発明の実施の形
態３．について説明する。図１５，１７，１９，２１〜
２８は本発明の実施の形態２．による実施例１のエミッ
タ接地の高出力バイポーラトランジスタの構成を示す。
上記実施の形態１．及び実施の形態２．では、エミッタ
接地型のバイポーラトランジスタとして、エミッタ電極
の周囲にコレクタ電極を配置した構造を有するものを用
いたが、図１，３，５，７〜１４に示されたバイポーラ
トランジスタに代えて、図１５，１７，１９，２１〜２
８に示されるように、エミッタ接地型のバイポーラトラ
ンジスタとして、コレクタ電極の周囲にエミッタ電極を
配置した構造を有するバイポーラトランジスタ１００ｇ
〜１００ｋを用いるようにしてもよく、この場合も同等
の効果が得られる。
【００５０】実施の形態４．以下、この発明の実施の形
態４．について説明する。図２９は本発明の実施の形態
４．による実施例１のエミッタ接地の高出力バイポーラ
トランジスタの構成を示す。上記実施の形態１．の実施
例１，２では、ベースフィードラインとは別に、これと
接続するバイパス線路を設けたが、この実施例では、図
に示すように、１本の比較的幅の広いベースフィードラ
イン４０を用い、これに開口４０ａを形成することによ
り、該開口４０ａによって分離されたベースフィードラ
イン領域をバイパス線路４１として用いるようにしたも
のである。
【００５１】このようにすることで、ベースフィードラ
イン４上のいずれの場所に接続されたトランジスタ１０
０ａ〜１００ｅにもほぼ等しい電力が供給されるように
なり、これにより各トランジスタ１００ａ〜１００ｅの
動作が均一化され、出力，効率の向上を図ることができ
るとともに、配線パターンの形成行程を削減することが
できる。
【００５２】図３０は、図２９に示した実施の形態４．
によるエミッタ接地の高出力バイポーラトランジスタの
他の実施例である実施例２の高出力バイポーラトランジ
スタの構成を示す。上記実施の形態１．の実施例３で
は、ベースフィードラインとは別に、これと接続するバ
イパス線路を複数設けたが、この実施例では、図に示す
ように、１本の比較的幅の広いベースフィードライン４
０を用い、これに複数の開口４０ｂ，４１ｃを形成する
ことにより、該開口４０ｂ，４１ｃによって分離された
ベースフィードライン領域をバイパス線路４２，４３と
して用いるようにしたものである。
【００５３】このようにすることで、各トランジスタ
に、より均一に入力信号を供給することができ、各トラ
ンジスタ１００ａ〜１００ｅはより均一な動作を行うこ
とが可能となるとともに、配線パターンの形成行程を削
減することができる。
【００５４】なお、この実施の形態４．においても、上
記実施の形態３．で示したように、エミッタ接地型のバ
イポーラトランジスタとして、コレクタ電極の周囲にエ
ミッタ電極を配置した構造を有するバイポーラトランジ
スタを用いるようにしてもよいことは言うまでもない。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による実施例１の高出
力バイポーラトランジスタの基本構造を示す図である。
【図２】 上記図１に示した実施の形態１による実施例
１の高出力バイポーラトランジスタを実際の回路に適用
した場合のレイアウトパターンを示す図である。
【図３】 上記実施の形態１．による高出力バイポーラ
トランジスタの実施例２による基本構造を示す図であ
る。
【図４】 上記図２に示した実施の形態１の実施例２に
よる高出力バイポーラトランジスタを実際の回路に適用
した場合のレイアウトパターンを示す図である。
【図５】 上記実施の形態１による高出力バイポーラト
ランジスタの実施例３による基本構造を示す図である。
【図６】 上記図５に示した実施の形態１の実施例３に
よる高出力バイポーラトランジスタを実際の回路に適用
した場合のレイアウトパターンを示す図である。
【図７】 上記実施の形態１による高出力バイポーラト
ランジスタの実施例４による基本構造を示す図である。
【図８】 上記実施の形態１による高出力バイポーラト
ランジスタの実施例４による基本構造を示す図である。
【図９】 本発明の実施の形態２による実施例１の高出
力バイポーラトランジスタの基本構造を示す図である。
【図１０】 上記実施の形態２による高出力バイポーラ
トランジスタの実施例２による基本構造を示す図であ
る。
【図１１】 上記実施の形態２による高出力バイポーラ
トランジスタの実施例３による基本構造を示す図であ
る。
【図１２】 上記実施の形態２による高出力バイポーラ
トランジスタの実施例４による基本構造を示す図であ
る。
【図１３】 上記実施の形態２による高出力バイポーラ
トランジスタの実施例５による基本構造を示す図であ
る。
【図１４】 上記実施の形態２による高出力バイポーラ
トランジスタの実施例６による基本構造を示す図であ
る。
【図１５】 図１に示した実施の形態１の実施例３とし
て示された高出力バイポーラトランジスタにおいて、そ
のトランジスタとして、コレクタの周囲にエミッタを有
するものを使用した、本発明の実施の形態３による高出
力バイポーラトランジスタの基本構造を示す図である。
【図１６】 図１５に示した実施の形態３による高出力
バイポーラトランジスタを実際の回路に適用した場合の
レイアウトパターンを示す図である。
【図１７】 図３に示した実施の形態１の実施例２とし
て示された高出力バイポーラトランジスタにおいて、そ
のトランジスタとして、コレクタの周囲にエミッタを有
するものを使用した、本発明の実施の形態３の高出力バ
イポーラトランジスタの基本構造を示す図である。
【図１８】 図１７に示した実施の形態３の高出力バイ
ポーラトランジスタを実際の回路に適用した場合のレイ
アウトパターンを示す図である。
【図１９】 図５に示した実施の形態１の実施例３に示
された高出力バイポーラトランジスタにおいて、そのト
ランジスタとして、コレクタの周囲にエミッタを有する
ものを使用した、本発明の実施の形態３の高出力バイポ
ーラトランジスタの基本構造を示す図である。
【図２０】 図１９に示した実施の形態３の高出力バイ
ポーラトランジスタを実際の回路に適用した場合のレイ
アウトパターンを示す図である。
【図２１】 図７に示した実施の形態１の実施例４に示
された高出力バイポーラトランジスタにおいて、そのト
ランジスタとして、コレクタの周囲にエミッタを有する
ものを使用した、本発明の実施の形態３の高出力バイポ
ーラトランジスタの基本構造を示す図である。
【図２２】 図８に示した実施の形態１の実施例４に示
された高出力バイポーラトランジスタにおいて、そのト
ランジスタとして、コレクタの周囲にエミッタを有する
ものを使用した、本発明の実施の形態３の高出力バイポ
ーラトランジスタの基本構造を示す図である。
【図２３】 図９に示した実施の形態２の実施例１に示
された高出力バイポーラトランジスタにおいて、そのト
ランジスタとして、コレクタの周囲にエミッタを有する
ものを使用した、本発明の実施の形態３による高出力バ
イポーラトランジスタの基本構造を示す図である。
【図２４】 図１０に示した実施の形態２の実施例２に
示された高出力バイポーラトランジスタにおいて、その
トランジスタとして、コレクタの周囲にエミッタを有す
るものを使用した、本発明の実施の形態３の高出力バイ
ポーラトランジスタの基本構造を示す図である。
【図２５】 図１１に示した実施の形態２の実施例３に
示された高出力バイポーラトランジスタにおいて、その
トランジスタとして、コレクタの周囲にエミッタを有す
るものを使用した、本発明の実施の形態３の高出力バイ
ポーラトランジスタの基本構造を示す図である。
【図２６】 図１２に示した実施の形態２の実施例４に
示された高出力バイポーラトランジスタにおいて、その
トランジスタとして、コレクタの周囲にエミッタを有す
るものを使用した、本発明の実施の形態３の高出力バイ
ポーラトランジスタの基本構造を示す図である。
【図２７】 図１３に示した実施の形態２の実施例５に
示された高出力バイポーラトランジスタにおいて、その
トランジスタとして、コレクタの周囲にエミッタを有す
るものを使用した、本発明の実施の形態３の高出力バイ
ポーラトランジスタの基本構造を示す図である。
【図２８】 図１４に示した実施の形態２の実施例６に
示された高出力バイポーラトランジスタにおいて、その
トランジスタとして、コレクタの周囲にエミッタを有す
るものを使用した、本発明の実施の形態３のさらに他の
変形例による高出力バイポーラトランジスタの基本構造
を示す図である。
【図２９】 本発明の実施の形態４による実施例１の高
出力バイポーラトランジスタの基本構造を示す図であ
る。
【図３０】 上記実施の形態４による実施例２の高出力
バイポーラトランジスタの基本構造を示す図である。
【図３１】 従来例の高出力バイポーラトランジスタの
ベース配線の一例を示す図である。
【図３２】 従来例の高出力バイポーラトランジスタの
等価回路図である。
【符号の説明】
１ バイポーラトランジスタのエミッタ電極、２ バイ
ポーラトランジスタのベース電極、３ バイポーラトラ
ンジスタのコレクタ電極、４ ベースフィードライン、
５ コレクタフィードライン、６ パッド部（ベース入
力端子）、７バイパス線路、７ａ バイパス線路の一
端、７ｂ バイパス線路の分岐部分、７ｃ バイパス線
路の他端、８ コレクタ出力端子、９ エアブリッジ配
線もしくはワイヤ、１０ａ，１０ｂ エアブリッジ配線
もしくはワイヤ、１１ａ，１１ｄ 第１のベースフィー
ドライン、１１ｂ，１１ｃ，１１ｅ 第２のベースフィ
ードライン、１１ｆ〜１１ｔ 独立したベースフィード
ライン、４０ ベースフィードライン、４１ａ〜４１Ｃ
開口、４１ バイパス線路、７０，７１バイパス線
路、１００ａ〜１００ｋバイポーラトランジスタ、２０
０ 基板。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 基板上に配置された複数のバイポーラト
    ランジスタと、 外部より印加される駆動信号を入力するためのパッド部
    と、該パッド部に連続して形成され、上記複数のバイポ
    ーラトランジスタのベース電極を共通接続する信号伝達
    ラインとからなる信号線路と、 上記パッド部近傍の信号伝達ラインにその一端が接続さ
    れ、その他端が上記信号伝達ラインの終端部近傍に接続
    されたバイパス線路とを備えたことを特徴とする高出力
    バイポーラトランジスタ。
  2. 【請求項２】 請求項１記載の高出力バイポーラトラン
    ジスタにおいて、 上記バイパス配線の一端を、上記信号伝達ラインと上記
    パッド部に最も近いトランジスタのベース電極との接続
    点よりもパッド部側にて上記信号伝達ラインに接続して
    なることを特徴とする高出力バイポーラトランジスタ。
  3. 【請求項３】 請求項１記載の高出力バイポーラトラン
    ジスタにおいて、 その一端が、上記バイパス線路の一端と上記信号伝達ラ
    インとの接続点よりも上記信号伝達ラインの終端部側に
    接続され、その他端が、上記バイパス線路の他端と上記
    信号伝達ラインとの接続点よりも上記パッド部側に接続
    された補助バイパス線路を備えたことを特徴とする高出
    力バイポーラトランジスタ。
  4. 【請求項４】 請求項１記載の高出力バイポーラトラン
    ジスタにおいて、 上記バイパス線路を、エアブリッジまたはワイヤを用い
    て上記信号伝達ラインの上方に設けてなることを特徴と
    する高出力バイポーラトランジスタ。
  5. 【請求項５】 請求項２記載の高出力バイポーラトラン
    ジスタにおいて、 上記バイパス線路を、エアブリッジまたはワイヤを用い
    て上記信号伝達ラインの上方に設けてなることを特徴と
    する高出力バイポーラトランジスタ。
  6. 【請求項６】 請求項１，２または４のいずれかに記載
    の高出力バイポーラトランジスタにおいて、 上記バイパス線路はその途中に分岐線路を有し、該分岐
    線路の先端が、該バイパス線路の一端と他端が接続され
    た上記信号伝達ライン間において接続されていることを
    特徴とする高出力バイポーラトランジスタ。
  7. 【請求項７】 基板上に配置された複数のバイポーラト
    ランジスタと、 外部より印加される駆動信号を入力するためのパッド部
    と、 該パッド部に連続して形成され、上記複数のバイポーラ
    トランジスタのうち、上記パッド部から遠い側に位置す
    るトランジスタ群のベース電極を共通接続する第１の信
    号伝達ラインと、 上記パッド部に連続して形成され、上記複数のバイポー
    ラトランジスタのうち、上記パッド部から近い側に位置
    するトランジスタ群のベース電極を共通接続する第２の
    信号伝達ラインとからなる信号線路とを備えたことを特
    徴とする高出力バイポーラトランジスタ。
  8. 【請求項８】 請求項７記載の高出力バイポーラトラン
    ジスタにおいて、 上記第２の信号伝達ラインは、上記第１の信号伝達ライ
    ンよりも細い線幅を有することを特徴とする高出力バイ
    ポーラトランジスタ。
  9. 【請求項９】 請求項７記載の高出力バイポーラトラン
    ジスタにおいて、 上記第１の信号伝達ラインと上記第２の信号伝達ライン
    は、上記パッド部から上記各バイポーラトランジスタま
    での配線長が等しくなるようにその長さが設定されてい
    ることを特徴とする高出力バイポーラトランジスタ。
  10. 【請求項１０】 請求項７ないし９のいずれかに記載の
    高出力バイポーラトランジスタにおいて、 上記第１の信号ラインに接続されたトランジスタ群のエ
    ミッタ面積の和と、上記第２の信号ラインに接続された
    トランジスタ群のエミッタ面積の和が等しいことを特徴
    とする高出力バイポーラトランジスタ。
  11. 【請求項１１】 基板上に配置された複数のバイポーラ
    トランジスタと、 外部より印加される駆動信号を入力するためのパッド部
    と、 該パッド部に連続して形成され、上記複数のバイポーラ
    トランジスタにそれぞれ独立して接続された複数の信号
    伝達ラインとを備えたことを特徴とする高出力バイポー
    ラトランジスタ。
  12. 【請求項１２】 請求項１１記載の高出力バイポーラト
    ランジスタにおいて、 上記複数の信号伝達ラインは、上記パッド部に近い側に
    位置するバイポーラトランジスタと接続するものほど、
    その線幅がより細くなっていることを特徴とする高出力
    バイポーラトランジスタ。
  13. 【請求項１３】 請求項１１記載の高出力バイポーラト
    ランジスタにおいて、 上記各信号伝達ラインは、上記パッド部から上記各バイ
    ポーラトランジスタまでの配線長が等しくなるようにそ
    の長さが設定されていることを特徴とする高出力バイポ
    ーラトランジスタ。
  14. 【請求項１４】 基板上に配置された複数のバイポーラ
    トランジスタと、 外部より印加される駆動信号を入力するためのパッド部
    と、該パッド部に連続して形成され、上記複数のバイポ
    ーラトランジスタのベース電極を共通接続する信号伝達
    ラインとからなる信号線路と、 上記信号伝送ラインの上記パッド部近傍から上記信号伝
    達ラインの終端部近傍にかけて、該信号伝送ラインの長
    手方向に沿って開口を設け、該開口によって分離された
    信号伝送ラインからなるバイパス線路を備えたことを特
    徴とする高出力バイポーラトランジスタ。
  15. 【請求項１５】 請求項１４記載の高出力バイポーラト
    ランジスタにおいて、 上記開口を、上記各高出力バイポーラトランジスタに対
    応して、上記信号伝達ラインのパッド部から上記トラン
    ジスタのベース電極と上記信号伝送ラインとの接続部に
    かけて複数個設けたことを特徴とする高出力バイポーラ
    トランジスタ。
  16. 【請求項１６】 請求項１，７または１１，１４のいず
    れかに記載の高出力バイポーラトランジスタにおいて、 上記バイポーラトランジスタは、エミッタの周囲にコレ
    クタを有するものであることを特徴とする高出力バイポ
    ーラトランジスタ。
  17. 【請求項１７】 請求項１，７または１１，１４のいず
    れかに記載の高出力バイポーラトランジスタにおいて、 上記バイポーラトランジスタは、コレクタの周囲にエミ
    ッタを有するものであることを特徴とする高出力バイポ
    ーラトランジスタ。
JP7231162A 1995-09-08 1995-09-08 高出力バイポーラトランジスタ Pending JPH0982721A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7231162A JPH0982721A (ja) 1995-09-08 1995-09-08 高出力バイポーラトランジスタ
US08/634,966 US5719530A (en) 1995-09-08 1996-04-19 High power bipolar transistor device
DE19629090A DE19629090A1 (de) 1995-09-08 1996-07-18 Hochleistungsbipolartransistor
KR1019960038939A KR970018711A (ko) 1995-09-08 1996-09-09 고출력 바이폴라 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7231162A JPH0982721A (ja) 1995-09-08 1995-09-08 高出力バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JPH0982721A true JPH0982721A (ja) 1997-03-28

Family

ID=16919285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7231162A Pending JPH0982721A (ja) 1995-09-08 1995-09-08 高出力バイポーラトランジスタ

Country Status (4)

Country Link
US (1) US5719530A (ja)
JP (1) JPH0982721A (ja)
KR (1) KR970018711A (ja)
DE (1) DE19629090A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808079B2 (en) * 2007-06-06 2010-10-05 Infineon Technologies Ag Circuit arrangement and integrated circuit
JP5991709B2 (ja) * 2012-05-01 2016-09-14 株式会社ジャパンディスプレイ タッチパネル内蔵型液晶表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564443A (en) * 1966-06-29 1971-02-16 Hitachi Ltd Semiconductor integrated circuit device containing lateral and planar transistor in a semiconductor layer
US3963993A (en) * 1975-01-31 1976-06-15 The Bendix Corporation Power amplifier using a plurality of parallel connected amplifier elements and having burn-out protection
JPS5693407A (en) * 1979-12-27 1981-07-29 Toshiba Corp Power distributor and synthesizer
US4835496A (en) * 1986-05-28 1989-05-30 Hughes Aircraft Company Power divider/combiner circuit
JPH06310955A (ja) * 1993-04-22 1994-11-04 Fujitsu Ltd 高出力電界効果トランジスタ

Also Published As

Publication number Publication date
KR970018711A (ko) 1997-04-30
US5719530A (en) 1998-02-17
DE19629090A1 (de) 1997-03-13

Similar Documents

Publication Publication Date Title
JP4262545B2 (ja) カスコード接続回路及びその集積回路
US6900482B2 (en) Semiconductor device having divided active regions with comb-teeth electrodes thereon
JP5011549B2 (ja) 半導体装置
CN100514851C (zh) 分布式放大器
TWI694587B (zh) 半導體裝置
US20070205432A1 (en) Heterojunction bipolar transistor and power amplifier using same
US4871977A (en) Monolithic integrated wideband power amplifier
JP2000091498A (ja) 半導体モジュール電極構造
JPH0982721A (ja) 高出力バイポーラトランジスタ
CN111725207B (zh) 半导体装置以及放大器模块
JPH10508721A (ja) 高周波パワートランジスタ用安定モニタリング
JP2001094035A (ja) 半導体装置
US6242985B1 (en) Composite transistor device
JP2006278677A (ja) 半導体装置
JPH07226488A (ja) 高周波高出力トランジスタ
JP3221675B2 (ja) 電流検出付集積回路
US5786627A (en) Integrated circuit device and fabricating thereof
JPH06310955A (ja) 高出力電界効果トランジスタ
JP2010080877A (ja) 半導体装置
JPH01209760A (ja) 半導体装置
JP2002134568A (ja) 半導体モジュール
TWI757801B (zh) 半導體裝置
JP3253468B2 (ja) 半導体装置
JPH07193087A (ja) マイクロ波トランジスタ
JPH09306997A (ja) 半導体集積回路装置