JPH0982557A - バイパスコンデンサ - Google Patents
バイパスコンデンサInfo
- Publication number
- JPH0982557A JPH0982557A JP23856395A JP23856395A JPH0982557A JP H0982557 A JPH0982557 A JP H0982557A JP 23856395 A JP23856395 A JP 23856395A JP 23856395 A JP23856395 A JP 23856395A JP H0982557 A JPH0982557 A JP H0982557A
- Authority
- JP
- Japan
- Prior art keywords
- solid pattern
- bypass capacitor
- gnd
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 電子部品の電源及びGNDのランドからバイ
パスコンデンサまでの引き出し線が長くなってしまった
り、他のランド及びパターンとの関係上、細くなってし
まったしてインダクタンスの大きさが大きくなってしま
い、バイパスコンデンサのノイズ抑制の働きが衰えてし
まうという問題点がある。 【解決手段】 BGA基板装着用電極部4のうち電源あ
るいはGND電極と接続されたベタパターン5aと、B
GA実装用ランド7の電源あるいはGND用ランドのう
ちベタパターン5bがBGA基板装着用電極部4と接続
されていない極性のランドと接続されたベタパターン5
bとを形成して電極とし、ベタパターン5b上にソルダ
ーレジストを被覆して誘電体とすることによりバイパス
コンデンサを構成する。
パスコンデンサまでの引き出し線が長くなってしまった
り、他のランド及びパターンとの関係上、細くなってし
まったしてインダクタンスの大きさが大きくなってしま
い、バイパスコンデンサのノイズ抑制の働きが衰えてし
まうという問題点がある。 【解決手段】 BGA基板装着用電極部4のうち電源あ
るいはGND電極と接続されたベタパターン5aと、B
GA実装用ランド7の電源あるいはGND用ランドのう
ちベタパターン5bがBGA基板装着用電極部4と接続
されていない極性のランドと接続されたベタパターン5
bとを形成して電極とし、ベタパターン5b上にソルダ
ーレジストを被覆して誘電体とすることによりバイパス
コンデンサを構成する。
Description
【0001】
【発明の属する技術分野】本発明は、電子部品における
ノイズを抑制する部品に関し、特に、バイパスコンデン
サに関する。
ノイズを抑制する部品に関し、特に、バイパスコンデン
サに関する。
【0002】
【従来の技術】従来より、プリント基板上に実装される
IC等の電子部品に加わる伝送・放射ノイズを抑制する
ためには、電子部品の電源とGNDとの間にバイパスコ
ンデンサが設けられる。通常、バイパスコンデンサは、
リードタイプあるいはチップタイプのものが使用され、
電子部品の電源及びGNDピンから引き出されたパター
ン上のハンダ接続用パッドに実装される。
IC等の電子部品に加わる伝送・放射ノイズを抑制する
ためには、電子部品の電源とGNDとの間にバイパスコ
ンデンサが設けられる。通常、バイパスコンデンサは、
リードタイプあるいはチップタイプのものが使用され、
電子部品の電源及びGNDピンから引き出されたパター
ン上のハンダ接続用パッドに実装される。
【0003】図4は、従来のノイズ抑制を考慮した電子
部品周辺の回路の摸式的斜視図である。
部品周辺の回路の摸式的斜視図である。
【0004】図4に示すように本従来例においては、プ
リント基板106上に、BGAベース基板102が実装
されるためのBGA実装用ランド107と、信号線パタ
ーン108aと、電源線パターン108bと、GND線
パターン108cと、電源線パターン108b及びGN
D線パターン108cのそれぞれが接続されたランドに
接続されたバイパスコンデンサとなるチップコンデンサ
109とが設けられており、BGAベース基板102上
に、ICベアチップ101が実装されるためのベアチッ
プ装着用ランド103と、BGA基板装着用電極部10
4とが設けられている。
リント基板106上に、BGAベース基板102が実装
されるためのBGA実装用ランド107と、信号線パタ
ーン108aと、電源線パターン108bと、GND線
パターン108cと、電源線パターン108b及びGN
D線パターン108cのそれぞれが接続されたランドに
接続されたバイパスコンデンサとなるチップコンデンサ
109とが設けられており、BGAベース基板102上
に、ICベアチップ101が実装されるためのベアチッ
プ装着用ランド103と、BGA基板装着用電極部10
4とが設けられている。
【0005】上記のように構成された従来のものにおい
ては、信号線パターン108a、電源線パターン108
b、あるいはGND線パターン108cに伝送・放射ノ
イズが加えられた場合、チップコンデンサ109によっ
てノイズの抑制が図られる。
ては、信号線パターン108a、電源線パターン108
b、あるいはGND線パターン108cに伝送・放射ノ
イズが加えられた場合、チップコンデンサ109によっ
てノイズの抑制が図られる。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のものにおいては、ノイズを抑制するため
のバイパスコンデンサが、プリント基板における電子部
品が装着される部分の外部に設けられるため、バイパス
コンデンサの接続先である電子部品の電源及びGNDの
ランドの位置とバイパスコンデンサの実装位置とが離れ
てしまう。
たような従来のものにおいては、ノイズを抑制するため
のバイパスコンデンサが、プリント基板における電子部
品が装着される部分の外部に設けられるため、バイパス
コンデンサの接続先である電子部品の電源及びGNDの
ランドの位置とバイパスコンデンサの実装位置とが離れ
てしまう。
【0007】特に、電子部品のパッケージ形態がBGA
やPGAの場合においては、基板との接続用のバンプや
ピンが縦横一面にマトリックス状に配置されることが多
く、電子部品のパッケージ下はスルーホールランドや信
号の引き出し線等で占められてしまうため、バイパスコ
ンデンサの実装位置は、電子部品から離れた所となって
しまい、しかも、細長い引き出し線によって接続される
ことになる。
やPGAの場合においては、基板との接続用のバンプや
ピンが縦横一面にマトリックス状に配置されることが多
く、電子部品のパッケージ下はスルーホールランドや信
号の引き出し線等で占められてしまうため、バイパスコ
ンデンサの実装位置は、電子部品から離れた所となって
しまい、しかも、細長い引き出し線によって接続される
ことになる。
【0008】このため、電子部品の電源及びGNDのラ
ンドからバイパスコンデンサまでの引き出し線が長くな
ってしまったり、他のランド及びパターンとの関係上、
細くなってしまったしてインダクタンスの大きさが大き
くなってしまう。通常、インダクタンスの大きさにおい
ては、直流の場合はインダクタンスの大きさが大きいほ
ど高い導電性を示すが、交流の場合は周波数が高くなる
につれてインダクタンスの大きさが大きいほど大きな抵
抗性を示すようになる。そして、抵抗性が大きくなるに
つれて、電子部品とバイパスコンデンサとの間の高周波
的な系都合が弱まり、バイパスコンデンサのノイズ抑制
の働きが衰えてしまうという問題点がある。
ンドからバイパスコンデンサまでの引き出し線が長くな
ってしまったり、他のランド及びパターンとの関係上、
細くなってしまったしてインダクタンスの大きさが大き
くなってしまう。通常、インダクタンスの大きさにおい
ては、直流の場合はインダクタンスの大きさが大きいほ
ど高い導電性を示すが、交流の場合は周波数が高くなる
につれてインダクタンスの大きさが大きいほど大きな抵
抗性を示すようになる。そして、抵抗性が大きくなるに
つれて、電子部品とバイパスコンデンサとの間の高周波
的な系都合が弱まり、バイパスコンデンサのノイズ抑制
の働きが衰えてしまうという問題点がある。
【0009】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、電子部品と
の間のインダクタンスをなくしながらも電子部品に加わ
るノイズの抑制を行うことができるバイパスコンデンサ
を提供することを目的とする。
する問題点に鑑みてなされたものであって、電子部品と
の間のインダクタンスをなくしながらも電子部品に加わ
るノイズの抑制を行うことができるバイパスコンデンサ
を提供することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に本発明は、プリント基板上に、電極を有するベース基
板を介して実装される電子部品に加わるノイズを電源及
びGNDに接続されることにより抑制するバイパスコン
デンサであって、前記電子部品が前記プリント基板に実
装される際に前記ベース基板における前記プリント基板
と接する面に前記電源または前記GNDのどちらか一方
と接続されて形成される第1のベタパターンと、前記電
子部品が前記プリント基板に実装される際に前記プリン
ト基板における前記ベース基板と接する面のうち前記第
1のベタパターンと対向する部分に、前記電源及び前記
GNDのうち前記第1のベタパターンが接続されていな
い方と接続されて形成される第2のベタパターンと、前
記第1のベタパターン上に形成されたソルダーレジスト
とから構成されることを特徴とする。
に本発明は、プリント基板上に、電極を有するベース基
板を介して実装される電子部品に加わるノイズを電源及
びGNDに接続されることにより抑制するバイパスコン
デンサであって、前記電子部品が前記プリント基板に実
装される際に前記ベース基板における前記プリント基板
と接する面に前記電源または前記GNDのどちらか一方
と接続されて形成される第1のベタパターンと、前記電
子部品が前記プリント基板に実装される際に前記プリン
ト基板における前記ベース基板と接する面のうち前記第
1のベタパターンと対向する部分に、前記電源及び前記
GNDのうち前記第1のベタパターンが接続されていな
い方と接続されて形成される第2のベタパターンと、前
記第1のベタパターン上に形成されたソルダーレジスト
とから構成されることを特徴とする。
【0011】また、前記第1のベタパターン及び前記第
2のベタパターンのそれぞれは、前記電源または前記G
NDのそれぞれと一点のみで接続されていることを特徴
とする。
2のベタパターンのそれぞれは、前記電源または前記G
NDのそれぞれと一点のみで接続されていることを特徴
とする。
【0012】また、前記第1のベタパターンは、前記ベ
ース基板が有する前記電源または前記GNDのどちらか
一方の電極の全てと接続され、前記第2のベタパターン
は、前記プリント基板が有する前記第1のベタパターン
が接続されていない前記電源または前記GNDの電極の
全てと接続されることを特徴とする。
ース基板が有する前記電源または前記GNDのどちらか
一方の電極の全てと接続され、前記第2のベタパターン
は、前記プリント基板が有する前記第1のベタパターン
が接続されていない前記電源または前記GNDの電極の
全てと接続されることを特徴とする。
【0013】また、前記プリント基板及び前記ベース基
板のそれぞれは、前記電子部品が前記プリント基板に実
装される際にお互いに接する面のうち前記電子部品に対
向する部分において、前記第1のベタパターン及び第2
のベタパターン以外の配線またはランドを有しないこと
を特徴とする。
板のそれぞれは、前記電子部品が前記プリント基板に実
装される際にお互いに接する面のうち前記電子部品に対
向する部分において、前記第1のベタパターン及び第2
のベタパターン以外の配線またはランドを有しないこと
を特徴とする。
【0014】また、前記プリント基板及び前記ベース基
板上の前記電源及び前記GNDの電極は、前記電源及び
前記GND以外の電極よりも前記電子部品に対向する部
分の近くに設けられていることを特徴とするバイパスコ
ンデンサ。
板上の前記電源及び前記GNDの電極は、前記電源及び
前記GND以外の電極よりも前記電子部品に対向する部
分の近くに設けられていることを特徴とするバイパスコ
ンデンサ。
【0015】また、プリント基板上に、電極を有するベ
ース基板を介して実装される電子部品に加わるノイズを
電源及びGNDに接続されることにより抑制するバイパ
スコンデンサであって、前記電子部品が前記プリント基
板に実装される際に前記ベース基板における前記プリン
ト基板と接する部分に前記電源または前記GNDのどち
らか一方と接続されて形成される第1のベタパターン
と、前記電子部品が前記プリント基板に実装される際に
前記プリント基板における前記ベース基板と接する部分
のうち前記第1のベタパターンと対向する部分に、前記
電源及び前記GNDのうち前記第1のベタパターンが接
続されていない方と接続されて形成される第2のベタパ
ターンと、前記第1のベタパターン上に高誘電率材料よ
り形成される薄膜とから構成されることを特徴とする。
ース基板を介して実装される電子部品に加わるノイズを
電源及びGNDに接続されることにより抑制するバイパ
スコンデンサであって、前記電子部品が前記プリント基
板に実装される際に前記ベース基板における前記プリン
ト基板と接する部分に前記電源または前記GNDのどち
らか一方と接続されて形成される第1のベタパターン
と、前記電子部品が前記プリント基板に実装される際に
前記プリント基板における前記ベース基板と接する部分
のうち前記第1のベタパターンと対向する部分に、前記
電源及び前記GNDのうち前記第1のベタパターンが接
続されていない方と接続されて形成される第2のベタパ
ターンと、前記第1のベタパターン上に高誘電率材料よ
り形成される薄膜とから構成されることを特徴とする。
【0016】また、前記第1のベタパターン及び前記第
2のベタパターンのそれぞれは、前記電源または前記G
NDのそれぞれと一点のみで接続されていることを特徴
とする。
2のベタパターンのそれぞれは、前記電源または前記G
NDのそれぞれと一点のみで接続されていることを特徴
とする。
【0017】また、前記第1のベタパターンは、前記ベ
ース基板が有する前記電源または前記GNDのどちらか
一方の電極の全てと接続され、前記第2のベタパターン
は、前記プリント基板が有する前記第1のベタパターン
が接続されていない前記電源または前記GNDの電極の
全てと接続されることを特徴とする。
ース基板が有する前記電源または前記GNDのどちらか
一方の電極の全てと接続され、前記第2のベタパターン
は、前記プリント基板が有する前記第1のベタパターン
が接続されていない前記電源または前記GNDの電極の
全てと接続されることを特徴とする。
【0018】また、前記プリント基板及び前記ベース基
板のそれぞれは、前記電子部品が前記プリント基板に実
装される際にお互いに接する部分のうち前記電子部品に
対向する部分において、前記第1のベタパターン及び第
2のベタパターン以外の配線またはランドを有しないこ
とを特徴とする。
板のそれぞれは、前記電子部品が前記プリント基板に実
装される際にお互いに接する部分のうち前記電子部品に
対向する部分において、前記第1のベタパターン及び第
2のベタパターン以外の配線またはランドを有しないこ
とを特徴とする。
【0019】また、前記プリント基板及び前記ベース基
板上の前記電源及び前記GNDの電極は、前記電源及び
前記GND以外の電極よりも前記電子部品に対向する部
分の近くに設けられていることを特徴とする。
板上の前記電源及び前記GNDの電極は、前記電源及び
前記GND以外の電極よりも前記電子部品に対向する部
分の近くに設けられていることを特徴とする。
【0020】また、前記高誘電率材料は、セラミックフ
ィラーを含むことを特徴とする。
ィラーを含むことを特徴とする。
【0021】また、プリント基板上に、電極を有するベ
ース基板を介して実装される電子部品に加わるノイズを
電源及びGNDに接続されることにより抑制するバイパ
スコンデンサであって、前記電子部品が前記プリント基
板に実装される際に前記ベース基板における前記プリン
ト基板と接する面の前記電子部品と対向する部分に前記
電源または前記GNDのどちらか一方と接続されて形成
される第1のベタパターンと、前記電子部品が前記プリ
ント基板に実装される際に前記ベース基板における前記
電子部品と接する部分に、前記電源及び前記GNDのう
ち前記第1のベタパターンが接続されていない方と接続
されて形成される第3のベタパターンと、前記ベース基
板とから構成されることを特徴とする。
ース基板を介して実装される電子部品に加わるノイズを
電源及びGNDに接続されることにより抑制するバイパ
スコンデンサであって、前記電子部品が前記プリント基
板に実装される際に前記ベース基板における前記プリン
ト基板と接する面の前記電子部品と対向する部分に前記
電源または前記GNDのどちらか一方と接続されて形成
される第1のベタパターンと、前記電子部品が前記プリ
ント基板に実装される際に前記ベース基板における前記
電子部品と接する部分に、前記電源及び前記GNDのう
ち前記第1のベタパターンが接続されていない方と接続
されて形成される第3のベタパターンと、前記ベース基
板とから構成されることを特徴とする。
【0022】また、前記ベース基板は、高誘電率材料か
らなることを特徴とする。
らなることを特徴とする。
【0023】また、前記高誘電率材料は、セラミックで
あることを特徴とする。
あることを特徴とする。
【0024】電子部品のパッケージの中央付近に空きス
ペースができるように電極を配置し、かつ電源及びGN
D電極を前記空きスペースの周囲に配置するようにす
る。そして、電子部品のパッケージ側の前記空きスペー
スに電源またはGNDに接続された第1のベタパターン
を設ける。
ペースができるように電極を配置し、かつ電源及びGN
D電極を前記空きスペースの周囲に配置するようにす
る。そして、電子部品のパッケージ側の前記空きスペー
スに電源またはGNDに接続された第1のベタパターン
を設ける。
【0025】一方、プリント基板側における電子部品の
パッケージの空きスペースに対向する部分にも、パッケ
ージ側とは逆の極性のGNDまたは電源に接続された第
2のベタパターンを設け、第2のベタパターンの上には
ソルダーレジストまたは別の高誘電率材料が被覆される
ようにする。第1及び第2のベタパターンについては、
各々の電源またはGND電極に少なくとも1点で接続さ
れるようにする。
パッケージの空きスペースに対向する部分にも、パッケ
ージ側とは逆の極性のGNDまたは電源に接続された第
2のベタパターンを設け、第2のベタパターンの上には
ソルダーレジストまたは別の高誘電率材料が被覆される
ようにする。第1及び第2のベタパターンについては、
各々の電源またはGND電極に少なくとも1点で接続さ
れるようにする。
【0026】このような構造をとることにより、パッケ
ージとプリント基板双方のベタパターンを電極、そして
ソルダーレジストを誘電体とした平行平板型コンデンサ
が電源及びGND電極に直付けした形で形成される。
ージとプリント基板双方のベタパターンを電極、そして
ソルダーレジストを誘電体とした平行平板型コンデンサ
が電源及びGND電極に直付けした形で形成される。
【0027】なお、誘電体であるソルダーレジストは、
比誘電率は3〜4とそれ程高くないが、厚さが30〜5
0μmと非常に薄いため、バイパスコンデンサとして有
効に作用するものと考えられる。また、このコンデンサ
構造は、電子部品のベース基板を誘電体として、その表
裏で形成しても良い。
比誘電率は3〜4とそれ程高くないが、厚さが30〜5
0μmと非常に薄いため、バイパスコンデンサとして有
効に作用するものと考えられる。また、このコンデンサ
構造は、電子部品のベース基板を誘電体として、その表
裏で形成しても良い。
【0028】(作用)上記のように構成された本発明に
おいては、ベース基板とプリント基板のお互いが接する
面にそれぞれ形成される第1及び第2のベタパターンが
電極、及び、プリント基板上に形成された第2のベタパ
ターン上に被覆されたソルダーレジストが誘電体となる
ことによりバイパスコンデンサが構成され、ノイズ抑制
のために電子部品外部に新たな部品を設ける必要がな
い。
おいては、ベース基板とプリント基板のお互いが接する
面にそれぞれ形成される第1及び第2のベタパターンが
電極、及び、プリント基板上に形成された第2のベタパ
ターン上に被覆されたソルダーレジストが誘電体となる
ことによりバイパスコンデンサが構成され、ノイズ抑制
のために電子部品外部に新たな部品を設ける必要がな
い。
【0029】
【発明の実施の形態】以下に、本発明のバイパスコンデ
ンサの実施の形態について図面を参照して説明する。
ンサの実施の形態について図面を参照して説明する。
【0030】(第1の実施の形態)図1は、本発明のバ
イパスコンデンサの第1の実施の形態を示す図である。
イパスコンデンサの第1の実施の形態を示す図である。
【0031】図1に示すように本形態においては、プリ
ント基板6上に、BGAベース基板2が実装されるため
のBGA実装用ランド7と、BGA実装用ランド7に囲
まれた空間に形成される、ソルダーレジスト(不図示)
に覆われた第2のベタパターンであるベタパターン5b
と、信号線パターン8とが設けられており、BGAベー
ス基板2上に、ICベアチップ1が実装されるためのベ
アチップ装着用ランド3と、BGA基板装着用電極部4
とが設けられ、ICベアチップ1が装着される部分の裏
側に第1のベタパターンであるベタパターン5aが設け
られている。また、ベタパターン5aは、BGA基板装
着用電極部4のうち電源あるいはGND電極と接続さ
れ、また、ベタパターン5bはBGA実装用ランド7の
電源あるいはGND用ランドのうちベタパターン5bが
BGA基板装着用電極部4と接続されていない極性のラ
ンドと接続されている。それにより、ベタパターン5a
とベタパターン5bが電極となり、ソルダーレジストが
誘電体となるコンデンサが形成されている。さらに、ベ
タパターン5a,5bと電源及びGND用電極及びラン
ドとを接続しやすくするため、また、信号線パターン8
と信号用電極及びランドとを接続しやすくするために、
BGA基板装着用電極部4及びBGA実装用ランド7の
それぞれは、電極及びランドにより形成される四角形の
内側2列、すなわち第1のベタパターン及び第2のベタ
パターンの周囲2列を電源及びGND用電極あるいはラ
ンドとされ、外側3列を信号用電極及びランドとされて
いる。
ント基板6上に、BGAベース基板2が実装されるため
のBGA実装用ランド7と、BGA実装用ランド7に囲
まれた空間に形成される、ソルダーレジスト(不図示)
に覆われた第2のベタパターンであるベタパターン5b
と、信号線パターン8とが設けられており、BGAベー
ス基板2上に、ICベアチップ1が実装されるためのベ
アチップ装着用ランド3と、BGA基板装着用電極部4
とが設けられ、ICベアチップ1が装着される部分の裏
側に第1のベタパターンであるベタパターン5aが設け
られている。また、ベタパターン5aは、BGA基板装
着用電極部4のうち電源あるいはGND電極と接続さ
れ、また、ベタパターン5bはBGA実装用ランド7の
電源あるいはGND用ランドのうちベタパターン5bが
BGA基板装着用電極部4と接続されていない極性のラ
ンドと接続されている。それにより、ベタパターン5a
とベタパターン5bが電極となり、ソルダーレジストが
誘電体となるコンデンサが形成されている。さらに、ベ
タパターン5a,5bと電源及びGND用電極及びラン
ドとを接続しやすくするため、また、信号線パターン8
と信号用電極及びランドとを接続しやすくするために、
BGA基板装着用電極部4及びBGA実装用ランド7の
それぞれは、電極及びランドにより形成される四角形の
内側2列、すなわち第1のベタパターン及び第2のベタ
パターンの周囲2列を電源及びGND用電極あるいはラ
ンドとされ、外側3列を信号用電極及びランドとされて
いる。
【0032】上記のように構成された本形態において
は、電源あるいはGNDラインに伝送・放射ノイズが加
えられた場合、ベタパターン5a,5b及びソルダーレ
ジストとによって構成されたコンデンサによってノイズ
の抑制が図られる。
は、電源あるいはGNDラインに伝送・放射ノイズが加
えられた場合、ベタパターン5a,5b及びソルダーレ
ジストとによって構成されたコンデンサによってノイズ
の抑制が図られる。
【0033】なお、上記形態においては、ベタパターン
5bはソルダーレジストにより覆われているが、誘電性
の高いセラミックフィラー等を含んだ高誘電率材料によ
り覆われるようにしても良い。
5bはソルダーレジストにより覆われているが、誘電性
の高いセラミックフィラー等を含んだ高誘電率材料によ
り覆われるようにしても良い。
【0034】(第2の実施の形態)図2は、本発明のバ
イパスコンデンサの第2の実施の形態を示す図である。
イパスコンデンサの第2の実施の形態を示す図である。
【0035】本形態は図2に示すように、第1の実施の
形態において示したものと比べて、第1のベタパターン
であるベタパターン15aとBGA基板装着用電極部1
4との接続及び、第2のベタパターンであるベタパター
ン15bとBGA実装用ランド17との接続が1箇所ず
つのみにおいて行われている部分が異なっている。
形態において示したものと比べて、第1のベタパターン
であるベタパターン15aとBGA基板装着用電極部1
4との接続及び、第2のベタパターンであるベタパター
ン15bとBGA実装用ランド17との接続が1箇所ず
つのみにおいて行われている部分が異なっている。
【0036】(第3の実施の形態)図3は、本発明のバ
イパスコンデンサの第3の実施の形態を示す図である。
イパスコンデンサの第3の実施の形態を示す図である。
【0037】図3に示すように本形態においては、セラ
ミック等の高誘電率材料により作製されたBGAベース
基板22上に、ICベアチップ(不図示)が実装される
ためのベアチップ装着用ランド23と、BGA基板装着
用電極部4と、ICベアチップが装着される部分に形成
される第3のベタパターンであるベタパターン25cと
が設けられ、BGAベース基板22の裏側のベタパター
ン25cに対向する位置に第1のベタパターンであるベ
タパターン25aが設けられている。また、ベタパター
ン5aは、BGA基板装着用電極部24のうち電源ある
いはGND電極と接続され、また、ベタパターン25c
はBGA基板装着用電極部24の電源あるいはGND用
ランドのうちベタパターン25aが接続されていない極
性のランドと接続されている。それにより、ベタパター
ン25aとベタパターン25cとが電極となり、BGA
ベース基板22が誘電体となってコンデンサが形成され
ている。なお、BGAベース基板22の厚さにおいて
は、ベタパターン25a,25c及びBGAベース基板
22とによって形成されるコンデンサの容量を確保する
ために十分な厚さとする。
ミック等の高誘電率材料により作製されたBGAベース
基板22上に、ICベアチップ(不図示)が実装される
ためのベアチップ装着用ランド23と、BGA基板装着
用電極部4と、ICベアチップが装着される部分に形成
される第3のベタパターンであるベタパターン25cと
が設けられ、BGAベース基板22の裏側のベタパター
ン25cに対向する位置に第1のベタパターンであるベ
タパターン25aが設けられている。また、ベタパター
ン5aは、BGA基板装着用電極部24のうち電源ある
いはGND電極と接続され、また、ベタパターン25c
はBGA基板装着用電極部24の電源あるいはGND用
ランドのうちベタパターン25aが接続されていない極
性のランドと接続されている。それにより、ベタパター
ン25aとベタパターン25cとが電極となり、BGA
ベース基板22が誘電体となってコンデンサが形成され
ている。なお、BGAベース基板22の厚さにおいて
は、ベタパターン25a,25c及びBGAベース基板
22とによって形成されるコンデンサの容量を確保する
ために十分な厚さとする。
【0038】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載するような効果を奏する。
ているので以下に記載するような効果を奏する。
【0039】請求項1から請求項11に記載のものにお
いては、ベース基板とプリント基板のお互いが接する面
にそれぞれ第1及び第2のベタパターンを形成し、第1
及び第2のベタパターンを電極、及び、プリント基板上
に形成された第2のベタパターン上に被覆されたソルダ
ーレジストを誘電体とすることによりバイパスコンデン
サを構成したため、ノイズ抑制のために電子部品外部に
新たな部品を設ける必要がなく、また、電子部品とバイ
パスコンデンサとの配線距離を短くすることができ、こ
れにより、バイパスコンデンサがICへの供電をより良
好に行う役割を果たすことができる。
いては、ベース基板とプリント基板のお互いが接する面
にそれぞれ第1及び第2のベタパターンを形成し、第1
及び第2のベタパターンを電極、及び、プリント基板上
に形成された第2のベタパターン上に被覆されたソルダ
ーレジストを誘電体とすることによりバイパスコンデン
サを構成したため、ノイズ抑制のために電子部品外部に
新たな部品を設ける必要がなく、また、電子部品とバイ
パスコンデンサとの配線距離を短くすることができ、こ
れにより、バイパスコンデンサがICへの供電をより良
好に行う役割を果たすことができる。
【0040】請求項12から請求項14に記載のものに
おいては、ベース基板の電子部品と接する面に第3のベ
タパターンを、また、ベース基板のプリント基板と接す
る面の第3のベタパターンに対向する部分に第1のベタ
パターンをそれぞれ形成し、第1及び第3のベタパター
ンを電極、及び、ベース基板を誘電体とすることにより
バイパスコンデンサを構成したため、請求項1から請求
項11に記載のものと同様の効果を奏する。
おいては、ベース基板の電子部品と接する面に第3のベ
タパターンを、また、ベース基板のプリント基板と接す
る面の第3のベタパターンに対向する部分に第1のベタ
パターンをそれぞれ形成し、第1及び第3のベタパター
ンを電極、及び、ベース基板を誘電体とすることにより
バイパスコンデンサを構成したため、請求項1から請求
項11に記載のものと同様の効果を奏する。
【図1】本発明のバイパスコンデンサの第1の実施の形
態を示す図である。
態を示す図である。
【図2】本発明のバイパスコンデンサの第2の実施の形
態を示す図である。
態を示す図である。
【図3】本発明のバイパスコンデンサの第3の実施の形
態を示す図である。
態を示す図である。
【図4】従来のノイズ抑制を考慮した電子部品周辺の回
路の摸式的斜視図である。
路の摸式的斜視図である。
【符号の説明】 1,11 ICベアチップ 2,12,22 BGAベース基板 3,13,23 ベアチップ装着用ランド 4,14,24 BGA基板装着用電極部 5a,5b,15a,15b,25a,25c ベタ
パターン 6,16 プリント基板 7,17 BGA実装用ランド 8,18 信号線パターン
パターン 6,16 プリント基板 7,17 BGA実装用ランド 8,18 信号線パターン
Claims (14)
- 【請求項1】 プリント基板上に、電極を有するベース
基板を介して実装される電子部品に加わるノイズを電源
及びGNDに接続されることにより抑制するバイパスコ
ンデンサであって、 前記電子部品が前記プリント基板に実装される際に前記
ベース基板における前記プリント基板と接する面に前記
電源または前記GNDのどちらか一方と接続されて形成
される第1のベタパターンと、 前記電子部品が前記プリント基板に実装される際に前記
プリント基板における前記ベース基板と接する面のうち
前記第1のベタパターンと対向する部分に、前記電源及
び前記GNDのうち前記第1のベタパターンが接続され
ていない方と接続されて形成される第2のベタパターン
と、 前記第1のベタパターン上に形成されたソルダーレジス
トとから構成されることを特徴とするバイパスコンデン
サ。 - 【請求項2】 請求項1に記載のバイパスコンデンサに
おいて、 前記第1のベタパターン及び前記第2のベタパターンの
それぞれは、前記電源または前記GNDのそれぞれと一
点のみで接続されていることを特徴とするバイパスコン
デンサ。 - 【請求項3】 請求項1に記載のバイパスコンデンサに
おいて、 前記第1のベタパターンは、前記ベース基板が有する前
記電源または前記GNDのどちらか一方の電極の全てと
接続され、 前記第2のベタパターンは、前記プリント基板が有する
前記第1のベタパターンが接続されていない前記電源ま
たは前記GNDの電極の全てと接続されることを特徴と
するバイパスコンデンサ。 - 【請求項4】 請求項1乃至3のいずれか1項に記載の
バイパスコンデンサにおいて、 前記プリント基板及び前記ベース基板のそれぞれは、前
記電子部品が前記プリント基板に実装される際にお互い
に接する面のうち前記電子部品に対向する部分におい
て、前記第1のベタパターン及び第2のベタパターン以
外の配線またはランドを有しないことを特徴とするバイ
パスコンデンサ。 - 【請求項5】 請求項2または請求項3に記載のバイパ
スコンデンサにおいて、 前記プリント基板及び前記ベース基板上の前記電源及び
前記GNDの電極は、前記電源及び前記GND以外の電
極よりも前記電子部品に対向する部分の近くに設けられ
ていることを特徴とするバイパスコンデンサ。 - 【請求項6】 プリント基板上に、電極を有するベース
基板を介して実装される電子部品に加わるノイズを電源
及びGNDに接続されることにより抑制するバイパスコ
ンデンサであって、 前記電子部品が前記プリント基板に実装される際に前記
ベース基板における前記プリント基板と接する部分に前
記電源または前記GNDのどちらか一方と接続されて形
成される第1のベタパターンと、 前記電子部品が前記プリント基板に実装される際に前記
プリント基板における前記ベース基板と接する部分のう
ち前記第1のベタパターンと対向する部分に、前記電源
及び前記GNDのうち前記第1のベタパターンが接続さ
れていない方と接続されて形成される第2のベタパター
ンと、 前記第1のベタパターン上に高誘電率材料より形成され
る薄膜とから構成されることを特徴とするバイパスコン
デンサ。 - 【請求項7】 請求項6に記載のバイパスコンデンサに
おいて、 前記第1のベタパターン及び前記第2のベタパターンの
それぞれは、前記電源または前記GNDのそれぞれと一
点のみで接続されていることを特徴とするバイパスコン
デンサ。 - 【請求項8】 請求項6に記載のバイパスコンデンサに
おいて、 前記第1のベタパターンは、前記ベース基板が有する前
記電源または前記GNDのどちらか一方の電極の全てと
接続され、 前記第2のベタパターンは、前記プリント基板が有する
前記第1のベタパターンが接続されていない前記電源ま
たは前記GNDの電極の全てと接続されることを特徴と
するバイパスコンデンサ。 - 【請求項9】 請求項6乃至8のいずれか1項に記載の
バイパスコンデンサにおいて、 前記プリント基板及び前記ベース基板のそれぞれは、前
記電子部品が前記プリント基板に実装される際にお互い
に接する部分のうち前記電子部品に対向する部分におい
て、前記第1のベタパターン及び第2のベタパターン以
外の配線またはランドを有しないことを特徴とするバイ
パスコンデンサ。 - 【請求項10】 請求項7または請求項8に記載のバイ
パスコンデンサにおいて、 前記プリント基板及び前記ベース基板上の前記電源及び
前記GNDの電極は、前記電源及び前記GND以外の電
極よりも前記電子部品に対向する部分の近くに設けられ
ていることを特徴とするバイパスコンデンサ。 - 【請求項11】 請求項6乃至10のいずれか1項に記
載のバイパスコンデンサにおいて、 前記高誘電率材料は、セラミックフィラーを含むことを
特徴とするバイパスコンデンサ。 - 【請求項12】 プリント基板上に、電極を有するベー
ス基板を介して実装される電子部品に加わるノイズを電
源及びGNDに接続されることにより抑制するバイパス
コンデンサであって、 前記電子部品が前記プリント基板に実装される際に前記
ベース基板における前記プリント基板と接する面の前記
電子部品と対向する部分に前記電源または前記GNDの
どちらか一方と接続されて形成される第1のベタパター
ンと、 前記電子部品が前記プリント基板に実装される際に前記
ベース基板における前記電子部品と接する部分に、前記
電源及び前記GNDのうち前記第1のベタパターンが接
続されていない方と接続されて形成される第3のベタパ
ターンと、 前記ベース基板とから構成されることを特徴とするバイ
パスコンデンサ。 - 【請求項13】 請求項12に記載のバイパスコンデン
サにおいて、 前記ベース基板は、高誘電率材料からなることを特徴と
するバイパスコンデンサ。 - 【請求項14】 請求項13に記載のバイパスコンデン
サにおいて、 前記高誘電率材料は、セラミックであることを特徴とす
るバイパスコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23856395A JPH0982557A (ja) | 1995-09-18 | 1995-09-18 | バイパスコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23856395A JPH0982557A (ja) | 1995-09-18 | 1995-09-18 | バイパスコンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0982557A true JPH0982557A (ja) | 1997-03-28 |
Family
ID=17032094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23856395A Pending JPH0982557A (ja) | 1995-09-18 | 1995-09-18 | バイパスコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0982557A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001067833A1 (en) * | 2000-03-03 | 2001-09-13 | Advanced Micro Devices, Inc. | A printed circuit board assembly with improved bypass decoupling for bga packages |
-
1995
- 1995-09-18 JP JP23856395A patent/JPH0982557A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001067833A1 (en) * | 2000-03-03 | 2001-09-13 | Advanced Micro Devices, Inc. | A printed circuit board assembly with improved bypass decoupling for bga packages |
US6404649B1 (en) | 2000-03-03 | 2002-06-11 | Advanced Micro Devices, Inc. | Printed circuit board assembly with improved bypass decoupling for BGA packages |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2907127B2 (ja) | マルチチップモジュール | |
JPH0462866A (ja) | 表面実装部品の実装方法 | |
JPH0982557A (ja) | バイパスコンデンサ | |
JPH0917917A (ja) | 配線基板及び半導体装置 | |
JP2629908B2 (ja) | 多層配線基板の給電構造 | |
JPH07183627A (ja) | 部品実装プリント基板 | |
JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
JPS6286793A (ja) | 電子部品の実装方法 | |
JP2004031432A (ja) | 半導体装置 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JPS58125859A (ja) | 半導体装置 | |
JPH0645763A (ja) | 印刷配線板 | |
JPH05218218A (ja) | 電子部品パッケージおよびその実装方法 | |
JPH1187605A (ja) | 半導体装置及びその製造方法 | |
JPS60249389A (ja) | マルチチツプパツケ−ジの実装構造 | |
JPS62134939A (ja) | 混成集積回路 | |
JPH0358491A (ja) | プリント配線板 | |
JPH02239577A (ja) | 表面実装用混成集積回路 | |
JPH0338845A (ja) | 混成集積回路 | |
JPH01297882A (ja) | プリント基板 | |
JPH10321757A (ja) | 電子回路モジュール | |
JPH08293663A (ja) | 配線基板及び電子機器 | |
JPS61113297A (ja) | 基板の実装方法 | |
JPH01244693A (ja) | 混成集積回路 | |
JPH0437191A (ja) | 多層プリント基板 |