JPH0982557A - バイパスコンデンサ - Google Patents
バイパスコンデンサInfo
- Publication number
- JPH0982557A JPH0982557A JP23856395A JP23856395A JPH0982557A JP H0982557 A JPH0982557 A JP H0982557A JP 23856395 A JP23856395 A JP 23856395A JP 23856395 A JP23856395 A JP 23856395A JP H0982557 A JPH0982557 A JP H0982557A
- Authority
- JP
- Japan
- Prior art keywords
- solid pattern
- bypass capacitor
- gnd
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 電子部品の電源及びＧＮＤのランドからバイ
パスコンデンサまでの引き出し線が長くなってしまった
り、他のランド及びパターンとの関係上、細くなってし
まったしてインダクタンスの大きさが大きくなってしま
い、バイパスコンデンサのノイズ抑制の働きが衰えてし
まうという問題点がある。 【解決手段】 ＢＧＡ基板装着用電極部４のうち電源あ
るいはＧＮＤ電極と接続されたベタパターン５ａと、Ｂ
ＧＡ実装用ランド７の電源あるいはＧＮＤ用ランドのう
ちベタパターン５ｂがＢＧＡ基板装着用電極部４と接続
されていない極性のランドと接続されたベタパターン５
ｂとを形成して電極とし、ベタパターン５ｂ上にソルダ
ーレジストを被覆して誘電体とすることによりバイパス
コンデンサを構成する。
パスコンデンサまでの引き出し線が長くなってしまった
り、他のランド及びパターンとの関係上、細くなってし
まったしてインダクタンスの大きさが大きくなってしま
い、バイパスコンデンサのノイズ抑制の働きが衰えてし
まうという問題点がある。 【解決手段】 ＢＧＡ基板装着用電極部４のうち電源あ
るいはＧＮＤ電極と接続されたベタパターン５ａと、Ｂ
ＧＡ実装用ランド７の電源あるいはＧＮＤ用ランドのう
ちベタパターン５ｂがＢＧＡ基板装着用電極部４と接続
されていない極性のランドと接続されたベタパターン５
ｂとを形成して電極とし、ベタパターン５ｂ上にソルダ
ーレジストを被覆して誘電体とすることによりバイパス
コンデンサを構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品における
ノイズを抑制する部品に関し、特に、バイパスコンデン
サに関する。
ノイズを抑制する部品に関し、特に、バイパスコンデン
サに関する。
【０００２】
【従来の技術】従来より、プリント基板上に実装される
ＩＣ等の電子部品に加わる伝送・放射ノイズを抑制する
ためには、電子部品の電源とＧＮＤとの間にバイパスコ
ンデンサが設けられる。通常、バイパスコンデンサは、
リードタイプあるいはチップタイプのものが使用され、
電子部品の電源及びＧＮＤピンから引き出されたパター
ン上のハンダ接続用パッドに実装される。
ＩＣ等の電子部品に加わる伝送・放射ノイズを抑制する
ためには、電子部品の電源とＧＮＤとの間にバイパスコ
ンデンサが設けられる。通常、バイパスコンデンサは、
リードタイプあるいはチップタイプのものが使用され、
電子部品の電源及びＧＮＤピンから引き出されたパター
ン上のハンダ接続用パッドに実装される。
【０００３】図４は、従来のノイズ抑制を考慮した電子
部品周辺の回路の摸式的斜視図である。
部品周辺の回路の摸式的斜視図である。
【０００４】図４に示すように本従来例においては、プ
リント基板１０６上に、ＢＧＡベース基板１０２が実装
されるためのＢＧＡ実装用ランド１０７と、信号線パタ
ーン１０８ａと、電源線パターン１０８ｂと、ＧＮＤ線
パターン１０８ｃと、電源線パターン１０８ｂ及びＧＮ
Ｄ線パターン１０８ｃのそれぞれが接続されたランドに
接続されたバイパスコンデンサとなるチップコンデンサ
１０９とが設けられており、ＢＧＡベース基板１０２上
に、ＩＣベアチップ１０１が実装されるためのベアチッ
プ装着用ランド１０３と、ＢＧＡ基板装着用電極部１０
４とが設けられている。
リント基板１０６上に、ＢＧＡベース基板１０２が実装
されるためのＢＧＡ実装用ランド１０７と、信号線パタ
ーン１０８ａと、電源線パターン１０８ｂと、ＧＮＤ線
パターン１０８ｃと、電源線パターン１０８ｂ及びＧＮ
Ｄ線パターン１０８ｃのそれぞれが接続されたランドに
接続されたバイパスコンデンサとなるチップコンデンサ
１０９とが設けられており、ＢＧＡベース基板１０２上
に、ＩＣベアチップ１０１が実装されるためのベアチッ
プ装着用ランド１０３と、ＢＧＡ基板装着用電極部１０
４とが設けられている。
【０００５】上記のように構成された従来のものにおい
ては、信号線パターン１０８ａ、電源線パターン１０８
ｂ、あるいはＧＮＤ線パターン１０８ｃに伝送・放射ノ
イズが加えられた場合、チップコンデンサ１０９によっ
てノイズの抑制が図られる。
ては、信号線パターン１０８ａ、電源線パターン１０８
ｂ、あるいはＧＮＤ線パターン１０８ｃに伝送・放射ノ
イズが加えられた場合、チップコンデンサ１０９によっ
てノイズの抑制が図られる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のものにおいては、ノイズを抑制するため
のバイパスコンデンサが、プリント基板における電子部
品が装着される部分の外部に設けられるため、バイパス
コンデンサの接続先である電子部品の電源及びＧＮＤの
ランドの位置とバイパスコンデンサの実装位置とが離れ
てしまう。
たような従来のものにおいては、ノイズを抑制するため
のバイパスコンデンサが、プリント基板における電子部
品が装着される部分の外部に設けられるため、バイパス
コンデンサの接続先である電子部品の電源及びＧＮＤの
ランドの位置とバイパスコンデンサの実装位置とが離れ
てしまう。
【０００７】特に、電子部品のパッケージ形態がＢＧＡ
やＰＧＡの場合においては、基板との接続用のバンプや
ピンが縦横一面にマトリックス状に配置されることが多
く、電子部品のパッケージ下はスルーホールランドや信
号の引き出し線等で占められてしまうため、バイパスコ
ンデンサの実装位置は、電子部品から離れた所となって
しまい、しかも、細長い引き出し線によって接続される
ことになる。
やＰＧＡの場合においては、基板との接続用のバンプや
ピンが縦横一面にマトリックス状に配置されることが多
く、電子部品のパッケージ下はスルーホールランドや信
号の引き出し線等で占められてしまうため、バイパスコ
ンデンサの実装位置は、電子部品から離れた所となって
しまい、しかも、細長い引き出し線によって接続される
ことになる。
【０００８】このため、電子部品の電源及びＧＮＤのラ
ンドからバイパスコンデンサまでの引き出し線が長くな
ってしまったり、他のランド及びパターンとの関係上、
細くなってしまったしてインダクタンスの大きさが大き
くなってしまう。通常、インダクタンスの大きさにおい
ては、直流の場合はインダクタンスの大きさが大きいほ
ど高い導電性を示すが、交流の場合は周波数が高くなる
につれてインダクタンスの大きさが大きいほど大きな抵
抗性を示すようになる。そして、抵抗性が大きくなるに
つれて、電子部品とバイパスコンデンサとの間の高周波
的な系都合が弱まり、バイパスコンデンサのノイズ抑制
の働きが衰えてしまうという問題点がある。
ンドからバイパスコンデンサまでの引き出し線が長くな
ってしまったり、他のランド及びパターンとの関係上、
細くなってしまったしてインダクタンスの大きさが大き
くなってしまう。通常、インダクタンスの大きさにおい
ては、直流の場合はインダクタンスの大きさが大きいほ
ど高い導電性を示すが、交流の場合は周波数が高くなる
につれてインダクタンスの大きさが大きいほど大きな抵
抗性を示すようになる。そして、抵抗性が大きくなるに
つれて、電子部品とバイパスコンデンサとの間の高周波
的な系都合が弱まり、バイパスコンデンサのノイズ抑制
の働きが衰えてしまうという問題点がある。
【０００９】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、電子部品と
の間のインダクタンスをなくしながらも電子部品に加わ
るノイズの抑制を行うことができるバイパスコンデンサ
を提供することを目的とする。
する問題点に鑑みてなされたものであって、電子部品と
の間のインダクタンスをなくしながらも電子部品に加わ
るノイズの抑制を行うことができるバイパスコンデンサ
を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明は、プリント基板上に、電極を有するベース基
板を介して実装される電子部品に加わるノイズを電源及
びＧＮＤに接続されることにより抑制するバイパスコン
デンサであって、前記電子部品が前記プリント基板に実
装される際に前記ベース基板における前記プリント基板
と接する面に前記電源または前記ＧＮＤのどちらか一方
と接続されて形成される第１のベタパターンと、前記電
子部品が前記プリント基板に実装される際に前記プリン
ト基板における前記ベース基板と接する面のうち前記第
１のベタパターンと対向する部分に、前記電源及び前記
ＧＮＤのうち前記第１のベタパターンが接続されていな
い方と接続されて形成される第２のベタパターンと、前
記第１のベタパターン上に形成されたソルダーレジスト
とから構成されることを特徴とする。
に本発明は、プリント基板上に、電極を有するベース基
板を介して実装される電子部品に加わるノイズを電源及
びＧＮＤに接続されることにより抑制するバイパスコン
デンサであって、前記電子部品が前記プリント基板に実
装される際に前記ベース基板における前記プリント基板
と接する面に前記電源または前記ＧＮＤのどちらか一方
と接続されて形成される第１のベタパターンと、前記電
子部品が前記プリント基板に実装される際に前記プリン
ト基板における前記ベース基板と接する面のうち前記第
１のベタパターンと対向する部分に、前記電源及び前記
ＧＮＤのうち前記第１のベタパターンが接続されていな
い方と接続されて形成される第２のベタパターンと、前
記第１のベタパターン上に形成されたソルダーレジスト
とから構成されることを特徴とする。
【００１１】また、前記第１のベタパターン及び前記第
２のベタパターンのそれぞれは、前記電源または前記Ｇ
ＮＤのそれぞれと一点のみで接続されていることを特徴
とする。
２のベタパターンのそれぞれは、前記電源または前記Ｇ
ＮＤのそれぞれと一点のみで接続されていることを特徴
とする。
【００１２】また、前記第１のベタパターンは、前記ベ
ース基板が有する前記電源または前記ＧＮＤのどちらか
一方の電極の全てと接続され、前記第２のベタパターン
は、前記プリント基板が有する前記第１のベタパターン
が接続されていない前記電源または前記ＧＮＤの電極の
全てと接続されることを特徴とする。
ース基板が有する前記電源または前記ＧＮＤのどちらか
一方の電極の全てと接続され、前記第２のベタパターン
は、前記プリント基板が有する前記第１のベタパターン
が接続されていない前記電源または前記ＧＮＤの電極の
全てと接続されることを特徴とする。
【００１３】また、前記プリント基板及び前記ベース基
板のそれぞれは、前記電子部品が前記プリント基板に実
装される際にお互いに接する面のうち前記電子部品に対
向する部分において、前記第１のベタパターン及び第２
のベタパターン以外の配線またはランドを有しないこと
を特徴とする。
板のそれぞれは、前記電子部品が前記プリント基板に実
装される際にお互いに接する面のうち前記電子部品に対
向する部分において、前記第１のベタパターン及び第２
のベタパターン以外の配線またはランドを有しないこと
を特徴とする。
【００１４】また、前記プリント基板及び前記ベース基
板上の前記電源及び前記ＧＮＤの電極は、前記電源及び
前記ＧＮＤ以外の電極よりも前記電子部品に対向する部
分の近くに設けられていることを特徴とするバイパスコ
ンデンサ。
板上の前記電源及び前記ＧＮＤの電極は、前記電源及び
前記ＧＮＤ以外の電極よりも前記電子部品に対向する部
分の近くに設けられていることを特徴とするバイパスコ
ンデンサ。
【００１５】また、プリント基板上に、電極を有するベ
ース基板を介して実装される電子部品に加わるノイズを
電源及びＧＮＤに接続されることにより抑制するバイパ
スコンデンサであって、前記電子部品が前記プリント基
板に実装される際に前記ベース基板における前記プリン
ト基板と接する部分に前記電源または前記ＧＮＤのどち
らか一方と接続されて形成される第１のベタパターン
と、前記電子部品が前記プリント基板に実装される際に
前記プリント基板における前記ベース基板と接する部分
のうち前記第１のベタパターンと対向する部分に、前記
電源及び前記ＧＮＤのうち前記第１のベタパターンが接
続されていない方と接続されて形成される第２のベタパ
ターンと、前記第１のベタパターン上に高誘電率材料よ
り形成される薄膜とから構成されることを特徴とする。
ース基板を介して実装される電子部品に加わるノイズを
電源及びＧＮＤに接続されることにより抑制するバイパ
スコンデンサであって、前記電子部品が前記プリント基
板に実装される際に前記ベース基板における前記プリン
ト基板と接する部分に前記電源または前記ＧＮＤのどち
らか一方と接続されて形成される第１のベタパターン
と、前記電子部品が前記プリント基板に実装される際に
前記プリント基板における前記ベース基板と接する部分
のうち前記第１のベタパターンと対向する部分に、前記
電源及び前記ＧＮＤのうち前記第１のベタパターンが接
続されていない方と接続されて形成される第２のベタパ
ターンと、前記第１のベタパターン上に高誘電率材料よ
り形成される薄膜とから構成されることを特徴とする。
【００１６】また、前記第１のベタパターン及び前記第
２のベタパターンのそれぞれは、前記電源または前記Ｇ
ＮＤのそれぞれと一点のみで接続されていることを特徴
とする。
２のベタパターンのそれぞれは、前記電源または前記Ｇ
ＮＤのそれぞれと一点のみで接続されていることを特徴
とする。
【００１７】また、前記第１のベタパターンは、前記ベ
ース基板が有する前記電源または前記ＧＮＤのどちらか
一方の電極の全てと接続され、前記第２のベタパターン
は、前記プリント基板が有する前記第１のベタパターン
が接続されていない前記電源または前記ＧＮＤの電極の
全てと接続されることを特徴とする。
ース基板が有する前記電源または前記ＧＮＤのどちらか
一方の電極の全てと接続され、前記第２のベタパターン
は、前記プリント基板が有する前記第１のベタパターン
が接続されていない前記電源または前記ＧＮＤの電極の
全てと接続されることを特徴とする。
【００１８】また、前記プリント基板及び前記ベース基
板のそれぞれは、前記電子部品が前記プリント基板に実
装される際にお互いに接する部分のうち前記電子部品に
対向する部分において、前記第１のベタパターン及び第
２のベタパターン以外の配線またはランドを有しないこ
とを特徴とする。
板のそれぞれは、前記電子部品が前記プリント基板に実
装される際にお互いに接する部分のうち前記電子部品に
対向する部分において、前記第１のベタパターン及び第
２のベタパターン以外の配線またはランドを有しないこ
とを特徴とする。
【００１９】また、前記プリント基板及び前記ベース基
板上の前記電源及び前記ＧＮＤの電極は、前記電源及び
前記ＧＮＤ以外の電極よりも前記電子部品に対向する部
分の近くに設けられていることを特徴とする。
板上の前記電源及び前記ＧＮＤの電極は、前記電源及び
前記ＧＮＤ以外の電極よりも前記電子部品に対向する部
分の近くに設けられていることを特徴とする。
【００２０】また、前記高誘電率材料は、セラミックフ
ィラーを含むことを特徴とする。
ィラーを含むことを特徴とする。
【００２１】また、プリント基板上に、電極を有するベ
ース基板を介して実装される電子部品に加わるノイズを
電源及びＧＮＤに接続されることにより抑制するバイパ
スコンデンサであって、前記電子部品が前記プリント基
板に実装される際に前記ベース基板における前記プリン
ト基板と接する面の前記電子部品と対向する部分に前記
電源または前記ＧＮＤのどちらか一方と接続されて形成
される第１のベタパターンと、前記電子部品が前記プリ
ント基板に実装される際に前記ベース基板における前記
電子部品と接する部分に、前記電源及び前記ＧＮＤのう
ち前記第１のベタパターンが接続されていない方と接続
されて形成される第３のベタパターンと、前記ベース基
板とから構成されることを特徴とする。
ース基板を介して実装される電子部品に加わるノイズを
電源及びＧＮＤに接続されることにより抑制するバイパ
スコンデンサであって、前記電子部品が前記プリント基
板に実装される際に前記ベース基板における前記プリン
ト基板と接する面の前記電子部品と対向する部分に前記
電源または前記ＧＮＤのどちらか一方と接続されて形成
される第１のベタパターンと、前記電子部品が前記プリ
ント基板に実装される際に前記ベース基板における前記
電子部品と接する部分に、前記電源及び前記ＧＮＤのう
ち前記第１のベタパターンが接続されていない方と接続
されて形成される第３のベタパターンと、前記ベース基
板とから構成されることを特徴とする。
【００２２】また、前記ベース基板は、高誘電率材料か
らなることを特徴とする。
らなることを特徴とする。
【００２３】また、前記高誘電率材料は、セラミックで
あることを特徴とする。
あることを特徴とする。
【００２４】電子部品のパッケージの中央付近に空きス
ペースができるように電極を配置し、かつ電源及びＧＮ
Ｄ電極を前記空きスペースの周囲に配置するようにす
る。そして、電子部品のパッケージ側の前記空きスペー
スに電源またはＧＮＤに接続された第１のベタパターン
を設ける。
ペースができるように電極を配置し、かつ電源及びＧＮ
Ｄ電極を前記空きスペースの周囲に配置するようにす
る。そして、電子部品のパッケージ側の前記空きスペー
スに電源またはＧＮＤに接続された第１のベタパターン
を設ける。
【００２５】一方、プリント基板側における電子部品の
パッケージの空きスペースに対向する部分にも、パッケ
ージ側とは逆の極性のＧＮＤまたは電源に接続された第
２のベタパターンを設け、第２のベタパターンの上には
ソルダーレジストまたは別の高誘電率材料が被覆される
ようにする。第１及び第２のベタパターンについては、
各々の電源またはＧＮＤ電極に少なくとも１点で接続さ
れるようにする。
パッケージの空きスペースに対向する部分にも、パッケ
ージ側とは逆の極性のＧＮＤまたは電源に接続された第
２のベタパターンを設け、第２のベタパターンの上には
ソルダーレジストまたは別の高誘電率材料が被覆される
ようにする。第１及び第２のベタパターンについては、
各々の電源またはＧＮＤ電極に少なくとも１点で接続さ
れるようにする。
【００２６】このような構造をとることにより、パッケ
ージとプリント基板双方のベタパターンを電極、そして
ソルダーレジストを誘電体とした平行平板型コンデンサ
が電源及びＧＮＤ電極に直付けした形で形成される。
ージとプリント基板双方のベタパターンを電極、そして
ソルダーレジストを誘電体とした平行平板型コンデンサ
が電源及びＧＮＤ電極に直付けした形で形成される。
【００２７】なお、誘電体であるソルダーレジストは、
比誘電率は３〜４とそれ程高くないが、厚さが３０〜５
０μｍと非常に薄いため、バイパスコンデンサとして有
効に作用するものと考えられる。また、このコンデンサ
構造は、電子部品のベース基板を誘電体として、その表
裏で形成しても良い。
比誘電率は３〜４とそれ程高くないが、厚さが３０〜５
０μｍと非常に薄いため、バイパスコンデンサとして有
効に作用するものと考えられる。また、このコンデンサ
構造は、電子部品のベース基板を誘電体として、その表
裏で形成しても良い。
【００２８】（作用）上記のように構成された本発明に
おいては、ベース基板とプリント基板のお互いが接する
面にそれぞれ形成される第１及び第２のベタパターンが
電極、及び、プリント基板上に形成された第２のベタパ
ターン上に被覆されたソルダーレジストが誘電体となる
ことによりバイパスコンデンサが構成され、ノイズ抑制
のために電子部品外部に新たな部品を設ける必要がな
い。
おいては、ベース基板とプリント基板のお互いが接する
面にそれぞれ形成される第１及び第２のベタパターンが
電極、及び、プリント基板上に形成された第２のベタパ
ターン上に被覆されたソルダーレジストが誘電体となる
ことによりバイパスコンデンサが構成され、ノイズ抑制
のために電子部品外部に新たな部品を設ける必要がな
い。
【００２９】
【発明の実施の形態】以下に、本発明のバイパスコンデ
ンサの実施の形態について図面を参照して説明する。
ンサの実施の形態について図面を参照して説明する。
【００３０】（第１の実施の形態）図１は、本発明のバ
イパスコンデンサの第１の実施の形態を示す図である。
イパスコンデンサの第１の実施の形態を示す図である。
【００３１】図１に示すように本形態においては、プリ
ント基板６上に、ＢＧＡベース基板２が実装されるため
のＢＧＡ実装用ランド７と、ＢＧＡ実装用ランド７に囲
まれた空間に形成される、ソルダーレジスト（不図示）
に覆われた第２のベタパターンであるベタパターン５ｂ
と、信号線パターン８とが設けられており、ＢＧＡベー
ス基板２上に、ＩＣベアチップ１が実装されるためのベ
アチップ装着用ランド３と、ＢＧＡ基板装着用電極部４
とが設けられ、ＩＣベアチップ１が装着される部分の裏
側に第１のベタパターンであるベタパターン５ａが設け
られている。また、ベタパターン５ａは、ＢＧＡ基板装
着用電極部４のうち電源あるいはＧＮＤ電極と接続さ
れ、また、ベタパターン５ｂはＢＧＡ実装用ランド７の
電源あるいはＧＮＤ用ランドのうちベタパターン５ｂが
ＢＧＡ基板装着用電極部４と接続されていない極性のラ
ンドと接続されている。それにより、ベタパターン５ａ
とベタパターン５ｂが電極となり、ソルダーレジストが
誘電体となるコンデンサが形成されている。さらに、ベ
タパターン５ａ，５ｂと電源及びＧＮＤ用電極及びラン
ドとを接続しやすくするため、また、信号線パターン８
と信号用電極及びランドとを接続しやすくするために、
ＢＧＡ基板装着用電極部４及びＢＧＡ実装用ランド７の
それぞれは、電極及びランドにより形成される四角形の
内側２列、すなわち第１のベタパターン及び第２のベタ
パターンの周囲２列を電源及びＧＮＤ用電極あるいはラ
ンドとされ、外側３列を信号用電極及びランドとされて
いる。
ント基板６上に、ＢＧＡベース基板２が実装されるため
のＢＧＡ実装用ランド７と、ＢＧＡ実装用ランド７に囲
まれた空間に形成される、ソルダーレジスト（不図示）
に覆われた第２のベタパターンであるベタパターン５ｂ
と、信号線パターン８とが設けられており、ＢＧＡベー
ス基板２上に、ＩＣベアチップ１が実装されるためのベ
アチップ装着用ランド３と、ＢＧＡ基板装着用電極部４
とが設けられ、ＩＣベアチップ１が装着される部分の裏
側に第１のベタパターンであるベタパターン５ａが設け
られている。また、ベタパターン５ａは、ＢＧＡ基板装
着用電極部４のうち電源あるいはＧＮＤ電極と接続さ
れ、また、ベタパターン５ｂはＢＧＡ実装用ランド７の
電源あるいはＧＮＤ用ランドのうちベタパターン５ｂが
ＢＧＡ基板装着用電極部４と接続されていない極性のラ
ンドと接続されている。それにより、ベタパターン５ａ
とベタパターン５ｂが電極となり、ソルダーレジストが
誘電体となるコンデンサが形成されている。さらに、ベ
タパターン５ａ，５ｂと電源及びＧＮＤ用電極及びラン
ドとを接続しやすくするため、また、信号線パターン８
と信号用電極及びランドとを接続しやすくするために、
ＢＧＡ基板装着用電極部４及びＢＧＡ実装用ランド７の
それぞれは、電極及びランドにより形成される四角形の
内側２列、すなわち第１のベタパターン及び第２のベタ
パターンの周囲２列を電源及びＧＮＤ用電極あるいはラ
ンドとされ、外側３列を信号用電極及びランドとされて
いる。
【００３２】上記のように構成された本形態において
は、電源あるいはＧＮＤラインに伝送・放射ノイズが加
えられた場合、ベタパターン５ａ，５ｂ及びソルダーレ
ジストとによって構成されたコンデンサによってノイズ
の抑制が図られる。
は、電源あるいはＧＮＤラインに伝送・放射ノイズが加
えられた場合、ベタパターン５ａ，５ｂ及びソルダーレ
ジストとによって構成されたコンデンサによってノイズ
の抑制が図られる。
【００３３】なお、上記形態においては、ベタパターン
５ｂはソルダーレジストにより覆われているが、誘電性
の高いセラミックフィラー等を含んだ高誘電率材料によ
り覆われるようにしても良い。
５ｂはソルダーレジストにより覆われているが、誘電性
の高いセラミックフィラー等を含んだ高誘電率材料によ
り覆われるようにしても良い。
【００３４】（第２の実施の形態）図２は、本発明のバ
イパスコンデンサの第２の実施の形態を示す図である。
イパスコンデンサの第２の実施の形態を示す図である。
【００３５】本形態は図２に示すように、第１の実施の
形態において示したものと比べて、第１のベタパターン
であるベタパターン１５ａとＢＧＡ基板装着用電極部１
４との接続及び、第２のベタパターンであるベタパター
ン１５ｂとＢＧＡ実装用ランド１７との接続が１箇所ず
つのみにおいて行われている部分が異なっている。
形態において示したものと比べて、第１のベタパターン
であるベタパターン１５ａとＢＧＡ基板装着用電極部１
４との接続及び、第２のベタパターンであるベタパター
ン１５ｂとＢＧＡ実装用ランド１７との接続が１箇所ず
つのみにおいて行われている部分が異なっている。
【００３６】（第３の実施の形態）図３は、本発明のバ
イパスコンデンサの第３の実施の形態を示す図である。
イパスコンデンサの第３の実施の形態を示す図である。
【００３７】図３に示すように本形態においては、セラ
ミック等の高誘電率材料により作製されたＢＧＡベース
基板２２上に、ＩＣベアチップ（不図示）が実装される
ためのベアチップ装着用ランド２３と、ＢＧＡ基板装着
用電極部４と、ＩＣベアチップが装着される部分に形成
される第３のベタパターンであるベタパターン２５ｃと
が設けられ、ＢＧＡベース基板２２の裏側のベタパター
ン２５ｃに対向する位置に第１のベタパターンであるベ
タパターン２５ａが設けられている。また、ベタパター
ン５ａは、ＢＧＡ基板装着用電極部２４のうち電源ある
いはＧＮＤ電極と接続され、また、ベタパターン２５ｃ
はＢＧＡ基板装着用電極部２４の電源あるいはＧＮＤ用
ランドのうちベタパターン２５ａが接続されていない極
性のランドと接続されている。それにより、ベタパター
ン２５ａとベタパターン２５ｃとが電極となり、ＢＧＡ
ベース基板２２が誘電体となってコンデンサが形成され
ている。なお、ＢＧＡベース基板２２の厚さにおいて
は、ベタパターン２５ａ，２５ｃ及びＢＧＡベース基板
２２とによって形成されるコンデンサの容量を確保する
ために十分な厚さとする。
ミック等の高誘電率材料により作製されたＢＧＡベース
基板２２上に、ＩＣベアチップ（不図示）が実装される
ためのベアチップ装着用ランド２３と、ＢＧＡ基板装着
用電極部４と、ＩＣベアチップが装着される部分に形成
される第３のベタパターンであるベタパターン２５ｃと
が設けられ、ＢＧＡベース基板２２の裏側のベタパター
ン２５ｃに対向する位置に第１のベタパターンであるベ
タパターン２５ａが設けられている。また、ベタパター
ン５ａは、ＢＧＡ基板装着用電極部２４のうち電源ある
いはＧＮＤ電極と接続され、また、ベタパターン２５ｃ
はＢＧＡ基板装着用電極部２４の電源あるいはＧＮＤ用
ランドのうちベタパターン２５ａが接続されていない極
性のランドと接続されている。それにより、ベタパター
ン２５ａとベタパターン２５ｃとが電極となり、ＢＧＡ
ベース基板２２が誘電体となってコンデンサが形成され
ている。なお、ＢＧＡベース基板２２の厚さにおいて
は、ベタパターン２５ａ，２５ｃ及びＢＧＡベース基板
２２とによって形成されるコンデンサの容量を確保する
ために十分な厚さとする。
【００３８】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載するような効果を奏する。
ているので以下に記載するような効果を奏する。
【００３９】請求項１から請求項１１に記載のものにお
いては、ベース基板とプリント基板のお互いが接する面
にそれぞれ第１及び第２のベタパターンを形成し、第１
及び第２のベタパターンを電極、及び、プリント基板上
に形成された第２のベタパターン上に被覆されたソルダ
ーレジストを誘電体とすることによりバイパスコンデン
サを構成したため、ノイズ抑制のために電子部品外部に
新たな部品を設ける必要がなく、また、電子部品とバイ
パスコンデンサとの配線距離を短くすることができ、こ
れにより、バイパスコンデンサがＩＣへの供電をより良
好に行う役割を果たすことができる。
いては、ベース基板とプリント基板のお互いが接する面
にそれぞれ第１及び第２のベタパターンを形成し、第１
及び第２のベタパターンを電極、及び、プリント基板上
に形成された第２のベタパターン上に被覆されたソルダ
ーレジストを誘電体とすることによりバイパスコンデン
サを構成したため、ノイズ抑制のために電子部品外部に
新たな部品を設ける必要がなく、また、電子部品とバイ
パスコンデンサとの配線距離を短くすることができ、こ
れにより、バイパスコンデンサがＩＣへの供電をより良
好に行う役割を果たすことができる。
【００４０】請求項１２から請求項１４に記載のものに
おいては、ベース基板の電子部品と接する面に第３のベ
タパターンを、また、ベース基板のプリント基板と接す
る面の第３のベタパターンに対向する部分に第１のベタ
パターンをそれぞれ形成し、第１及び第３のベタパター
ンを電極、及び、ベース基板を誘電体とすることにより
バイパスコンデンサを構成したため、請求項１から請求
項１１に記載のものと同様の効果を奏する。
おいては、ベース基板の電子部品と接する面に第３のベ
タパターンを、また、ベース基板のプリント基板と接す
る面の第３のベタパターンに対向する部分に第１のベタ
パターンをそれぞれ形成し、第１及び第３のベタパター
ンを電極、及び、ベース基板を誘電体とすることにより
バイパスコンデンサを構成したため、請求項１から請求
項１１に記載のものと同様の効果を奏する。
【図１】本発明のバイパスコンデンサの第１の実施の形
態を示す図である。
態を示す図である。
【図２】本発明のバイパスコンデンサの第２の実施の形
態を示す図である。
態を示す図である。
【図３】本発明のバイパスコンデンサの第３の実施の形
態を示す図である。
態を示す図である。
【図４】従来のノイズ抑制を考慮した電子部品周辺の回
路の摸式的斜視図である。
路の摸式的斜視図である。
【符号の説明】 １，１１ ＩＣベアチップ ２，１２，２２ ＢＧＡベース基板 ３，１３，２３ ベアチップ装着用ランド ４，１４，２４ ＢＧＡ基板装着用電極部 ５ａ，５ｂ，１５ａ，１５ｂ，２５ａ，２５ｃ ベタ
パターン ６，１６ プリント基板 ７，１７ ＢＧＡ実装用ランド ８，１８ 信号線パターン
パターン ６，１６ プリント基板 ７，１７ ＢＧＡ実装用ランド ８，１８ 信号線パターン
Claims (14)
- 【請求項１】 プリント基板上に、電極を有するベース
基板を介して実装される電子部品に加わるノイズを電源
及びＧＮＤに接続されることにより抑制するバイパスコ
ンデンサであって、 前記電子部品が前記プリント基板に実装される際に前記
ベース基板における前記プリント基板と接する面に前記
電源または前記ＧＮＤのどちらか一方と接続されて形成
される第１のベタパターンと、 前記電子部品が前記プリント基板に実装される際に前記
プリント基板における前記ベース基板と接する面のうち
前記第１のベタパターンと対向する部分に、前記電源及
び前記ＧＮＤのうち前記第１のベタパターンが接続され
ていない方と接続されて形成される第２のベタパターン
と、 前記第１のベタパターン上に形成されたソルダーレジス
トとから構成されることを特徴とするバイパスコンデン
サ。 - 【請求項２】 請求項１に記載のバイパスコンデンサに
おいて、 前記第１のベタパターン及び前記第２のベタパターンの
それぞれは、前記電源または前記ＧＮＤのそれぞれと一
点のみで接続されていることを特徴とするバイパスコン
デンサ。 - 【請求項３】 請求項１に記載のバイパスコンデンサに
おいて、 前記第１のベタパターンは、前記ベース基板が有する前
記電源または前記ＧＮＤのどちらか一方の電極の全てと
接続され、 前記第２のベタパターンは、前記プリント基板が有する
前記第１のベタパターンが接続されていない前記電源ま
たは前記ＧＮＤの電極の全てと接続されることを特徴と
するバイパスコンデンサ。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
バイパスコンデンサにおいて、 前記プリント基板及び前記ベース基板のそれぞれは、前
記電子部品が前記プリント基板に実装される際にお互い
に接する面のうち前記電子部品に対向する部分におい
て、前記第１のベタパターン及び第２のベタパターン以
外の配線またはランドを有しないことを特徴とするバイ
パスコンデンサ。 - 【請求項５】 請求項２または請求項３に記載のバイパ
スコンデンサにおいて、 前記プリント基板及び前記ベース基板上の前記電源及び
前記ＧＮＤの電極は、前記電源及び前記ＧＮＤ以外の電
極よりも前記電子部品に対向する部分の近くに設けられ
ていることを特徴とするバイパスコンデンサ。 - 【請求項６】 プリント基板上に、電極を有するベース
基板を介して実装される電子部品に加わるノイズを電源
及びＧＮＤに接続されることにより抑制するバイパスコ
ンデンサであって、 前記電子部品が前記プリント基板に実装される際に前記
ベース基板における前記プリント基板と接する部分に前
記電源または前記ＧＮＤのどちらか一方と接続されて形
成される第１のベタパターンと、 前記電子部品が前記プリント基板に実装される際に前記
プリント基板における前記ベース基板と接する部分のう
ち前記第１のベタパターンと対向する部分に、前記電源
及び前記ＧＮＤのうち前記第１のベタパターンが接続さ
れていない方と接続されて形成される第２のベタパター
ンと、 前記第１のベタパターン上に高誘電率材料より形成され
る薄膜とから構成されることを特徴とするバイパスコン
デンサ。 - 【請求項７】 請求項６に記載のバイパスコンデンサに
おいて、 前記第１のベタパターン及び前記第２のベタパターンの
それぞれは、前記電源または前記ＧＮＤのそれぞれと一
点のみで接続されていることを特徴とするバイパスコン
デンサ。 - 【請求項８】 請求項６に記載のバイパスコンデンサに
おいて、 前記第１のベタパターンは、前記ベース基板が有する前
記電源または前記ＧＮＤのどちらか一方の電極の全てと
接続され、 前記第２のベタパターンは、前記プリント基板が有する
前記第１のベタパターンが接続されていない前記電源ま
たは前記ＧＮＤの電極の全てと接続されることを特徴と
するバイパスコンデンサ。 - 【請求項９】 請求項６乃至８のいずれか１項に記載の
バイパスコンデンサにおいて、 前記プリント基板及び前記ベース基板のそれぞれは、前
記電子部品が前記プリント基板に実装される際にお互い
に接する部分のうち前記電子部品に対向する部分におい
て、前記第１のベタパターン及び第２のベタパターン以
外の配線またはランドを有しないことを特徴とするバイ
パスコンデンサ。 - 【請求項１０】 請求項７または請求項８に記載のバイ
パスコンデンサにおいて、 前記プリント基板及び前記ベース基板上の前記電源及び
前記ＧＮＤの電極は、前記電源及び前記ＧＮＤ以外の電
極よりも前記電子部品に対向する部分の近くに設けられ
ていることを特徴とするバイパスコンデンサ。 - 【請求項１１】 請求項６乃至１０のいずれか１項に記
載のバイパスコンデンサにおいて、 前記高誘電率材料は、セラミックフィラーを含むことを
特徴とするバイパスコンデンサ。 - 【請求項１２】 プリント基板上に、電極を有するベー
ス基板を介して実装される電子部品に加わるノイズを電
源及びＧＮＤに接続されることにより抑制するバイパス
コンデンサであって、 前記電子部品が前記プリント基板に実装される際に前記
ベース基板における前記プリント基板と接する面の前記
電子部品と対向する部分に前記電源または前記ＧＮＤの
どちらか一方と接続されて形成される第１のベタパター
ンと、 前記電子部品が前記プリント基板に実装される際に前記
ベース基板における前記電子部品と接する部分に、前記
電源及び前記ＧＮＤのうち前記第１のベタパターンが接
続されていない方と接続されて形成される第３のベタパ
ターンと、 前記ベース基板とから構成されることを特徴とするバイ
パスコンデンサ。 - 【請求項１３】 請求項１２に記載のバイパスコンデン
サにおいて、 前記ベース基板は、高誘電率材料からなることを特徴と
するバイパスコンデンサ。 - 【請求項１４】 請求項１３に記載のバイパスコンデン
サにおいて、 前記高誘電率材料は、セラミックであることを特徴とす
るバイパスコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23856395A JPH0982557A (ja) | 1995-09-18 | 1995-09-18 | バイパスコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23856395A JPH0982557A (ja) | 1995-09-18 | 1995-09-18 | バイパスコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982557A true JPH0982557A (ja) | 1997-03-28 |
Family
ID=17032094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23856395A Pending JPH0982557A (ja) | 1995-09-18 | 1995-09-18 | バイパスコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982557A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067833A1 (en) * | 2000-03-03 | 2001-09-13 | Advanced Micro Devices, Inc. | A printed circuit board assembly with improved bypass decoupling for bga packages |
-
1995
- 1995-09-18 JP JP23856395A patent/JPH0982557A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067833A1 (en) * | 2000-03-03 | 2001-09-13 | Advanced Micro Devices, Inc. | A printed circuit board assembly with improved bypass decoupling for bga packages |
| US6404649B1 (en) | 2000-03-03 | 2002-06-11 | Advanced Micro Devices, Inc. | Printed circuit board assembly with improved bypass decoupling for BGA packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2907127B2 (ja) | マルチチップモジュール | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JPH0982557A (ja) | バイパスコンデンサ | |
| JPH0917917A (ja) | 配線基板及び半導体装置 | |
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JPS6286793A (ja) | 電子部品の実装方法 | |
| JP2004031432A (ja) | 半導体装置 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPS58125859A (ja) | 半導体装置 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH05218218A (ja) | 電子部品パッケージおよびその実装方法 | |
| JPH1187605A (ja) | 半導体装置及びその製造方法 | |
| JPS60249389A (ja) | マルチチツプパツケ−ジの実装構造 | |
| JPS62134939A (ja) | 混成集積回路 | |
| JPH0358491A (ja) | プリント配線板 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH01297882A (ja) | プリント基板 | |
| JPH10321757A (ja) | 電子回路モジュール | |
| JPH08293663A (ja) | 配線基板及び電子機器 | |
| JPS61113297A (ja) | 基板の実装方法 | |
| JPH01244693A (ja) | 混成集積回路 | |
| JPH0437191A (ja) | 多層プリント基板 |