JPH098243A - セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 - Google Patents
セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法Info
- Publication number
- JPH098243A JPH098243A JP7153076A JP15307695A JPH098243A JP H098243 A JPH098243 A JP H098243A JP 7153076 A JP7153076 A JP 7153076A JP 15307695 A JP15307695 A JP 15307695A JP H098243 A JPH098243 A JP H098243A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric
- metal electrode
- impurity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 熱処理や経時変化による強誘電性の劣化、誘
電率の減少、金属電極と強誘電体薄膜間の密着力の低下
等を防止し、ストレスによる機械的微小クラックの発生
を防止する。 【構成】 強誘電体薄膜115を、この強誘電体薄膜1
15と同一の強誘電体材料を主成分とし不純物が添加さ
れて導電性をもった第1および第2の導電体薄膜11
4,116で挟み、第1および第2の導電体薄膜11
4,116のそれぞれの外側面に第1および第2の金属
電極113,117を形成した5層構造の電荷蓄積用キ
ャパシタ118を、n型シリコン基板101上に形成し
た。
電率の減少、金属電極と強誘電体薄膜間の密着力の低下
等を防止し、ストレスによる機械的微小クラックの発生
を防止する。 【構成】 強誘電体薄膜115を、この強誘電体薄膜1
15と同一の強誘電体材料を主成分とし不純物が添加さ
れて導電性をもった第1および第2の導電体薄膜11
4,116で挟み、第1および第2の導電体薄膜11
4,116のそれぞれの外側面に第1および第2の金属
電極113,117を形成した5層構造の電荷蓄積用キ
ャパシタ118を、n型シリコン基板101上に形成し
た。
Description
【0001】
【産業上の利用分野】この発明は、セラミック薄膜と金
属電極の接合構造、ならびにセラミック薄膜の一種であ
る強誘電体薄膜を金属電極で挟んだ構造の電荷蓄積用キ
ャパシタを半導体基板上に設けた半導体メモリ等の半導
体装置およびその製造方法に関するものである。このよ
うな強誘電体薄膜を用いた半導体メモリを有する半導体
装置は、大規模集積回路(LSI)の大容量化を可能と
するものである。
属電極の接合構造、ならびにセラミック薄膜の一種であ
る強誘電体薄膜を金属電極で挟んだ構造の電荷蓄積用キ
ャパシタを半導体基板上に設けた半導体メモリ等の半導
体装置およびその製造方法に関するものである。このよ
うな強誘電体薄膜を用いた半導体メモリを有する半導体
装置は、大規模集積回路(LSI)の大容量化を可能と
するものである。
【0002】
【従来の技術】近年、LSIの高集積化に伴い、個々の
半導体素子の微細化が促進されている。そのために半導
体メモリにおいては、電荷蓄積用キャパシタの面積の縮
小化による小面積大容量キャパシタの実現が重要な課題
となっている。単位面積あたりの容量が一定である電荷
蓄積用キャパシタ面積を縮小すると、電荷蓄積用キャパ
シタ1個あたりの電荷蓄積量は減少する。上記電荷蓄積
量が減少すると、α線によるソフトエラーを生じやすく
なる。ソフトエラーを生じにくくするためには、例え
ば、ダイナミックRAMの場合、約40fF以上の電荷
蓄積量が必要である。
半導体素子の微細化が促進されている。そのために半導
体メモリにおいては、電荷蓄積用キャパシタの面積の縮
小化による小面積大容量キャパシタの実現が重要な課題
となっている。単位面積あたりの容量が一定である電荷
蓄積用キャパシタ面積を縮小すると、電荷蓄積用キャパ
シタ1個あたりの電荷蓄積量は減少する。上記電荷蓄積
量が減少すると、α線によるソフトエラーを生じやすく
なる。ソフトエラーを生じにくくするためには、例え
ば、ダイナミックRAMの場合、約40fF以上の電荷
蓄積量が必要である。
【0003】電荷蓄積用キャパシタの最小必要蓄積電荷
量をQとすると、 Q=S・ε・E=S・ε・V/d と表すことができる。ただし、Sは面積、εは誘電率、
dは膜厚、Eは電界強度、Vは動作電圧である。また、
動作電圧V=一定とすると、 Q∝S・ε/d と表すことができる。
量をQとすると、 Q=S・ε・E=S・ε・V/d と表すことができる。ただし、Sは面積、εは誘電率、
dは膜厚、Eは電界強度、Vは動作電圧である。また、
動作電圧V=一定とすると、 Q∝S・ε/d と表すことができる。
【0004】ここで、縮小のために面積Sをk倍(k<
1)した場合、電荷量Qを一定にするためには、ε/d
は1/k倍する必要がある。そのためには、膜厚dをk
倍するか、誘電率εを1/k倍するかである。しかしな
がら、従来より用いられている誘電体材料であるSiO
2 やSi3 N4 は、膜厚を減少させると欠陥密度が増加
するために、薄膜化することは困難になってきている。
1)した場合、電荷量Qを一定にするためには、ε/d
は1/k倍する必要がある。そのためには、膜厚dをk
倍するか、誘電率εを1/k倍するかである。しかしな
がら、従来より用いられている誘電体材料であるSiO
2 やSi3 N4 は、膜厚を減少させると欠陥密度が増加
するために、薄膜化することは困難になってきている。
【0005】したがって、誘電率εを1/k倍にするこ
とが有望であり、高い比誘電率を示す強誘電体薄膜を電
荷蓄積用キャパシタに用いた半導体メモリの開発が行わ
れている。上記の電荷蓄積用キャパシタは、ダイナミッ
クRAMの場合、約40fF以上の電荷蓄積量が確保で
きるように設計される。上記の蓄積電荷量の数式は、真
空の誘電率をε0 、比誘電率をεr とすると、 Q=S・ε0 ・εr ・E と表すことができ、SiO2 の比誘電率εr は3.9で
あるのに対して、εr (BaTiO3 )≒5000、ε
r (PZT)≒751であり、2桁ないし3桁高く、同
一構造であれば、BaTiO3 やPZT等の強誘電体薄
膜を用いた場合に、面積Sを縮小しても、必要な約40
fF以上の電荷蓄積量が得られるものである。この点
は、以下の従来例だけでなく、各実施例でも確保されて
いる。
とが有望であり、高い比誘電率を示す強誘電体薄膜を電
荷蓄積用キャパシタに用いた半導体メモリの開発が行わ
れている。上記の電荷蓄積用キャパシタは、ダイナミッ
クRAMの場合、約40fF以上の電荷蓄積量が確保で
きるように設計される。上記の蓄積電荷量の数式は、真
空の誘電率をε0 、比誘電率をεr とすると、 Q=S・ε0 ・εr ・E と表すことができ、SiO2 の比誘電率εr は3.9で
あるのに対して、εr (BaTiO3 )≒5000、ε
r (PZT)≒751であり、2桁ないし3桁高く、同
一構造であれば、BaTiO3 やPZT等の強誘電体薄
膜を用いた場合に、面積Sを縮小しても、必要な約40
fF以上の電荷蓄積量が得られるものである。この点
は、以下の従来例だけでなく、各実施例でも確保されて
いる。
【0006】従来の半導体装置の具体例として、強誘電
体薄膜を電荷蓄積用キャパシタに適用した従来の半導体
メモリを取り上げる。以下、図面を参照して詳細に説明
する。図3は従来例の強誘電体薄膜を電荷蓄積用キャパ
シタに適用した半導体装置(半導体メモリ)を示す断面
図である。図中の301はn型単結晶シリコン基板であ
る。このn型単結晶シリコン基板301の表面にはpチ
ャネルのスイッチング用FET302が形成されてい
る。このスイッチング用FET302を含むn型単結晶
シリコン基板301上には、CVD法により形成された
層間絶縁膜(SiO2 膜)303および絶縁膜〔(10
0)配向の酸化マグネシウム膜(MgO膜)〕304が
形成されている。この絶縁膜304上には強誘電体薄膜
を用いた電荷蓄積用キャパシタ316が形成されてい
る。
体薄膜を電荷蓄積用キャパシタに適用した従来の半導体
メモリを取り上げる。以下、図面を参照して詳細に説明
する。図3は従来例の強誘電体薄膜を電荷蓄積用キャパ
シタに適用した半導体装置(半導体メモリ)を示す断面
図である。図中の301はn型単結晶シリコン基板であ
る。このn型単結晶シリコン基板301の表面にはpチ
ャネルのスイッチング用FET302が形成されてい
る。このスイッチング用FET302を含むn型単結晶
シリコン基板301上には、CVD法により形成された
層間絶縁膜(SiO2 膜)303および絶縁膜〔(10
0)配向の酸化マグネシウム膜(MgO膜)〕304が
形成されている。この絶縁膜304上には強誘電体薄膜
を用いた電荷蓄積用キャパシタ316が形成されてい
る。
【0007】(100)配向の酸化マグネシウム膜(M
gO膜)からなる絶縁膜304は配向したチタン酸バリ
ウム(BaTiO3 )からなる強誘電体薄膜314を堆
積させるのに必要である。その理由は、チタン酸バリウ
ム等の強誘電体薄膜は配向させることによって、誘電特
性や耐圧が向上するからである。上記スイッチング用F
ET302は、n型単結晶シリコン基板301の表面に
互いに電気的に分離して設けられたp型のソース領域3
05およびドレイン領域306とゲート絶縁膜307を
介して設けられたゲート電極308とから構成されてい
る。上記n型単結晶シリコン基板301上には、層間絶
縁膜(SiO2 膜)303および絶縁膜(MgO膜)3
04が形成され、かつソース領域305およびドレイン
領域306に対応する位置で層間絶縁膜(SiO2 膜)
303および絶縁膜(MgO膜)304にはコンタクト
ホール309,311が開口されている。
gO膜)からなる絶縁膜304は配向したチタン酸バリ
ウム(BaTiO3 )からなる強誘電体薄膜314を堆
積させるのに必要である。その理由は、チタン酸バリウ
ム等の強誘電体薄膜は配向させることによって、誘電特
性や耐圧が向上するからである。上記スイッチング用F
ET302は、n型単結晶シリコン基板301の表面に
互いに電気的に分離して設けられたp型のソース領域3
05およびドレイン領域306とゲート絶縁膜307を
介して設けられたゲート電極308とから構成されてい
る。上記n型単結晶シリコン基板301上には、層間絶
縁膜(SiO2 膜)303および絶縁膜(MgO膜)3
04が形成され、かつソース領域305およびドレイン
領域306に対応する位置で層間絶縁膜(SiO2 膜)
303および絶縁膜(MgO膜)304にはコンタクト
ホール309,311が開口されている。
【0008】層間絶縁膜(SiO2 膜)303および絶
縁膜(MgO膜)304上には、コンタクトホール30
9,311を通して、ソース領域305およびドレイン
領域306に接続されたソース電極310およびドレイ
ン電極312が設けられている。電荷蓄積用キャパシタ
316は、厚さ0.2μmの白金(Pt)からなる下部
金属電極313と、この下部金属電極313上に形成さ
れた(100)配向のチタン酸バリウム(BaTi
O3 )からなる厚さ10μmの強誘電体薄膜314と、
この強誘電体薄膜314上に形成された厚さ0.2μm
の白金(Pt)からなる上部金属電極315とから形成
されている。
縁膜(MgO膜)304上には、コンタクトホール30
9,311を通して、ソース領域305およびドレイン
領域306に接続されたソース電極310およびドレイ
ン電極312が設けられている。電荷蓄積用キャパシタ
316は、厚さ0.2μmの白金(Pt)からなる下部
金属電極313と、この下部金属電極313上に形成さ
れた(100)配向のチタン酸バリウム(BaTi
O3 )からなる厚さ10μmの強誘電体薄膜314と、
この強誘電体薄膜314上に形成された厚さ0.2μm
の白金(Pt)からなる上部金属電極315とから形成
されている。
【0009】なお、下部金属電極313および上部金属
電極315は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、強誘電体薄膜(BaT
iO 3 膜)314は高周波スパッタリング法による(1
00)配向の厚さ10μmのチタン酸バリウム(BaT
iO3 )の堆積とパターニングにより形成した。また、
ソース電極310は、層間絶縁膜303に開口されたコ
ンタクトホール309を通してスイッチング用FET3
02に接続されたドレイン電極312に接続されてい
る。
電極315は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、強誘電体薄膜(BaT
iO 3 膜)314は高周波スパッタリング法による(1
00)配向の厚さ10μmのチタン酸バリウム(BaT
iO3 )の堆積とパターニングにより形成した。また、
ソース電極310は、層間絶縁膜303に開口されたコ
ンタクトホール309を通してスイッチング用FET3
02に接続されたドレイン電極312に接続されてい
る。
【0010】317は厚さ0.5μmの酸化膜(SiO
2 )よりなるLOCOS分離領域、318は厚さ1.0
μmの窒化膜(Si3 N4 )からなる表面保護膜であ
る。こうした半導体装置のメモリセルにおいては、スイ
ッチング用FET302のゲート電極308を行選択
後、ソース電極310を行選択先に各々接続することに
よってソース電極310からの電流を電荷蓄積用キャパ
シタ316に蓄えることができる。
2 )よりなるLOCOS分離領域、318は厚さ1.0
μmの窒化膜(Si3 N4 )からなる表面保護膜であ
る。こうした半導体装置のメモリセルにおいては、スイ
ッチング用FET302のゲート電極308を行選択
後、ソース電極310を行選択先に各々接続することに
よってソース電極310からの電流を電荷蓄積用キャパ
シタ316に蓄えることができる。
【0011】また、以下に、従来の薄膜形成技術とし
て、スパッタリング法について述べる。スパッタリング
技術は、グロー放電によって低圧の雰囲気ガスをプラズ
マ化させ、陰極であるターゲット材料に衝突させること
によって、被スパッタリング粒子を飛散させて、陽極近
傍上の基板上に堆積させる技術である。
て、スパッタリング法について述べる。スパッタリング
技術は、グロー放電によって低圧の雰囲気ガスをプラズ
マ化させ、陰極であるターゲット材料に衝突させること
によって、被スパッタリング粒子を飛散させて、陽極近
傍上の基板上に堆積させる技術である。
【0012】このグロー放電によって生じた雰囲気ガス
のプラズマを、陰極であるターゲットに接する空間に直
交電磁界を用いて高密度に閉じ込めることによって、高
効率で、堆積原子を飛散させるマグネトロンスパッタリ
ング技術が知られている。高密度の雰囲気プラズマの閉
じ込めに、陰極であるターゲット材料の裏側に磁石を配
列し、直交する電磁界を形成し、電子にサイクロイド運
動を起こさせて、ターゲット表面近傍でのプラズマ密度
を上げたプレーナマグネトロン型スパッタ装置が知られ
ており、薄膜堆積工程に一般に使用されている。
のプラズマを、陰極であるターゲットに接する空間に直
交電磁界を用いて高密度に閉じ込めることによって、高
効率で、堆積原子を飛散させるマグネトロンスパッタリ
ング技術が知られている。高密度の雰囲気プラズマの閉
じ込めに、陰極であるターゲット材料の裏側に磁石を配
列し、直交する電磁界を形成し、電子にサイクロイド運
動を起こさせて、ターゲット表面近傍でのプラズマ密度
を上げたプレーナマグネトロン型スパッタ装置が知られ
ており、薄膜堆積工程に一般に使用されている。
【0013】一般に、強誘電体薄膜であるBaTiO3
薄膜を形成する場合、BaTiO3セラミックターゲッ
トを用いた高周波スパッタリング法が適用される。
薄膜を形成する場合、BaTiO3セラミックターゲッ
トを用いた高周波スパッタリング法が適用される。
【0014】
【発明が解決しようとする課題】しかしながら、上記の
ような強誘電体薄膜を用いた電荷蓄積用キャパシタを有
する半導体装置の場合、熱処理や経時変化によって白金
(Pt)からなる下部金属電極313と上部金属電極3
15とから白金(Pt)が強誘電体薄膜(BaTiO3
薄膜)314に拡散することによって、また強誘電体薄
膜(BaTiO3)314のBa,Ti,Oが下部金属
電極313と上部金属電極315側に拡散することによ
って、強誘電性の劣化、誘電率の減少、金属電極と強誘
電体薄膜間の密着力の低下等が生じる。また、ストレス
による機械的微小クラックが、金属電極と強誘電体の界
面に発生しやすいという問題点がある。
ような強誘電体薄膜を用いた電荷蓄積用キャパシタを有
する半導体装置の場合、熱処理や経時変化によって白金
(Pt)からなる下部金属電極313と上部金属電極3
15とから白金(Pt)が強誘電体薄膜(BaTiO3
薄膜)314に拡散することによって、また強誘電体薄
膜(BaTiO3)314のBa,Ti,Oが下部金属
電極313と上部金属電極315側に拡散することによ
って、強誘電性の劣化、誘電率の減少、金属電極と強誘
電体薄膜間の密着力の低下等が生じる。また、ストレス
による機械的微小クラックが、金属電極と強誘電体の界
面に発生しやすいという問題点がある。
【0015】ここで、白金(Pt)からなる下部金属電
極313と上部金属電極315とから白金(Pt)が強
誘電体薄膜(BaTiO3 薄膜)314に拡散すること
によって、強誘電性の劣化、誘電率の減少、金属電極と
強誘電体薄膜間の密着力の低下等が生じるのは、以下の
理由からである。つまり、ここでの強誘電体(BaTi
O3 )は、多結晶であり、粒界に白金(導体)が侵入す
ると、誘電率、誘電性が劣化し、また、BaTiO3 /
Ptは、もともと電極界面で接しているが、粒界へ白金
が入ることによって機械的強度が低下するからである。
極313と上部金属電極315とから白金(Pt)が強
誘電体薄膜(BaTiO3 薄膜)314に拡散すること
によって、強誘電性の劣化、誘電率の減少、金属電極と
強誘電体薄膜間の密着力の低下等が生じるのは、以下の
理由からである。つまり、ここでの強誘電体(BaTi
O3 )は、多結晶であり、粒界に白金(導体)が侵入す
ると、誘電率、誘電性が劣化し、また、BaTiO3 /
Ptは、もともと電極界面で接しているが、粒界へ白金
が入ることによって機械的強度が低下するからである。
【0016】また、強誘電体薄膜(BaTiO3 )31
4のBa,Ti,Oが下部金属電極313と上部金属電
極315側に拡散することによって、強誘電性の劣化、
誘電率の減少、金属電極と強誘電体薄膜間の密着力の低
下等が生じるのは、以下の理由からである。つまり、上
記の各元素Ba,Ti,Oが拡散することにより、電極
/強誘電体界面に低密度層、特に低酸素密度層が形成さ
れ、この低酸素密度層で電界異常(不均一)が発生し
て、分極/分極反転を行う際、微小クラックが生じ、誘
電性、機械強度の低下が生じるからである。
4のBa,Ti,Oが下部金属電極313と上部金属電
極315側に拡散することによって、強誘電性の劣化、
誘電率の減少、金属電極と強誘電体薄膜間の密着力の低
下等が生じるのは、以下の理由からである。つまり、上
記の各元素Ba,Ti,Oが拡散することにより、電極
/強誘電体界面に低密度層、特に低酸素密度層が形成さ
れ、この低酸素密度層で電界異常(不均一)が発生し
て、分極/分極反転を行う際、微小クラックが生じ、誘
電性、機械強度の低下が生じるからである。
【0017】また、ストレスによる機械的微小クラック
が、金属電極と強誘電体の界面に発生しやすいのは、強
誘電体材料では、分極/分極反転を行う際、原子の変位
が生じる結果、結晶粒界が粗となることによる。この変
位は、分極/分極反転の際、高電界となる金属電極と強
誘電体の界面で生じやすい。この発明の目的は、熱処理
や経時変化による強誘電性の劣化、誘電率の減少、金属
電極と強誘電体薄膜間の密着力の低下等を防止し、スト
レスによる機械的微小クラックの発生を防止することが
できるセラミック薄膜と金属電極の接合構造と半導体装
置およびその製造方法を提供することである。
が、金属電極と強誘電体の界面に発生しやすいのは、強
誘電体材料では、分極/分極反転を行う際、原子の変位
が生じる結果、結晶粒界が粗となることによる。この変
位は、分極/分極反転の際、高電界となる金属電極と強
誘電体の界面で生じやすい。この発明の目的は、熱処理
や経時変化による強誘電性の劣化、誘電率の減少、金属
電極と強誘電体薄膜間の密着力の低下等を防止し、スト
レスによる機械的微小クラックの発生を防止することが
できるセラミック薄膜と金属電極の接合構造と半導体装
置およびその製造方法を提供することである。
【0018】
【課題を解決するための手段】請求項1記載のセラミッ
ク薄膜と金属電極の接合構造は、セラミック薄膜と金属
電極の接合面に、セラミック薄膜と同一のセラミック材
料を主成分とし不純物が添加されて導電性をもった導電
体薄膜を介在させたことを特徴とする。請求項2記載の
セラミック薄膜と金属電極の接合構造は、請求項1記載
のセラミック薄膜と金属電極の接合構造において、金属
電極が白金からなる。
ク薄膜と金属電極の接合構造は、セラミック薄膜と金属
電極の接合面に、セラミック薄膜と同一のセラミック材
料を主成分とし不純物が添加されて導電性をもった導電
体薄膜を介在させたことを特徴とする。請求項2記載の
セラミック薄膜と金属電極の接合構造は、請求項1記載
のセラミック薄膜と金属電極の接合構造において、金属
電極が白金からなる。
【0019】請求項3記載のセラミック薄膜と金属電極
の接合構造は、請求項1または請求項2記載のセラミッ
ク薄膜と金属電極の接合構造において、セラミック薄膜
が強誘電体薄膜である。請求項4記載のセラミック薄膜
と金属電極の接合構造は、請求項1記載のセラミック薄
膜と金属電極の接合構造において、セラミック薄膜がチ
タン酸バリウムからなる強誘電体薄膜であり、金属電極
が白金であり、不純物がイットリウムである。
の接合構造は、請求項1または請求項2記載のセラミッ
ク薄膜と金属電極の接合構造において、セラミック薄膜
が強誘電体薄膜である。請求項4記載のセラミック薄膜
と金属電極の接合構造は、請求項1記載のセラミック薄
膜と金属電極の接合構造において、セラミック薄膜がチ
タン酸バリウムからなる強誘電体薄膜であり、金属電極
が白金であり、不純物がイットリウムである。
【0020】請求項5記載のセラミック薄膜と金属電極
の接合構造は、請求項1または請求項2記載のセラミッ
ク薄膜と金属電極の接合構造において、セラミック薄膜
が高温超電導薄膜である。請求項6記載の半導体装置
は、強誘電体薄膜を、この強誘電体薄膜と同一の強誘電
体材料を主成分とし不純物が添加されて導電性をもった
第1および第2の導電体薄膜で挟み、第1および第2の
導電体薄膜のそれぞれの外側面に第1および第2の金属
電極を形成した5層構造の電荷蓄積用キャパシタを、半
導体基板上に形成したことを特徴とする。
の接合構造は、請求項1または請求項2記載のセラミッ
ク薄膜と金属電極の接合構造において、セラミック薄膜
が高温超電導薄膜である。請求項6記載の半導体装置
は、強誘電体薄膜を、この強誘電体薄膜と同一の強誘電
体材料を主成分とし不純物が添加されて導電性をもった
第1および第2の導電体薄膜で挟み、第1および第2の
導電体薄膜のそれぞれの外側面に第1および第2の金属
電極を形成した5層構造の電荷蓄積用キャパシタを、半
導体基板上に形成したことを特徴とする。
【0021】請求項7記載の半導体装置は、請求項6記
載の半導体装置において、強誘電体薄膜がチタン酸バリ
ウムからなり、第1および第2の金属電極が白金からな
り、不純物がイットリウムである。請求項8記載の半導
体装置は、強誘電体材料を主成分とし第1の不純物が添
加されてp型導電性をもった第1の導電体薄膜とこの第
1の導電体薄膜と同一の強誘電体材料を主成分とし第2
の不純物が添加されてn型導電性をもった第2の導電体
薄膜とを接合し、第1の導電体薄膜および第2の導電体
薄膜のそれぞれの外側面に第1および第2の金属電極を
形成した4層構造の電荷蓄積用キャパシタを、半導体基
板上に形成したことを特徴とする。
載の半導体装置において、強誘電体薄膜がチタン酸バリ
ウムからなり、第1および第2の金属電極が白金からな
り、不純物がイットリウムである。請求項8記載の半導
体装置は、強誘電体材料を主成分とし第1の不純物が添
加されてp型導電性をもった第1の導電体薄膜とこの第
1の導電体薄膜と同一の強誘電体材料を主成分とし第2
の不純物が添加されてn型導電性をもった第2の導電体
薄膜とを接合し、第1の導電体薄膜および第2の導電体
薄膜のそれぞれの外側面に第1および第2の金属電極を
形成した4層構造の電荷蓄積用キャパシタを、半導体基
板上に形成したことを特徴とする。
【0022】請求項9記載の半導体装置は、請求項8記
載の半導体装置において、強誘電体薄膜がチタン酸バリ
ウムからなり、第1および第2の金属電極が白金からな
り、第1の不純物がイットリウムであり、第2の不純物
がヒ素である。請求項10記載の半導体装置の製造方法
は、半導体基板上に第1の金属電極を形成する。つい
で、第1の金属電極上にスパッタ法により強誘電体材料
を堆積し、堆積した強誘電体材料にイオン注入法により
不純物を添加することにより第1の導電体薄膜を形成す
る。ついで、第1の導電体薄膜上にスパッタ法により第
1の導電体薄膜と同一の強誘電体材料を堆積して強誘電
体薄膜を形成する。ついで、強誘電体薄膜上にスパッタ
法により第1の導電体薄膜と同一の強誘電体材料を堆積
し、堆積した強誘電体材料にイオン注入法により不純物
を添加することにより第2の導電体薄膜を形成する。つ
いで、第2の導電体薄膜上に第2の金属電極を形成す
る。
載の半導体装置において、強誘電体薄膜がチタン酸バリ
ウムからなり、第1および第2の金属電極が白金からな
り、第1の不純物がイットリウムであり、第2の不純物
がヒ素である。請求項10記載の半導体装置の製造方法
は、半導体基板上に第1の金属電極を形成する。つい
で、第1の金属電極上にスパッタ法により強誘電体材料
を堆積し、堆積した強誘電体材料にイオン注入法により
不純物を添加することにより第1の導電体薄膜を形成す
る。ついで、第1の導電体薄膜上にスパッタ法により第
1の導電体薄膜と同一の強誘電体材料を堆積して強誘電
体薄膜を形成する。ついで、強誘電体薄膜上にスパッタ
法により第1の導電体薄膜と同一の強誘電体材料を堆積
し、堆積した強誘電体材料にイオン注入法により不純物
を添加することにより第2の導電体薄膜を形成する。つ
いで、第2の導電体薄膜上に第2の金属電極を形成す
る。
【0023】請求項11記載の半導体装置の製造方法
は、強誘電体材料がチタン酸バリウムであり、第1およ
び第2の金属電極が白金からなり、不純物がイットリウ
ムである。請求項12記載の半導体装置の製造方法は、
半導体基板上に第1の金属電極を形成する。ついで、第
1の金属電極上にスパッタ法により強誘電体材料を堆積
し、堆積した強誘電体材料にイオン注入法により第1の
不純物を添加することによりp型導電性を呈する第1の
導電体薄膜を形成する。ついで、第1の導電体薄膜上に
スパッタ法により第1の導電体薄膜と同一の強誘電体材
料を堆積し、堆積した強誘電体材料にイオン注入法によ
り第2の不純物を添加することによりn型導電性を呈す
る第2の導電体薄膜を形成する。ついで、第2の導電体
薄膜上に第2の金属電極を形成する。
は、強誘電体材料がチタン酸バリウムであり、第1およ
び第2の金属電極が白金からなり、不純物がイットリウ
ムである。請求項12記載の半導体装置の製造方法は、
半導体基板上に第1の金属電極を形成する。ついで、第
1の金属電極上にスパッタ法により強誘電体材料を堆積
し、堆積した強誘電体材料にイオン注入法により第1の
不純物を添加することによりp型導電性を呈する第1の
導電体薄膜を形成する。ついで、第1の導電体薄膜上に
スパッタ法により第1の導電体薄膜と同一の強誘電体材
料を堆積し、堆積した強誘電体材料にイオン注入法によ
り第2の不純物を添加することによりn型導電性を呈す
る第2の導電体薄膜を形成する。ついで、第2の導電体
薄膜上に第2の金属電極を形成する。
【0024】請求項13記載の半導体装置の製造方法
は、強誘電体材料がチタン酸バリウムであり、第1およ
び第2の金属電極が白金からなり、第1の不純物がイッ
トリウムであり、第2の不純物がヒ素である。
は、強誘電体材料がチタン酸バリウムであり、第1およ
び第2の金属電極が白金からなり、第1の不純物がイッ
トリウムであり、第2の不純物がヒ素である。
【0025】
【作用】従来、電荷蓄積用キャパシタは直接金属電極に
よって強誘電体薄膜を挟みこむ構造であったのに対し
て、この発明に示す半導体装置は、強誘電体薄膜を構成
する元素を主成分とする導電体薄膜(もしくは半導体薄
膜)で強誘電体薄膜を挟みこむ構造であるために、熱処
理や経時変化によって下部金属電極および上部金属電極
から金属が直接に強誘電体薄膜に拡散することや強誘電
体薄膜中の元素が金属電極側に拡散することを遅らせる
ことができる。
よって強誘電体薄膜を挟みこむ構造であったのに対し
て、この発明に示す半導体装置は、強誘電体薄膜を構成
する元素を主成分とする導電体薄膜(もしくは半導体薄
膜)で強誘電体薄膜を挟みこむ構造であるために、熱処
理や経時変化によって下部金属電極および上部金属電極
から金属が直接に強誘電体薄膜に拡散することや強誘電
体薄膜中の元素が金属電極側に拡散することを遅らせる
ことができる。
【0026】また、金属電極と強誘電体とが直接に接す
る従来の構造に比べて、不純物を含む強誘電体層がバッ
ファ層として作用し電界の変化、応力の集中が急峻には
起こらなくなるので、電界、応力の集中が分散し、スト
レスが少なくなって微小クラックが金属電極、導電体お
よび強誘電体との界面に発生しにくくなる。上記のよう
な拡散を遅らせることができるのは以下の理由からであ
る。従来例のように、電極金属と強誘電体とが直接接し
ておれば、電極材料の強誘電体層への粒界に沿った拡散
が生じたり、分極/分極反転時に電極/強誘電体界面で
ストレスが発生する。しかし、本発明のように、イット
リウムをイオン注入や熱拡散によって強誘電体(BaT
iO3 )に入れて強誘電体の表面を半導体化ないし導体
化することによって実質の電極/強誘電体界面にバッフ
ァ層を介在させた状態に形成することができ、BaTi
O3 +Yのバッファ層の中でのクラックや電極材料の拡
散はBaTiO3 の容量部に影響を与えない。つまり、
結果的に電極からバッファ層を介して強誘電体層へ至る
電極材料の拡散を遅らせることができるのである。
る従来の構造に比べて、不純物を含む強誘電体層がバッ
ファ層として作用し電界の変化、応力の集中が急峻には
起こらなくなるので、電界、応力の集中が分散し、スト
レスが少なくなって微小クラックが金属電極、導電体お
よび強誘電体との界面に発生しにくくなる。上記のよう
な拡散を遅らせることができるのは以下の理由からであ
る。従来例のように、電極金属と強誘電体とが直接接し
ておれば、電極材料の強誘電体層への粒界に沿った拡散
が生じたり、分極/分極反転時に電極/強誘電体界面で
ストレスが発生する。しかし、本発明のように、イット
リウムをイオン注入や熱拡散によって強誘電体(BaT
iO3 )に入れて強誘電体の表面を半導体化ないし導体
化することによって実質の電極/強誘電体界面にバッフ
ァ層を介在させた状態に形成することができ、BaTi
O3 +Yのバッファ層の中でのクラックや電極材料の拡
散はBaTiO3 の容量部に影響を与えない。つまり、
結果的に電極からバッファ層を介して強誘電体層へ至る
電極材料の拡散を遅らせることができるのである。
【0027】
【実施例】以下、この発明の実施例を図面を参照して詳
細に説明する。図1は、この発明の第1の実施例の強誘
電体薄膜を電荷蓄積用キャパシタに適用した半導体装置
を示す断面図である。図中の101は、n型単結晶シリ
コン基板である。このn型単結晶シリコン基板101の
表面には、pチャネルのスイッチング用FET102が
形成されている。このスイッチング用FET102を含
むn型単結晶シリコン基板101上には、CVD法によ
り形成された層間絶縁膜(SiO2 膜)103および絶
縁膜〔(100)配向の酸化マグネシウム膜(MgO
膜)〕104が形成されている。この絶縁膜104上に
は、強誘電体薄膜を用いた電荷蓄積用キャパシタ118
が形成されている。
細に説明する。図1は、この発明の第1の実施例の強誘
電体薄膜を電荷蓄積用キャパシタに適用した半導体装置
を示す断面図である。図中の101は、n型単結晶シリ
コン基板である。このn型単結晶シリコン基板101の
表面には、pチャネルのスイッチング用FET102が
形成されている。このスイッチング用FET102を含
むn型単結晶シリコン基板101上には、CVD法によ
り形成された層間絶縁膜(SiO2 膜)103および絶
縁膜〔(100)配向の酸化マグネシウム膜(MgO
膜)〕104が形成されている。この絶縁膜104上に
は、強誘電体薄膜を用いた電荷蓄積用キャパシタ118
が形成されている。
【0028】スイッチング用FET102は、n型単結
晶シリコン基板101の表面に互いに電気的に分離して
設けられたp型のソース領域105およびドレイン領域
106とゲート絶縁膜107を介して設けられたゲート
電極108とから構成されている。n型単結晶シリコン
基板101上には、層間絶縁膜(SiO2 膜)103お
よび酸化マグネシウム膜(MgO膜)からなる絶縁膜1
04が形成され、かつソース領域105およびドレイン
領域106に対応する層間絶縁膜(SiO2 膜)103
および絶縁膜(MgO膜)104にはコンタクトホール
109,111が開口されている。層間絶縁膜(SiO
2 膜)103および絶縁膜(MgO膜)104上には、
コンタクトホール109,111を通して、ソース領域
105およびドレイン領域106に接続されたソース電
極110およびドレイン電極112が設けられている。
晶シリコン基板101の表面に互いに電気的に分離して
設けられたp型のソース領域105およびドレイン領域
106とゲート絶縁膜107を介して設けられたゲート
電極108とから構成されている。n型単結晶シリコン
基板101上には、層間絶縁膜(SiO2 膜)103お
よび酸化マグネシウム膜(MgO膜)からなる絶縁膜1
04が形成され、かつソース領域105およびドレイン
領域106に対応する層間絶縁膜(SiO2 膜)103
および絶縁膜(MgO膜)104にはコンタクトホール
109,111が開口されている。層間絶縁膜(SiO
2 膜)103および絶縁膜(MgO膜)104上には、
コンタクトホール109,111を通して、ソース領域
105およびドレイン領域106に接続されたソース電
極110およびドレイン電極112が設けられている。
【0029】電荷蓄積用キャパシタ118は、層間絶縁
膜(SiO2 膜)103および絶縁膜(MgO膜)10
4上に形成された厚さ0.2μmの白金(Pt)からな
る下部金属電極113と、この下部金属電極113上に
形成されたチタン酸バリウムからなる強誘電体薄膜11
5を構成する元素(Ba,Ti,O)に不純物(イット
リウム:Y)を5.0wt.%添加した厚さ5μmの第
1の導電体薄膜114と、(100)配向の厚さ10μ
mのチタン酸バリウム(BaTiO3 )膜からなる強誘
電体薄膜115と、強誘電体薄膜115を構成する元素
(Ba,Ti,O)に不純物(イットリウム:Y)を
5.0wt.%添加した厚さ5μmの第2の導電体薄膜
116と、厚さ0.2μmの白金(Pt)からなる上部
金属電極117とからなる5層構造となっている。
膜(SiO2 膜)103および絶縁膜(MgO膜)10
4上に形成された厚さ0.2μmの白金(Pt)からな
る下部金属電極113と、この下部金属電極113上に
形成されたチタン酸バリウムからなる強誘電体薄膜11
5を構成する元素(Ba,Ti,O)に不純物(イット
リウム:Y)を5.0wt.%添加した厚さ5μmの第
1の導電体薄膜114と、(100)配向の厚さ10μ
mのチタン酸バリウム(BaTiO3 )膜からなる強誘
電体薄膜115と、強誘電体薄膜115を構成する元素
(Ba,Ti,O)に不純物(イットリウム:Y)を
5.0wt.%添加した厚さ5μmの第2の導電体薄膜
116と、厚さ0.2μmの白金(Pt)からなる上部
金属電極117とからなる5層構造となっている。
【0030】なお、下部金属電極113および上部金属
電極116は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、高周波スパッタリング
法により(100)配向のチタン酸バリウム膜(BaT
iO3 膜)の堆積とパターニングにより電荷蓄積用のキ
ャパシタを構成する強誘電体薄膜114を形成した。ま
た、ソース電極110は、層間絶縁膜103に開口され
たコンタクトホール109を通してスイッチング用FE
T102に接続されたドレイン電極112に接続されて
いる。119は厚さ1000nmの窒化膜(Si
3 N4 )からなる表面保護膜、120は厚さ500nm
の酸化膜(SiO2 )よりなるLOCOS分離領域であ
る。
電極116は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、高周波スパッタリング
法により(100)配向のチタン酸バリウム膜(BaT
iO3 膜)の堆積とパターニングにより電荷蓄積用のキ
ャパシタを構成する強誘電体薄膜114を形成した。ま
た、ソース電極110は、層間絶縁膜103に開口され
たコンタクトホール109を通してスイッチング用FE
T102に接続されたドレイン電極112に接続されて
いる。119は厚さ1000nmの窒化膜(Si
3 N4 )からなる表面保護膜、120は厚さ500nm
の酸化膜(SiO2 )よりなるLOCOS分離領域であ
る。
【0031】こうした半導体装置のメモリセルにおいて
は、スイッチング用FET102のゲート電極108を
行選択した後、ソース電極110を行選択先に各々接続
することによってソース電極110からの電流信号を電
荷蓄積用キャパシタ116に蓄えることができる。以上
に示したこの発明の第1の実施例によれば、上記した従
来の半導体装置で生じていた熱処理時や経時変化によっ
て生じる欠点を改善することができる。
は、スイッチング用FET102のゲート電極108を
行選択した後、ソース電極110を行選択先に各々接続
することによってソース電極110からの電流信号を電
荷蓄積用キャパシタ116に蓄えることができる。以上
に示したこの発明の第1の実施例によれば、上記した従
来の半導体装置で生じていた熱処理時や経時変化によっ
て生じる欠点を改善することができる。
【0032】すなわち、各々白金(Pt)からなる下部
金属電極113と上部金属電極116から白金が強誘電
体薄膜(BaTiO3 )114に拡散するのが遅くな
り、また強誘電体薄膜(BaTiO3 )115のBa,
Tiが下部金属電極113と上部金属電極116側に拡
散のが遅くなり、これらの材料が相互に拡散することに
よって発生する強誘電性の劣化、誘電率の減少、金属電
極と強誘電体薄膜間の密着力の低下、クラックの発生を
改善することができる。リーク電流密度を10-6A/c
m2 と従来例の半導体装置に比べて100分の1に改善
することができた。
金属電極113と上部金属電極116から白金が強誘電
体薄膜(BaTiO3 )114に拡散するのが遅くな
り、また強誘電体薄膜(BaTiO3 )115のBa,
Tiが下部金属電極113と上部金属電極116側に拡
散のが遅くなり、これらの材料が相互に拡散することに
よって発生する強誘電性の劣化、誘電率の減少、金属電
極と強誘電体薄膜間の密着力の低下、クラックの発生を
改善することができる。リーク電流密度を10-6A/c
m2 と従来例の半導体装置に比べて100分の1に改善
することができた。
【0033】また、分極、分極反転を繰り返すことによ
り不揮発性メモリとして用いる場合、ストレスによる機
械的微小クラックが発生しにくい。その結果、分極、分
極反転をくり返すことによる書き込み回数は、従来の1
07 回から109 回に向上させることができた。ここ
で、金属電極と強誘電体薄膜との間に強誘電体薄膜と同
材料を主成分とし不純物を添加した導電体薄膜が介在す
ると、金属電極材料である白金が強誘電体薄膜中に拡散
することや強誘電体材料が金属電極中に拡散するのが遅
れるのは、以下の理由からである。つまり、電極/不純
物を添加した導電体(バッファ層)/強誘電体とする
と、電極と強誘電体の間隔が長くなるため、電極材料は
強誘電体層に達するには時間を要するのである。また、
強誘電体材料が金属中へ拡散することは、電界の集中、
ストレスの集中が緩和されているため、従来に比べると
遅くなるのである。
り不揮発性メモリとして用いる場合、ストレスによる機
械的微小クラックが発生しにくい。その結果、分極、分
極反転をくり返すことによる書き込み回数は、従来の1
07 回から109 回に向上させることができた。ここ
で、金属電極と強誘電体薄膜との間に強誘電体薄膜と同
材料を主成分とし不純物を添加した導電体薄膜が介在す
ると、金属電極材料である白金が強誘電体薄膜中に拡散
することや強誘電体材料が金属電極中に拡散するのが遅
れるのは、以下の理由からである。つまり、電極/不純
物を添加した導電体(バッファ層)/強誘電体とする
と、電極と強誘電体の間隔が長くなるため、電極材料は
強誘電体層に達するには時間を要するのである。また、
強誘電体材料が金属中へ拡散することは、電界の集中、
ストレスの集中が緩和されているため、従来に比べると
遅くなるのである。
【0034】また、金属電極と強誘電体薄膜との間に、
強誘電体薄膜と同材料を主成分とし不純物を添加した導
電体薄膜が介在すると密着力が低下しないのは以下の理
由からである。つまり、従来のような電極/強誘電体構
造の場合に、界面での電界の急な変化(集中)のため、
分極/分極反転時に分極時の原子の変位が大きく、スト
レスがかかり、クラックが生じやすい。しかし、バッフ
ァ層(不純物を添加した強誘電体層)があれば、バッフ
ァ層/強誘電体層界面で高電界がかかっても結晶構造に
大きな変化がないため、ストレスがかかりにくい(原子
が変位しにくい)である。
強誘電体薄膜と同材料を主成分とし不純物を添加した導
電体薄膜が介在すると密着力が低下しないのは以下の理
由からである。つまり、従来のような電極/強誘電体構
造の場合に、界面での電界の急な変化(集中)のため、
分極/分極反転時に分極時の原子の変位が大きく、スト
レスがかかり、クラックが生じやすい。しかし、バッフ
ァ層(不純物を添加した強誘電体層)があれば、バッフ
ァ層/強誘電体層界面で高電界がかかっても結晶構造に
大きな変化がないため、ストレスがかかりにくい(原子
が変位しにくい)である。
【0035】また、金属電極と強誘電体薄膜との間に強
誘電体薄膜と同材料を主成分とし不純物を添加した導電
体薄膜が介在するとクラックが発生しないのは以下の理
由からである。つまり、同材料を主成分としているの
は、結晶構造が大きく変わった材料では、その変化して
いるところにストレスがかかりやすいためである。ここ
で述べてあるのは、シリサイド化接合と似ているもの
で、金属/強誘電体の界面(接合)を強誘電体側へ移動
させている。
誘電体薄膜と同材料を主成分とし不純物を添加した導電
体薄膜が介在するとクラックが発生しないのは以下の理
由からである。つまり、同材料を主成分としているの
は、結晶構造が大きく変わった材料では、その変化して
いるところにストレスがかかりやすいためである。ここ
で述べてあるのは、シリサイド化接合と似ているもの
で、金属/強誘電体の界面(接合)を強誘電体側へ移動
させている。
【0036】また、金属が強誘電体薄膜に拡散すること
あるい強誘電体材料が金属電極に拡散することが、クラ
ックが発生し易くなる原因となっているが、その理由
は、以下の通りである。つまり、強誘電体(ここでは、
多結晶体セラミックス)は、結晶粒と粒界からなり、粒
界部分では拡散速度が速く、不純物が侵入することによ
って、粒界には意図しない制御しない相が形成され、ク
ラックが生じやすくなるである(焼結セラミック/電極
ではよくあること)。
あるい強誘電体材料が金属電極に拡散することが、クラ
ックが発生し易くなる原因となっているが、その理由
は、以下の通りである。つまり、強誘電体(ここでは、
多結晶体セラミックス)は、結晶粒と粒界からなり、粒
界部分では拡散速度が速く、不純物が侵入することによ
って、粒界には意図しない制御しない相が形成され、ク
ラックが生じやすくなるである(焼結セラミック/電極
ではよくあること)。
【0037】また、金属電極と強誘電体薄膜との間に強
誘電体薄膜と同材料を主成分とし不純物を添加した導電
体薄膜が介在すると電界集中や応力集中が避けられるの
は、以下の理由からである。つまり、電界の集中や応力
の集中は、電極/強誘電体の材料が異なる急峻な界面で
生じるため、金属/不純物を添加した導電体薄膜/強誘
電体薄膜とすると、急峻な界面がなくなり、電界の集中
が防げるのである。主成分が同じ導電体薄膜を使用する
のは主成分が異なる材料は結晶性が異なり、その異なる
界面からクラックが生じやすいからである。
誘電体薄膜と同材料を主成分とし不純物を添加した導電
体薄膜が介在すると電界集中や応力集中が避けられるの
は、以下の理由からである。つまり、電界の集中や応力
の集中は、電極/強誘電体の材料が異なる急峻な界面で
生じるため、金属/不純物を添加した導電体薄膜/強誘
電体薄膜とすると、急峻な界面がなくなり、電界の集中
が防げるのである。主成分が同じ導電体薄膜を使用する
のは主成分が異なる材料は結晶性が異なり、その異なる
界面からクラックが生じやすいからである。
【0038】また、強誘電体材料としては、上記実施例
ではチタン酸バリウムを用いているが、それ以外には例
えば、PZT(ジルコン酸チタン酸鉛)やSrTiO3
(チタン酸ストロンチウム)、PbTiO3 (チタン酸
鉛)が用いられる。また、金属電極としては、上記実施
例では白金を用いているが、それ以外には、強誘電体中
への電極(白金)材料の拡散を防ぐために、Pt/Ti
N/BaTiO3 (白金とBaTiO3 の間にTiNを
挾む)の構造を採用したり、またはInO3 ,Ir
O3 、インジウムオキサイドやイリジウムオキサイドが
使用される。
ではチタン酸バリウムを用いているが、それ以外には例
えば、PZT(ジルコン酸チタン酸鉛)やSrTiO3
(チタン酸ストロンチウム)、PbTiO3 (チタン酸
鉛)が用いられる。また、金属電極としては、上記実施
例では白金を用いているが、それ以外には、強誘電体中
への電極(白金)材料の拡散を防ぐために、Pt/Ti
N/BaTiO3 (白金とBaTiO3 の間にTiNを
挾む)の構造を採用したり、またはInO3 ,Ir
O3 、インジウムオキサイドやイリジウムオキサイドが
使用される。
【0039】また、強誘電体に添加する不純物として
は、上記実施例ではイットリウムを用いているが、強誘
電体の電導度の制御を行うには、Y(イットリウム)の
他に、Nb(ニオブ)、Mn(マンガン)が用いられ
る。また、上記実施例では、強誘電体材料としてチタン
酸バリウムを、不純物としてイットリウムを用いている
が、これ以外の材料の組み合わせとしては、例えば、B
aTiO3 +YまたはMnまたはNbまたはFeの組み
合わせや、PZT+MnまたはNbまたはFeの組み合
わせ等が考えられる。なお、上記の強誘電体材料に対す
る金属電極の組み合わせの選択は、電極材料の劣化が少
ないように実験的に選択する。
は、上記実施例ではイットリウムを用いているが、強誘
電体の電導度の制御を行うには、Y(イットリウム)の
他に、Nb(ニオブ)、Mn(マンガン)が用いられ
る。また、上記実施例では、強誘電体材料としてチタン
酸バリウムを、不純物としてイットリウムを用いている
が、これ以外の材料の組み合わせとしては、例えば、B
aTiO3 +YまたはMnまたはNbまたはFeの組み
合わせや、PZT+MnまたはNbまたはFeの組み合
わせ等が考えられる。なお、上記の強誘電体材料に対す
る金属電極の組み合わせの選択は、電極材料の劣化が少
ないように実験的に選択する。
【0040】図2は、この発明の第2の実施例の強誘電
体薄膜を電荷蓄積用キャパシタに適用した半導体装置を
示す断面図である。図中の201は、n型単結晶シリコ
ン基板である。このn型単結晶シリコン基板201の表
面には、pチャネルのスイッチング用FET102が形
成されている。このスイッチング用FET202を含む
n型単結晶シリコン基板201上には、CVD法により
形成された層間絶縁膜(SiO2 膜)203および絶縁
膜〔(100)配向の酸化マグネシウム膜(MgO
膜)〕204が形成されている。この絶縁膜204上に
は、強誘電体薄膜を用いた電荷蓄積用キャパシタ218
が形成されている。
体薄膜を電荷蓄積用キャパシタに適用した半導体装置を
示す断面図である。図中の201は、n型単結晶シリコ
ン基板である。このn型単結晶シリコン基板201の表
面には、pチャネルのスイッチング用FET102が形
成されている。このスイッチング用FET202を含む
n型単結晶シリコン基板201上には、CVD法により
形成された層間絶縁膜(SiO2 膜)203および絶縁
膜〔(100)配向の酸化マグネシウム膜(MgO
膜)〕204が形成されている。この絶縁膜204上に
は、強誘電体薄膜を用いた電荷蓄積用キャパシタ218
が形成されている。
【0041】スイッチング用FET202は、n型単結
晶シリコン基板201の表面に互いに電気的に分離して
設けられたp型のソース領域205およびドレイン領域
206とゲート絶縁膜207を介して設けられたゲート
電極208とから構成されている。n型単結晶シリコン
基板201上には、層間絶縁膜(SiO2 膜)203お
よび酸化マグネシウム膜(MgO膜)からなる絶縁膜2
04が形成され、かつソース領域205およびドレイン
領域206に対応する層間絶縁膜(SiO2 膜)203
および絶縁膜(MgO膜)204にはコンタクトホール
209,211が開口されている。層間絶縁膜(SiO
2 膜)203および絶縁膜(MgO膜)204上には、
コンタクトホール209,211を通して、ソース領域
205およびドレイン領域206に接続されたソース電
極210およびドレイン電極212が設けられている。
晶シリコン基板201の表面に互いに電気的に分離して
設けられたp型のソース領域205およびドレイン領域
206とゲート絶縁膜207を介して設けられたゲート
電極208とから構成されている。n型単結晶シリコン
基板201上には、層間絶縁膜(SiO2 膜)203お
よび酸化マグネシウム膜(MgO膜)からなる絶縁膜2
04が形成され、かつソース領域205およびドレイン
領域206に対応する層間絶縁膜(SiO2 膜)203
および絶縁膜(MgO膜)204にはコンタクトホール
209,211が開口されている。層間絶縁膜(SiO
2 膜)203および絶縁膜(MgO膜)204上には、
コンタクトホール209,211を通して、ソース領域
205およびドレイン領域206に接続されたソース電
極210およびドレイン電極212が設けられている。
【0042】電荷蓄積用キャパシタ218は、層間絶縁
膜(SiO2 膜)203および絶縁膜(MgO膜)20
4上に強誘電体薄膜を構成する元素、例えば、Ba,T
i,Oを主な構成元素として第1の不純物(イットリウ
ム:Y)を5.0wt.%添加して形成した厚さ5μm
の第1の導電体薄膜214と、Ba,Ti,Oを主な構
成元素として第2の不純物(ヒ素:As)を7.0w
t.%添加して形成した厚さ5μmの第2の導電体薄膜
215と、厚さ0.2μmの白金(Pt)からなる上部
金属電極216および厚さ0.2μmの白金(Pt)か
らなる下部金属電極213との4層構造となっている。
膜(SiO2 膜)203および絶縁膜(MgO膜)20
4上に強誘電体薄膜を構成する元素、例えば、Ba,T
i,Oを主な構成元素として第1の不純物(イットリウ
ム:Y)を5.0wt.%添加して形成した厚さ5μm
の第1の導電体薄膜214と、Ba,Ti,Oを主な構
成元素として第2の不純物(ヒ素:As)を7.0w
t.%添加して形成した厚さ5μmの第2の導電体薄膜
215と、厚さ0.2μmの白金(Pt)からなる上部
金属電極216および厚さ0.2μmの白金(Pt)か
らなる下部金属電極213との4層構造となっている。
【0043】なお、下部金属電極213および上部金属
電極216は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、第1の導電体薄膜21
4と第2の導電体薄膜215は高周波スパッタリング法
による堆積とパターニングにより形成した。また、ソー
ス電極210は、絶縁膜203に開口されたコンタクト
ホール209を通してスイッチング用FET202に接
続されたドレイン電極212に接続されている。217
は厚さ1000nmの窒化膜(Si3 N4 )からなる表
面保護膜、219は厚さ500nmの酸化膜(Si
O2 )よりなるLOCOS分離領域である。
電極216は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、第1の導電体薄膜21
4と第2の導電体薄膜215は高周波スパッタリング法
による堆積とパターニングにより形成した。また、ソー
ス電極210は、絶縁膜203に開口されたコンタクト
ホール209を通してスイッチング用FET202に接
続されたドレイン電極212に接続されている。217
は厚さ1000nmの窒化膜(Si3 N4 )からなる表
面保護膜、219は厚さ500nmの酸化膜(Si
O2 )よりなるLOCOS分離領域である。
【0044】こうした半導体装置のメモリセルにおいて
は、スイッチング用FET202のゲート電極208を
行選択後、ソース電極210を行選択先に各々接続する
ことによってソース電極210からの電流信号を電荷蓄
積用キャパシタ218に蓄えることができる。すなわ
ち、電荷蓄積用キャパシタ218は、Ba,Ti,Oを
主な構成元素として第1の不純物(イットリウム:Y)
を5.0wt.%添加して形成した厚さ5μmの第1の
導電体薄膜214と、Ba,Ti,Oを主な構成元素と
して第2の不純物(ヒ素:As)を0.7wt.%添加
して形成した厚さ5μmの第2の導電体薄膜215とに
より電荷蓄積部が構成されている。第1の導電体薄膜2
14はp型電気伝導を示し、第2の導電体薄膜215は
n型電気伝導を示す。これらの接合面にはpn接合が形
成されるために電荷を蓄えることができる。
は、スイッチング用FET202のゲート電極208を
行選択後、ソース電極210を行選択先に各々接続する
ことによってソース電極210からの電流信号を電荷蓄
積用キャパシタ218に蓄えることができる。すなわ
ち、電荷蓄積用キャパシタ218は、Ba,Ti,Oを
主な構成元素として第1の不純物(イットリウム:Y)
を5.0wt.%添加して形成した厚さ5μmの第1の
導電体薄膜214と、Ba,Ti,Oを主な構成元素と
して第2の不純物(ヒ素:As)を0.7wt.%添加
して形成した厚さ5μmの第2の導電体薄膜215とに
より電荷蓄積部が構成されている。第1の導電体薄膜2
14はp型電気伝導を示し、第2の導電体薄膜215は
n型電気伝導を示す。これらの接合面にはpn接合が形
成されるために電荷を蓄えることができる。
【0045】そのため、以上に示したこの発明の第2の
実施例の半導体装置によれば、熱処理時や経時変化によ
って、白金からなる上部金属電極216から白金が第1
の導電体薄膜214および第2の導電体薄膜215に拡
散した場合であっても、発生する強誘電性の劣化、誘電
率の減少、金属電極と強誘電体薄膜間の密着力の低下、
クラックの発生を改善することができる。リーク電流密
度を10-6A/cm2と従来例の半導体装置に比べて1
00分の1に改善することができた。
実施例の半導体装置によれば、熱処理時や経時変化によ
って、白金からなる上部金属電極216から白金が第1
の導電体薄膜214および第2の導電体薄膜215に拡
散した場合であっても、発生する強誘電性の劣化、誘電
率の減少、金属電極と強誘電体薄膜間の密着力の低下、
クラックの発生を改善することができる。リーク電流密
度を10-6A/cm2と従来例の半導体装置に比べて1
00分の1に改善することができた。
【0046】補足すると、上記の拡散は、PチャネルM
OSトランジスタを使用しており、上部電極216より
電子が下部電極に向けて移動し、このとき、白金原子
(中性)に電子が衝突し、白金原子を強誘電体側へ移動
させるもので、下部金属電極213からの拡散は考えな
くてもよい。また、第1の導電体薄膜214はP型、第
2の導電体薄膜215はN型であり、下部金属電極21
3が正となったときに、容量電荷は第1および第2の導
電体薄膜214,215の界面に蓄積される。したがっ
て、第1および第2の導電体薄膜214,215中に白
金が侵入して導電性が増しても界面に白金が至るまでは
容量は変化しない。
OSトランジスタを使用しており、上部電極216より
電子が下部電極に向けて移動し、このとき、白金原子
(中性)に電子が衝突し、白金原子を強誘電体側へ移動
させるもので、下部金属電極213からの拡散は考えな
くてもよい。また、第1の導電体薄膜214はP型、第
2の導電体薄膜215はN型であり、下部金属電極21
3が正となったときに、容量電荷は第1および第2の導
電体薄膜214,215の界面に蓄積される。したがっ
て、第1および第2の導電体薄膜214,215中に白
金が侵入して導電性が増しても界面に白金が至るまでは
容量は変化しない。
【0047】なお、この発明の実施例では、形成方法と
してスパッタ法としたが、ゾル−ゲル法やCVD法を用
いても良い。また、適用した材料として強誘電体薄膜と
したが、セラミック系の材料であれば高温超電導材料
(La−Ba−Cu−O,YBCO(YBa2 Cu3 O
7 )等)を用いたデバイスの作製に適用しても、金属電
極(例えば、白金)とセラミック材料の反応を抑えるこ
とができ、良好な特性の薄膜を形成することができる。
上記のデバイスとしては、金属電極/超電導材料/絶縁
材料/超電導材料/金属電極としたスイッチング素子
(ジョセフソン素子)が有名であり、高温超電導と金属
電極の組み合わせは、電荷の取り出し(配線の接続)と
して用いている。
してスパッタ法としたが、ゾル−ゲル法やCVD法を用
いても良い。また、適用した材料として強誘電体薄膜と
したが、セラミック系の材料であれば高温超電導材料
(La−Ba−Cu−O,YBCO(YBa2 Cu3 O
7 )等)を用いたデバイスの作製に適用しても、金属電
極(例えば、白金)とセラミック材料の反応を抑えるこ
とができ、良好な特性の薄膜を形成することができる。
上記のデバイスとしては、金属電極/超電導材料/絶縁
材料/超電導材料/金属電極としたスイッチング素子
(ジョセフソン素子)が有名であり、高温超電導と金属
電極の組み合わせは、電荷の取り出し(配線の接続)と
して用いている。
【0048】また、強誘電体薄膜を形成し、強誘電体薄
膜を構成する元素に不純物を添加する方法として本実施
例では、組成の異なるターゲットを用いて、組成の異な
る強誘電体薄膜/導電体薄膜を堆積したが、イオン注入
法や表面に堆積させた不純物からの熱拡散によって強誘
電体の表面に半導体層を形成してもよい。また、本実施
例では、平板型の容量蓄積キャパシタ(プラーナ型)と
したが広くSiO2 系薄膜で用いられているスタック型
やトレンチ型の容量薄膜として利用してもよい。
膜を構成する元素に不純物を添加する方法として本実施
例では、組成の異なるターゲットを用いて、組成の異な
る強誘電体薄膜/導電体薄膜を堆積したが、イオン注入
法や表面に堆積させた不純物からの熱拡散によって強誘
電体の表面に半導体層を形成してもよい。また、本実施
例では、平板型の容量蓄積キャパシタ(プラーナ型)と
したが広くSiO2 系薄膜で用いられているスタック型
やトレンチ型の容量薄膜として利用してもよい。
【0049】なお、不純物を添加するのにイオン注入を
用いていますが、イオン注入法により不純物を注入する
と、電流を制御することにより精度よく制御することが
でき、精度の高いデバイスを生産できる(歩留りの向
上)。
用いていますが、イオン注入法により不純物を注入する
と、電流を制御することにより精度よく制御することが
でき、精度の高いデバイスを生産できる(歩留りの向
上)。
【0050】
【発明の効果】この発明のセラミック薄膜と金属電極の
接合構造と半導体装置およびその製造方法によれば、セ
ラミック薄膜または強誘電体薄膜または高温超電導薄膜
と金属電極との間にセラミック薄膜または強誘電体薄膜
または高温超電導薄膜と同一材料を主成分として不純物
を添加した導電体薄膜を介在させたため、熱処理および
経時変化によって金属電極から金属電極材料がセラミッ
ク薄膜または強誘電体薄膜または高温超電導薄膜中に拡
散すること、およびセラミック薄膜または強誘電体薄膜
または高温超電導薄膜からその構成材料が金属電極中に
拡散するのを遅らせることができるので、上記の材料の
拡散によって生じる強誘電性の劣化、誘電率の減少、金
属電極と強誘電体薄膜間の密着力の低下を防止でき、ま
た、クラックの発生を改善することができ、その実用上
の効果は大きい。
接合構造と半導体装置およびその製造方法によれば、セ
ラミック薄膜または強誘電体薄膜または高温超電導薄膜
と金属電極との間にセラミック薄膜または強誘電体薄膜
または高温超電導薄膜と同一材料を主成分として不純物
を添加した導電体薄膜を介在させたため、熱処理および
経時変化によって金属電極から金属電極材料がセラミッ
ク薄膜または強誘電体薄膜または高温超電導薄膜中に拡
散すること、およびセラミック薄膜または強誘電体薄膜
または高温超電導薄膜からその構成材料が金属電極中に
拡散するのを遅らせることができるので、上記の材料の
拡散によって生じる強誘電性の劣化、誘電率の減少、金
属電極と強誘電体薄膜間の密着力の低下を防止でき、ま
た、クラックの発生を改善することができ、その実用上
の効果は大きい。
【図1】この発明の第1の実施例の半導体装置を示す図
である。
である。
【図2】この発明の第2の実施例の半導体装置を示す図
である。
である。
【図3】従来例の半導体装置を示す図である。
101 n型単結晶シリコン基板 102 スイッチング用FET 103 層間絶縁膜(SiO2 膜) 104 絶縁膜(MgO膜) 105 ソース領域 106 ドレイン領域 107 ゲート絶縁膜 108 ゲート電極 109 コンタクトホール 110 ソース電極 111 コンタクトホール 112 ドレイン電極 113 下部金属電極(第1) 114 第1の導電体薄膜 115 強誘電体薄膜 116 第2の導電体薄膜 117 上部金属電極(第2) 118 電荷蓄積用キャパシタ 119 表面保護膜 120 LOCOS分離領域
Claims (13)
- 【請求項1】 セラミック薄膜と金属電極の接合面に、
前記セラミック薄膜と同一のセラミック材料を主成分と
し不純物が添加されて導電性をもった導電体薄膜を介在
させたことを特徴とするセラミック薄膜と金属電極の接
合構造。 - 【請求項2】 金属電極が白金からなる請求項1記載の
セラミック薄膜と金属電極の接合構造。 - 【請求項3】 セラミック薄膜が強誘電体薄膜である請
求項1または請求項2記載のセラミック薄膜と金属電極
の接合構造。 - 【請求項4】 セラミック薄膜がチタン酸バリウムから
なる強誘電体薄膜であり、金属電極が白金であり、不純
物がイットリウムである請求項1記載のセラミック薄膜
と金属電極の接合構造。 - 【請求項5】 セラミック薄膜が高温超電導薄膜である
請求項1または請求項2記載のセラミック薄膜と金属電
極の接合構造。 - 【請求項6】 強誘電体薄膜を、前記強誘電体薄膜と同
一の強誘電体材料を主成分とし不純物が添加されて導電
性をもった第1および第2の導電体薄膜で挟み、前記第
1および第2の導電体薄膜のそれぞれの外側面に第1お
よび第2の金属電極を形成した5層構造の電荷蓄積用キ
ャパシタを、半導体基板上に形成したことを特徴とする
半導体装置。 - 【請求項7】 強誘電体薄膜がチタン酸バリウムからな
り、第1および第2の金属電極が白金からなり、不純物
がイットリウムである請求項6記載の半導体装置。 - 【請求項8】 強誘電体材料を主成分とし第1の不純物
が添加されてp型導電性をもった第1の導電体薄膜とこ
の第1の導電体薄膜と同一の強誘電体材料を主成分とし
第2の不純物が添加されてn型導電性をもった第2の導
電体薄膜とを接合し、前記第1の導電体薄膜および前記
第2の導電体薄膜のそれぞれの外側面に第1および第2
の金属電極を形成した4層構造の電荷蓄積用キャパシタ
を、半導体基板上に形成したことを特徴とする半導体装
置。 - 【請求項9】 強誘電体薄膜がチタン酸バリウムからな
り、第1および第2の金属電極が白金からなり、第1の
不純物がイットリウムであり、第2の不純物がヒ素であ
る請求項8記載の半導体装置。 - 【請求項10】 半導体基板上に第1の金属電極を形成
する工程と、前記第1の金属電極上にスパッタ法により
強誘電体材料を堆積し、堆積した強誘電体材料にイオン
注入法により不純物を添加することにより第1の導電体
薄膜を形成する工程と、前記第1の導電体薄膜上にスパ
ッタ法により前記第1の導電体薄膜と同一の強誘電体材
料を堆積して強誘電体薄膜を形成する工程と、前記強誘
電体薄膜上にスパッタ法により前記第1の導電体薄膜と
同一の強誘電体材料を堆積し、堆積した強誘電体材料に
イオン注入法により不純物を添加することにより第2の
導電体薄膜を形成する工程と、前記第2の導電体薄膜上
に第2の金属電極を形成する工程とを含む半導体装置の
製造方法。 - 【請求項11】 強誘電体材料がチタン酸バリウムであ
り、第1および第2の金属電極が白金からなり、不純物
がイットリウムである請求項10記載の半導体装置の製
造方法。 - 【請求項12】 半導体基板上に第1の金属電極を形成
する工程と、前記第1の金属電極上にスパッタ法により
強誘電体材料を堆積し、堆積した強誘電体材料にイオン
注入法により第1の不純物を添加することによりp型導
電性を呈する第1の導電体薄膜を形成する工程と、前記
第1の導電体薄膜上にスパッタ法により前記第1の導電
体薄膜と同一の強誘電体材料を堆積し、堆積した強誘電
体材料にイオン注入法により第2の不純物を添加するこ
とによりn型導電性を呈する第2の導電体薄膜を形成す
る工程と、前記第2の導電体薄膜上に第2の金属電極を
形成する工程とを含む半導体装置の製造方法。 - 【請求項13】 強誘電体材料がチタン酸バリウムであ
り、第1および第2の金属電極が白金からなり、第1の
不純物がイットリウムであり、第2の不純物がヒ素であ
る請求項12記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7153076A JPH098243A (ja) | 1995-06-20 | 1995-06-20 | セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7153076A JPH098243A (ja) | 1995-06-20 | 1995-06-20 | セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH098243A true JPH098243A (ja) | 1997-01-10 |
Family
ID=15554459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7153076A Pending JPH098243A (ja) | 1995-06-20 | 1995-06-20 | セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH098243A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7153705B2 (en) | 2001-10-26 | 2006-12-26 | Fujitsu Limited | Electronic device with electrode and its manufacture |
JP2007103722A (ja) * | 2005-10-05 | 2007-04-19 | Seiko Epson Corp | キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド |
-
1995
- 1995-06-20 JP JP7153076A patent/JPH098243A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7153705B2 (en) | 2001-10-26 | 2006-12-26 | Fujitsu Limited | Electronic device with electrode and its manufacture |
JP2007103722A (ja) * | 2005-10-05 | 2007-04-19 | Seiko Epson Corp | キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド |
JP4506975B2 (ja) * | 2005-10-05 | 2010-07-21 | セイコーエプソン株式会社 | キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5471364A (en) | Electrode interface for high-dielectric-constant materials | |
US5122923A (en) | Thin-film capacitors and process for manufacturing the same | |
EP0697720B1 (en) | A conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes | |
US5504041A (en) | Conductive exotic-nitride barrier layer for high-dielectric-constant materials | |
US5696018A (en) | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes | |
US5882946A (en) | High-permittivity thin film capacitor for a semiconductor integrated circuit and a fabrication method thereof | |
EP1039525A1 (en) | Dielectric element and manufacturing method therefor | |
US5440174A (en) | Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged | |
JP2829023B2 (ja) | 半導体集積回路用キャパシタ | |
US20100182730A1 (en) | Ferroelectric varactor with improved tuning range | |
US7180119B2 (en) | Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same | |
JPH04366504A (ja) | 誘電体薄膜 | |
EP0252679B1 (en) | Semiconductor device having two electrodes with an insulating film between them | |
US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
KR20070089638A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2000022105A (ja) | 半導体装置の製造方法 | |
US20150221516A1 (en) | Process-compatible sputtering target for forming ferroelectric memory capacitor plates | |
JPH098243A (ja) | セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 | |
Kobayashi et al. | Effect of interconnect layer on Pb (Zr, Ti) O 3 thin film capacitor degradation | |
US7528429B2 (en) | Ferroelectric capacitor and semiconductor device | |
JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
JPH0513706A (ja) | 半導体装置 | |
JP2002083937A (ja) | 強誘電体膜、半導体装置及びこれらの製造方法 | |
JPH0748448B2 (ja) | 薄膜キャパシタとその製造方法 | |
JP3966094B2 (ja) | 半導体装置およびその製造方法 |