JPH098157A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法Info
- Publication number
- JPH098157A JPH098157A JP7153091A JP15309195A JPH098157A JP H098157 A JPH098157 A JP H098157A JP 7153091 A JP7153091 A JP 7153091A JP 15309195 A JP15309195 A JP 15309195A JP H098157 A JPH098157 A JP H098157A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- memory device
- polysilicon film
- floating gate
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 浮遊ゲートに蓄積された電子を確実に保持し
て、記憶特性を高めた不揮発性半導体装置を提供する。 【構成】 シリコンウエハ１０の表面に、例えば 100nm
のシリコン酸化膜１１を形成する。そして、このシリコ
ン酸化膜１１を通してボロンイオン（Ｂ+）を所定量だ
け注入する。酸化膜１１を除去した後に、膜厚約５mmの
トンネル酸化膜１２を形成する。次に、反応炉内にウエ
ハ１０を設置して、トンネル酸化膜１２の表面にポリシ
リコン膜１３による浮遊ゲートを形成する。このポリシ
リコン膜１３は、浅い部分１３３及び深い部分１３１よ
りも中間の部分１３２の不純物濃度が高く形成される。
このようにする代りに不純物濃度を連続的に変化させて
もよい。
て、記憶特性を高めた不揮発性半導体装置を提供する。 【構成】 シリコンウエハ１０の表面に、例えば 100nm
のシリコン酸化膜１１を形成する。そして、このシリコ
ン酸化膜１１を通してボロンイオン（Ｂ+）を所定量だ
け注入する。酸化膜１１を除去した後に、膜厚約５mmの
トンネル酸化膜１２を形成する。次に、反応炉内にウエ
ハ１０を設置して、トンネル酸化膜１２の表面にポリシ
リコン膜１３による浮遊ゲートを形成する。このポリシ
リコン膜１３は、浅い部分１３３及び深い部分１３１よ
りも中間の部分１３２の不純物濃度が高く形成される。
このようにする代りに不純物濃度を連続的に変化させて
もよい。
Description
【０００１】
【産業上の利用分野】この発明は、ＥＥＰＲＯＭやＥＰ
ＲＯＭなどの浮遊ゲートを有する不揮発性半導体記憶装
置及びその製造方法に関する。
ＲＯＭなどの浮遊ゲートを有する不揮発性半導体記憶装
置及びその製造方法に関する。
【０００２】
【従来の技術】図２は、電気的に消去や書き込みが可能
なＥＥＰＲＯＭの一種であるチャネル注入構造の不揮発
性半導体記憶装置を示す断面模式図である。これは、フ
ラッシュメモリと呼ばれ、シリコンウエハ１上にトンネ
ル酸化膜２、ポリシリコンの浮遊ゲート３、層間絶縁膜
４および制御ゲート５を順次に積層したスタック構造を
なしている。ドレイン６、ソース７はＰチャネル形シリ
コンウエハ内にｎ+ 拡散層として構成される。こうした
不揮発性半導体記憶装置における浮遊ゲート３の役割
は、データの消去をする場合を除く通常の状態で、そこ
に蓄積された電子が放出されないように確実に保持して
おくことである。
なＥＥＰＲＯＭの一種であるチャネル注入構造の不揮発
性半導体記憶装置を示す断面模式図である。これは、フ
ラッシュメモリと呼ばれ、シリコンウエハ１上にトンネ
ル酸化膜２、ポリシリコンの浮遊ゲート３、層間絶縁膜
４および制御ゲート５を順次に積層したスタック構造を
なしている。ドレイン６、ソース７はＰチャネル形シリ
コンウエハ内にｎ+ 拡散層として構成される。こうした
不揮発性半導体記憶装置における浮遊ゲート３の役割
は、データの消去をする場合を除く通常の状態で、そこ
に蓄積された電子が放出されないように確実に保持して
おくことである。
【０００３】すなわち、フラッシュメモリではデータの
書き込み時には、制御ゲート５とドレイン６の間に高電
圧を印加し、ソース−ドレイン間に飽和チャネル電流を
流す。このとき、電子がトンネル酸化膜２を通って、浮
遊ゲート３に蓄積される。このようなｎチャネルトラン
ジスタでは、浮遊ゲート３と酸化膜４との電位障壁が3.
2 eVであるため、データを消去する時にはそれ以上の電
圧をソースに印加する。
書き込み時には、制御ゲート５とドレイン６の間に高電
圧を印加し、ソース−ドレイン間に飽和チャネル電流を
流す。このとき、電子がトンネル酸化膜２を通って、浮
遊ゲート３に蓄積される。このようなｎチャネルトラン
ジスタでは、浮遊ゲート３と酸化膜４との電位障壁が3.
2 eVであるため、データを消去する時にはそれ以上の電
圧をソースに印加する。
【０００４】図３は、浮遊ゲート３となるポリシリコン
の中の不純物濃度分布を示す図である。一般に、トンネ
ル酸化膜２の上面にはまず減圧ＣＶＤ（化学気相成長）
法により、例えば１００nmの厚さにポリシリコン（多結
晶Si）が形成される。その後、この積層されたポリシリ
コンにイオン注入あるいは拡散等の方法によって、りん
（Ｐ）等の不純物がドーピングされていた。このとき、
ドーピングされるＰは表面からおよそ２０nm程度の深さ
のところが最高濃度であって、トンネル酸化膜２に近づ
くにしたがい、やや濃度が下がる濃度分布となる。
の中の不純物濃度分布を示す図である。一般に、トンネ
ル酸化膜２の上面にはまず減圧ＣＶＤ（化学気相成長）
法により、例えば１００nmの厚さにポリシリコン（多結
晶Si）が形成される。その後、この積層されたポリシリ
コンにイオン注入あるいは拡散等の方法によって、りん
（Ｐ）等の不純物がドーピングされていた。このとき、
ドーピングされるＰは表面からおよそ２０nm程度の深さ
のところが最高濃度であって、トンネル酸化膜２に近づ
くにしたがい、やや濃度が下がる濃度分布となる。
【０００５】
【発明が解決しようとする課題】図４は、ポリシリコン
の浮遊ゲート３、トンネル酸化膜２、シリコンウエハ１
におけるエネルギバンドを示す図である。図示するよう
に、浮遊ゲート３のエネルギバンドは、ほぼ平坦となる
ため、そこに蓄積された電子がトンネル酸化膜等を通し
て放出されやすい。浮遊ゲートに電子が蓄積されている
かどうかは、しきい値電圧を測定することによって判断
される。図５は、ＥＥＰＲＯＭのデータ保持特性を示す
図である。ここには、不揮発性半導体記憶装置を約２０
０°Ｃに保ち、時間ｔの経過に従って最初のしきい値電
圧Ｖt（０）からしきい値電圧Ｖt（ｔ）が低下していく
状態をＶt（ｔ）−Ｖt（０）の経時的な変化として示し
ている。破線によって、図３に示す従来の濃度分布を有
する浮遊ゲートにおけるＶt（ｔ）−Ｖt（０）が示され
ている。
の浮遊ゲート３、トンネル酸化膜２、シリコンウエハ１
におけるエネルギバンドを示す図である。図示するよう
に、浮遊ゲート３のエネルギバンドは、ほぼ平坦となる
ため、そこに蓄積された電子がトンネル酸化膜等を通し
て放出されやすい。浮遊ゲートに電子が蓄積されている
かどうかは、しきい値電圧を測定することによって判断
される。図５は、ＥＥＰＲＯＭのデータ保持特性を示す
図である。ここには、不揮発性半導体記憶装置を約２０
０°Ｃに保ち、時間ｔの経過に従って最初のしきい値電
圧Ｖt（０）からしきい値電圧Ｖt（ｔ）が低下していく
状態をＶt（ｔ）−Ｖt（０）の経時的な変化として示し
ている。破線によって、図３に示す従来の濃度分布を有
する浮遊ゲートにおけるＶt（ｔ）−Ｖt（０）が示され
ている。
【０００６】図３において、Ｖt（ｔ）−Ｖt（０）が時
間とともに低下していることから分るように、従来の不
揮発性半導体記憶装置では浮遊ゲートのエネルギバンド
がほぼ平坦になるため、一旦この浮遊ゲートに蓄積され
た電子の時間経過による放出が大きいという問題があっ
た。
間とともに低下していることから分るように、従来の不
揮発性半導体記憶装置では浮遊ゲートのエネルギバンド
がほぼ平坦になるため、一旦この浮遊ゲートに蓄積され
た電子の時間経過による放出が大きいという問題があっ
た。
【０００７】この発明は、上述のような課題を解決する
ためになされたもので、第１の目的は、浮遊ゲートに蓄
積された電子を確実に保持して、記憶特性を高めた不揮
発性半導体記憶装置を提供することである。
ためになされたもので、第１の目的は、浮遊ゲートに蓄
積された電子を確実に保持して、記憶特性を高めた不揮
発性半導体記憶装置を提供することである。
【０００８】また、本発明の第２の目的は、上記のよう
な記憶特性が良い不揮発性半導体記憶装置の製造方法を
提供することである。
な記憶特性が良い不揮発性半導体記憶装置の製造方法を
提供することである。
【０００９】
【課題を解決するための手段】請求項１に係る不揮発性
半導体記憶装置は、浮遊ゲートを有する不揮発性半導体
記憶装置において、前記浮遊ゲートを構成するポリシリ
コン膜の浅い部分及び深い部分に比べ、その中間部分の
ドナー不純物濃度をより高く形成したことを特徴とす
る。
半導体記憶装置は、浮遊ゲートを有する不揮発性半導体
記憶装置において、前記浮遊ゲートを構成するポリシリ
コン膜の浅い部分及び深い部分に比べ、その中間部分の
ドナー不純物濃度をより高く形成したことを特徴とす
る。
【００１０】請求項２の装置は、前記ポリシリコン膜の
前記中間部分の不純物濃度と浅い部分及び深い部分の不
純物濃度との比を、２．７以上に形成したことを特徴と
する。
前記中間部分の不純物濃度と浅い部分及び深い部分の不
純物濃度との比を、２．７以上に形成したことを特徴と
する。
【００１１】請求項３の装置は、前記ポリシリコン膜の
中間部分の不純物濃度を、１×1019(/cm3)以上に形成し
たことを特徴とする。
中間部分の不純物濃度を、１×1019(/cm3)以上に形成し
たことを特徴とする。
【００１２】請求項４に係る不揮発性半導体記憶装置の
製造方法は、ドナー不純物を含むポリシリコン膜をトン
ネル酸化膜の上に積層して浮遊ゲートを形成する不揮発
性半導体記憶装置の製造方法において、前記浮遊ゲート
の形成工程の初期および終期における原料ガスに対する
不純物ガスの分圧比よりも、中期における不純物ガスの
分圧比がより高くなるように、反応炉内での分圧比を変
更することを特徴とする。
製造方法は、ドナー不純物を含むポリシリコン膜をトン
ネル酸化膜の上に積層して浮遊ゲートを形成する不揮発
性半導体記憶装置の製造方法において、前記浮遊ゲート
の形成工程の初期および終期における原料ガスに対する
不純物ガスの分圧比よりも、中期における不純物ガスの
分圧比がより高くなるように、反応炉内での分圧比を変
更することを特徴とする。
【００１３】請求項５の方法は、前記反応炉に流入する
不純物ガスの流量を変化させることによって、前記反応
炉内の分圧比を変更することを特徴とする。
不純物ガスの流量を変化させることによって、前記反応
炉内の分圧比を変更することを特徴とする。
【００１４】請求項６の方法は、前記反応炉に流入する
不純物ガスの流量を連続的に変化させることを特徴とす
る。
不純物ガスの流量を連続的に変化させることを特徴とす
る。
【００１５】
【作用】請求項１に係る装置では、浮遊ゲートに注入さ
れた電子が一旦蓄積された後に、抜け出し難くなって、
データ保持特性が改善される。
れた電子が一旦蓄積された後に、抜け出し難くなって、
データ保持特性が改善される。
【００１６】請求項２に係る装置では、ポリシリコン膜
の浅い部分及び深い部分よりも、中間の部分の不純物濃
度を２．７倍以上高くすることによって、室温で使用す
る場合の信頼性を確保できる。
の浅い部分及び深い部分よりも、中間の部分の不純物濃
度を２．７倍以上高くすることによって、室温で使用す
る場合の信頼性を確保できる。
【００１７】請求項３に係る装置では、熱的に電子が逃
げ出さない深さのエネルギバンドを有する不揮発性半導
体記憶装置の浮遊ゲートが実現できる。
げ出さない深さのエネルギバンドを有する不揮発性半導
体記憶装置の浮遊ゲートが実現できる。
【００１８】請求項４に係る製造方法では、反応炉内で
の原料ガスに対する不純物ガスの分圧比を変化させるこ
とによって、浮遊ゲートを構成するポリシリコン膜の浅
い部分及び深い部分の不純物濃度よりも、その中間の部
分の不純物濃度をより高く形成できる。
の原料ガスに対する不純物ガスの分圧比を変化させるこ
とによって、浮遊ゲートを構成するポリシリコン膜の浅
い部分及び深い部分の不純物濃度よりも、その中間の部
分の不純物濃度をより高く形成できる。
【００１９】請求項５に係る製造方法では、不純物ガス
の流量を変化させて、分圧比を制御して浮遊ゲートを構
成するポリシリコン膜を形成する。
の流量を変化させて、分圧比を制御して浮遊ゲートを構
成するポリシリコン膜を形成する。
【００２０】請求項６に係る製造方法では、不純物ガス
の流量を連続的に変化させて、分圧比を制御して浮遊ゲ
ートを構成するポリシリコン膜を形成する。
の流量を連続的に変化させて、分圧比を制御して浮遊ゲ
ートを構成するポリシリコン膜を形成する。
【００２１】
【実施例】以下、添付した図面を参照して、この発明の
実施例を説明する。
実施例を説明する。
【００２２】実施例１．図１は、本発明の第１の実施例
の不揮発性半導体記憶装置において、浮遊ゲートを構成
するポリシリコン膜の形成手順を示す図である。まず、
ｐ型基板となるシリコンウエハ１０を用意して、任意の
洗浄溶液によってその表面の有機汚染物や自然酸化膜等
を除去する。その後、シリコンウエハ１０の表面に所定
の厚さ、例えば 100nmのシリコン酸化膜１１を形成す
る。更にこのシリコン酸化膜１１を通してボロンイオン
（Ｂ+）を所定量だけ注入する（同図（ａ））。酸化膜
１１を除去した後に、膜厚約５mmのトンネル酸化膜１２
を形成する（同図（ｂ））。
の不揮発性半導体記憶装置において、浮遊ゲートを構成
するポリシリコン膜の形成手順を示す図である。まず、
ｐ型基板となるシリコンウエハ１０を用意して、任意の
洗浄溶液によってその表面の有機汚染物や自然酸化膜等
を除去する。その後、シリコンウエハ１０の表面に所定
の厚さ、例えば 100nmのシリコン酸化膜１１を形成す
る。更にこのシリコン酸化膜１１を通してボロンイオン
（Ｂ+）を所定量だけ注入する（同図（ａ））。酸化膜
１１を除去した後に、膜厚約５mmのトンネル酸化膜１２
を形成する（同図（ｂ））。
【００２３】次に、反応炉内にウエハ１０を設置して、
減圧ＣＶＤ法によりトンネル酸化膜１２の表面にポリシ
リコン膜１３による浮遊ゲートを形成する。このポリシ
リコン膜１３は、同図（ｃ）に示すように、厚さ約25nm
の第１領域１３１と、厚さ約50nmの第２領域１３２と、
厚さ約25nmの第３領域１３３とからなり、全体で約 100
nmの膜厚を有している。そして、基板上の浅い部分をな
す第３領域１３３と深い第１領域１３１との不純物濃度
よりも、その中間の第２領域１３２の不純物濃度を高く
形成する。ここで不純物はドナー不純物であって、例え
ばリン（Ｐ）が用いられる。
減圧ＣＶＤ法によりトンネル酸化膜１２の表面にポリシ
リコン膜１３による浮遊ゲートを形成する。このポリシ
リコン膜１３は、同図（ｃ）に示すように、厚さ約25nm
の第１領域１３１と、厚さ約50nmの第２領域１３２と、
厚さ約25nmの第３領域１３３とからなり、全体で約 100
nmの膜厚を有している。そして、基板上の浅い部分をな
す第３領域１３３と深い第１領域１３１との不純物濃度
よりも、その中間の第２領域１３２の不純物濃度を高く
形成する。ここで不純物はドナー不純物であって、例え
ばリン（Ｐ）が用いられる。
【００２４】図６は、第１の実施例の不揮発性半導体記
憶装置の製造工程を示す流れ図である。工程Ｐ１〜Ｐ３
は、上述した３層のポリシリコン膜１３を形成するまで
の、それぞれ図１（ａ）〜（ｃ）に相当する工程であ
る。工程Ｐ４は、層間絶縁膜１４の形成と制御ゲート電
極１５の形成工程である。図７に示すように、層間絶縁
膜１４は、ポリシリコン膜１３の上に約15nmの膜厚で形
成され、制御ゲート電極１５は、層間絶縁膜１４の上に
任意の方法で所定の厚さのポリシリコン膜として形成さ
れる。工程Ｐ５は、不揮発性半導体記憶装置のソース領
域およびドレイン領域を形成する工程である。ここで
は、制御ゲート電極１５の表面にレジスト膜を塗布し
て、所定のマスクパターンによって露光し、現像した後
で、エッチング加工により不要部分の制御ゲート電極１
５、層間絶縁膜１４、ポリシリコン膜１３およびトンネ
ル酸化膜１２を除去する。さらに、レジスト膜をマスク
にしてりん（Ｐ）イオンを注入して、シリコンウエハ１
０内にソース領域１６およびドレイン領域１７を形成す
る。工程Ｐ６は、レジスト除去とアニールの工程であ
る。レジスト膜を除去して、たとえば 900°Ｃで３０分
間のアニールを行ない、図８に示すような不揮発性半導
体記憶装置が完成する。なお、図８では電極層などが省
略されている。
憶装置の製造工程を示す流れ図である。工程Ｐ１〜Ｐ３
は、上述した３層のポリシリコン膜１３を形成するまで
の、それぞれ図１（ａ）〜（ｃ）に相当する工程であ
る。工程Ｐ４は、層間絶縁膜１４の形成と制御ゲート電
極１５の形成工程である。図７に示すように、層間絶縁
膜１４は、ポリシリコン膜１３の上に約15nmの膜厚で形
成され、制御ゲート電極１５は、層間絶縁膜１４の上に
任意の方法で所定の厚さのポリシリコン膜として形成さ
れる。工程Ｐ５は、不揮発性半導体記憶装置のソース領
域およびドレイン領域を形成する工程である。ここで
は、制御ゲート電極１５の表面にレジスト膜を塗布し
て、所定のマスクパターンによって露光し、現像した後
で、エッチング加工により不要部分の制御ゲート電極１
５、層間絶縁膜１４、ポリシリコン膜１３およびトンネ
ル酸化膜１２を除去する。さらに、レジスト膜をマスク
にしてりん（Ｐ）イオンを注入して、シリコンウエハ１
０内にソース領域１６およびドレイン領域１７を形成す
る。工程Ｐ６は、レジスト除去とアニールの工程であ
る。レジスト膜を除去して、たとえば 900°Ｃで３０分
間のアニールを行ない、図８に示すような不揮発性半導
体記憶装置が完成する。なお、図８では電極層などが省
略されている。
【００２５】上記不揮発性半導体記憶装置の浮遊ゲート
への電子の注入及び放出の際には、制御ゲート電極１５
とシリコン基板１０との間に 3.3Vの電圧が印加され
る。注入時には、制御ゲート電極１５が正にバイアスさ
れ、放出時には、制御ゲート電極１５が負にバイアスさ
れる。
への電子の注入及び放出の際には、制御ゲート電極１５
とシリコン基板１０との間に 3.3Vの電圧が印加され
る。注入時には、制御ゲート電極１５が正にバイアスさ
れ、放出時には、制御ゲート電極１５が負にバイアスさ
れる。
【００２６】図９は、上記３層のポリシリコン膜１３を
形成する際の、反応炉内の状態変化を説明する図であ
る。反応炉には水素化珪素ガス（モノシラン：ＳｉＨ
4 ）およびリン化水素ガス（Ｈ2 で１％に希釈したホス
フィン：ＰＨ3／Ｈ2 ）が原料ガスおよび不純物ガスと
して、また水素ガス（Ｈ2 ）がクリーニング用の還元ガ
スとして、それぞれ所定の流量に調節して供給できる。
形成する際の、反応炉内の状態変化を説明する図であ
る。反応炉には水素化珪素ガス（モノシラン：ＳｉＨ
4 ）およびリン化水素ガス（Ｈ2 で１％に希釈したホス
フィン：ＰＨ3／Ｈ2 ）が原料ガスおよび不純物ガスと
して、また水素ガス（Ｈ2 ）がクリーニング用の還元ガ
スとして、それぞれ所定の流量に調節して供給できる。
【００２７】まず、水素ガスだけを 230sccm（standard
cubic centimeter per minute）供給しながら炉内の温
度を上昇させ、時刻ｔ1 でウエハ温度が 570°Ｃまで上
昇したらその温度を保持する。その後、反応炉内には圧
力を 0.3Torrに保持しながら、原料ガスであるモノシラ
ンを 700sccm、ホスフィンを 35sccm、水素ガスを 230s
ccmに調節して送り込む。これによって、リン濃度が約
0.9×1019(/cm3)の第１領域１３１が形成される。例え
ば約１０分後の、時刻ｔ2 になったとき、他の条件は変
更しないでホスフィンの流量だけを 135sccmに増やす。
その状態で、時刻ｔ3 までポリシリコン膜の形成を続け
る。これによって、リン濃度が約８×1019(/cm3)の第２
領域が形成される。この時間（ｔ2 からｔ3 の間の時
間）は、例えば第１領域を形成する時間の２倍程度、す
なわち約２０分とする。最後に、再び他の条件は変更し
ないでホスフィンの流量だけを 35sccmに戻して、時刻
ｔ4までその状態でポリシリコン膜の形成を続ける。こ
れによって、リン濃度が約 0.9×1019(/cm3)の第３領域
が形成される。その後は、原料ガスのモノシランとホス
フィンの供給を停止して、炉内の温度を下げて、ウエハ
温度が 100°Ｃまで低下したら、反応炉からウエハを取
り出す。
cubic centimeter per minute）供給しながら炉内の温
度を上昇させ、時刻ｔ1 でウエハ温度が 570°Ｃまで上
昇したらその温度を保持する。その後、反応炉内には圧
力を 0.3Torrに保持しながら、原料ガスであるモノシラ
ンを 700sccm、ホスフィンを 35sccm、水素ガスを 230s
ccmに調節して送り込む。これによって、リン濃度が約
0.9×1019(/cm3)の第１領域１３１が形成される。例え
ば約１０分後の、時刻ｔ2 になったとき、他の条件は変
更しないでホスフィンの流量だけを 135sccmに増やす。
その状態で、時刻ｔ3 までポリシリコン膜の形成を続け
る。これによって、リン濃度が約８×1019(/cm3)の第２
領域が形成される。この時間（ｔ2 からｔ3 の間の時
間）は、例えば第１領域を形成する時間の２倍程度、す
なわち約２０分とする。最後に、再び他の条件は変更し
ないでホスフィンの流量だけを 35sccmに戻して、時刻
ｔ4までその状態でポリシリコン膜の形成を続ける。こ
れによって、リン濃度が約 0.9×1019(/cm3)の第３領域
が形成される。その後は、原料ガスのモノシランとホス
フィンの供給を停止して、炉内の温度を下げて、ウエハ
温度が 100°Ｃまで低下したら、反応炉からウエハを取
り出す。
【００２８】図１０は、本発明によるポリシリコン膜内
におけるリン濃度の分布を示す図である。横軸には、浮
遊ゲートを構成するポリシリコン膜１３の表面からの深
さ（nm）、縦軸には、リン濃度(/cm3)を示している。こ
のポリシリコン膜１３は、反応炉に流入するホスフィン
の流量を時刻ｔ2 と時刻ｔ3 とで不連続に変化させて、
反応炉内での不純物の分圧比を変更することによって、
浅い部分と深い部分との不純物濃度に比べ、その中間部
分の不純物濃度が高く形成される。
におけるリン濃度の分布を示す図である。横軸には、浮
遊ゲートを構成するポリシリコン膜１３の表面からの深
さ（nm）、縦軸には、リン濃度(/cm3)を示している。こ
のポリシリコン膜１３は、反応炉に流入するホスフィン
の流量を時刻ｔ2 と時刻ｔ3 とで不連続に変化させて、
反応炉内での不純物の分圧比を変更することによって、
浅い部分と深い部分との不純物濃度に比べ、その中間部
分の不純物濃度が高く形成される。
【００２９】図１１は、本発明によるポリシリコン膜の
エネルギバンドを示す図である。ここでは、ポリシリコ
ン膜１３の中央部分で伝導帯の底が他の領域より低くな
っている。従来例では、図１２に示すように、浮遊ゲー
トを構成するポリシリコン膜のエネルギバンドがほぼ水
平であるため、そこに注入された電子は一旦は蓄積され
た場合でも抜け出し易い。一方、本発明の場合には、図
１３に示すように、浮遊ゲートを構成するポリシリコン
膜に注入された電子がその伝導帯の凹みに入り込んで、
そこから容易には抜け出せなくなる。したがって、この
ように形成された浮遊ゲートによって不揮発性半導体記
憶装置のデータ保持特性を向上できる。実用的には、ポ
リシリコン膜１３の中間部分の不純物濃度を、１×1019
(/cm3)以上に形成すれば、熱的に電子が逃げ出さない深
さのエネルギバンドを有する不揮発性半導体記憶装置の
浮遊ゲートとして機能する。そして、ポリシリコン膜１
３の浅い部分と深い部分の不純物濃度と中間部分の不純
物濃度との比を２．７以上に形成することによって、従
来装置と比較して、不揮発性半導体記憶装置のデータ保
持特性が向上するものと認められる。
エネルギバンドを示す図である。ここでは、ポリシリコ
ン膜１３の中央部分で伝導帯の底が他の領域より低くな
っている。従来例では、図１２に示すように、浮遊ゲー
トを構成するポリシリコン膜のエネルギバンドがほぼ水
平であるため、そこに注入された電子は一旦は蓄積され
た場合でも抜け出し易い。一方、本発明の場合には、図
１３に示すように、浮遊ゲートを構成するポリシリコン
膜に注入された電子がその伝導帯の凹みに入り込んで、
そこから容易には抜け出せなくなる。したがって、この
ように形成された浮遊ゲートによって不揮発性半導体記
憶装置のデータ保持特性を向上できる。実用的には、ポ
リシリコン膜１３の中間部分の不純物濃度を、１×1019
(/cm3)以上に形成すれば、熱的に電子が逃げ出さない深
さのエネルギバンドを有する不揮発性半導体記憶装置の
浮遊ゲートとして機能する。そして、ポリシリコン膜１
３の浅い部分と深い部分の不純物濃度と中間部分の不純
物濃度との比を２．７以上に形成することによって、従
来装置と比較して、不揮発性半導体記憶装置のデータ保
持特性が向上するものと認められる。
【００３０】図５の実線によって示すＶt（ｔ）−Ｖ
t（０）の低下が少ないことから分るように、従来のＥ
ＥＰＲＯＭのデータ保持特性と比較して大幅にデータ保
持特性が改善されている。
t（０）の低下が少ないことから分るように、従来のＥ
ＥＰＲＯＭのデータ保持特性と比較して大幅にデータ保
持特性が改善されている。
【００３１】実施例２．第２の実施例では、第１の実施
例と同様に、浮遊ゲートの形成工程の初期および終期に
おける不純物の分圧比に対して中期における分圧比が相
対的に高くなるように、反応炉内での不純物の分圧比を
切り換えて不揮発性半導体記憶装置を製造しているが、
その際に反応炉に流入する不純物ガスの流量を連続的に
変化させている。
例と同様に、浮遊ゲートの形成工程の初期および終期に
おける不純物の分圧比に対して中期における分圧比が相
対的に高くなるように、反応炉内での不純物の分圧比を
切り換えて不揮発性半導体記憶装置を製造しているが、
その際に反応炉に流入する不純物ガスの流量を連続的に
変化させている。
【００３２】図１４は、第２の実施例におけるポリシリ
コン膜を形成する際の、反応炉内の状態変化を説明する
図である。第１の実施例の場合と同様に、反応炉には水
素化珪素ガス（モノシラン：ＳｉＨ4 ）およびリン化水
素ガス（Ｈ2 で１％に希釈したホスフィン：ＰＨ3／Ｈ2
）が原料ガスおよび不純物ガスとして、また水素ガス
（Ｈ2 ）がクリーニング用の還元ガスとして、それぞれ
所定の流量に調節して供給される。
コン膜を形成する際の、反応炉内の状態変化を説明する
図である。第１の実施例の場合と同様に、反応炉には水
素化珪素ガス（モノシラン：ＳｉＨ4 ）およびリン化水
素ガス（Ｈ2 で１％に希釈したホスフィン：ＰＨ3／Ｈ2
）が原料ガスおよび不純物ガスとして、また水素ガス
（Ｈ2 ）がクリーニング用の還元ガスとして、それぞれ
所定の流量に調節して供給される。
【００３３】まず、水素ガスだけを 230sccm供給しなが
ら炉内の温度を上昇させ、時刻ｔ5でウエハ温度が 570
°Ｃまで上昇したらその温度を保持する。その後、反応
炉内にはその圧力を 0.3Toorに保持しながら、モノシラ
ンを 700sccm、水素ガスを 230sccmに固定し、ホスフィ
ンは 35sccmから毎分 5sccmの割合で増加させながら送
り込む。その状態で、時刻ｔ6 までポリシリコン膜の形
成を続ける。これによって、ポリシリコン膜のリン濃度
は最初に約１×1019(/cm3)で、その後、徐々に濃度が高
くなって、例えば約２０分後の時刻ｔ6 にはホスフィン
の流量が 135sccmとなり、リン濃度が約１×1020(/cm3)
となる。次に、モノシランを 700sccm、水素ガスを 230
sccmに固定したまま、ホスフィンの流量を 135sccmから
毎分 5sccmの割合で減少させる。その状態で、時刻ｔ7
までポリシリコン膜の形成を続ける。これによって、同
様に約２０分後の時刻ｔ7 にはホスフィンの流量が 35s
ccmに戻る。このようにして約 100nmの膜厚のポリシリ
コン膜１３が形成される。その後は、原料ガスのモノシ
ランとホスフィンの供給を停止して、炉内の温度を下げ
て、ウエハ温度が 100°Ｃまで低下したら、反応炉から
ウエハを取り出す。
ら炉内の温度を上昇させ、時刻ｔ5でウエハ温度が 570
°Ｃまで上昇したらその温度を保持する。その後、反応
炉内にはその圧力を 0.3Toorに保持しながら、モノシラ
ンを 700sccm、水素ガスを 230sccmに固定し、ホスフィ
ンは 35sccmから毎分 5sccmの割合で増加させながら送
り込む。その状態で、時刻ｔ6 までポリシリコン膜の形
成を続ける。これによって、ポリシリコン膜のリン濃度
は最初に約１×1019(/cm3)で、その後、徐々に濃度が高
くなって、例えば約２０分後の時刻ｔ6 にはホスフィン
の流量が 135sccmとなり、リン濃度が約１×1020(/cm3)
となる。次に、モノシランを 700sccm、水素ガスを 230
sccmに固定したまま、ホスフィンの流量を 135sccmから
毎分 5sccmの割合で減少させる。その状態で、時刻ｔ7
までポリシリコン膜の形成を続ける。これによって、同
様に約２０分後の時刻ｔ7 にはホスフィンの流量が 35s
ccmに戻る。このようにして約 100nmの膜厚のポリシリ
コン膜１３が形成される。その後は、原料ガスのモノシ
ランとホスフィンの供給を停止して、炉内の温度を下げ
て、ウエハ温度が 100°Ｃまで低下したら、反応炉から
ウエハを取り出す。
【００３４】なお、その後の層間絶縁膜１４の形成と制
御ゲート電極１５の形成工程等は、第１の実施例と同様
である。
御ゲート電極１５の形成工程等は、第１の実施例と同様
である。
【００３５】図１５は、第２の実施例によるポリシリコ
ン膜内におけるリン濃度の分布を示す図である。このポ
リシリコン膜１３内部における不純物の濃度分布は逆Ｖ
字形となり、その厚さ方向の中央部でピークとなる。こ
のため、後述のように第１の実施例と同様の作用効果が
ある。第１の実施例の製造方法と比較すると、リン濃度
の変化がなだらかなので、反応炉におけるガスの流量制
御が容易である。
ン膜内におけるリン濃度の分布を示す図である。このポ
リシリコン膜１３内部における不純物の濃度分布は逆Ｖ
字形となり、その厚さ方向の中央部でピークとなる。こ
のため、後述のように第１の実施例と同様の作用効果が
ある。第１の実施例の製造方法と比較すると、リン濃度
の変化がなだらかなので、反応炉におけるガスの流量制
御が容易である。
【００３６】図１６は、第２の実施例によるポリシリコ
ン膜のエネルギバンドを示す図である。ここで、ポリシ
リコン膜１３の中央部分での伝導帯の底は、浮遊ゲート
の他の領域より低くなっている。実用的には、ポリシリ
コン膜１３の中間部分の不純物濃度を、１×1019(/cm3)
以上に形成すれば、熱的に電子が逃げ出さない深さのエ
ネルギバンドを有する浮遊ゲートが得られる。そして、
ポリシリコン膜１３の中間部分の不純物濃度と浅い部分
及び深い部分の不純物濃度との比を２．７以上に形成す
ることによって、従来装置と比較して、データ保持特性
が向上する。
ン膜のエネルギバンドを示す図である。ここで、ポリシ
リコン膜１３の中央部分での伝導帯の底は、浮遊ゲート
の他の領域より低くなっている。実用的には、ポリシリ
コン膜１３の中間部分の不純物濃度を、１×1019(/cm3)
以上に形成すれば、熱的に電子が逃げ出さない深さのエ
ネルギバンドを有する浮遊ゲートが得られる。そして、
ポリシリコン膜１３の中間部分の不純物濃度と浅い部分
及び深い部分の不純物濃度との比を２．７以上に形成す
ることによって、従来装置と比較して、データ保持特性
が向上する。
【００３７】なお、原料ガスと不純物ガスの分圧比を変
えるために、上記実施例ではいずれも不純物ガスである
ホスフィンの流量を変更しているが、原料ガスの流量を
変更してもよい。
えるために、上記実施例ではいずれも不純物ガスである
ホスフィンの流量を変更しているが、原料ガスの流量を
変更してもよい。
【００３８】上記実施例では不揮発性半導体記憶装置と
して、一括消去型のフラッシュＥＥＰＲＯＭについて説
明したが、紫外線消去型のＥＰＲＯＭについても同様に
その浮遊ゲートを構成することができる。
して、一括消去型のフラッシュＥＥＰＲＯＭについて説
明したが、紫外線消去型のＥＰＲＯＭについても同様に
その浮遊ゲートを構成することができる。
【００３９】
【発明の効果】この発明は、以上に説明したように構成
されているので、半導体記憶装置のデータ保持特性を高
めた不揮発性半導体記憶装置を提供できる。
されているので、半導体記憶装置のデータ保持特性を高
めた不揮発性半導体記憶装置を提供できる。
【００４０】また、ポリシリコン膜をトンネル酸化膜の
上に積層する際に、不純物ガスの分圧比を変更しながら
中間部分での不純物濃度が高い浮遊ゲートの成膜を行な
うことによって、上記のデータ保持特性の良い不揮発性
半導体記憶装置を得ることができる。
上に積層する際に、不純物ガスの分圧比を変更しながら
中間部分での不純物濃度が高い浮遊ゲートの成膜を行な
うことによって、上記のデータ保持特性の良い不揮発性
半導体記憶装置を得ることができる。
【図１】 この発明の実施例１の不揮発性半導体記憶装
置の構成を示す断面図である。
置の構成を示す断面図である。
【図２】 チャネル注入構造の不揮発性半導体記憶装置
を示す断面模式図である。
を示す断面模式図である。
【図３】 従来のポリシリコンの中の不純物濃度分布を
示す図である。
示す図である。
【図４】 従来のエネルギバンドを示す図である。
【図５】 従来と本発明のＥＥＰＲＯＭのデータ保持特
性を示す図である。
性を示す図である。
【図６】 本発明の不揮発性半導体記憶装置の製造工程
を示す流れ図である。
を示す流れ図である。
【図７】 工程Ｐ４の層間絶縁膜の形成と制御ゲート電
極の形成工程を示す断面図である。
極の形成工程を示す断面図である。
【図８】 完成した不揮発性半導体記憶装置を示す断面
図である。
図である。
【図９】 実施例１のポリシリコン膜を形成する際の、
反応炉内の状態変化を説明する図である。
反応炉内の状態変化を説明する図である。
【図１０】 実施例１によるポリシリコン膜内における
リン濃度の分布状態を示す図である。
リン濃度の分布状態を示す図である。
【図１１】 実施例１のエネルギバンドを示す図であ
る。
る。
【図１２】 従来の浮遊ゲートを構成するポリシリコン
膜のエネルギバンド図である。
膜のエネルギバンド図である。
【図１３】 実施例１の浮遊ゲートを構成するポリシリ
コン膜のエネルギバンド図である。
コン膜のエネルギバンド図である。
【図１４】 実施例２のポリシリコン膜を形成する際
の、反応炉内の状態変化を説明する図である。
の、反応炉内の状態変化を説明する図である。
【図１５】 実施例２によるポリシリコン膜内における
リン濃度の分布状態を示す図である。
リン濃度の分布状態を示す図である。
【図１６】 実施例２のエネルギバンドを示す図であ
る。
る。
１０ シリコンウエハ、１２ トンネル酸化膜、１３
ポリシリコン膜、１３１ 第１領域、１３２ 第２領
域、１３３ 第３領域。
ポリシリコン膜、１３１ 第１領域、１３２ 第２領
域、１３３ 第３領域。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/115
Claims (6)
- 【請求項１】 浮遊ゲートを有する不揮発性半導体記憶
装置において、 前記浮遊ゲートを構成するポリシリコン膜の浅い部分及
び深い部分に比べ、その中間部分のドナー不純物濃度を
より高く形成したことを特徴とする不揮発性半導体記憶
装置。 - 【請求項２】 前記ポリシリコン膜の前記中間部分の不
純物濃度と浅い部分及び深い部分の不純物濃度との比
を、２．７以上に形成したことを特徴とする請求項１に
記載の不揮発性半導体記憶装置。 - 【請求項３】 前記ポリシリコン膜の中間部分の不純物
濃度を、１×1019(/cm3)以上に形成したことを特徴とす
る請求項１または請求項２のいずれかに記載の不揮発性
半導体記憶装置。 - 【請求項４】 ドナー不純物を含むポリシリコン膜をト
ンネル酸化膜の上に積層して浮遊ゲートを形成する不揮
発性半導体記憶装置の製造方法において、 前記浮遊ゲートの形成工程の初期および終期における原
料ガスに対する不純物ガスの分圧比よりも、中期におけ
る不純物ガスの分圧比がより高くなるように、反応炉内
での分圧比を変更することを特徴とする不揮発性半導体
記憶装置の製造方法。 - 【請求項５】 前記反応炉に流入する不純物ガスの流量
を変化させることによって、前記反応炉内の分圧比を変
更することを特徴とする請求項４記載の不揮発性半導体
記憶装置の製造方法。 - 【請求項６】 前記反応炉に流入する不純物ガスの流量
を連続的に変化させることを特徴とする請求項５記載の
不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15309195A JP3157092B2 (ja) | 1995-06-20 | 1995-06-20 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15309195A JP3157092B2 (ja) | 1995-06-20 | 1995-06-20 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098157A true JPH098157A (ja) | 1997-01-10 |
| JP3157092B2 JP3157092B2 (ja) | 2001-04-16 |
Family
ID=15554780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15309195A Expired - Fee Related JP3157092B2 (ja) | 1995-06-20 | 1995-06-20 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157092B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999018616A1 (fr) * | 1997-10-06 | 1999-04-15 | Seiko Epson Corporation | Dispositif de memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci |
| US7199425B2 (en) | 2003-05-26 | 2007-04-03 | Kabushiki Kaisha Toshiba | Non-volatile memory cells |
| JP2010147241A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
1995
- 1995-06-20 JP JP15309195A patent/JP3157092B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999018616A1 (fr) * | 1997-10-06 | 1999-04-15 | Seiko Epson Corporation | Dispositif de memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci |
| US6249021B1 (en) | 1997-10-06 | 2001-06-19 | Seiko Epson Corporation | Nonvolatile semiconductor memory device and method of manufacturing the same |
| KR100407084B1 (ko) * | 1997-10-06 | 2003-11-28 | 세이코 엡슨 가부시키가이샤 | 불휘발성 반도체 기억 장치 및 그 제조 방법 |
| US7199425B2 (en) | 2003-05-26 | 2007-04-03 | Kabushiki Kaisha Toshiba | Non-volatile memory cells |
| US7391076B2 (en) | 2003-05-26 | 2008-06-24 | Kabushiki Kaisha Toshiba | Non-volatile memory cells |
| JP2010147241A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157092B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6074917A (en) | LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices | |
| US6069041A (en) | Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms | |
| KR100672829B1 (ko) | 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법 | |
| US7670911B2 (en) | Method for manufacturing vertical MOS transistor | |
| JP4292067B2 (ja) | フラッシュメモリ素子の製造方法 | |
| KR100642898B1 (ko) | 반도체 장치의 트랜지스터 및 그 제조방법 | |
| US7115949B2 (en) | Method of forming a semiconductor device in a semiconductor layer and structure thereof | |
| US7816209B2 (en) | Method for fabricating semiconductor device | |
| US5837585A (en) | Method of fabricating flash memory cell | |
| US6635530B2 (en) | Methods of forming gated semiconductor assemblies | |
| KR100587670B1 (ko) | 비휘발성 메모리 셀의 유전막 형성방법 | |
| US20040053468A1 (en) | Method for forming a protective buffer layer for high temperature oxide processing | |
| US6162684A (en) | Ammonia annealed and wet oxidized LPCVD oxide to replace ono films for high integrated flash memory devices | |
| TW200408074A (en) | Method of manufacturing a flash memory cell | |
| US20070007583A1 (en) | Gate structure and related non-volatile memory device and method | |
| JP3157092B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| CN100472725C (zh) | 减少字元线片电阻的方法 | |
| KR100530420B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| CN100589227C (zh) | 制造半导体存储器件的方法 | |
| US6927150B2 (en) | Method of manufacturing a semiconductor device | |
| JPH0945799A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH11111871A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100274352B1 (ko) | 플래쉬메모리셀제조방법 | |
| KR101038398B1 (ko) | 반도체 소자의 플로팅 게이트막 형성방법 | |
| KR100607316B1 (ko) | 플래시 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |