JPH0980124A - 基準遅延時間の校正装置及び調整方法 - Google Patents

基準遅延時間の校正装置及び調整方法

Info

Publication number
JPH0980124A
JPH0980124A JP7258136A JP25813695A JPH0980124A JP H0980124 A JPH0980124 A JP H0980124A JP 7258136 A JP7258136 A JP 7258136A JP 25813695 A JP25813695 A JP 25813695A JP H0980124 A JPH0980124 A JP H0980124A
Authority
JP
Japan
Prior art keywords
loop
calibration
delay time
gate
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7258136A
Other languages
English (en)
Inventor
Shinichi Hashimoto
伸一 橋本
Atsushi Saito
敦 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP7258136A priority Critical patent/JPH0980124A/ja
Priority to US08/711,340 priority patent/US5811655A/en
Priority to DE19636916A priority patent/DE19636916A1/de
Publication of JPH0980124A publication Critical patent/JPH0980124A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ボード間の温度差による遅延時間
差の影響を受けない高精度タイミング調整手段を実現す
る。 【構成】 校正出力端６９ｎ迄、あるいは校正出力端６
９ｎ手前のゲート５６ｎ迄を含むループ形成回路を設け
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、複数箇所の校正出力
端で基準遅延時間のタイミングが必要とする装置におい
て、この複数の校正出力端における基準遅延時間のスキ
ューを低減する回路及び調整方法に関する。
【０００２】
【従来の技術】図３に、ＩＣテストシステムにおける従
来の基準遅延時間の校正回路の一例を示して説明する。
校正回路は、ループ遅延時間測定部８２と、分配部８４
と、制御部８６と、複数の同軸ケーブル４０ａ〜４０
ｎ、４５と、複数のピンエレボード６０ａ〜６０ｎで成
る。
【０００３】ピンエレボード６０ｎの場合の校正用ルー
プは、図３に示すように、ループ遅延時間測定部８２
と、ＯＲゲート７５と、バッファ７６と遅延素子７８ｎ
と、同軸ケーブル４０ｎと、ゲート５３ｎと、同軸ケー
ブル４５とによりループを形成する。ループ遅延時間測
定部８２は、前記のループ周波数を測定するものであ
る。
【０００４】基準遅延時間の校正は、ループ遅延時間測
定部８２の出力端から各ピンエレボードのコネクタ端５
４ｎ迄の遅延時間を基準の一定遅延時間Ｔstdとなるよ
うに、対応する遅延素子７８ｎを設定する。これを制御
部８６が順次実施して校正する。
【０００５】一方、校正後に使用に供する基準パルス信
号は、ＴＧ９０からのパルス信号を分配して各ピンエレ
ボードの校正出力端６９ｎの信号が使用される。このこ
とは、校正時にループを形成していないゲート５２ｎと
遅延素子５５ｎとゲート５６ｎのスキュー誤差の影響を
受けることを意味している。ここで各ピンエレボード
は、予め遅延素子５５ｎにより、入力端５１ｎから校正
出力端６９ｎ間を所望の一定遅延時間に調整されたボー
ドとして実装される。
【０００６】
【発明が解決しようとする課題】ところで、ゲート５２
ａ〜５２ｎと遅延素子５５ａ〜５５ｎとゲート５６ａ〜
５６ｎは、温度に対する遅延バラツキを有しており、予
め調整時とシステム実装時とでは、実装位置による温度
差等で遅延時間差を生じる為、十分なタイミング精度が
得られなかった。
【０００７】そこで、本発明が解決しようとする課題
は、ボード間の温度差等による遅延時間差の影響を受け
ない高精度タイミング調整手段の実現を目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の構成では、校正出力端６９ｎ迄、あるいは
校正出力端６９ｎ手前のゲート５６ｎ迄を含むループ形
成回路を設ける構成手段とする。そして、このループに
よるループ時間を測定して複数箇所の校正出力端６９ｎ
を同一遅延時間に調整設定する。これにより、ボード間
の温度差等による遅延時間差の影響を相殺した高精度タ
イミング調整手段を実現する。
【０００９】
【実施例】図１に、ＩＣテストシステムにおける基準遅
延時間の校正回路の一例を示して説明する。本発明例で
は、校正回路のループ形成手段として、各ピンエレボー
ドの校正出力端６９ｎを含むループを形成させた点にあ
る。即ち、ピンエレボード６０ｎの場合の校正用ループ
は、ループ遅延時間測定部８２と、ＯＲゲート７５と、
バッファ７６と遅延素子７８ｎと、同軸ケーブル４０ｎ
と、ゲート５２ｎと、遅延素子５５ｎと、ゲート５６ｎ
と、同軸ケーブル４５とによりループを形成する。この
ループ形成で、同様にして各ボードを順次調整して校正
実施する。
【００１０】この結果、現在のボード間の温度差等に起
因するゲート５２ａ〜５２ｎと遅延素子５５ａ〜５５ｎ
とゲート５６ａ〜５６ｎの遅延時間差の影響を相殺した
高精度タイミングを実現できることとなる。
【００１１】上記実施例の説明では、校正出力端６９ｎ
をコネクタ端５４ｎにも接続した回路例で説明していた
が、図２（ａ）に示すように差動のゲート５６ｎを使用
して一方の出力端を校正出力端６９ｎに接続し、他方の
出力端をコネクタ端５４ｎに接続する回路例がある。ま
た図２（ｂ）に示すように特性の良い同一パッケージの
２つのゲートを利用して回路を構成する例があり、いず
れも同様にして実施可能である。
【００１２】また上記実施例の説明では、ＩＣテストシ
ステムを例とした場合で説明したが、複数点供給する基
準遅延時間のタイミング信号が要求される他のアプリケ
ーション（例えば信号発生器等）の装置にも適用可能で
ある。
【００１３】
【発明の効果】本発明は、以上説明したように構成され
ているので、下記に記載されるような効果を奏する。各
ボードの校正出力端６９ｎを含むループを形成させ、こ
れにより校正実施する手段とすることにより、ボード間
の温度差等に起因するボード内遅延時間差の影響を受け
ない高精度タイミングを実現する効果が得られる。
【図面の簡単な説明】
【図１】本発明の、基準タイミング信号の校正回路例で
ある。
【図２】本発明の、（ａ）差動バッファゲート５６ｎで
２分岐した校正回路図例と、（ｂ）同一特性のゲート５
６ｎで２分岐した校正回路図例である。
【図３】従来の、基準タイミング信号の校正回路例であ
る。
【符号の説明】
４０ａ〜４０ｎ、４５ 同軸ケーブル ５２ａ〜５２ｎ、５３ａ〜５３ｎ、５６ａ〜５６ｎ ゲ
ート ５４ａ〜５４ｎ コネクタ端 ５５ａ〜５５ｎ、７８ａ〜７８ｎ 遅延素子 ６０ａ〜６０ｎ ピンエレボード ６９ａ〜６９ｎ 校正出力端 ７５ ＯＲゲート ７６ バッファ ８２ ループ遅延時間測定部 ８４ 分配部 ８６ 制御部 ９０ ＴＧ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ループ遅延時間測定部を有して、複数箇
    所の校正出力端で基準遅延時間のタイミング信号の校正
    装置において、 校正出力端迄、あるいは校正出力端手前のゲート迄を含
    むループ形成回路を設け、 以上を具備していることを特徴とした基準遅延時間の校
    正装置。
  2. 【請求項２】 ループ遅延時間測定部を有して、複数箇
    所の校正出力端で基準遅延時間のタイミング信号の校正
    装置において、 校正出力端迄、あるいは校正出力端手前のゲート迄を含
    むループ形成回路を設け、 前記ループ形成によるループ時間を測定して複数箇所の
    校正出力端を同一遅延時間に調整設定する校正手段を設
    け、 以上を具備していることを特徴とした基準遅延時間の調
    整方法。
JP7258136A 1995-09-11 1995-09-11 基準遅延時間の校正装置及び調整方法 Pending JPH0980124A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7258136A JPH0980124A (ja) 1995-09-11 1995-09-11 基準遅延時間の校正装置及び調整方法
US08/711,340 US5811655A (en) 1995-09-11 1996-09-05 Delay time calibration circuit and method
DE19636916A DE19636916A1 (de) 1995-09-11 1996-09-11 Verzögerungszeitkalibrierungsschaltung und -verfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7258136A JPH0980124A (ja) 1995-09-11 1995-09-11 基準遅延時間の校正装置及び調整方法

Publications (1)

Publication Number Publication Date
JPH0980124A true JPH0980124A (ja) 1997-03-28

Family

ID=17316022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7258136A Pending JPH0980124A (ja) 1995-09-11 1995-09-11 基準遅延時間の校正装置及び調整方法

Country Status (3)

Country Link
US (1) US5811655A (ja)
JP (1) JPH0980124A (ja)
DE (1) DE19636916A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163759A (en) * 1997-11-21 2000-12-19 Advantest Corporation Method for calibrating variable delay circuit and a variable delay circuit using the same
US6223314B1 (en) * 1997-12-31 2001-04-24 Karim Arabi Method of dynamic on-chip digital integrated circuit testing
JP3616247B2 (ja) * 1998-04-03 2005-02-02 株式会社アドバンテスト Ｉｃ試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス
KR100383728B1 (ko) 1998-05-19 2003-05-12 가부시키가이샤 아드반테스트 반도체 디바이스 시험 장치 및 그 캘리브레이션 방법
DE19922907B4 (de) * 1998-05-19 2006-08-10 Advantest Corp. Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung
US6820234B2 (en) 1998-06-29 2004-11-16 Acuid Limited Skew calibration means and a method of skew calibration
JP3625400B2 (ja) 1999-09-22 2005-03-02 株式会社東芝 可変遅延素子のテスト回路
US6609077B1 (en) 2000-05-31 2003-08-19 Teradyne, Inc. ATE timing measurement unit and method
DE10034850B4 (de) * 2000-07-18 2006-06-08 Infineon Technologies Ag System zum Test integrierter digitaler Halbleiterbauelemente
DE10061962A1 (de) * 2000-12-13 2002-03-28 Infineon Technologies Ag Verfahren zum Betrieb einer Testvorrichtung für Halbleiterbauelemente
US7283917B2 (en) * 2001-12-12 2007-10-16 Alcatel Canada Inc. System and method for calibrating an adjustable delay time for a delay module
US6934896B2 (en) * 2001-12-31 2005-08-23 Advantest Corp. Time shift circuit for functional and AC parametric test
US6956365B2 (en) * 2003-04-08 2005-10-18 Credence Systems Corporation System and method for calibration of testing equipment using device photoemission
US7239971B2 (en) * 2004-04-16 2007-07-03 Formfactor, Inc. Method and apparatus for calibrating communications channels
US7352189B2 (en) * 2005-03-09 2008-04-01 Agilent Technologies, Inc. Time aligned bussed triggering using synchronized time-stamps and programmable delays
US7525360B1 (en) * 2006-04-21 2009-04-28 Altera Corporation I/O duty cycle and skew control
US7706996B2 (en) * 2006-04-21 2010-04-27 Altera Corporation Write-side calibration for data interface
WO2012002935A1 (en) * 2010-06-29 2012-01-05 Teradyne, Inc. Calibrating a channel of a test system
CN102419417B (zh) * 2011-08-17 2014-02-26 北京时代民芯科技有限公司 一种现场可编程逻辑门阵列触发器传播延迟的测试电路
CN115420388B (zh) * 2022-08-17 2023-08-29 长春理工大学 一种光学延迟***延迟时间非线性校准方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832178A (ja) * 1981-08-19 1983-02-25 Advantest Corp Ｉｃテスタ

Also Published As

Publication number Publication date
DE19636916A1 (de) 1997-03-13
US5811655A (en) 1998-09-22

Similar Documents

Publication Publication Date Title
JPH0980124A (ja) 基準遅延時間の校正装置及び調整方法
US4488297A (en) Programmable deskewing of automatic test equipment
KR0184041B1 (ko) 반도체 시험장치의 측정 신호의 타이밍 교정 방법 및 그 회로
KR100813869B1 (ko) 차동성능레벨을 얻기 위해 싱글-엔디드 채널을 교정하는방법
EP0871931B1 (en) Signal deskewing system for synchronous logic circuit
US8326565B2 (en) Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test
WO2000000836A1 (en) A skew calibration means and a method of skew calibration
US6784684B2 (en) Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals
US6794861B2 (en) Method and apparatus for socket calibration of integrated circuit testers
US6492797B1 (en) Socket calibration method and apparatus
US8570921B2 (en) Apparatus for and method of generating a time reference
US20050046436A1 (en) Calibration device for the calibration of a tester channel of a tester device and a test system
US20020099513A1 (en) Systems and methods for testing multi-gigahertz digital systems and components
US5471145A (en) Calibrating transition dependent timing errors in automatic test equipment using a precise pulse width generator
US20070101219A1 (en) Semiconductor testing apparatus and method of calibrating the same
US6831473B2 (en) Ring calibration apparatus and method for automatic test equipment
US4866685A (en) Printed circuit board fabrication technique
JP2813188B2 (ja) Ｉｃ試験装置
US4841500A (en) Printed circuit board fabrication technique
EP0078219A2 (en) Automatic de-skewing of pin electronics interface circuits in electronic test equipment
JP2895930B2 (ja) Ｉｃ試験装置のタイミング校正方法
US6510392B2 (en) In-situ test for embedded passives
JPH0743666Y2 (ja) 半導体試験装置
JP2594428Y2 (ja) 信号の時間ずれ較正装置
TW528875B (en) Method and device for adjusting timing of a semiconductor tester

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030708