JPH0976122A - 加工モニタ付放電加工装置 - Google Patents
加工モニタ付放電加工装置Info
- Publication number
- JPH0976122A JPH0976122A JP25811795A JP25811795A JPH0976122A JP H0976122 A JPH0976122 A JP H0976122A JP 25811795 A JP25811795 A JP 25811795A JP 25811795 A JP25811795 A JP 25811795A JP H0976122 A JPH0976122 A JP H0976122A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- time
- voltage
- average
- machining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
(57)【要約】
【課題】 放電加工装置において、加工能率の判定を的
確に行うことができる加工モニタ付放電加工装置を提供
する。 【解決手段】 加工モニタ付放電加工装置は、第一にギ
ャップに電圧を印加してから放電が発生するまでの放電
遅延時間中のギャップ電圧であるオープン電圧を検出す
ることによって、放電遅延時間内においてギャップ間に
流れるリーク電流の有無を判定する。また、第二に放電
の平均デューティーと平均放電頻度を求め、設定放電時
間を長く設定する長オンタイム設定の荒中加工時におい
ては平均デューティーによって加工能率の判定を行い、
設定放電時間を短く設定する短オンタイム設定の仕上げ
加工時においては平均放電頻度によって加工能率の判定
を行う。
確に行うことができる加工モニタ付放電加工装置を提供
する。 【解決手段】 加工モニタ付放電加工装置は、第一にギ
ャップに電圧を印加してから放電が発生するまでの放電
遅延時間中のギャップ電圧であるオープン電圧を検出す
ることによって、放電遅延時間内においてギャップ間に
流れるリーク電流の有無を判定する。また、第二に放電
の平均デューティーと平均放電頻度を求め、設定放電時
間を長く設定する長オンタイム設定の荒中加工時におい
ては平均デューティーによって加工能率の判定を行い、
設定放電時間を短く設定する短オンタイム設定の仕上げ
加工時においては平均放電頻度によって加工能率の判定
を行う。
Description
【0001】
【発明の属する技術分野】本発明は、型彫放電加工装置
に関し、特に加工状況を表示するモニタを有した加工モ
ニタ付放電加工装置に関する。
に関し、特に加工状況を表示するモニタを有した加工モ
ニタ付放電加工装置に関する。
【0002】
【従来の技術】一般に、放電加工装置の加工能率は加工
速度で比較され、放電加工の平均放電電流の大きさとの
間の関連性が知られている。そこで、従来の放電加工装
置においては、この平均放電電流を加工能率を判断する
指標とし、測定した平均放電電流を直接メータに表示
し、これによって、加工能率を判断している。
速度で比較され、放電加工の平均放電電流の大きさとの
間の関連性が知られている。そこで、従来の放電加工装
置においては、この平均放電電流を加工能率を判断する
指標とし、測定した平均放電電流を直接メータに表示
し、これによって、加工能率を判断している。
【0003】
【発明が解決しようとする課題】しかしながら、平均放
電電流によって加工能率を判断する従来の放電加工装置
では、正確な加工能率の判定を行うことができないとい
う問題点がある。
電電流によって加工能率を判断する従来の放電加工装置
では、正確な加工能率の判定を行うことができないとい
う問題点がある。
【0004】一般に、放電加工においては、ギャップ間
に電圧を印加したから実際に放電が発生するまでの放電
遅延時間中に、ギャップ間の加工屑等を通してリーク電
流が流れる場合がある。放電遅延時間中にリーク電流が
発生すると、放電遅延時間中のギャップ電圧は低下し、
放電発生の頻度が落ち平均放電電流が低下し加工能率が
低下する。
に電圧を印加したから実際に放電が発生するまでの放電
遅延時間中に、ギャップ間の加工屑等を通してリーク電
流が流れる場合がある。放電遅延時間中にリーク電流が
発生すると、放電遅延時間中のギャップ電圧は低下し、
放電発生の頻度が落ち平均放電電流が低下し加工能率が
低下する。
【0005】従来の放電加工装置においては平均放電電
流によって加工能率を判断しているため、加工の進行と
ともに加工能率が低下した場合、その加工能率の低下が
ギャップ状態の変化による加工条件設定の不適切による
ものか、あるいはリーク電流の発生によるのかの区別が
困難であり、正確な加工能率の判定は行われていない。
図13は従来の放電加工装置による平均放電電流を説明
する図である。図13(a)はギャップ電圧の変化を示
し、図13(b)は平均放電電流の変化を示している。
平均放電電流はリークの発生により低下し、この平均放
電電流のみの観察では、平均放電電流の低下の原因がリ
ークの発生によるのか、あるいは加工条件が不良である
ためであるのかの判定は困難である。
流によって加工能率を判断しているため、加工の進行と
ともに加工能率が低下した場合、その加工能率の低下が
ギャップ状態の変化による加工条件設定の不適切による
ものか、あるいはリーク電流の発生によるのかの区別が
困難であり、正確な加工能率の判定は行われていない。
図13は従来の放電加工装置による平均放電電流を説明
する図である。図13(a)はギャップ電圧の変化を示
し、図13(b)は平均放電電流の変化を示している。
平均放電電流はリークの発生により低下し、この平均放
電電流のみの観察では、平均放電電流の低下の原因がリ
ークの発生によるのか、あるいは加工条件が不良である
ためであるのかの判定は困難である。
【0006】また、一般に、放電加工の加工条件は荒中
加工と仕上げ加工に分けられる。荒中加工の放電電流は
大電流でオンタイムは長時間であり、仕上げ加工の放電
電流は小電流でオンタイムは短時間である。図13
(c),(d),および(e)は、それぞれ荒中加工時
のギャップ電圧の変化,ギャップ電流の変化,および平
均放電電流の変化を示している。また、図13(f),
(g),および(h)は、それぞれ仕上げ加工時のギャ
ップ電圧の変化,ギャップ電流の変化,および平均放電
電流の変化を示している。
加工と仕上げ加工に分けられる。荒中加工の放電電流は
大電流でオンタイムは長時間であり、仕上げ加工の放電
電流は小電流でオンタイムは短時間である。図13
(c),(d),および(e)は、それぞれ荒中加工時
のギャップ電圧の変化,ギャップ電流の変化,および平
均放電電流の変化を示している。また、図13(f),
(g),および(h)は、それぞれ仕上げ加工時のギャ
ップ電圧の変化,ギャップ電流の変化,および平均放電
電流の変化を示している。
【0007】仕上げ加工時において、平均放電電流の変
動量は僅かであるため、平均放電電流による加工能率の
判断は困難となる。
動量は僅かであるため、平均放電電流による加工能率の
判断は困難となる。
【0008】そこで、本発明は前記した従来の問題点を
解決して、放電加工装置において、加工能率の判定を的
確に行うことができる加工モニタ付放電加工装置を提供
することを目的とする。
解決して、放電加工装置において、加工能率の判定を的
確に行うことができる加工モニタ付放電加工装置を提供
することを目的とする。
【0009】
【課題を解決するための手段】本発明の加工モニタ付放
電加工装置は、第一にギャップに電圧を印加してから放
電が発生するまでの放電遅延時間中のギャップ電圧であ
るオープン電圧を検出することによって、放電遅延時間
内においてギャップ間に流れるリーク電流の有無を判定
し、これによって、リーク発生による加工能率の低下の
判定を行って本発明の課題を解決する。ここで、本発明
のオープン電圧は、ギャップ電圧を印加してから放電発
生までの放電遅延時間中のギャップ電圧である。
電加工装置は、第一にギャップに電圧を印加してから放
電が発生するまでの放電遅延時間中のギャップ電圧であ
るオープン電圧を検出することによって、放電遅延時間
内においてギャップ間に流れるリーク電流の有無を判定
し、これによって、リーク発生による加工能率の低下の
判定を行って本発明の課題を解決する。ここで、本発明
のオープン電圧は、ギャップ電圧を印加してから放電発
生までの放電遅延時間中のギャップ電圧である。
【0010】また、本発明の加工モニタ付放電加工装置
は、第二に放電電流の平均デューティーと平均放電頻度
を求め、設定放電時間を長く設定する長オンタイム設定
の荒中加工時においては平均デューティーによって加工
能率の判定を行い、設定放電時間を短く設定する短オン
タイム設定の仕上げ加工時においては平均放電頻度によ
って加工能率の判定を行い、これによって本発明の課題
を解決する。ここで、平均デューティーは、放電周期に
対する放電時間の比率の平均であり、平均放電頻度は所
定放電周期中における放電発生の程度を表すものであ
る。
は、第二に放電電流の平均デューティーと平均放電頻度
を求め、設定放電時間を長く設定する長オンタイム設定
の荒中加工時においては平均デューティーによって加工
能率の判定を行い、設定放電時間を短く設定する短オン
タイム設定の仕上げ加工時においては平均放電頻度によ
って加工能率の判定を行い、これによって本発明の課題
を解決する。ここで、平均デューティーは、放電周期に
対する放電時間の比率の平均であり、平均放電頻度は所
定放電周期中における放電発生の程度を表すものであ
る。
【0011】本発明の第一の発明によってオープン電圧
の検出を行う場合には、ギャップ電圧の変化から放電開
始を検出する放電検出回路と、放電時間と電圧印加休止
時間を制御するオンタイム/オフタイム制御回路と、ギ
ャップ電圧を印加してから放電発生までの放電遅延時間
中のギャップ電圧をオープン電圧として検出するオープ
ン電圧検出手段と、オープン電圧を表示する表示手段を
備える構成とする。
の検出を行う場合には、ギャップ電圧の変化から放電開
始を検出する放電検出回路と、放電時間と電圧印加休止
時間を制御するオンタイム/オフタイム制御回路と、ギ
ャップ電圧を印加してから放電発生までの放電遅延時間
中のギャップ電圧をオープン電圧として検出するオープ
ン電圧検出手段と、オープン電圧を表示する表示手段を
備える構成とする。
【0012】ギャップに電圧を印加してから放電が開始
されるまでの放電遅延時間中のギャップ電圧を検出し、
このギャップ電圧をオープン電圧として表示する。オー
プン電圧の降下によって、ギャップ間に流れるリーク電
流の有無を判定する。
されるまでの放電遅延時間中のギャップ電圧を検出し、
このギャップ電圧をオープン電圧として表示する。オー
プン電圧の降下によって、ギャップ間に流れるリーク電
流の有無を判定する。
【0013】また、オープン電圧検出手段は、電圧印加
休止時間後にギャップ電圧の追従を開始し、放電検出回
路の出力時あるいはオープン電圧検出タイミング時に追
従したギャップ電圧を保持するトラックホールド回路を
備え、放電遅延時間中に保持したギャップ電圧をオープ
ン電圧として検出する。
休止時間後にギャップ電圧の追従を開始し、放電検出回
路の出力時あるいはオープン電圧検出タイミング時に追
従したギャップ電圧を保持するトラックホールド回路を
備え、放電遅延時間中に保持したギャップ電圧をオープ
ン電圧として検出する。
【0014】本発明の第二の発明の加工モニタ付放電加
工装置は、ギャップ電圧の変化から放電開始を検出する
放電検出回路と、放電検出回路の出力から平均放電頻度
を算出する平均放電頻度算出手段と、放電検出回路の出
力と設定放電時間から平均デューティーを算出する平均
デューティー算出手段と、平均放電頻度および平均デュ
ーティーを表示する表示手段を備える構成とする。
工装置は、ギャップ電圧の変化から放電開始を検出する
放電検出回路と、放電検出回路の出力から平均放電頻度
を算出する平均放電頻度算出手段と、放電検出回路の出
力と設定放電時間から平均デューティーを算出する平均
デューティー算出手段と、平均放電頻度および平均デュ
ーティーを表示する表示手段を備える構成とする。
【0015】図12(a)〜(c)は本発明の平均放電
頻度を説明するための図である。図12(a)のギャッ
プ電圧変化に対して図12(b)はこのときの放電検出
を表している。放電の頻度はこの放電検出の周期に比例
し、放電検出の周期が短いほど放電頻度が高く、放電加
工の加工能率が高いことを示し、放電加工における加工
能率を表す一指標となる。一定周期ごとに放電頻度の平
均を求めると図12(c)の平均放電頻度となる。設定
放電時間を短く設定する短オンタイム設定の仕上げ加工
においては、この平均放電頻度によって加工能率の判定
を行うことができる。
頻度を説明するための図である。図12(a)のギャッ
プ電圧変化に対して図12(b)はこのときの放電検出
を表している。放電の頻度はこの放電検出の周期に比例
し、放電検出の周期が短いほど放電頻度が高く、放電加
工の加工能率が高いことを示し、放電加工における加工
能率を表す一指標となる。一定周期ごとに放電頻度の平
均を求めると図12(c)の平均放電頻度となる。設定
放電時間を短く設定する短オンタイム設定の仕上げ加工
においては、この平均放電頻度によって加工能率の判定
を行うことができる。
【0016】図12(d)〜(f)は本発明の平均デュ
ーティーを説明するための図である。図12(d)のギ
ャップ電圧変化に対して図12(e)はこのときのギャ
ップ電流の変化を表している。放電遅延時間と放電時間
と電圧印加休止時間の合計時間T1に対する放電時間T
2の比であるデューティーは、放電加工における加工能
率を表す一指標となり、該デューティーが大きいほど加
工能率が高いことを示している。設定放電時間を長く設
定する長オンタイム設定の荒中加工においては、この平
均デューティーによって加工能率の判定を行うことがで
きる。
ーティーを説明するための図である。図12(d)のギ
ャップ電圧変化に対して図12(e)はこのときのギャ
ップ電流の変化を表している。放電遅延時間と放電時間
と電圧印加休止時間の合計時間T1に対する放電時間T
2の比であるデューティーは、放電加工における加工能
率を表す一指標となり、該デューティーが大きいほど加
工能率が高いことを示している。設定放電時間を長く設
定する長オンタイム設定の荒中加工においては、この平
均デューティーによって加工能率の判定を行うことがで
きる。
【0017】平均放電頻度算出手段は、放電検出回路の
出力から一定振幅で一定パルス幅の放電検出パルスを生
成する放電検出パルス発生手段と、放電検出パルスを平
均化する平均化回路による構成とすることができ、ま
た、一定時間を計時するタイマーと、該一定時間内に放
電検出回路の出力パルスを計数するカウンタによる構成
とすることもできる。
出力から一定振幅で一定パルス幅の放電検出パルスを生
成する放電検出パルス発生手段と、放電検出パルスを平
均化する平均化回路による構成とすることができ、ま
た、一定時間を計時するタイマーと、該一定時間内に放
電検出回路の出力パルスを計数するカウンタによる構成
とすることもできる。
【0018】平均デューティー算出手段は、一定振幅で
前記設定放電時間のパルス幅のオンタイム信号を生成す
るオンタイムパルス発生手段と、オンタイム信号を平均
化する平均化回路による構成とすることができ、また、
一定時間を計時するタイマーと、一定時間内に放電検出
回路の出力パルスを計数するカウンタと、カウンタの出
力値と設定放電時間との積を前記一定時間で除する演算
を行う演算手段による構成とすることができる。
前記設定放電時間のパルス幅のオンタイム信号を生成す
るオンタイムパルス発生手段と、オンタイム信号を平均
化する平均化回路による構成とすることができ、また、
一定時間を計時するタイマーと、一定時間内に放電検出
回路の出力パルスを計数するカウンタと、カウンタの出
力値と設定放電時間との積を前記一定時間で除する演算
を行う演算手段による構成とすることができる。
【0019】また、ギャップ電圧の変化から放電開始を
検出する放電検出回路は、ギャップ電圧低下方向に所定
の時定数で追従するギャップ電圧のピーク検出手段と、
ギャップ電圧と前記ピーク検出手段の出力との差を求め
る差検出手段と、差検出手段を所定値と比較する比較手
段による構成とすることができる。
検出する放電検出回路は、ギャップ電圧低下方向に所定
の時定数で追従するギャップ電圧のピーク検出手段と、
ギャップ電圧と前記ピーク検出手段の出力との差を求め
る差検出手段と、差検出手段を所定値と比較する比較手
段による構成とすることができる。
【0020】
【発明の実施の形態】以下、本発明の実施の形態を図を
参照しながら詳細に説明する。
参照しながら詳細に説明する。
【0021】はじめに、本出願の第一の発明について説
明する。第一の発明は、ギャップに電圧を印加してから
放電が発生するまでの放電遅延時間中のギャップ電圧で
あるオープン電圧を検出するものであり、これによっ
て、放電遅延時間においてギャップ間に流れるリーク電
流の有無を判定し、リーク発生による加工能率の低下の
判定を行う。
明する。第一の発明は、ギャップに電圧を印加してから
放電が発生するまでの放電遅延時間中のギャップ電圧で
あるオープン電圧を検出するものであり、これによっ
て、放電遅延時間においてギャップ間に流れるリーク電
流の有無を判定し、リーク発生による加工能率の低下の
判定を行う。
【0022】図1は本出願の第一の発明の構成を説明す
るための機能ブロック図である。図1において、符号1
はギャップ電圧を入力して放電開始を検出し放電検出信
号を出力する放電検出回路、符号2は放電検出信号を入
力して放電時間と電圧印加休止時間を制御するオンタイ
ム/オフタイム制御回路、符号3はギャップ電圧を印加
してから放電発生までの放電遅延時間中のギャップ電圧
をオープン電圧として検出するオープン電圧検出手段、
符号4はオープン電圧検出手段4からのオープン電圧デ
ータを読み取るための読み取り手段、符号5は読み取り
手段4が読み取ったオープン電圧データを表示する表示
手段である。
るための機能ブロック図である。図1において、符号1
はギャップ電圧を入力して放電開始を検出し放電検出信
号を出力する放電検出回路、符号2は放電検出信号を入
力して放電時間と電圧印加休止時間を制御するオンタイ
ム/オフタイム制御回路、符号3はギャップ電圧を印加
してから放電発生までの放電遅延時間中のギャップ電圧
をオープン電圧として検出するオープン電圧検出手段、
符号4はオープン電圧検出手段4からのオープン電圧デ
ータを読み取るための読み取り手段、符号5は読み取り
手段4が読み取ったオープン電圧データを表示する表示
手段である。
【0023】また、オープン電圧検出手段3は、入力し
たギャップ電圧に追従し保持するトラックホールド回路
31と、該トラックホールド回路31が保持したギャッ
プ電圧をデジタル値に変換するA/D変換器39とを備
える。トラックホールド回路31によるギャップ電圧の
追従と保持のタイミングはフリップフロップ32により
行われ、A/D変換器39による保持データのデジタル
変換はA/D変換指令制御回路36により行われる。A
/D変換指令制御回路36は論理積回路37と遅延・パ
ルス生成回路38を備え、オンタイム/オフタイム制御
回路2からのオンタイム信号およびタイマー34からの
オープン電圧検出タイミング信号により制御が行われ
る。なお、タイマー34の時間設定はレジスタ35に格
納されるオープン電圧検出タイミングTopnにより行
われる。
たギャップ電圧に追従し保持するトラックホールド回路
31と、該トラックホールド回路31が保持したギャッ
プ電圧をデジタル値に変換するA/D変換器39とを備
える。トラックホールド回路31によるギャップ電圧の
追従と保持のタイミングはフリップフロップ32により
行われ、A/D変換器39による保持データのデジタル
変換はA/D変換指令制御回路36により行われる。A
/D変換指令制御回路36は論理積回路37と遅延・パ
ルス生成回路38を備え、オンタイム/オフタイム制御
回路2からのオンタイム信号およびタイマー34からの
オープン電圧検出タイミング信号により制御が行われ
る。なお、タイマー34の時間設定はレジスタ35に格
納されるオープン電圧検出タイミングTopnにより行
われる。
【0024】次に、図2のタイムチャートを用いて本出
願の第一の発明の動作を説明する。
願の第一の発明の動作を説明する。
【0025】なお、図2のタイムチャートにおいては、
オープン電圧検出タイミングTopnより後に放電が開
始する場合を(A)で示し、オープン電圧検出タイミン
グTopnより前に放電が開始する場合を(C)で示
し、リークが発生する場合を(B)で示している。
オープン電圧検出タイミングTopnより後に放電が開
始する場合を(A)で示し、オープン電圧検出タイミン
グTopnより前に放電が開始する場合を(C)で示
し、リークが発生する場合を(B)で示している。
【0026】(A)のオープン電圧検出タイミングTo
pnより後に放電が開始する場合:ギャップ間に放電が
発生していない状態において電圧が印加されると、放電
検出回路1はこのギャップ電圧によって放電の有無を監
視するとともに、フリップフロップ32はオンタイム/
オフタイム制御回路2からのオフタイム終了パルス(図
2(e))によりセット状態となる(図2(g))。ト
ラックホールド回路31は、フリップフロップ32の立
ち上がりでギャップ電圧の追従を開始し(図2
(i))、フリップフロップ32の立ち下がりのタイミ
ングで追従中のギャップ電圧の保持を行う(図2
(i))。フリップフロップ32の立ち下がりは、論理
和回路33を介して入力されるタイマー34のオープン
電圧検出タイミングで行われる。フリップフロップ32
は、レジスタ35に設定されるオープン電圧検出タイミ
ングTopnの間オン状態となる。
pnより後に放電が開始する場合:ギャップ間に放電が
発生していない状態において電圧が印加されると、放電
検出回路1はこのギャップ電圧によって放電の有無を監
視するとともに、フリップフロップ32はオンタイム/
オフタイム制御回路2からのオフタイム終了パルス(図
2(e))によりセット状態となる(図2(g))。ト
ラックホールド回路31は、フリップフロップ32の立
ち上がりでギャップ電圧の追従を開始し(図2
(i))、フリップフロップ32の立ち下がりのタイミ
ングで追従中のギャップ電圧の保持を行う(図2
(i))。フリップフロップ32の立ち下がりは、論理
和回路33を介して入力されるタイマー34のオープン
電圧検出タイミングで行われる。フリップフロップ32
は、レジスタ35に設定されるオープン電圧検出タイミ
ングTopnの間オン状態となる。
【0027】したがって、ギャップ電圧の検出のタイミ
ングは、放電遅延時間中においてギャップ間に電圧が印
加されてからTopn後であり、検出されるオープン電
圧は放電遅延時間中のギャップ電圧となる。
ングは、放電遅延時間中においてギャップ間に電圧が印
加されてからTopn後であり、検出されるオープン電
圧は放電遅延時間中のギャップ電圧となる。
【0028】A/D変換指令制御回路36は、トラック
ホールド回路31が保持したデータが安定した後にA/
D変換器39によるアナログデジタル変換を開始するた
めに変換信号を遅延させる回路であり、オンタイム/オ
フタイム制御回路2からのオンタイム信号のオフ状態と
タイマー34からのオンタイム電圧検出タイミング信号
のアンドを論理積回路37で求め(図2(k))、保持
信号が安定する所定の遅延時間の後の変換指令を遅延・
パルス生成回路38を通して出力する(図2(l))。
A/D変換器39は、変換指令によってトラックホール
ド回路31からの保持データのアナログ・デジタル変換
を開始し、その出力を読み取り手段4で読み取って表示
手段5に表示する(図2(n))。
ホールド回路31が保持したデータが安定した後にA/
D変換器39によるアナログデジタル変換を開始するた
めに変換信号を遅延させる回路であり、オンタイム/オ
フタイム制御回路2からのオンタイム信号のオフ状態と
タイマー34からのオンタイム電圧検出タイミング信号
のアンドを論理積回路37で求め(図2(k))、保持
信号が安定する所定の遅延時間の後の変換指令を遅延・
パルス生成回路38を通して出力する(図2(l))。
A/D変換器39は、変換指令によってトラックホール
ド回路31からの保持データのアナログ・デジタル変換
を開始し、その出力を読み取り手段4で読み取って表示
手段5に表示する(図2(n))。
【0029】なお、トラックホールド回路31を例えば
タイマー34からのリセット信号によりリセットし(図
2(h))、A/D変換器39の出力を例えば遅延・パ
ルス生成回路38からのクリア信号によりクリアするよ
うに構成することができる。
タイマー34からのリセット信号によりリセットし(図
2(h))、A/D変換器39の出力を例えば遅延・パ
ルス生成回路38からのクリア信号によりクリアするよ
うに構成することができる。
【0030】これによって、放電遅延時間中のギャップ
間の電圧をオープン電圧として検出することができる。
間の電圧をオープン電圧として検出することができる。
【0031】(B)の放電遅延時間中にリークが発生す
る場合:次に、オープン電圧検出タイミングTopnよ
り後に放電が開始する場合であって、放電遅延時間中に
リークが発生する場合について説明する。
る場合:次に、オープン電圧検出タイミングTopnよ
り後に放電が開始する場合であって、放電遅延時間中に
リークが発生する場合について説明する。
【0032】この場合は前記(A)において放電遅延時
間中にリーク電流が流れる場合であり、リーク発生によ
る動作以外はほぼ前記(A)と同様である。そこで、こ
こでは主にリーク発生による動作について説明する。
間中にリーク電流が流れる場合であり、リーク発生によ
る動作以外はほぼ前記(A)と同様である。そこで、こ
こでは主にリーク発生による動作について説明する。
【0033】ギャップ間に電圧を印加した後、放電が発
生する前にギャップ間にリークが発生するとリーク電流
が流れ(図2(b))、これによって、ギャップ電圧は
低下する(図2(a))。
生する前にギャップ間にリークが発生するとリーク電流
が流れ(図2(b))、これによって、ギャップ電圧は
低下する(図2(a))。
【0034】トラックホールド回路31は、リーク発生
によって低下したギャップ電圧を追従する(図2
(i))。トラックホールド回路31は、フリップフロ
ップ32の立ち下がりのタイミングで追従中のギャップ
電圧を保持する(図2(i))。この保持したデータは
リーク中のギャップ電圧となり、A/D変換器39から
出力されるオープン電圧データはリーク中におけるデー
タとなる(図2(n))。
によって低下したギャップ電圧を追従する(図2
(i))。トラックホールド回路31は、フリップフロ
ップ32の立ち下がりのタイミングで追従中のギャップ
電圧を保持する(図2(i))。この保持したデータは
リーク中のギャップ電圧となり、A/D変換器39から
出力されるオープン電圧データはリーク中におけるデー
タとなる(図2(n))。
【0035】(C)のオープン電圧検出タイミングTo
pnより前に放電が開始する場合:次に、オープン電圧
検出タイミングTopnより前に放電が開始する場合に
ついて説明する。この場合には、レジスタ35に設定さ
れるオープン電圧検出タイミングTopnより前の時点
でギャップ間に放電が開始し、放電検出回路1はこの放
電を検出して放電検出信号を出力する(図2(c))。
オンタイム/オフタイム制御回路2は放電検出信号に基
づいてオンタイム信号を出力し(図2(c))、トラッ
クホールド回路31はこのオンタイム信号により追従中
のギャップ電圧を保持を行う(図2(i))。
pnより前に放電が開始する場合:次に、オープン電圧
検出タイミングTopnより前に放電が開始する場合に
ついて説明する。この場合には、レジスタ35に設定さ
れるオープン電圧検出タイミングTopnより前の時点
でギャップ間に放電が開始し、放電検出回路1はこの放
電を検出して放電検出信号を出力する(図2(c))。
オンタイム/オフタイム制御回路2は放電検出信号に基
づいてオンタイム信号を出力し(図2(c))、トラッ
クホールド回路31はこのオンタイム信号により追従中
のギャップ電圧を保持を行う(図2(i))。
【0036】一方、論理積回路37はオープン電圧検出
タイミング信号が出力される時点ではオンタイム信号は
オン状態であるため、論理積回路37の信号はオフ状態
となり(図2(k))、そのため、A/D変換器39は
オープン電圧データを出力しない(図2(n))。
タイミング信号が出力される時点ではオンタイム信号は
オン状態であるため、論理積回路37の信号はオフ状態
となり(図2(k))、そのため、A/D変換器39は
オープン電圧データを出力しない(図2(n))。
【0037】したがって、前記(A),(B),および
(C)で示したように、オープン電圧検出タイミング内
で放電が開始しない場合には、このオープン電圧検出タ
イミング時において放電遅延時間中のギャップ電圧を検
出する。また、オープン電圧検出タイミング内で放電が
開始する場合には、オープン電圧検出をキャンセルして
ギャップ電圧の検出を行わない。
(C)で示したように、オープン電圧検出タイミング内
で放電が開始しない場合には、このオープン電圧検出タ
イミング時において放電遅延時間中のギャップ電圧を検
出する。また、オープン電圧検出タイミング内で放電が
開始する場合には、オープン電圧検出をキャンセルして
ギャップ電圧の検出を行わない。
【0038】これによって、加工モニタ付放電加工装置
は、ギャップに電圧を印加してから放電が発生するまで
の放電遅延時間中のギャップ電圧であるオープン電圧を
検出することによって、放電遅延時間内においてギャッ
プ間に流れるリーク電流の有無を判定し、これによっ
て、リーク発生による加工能率の低下の判定を行う。
は、ギャップに電圧を印加してから放電が発生するまで
の放電遅延時間中のギャップ電圧であるオープン電圧を
検出することによって、放電遅延時間内においてギャッ
プ間に流れるリーク電流の有無を判定し、これによっ
て、リーク発生による加工能率の低下の判定を行う。
【0039】次に、放電検出回路1の構成および動作を
図3,図4を用いて説明する。
図3,図4を用いて説明する。
【0040】図3の放電検出回路を説明するための機能
ブロック図において、符号12は入力したギャップ電圧
のピーク検出手段であり、ギャップ電圧のピーク値を出
力するが、ギャップ電圧が低下した場合にも一定の時定
数を有して追従する。符号13はギャップ電圧とピーク
検出手段12の出力との差を求める差検出手段である。
ブロック図において、符号12は入力したギャップ電圧
のピーク検出手段であり、ギャップ電圧のピーク値を出
力するが、ギャップ電圧が低下した場合にも一定の時定
数を有して追従する。符号13はギャップ電圧とピーク
検出手段12の出力との差を求める差検出手段である。
【0041】図4(A)は放電時における放電検出回路
の状態を説明する図であり、図4(B)はリーク時にお
ける放電検出回路の状態を説明する図である。図4にお
いて、ギャップのピーク検出手段12は、放電発生後、
急激に低下したギャップ電圧を所定の時定数を有して追
従するため、図4(b)に示すピーク検出値は図4
(a)のギャップ電圧より放電発生による電圧低下の傾
きがなだらかになる。差検出手段13は、ピーク検出値
からギャップ電圧を差し引き、図4(c)に示すような
差信号を出力する。さらに、比較手段14は、この差信
号を所定のしきい値(図4(c)中の破線)で比較し
て、図4(d)に示す比較器出力を出力する。また、こ
の比較器出力は、放電検出信号としてオンタイム/オフ
タイム制御回路に送られる。
の状態を説明する図であり、図4(B)はリーク時にお
ける放電検出回路の状態を説明する図である。図4にお
いて、ギャップのピーク検出手段12は、放電発生後、
急激に低下したギャップ電圧を所定の時定数を有して追
従するため、図4(b)に示すピーク検出値は図4
(a)のギャップ電圧より放電発生による電圧低下の傾
きがなだらかになる。差検出手段13は、ピーク検出値
からギャップ電圧を差し引き、図4(c)に示すような
差信号を出力する。さらに、比較手段14は、この差信
号を所定のしきい値(図4(c)中の破線)で比較し
て、図4(d)に示す比較器出力を出力する。また、こ
の比較器出力は、放電検出信号としてオンタイム/オフ
タイム制御回路に送られる。
【0042】そして、オンタイム/オフタイム制御回路
で放電休止期間を示すオフタイム信号(図4(e))が
生成され、ピーク検出手段12のリセット信号として使
用する。
で放電休止期間を示すオフタイム信号(図4(e))が
生成され、ピーク検出手段12のリセット信号として使
用する。
【0043】放電時とリーク時では、そのギャップ電圧
の変化率が異なり、一般に放電時の方がリーク時よりギ
ャップ電圧の変化率は大きい。そのため、ピーク検出手
段12のギャップ電圧低下方向への追従の変化率を、リ
ーク時よりも大きくし放電時よりも小さくしておけば、
リーク時には差検出手段13の出力はゼロとなり、放電
時と区別することができる。
の変化率が異なり、一般に放電時の方がリーク時よりギ
ャップ電圧の変化率は大きい。そのため、ピーク検出手
段12のギャップ電圧低下方向への追従の変化率を、リ
ーク時よりも大きくし放電時よりも小さくしておけば、
リーク時には差検出手段13の出力はゼロとなり、放電
時と区別することができる。
【0044】次に、本出願の第二の発明について説明す
る。第二の発明は、放電電流の平均デューティーと平均
放電頻度を求め、設定放電時間を長く設定する長オンタ
イム設定の荒中加工時においては平均デューティーによ
って加工能率の判定を行い、設定放電時間を短く設定す
る短オンタイム設定の仕上げ加工時においては平均放電
頻度によって加工能率の判定を行い、これによって、加
工能率の判定を的確に行う。
る。第二の発明は、放電電流の平均デューティーと平均
放電頻度を求め、設定放電時間を長く設定する長オンタ
イム設定の荒中加工時においては平均デューティーによ
って加工能率の判定を行い、設定放電時間を短く設定す
る短オンタイム設定の仕上げ加工時においては平均放電
頻度によって加工能率の判定を行い、これによって、加
工能率の判定を的確に行う。
【0045】図5は本出願の第二の発明の構成を説明す
るための機能ブロック図である。図5において、符号1
はギャップ電圧を入力して放電開始を検出し放電検出信
号を出力する前記放電検出回路、符号6は放電検出回路
1の出力から平均放電頻度を算出する平均放電頻度算出
手段、符号7は放電検出回路1の出力と設定放電時間か
ら平均デューティーを算出する平均デューティー算出手
段である。また、平均放電頻度算出手段6および平均デ
ューティー算出手段7の各算出データは、読み取り手段
4によって読み取られて表示手段5に表示されるもので
あり、平均放電頻度および平均デューティーを表示する
加工能率モニタを構成している。
るための機能ブロック図である。図5において、符号1
はギャップ電圧を入力して放電開始を検出し放電検出信
号を出力する前記放電検出回路、符号6は放電検出回路
1の出力から平均放電頻度を算出する平均放電頻度算出
手段、符号7は放電検出回路1の出力と設定放電時間か
ら平均デューティーを算出する平均デューティー算出手
段である。また、平均放電頻度算出手段6および平均デ
ューティー算出手段7の各算出データは、読み取り手段
4によって読み取られて表示手段5に表示されるもので
あり、平均放電頻度および平均デューティーを表示する
加工能率モニタを構成している。
【0046】次に、平均放電頻度算出手段と平均デュー
ティー算出手段の一実施構成例について図6の構成ブロ
ック図を用いて説明する。
ティー算出手段の一実施構成例について図6の構成ブロ
ック図を用いて説明する。
【0047】図6において、長い破線で囲まれる部分は
平均放電頻度算出手段6の構成を示し、短い破線で囲ま
れる部分は平均デューティー算出手段7の構成を示して
いる。
平均放電頻度算出手段6の構成を示し、短い破線で囲ま
れる部分は平均デューティー算出手段7の構成を示して
いる。
【0048】平均放電頻度算出手段6は、放電検出信号
を入力して放電検出パルスを出力する放電検出パルス発
生手段61と、該放電検出パルスを入力し平均化する平
均化回路62を備え、該平均化回路62の出力は増幅器
63で増幅した後にA/D変換器64によってデジタル
化した後に出力する。平均化回路62はローパスフィル
タ(LPF)により構成することができる。また、放電
検出パルス発生手段61およびA/D変換器64には、
基準電圧発生回路8から基準電圧Vrefが入力されて
いる。
を入力して放電検出パルスを出力する放電検出パルス発
生手段61と、該放電検出パルスを入力し平均化する平
均化回路62を備え、該平均化回路62の出力は増幅器
63で増幅した後にA/D変換器64によってデジタル
化した後に出力する。平均化回路62はローパスフィル
タ(LPF)により構成することができる。また、放電
検出パルス発生手段61およびA/D変換器64には、
基準電圧発生回路8から基準電圧Vrefが入力されて
いる。
【0049】平均放電頻度算出手段6の動作を図7のタ
イムチャートを用いて説明する。放電検出パルス発生手
段61は、放電検出回路1から検出された放電検出信号
(図7(a))に対応して放電検出パルスを出力する
(図7(b))。この放電検出パルスの振幅は基準電圧
発生回路8の基準電圧Vrefとし、パルス幅は所定幅
に設定しておく。
イムチャートを用いて説明する。放電検出パルス発生手
段61は、放電検出回路1から検出された放電検出信号
(図7(a))に対応して放電検出パルスを出力する
(図7(b))。この放電検出パルスの振幅は基準電圧
発生回路8の基準電圧Vrefとし、パルス幅は所定幅
に設定しておく。
【0050】平均化回路62は所定周期中に入力した放
電検出パルスを平均化する(図7(c))。この平均化
回路出力は、所定周期中における放電の頻度を表してお
り、平均放電頻度を表す指標として用いることができ
る。例えば、図7中の一点鎖線で区切られた一定の周期
区間(A),(B),および(C)で比較すると、区間
(A),(B),(C)中の放電検出パルスの出力数は
それぞれ4,2,1であり、これらを平均化した平均化
回路出力の大きさを比較することによって、平均放電頻
度の比較を行うことができる。また、平均化回路出力の
大きさは、基準電圧発生回路8の基準電圧Vrefを基
準とした値となっているため、A/D変換器64におい
て、基準電圧Vrefを基準としアナログデジタル変換
を行うことによって、出力する平均放電頻度の標準化を
行うことができる。
電検出パルスを平均化する(図7(c))。この平均化
回路出力は、所定周期中における放電の頻度を表してお
り、平均放電頻度を表す指標として用いることができ
る。例えば、図7中の一点鎖線で区切られた一定の周期
区間(A),(B),および(C)で比較すると、区間
(A),(B),(C)中の放電検出パルスの出力数は
それぞれ4,2,1であり、これらを平均化した平均化
回路出力の大きさを比較することによって、平均放電頻
度の比較を行うことができる。また、平均化回路出力の
大きさは、基準電圧発生回路8の基準電圧Vrefを基
準とした値となっているため、A/D変換器64におい
て、基準電圧Vrefを基準としアナログデジタル変換
を行うことによって、出力する平均放電頻度の標準化を
行うことができる。
【0051】ここで、A/D変換器64から出力される
平均放電頻度のフルスケールをFとし、放電検出パルス
のパルス幅をPwdとし、増幅器のゲインをGとする
と、 F=1/(Pwd・G) の関係となり、周期T中の放電検出パルスの個数をn
個、パルスの振幅をVrefとすると、平均化回路出力
は(n・Pwd・Vref・G/T)={(n・Vre
f/(T・F)}の式で表すことができる。
平均放電頻度のフルスケールをFとし、放電検出パルス
のパルス幅をPwdとし、増幅器のゲインをGとする
と、 F=1/(Pwd・G) の関係となり、周期T中の放電検出パルスの個数をn
個、パルスの振幅をVrefとすると、平均化回路出力
は(n・Pwd・Vref・G/T)={(n・Vre
f/(T・F)}の式で表すことができる。
【0052】この平均化回路出力を基準電圧Vrefを
用いたA/D変換器74によってアナログデジタル変換
すると、平均放電頻度は基準電圧Vrefの大きさと無
関係になり、標準化されることになる。なお、平均化処
理の周期は任意の所定周期とすることができる。
用いたA/D変換器74によってアナログデジタル変換
すると、平均放電頻度は基準電圧Vrefの大きさと無
関係になり、標準化されることになる。なお、平均化処
理の周期は任意の所定周期とすることができる。
【0053】また、平均デューティー算出手段7は、放
電検出信号と設定放電時間を入力してオンタイム信号を
出力するオンタイムパルス発生手段71と、該オンタイ
ム信号を入力し平均化する平均化回路72を備え、該平
均化回路72の出力はA/D変換器73によってデジタ
ル化した後に出力することができる。このオンタイム信
号の振幅は基準電圧発生回路8の基準電圧Vrefと
し、パルス幅は設定放電時間に設定する。
電検出信号と設定放電時間を入力してオンタイム信号を
出力するオンタイムパルス発生手段71と、該オンタイ
ム信号を入力し平均化する平均化回路72を備え、該平
均化回路72の出力はA/D変換器73によってデジタ
ル化した後に出力することができる。このオンタイム信
号の振幅は基準電圧発生回路8の基準電圧Vrefと
し、パルス幅は設定放電時間に設定する。
【0054】平均デューティー算出手段7の動作を図8
のタイムチャートを用いて説明する。オンタイムパルス
発生手段71は、放電検出回路1から検出された放電検
出信号(図8(b))に対応してオンタイム信号を出力
する(図8(c))。このオンタイム信号の振幅は基準
電圧Vrefであり、パルス幅は設定放電時間(オンタ
イム)である。このパルス幅は常に一定の幅であるのに
対して、一放電周期の周期は各放電に応じて異なる。図
8では、この放電周期をT1,T2,T3,およびT4
で示している。
のタイムチャートを用いて説明する。オンタイムパルス
発生手段71は、放電検出回路1から検出された放電検
出信号(図8(b))に対応してオンタイム信号を出力
する(図8(c))。このオンタイム信号の振幅は基準
電圧Vrefであり、パルス幅は設定放電時間(オンタ
イム)である。このパルス幅は常に一定の幅であるのに
対して、一放電周期の周期は各放電に応じて異なる。図
8では、この放電周期をT1,T2,T3,およびT4
で示している。
【0055】平均化回路72は各周期あるいは所定周期
中に入力したオンタイム信号を平均化する(図8
(d))。なお、図8では各周期毎にオンタイム信号を
平均化している。この平均化回路出力は、所定周期中に
おける放電の平均デューティーを表しており、この平均
デューティーを表す指標として用いることができる。
中に入力したオンタイム信号を平均化する(図8
(d))。なお、図8では各周期毎にオンタイム信号を
平均化している。この平均化回路出力は、所定周期中に
おける放電の平均デューティーを表しており、この平均
デューティーを表す指標として用いることができる。
【0056】この平均デューティーは、以下の式によっ
て表すことができる。
て表すことができる。
【0057】平均デューティー=放電時間/(放電時間
+電圧印加休止時間+放電遅延時間) この平均デューティーを、例えば図8中の一点鎖線で区
切られた一定の周期区間T1,T2,T3,およびT4
で比較すると、順に周期間隔が長くなり、これら周期中
の放電時間(オンタイム)の比率を比較することによっ
て、平均デューティーの比較を行うことができる。ま
た、平均化回路出力の大きさは、基準電圧発生回路8の
基準電圧Vrefを基準とした値となっているため、A
/D変換器73において、基準電圧Vrefを基準とし
アナログデジタル変換を行うことによって、平均放電頻
度の標準化を行うことができる。
+電圧印加休止時間+放電遅延時間) この平均デューティーを、例えば図8中の一点鎖線で区
切られた一定の周期区間T1,T2,T3,およびT4
で比較すると、順に周期間隔が長くなり、これら周期中
の放電時間(オンタイム)の比率を比較することによっ
て、平均デューティーの比較を行うことができる。ま
た、平均化回路出力の大きさは、基準電圧発生回路8の
基準電圧Vrefを基準とした値となっているため、A
/D変換器73において、基準電圧Vrefを基準とし
アナログデジタル変換を行うことによって、平均放電頻
度の標準化を行うことができる。
【0058】次に、平均放電頻度算出手段と平均デュー
ティー算出手段の他の実施構成例について図9の構成ブ
ロック図を用いて説明する。
ティー算出手段の他の実施構成例について図9の構成ブ
ロック図を用いて説明する。
【0059】図9において、長い破線で囲まれる部分は
平均放電頻度算出手段6の構成を示し、短い破線で囲ま
れる部分は平均デューティー算出手段7の構成を示して
いる。
平均放電頻度算出手段6の構成を示し、短い破線で囲ま
れる部分は平均デューティー算出手段7の構成を示して
いる。
【0060】平均放電頻度算出手段6は、放電検出信号
の入力数を計数するカウンタ65と、該カウンタ65の
計数値を一時保持するレジスタ66と、カウンタ65の
計数を制御して所定時間内の計数を行わせるためのタイ
マー67および遅延回路68をを備え、レジスタ66の
レジスタ値を平均放電頻度として出力する。
の入力数を計数するカウンタ65と、該カウンタ65の
計数値を一時保持するレジスタ66と、カウンタ65の
計数を制御して所定時間内の計数を行わせるためのタイ
マー67および遅延回路68をを備え、レジスタ66の
レジスタ値を平均放電頻度として出力する。
【0061】平均放電頻度算出手段6の動作を図10の
タイムチャートを用いて説明する。
タイムチャートを用いて説明する。
【0062】カウンタ65は、放電検出回路1から検出
された放電検出信号(図10(a))を順に計数する
(図10(b))。このカウンタ65は所定周期間に検
出される放電検出信号を計数するものであり、図10に
おいては、同一周期間隔の周期(A),(B),(C)
における放電検出信号を計数する。レジスタ66はタイ
マー67の出力をトリガーとしてカウンタ65の計数値
をロードし、タイマー67の出力を遅延回路68で所定
時間だけ遅延した信号によってリセットを行う。この遅
延回路68によるリセットの遅れは、レジスタ66への
計数値のロードを確実なものとするためである。
された放電検出信号(図10(a))を順に計数する
(図10(b))。このカウンタ65は所定周期間に検
出される放電検出信号を計数するものであり、図10に
おいては、同一周期間隔の周期(A),(B),(C)
における放電検出信号を計数する。レジスタ66はタイ
マー67の出力をトリガーとしてカウンタ65の計数値
をロードし、タイマー67の出力を遅延回路68で所定
時間だけ遅延した信号によってリセットを行う。この遅
延回路68によるリセットの遅れは、レジスタ66への
計数値のロードを確実なものとするためである。
【0063】図10(A)の周期では、レジスタ値は前
周期における計数値を保持しているため「0」を示して
いる。この図10(A)の周期における平均放電頻度
は、次の図10(B)の周期中のレジスタ値として検出
される。同様にして、図10(B)の周期における平均
放電頻度は、次の図10(C)の周期中のレジスタ値と
して検出される。
周期における計数値を保持しているため「0」を示して
いる。この図10(A)の周期における平均放電頻度
は、次の図10(B)の周期中のレジスタ値として検出
される。同様にして、図10(B)の周期における平均
放電頻度は、次の図10(C)の周期中のレジスタ値と
して検出される。
【0064】また、平均デューティー算出手段7は、図
9において、前記した平均放電頻度算出手段6と、レジ
スタ66からの平均放電頻度と設定放電時間とを入力し
て平均デューティーを出力する平均デューティー演算手
段74とを備え、平均デューティー演算手段74の出力
を平均デューティーとして出力する。平均デューティー
演算手段74は、平均放電頻度と設定放電時間の積をタ
イマー周期で除する演算を行い、この演算値を平均デュ
ーティーとする。
9において、前記した平均放電頻度算出手段6と、レジ
スタ66からの平均放電頻度と設定放電時間とを入力し
て平均デューティーを出力する平均デューティー演算手
段74とを備え、平均デューティー演算手段74の出力
を平均デューティーとして出力する。平均デューティー
演算手段74は、平均放電頻度と設定放電時間の積をタ
イマー周期で除する演算を行い、この演算値を平均デュ
ーティーとする。
【0065】平均デューティー算出手段7の動作を図1
1のタイムチャートを用いて説明する。前記平均放電頻
度算出手段6から出力される平均放電頻度は図11
(a)に示すレジスタ値として表され、この値に設定放
電時間を乗じると図11(b)に示す値となる。さらに
この積をタイマー周期で除することによって平均を求め
ると、図11(c)に示す平均デューティーが求められ
る。
1のタイムチャートを用いて説明する。前記平均放電頻
度算出手段6から出力される平均放電頻度は図11
(a)に示すレジスタ値として表され、この値に設定放
電時間を乗じると図11(b)に示す値となる。さらに
この積をタイマー周期で除することによって平均を求め
ると、図11(c)に示す平均デューティーが求められ
る。
【0066】図11(A)の周期では、レジスタ値は前
周期における計数値を保持しているため、この図10
(A)の周期における平均デューティーは、次の図10
(B)の周期において出力される。同様にして、図10
(B)の周期における平均デューティーは、次の図10
(C)の周期において出力される。
周期における計数値を保持しているため、この図10
(A)の周期における平均デューティーは、次の図10
(B)の周期において出力される。同様にして、図10
(B)の周期における平均デューティーは、次の図10
(C)の周期において出力される。
【0067】
【発明の効果】以上説明したように、本発明によれば、
放電加工装置において、加工能率の判定を的確に行うこ
とができる加工モニタ付放電加工装置を提供することが
できる。
放電加工装置において、加工能率の判定を的確に行うこ
とができる加工モニタ付放電加工装置を提供することが
できる。
【図1】本出願の第一の発明の構成を説明するための機
能ブロック図である。
能ブロック図である。
【図2】本出願の第一の発明の動作を説明するためのタ
イムチャートである。
イムチャートである。
【図3】本発明の放電検出回路を説明するための機能ブ
ロック図である。
ロック図である。
【図4】本発明の放電検出回路の動作を説明するための
タイムチャートである。
タイムチャートである。
【図5】本出願の第二の発明の構成を説明するための機
能ブロック図である。
能ブロック図である。
【図6】本発明の平均放電頻度算出手段と平均デューテ
ィー算出手段の一実施構成例を説明すための構成ブロッ
ク図である。
ィー算出手段の一実施構成例を説明すための構成ブロッ
ク図である。
【図7】本発明の平均放電頻度算出手段の動作を説明す
るためのタイムチャートである。
るためのタイムチャートである。
【図8】本発明の平均デューティー算出手段の動作を説
明するためのタイムチャートである。
明するためのタイムチャートである。
【図9】本発明の平均放電頻度算出手段と平均デューテ
ィー算出手段の他の一実施構成例を説明すための構成ブ
ロック図である。
ィー算出手段の他の一実施構成例を説明すための構成ブ
ロック図である。
【図10】本発明の平均放電頻度算出手段の動作を説明
するためのタイムチャートである。
するためのタイムチャートである。
【図11】本発明の平均デューティー算出手段の動作を
説明するためのタイムチャートである。
説明するためのタイムチャートである。
【図12】本発明の平均放電頻度および平均デューティ
ーを説明するための図である。
ーを説明するための図である。
【図13】従来の放電加工装置による平均放電電流を説
明する図である。
明する図である。
1 放電検出回路 2 オンタイム/オフタイム制御回路 3 オープン電圧検出手段 4 読み取り手段 5 表示手段 6 平均放電頻度算出手段 7 平均デューティー算出手段 8 基準電圧発生回路 12 ピーク検出手段 13 差検出手段 14 比較手段 31 トラックホールド回路 32 フリップフロップ 33 論理和回路 34,67 タイマー 35,66 レジスタ 36 A/D変換指令制御回路 37 論理積回路 38 遅延・パルス生成回路 39 A/D変換器 61 放電検出パルス発生手段 62,72 平均化回路 63 増幅器 64,73 A/D変換器 65 カウンタ 68 遅延回路 71 オンタイムパルス発生手段 74 平均デューティー演算手段
Claims (8)
- 【請求項1】 放電加工装置において、ギャップ電圧の
変化から放電開始を検出する放電検出回路と、放電時間
と電圧印加休止時間を制御するオンタイム/オフタイム
制御回路と、ギャップ電圧を印加してから放電発生まで
の放電遅延時間中のギャップ電圧をオープン電圧として
検出するオープン電圧検出手段と、前記オープン電圧を
表示する表示手段を備えたこと特徴とする加工モニタ付
放電加工装置。 - 【請求項2】 前記オープン電圧検出手段は、前記電圧
印加休止時間後にギャップ電圧の追従を開始し、放電検
出回路の出力時あるいはオープン電圧検出タイミング時
に前記追従したギャップ電圧を保持するトラックホール
ド回路を備え、放電遅延時間中に保持したギャップ電圧
をオープン電圧として検出することを特徴とする請求項
1記載の加工モニタ付放電加工装置。 - 【請求項3】 放電加工装置において、ギャップ電圧の
変化から放電開始を検出する放電検出回路と、前記放電
検出回路の出力から平均放電頻度を算出する平均放電頻
度算出手段と、前記放電検出回路の出力と設定放電時間
から放電電流の平均デューティーを算出する平均デュー
ティー算出手段と、前記平均放電頻度および平均デュー
ティーを表示する表示手段を備えたこと特徴とする加工
モニタ付放電加工装置。 - 【請求項4】 前記平均放電頻度算出手段は、前記放電
検出回路の出力から一定振幅で一定パルス幅の放電検出
パルスを生成する放電検出パルス発生手段と、前記放電
検出パルスを平均化する平均化回路を備えたことを特徴
とする請求項3記載の加工モニタ付放電加工装置。 - 【請求項5】 前記平均放電頻度算出手段は、一定時間
を計時するタイマーと、前記一定時間内に放電検出回路
の出力パルスを計数するカウンタを備えることを特徴と
する請求項3記載の加工モニタ付放電加工装置。 - 【請求項6】 前記平均デューティー算出手段は、一定
振幅で前記設定放電時間のパルス幅のオンタイム信号を
生成するオンタイムパルス発生手段と、前記オンタイム
信号を平均化する平均化回路を備えたことを特徴とする
請求項3記載の加工モニタ付放電加工装置。 - 【請求項7】 前記平均デューティー算出手段は、一定
時間を計時するタイマーと、前記一定時間内に放電検出
回路の出力パルスを計数するカウンタと、前記カウンタ
の出力値と設定放電時間との積を前記一定時間で除する
演算を行う演算手段を備えたことを特徴とする請求項3
記載の加工モニタ付放電加工装置。 - 【請求項8】 前記放電検出回路は、ギャップ電圧低下
方向に所定の時定数で追従するギャップ電圧のピーク検
出手段と、ギャップ電圧と前記ピーク検出手段の出力と
の差を求める差検出手段と、前記差検出手段を所定値と
比較する比較手段を備えたことを特徴とする請求項1,
2,3,4,5,6,および7記載の加工モニタ付放電
加工装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25811795A JPH0976122A (ja) | 1995-09-11 | 1995-09-11 | 加工モニタ付放電加工装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25811795A JPH0976122A (ja) | 1995-09-11 | 1995-09-11 | 加工モニタ付放電加工装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0976122A true JPH0976122A (ja) | 1997-03-25 |
Family
ID=17315745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25811795A Withdrawn JPH0976122A (ja) | 1995-09-11 | 1995-09-11 | 加工モニタ付放電加工装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0976122A (ja) |
-
1995
- 1995-09-11 JP JP25811795A patent/JPH0976122A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4833197B2 (ja) | 放電加工機の電源制御装置 | |
WO1993001017A1 (en) | Wirecut electric discharge machining system | |
KR0156664B1 (ko) | 방전가공기의 방전상태검출장치 | |
JP2565906B2 (ja) | 放電加工装置 | |
US4728764A (en) | Apparatus for detecting discharge gap in electric discharge machining | |
JPH10117484A (ja) | 常時商用給電型交流無停電電源回路 | |
JPH0976122A (ja) | 加工モニタ付放電加工装置 | |
JP2001183465A (ja) | 中性子測定方法および装置 | |
JPH09264913A (ja) | 直流安定化電源の連続診断装置 | |
JP3437960B2 (ja) | A/d変換装置 | |
JPH08233842A (ja) | 速度検出装置およびその異常検出方法 | |
JPS5817405B2 (ja) | 信号測定装置 | |
JPS62267081A (ja) | 溶接用電源 | |
JP3239338B2 (ja) | リップルノイズ電圧測定装置 | |
JPH0376405B2 (ja) | ||
JP3147558B2 (ja) | 空間フィルタ方式速度測定装置 | |
JP2005345335A (ja) | 電圧測定装置 | |
JPH0755519A (ja) | 電磁流量計 | |
JPH02276955A (ja) | プロセス分析計 | |
JPS62267082A (ja) | 溶接用電源 | |
JP2009038433A (ja) | Ad変換回路 | |
JPH0424566A (ja) | 電圧検出装置 | |
JP2000121401A (ja) | 渦流量計 | |
JPH0789070B2 (ja) | 電磁流量計 | |
JPS63185520A (ja) | 放電加工制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |