JPH097367A

JPH097367A - Ｄｒａｍリフレッシュ装置及びｄｒａｍのリフレッシュ方法

Info

Publication number: JPH097367A
Application number: JP7181102A
Authority: JP
Inventors: Susumu Nakano; 進中野
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1995-06-23
Filing date: 1995-06-23
Publication date: 1997-01-10

Abstract

(57)【要約】【目的】ＤＲＡＭにおいて、電力消費量を低減すると
共にオートリフレッシュモードからセルフリフレッシュ
モードへのモード遷移にかかる時間の短縮を図る。【構成】信号線１０からオートリフレッシュモードと
セルフリフレッシュモードとのモード切換信号が入力さ
れる。上記信号がオートの場合には、アクセス調停タイ
ミング生成回路３がＲＡＳとＣＡＳを出力してＤＲＡＭ
にリフレッシュを指示する。この際に集中リフレッシュ
カウンタ６においてリフレッシュ回数がカウントされ
る。上記信号がセルフとなった際に、集中リフレッシュ
カウンタ６のカウント値Ａが集中リフレッシュ回数レジ
スタ７の格納値Ｂと比較される。カウント値Ａが格納値
Ｂより小さい場合に、集中リフレッシュタイミング回路
５から短い間隔でリフレッシュを行うようにＲＡＳとＣ
ＡＳを出力する。カウント値Ａが格納値Ｂ以上となった
場合にＤＲＡＭをセルフリフレッシュモードとする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＤＲＡＭ（dynamic ra
ndom access memory）のリフレッシュを行うためのＤＲ
ＡＭリフレッシュ装置及びＤＲＡＭのリフレッシュ方法
に関する。

【０００２】

【従来の技術】ＤＲＡＭは、メモリセル内にコンデンサ
を有し、ここに充電された電荷の状態でデータを記憶す
る。このコンデンサに充電された電荷は、リーク電流に
よって次第に放電し、ついにはデータが消えてしまうた
め、ある一定時間ごとに再書き込み（リフレッシュ）を
行う必要がある。また、リフレッシュに際しては、プロ
グラムによりソフト的にＣＰＵからＤＲＡＭを制御して
リフレッシュを行うことも可能であるが、ＣＰＵにおい
て異常が発生した場合にもメモリの内容を保持するに
は、リフレッシュをハード的に制御するリフレッシュ回
路を設ける必要がある。

【０００３】なお、ＤＲＡＭにおいて、メモリセルのア
ドレスは、行（row）×列（column）で示されるように
なっているとともに、アドレスバスを介してアドレスを
指定する際には、アドレスの信号を一度に送らずに行の
アドレスと列のアドレスとに分けておくるようになって
おり、この際にアドレスバスを介して行のアドレスのビ
ットをＤＲＡＭに渡すときの制御信号がＲＡＳ（row ad
dress select）であり、列のアドレスのビッドをＤＲＡ
Ｍに渡すときの制御信号がＣＡＳ（column address sel
ect）である。そして、通常は行のアドレスの出力に対
応してＲＡＳを出力した状態で、列のアドレスの出力に
対応してＣＡＳを出力する。

【０００４】また、リフレッシュに際しては、例えば、
ＤＲＡＭに対してＣＡＳを出力した状態でＲＡＳを出力
することにより、指定された行のメモリセルのリフレッ
シュを行うようになっており、上述のようなタイミング
でＣＡＳとＲＡＳが入力されるたびに、順次、行を移動
してメモリセルを順番にリフレッシュするようになって
いる。

【０００５】また、ＤＲＡＭは、リフレッシュする行を
指定するためのリフレッシュ・アドレス・カウンタを有
しており、外部から上述のような制御信号が入力された
場合に、上記リフレッシュ・アドレス・カウンタに指定
されたアドレスのメモリセルのリフレッシュを行うよう
になっている。

【０００６】また、リフレッシュには、ＤＲＡＭがプロ
セッサ（ＣＰＵ）等からアクセスされている場合に、Ｃ
ＰＵ等のアクセスとリフレッシュとのタイミングを調停
してリフレッシュを行うオートリフレッシュモード（オ
ートモード）と、ＣＰＵからのアクセスがなくＤＲＡＭ
が休止状態となった際のセルフリフレッシュモード（セ
ルフモード）とがある。

【０００７】また、オートモードからセルフモードに遷
移する際には、オートモードにおいて、少なくともＤＲ
ＡＭの全てのメモリセルが一回リフレッシュされた段
階、すなわち、１サイクル分のリフレッシュが実行され
た段階で、セルフリフレッシュを行うようになってい
る。

【０００８】従って、リフレッシュ回路において、オー
トモード中に、ＣＰＵからセルフモードへの移行を指示
する制御信号が入力された際に、全てのメモリセルに対
するリフレッシュが途中の場合には、残りのメモリセル
に対するリフレッシュが終了するまで、ＤＲＡＭをセル
フモードにできないようになっている。

【０００９】上述の方法では、オートモードからセルフ
モードに切り換える際に、まだ、オートモードによるリ
フレッシュが開始されたばかりの場合には、モード遷移
に長い時間がかかることになる。

【００１０】そこで、リフレッシュ回路においては、セ
ルフモードへの移行を指示する制御信号が入力された際
に、オートモードによるリフレッシュを中断し、１サイ
クル分のリフレッシュを極めて短いリフレッシュ時間
（リフレッシュから次のリフレッシュまでの間隔）で行
う集中リフレッシュモード（集中モード）に切り換え
て、短時間のうちに１サイクル分のリフレッシュを終了
させ、セルフモードに切り換える方法がある。

【００１１】すなわち、オートモードからセルフモード
へ移行する方法には、セルフモードへの移行を指示する
制御信号が入力された際に、そのままオートモードにお
ける比較的長いリフレッシュ時間によるリフレッシュを
続けて、残りのメモリセルをリフレッシュし、その後に
セルフモードに移行する方法と、セルフモードへの移行
を指示する制御信号が入力された際に、リフレッシュ時
間の比較的長いオートモードからリフレッシュ時間の極
めて短い集中モードに切り換えて、集中モードにおいて
１サイクル分のリフレッシュを行った後にセルフモード
に移行する方法とがあり、後者の方法においては、モー
ド遷移にかかる時間を短縮することができる。

【００１２】

【発明が解決しようとする課題】ところで、前者のリフ
レッシュ方法においては、上述のようにモード遷移に長
い時間を有し、レスポンスが悪いので、例えば、停電等
の電源不良における緊急ＯＦＦ処理などの迅速な処理に
向いていない。

【００１３】また、オートモードにおけるリフレッシュ
は、セルフモードにおけるリフレッシュよりも電力消費
量が多く、後者のリフレッシュ方法においては、上述の
ようにモード遷移にかかる時間を短縮することができる
が、セルフモードへの遷移の際に、オートモードにおけ
るリフレッシュの回数、すなわち、オートモード中の時
間経過に関係なく、集中モードによる１サイクル分のリ
フレッシュを行うので、前者のリフレッシュ方法よりリ
フレッシュ回数が増加することになり、ＤＲＡＭにおけ
る電力消費量が増加することになる。

【００１４】従って、電池で駆動する携帯型等の情報機
器において、後者のリフレッシュ方法を用いた場合に
は、ＤＲＡＭの電力消費量の増加により使用時間が短く
なってしまう。本発明の課題は、オートモードからセル
フモードへの遷移にかかる時間を短縮するとともに電力
消費量を低減できるようにすることである。

【００１５】

【課題を解決するための手段】本発明の請求項１記載の
ＤＲＡＭリフレッシュ装置は、外部からのアクセスがあ
る場合に外部からの信号に基づいてリフレッシュを行う
オートリフレッシュモードと、外部からのアクセスが休
止された場合に内部の制御によりリフレッシュを行うセ
ルフリフレッシュモードとを有するＤＲＡＭに対して、
上記オートリフレッシュモードにおけるリフレッシュの
タイミングを指示するＤＲＡＭリフレッシュ装置であっ
て、外部からの上記ＤＲＡＭへのアクセスと所定のリフ
レッシュ間隔に対応したリフレッシュのタイミングとを
調停するとともに、調停されたリフレッシュのタイミン
グを上記ＤＲＡＭに指示するリフレッシュ制御信号を出
力する第一制御信号出力手段と、上記所定のリフレッシ
ュ間隔よりも短いリフレッシュ間隔により上記ＤＲＡＭ
において集中的にリフレッシュを行うようにリフレッシ
ュのタイミングを指示するリフレッシュ制御信号を出力
する第二制御信号出力手段と、第一及び第二制御信号出
力手段から出力されるリフレッシュ制御信号におけるリ
フレッシュのタイミングに対応してリフレッシュ回数を
カウントするリフレッシュ回数カウンタと、オートリフ
レッシュモードからセルフリフレッシュモードに移行す
る際に、上記第一制御信号出力手段によるリフレッシュ
制御信号の出力を中断させ、かつ、上記リフレッシュ回
数カウンタのカウント値が予め設定された所定カウント
値以下の場合に、上記リフレッシュ回数カウンタのカウ
ント値が所定カウント値に達するまで、上記第二制御信
号出力手段によりリフレッシュ制御信号を出力させる信
号出力制御手段とを具備してなることを特徴とする。

【００１６】本発明の請求項２記載のＤＲＡＭのリフレ
ッシュ方法は、外部からのアクセスがある場合に外部か
らのリフレッシュ制御信号に基づいてリフレッシュを行
うオートリフレッシュモードと、外部からのアクセスが
休止された場合に内部の制御によりリフレッシュを行う
セルフリフレッシュモードとを有するＤＲＡＭに対し
て、オートリフレッシュモードにおける上記リフレッシ
ュ制御信号を出力するためのＤＲＡＭのリフレッシュ方
法であって、上記オートリフレッシュモードにおいて、
外部からのＤＲＡＭへのアクセスと所定のリフレッシュ
間隔とを調停したリフレッシュのタイミングを指示する
リフレッシュ制御信号を出力するとともにリフレッシュ
回数をカウントし、次いで、オートリフレッシュモード
からセルフリフレッシュモードに移行するに際し、上記
所定のリフレッシュ間隔に対応するリフレッシュ制御信
号の出力を中断するとともに、オートリフレッシュモー
ド中のリフレッシュ回数が予め設定された所定回数に達
しているか否かを判定し、リフレッシュ回数が所定回数
に達していない場合に、上記所定のリフレッシュ間隔よ
り短いリフレッシュ間隔により、所定回数に足りない残
りのリフレッシュを集中して行うようにリフレッシュの
タイミングを指示するリフレッシュ制御信号をリフレッ
シュ回数が所定回数に達するまで出力することを特徴と
する。

【００１７】

【作用】上記請求項１記載の構成によれば、オートリフ
レッシュモードの場合には、第一制御信号出力手段によ
り、外部からのアクセスと調停を取りながらリフレッシ
ュ制御信号がほぼ所定のリフレッシュ間隔で出力され
る。

【００１８】そして、オートリフレッシュモードからセ
ルフリフレッシュモードに移行する場合には、信号出力
制御手段により、第一制御信号出力手段からのリフレッ
シュ制御信号が中断されるとともに、上記リフレッシュ
回数カウンタの値が予め設定された所定カウント値、す
なわち、１サイクル分のリフレッシュ回数に至っていな
い場合には、上記リフレッシュ回数カウンタのカウント
値が１サイクル分のリフレッシュ回数に至るまで、第二
制御信号出力手段から極めて短いリフレッシュ間隔に対
応したリフレッシュ制御信号が出力される。

【００１９】従って、オートモードからセルフモードに
移行する際に、既に１サイクル部分のリフレッシュが行
われていれば、そのままセルフモードに移行することに
なる。また、オートモードからセルフモードに移行する
際に、未だ１サイクル分のリフレッシュが終わっていな
ければ、１サイクル分のリフレッシュが行われるまで、
１サイクルの残りの分だけ、集中モードによるリフレッ
シュが行われることになる。

【００２０】従って、上記従来における前者のリフレッ
シュ方法のように、オートモードにおいて、１サイクル
分のリフレッシュが終わる前に、セルフモードに移行す
ることになった場合に、１サイクル分のリフレッシュの
うちの残りのリフレッシュが行われるまで、オートモー
ドにおける比較的長いリフレッシュ時間でのリフレッシ
ュを行ってからセルフモードに移行した場合に比較し
て、短い時間でオートモードからセルフモードに移行す
ることができる。

【００２１】また、上記従来における後者のリフレッシ
ュ方法のように、オートモードからセルフモードに移行
する際に、極めて短いリフレッシュ時間による集中リフ
レッシュを１サイクル分行う場合に比較して、この実施
例においては、１サイクル分の集中リフレッシュよりも
少ない集中リフレッシュでセルフモードに移行するの
で、さらにモード遷移に要する時間を短いものとするこ
とができるとともにモード遷移の際のリフレッシュ回数
を減らして、ＤＲＡＭの電力の消費量を低減することが
できる。

【００２２】また、上記請求項２記載の構成によれば、
上記請求項１記載の構成と同様に、オートモードからセ
ルフモードに移行する際に、既に所定回数、すなわち、
１サイクル分のリフレッシュが行われていれば、そのま
まセルフモードに移行し、未だ１サイクル分のリフレッ
シュが終わっていなければ、１サイクル分のリフレッシ
ュが行われるまで、１サイクル分のリフレッシュのうち
の残りのリフレッシュだけが集中モードにより行われる
ことになる。従って、従来に比較して短時間で、かつ、
電力消費量を低減させてオートモードからセルフモード
に移行することができる。

【００２３】

【実施例】以下に、本発明の一実施例のＤＲＡＭリフレ
ッシュ装置及びＤＲＡＭのリフレッシュ方法を図面を参
照して説明する。図１は、この実施例のＤＲＡＭリフレ
ッシュ装置（リフレッシュ回路）の基本構成を示すブロ
ック図である。

【００２４】図１に示すように、この実施例のＤＲＡＭ
リフレッシュ装置は、オートモードにおけるリフレッシ
ュのタイミングを合わせるためのクロック信号を出力す
るリフレッシュクロックジェネレータ１と、ＣＰＵ（図
示略）等からのＤＲＡＭ２へのアクセスのタイミングと
上記リフレッシュクロックジェネレータ１のクロック信
号に基づくリフレッシュのタイミングとを調停し、調停
されたタイミングに対応してＲＡＳ及びＣＡＳを出力す
るアクセス調停タイミング生成回路３と、集中モードに
おけるリフレッシュのタイミングを合わせるためのクロ
ック信号を出力するリフレッシュクロックジェネレータ
４と、該リフレッシュクロックジェネレータ４のクロッ
ク信号に対応してＤＲＡＭにリフレッシュを指示するた
めのＲＡＳ及びＣＡＳを出力する集中リフレッシュタイ
ミング回路５と、上記リフレッシュクロックジェネレー
タ１及び集中リフレッシュクロックジェネレータ４から
のクロック信号をカウントする集中リフレッシュカウン
タ６と、１サイクル分のリフレッシュ回数が規定数とし
て格納される集中リフレッシュ回数レジスタ７と、上記
集中リフレッシュカウンタ６のカウント値Ａと集中リフ
レッシュ回数レジスタ７の格納値Ｂとを比較し、Ａ≧Ｂ
の場合に信号を出力するコンパレータ８と、コンパレー
タ８からの出力信号を保持するラッチ９とを有する。

【００２５】また、ＤＲＡＭリフレッシュ装置には、信
号線１０からオートモードとセルフモードとの切り換え
を制御するためのモード切換制御信号が入力されるよう
になっているとともに、上記モード切換制御信号におい
ては、オートモードがＯＮ（１）の場合に制御信号が１
（Ｈｉｇｈ）となり、セルフモードがＯＮ（１）の場合
に、制御信号が０（Ｌｏｗ）となるようになっている。

【００２６】また、上記ＤＲＡＭリフレッシュ装置に
は、上記信号線１０からのモード切換制御信号が反転さ
れて入力されるとともに、ラッチ９からの出力信号が反
転されて入力されて、集中リフレッシュイネーブル（集
中モードにおけるリフレッシュを許可する制御信号）信
号を集中リフレッシュクロックジェネレータ４に出力す
るＡＮＤゲート１１と、上記信号線１０からのモード切
換制御信号が反転されて入力されるとともに、ラッチ９
からの出力信号が入力されて、反転されたセルフイネー
ブル（セルフモードを許可する制御信号）信号が出力さ
れるＡＮＤゲート１２と、リフレッシュクロックジェネ
レータ１及び集中リフレッシュクロックジェネレータ４
からの信号が入力されるＯＲゲート１３と、アクセス調
停タイミング生成回路３及び集中リフレッシュタイミン
グ回路５から出力される制御信号としてのＲＡＳが入力
されるＯＲゲート１４と、アクセス調停タイミング生成
回路３及び集中リフレッシュタイミング回路５から出力
される制御信号としてのＣＡＳが入力されるＯＲゲート
１４と、上記ＯＲゲート１４から出力される制御信号と
してのＲＡＳが入力されるとともに、ＡＮＤゲート１２
からの反転されたセルフイネーブル信号が入力されるＡ
ＮＤゲート１６と、上記ＯＲゲート１５から出力される
制御信号としてのＣＡＳが入力されるとともに、ＡＮＤ
ゲート１２からの反転されたセルフイネーブル信号が入
力されるＡＮＤゲート１７とを有する。

【００２７】次に、信号線１０から入力されるモード切
換制御信号に基づいて、ＤＲＡＭリフレッシュ装置の各
部を詳細に説明する。上記リフレッシュクロックジェネ
レータ１は、周知のものであり、オートモードにおける
リフレッシュサイクルに対応するクロック信号を出力す
るようになっている。

【００２８】また、上記リフレッシュクロックジェネレ
ータ１は、信号線１０に接続され、信号線１０からのモ
ード切換制御信号がオートモードを示す１の場合に、ク
ロック信号の出力がＯＮとなり、モード切換制御信号が
セルフモードを示す０の場合に、クロック信号の出力が
ＯＦＦとなるようになっている。

【００２９】なお、リフレッシュクロックジェネレータ
１から出力されるクロック信号は、後述するようにＣＰ
ＵからＤＲＡＭ２へのアクセスがある場合のリフレッシ
ュのタイミングを合わせるためのクロック信号を出力す
るものであり、ＣＰＵからＤＲＡＭ２へのアクセスを邪
魔しないようにリフレッシュから次のリフレッシュまで
のリフレッシュ時間が比較的長く設定されたクロック信
号を出力するようになっている。

【００３０】上記アクセス調停タイミング生成回路１
は、上記リフレッシュクロックジェネレータ１からオー
トモードにおけるリフレッシュサイクルに対応するクロ
ック信号が入力されるとともに、ＣＰＵ（図示略）から
信号線１８を介してＤＲＡＭへのアクセスを示す制御信
号が入力されるようになっており、リフレッシュのタイ
ミングとＣＰＵからのアクセスのタイミングを調停し
て、ＤＲＡＭ２に周知のＲＡＳ及びＣＡＳの制御信号を
出力するようになっている。

【００３１】すなわち、上記アクセス調停タイミング生
成回路１は、ＣＰＵからのアクセスとリフレッシュ装置
からのリフレッシュとがぶつからないように調停して、
ＣＰＵからのアクセスの場合には、ＲＡＳを先に出力す
るとともに、ＲＡＳの一部と重なるようにＣＡＳを出力
して、アドレスバスからＤＲＡＭへの行のアドレスと列
のアドレスとの入力を制御するとともに、リフレッシュ
に際してはＣＡＳを先に出力するとともに、ＣＡＳの一
部と重なるようにＲＡＳを出力して、ＤＲＡＭ２にリフ
レッシュを指示するようになっている。

【００３２】そして、上記ＲＡＳ及びＣＡＳを所定のタ
イミングで出力することが、ＤＲＡＭ２にリフレッシュ
を指示するための制御信号となっている。上記集中リフ
レッシュクロックジェネレータ４は、周知のものであ
り、集中モードにおけるリフレッシュサイクルに対応す
るクロック信号を出力するようになっている。

【００３３】また、上記集中リフレッシュクロックジェ
ネレータ４は、ＡＮＤゲート１１を介して信号線１０及
びラッチ９に接続されており、信号線１０からのモード
切換制御信号がセルフモード（０）を示すもので、か
つ、ラッチ９からの信号が０の場合に、ＡＮＤゲート１
１から集中リフレッシュイネーブル信号（１）が出力さ
れ、集中リフレッシュクロックジェネレータ４からのク
ロック信号の出力がＯＮとなるようになっている。

【００３４】なお、集中リフレッシュクロックジェネレ
ータ４においては、信号線１０からのモード切換制御信
号がセルフモード（０）に切り換えられた後に、クロッ
ク信号を出力するものであり、ＣＰＵのアクセスとタイ
ミングを調整する必要がなく、極めて短いリフレッシュ
時間に対応するクロック信号を出力するようになってい
る。

【００３５】上記集中リフレッシュタイミング回路５
は、上記集中リフレッシュクロックジェネレータ４から
集中モードにおけるリフレッシュサイクルに対応するク
ロック信号が入力され、該クロック信号に基づいてＤＲ
ＡＭ２にリフレッシュを指示するために、ＣＡＳ及びＲ
ＡＳを出力するようになっている。

【００３６】すなわち、集中リフレッシュタイミング回
路５は、上記アクセス調停タイミング生成回路３よりも
極めて短いリフレッシュ時間でＤＲＡＭ２にリフレッシ
ュを指示する制御信号を出力するようになっている。上
記集中リフレッシュカウンタ６は、ＯＲゲート１３を介
して、リフレッシュクロックジェネレータ１及び集中リ
フレッシュクロックジェネレータ４に接続されており、
これらから出力されるクロック信号をカウントできるよ
うになっている。

【００３７】すなわち、リフレッシュクロックジェネレ
ータ１からのクロック信号に基づいて行われるオートモ
ードのリフレッシュ回数と、集中リフレッシュクロック
ジェネレータ４からのクロック信号に基づいて行われる
集中モードのリフレッシュ回数との両方をカウントでき
るようになっている。

【００３８】上記集中リフレッシュ回数レジスタ７に
は、ＤＲＡＭ２の全てのメモリセルを一回ずつリフレッ
シュするのに必要なリフレッシュ回数が規定数として格
納されている。上記コンパレータ８は、集中リフレッシ
ュカウンタ６から出力されるカウント値Ａ及び集中リフ
レッシュ回数レジスタ７から出力される格納値Ｂを比較
し、Ａ≧Ｂとなった際に、ラッチ９に信号を出力するよ
うになっている。

【００３９】上記ラッチ９は、コンパレータ８から信号
が出力された際にこれを保持し、ＡＮＤゲート１１及び
ＡＮＤゲート１２に出力するようになっているととも
に、信号線１０に接続されて信号線１０からのモード切
換制御信号がオートモードを示す１となった場合にクリ
アされるようになっている。

【００４０】次に、上記構成を有するＤＲＡＭリフレッ
シュ装置における各部の動作に基づいてこの実施例のＤ
ＲＡＭのリフレッシュ方法を図２を参照して説明する。
まず、上記ＤＲＡＭ２を有する情報機器の電源を入れ、
ＣＰＵがＤＲＡＭ２にアクセスする際には、上記信号線
１０からのモード切換制御信号が０から１となる。

【００４１】この際には、信号線１０に接続されたリフ
レッシュクロックジェネレータ１からのクロック信号の
出力がＯＮとなり、アクセス調停タイミング回路３へク
ロック信号が出力される。

【００４２】そして、アクセス調停タイミング回路３に
おいては、信号線１８を介したＣＰＵからのアクセスを
示す制御信号と上記クロック信号とに基づいて、ＣＰＵ
からのアクセスとリフレッシュとを調停してＲＡＳ及び
ＣＡＳをそれぞれＯＲゲート１４及びＯＲゲート１５を
介してＡＮＤゲート１６及びＡＮＤゲート１７に出力す
る。

【００４３】また、ラッチ９は、信号線１０からのオー
トモード（１）を示す信号により、クリアされ、ラッチ
９からのＡＮＤゲート１１及びＡＮＤゲート１２への出
力信号が０となる。

【００４４】また、ＡＮＤゲート１２においては、信号
線１０からの信号が１となり、ラッチ９からの出力が０
となるので、ＡＮＤゲート１６及びＡＮＤゲート１７へ
の出力が１となり、ＡＮＤゲート１６及びＡＮＤゲート
１７においては、それぞれＯＲゲート１４及びＯＲゲー
ト１５を介してアクセス調停タイミング生成回路３から
入力されたＲＡＳ及びＣＡＳの制御信号がそのままＤＲ
ＡＭ２に出力される。すなわち、オートモードにおける
リフレッシュが実行される（ステップＳ１）また、ＡＮ
Ｄゲート１１においては、信号線１０からの信号が１と
なり、ラッチ９からの信号が０となるので、集中リフレ
ッシュクロックジェネレータ４への出力信号は０とな
り、集中リフレッシュクロックジェネレータ４からはク
ロック信号が出力されない状態となる。従って、集中リ
フレッシュタイミング回路５からはＲＡＳ及びＣＡＳの
制御信号が出力されない状態となる。

【００４５】また、上述のようにリフレッシュクロック
ジェネレータ１から出力されたクロック信号は、ＯＲゲ
ート１３を介して集中リフレッシュカウンタ６にも入力
されることになり、集中リフレッシュカウンタ６におい
てクロック信号の１となる回数、すなわち、オートモー
ドにおけるリフレッシュ回数がカウントされる（ステッ
プＳ２）。

【００４６】そして、信号線１０からのモード切換制御
信号がオートモード（１）のままの場合、すなわちＣＰ
Ｕからセルフモードへ遷移するようにセルフモードをＯ
Ｎ（１）とする命令が出力されない場合（ステップＳ
３）には、アクセス調停タイミング生成回路３からＤＲ
ＡＭ２にリフレッシュを指示するタイミングでＲＡＳ及
びＣＡＳが順次出力されていくとともに、リフレッシュ
の回数が集中リフレッシュカウンタ６にカウントされ
る。

【００４７】また、集中リフレッシュカウンタ６のカウ
ント値Ａが集中リフレッシュ回数レジスタ７の格納値Ｂ
以上となった場合には、コンパレータ８からのラッチ９
への出力信号が１となるが、信号線１０からのモード切
換制御信号がオートモード（１）の場合には、ラッチ９
がクリアされた状態なので、ラッチ９からのＡＮＤゲー
ト１１、１２への出力信号は０のままである。

【００４８】一方、ＣＰＵからセルフモードへ遷移する
ようにセルフモードを１とする命令が出力された場合
（ステップＳ３）には、信号線１０からのモード切換制
御信号が０となる。この際には、リフレッシュクロック
ジェネレータ１からのクロック信号の出力がＯＦＦとな
るとともに、アクセス調停タイミング生成回路３からの
ＲＡＳ及びＣＡＳの出力がＯＦＦとなる。

【００４９】また、信号線１０からラッチ９への制御信
号がセルフモード（０）となり、ラッチ９に対するクリ
アが解除された状態となる。従って、コンパレータ８に
おいて、集中リフレッシュカウンタ６のカウント値Ａが
集中リフレッシュ回数レジスタ７の格納値Ｂ以上となっ
ている場合には、ラッチ９からＡＮＤゲート１１、１２
への出力が１となり、コンパレータ８において、未だ集
中リフレッシュカウンタ６のカウント値Ａが集中リフレ
ッシュ回数レジスタ７の格納値Ｂ以下の場合には、ラッ
チ９からＡＮＤゲート１１、１２への出力が０のままと
なる。

【００５０】すなわち、ラッチ９のクリアが解除された
状態で初めてコンパレータ８による上記カウント値Ａ及
び格納値Ｂの比較結果が出力されることになり、集中リ
フレッシュカウンタ６のカウント値Ａが集中リフレッシ
ュ回数レジスタ７の格納値Ｂ（規定数）以上となったか
否かが判定されることになる（ステップＳ４）。

【００５１】ここで、既に、カウント値Ａが格納値Ｂ以
上となっている場合には、コンパレータ８からのラッチ
９への出力が０から１となり、ラッチ９からＡＮＤゲー
ト１１、１２への出力が０から１となる。

【００５２】従って、ＡＮＤゲート１１においては、信
号線１０を介したモード切換用制御信号がセルフモード
（０）とされた状態で、ラッチ９からの入力が１となる
ので、出力が０となり集中リフレッシュジェネレータ４
からのクロック信号の出力がＯＦＦのままとなるととも
に、集中リフレッシュタイミング回路５からのＲＡＳ及
びＣＡＳの出力がＯＦＦのままとなる。

【００５３】また、ＡＮＤゲート１２においては、信号
線１０を介したモード切換用制御信号がセルフモード
（０）とされた状態で、ラッチ９からの入力が１となる
ので、出力が０、すなわちセルフイネーブルの状態とな
り、ＡＮＤゲートからの０の出力が入力されるＡＮＤゲ
ート１６及びＡＮＤゲート１７において、ＯＲゲート１
４及びＯＲゲート１５を介したアクセル調停タイミング
回路３もしくは集中リフレッシュタイミング回路５から
のＲＡＳ及びＣＡＳの出力が遮断された状態となる。

【００５４】そして、ＤＲＡＭ２においてはセルフイネ
ーブルとなり、セルフリフレッシュモードにおけるリフ
レッシュを実行するステップＳ８に進んだ状態となる。
また、この際には、ＡＮＤゲート１２からの０の出力が
反転されて集中リフレッシュカウンタ６のリセット信号
の端子に入力され、集中リフレッシュカウンタ６がリセ
ットされる。

【００５５】一方、カウント値Ａが格納値Ｂ以上となっ
ていない場合には、上述のように、ラッチ９からＡＮＤ
ゲート１１への出力が０となり、信号線８からＡＮＤゲ
ート１１への出力がセルフモード（０）となり、ＡＮＤ
ゲート１１からの出力が１となる。

【００５６】従って、ＡＮＤゲート１１に接続された集
中リフレッシュジェネレータ４からのクロック信号の出
力ＯＮとなるとともに、このクロック信号が入力された
集中リフレッシュタイミング回路５から集中モードにお
けるリフレッシュサイクルで、ＤＲＡＭ２にリフレッシ
ュを指示するようにＲＡＳ及びＣＡＳが出力される。

【００５７】また、集中リフレッシュタイミング回路５
から出力されたＲＡＳ及びＣＡＳは、ＯＲゲート１４及
びＯＲゲート１５を介してＡＮＤゲート１６及びＡＮＤ
ゲート１７に入力される。

【００５８】また、ＡＮＤゲート１２において、ラッチ
９からの入力信号が０で、信号線１０から入力される制
御信号がセルフモード（０）となっているので、ＡＮＤ
ゲート１６及びＡＮＤゲート１７への出力が１となり、
ＡＮＤゲート１６及びＡＮＤゲート１７においては、そ
れぞれＯＲゲート１４及びＯＲゲート１５を介して集中
リフレッシュタイミング回路５から入力されたＲＡＳ及
びＣＡＳの制御信号がそのままＤＲＡＭ２に出力され
る。すなわち、集中モードにおけるリフレッシュが実行
される（ステップＳ５）。

【００５９】また、上述のように集中リフレッシュクロ
ックジェネレータ１から出力されたクロック信号は、Ｏ
Ｒゲート１３を介して集中リフレッシュカウンタ６にも
入力されることになり、集中リフレッシュカウンタ６に
おいてクロック信号の１となる回数、すなわち、集中モ
ードにおけるリフレッシュ回数がカウントされる（ステ
ップＳ６）。

【００６０】従って、集中リフレッシュカウンタ６にお
いては、オートモード中にリフレッシュ回数がカウント
されるとともに、オートモードからセルフモードへのモ
ード切換制御信号が入力された時点で、集中リフレッシ
ュカウンタ６のカウント値Ａが集中リフレッシュ回数レ
ジスタ７の格納値Ｂ以上となっていない場合に、引き続
き集中モードにおけるリフレッシュ回数が上乗せしてカ
ウントされるようになっている。

【００６１】そして、コンパレータ８においては、上述
のようにカウント値Ａと格納値Ｂ（規定数）とが比較さ
れてカウント値Ａが格納値Ｂ以上となったか否かを示す
信号が出力されており、集中リフレッシュカウンタ６の
値がカウントアップされた際に、未だカウント値Ａが格
納値Ｂより小さな場合には（ステップＳ７）、コンパレ
ータ８からのラッチ９への出力が０のままとなり、ラッ
チ９からＡＮＤゲート１１、１２への出力も０のままと
なる。そして、そのまま集中モードにおけるリフレッシ
ュが続行される。

【００６２】また、集中リフレッシュカウンタ６の値が
カウントアップされた際に、カウント値Ａが格納値Ｂ以
上となった場合には（ステップＳ７）、コンパレータ８
からのラッチ９への出力が０から１となり、ラッチ９か
らＡＮＤゲート１１、１２への出力が０から１となる。

【００６３】従って、ＡＮＤゲート１１においては、信
号線１０を介したモード切換制御信号がセルフモード
（０）とされた状態で、ラッチ９からの入力が１となる
ので、出力が０となり集中リフレッシュジェネレータ４
からのクロック信号の出力がＯＦＦとなるとともに、集
中リフレッシュタイミング回路５からのＲＡＳ及びＣＡ
Ｓの出力がＯＦＦとなる。

【００６４】また、ＡＮＤゲート１２においては、信号
線１０を介したモード切換制御信号がセルフモード
（０）とされた状態で、ラッチ９からの入力が１となる
ので、出力が０、すなわちセルフイネーブルの状態とな
り、ＡＮＤゲート１２からの０の出力が入力されるＡＮ
Ｄゲート１６及びＡＮＤゲート１７において、ＯＲゲー
ト１４及びＯＲゲート１５を介したアクセル調停タイミ
ング回路３もしくは集中リフレッシュタイミング回路５
からのＲＡＳ及びＣＡＳの出力が遮断された状態とな
る。

【００６５】そして、ＤＲＡＭ２においてはセルフイネ
ーブルとなり、セルフリフレッシュモードにおけるリフ
レッシュが実行される（ステップＳ８）。また、この際
に、ＡＮＤゲート１２からの０の出力が反転されて集中
リフレッシュカウンタ６のリセット信号の端子に入力さ
れ、集中リフレッシュカウンタ６がリセットされる。

【００６６】そして、セルフモードにおいては、信号線
１０からのモード切換制御信号がオートモード（１）と
なった場合に、オートモードに戻り、上述のようにリフ
レッシュジェネレータ１からクロック信号が出力され、
アクセス調停タイミング生成回路３からＲＡＳ及びＣＡ
Ｓが出力され、オートモードにおけるリフレッシュが行
われる。

【００６７】図３（Ａ）は、モード切換制御信号をオー
トモードからセルフモードに切り換えた際に、オートモ
ードにおいて、ＤＲＡＭ２の全てのメモリセルをリフレ
ッシュする以上のリフレッシュが行われた場合、すなわ
ち、モード切換制御信号がセルフモードに切り換わった
際に、集中リフレッシュカウンタ６のカウント値Ａが集
中リフレッシュ回数レジスタの格納値Ｂ以上であった場
合のリフレッシュのタイミングを示すものである。

【００６８】図３（Ａ）に示すように、モード切換制御
信号がセルフモードとなった際に、カウント値Ａが格納
値Ｂ以上の場合には、そのままＤＲＡＭ２がセルフモー
ドに移行することになる。また、図３（Ｂ）は、モード
切換制御信号をオートモードからセルフモードに切り換
えた際に、オートモードにおいて、ＤＲＡＭ２の全ての
メモリセルをリフレッシュするだけのリフレッシュが行
われていない場合、すなわち、モード切換制御信号がセ
ルフモードに切り換わった際に、集中リフレッシュカウ
ンタ６のカウント値Ａが集中リフレッシュ回数レジスタ
の格納値Ｂより小さかった場合のリフレッシュのタイミ
ングを示すものである。

【００６９】図３（Ｂ）に示すように、モード切換制御
信号がセルフモードとなった際に、カウント値Ａが格納
値Ｂより小さい場合には、そのままＤＲＡＭ２がセルフ
モードに移行する前に、カウント値Ａが格納値Ｂと一致
するまで、すなわち、オートモードにおいてまだリフレ
ッシュされていない残りのメモリセルがリフレッシュさ
れるまで、集中モードにおけるリフレッシュが行われる
ことになる。

【００７０】以上のように、この実施例のＤＲＡＭリフ
レッシュ装置及びＤＲＡＭリフレッシュ方法によれば、
オートモードからセルフモードへのモード遷移におい
て、オートモードによりＤＲＡＭ２の全てのメモリセル
のリフレッシュが一回以上行われている場合、すなわ
ち、１サイクル分以上のリフレッシュが終了している場
合には、上記集中リフレッシュカウンタ６のカウント値
Ａが集中リフレッシュ回数レジスタ７の格納値Ｂ以上と
なり、そのままセルフモードに移行することになる。

【００７１】また、オートモードからセルフモードへの
モード遷移において、オートモードによりＤＲＡＭ２の
全てのメモリセルに対するリフレッシュが終わっていな
い場合、すなわち、１サイクル分のリフレッシュが終わ
っていない場合には、上記集中リフレッシュカウンタ６
のカウント値Ａが集中リフレッシュ回数レジスタ７の格
納値Ｂより小さな状態であり、集中モードによる迅速な
リフレッシュが開始されるとともに、集中リフレッシュ
カウンタ６のカウント値Ａがさらにカウントアップさ
れ、カウント値Ａが格納値Ｂと以上となった時点で、セ
ルフモードにモード遷移することになる。すなわち、集
中モードにおいては、オートモードによりリフレッシュ
されなかった残りのメモリセルだけがリフレッシュされ
ることになる。

【００７２】従って、この実施例においては、従来の前
者のリフレッシュ方法のようにオートモードからセルフ
モードへのモード遷移に際して、オートモードにおいて
リフレッシュされていない残りのメモリセルがある場合
に、そのままオートモードを延長して、比較的長いリフ
レッシュ時間をかけて残りのメモリセルをリフレッシュ
した場合に比較して、短い時間でオートモードからセル
フモードにモード遷移することができる。

【００７３】また、従来の後者のリフレッシュ方法のよ
うに、オートモードからセルフモードへのモード遷移に
際して、集中モードに移って最初から全てのメモリセル
を集中モードの極めて短いリフレッシュ時間によりリフ
レッシュした場合に比較しても、この実施例において
は、残りのメモリセルだけを集中モードによりリフレッ
シュするので、短い時間でオートモードからセルフモー
ドにモード遷移することができる。

【００７４】さらに、従来の後者の方法では、オートモ
ードからセルフモードへのモード遷移に際して、集中モ
ードに移って最初から全てのメモリセルをリフレッシュ
するのに対して、この実施例では、オートモードにおい
て、ＤＲＡＭ２の全てのメモリセルが一回リフレッシュ
されている場合には、図３（Ａ）に示すように、集中モ
ードのリフレッシュを行わずにセルフモードに移行する
とともに、モード遷移時にオートモードにおいて一回目
のリフレッシュが行われていない残りのメモリセルがあ
る場合に、図３（Ｂ）に示すように、残りのメモリセル
だけを集中モードにおいてリフレッシュするようになっ
ているので、モード遷移時のリフレッシュ回数を最低限
のものとすることができるので、モード遷移にかかる時
間を短縮することができるとともに、余計なリフレッシ
ュをしないようにすることで、ＤＲＡＭによる電力の消
費量を低減することができる。

【００７５】従って、オートモードからセルフモードへ
のモード遷移にかかる時間を短縮して、停電等への緊急
処理などの必要が生じた場合にも、短時間でモード遷移
を行うことができるとともに、電力消費量を減らすこと
ができる。また、ＤＲＡＭの電力消費量を減らすことに
より、電池により電力が供給される携帯型情報機器にお
いては、使用時間の延長を図ることができる。

【００７６】なお、上記実施例の図１に示すＤＲＡＭリ
フレッシュ装置の回路は、１例であり、基本的には、モ
ード切換制御信号がオートモードの際に、アクセス調停
タイミング生成回路３からオートモードに対応するＲＡ
Ｓ及びＣＡＳがＤＲＡＭに出力されるとともに集中リフ
レッシュカウンタ６によりリフレッシュの回数がカウン
トされ、モード切換制御信号がオートモードからセルフ
モードに切り換わった際に、集中リフレッシュカウンタ
６のカウント値Ａが１サイクル分のリフレッシュ回数以
上になっている場合に、セルフイネーブルとし、集中リ
フレッシュカウンタのカウント値Ａが１サイクル分のリ
フレッシュ回数より小さい場合に、カウント値Ａが１サ
イクル分のリフレッシュ回数になるまで集中リフレッシ
ュタイミング回路６から集中モードに対応するＲＡＳ及
びＣＡＳがＤＲＡＭに出力される構成となっていれば良
い。

【００７７】また、上記実施例では、図１に示す構成を
有するＤＲＡＭリフレッシュ装置、すなわち、ＣＰＵと
ＤＲＡＭとのインタフェース装置によりリフレッシュの
タイミングをＤＲＡＭに指示するものとしたが、例え
ば、ＣＰＵ等のプログラム可能なデバイスにより、プロ
グラムとして上述の処理を行い、ソフト的にＤＲＡＭに
対するリフレッシュのタイミングを指示するようにして
も良い。

【００７８】

【発明の効果】上記請求項１記載のＤＲＡＭリフレッシ
ュ装置によれば、オートモードからセルフモードへのモ
ード遷移にかかる時間を短縮するとともに、電力消費量
を低減することができるので、ＤＲＡＭのレスポンスを
向上させて、停電等への緊急処理などに対応可能な安定
した回路とすることができるとともに、電力消費量を低
減することで電池により電力を供給される携帯情報機器
等においては、電気寿命を長くすることができる。

【００７９】また、上記請求項２記載のＤＲＡＭリフレ
ッシュ方法によれば、上記請求項１記載の構成と同様の
優れた効果を奏することができる。

【図面の簡単な説明】

【図１】本発明の一実施例のＤＲＡＭリフレッシュ装置
の基本構成を説明するためのブロック図である。

【図２】上記実施例のＤＲＡＭのリフレッシュ方法を説
明するためのＤＲＡＭリフレッシュ装置の動作の流れを
示す流れ図である。

【図３】オートリフレッシュモードにおけるリフレッシ
ュを説明するためのタイムチャートである。

【符号の説明】

１リフレッシュクロックジェネレータ（第一制御
信号出力手段）２ＤＲＡＭ３アクセス調停タイミング生成回路（第一制御信
号出力手段）４集中リフレッシュクロックジェネレータ（第二
制御信号出力手段）５集中リフレッシュタイミング回路（第二制御信
号出力手段）６集中リフレッシュカウンタ（リフレッシュ回数
カウンタ）７集中リフレッシュ回数レジスタ（信号出力制御
手段）８コンパレータ（信号出力制御手段）９ラッチ（信号出力制御手段）１０信号線（モード切換制御信号用）１１ＡＮＤゲート（信号出力制御手段）１２ＡＮＤゲート（信号出力制御手段）１３ＯＲゲート１４ＯＲゲート１５ＯＲゲート１６ＡＮＤゲート（信号出力制御手段）１７ＡＮＤゲート（信号出力制御手段）１８信号線（外部からのＤＲＡＭへのアクセス制御
用）

Claims

【特許請求の範囲】

【請求項１】外部からのアクセスがある場合に外部か
らの信号に基づいてリフレッシュを行うオートリフレッ
シュモードと、外部からのアクセスが休止された場合に
内部の制御によりリフレッシュを行うセルフリフレッシ
ュモードとを有するＤＲＡＭに対して、上記オートリフ
レッシュモードにおけるリフレッシュのタイミングを指
示するＤＲＡＭリフレッシュ装置であって、外部からの上記ＤＲＡＭへのアクセスと所定のリフレッ
シュ間隔に対応したリフレッシュのタイミングとを調停
するとともに、調停されたリフレッシュのタイミングを
上記ＤＲＡＭに指示するリフレッシュ制御信号を出力す
る第一制御信号出力手段と、上記所定のリフレッシュ間隔よりも短いリフレッシュ間
隔により上記ＤＲＡＭにおいて集中的にリフレッシュを
行うようにリフレッシュのタイミングを指示するリフレ
ッシュ制御信号を出力する第二制御信号出力手段と、第一及び第二制御信号出力手段から出力されるリフレッ
シュ制御信号におけるリフレッシュのタイミングに対応
してリフレッシュ回数をカウントするリフレッシュ回数
カウンタと、オートリフレッシュモードからセルフリフレッシュモー
ドに移行する際に、上記第一制御信号出力手段によるリ
フレッシュ制御信号の出力を中断させ、かつ、上記リフ
レッシュ回数カウンタのカウント値が予め設定された所
定カウント値以下の場合に、上記リフレッシュ回数カウ
ンタのカウント値が所定カウント値に達するまで、上記
第二制御信号出力手段によりリフレッシュ制御信号を出
力させる信号出力制御手段とを具備してなることを特徴
とするＤＲＡＭリフレッシュ装置。
【請求項２】外部からのアクセスがある場合に外部か
らのリフレッシュ制御信号に基づいてリフレッシュを行
うオートリフレッシュモードと、外部からのアクセスが
休止された場合に内部の制御によりリフレッシュを行う
セルフリフレッシュモードとを有するＤＲＡＭに対し
て、オートリフレッシュモードにおける上記リフレッシ
ュ制御信号を出力するためのＤＲＡＭのリフレッシュ方
法であって、上記オートリフレッシュモードにおいて、外部からのＤ
ＲＡＭへのアクセスと所定のリフレッシュ間隔とを調停
したリフレッシュのタイミングを指示するリフレッシュ
制御信号を出力するとともにリフレッシュ回数をカウン
トし、次いで、オートリフレッシュモードからセルフリフレッ
シュモードに移行するに際し、上記所定のリフレッシュ間隔に対応するリフレッシュ制
御信号の出力を中断するとともに、オートリフレッシュ
モード中のリフレッシュ回数が予め設定された所定回数
に達しているか否かを判定し、リフレッシュ回数が所定回数に達していない場合に、上
記所定のリフレッシュ間隔より短いリフレッシュ間隔に
より、所定回数に足りない残りのリフレッシュを集中し
て行うようにリフレッシュのタイミングを指示するリフ
レッシュ制御信号をリフレッシュ回数が所定回数に達す
るまで出力することを特徴とするＤＲＡＭのリフレッシ
ュ方法。