JPH097367A - Dramリフレッシュ装置及びdramのリフレッシュ方法 - Google Patents
Dramリフレッシュ装置及びdramのリフレッシュ方法Info
- Publication number
- JPH097367A JPH097367A JP7181102A JP18110295A JPH097367A JP H097367 A JPH097367 A JP H097367A JP 7181102 A JP7181102 A JP 7181102A JP 18110295 A JP18110295 A JP 18110295A JP H097367 A JPH097367 A JP H097367A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- mode
- dram
- control signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】 DRAMにおいて、電力消費量を低減すると
共にオートリフレッシュモードからセルフリフレッシュ
モードへのモード遷移にかかる時間の短縮を図る。 【構成】 信号線10からオートリフレッシュモードと
セルフリフレッシュモードとのモード切換信号が入力さ
れる。上記信号がオートの場合には、アクセス調停タイ
ミング生成回路3がRASとCASを出力してDRAM
にリフレッシュを指示する。この際に集中リフレッシュ
カウンタ6においてリフレッシュ回数がカウントされ
る。上記信号がセルフとなった際に、集中リフレッシュ
カウンタ6のカウント値Aが集中リフレッシュ回数レジ
スタ7の格納値Bと比較される。カウント値Aが格納値
Bより小さい場合に、集中リフレッシュタイミング回路
5から短い間隔でリフレッシュを行うようにRASとC
ASを出力する。カウント値Aが格納値B以上となった
場合にDRAMをセルフリフレッシュモードとする。
共にオートリフレッシュモードからセルフリフレッシュ
モードへのモード遷移にかかる時間の短縮を図る。 【構成】 信号線10からオートリフレッシュモードと
セルフリフレッシュモードとのモード切換信号が入力さ
れる。上記信号がオートの場合には、アクセス調停タイ
ミング生成回路3がRASとCASを出力してDRAM
にリフレッシュを指示する。この際に集中リフレッシュ
カウンタ6においてリフレッシュ回数がカウントされ
る。上記信号がセルフとなった際に、集中リフレッシュ
カウンタ6のカウント値Aが集中リフレッシュ回数レジ
スタ7の格納値Bと比較される。カウント値Aが格納値
Bより小さい場合に、集中リフレッシュタイミング回路
5から短い間隔でリフレッシュを行うようにRASとC
ASを出力する。カウント値Aが格納値B以上となった
場合にDRAMをセルフリフレッシュモードとする。
Description
【0001】
【産業上の利用分野】本発明は、DRAM(dynamic ra
ndom access memory)のリフレッシュを行うためのDR
AMリフレッシュ装置及びDRAMのリフレッシュ方法
に関する。
ndom access memory)のリフレッシュを行うためのDR
AMリフレッシュ装置及びDRAMのリフレッシュ方法
に関する。
【0002】
【従来の技術】DRAMは、メモリセル内にコンデンサ
を有し、ここに充電された電荷の状態でデータを記憶す
る。このコンデンサに充電された電荷は、リーク電流に
よって次第に放電し、ついにはデータが消えてしまうた
め、ある一定時間ごとに再書き込み(リフレッシュ)を
行う必要がある。また、リフレッシュに際しては、プロ
グラムによりソフト的にCPUからDRAMを制御して
リフレッシュを行うことも可能であるが、CPUにおい
て異常が発生した場合にもメモリの内容を保持するに
は、リフレッシュをハード的に制御するリフレッシュ回
路を設ける必要がある。
を有し、ここに充電された電荷の状態でデータを記憶す
る。このコンデンサに充電された電荷は、リーク電流に
よって次第に放電し、ついにはデータが消えてしまうた
め、ある一定時間ごとに再書き込み(リフレッシュ)を
行う必要がある。また、リフレッシュに際しては、プロ
グラムによりソフト的にCPUからDRAMを制御して
リフレッシュを行うことも可能であるが、CPUにおい
て異常が発生した場合にもメモリの内容を保持するに
は、リフレッシュをハード的に制御するリフレッシュ回
路を設ける必要がある。
【0003】なお、DRAMにおいて、メモリセルのア
ドレスは、行(row)×列(column)で示されるように
なっているとともに、アドレスバスを介してアドレスを
指定する際には、アドレスの信号を一度に送らずに行の
アドレスと列のアドレスとに分けておくるようになって
おり、この際にアドレスバスを介して行のアドレスのビ
ットをDRAMに渡すときの制御信号がRAS(row ad
dress select)であり、列のアドレスのビッドをDRA
Mに渡すときの制御信号がCAS(column address sel
ect)である。そして、通常は行のアドレスの出力に対
応してRASを出力した状態で、列のアドレスの出力に
対応してCASを出力する。
ドレスは、行(row)×列(column)で示されるように
なっているとともに、アドレスバスを介してアドレスを
指定する際には、アドレスの信号を一度に送らずに行の
アドレスと列のアドレスとに分けておくるようになって
おり、この際にアドレスバスを介して行のアドレスのビ
ットをDRAMに渡すときの制御信号がRAS(row ad
dress select)であり、列のアドレスのビッドをDRA
Mに渡すときの制御信号がCAS(column address sel
ect)である。そして、通常は行のアドレスの出力に対
応してRASを出力した状態で、列のアドレスの出力に
対応してCASを出力する。
【0004】また、リフレッシュに際しては、例えば、
DRAMに対してCASを出力した状態でRASを出力
することにより、指定された行のメモリセルのリフレッ
シュを行うようになっており、上述のようなタイミング
でCASとRASが入力されるたびに、順次、行を移動
してメモリセルを順番にリフレッシュするようになって
いる。
DRAMに対してCASを出力した状態でRASを出力
することにより、指定された行のメモリセルのリフレッ
シュを行うようになっており、上述のようなタイミング
でCASとRASが入力されるたびに、順次、行を移動
してメモリセルを順番にリフレッシュするようになって
いる。
【0005】また、DRAMは、リフレッシュする行を
指定するためのリフレッシュ・アドレス・カウンタを有
しており、外部から上述のような制御信号が入力された
場合に、上記リフレッシュ・アドレス・カウンタに指定
されたアドレスのメモリセルのリフレッシュを行うよう
になっている。
指定するためのリフレッシュ・アドレス・カウンタを有
しており、外部から上述のような制御信号が入力された
場合に、上記リフレッシュ・アドレス・カウンタに指定
されたアドレスのメモリセルのリフレッシュを行うよう
になっている。
【0006】また、リフレッシュには、DRAMがプロ
セッサ(CPU)等からアクセスされている場合に、C
PU等のアクセスとリフレッシュとのタイミングを調停
してリフレッシュを行うオートリフレッシュモード(オ
ートモード)と、CPUからのアクセスがなくDRAM
が休止状態となった際のセルフリフレッシュモード(セ
ルフモード)とがある。
セッサ(CPU)等からアクセスされている場合に、C
PU等のアクセスとリフレッシュとのタイミングを調停
してリフレッシュを行うオートリフレッシュモード(オ
ートモード)と、CPUからのアクセスがなくDRAM
が休止状態となった際のセルフリフレッシュモード(セ
ルフモード)とがある。
【0007】また、オートモードからセルフモードに遷
移する際には、オートモードにおいて、少なくともDR
AMの全てのメモリセルが一回リフレッシュされた段
階、すなわち、1サイクル分のリフレッシュが実行され
た段階で、セルフリフレッシュを行うようになってい
る。
移する際には、オートモードにおいて、少なくともDR
AMの全てのメモリセルが一回リフレッシュされた段
階、すなわち、1サイクル分のリフレッシュが実行され
た段階で、セルフリフレッシュを行うようになってい
る。
【0008】従って、リフレッシュ回路において、オー
トモード中に、CPUからセルフモードへの移行を指示
する制御信号が入力された際に、全てのメモリセルに対
するリフレッシュが途中の場合には、残りのメモリセル
に対するリフレッシュが終了するまで、DRAMをセル
フモードにできないようになっている。
トモード中に、CPUからセルフモードへの移行を指示
する制御信号が入力された際に、全てのメモリセルに対
するリフレッシュが途中の場合には、残りのメモリセル
に対するリフレッシュが終了するまで、DRAMをセル
フモードにできないようになっている。
【0009】上述の方法では、オートモードからセルフ
モードに切り換える際に、まだ、オートモードによるリ
フレッシュが開始されたばかりの場合には、モード遷移
に長い時間がかかることになる。
モードに切り換える際に、まだ、オートモードによるリ
フレッシュが開始されたばかりの場合には、モード遷移
に長い時間がかかることになる。
【0010】そこで、リフレッシュ回路においては、セ
ルフモードへの移行を指示する制御信号が入力された際
に、オートモードによるリフレッシュを中断し、1サイ
クル分のリフレッシュを極めて短いリフレッシュ時間
(リフレッシュから次のリフレッシュまでの間隔)で行
う集中リフレッシュモード(集中モード)に切り換え
て、短時間のうちに1サイクル分のリフレッシュを終了
させ、セルフモードに切り換える方法がある。
ルフモードへの移行を指示する制御信号が入力された際
に、オートモードによるリフレッシュを中断し、1サイ
クル分のリフレッシュを極めて短いリフレッシュ時間
(リフレッシュから次のリフレッシュまでの間隔)で行
う集中リフレッシュモード(集中モード)に切り換え
て、短時間のうちに1サイクル分のリフレッシュを終了
させ、セルフモードに切り換える方法がある。
【0011】すなわち、オートモードからセルフモード
へ移行する方法には、セルフモードへの移行を指示する
制御信号が入力された際に、そのままオートモードにお
ける比較的長いリフレッシュ時間によるリフレッシュを
続けて、残りのメモリセルをリフレッシュし、その後に
セルフモードに移行する方法と、セルフモードへの移行
を指示する制御信号が入力された際に、リフレッシュ時
間の比較的長いオートモードからリフレッシュ時間の極
めて短い集中モードに切り換えて、集中モードにおいて
1サイクル分のリフレッシュを行った後にセルフモード
に移行する方法とがあり、後者の方法においては、モー
ド遷移にかかる時間を短縮することができる。
へ移行する方法には、セルフモードへの移行を指示する
制御信号が入力された際に、そのままオートモードにお
ける比較的長いリフレッシュ時間によるリフレッシュを
続けて、残りのメモリセルをリフレッシュし、その後に
セルフモードに移行する方法と、セルフモードへの移行
を指示する制御信号が入力された際に、リフレッシュ時
間の比較的長いオートモードからリフレッシュ時間の極
めて短い集中モードに切り換えて、集中モードにおいて
1サイクル分のリフレッシュを行った後にセルフモード
に移行する方法とがあり、後者の方法においては、モー
ド遷移にかかる時間を短縮することができる。
【0012】
【発明が解決しようとする課題】ところで、前者のリフ
レッシュ方法においては、上述のようにモード遷移に長
い時間を有し、レスポンスが悪いので、例えば、停電等
の電源不良における緊急OFF処理などの迅速な処理に
向いていない。
レッシュ方法においては、上述のようにモード遷移に長
い時間を有し、レスポンスが悪いので、例えば、停電等
の電源不良における緊急OFF処理などの迅速な処理に
向いていない。
【0013】また、オートモードにおけるリフレッシュ
は、セルフモードにおけるリフレッシュよりも電力消費
量が多く、後者のリフレッシュ方法においては、上述の
ようにモード遷移にかかる時間を短縮することができる
が、セルフモードへの遷移の際に、オートモードにおけ
るリフレッシュの回数、すなわち、オートモード中の時
間経過に関係なく、集中モードによる1サイクル分のリ
フレッシュを行うので、前者のリフレッシュ方法よりリ
フレッシュ回数が増加することになり、DRAMにおけ
る電力消費量が増加することになる。
は、セルフモードにおけるリフレッシュよりも電力消費
量が多く、後者のリフレッシュ方法においては、上述の
ようにモード遷移にかかる時間を短縮することができる
が、セルフモードへの遷移の際に、オートモードにおけ
るリフレッシュの回数、すなわち、オートモード中の時
間経過に関係なく、集中モードによる1サイクル分のリ
フレッシュを行うので、前者のリフレッシュ方法よりリ
フレッシュ回数が増加することになり、DRAMにおけ
る電力消費量が増加することになる。
【0014】従って、電池で駆動する携帯型等の情報機
器において、後者のリフレッシュ方法を用いた場合に
は、DRAMの電力消費量の増加により使用時間が短く
なってしまう。本発明の課題は、オートモードからセル
フモードへの遷移にかかる時間を短縮するとともに電力
消費量を低減できるようにすることである。
器において、後者のリフレッシュ方法を用いた場合に
は、DRAMの電力消費量の増加により使用時間が短く
なってしまう。本発明の課題は、オートモードからセル
フモードへの遷移にかかる時間を短縮するとともに電力
消費量を低減できるようにすることである。
【0015】
【課題を解決するための手段】本発明の請求項1記載の
DRAMリフレッシュ装置は、外部からのアクセスがあ
る場合に外部からの信号に基づいてリフレッシュを行う
オートリフレッシュモードと、外部からのアクセスが休
止された場合に内部の制御によりリフレッシュを行うセ
ルフリフレッシュモードとを有するDRAMに対して、
上記オートリフレッシュモードにおけるリフレッシュの
タイミングを指示するDRAMリフレッシュ装置であっ
て、外部からの上記DRAMへのアクセスと所定のリフ
レッシュ間隔に対応したリフレッシュのタイミングとを
調停するとともに、調停されたリフレッシュのタイミン
グを上記DRAMに指示するリフレッシュ制御信号を出
力する第一制御信号出力手段と、上記所定のリフレッシ
ュ間隔よりも短いリフレッシュ間隔により上記DRAM
において集中的にリフレッシュを行うようにリフレッシ
ュのタイミングを指示するリフレッシュ制御信号を出力
する第二制御信号出力手段と、第一及び第二制御信号出
力手段から出力されるリフレッシュ制御信号におけるリ
フレッシュのタイミングに対応してリフレッシュ回数を
カウントするリフレッシュ回数カウンタと、オートリフ
レッシュモードからセルフリフレッシュモードに移行す
る際に、上記第一制御信号出力手段によるリフレッシュ
制御信号の出力を中断させ、かつ、上記リフレッシュ回
数カウンタのカウント値が予め設定された所定カウント
値以下の場合に、上記リフレッシュ回数カウンタのカウ
ント値が所定カウント値に達するまで、上記第二制御信
号出力手段によりリフレッシュ制御信号を出力させる信
号出力制御手段とを具備してなることを特徴とする。
DRAMリフレッシュ装置は、外部からのアクセスがあ
る場合に外部からの信号に基づいてリフレッシュを行う
オートリフレッシュモードと、外部からのアクセスが休
止された場合に内部の制御によりリフレッシュを行うセ
ルフリフレッシュモードとを有するDRAMに対して、
上記オートリフレッシュモードにおけるリフレッシュの
タイミングを指示するDRAMリフレッシュ装置であっ
て、外部からの上記DRAMへのアクセスと所定のリフ
レッシュ間隔に対応したリフレッシュのタイミングとを
調停するとともに、調停されたリフレッシュのタイミン
グを上記DRAMに指示するリフレッシュ制御信号を出
力する第一制御信号出力手段と、上記所定のリフレッシ
ュ間隔よりも短いリフレッシュ間隔により上記DRAM
において集中的にリフレッシュを行うようにリフレッシ
ュのタイミングを指示するリフレッシュ制御信号を出力
する第二制御信号出力手段と、第一及び第二制御信号出
力手段から出力されるリフレッシュ制御信号におけるリ
フレッシュのタイミングに対応してリフレッシュ回数を
カウントするリフレッシュ回数カウンタと、オートリフ
レッシュモードからセルフリフレッシュモードに移行す
る際に、上記第一制御信号出力手段によるリフレッシュ
制御信号の出力を中断させ、かつ、上記リフレッシュ回
数カウンタのカウント値が予め設定された所定カウント
値以下の場合に、上記リフレッシュ回数カウンタのカウ
ント値が所定カウント値に達するまで、上記第二制御信
号出力手段によりリフレッシュ制御信号を出力させる信
号出力制御手段とを具備してなることを特徴とする。
【0016】本発明の請求項2記載のDRAMのリフレ
ッシュ方法は、外部からのアクセスがある場合に外部か
らのリフレッシュ制御信号に基づいてリフレッシュを行
うオートリフレッシュモードと、外部からのアクセスが
休止された場合に内部の制御によりリフレッシュを行う
セルフリフレッシュモードとを有するDRAMに対し
て、オートリフレッシュモードにおける上記リフレッシ
ュ制御信号を出力するためのDRAMのリフレッシュ方
法であって、上記オートリフレッシュモードにおいて、
外部からのDRAMへのアクセスと所定のリフレッシュ
間隔とを調停したリフレッシュのタイミングを指示する
リフレッシュ制御信号を出力するとともにリフレッシュ
回数をカウントし、次いで、オートリフレッシュモード
からセルフリフレッシュモードに移行するに際し、上記
所定のリフレッシュ間隔に対応するリフレッシュ制御信
号の出力を中断するとともに、オートリフレッシュモー
ド中のリフレッシュ回数が予め設定された所定回数に達
しているか否かを判定し、リフレッシュ回数が所定回数
に達していない場合に、上記所定のリフレッシュ間隔よ
り短いリフレッシュ間隔により、所定回数に足りない残
りのリフレッシュを集中して行うようにリフレッシュの
タイミングを指示するリフレッシュ制御信号をリフレッ
シュ回数が所定回数に達するまで出力することを特徴と
する。
ッシュ方法は、外部からのアクセスがある場合に外部か
らのリフレッシュ制御信号に基づいてリフレッシュを行
うオートリフレッシュモードと、外部からのアクセスが
休止された場合に内部の制御によりリフレッシュを行う
セルフリフレッシュモードとを有するDRAMに対し
て、オートリフレッシュモードにおける上記リフレッシ
ュ制御信号を出力するためのDRAMのリフレッシュ方
法であって、上記オートリフレッシュモードにおいて、
外部からのDRAMへのアクセスと所定のリフレッシュ
間隔とを調停したリフレッシュのタイミングを指示する
リフレッシュ制御信号を出力するとともにリフレッシュ
回数をカウントし、次いで、オートリフレッシュモード
からセルフリフレッシュモードに移行するに際し、上記
所定のリフレッシュ間隔に対応するリフレッシュ制御信
号の出力を中断するとともに、オートリフレッシュモー
ド中のリフレッシュ回数が予め設定された所定回数に達
しているか否かを判定し、リフレッシュ回数が所定回数
に達していない場合に、上記所定のリフレッシュ間隔よ
り短いリフレッシュ間隔により、所定回数に足りない残
りのリフレッシュを集中して行うようにリフレッシュの
タイミングを指示するリフレッシュ制御信号をリフレッ
シュ回数が所定回数に達するまで出力することを特徴と
する。
【0017】
【作用】上記請求項1記載の構成によれば、オートリフ
レッシュモードの場合には、第一制御信号出力手段によ
り、外部からのアクセスと調停を取りながらリフレッシ
ュ制御信号がほぼ所定のリフレッシュ間隔で出力され
る。
レッシュモードの場合には、第一制御信号出力手段によ
り、外部からのアクセスと調停を取りながらリフレッシ
ュ制御信号がほぼ所定のリフレッシュ間隔で出力され
る。
【0018】そして、オートリフレッシュモードからセ
ルフリフレッシュモードに移行する場合には、信号出力
制御手段により、第一制御信号出力手段からのリフレッ
シュ制御信号が中断されるとともに、上記リフレッシュ
回数カウンタの値が予め設定された所定カウント値、す
なわち、1サイクル分のリフレッシュ回数に至っていな
い場合には、上記リフレッシュ回数カウンタのカウント
値が1サイクル分のリフレッシュ回数に至るまで、第二
制御信号出力手段から極めて短いリフレッシュ間隔に対
応したリフレッシュ制御信号が出力される。
ルフリフレッシュモードに移行する場合には、信号出力
制御手段により、第一制御信号出力手段からのリフレッ
シュ制御信号が中断されるとともに、上記リフレッシュ
回数カウンタの値が予め設定された所定カウント値、す
なわち、1サイクル分のリフレッシュ回数に至っていな
い場合には、上記リフレッシュ回数カウンタのカウント
値が1サイクル分のリフレッシュ回数に至るまで、第二
制御信号出力手段から極めて短いリフレッシュ間隔に対
応したリフレッシュ制御信号が出力される。
【0019】従って、オートモードからセルフモードに
移行する際に、既に1サイクル部分のリフレッシュが行
われていれば、そのままセルフモードに移行することに
なる。また、オートモードからセルフモードに移行する
際に、未だ1サイクル分のリフレッシュが終わっていな
ければ、1サイクル分のリフレッシュが行われるまで、
1サイクルの残りの分だけ、集中モードによるリフレッ
シュが行われることになる。
移行する際に、既に1サイクル部分のリフレッシュが行
われていれば、そのままセルフモードに移行することに
なる。また、オートモードからセルフモードに移行する
際に、未だ1サイクル分のリフレッシュが終わっていな
ければ、1サイクル分のリフレッシュが行われるまで、
1サイクルの残りの分だけ、集中モードによるリフレッ
シュが行われることになる。
【0020】従って、上記従来における前者のリフレッ
シュ方法のように、オートモードにおいて、1サイクル
分のリフレッシュが終わる前に、セルフモードに移行す
ることになった場合に、1サイクル分のリフレッシュの
うちの残りのリフレッシュが行われるまで、オートモー
ドにおける比較的長いリフレッシュ時間でのリフレッシ
ュを行ってからセルフモードに移行した場合に比較し
て、短い時間でオートモードからセルフモードに移行す
ることができる。
シュ方法のように、オートモードにおいて、1サイクル
分のリフレッシュが終わる前に、セルフモードに移行す
ることになった場合に、1サイクル分のリフレッシュの
うちの残りのリフレッシュが行われるまで、オートモー
ドにおける比較的長いリフレッシュ時間でのリフレッシ
ュを行ってからセルフモードに移行した場合に比較し
て、短い時間でオートモードからセルフモードに移行す
ることができる。
【0021】また、上記従来における後者のリフレッシ
ュ方法のように、オートモードからセルフモードに移行
する際に、極めて短いリフレッシュ時間による集中リフ
レッシュを1サイクル分行う場合に比較して、この実施
例においては、1サイクル分の集中リフレッシュよりも
少ない集中リフレッシュでセルフモードに移行するの
で、さらにモード遷移に要する時間を短いものとするこ
とができるとともにモード遷移の際のリフレッシュ回数
を減らして、DRAMの電力の消費量を低減することが
できる。
ュ方法のように、オートモードからセルフモードに移行
する際に、極めて短いリフレッシュ時間による集中リフ
レッシュを1サイクル分行う場合に比較して、この実施
例においては、1サイクル分の集中リフレッシュよりも
少ない集中リフレッシュでセルフモードに移行するの
で、さらにモード遷移に要する時間を短いものとするこ
とができるとともにモード遷移の際のリフレッシュ回数
を減らして、DRAMの電力の消費量を低減することが
できる。
【0022】また、上記請求項2記載の構成によれば、
上記請求項1記載の構成と同様に、オートモードからセ
ルフモードに移行する際に、既に所定回数、すなわち、
1サイクル分のリフレッシュが行われていれば、そのま
まセルフモードに移行し、未だ1サイクル分のリフレッ
シュが終わっていなければ、1サイクル分のリフレッシ
ュが行われるまで、1サイクル分のリフレッシュのうち
の残りのリフレッシュだけが集中モードにより行われる
ことになる。従って、従来に比較して短時間で、かつ、
電力消費量を低減させてオートモードからセルフモード
に移行することができる。
上記請求項1記載の構成と同様に、オートモードからセ
ルフモードに移行する際に、既に所定回数、すなわち、
1サイクル分のリフレッシュが行われていれば、そのま
まセルフモードに移行し、未だ1サイクル分のリフレッ
シュが終わっていなければ、1サイクル分のリフレッシ
ュが行われるまで、1サイクル分のリフレッシュのうち
の残りのリフレッシュだけが集中モードにより行われる
ことになる。従って、従来に比較して短時間で、かつ、
電力消費量を低減させてオートモードからセルフモード
に移行することができる。
【0023】
【実施例】以下に、本発明の一実施例のDRAMリフレ
ッシュ装置及びDRAMのリフレッシュ方法を図面を参
照して説明する。図1は、この実施例のDRAMリフレ
ッシュ装置(リフレッシュ回路)の基本構成を示すブロ
ック図である。
ッシュ装置及びDRAMのリフレッシュ方法を図面を参
照して説明する。図1は、この実施例のDRAMリフレ
ッシュ装置(リフレッシュ回路)の基本構成を示すブロ
ック図である。
【0024】図1に示すように、この実施例のDRAM
リフレッシュ装置は、オートモードにおけるリフレッシ
ュのタイミングを合わせるためのクロック信号を出力す
るリフレッシュクロックジェネレータ1と、CPU(図
示略)等からのDRAM2へのアクセスのタイミングと
上記リフレッシュクロックジェネレータ1のクロック信
号に基づくリフレッシュのタイミングとを調停し、調停
されたタイミングに対応してRAS及びCASを出力す
るアクセス調停タイミング生成回路3と、集中モードに
おけるリフレッシュのタイミングを合わせるためのクロ
ック信号を出力するリフレッシュクロックジェネレータ
4と、該リフレッシュクロックジェネレータ4のクロッ
ク信号に対応してDRAMにリフレッシュを指示するた
めのRAS及びCASを出力する集中リフレッシュタイ
ミング回路5と、上記リフレッシュクロックジェネレー
タ1及び集中リフレッシュクロックジェネレータ4から
のクロック信号をカウントする集中リフレッシュカウン
タ6と、1サイクル分のリフレッシュ回数が規定数とし
て格納される集中リフレッシュ回数レジスタ7と、上記
集中リフレッシュカウンタ6のカウント値Aと集中リフ
レッシュ回数レジスタ7の格納値Bとを比較し、A≧B
の場合に信号を出力するコンパレータ8と、コンパレー
タ8からの出力信号を保持するラッチ9とを有する。
リフレッシュ装置は、オートモードにおけるリフレッシ
ュのタイミングを合わせるためのクロック信号を出力す
るリフレッシュクロックジェネレータ1と、CPU(図
示略)等からのDRAM2へのアクセスのタイミングと
上記リフレッシュクロックジェネレータ1のクロック信
号に基づくリフレッシュのタイミングとを調停し、調停
されたタイミングに対応してRAS及びCASを出力す
るアクセス調停タイミング生成回路3と、集中モードに
おけるリフレッシュのタイミングを合わせるためのクロ
ック信号を出力するリフレッシュクロックジェネレータ
4と、該リフレッシュクロックジェネレータ4のクロッ
ク信号に対応してDRAMにリフレッシュを指示するた
めのRAS及びCASを出力する集中リフレッシュタイ
ミング回路5と、上記リフレッシュクロックジェネレー
タ1及び集中リフレッシュクロックジェネレータ4から
のクロック信号をカウントする集中リフレッシュカウン
タ6と、1サイクル分のリフレッシュ回数が規定数とし
て格納される集中リフレッシュ回数レジスタ7と、上記
集中リフレッシュカウンタ6のカウント値Aと集中リフ
レッシュ回数レジスタ7の格納値Bとを比較し、A≧B
の場合に信号を出力するコンパレータ8と、コンパレー
タ8からの出力信号を保持するラッチ9とを有する。
【0025】また、DRAMリフレッシュ装置には、信
号線10からオートモードとセルフモードとの切り換え
を制御するためのモード切換制御信号が入力されるよう
になっているとともに、上記モード切換制御信号におい
ては、オートモードがON(1)の場合に制御信号が1
(High)となり、セルフモードがON(1)の場合
に、制御信号が0(Low)となるようになっている。
号線10からオートモードとセルフモードとの切り換え
を制御するためのモード切換制御信号が入力されるよう
になっているとともに、上記モード切換制御信号におい
ては、オートモードがON(1)の場合に制御信号が1
(High)となり、セルフモードがON(1)の場合
に、制御信号が0(Low)となるようになっている。
【0026】また、上記DRAMリフレッシュ装置に
は、上記信号線10からのモード切換制御信号が反転さ
れて入力されるとともに、ラッチ9からの出力信号が反
転されて入力されて、集中リフレッシュイネーブル(集
中モードにおけるリフレッシュを許可する制御信号)信
号を集中リフレッシュクロックジェネレータ4に出力す
るANDゲート11と、上記信号線10からのモード切
換制御信号が反転されて入力されるとともに、ラッチ9
からの出力信号が入力されて、反転されたセルフイネー
ブル(セルフモードを許可する制御信号)信号が出力さ
れるANDゲート12と、リフレッシュクロックジェネ
レータ1及び集中リフレッシュクロックジェネレータ4
からの信号が入力されるORゲート13と、アクセス調
停タイミング生成回路3及び集中リフレッシュタイミン
グ回路5から出力される制御信号としてのRASが入力
されるORゲート14と、アクセス調停タイミング生成
回路3及び集中リフレッシュタイミング回路5から出力
される制御信号としてのCASが入力されるORゲート
14と、上記ORゲート14から出力される制御信号と
してのRASが入力されるとともに、ANDゲート12
からの反転されたセルフイネーブル信号が入力されるA
NDゲート16と、上記ORゲート15から出力される
制御信号としてのCASが入力されるとともに、AND
ゲート12からの反転されたセルフイネーブル信号が入
力されるANDゲート17とを有する。
は、上記信号線10からのモード切換制御信号が反転さ
れて入力されるとともに、ラッチ9からの出力信号が反
転されて入力されて、集中リフレッシュイネーブル(集
中モードにおけるリフレッシュを許可する制御信号)信
号を集中リフレッシュクロックジェネレータ4に出力す
るANDゲート11と、上記信号線10からのモード切
換制御信号が反転されて入力されるとともに、ラッチ9
からの出力信号が入力されて、反転されたセルフイネー
ブル(セルフモードを許可する制御信号)信号が出力さ
れるANDゲート12と、リフレッシュクロックジェネ
レータ1及び集中リフレッシュクロックジェネレータ4
からの信号が入力されるORゲート13と、アクセス調
停タイミング生成回路3及び集中リフレッシュタイミン
グ回路5から出力される制御信号としてのRASが入力
されるORゲート14と、アクセス調停タイミング生成
回路3及び集中リフレッシュタイミング回路5から出力
される制御信号としてのCASが入力されるORゲート
14と、上記ORゲート14から出力される制御信号と
してのRASが入力されるとともに、ANDゲート12
からの反転されたセルフイネーブル信号が入力されるA
NDゲート16と、上記ORゲート15から出力される
制御信号としてのCASが入力されるとともに、AND
ゲート12からの反転されたセルフイネーブル信号が入
力されるANDゲート17とを有する。
【0027】次に、信号線10から入力されるモード切
換制御信号に基づいて、DRAMリフレッシュ装置の各
部を詳細に説明する。上記リフレッシュクロックジェネ
レータ1は、周知のものであり、オートモードにおける
リフレッシュサイクルに対応するクロック信号を出力す
るようになっている。
換制御信号に基づいて、DRAMリフレッシュ装置の各
部を詳細に説明する。上記リフレッシュクロックジェネ
レータ1は、周知のものであり、オートモードにおける
リフレッシュサイクルに対応するクロック信号を出力す
るようになっている。
【0028】また、上記リフレッシュクロックジェネレ
ータ1は、信号線10に接続され、信号線10からのモ
ード切換制御信号がオートモードを示す1の場合に、ク
ロック信号の出力がONとなり、モード切換制御信号が
セルフモードを示す0の場合に、クロック信号の出力が
OFFとなるようになっている。
ータ1は、信号線10に接続され、信号線10からのモ
ード切換制御信号がオートモードを示す1の場合に、ク
ロック信号の出力がONとなり、モード切換制御信号が
セルフモードを示す0の場合に、クロック信号の出力が
OFFとなるようになっている。
【0029】なお、リフレッシュクロックジェネレータ
1から出力されるクロック信号は、後述するようにCP
UからDRAM2へのアクセスがある場合のリフレッシ
ュのタイミングを合わせるためのクロック信号を出力す
るものであり、CPUからDRAM2へのアクセスを邪
魔しないようにリフレッシュから次のリフレッシュまで
のリフレッシュ時間が比較的長く設定されたクロック信
号を出力するようになっている。
1から出力されるクロック信号は、後述するようにCP
UからDRAM2へのアクセスがある場合のリフレッシ
ュのタイミングを合わせるためのクロック信号を出力す
るものであり、CPUからDRAM2へのアクセスを邪
魔しないようにリフレッシュから次のリフレッシュまで
のリフレッシュ時間が比較的長く設定されたクロック信
号を出力するようになっている。
【0030】上記アクセス調停タイミング生成回路1
は、上記リフレッシュクロックジェネレータ1からオー
トモードにおけるリフレッシュサイクルに対応するクロ
ック信号が入力されるとともに、CPU(図示略)から
信号線18を介してDRAMへのアクセスを示す制御信
号が入力されるようになっており、リフレッシュのタイ
ミングとCPUからのアクセスのタイミングを調停し
て、DRAM2に周知のRAS及びCASの制御信号を
出力するようになっている。
は、上記リフレッシュクロックジェネレータ1からオー
トモードにおけるリフレッシュサイクルに対応するクロ
ック信号が入力されるとともに、CPU(図示略)から
信号線18を介してDRAMへのアクセスを示す制御信
号が入力されるようになっており、リフレッシュのタイ
ミングとCPUからのアクセスのタイミングを調停し
て、DRAM2に周知のRAS及びCASの制御信号を
出力するようになっている。
【0031】すなわち、上記アクセス調停タイミング生
成回路1は、CPUからのアクセスとリフレッシュ装置
からのリフレッシュとがぶつからないように調停して、
CPUからのアクセスの場合には、RASを先に出力す
るとともに、RASの一部と重なるようにCASを出力
して、アドレスバスからDRAMへの行のアドレスと列
のアドレスとの入力を制御するとともに、リフレッシュ
に際してはCASを先に出力するとともに、CASの一
部と重なるようにRASを出力して、DRAM2にリフ
レッシュを指示するようになっている。
成回路1は、CPUからのアクセスとリフレッシュ装置
からのリフレッシュとがぶつからないように調停して、
CPUからのアクセスの場合には、RASを先に出力す
るとともに、RASの一部と重なるようにCASを出力
して、アドレスバスからDRAMへの行のアドレスと列
のアドレスとの入力を制御するとともに、リフレッシュ
に際してはCASを先に出力するとともに、CASの一
部と重なるようにRASを出力して、DRAM2にリフ
レッシュを指示するようになっている。
【0032】そして、上記RAS及びCASを所定のタ
イミングで出力することが、DRAM2にリフレッシュ
を指示するための制御信号となっている。上記集中リフ
レッシュクロックジェネレータ4は、周知のものであ
り、集中モードにおけるリフレッシュサイクルに対応す
るクロック信号を出力するようになっている。
イミングで出力することが、DRAM2にリフレッシュ
を指示するための制御信号となっている。上記集中リフ
レッシュクロックジェネレータ4は、周知のものであ
り、集中モードにおけるリフレッシュサイクルに対応す
るクロック信号を出力するようになっている。
【0033】また、上記集中リフレッシュクロックジェ
ネレータ4は、ANDゲート11を介して信号線10及
びラッチ9に接続されており、信号線10からのモード
切換制御信号がセルフモード(0)を示すもので、か
つ、ラッチ9からの信号が0の場合に、ANDゲート1
1から集中リフレッシュイネーブル信号(1)が出力さ
れ、集中リフレッシュクロックジェネレータ4からのク
ロック信号の出力がONとなるようになっている。
ネレータ4は、ANDゲート11を介して信号線10及
びラッチ9に接続されており、信号線10からのモード
切換制御信号がセルフモード(0)を示すもので、か
つ、ラッチ9からの信号が0の場合に、ANDゲート1
1から集中リフレッシュイネーブル信号(1)が出力さ
れ、集中リフレッシュクロックジェネレータ4からのク
ロック信号の出力がONとなるようになっている。
【0034】なお、集中リフレッシュクロックジェネレ
ータ4においては、信号線10からのモード切換制御信
号がセルフモード(0)に切り換えられた後に、クロッ
ク信号を出力するものであり、CPUのアクセスとタイ
ミングを調整する必要がなく、極めて短いリフレッシュ
時間に対応するクロック信号を出力するようになってい
る。
ータ4においては、信号線10からのモード切換制御信
号がセルフモード(0)に切り換えられた後に、クロッ
ク信号を出力するものであり、CPUのアクセスとタイ
ミングを調整する必要がなく、極めて短いリフレッシュ
時間に対応するクロック信号を出力するようになってい
る。
【0035】上記集中リフレッシュタイミング回路5
は、上記集中リフレッシュクロックジェネレータ4から
集中モードにおけるリフレッシュサイクルに対応するク
ロック信号が入力され、該クロック信号に基づいてDR
AM2にリフレッシュを指示するために、CAS及びR
ASを出力するようになっている。
は、上記集中リフレッシュクロックジェネレータ4から
集中モードにおけるリフレッシュサイクルに対応するク
ロック信号が入力され、該クロック信号に基づいてDR
AM2にリフレッシュを指示するために、CAS及びR
ASを出力するようになっている。
【0036】すなわち、集中リフレッシュタイミング回
路5は、上記アクセス調停タイミング生成回路3よりも
極めて短いリフレッシュ時間でDRAM2にリフレッシ
ュを指示する制御信号を出力するようになっている。上
記集中リフレッシュカウンタ6は、ORゲート13を介
して、リフレッシュクロックジェネレータ1及び集中リ
フレッシュクロックジェネレータ4に接続されており、
これらから出力されるクロック信号をカウントできるよ
うになっている。
路5は、上記アクセス調停タイミング生成回路3よりも
極めて短いリフレッシュ時間でDRAM2にリフレッシ
ュを指示する制御信号を出力するようになっている。上
記集中リフレッシュカウンタ6は、ORゲート13を介
して、リフレッシュクロックジェネレータ1及び集中リ
フレッシュクロックジェネレータ4に接続されており、
これらから出力されるクロック信号をカウントできるよ
うになっている。
【0037】すなわち、リフレッシュクロックジェネレ
ータ1からのクロック信号に基づいて行われるオートモ
ードのリフレッシュ回数と、集中リフレッシュクロック
ジェネレータ4からのクロック信号に基づいて行われる
集中モードのリフレッシュ回数との両方をカウントでき
るようになっている。
ータ1からのクロック信号に基づいて行われるオートモ
ードのリフレッシュ回数と、集中リフレッシュクロック
ジェネレータ4からのクロック信号に基づいて行われる
集中モードのリフレッシュ回数との両方をカウントでき
るようになっている。
【0038】上記集中リフレッシュ回数レジスタ7に
は、DRAM2の全てのメモリセルを一回ずつリフレッ
シュするのに必要なリフレッシュ回数が規定数として格
納されている。上記コンパレータ8は、集中リフレッシ
ュカウンタ6から出力されるカウント値A及び集中リフ
レッシュ回数レジスタ7から出力される格納値Bを比較
し、A≧Bとなった際に、ラッチ9に信号を出力するよ
うになっている。
は、DRAM2の全てのメモリセルを一回ずつリフレッ
シュするのに必要なリフレッシュ回数が規定数として格
納されている。上記コンパレータ8は、集中リフレッシ
ュカウンタ6から出力されるカウント値A及び集中リフ
レッシュ回数レジスタ7から出力される格納値Bを比較
し、A≧Bとなった際に、ラッチ9に信号を出力するよ
うになっている。
【0039】上記ラッチ9は、コンパレータ8から信号
が出力された際にこれを保持し、ANDゲート11及び
ANDゲート12に出力するようになっているととも
に、信号線10に接続されて信号線10からのモード切
換制御信号がオートモードを示す1となった場合にクリ
アされるようになっている。
が出力された際にこれを保持し、ANDゲート11及び
ANDゲート12に出力するようになっているととも
に、信号線10に接続されて信号線10からのモード切
換制御信号がオートモードを示す1となった場合にクリ
アされるようになっている。
【0040】次に、上記構成を有するDRAMリフレッ
シュ装置における各部の動作に基づいてこの実施例のD
RAMのリフレッシュ方法を図2を参照して説明する。
まず、上記DRAM2を有する情報機器の電源を入れ、
CPUがDRAM2にアクセスする際には、上記信号線
10からのモード切換制御信号が0から1となる。
シュ装置における各部の動作に基づいてこの実施例のD
RAMのリフレッシュ方法を図2を参照して説明する。
まず、上記DRAM2を有する情報機器の電源を入れ、
CPUがDRAM2にアクセスする際には、上記信号線
10からのモード切換制御信号が0から1となる。
【0041】この際には、信号線10に接続されたリフ
レッシュクロックジェネレータ1からのクロック信号の
出力がONとなり、アクセス調停タイミング回路3へク
ロック信号が出力される。
レッシュクロックジェネレータ1からのクロック信号の
出力がONとなり、アクセス調停タイミング回路3へク
ロック信号が出力される。
【0042】そして、アクセス調停タイミング回路3に
おいては、信号線18を介したCPUからのアクセスを
示す制御信号と上記クロック信号とに基づいて、CPU
からのアクセスとリフレッシュとを調停してRAS及び
CASをそれぞれORゲート14及びORゲート15を
介してANDゲート16及びANDゲート17に出力す
る。
おいては、信号線18を介したCPUからのアクセスを
示す制御信号と上記クロック信号とに基づいて、CPU
からのアクセスとリフレッシュとを調停してRAS及び
CASをそれぞれORゲート14及びORゲート15を
介してANDゲート16及びANDゲート17に出力す
る。
【0043】また、ラッチ9は、信号線10からのオー
トモード(1)を示す信号により、クリアされ、ラッチ
9からのANDゲート11及びANDゲート12への出
力信号が0となる。
トモード(1)を示す信号により、クリアされ、ラッチ
9からのANDゲート11及びANDゲート12への出
力信号が0となる。
【0044】また、ANDゲート12においては、信号
線10からの信号が1となり、ラッチ9からの出力が0
となるので、ANDゲート16及びANDゲート17へ
の出力が1となり、ANDゲート16及びANDゲート
17においては、それぞれORゲート14及びORゲー
ト15を介してアクセス調停タイミング生成回路3から
入力されたRAS及びCASの制御信号がそのままDR
AM2に出力される。すなわち、オートモードにおける
リフレッシュが実行される(ステップS1)また、AN
Dゲート11においては、信号線10からの信号が1と
なり、ラッチ9からの信号が0となるので、集中リフレ
ッシュクロックジェネレータ4への出力信号は0とな
り、集中リフレッシュクロックジェネレータ4からはク
ロック信号が出力されない状態となる。従って、集中リ
フレッシュタイミング回路5からはRAS及びCASの
制御信号が出力されない状態となる。
線10からの信号が1となり、ラッチ9からの出力が0
となるので、ANDゲート16及びANDゲート17へ
の出力が1となり、ANDゲート16及びANDゲート
17においては、それぞれORゲート14及びORゲー
ト15を介してアクセス調停タイミング生成回路3から
入力されたRAS及びCASの制御信号がそのままDR
AM2に出力される。すなわち、オートモードにおける
リフレッシュが実行される(ステップS1)また、AN
Dゲート11においては、信号線10からの信号が1と
なり、ラッチ9からの信号が0となるので、集中リフレ
ッシュクロックジェネレータ4への出力信号は0とな
り、集中リフレッシュクロックジェネレータ4からはク
ロック信号が出力されない状態となる。従って、集中リ
フレッシュタイミング回路5からはRAS及びCASの
制御信号が出力されない状態となる。
【0045】また、上述のようにリフレッシュクロック
ジェネレータ1から出力されたクロック信号は、ORゲ
ート13を介して集中リフレッシュカウンタ6にも入力
されることになり、集中リフレッシュカウンタ6におい
てクロック信号の1となる回数、すなわち、オートモー
ドにおけるリフレッシュ回数がカウントされる(ステッ
プS2)。
ジェネレータ1から出力されたクロック信号は、ORゲ
ート13を介して集中リフレッシュカウンタ6にも入力
されることになり、集中リフレッシュカウンタ6におい
てクロック信号の1となる回数、すなわち、オートモー
ドにおけるリフレッシュ回数がカウントされる(ステッ
プS2)。
【0046】そして、信号線10からのモード切換制御
信号がオートモード(1)のままの場合、すなわちCP
Uからセルフモードへ遷移するようにセルフモードをO
N(1)とする命令が出力されない場合(ステップS
3)には、アクセス調停タイミング生成回路3からDR
AM2にリフレッシュを指示するタイミングでRAS及
びCASが順次出力されていくとともに、リフレッシュ
の回数が集中リフレッシュカウンタ6にカウントされ
る。
信号がオートモード(1)のままの場合、すなわちCP
Uからセルフモードへ遷移するようにセルフモードをO
N(1)とする命令が出力されない場合(ステップS
3)には、アクセス調停タイミング生成回路3からDR
AM2にリフレッシュを指示するタイミングでRAS及
びCASが順次出力されていくとともに、リフレッシュ
の回数が集中リフレッシュカウンタ6にカウントされ
る。
【0047】また、集中リフレッシュカウンタ6のカウ
ント値Aが集中リフレッシュ回数レジスタ7の格納値B
以上となった場合には、コンパレータ8からのラッチ9
への出力信号が1となるが、信号線10からのモード切
換制御信号がオートモード(1)の場合には、ラッチ9
がクリアされた状態なので、ラッチ9からのANDゲー
ト11、12への出力信号は0のままである。
ント値Aが集中リフレッシュ回数レジスタ7の格納値B
以上となった場合には、コンパレータ8からのラッチ9
への出力信号が1となるが、信号線10からのモード切
換制御信号がオートモード(1)の場合には、ラッチ9
がクリアされた状態なので、ラッチ9からのANDゲー
ト11、12への出力信号は0のままである。
【0048】一方、CPUからセルフモードへ遷移する
ようにセルフモードを1とする命令が出力された場合
(ステップS3)には、信号線10からのモード切換制
御信号が0となる。この際には、リフレッシュクロック
ジェネレータ1からのクロック信号の出力がOFFとな
るとともに、アクセス調停タイミング生成回路3からの
RAS及びCASの出力がOFFとなる。
ようにセルフモードを1とする命令が出力された場合
(ステップS3)には、信号線10からのモード切換制
御信号が0となる。この際には、リフレッシュクロック
ジェネレータ1からのクロック信号の出力がOFFとな
るとともに、アクセス調停タイミング生成回路3からの
RAS及びCASの出力がOFFとなる。
【0049】また、信号線10からラッチ9への制御信
号がセルフモード(0)となり、ラッチ9に対するクリ
アが解除された状態となる。従って、コンパレータ8に
おいて、集中リフレッシュカウンタ6のカウント値Aが
集中リフレッシュ回数レジスタ7の格納値B以上となっ
ている場合には、ラッチ9からANDゲート11、12
への出力が1となり、コンパレータ8において、未だ集
中リフレッシュカウンタ6のカウント値Aが集中リフレ
ッシュ回数レジスタ7の格納値B以下の場合には、ラッ
チ9からANDゲート11、12への出力が0のままと
なる。
号がセルフモード(0)となり、ラッチ9に対するクリ
アが解除された状態となる。従って、コンパレータ8に
おいて、集中リフレッシュカウンタ6のカウント値Aが
集中リフレッシュ回数レジスタ7の格納値B以上となっ
ている場合には、ラッチ9からANDゲート11、12
への出力が1となり、コンパレータ8において、未だ集
中リフレッシュカウンタ6のカウント値Aが集中リフレ
ッシュ回数レジスタ7の格納値B以下の場合には、ラッ
チ9からANDゲート11、12への出力が0のままと
なる。
【0050】すなわち、ラッチ9のクリアが解除された
状態で初めてコンパレータ8による上記カウント値A及
び格納値Bの比較結果が出力されることになり、集中リ
フレッシュカウンタ6のカウント値Aが集中リフレッシ
ュ回数レジスタ7の格納値B(規定数)以上となったか
否かが判定されることになる(ステップS4)。
状態で初めてコンパレータ8による上記カウント値A及
び格納値Bの比較結果が出力されることになり、集中リ
フレッシュカウンタ6のカウント値Aが集中リフレッシ
ュ回数レジスタ7の格納値B(規定数)以上となったか
否かが判定されることになる(ステップS4)。
【0051】ここで、既に、カウント値Aが格納値B以
上となっている場合には、コンパレータ8からのラッチ
9への出力が0から1となり、ラッチ9からANDゲー
ト11、12への出力が0から1となる。
上となっている場合には、コンパレータ8からのラッチ
9への出力が0から1となり、ラッチ9からANDゲー
ト11、12への出力が0から1となる。
【0052】従って、ANDゲート11においては、信
号線10を介したモード切換用制御信号がセルフモード
(0)とされた状態で、ラッチ9からの入力が1となる
ので、出力が0となり集中リフレッシュジェネレータ4
からのクロック信号の出力がOFFのままとなるととも
に、集中リフレッシュタイミング回路5からのRAS及
びCASの出力がOFFのままとなる。
号線10を介したモード切換用制御信号がセルフモード
(0)とされた状態で、ラッチ9からの入力が1となる
ので、出力が0となり集中リフレッシュジェネレータ4
からのクロック信号の出力がOFFのままとなるととも
に、集中リフレッシュタイミング回路5からのRAS及
びCASの出力がOFFのままとなる。
【0053】また、ANDゲート12においては、信号
線10を介したモード切換用制御信号がセルフモード
(0)とされた状態で、ラッチ9からの入力が1となる
ので、出力が0、すなわちセルフイネーブルの状態とな
り、ANDゲートからの0の出力が入力されるANDゲ
ート16及びANDゲート17において、ORゲート1
4及びORゲート15を介したアクセル調停タイミング
回路3もしくは集中リフレッシュタイミング回路5から
のRAS及びCASの出力が遮断された状態となる。
線10を介したモード切換用制御信号がセルフモード
(0)とされた状態で、ラッチ9からの入力が1となる
ので、出力が0、すなわちセルフイネーブルの状態とな
り、ANDゲートからの0の出力が入力されるANDゲ
ート16及びANDゲート17において、ORゲート1
4及びORゲート15を介したアクセル調停タイミング
回路3もしくは集中リフレッシュタイミング回路5から
のRAS及びCASの出力が遮断された状態となる。
【0054】そして、DRAM2においてはセルフイネ
ーブルとなり、セルフリフレッシュモードにおけるリフ
レッシュを実行するステップS8に進んだ状態となる。
また、この際には、ANDゲート12からの0の出力が
反転されて集中リフレッシュカウンタ6のリセット信号
の端子に入力され、集中リフレッシュカウンタ6がリセ
ットされる。
ーブルとなり、セルフリフレッシュモードにおけるリフ
レッシュを実行するステップS8に進んだ状態となる。
また、この際には、ANDゲート12からの0の出力が
反転されて集中リフレッシュカウンタ6のリセット信号
の端子に入力され、集中リフレッシュカウンタ6がリセ
ットされる。
【0055】一方、カウント値Aが格納値B以上となっ
ていない場合には、上述のように、ラッチ9からAND
ゲート11への出力が0となり、信号線8からANDゲ
ート11への出力がセルフモード(0)となり、AND
ゲート11からの出力が1となる。
ていない場合には、上述のように、ラッチ9からAND
ゲート11への出力が0となり、信号線8からANDゲ
ート11への出力がセルフモード(0)となり、AND
ゲート11からの出力が1となる。
【0056】従って、ANDゲート11に接続された集
中リフレッシュジェネレータ4からのクロック信号の出
力ONとなるとともに、このクロック信号が入力された
集中リフレッシュタイミング回路5から集中モードにお
けるリフレッシュサイクルで、DRAM2にリフレッシ
ュを指示するようにRAS及びCASが出力される。
中リフレッシュジェネレータ4からのクロック信号の出
力ONとなるとともに、このクロック信号が入力された
集中リフレッシュタイミング回路5から集中モードにお
けるリフレッシュサイクルで、DRAM2にリフレッシ
ュを指示するようにRAS及びCASが出力される。
【0057】また、集中リフレッシュタイミング回路5
から出力されたRAS及びCASは、ORゲート14及
びORゲート15を介してANDゲート16及びAND
ゲート17に入力される。
から出力されたRAS及びCASは、ORゲート14及
びORゲート15を介してANDゲート16及びAND
ゲート17に入力される。
【0058】また、ANDゲート12において、ラッチ
9からの入力信号が0で、信号線10から入力される制
御信号がセルフモード(0)となっているので、AND
ゲート16及びANDゲート17への出力が1となり、
ANDゲート16及びANDゲート17においては、そ
れぞれORゲート14及びORゲート15を介して集中
リフレッシュタイミング回路5から入力されたRAS及
びCASの制御信号がそのままDRAM2に出力され
る。すなわち、集中モードにおけるリフレッシュが実行
される(ステップS5)。
9からの入力信号が0で、信号線10から入力される制
御信号がセルフモード(0)となっているので、AND
ゲート16及びANDゲート17への出力が1となり、
ANDゲート16及びANDゲート17においては、そ
れぞれORゲート14及びORゲート15を介して集中
リフレッシュタイミング回路5から入力されたRAS及
びCASの制御信号がそのままDRAM2に出力され
る。すなわち、集中モードにおけるリフレッシュが実行
される(ステップS5)。
【0059】また、上述のように集中リフレッシュクロ
ックジェネレータ1から出力されたクロック信号は、O
Rゲート13を介して集中リフレッシュカウンタ6にも
入力されることになり、集中リフレッシュカウンタ6に
おいてクロック信号の1となる回数、すなわち、集中モ
ードにおけるリフレッシュ回数がカウントされる(ステ
ップS6)。
ックジェネレータ1から出力されたクロック信号は、O
Rゲート13を介して集中リフレッシュカウンタ6にも
入力されることになり、集中リフレッシュカウンタ6に
おいてクロック信号の1となる回数、すなわち、集中モ
ードにおけるリフレッシュ回数がカウントされる(ステ
ップS6)。
【0060】従って、集中リフレッシュカウンタ6にお
いては、オートモード中にリフレッシュ回数がカウント
されるとともに、オートモードからセルフモードへのモ
ード切換制御信号が入力された時点で、集中リフレッシ
ュカウンタ6のカウント値Aが集中リフレッシュ回数レ
ジスタ7の格納値B以上となっていない場合に、引き続
き集中モードにおけるリフレッシュ回数が上乗せしてカ
ウントされるようになっている。
いては、オートモード中にリフレッシュ回数がカウント
されるとともに、オートモードからセルフモードへのモ
ード切換制御信号が入力された時点で、集中リフレッシ
ュカウンタ6のカウント値Aが集中リフレッシュ回数レ
ジスタ7の格納値B以上となっていない場合に、引き続
き集中モードにおけるリフレッシュ回数が上乗せしてカ
ウントされるようになっている。
【0061】そして、コンパレータ8においては、上述
のようにカウント値Aと格納値B(規定数)とが比較さ
れてカウント値Aが格納値B以上となったか否かを示す
信号が出力されており、集中リフレッシュカウンタ6の
値がカウントアップされた際に、未だカウント値Aが格
納値Bより小さな場合には(ステップS7)、コンパレ
ータ8からのラッチ9への出力が0のままとなり、ラッ
チ9からANDゲート11、12への出力も0のままと
なる。そして、そのまま集中モードにおけるリフレッシ
ュが続行される。
のようにカウント値Aと格納値B(規定数)とが比較さ
れてカウント値Aが格納値B以上となったか否かを示す
信号が出力されており、集中リフレッシュカウンタ6の
値がカウントアップされた際に、未だカウント値Aが格
納値Bより小さな場合には(ステップS7)、コンパレ
ータ8からのラッチ9への出力が0のままとなり、ラッ
チ9からANDゲート11、12への出力も0のままと
なる。そして、そのまま集中モードにおけるリフレッシ
ュが続行される。
【0062】また、集中リフレッシュカウンタ6の値が
カウントアップされた際に、カウント値Aが格納値B以
上となった場合には(ステップS7)、コンパレータ8
からのラッチ9への出力が0から1となり、ラッチ9か
らANDゲート11、12への出力が0から1となる。
カウントアップされた際に、カウント値Aが格納値B以
上となった場合には(ステップS7)、コンパレータ8
からのラッチ9への出力が0から1となり、ラッチ9か
らANDゲート11、12への出力が0から1となる。
【0063】従って、ANDゲート11においては、信
号線10を介したモード切換制御信号がセルフモード
(0)とされた状態で、ラッチ9からの入力が1となる
ので、出力が0となり集中リフレッシュジェネレータ4
からのクロック信号の出力がOFFとなるとともに、集
中リフレッシュタイミング回路5からのRAS及びCA
Sの出力がOFFとなる。
号線10を介したモード切換制御信号がセルフモード
(0)とされた状態で、ラッチ9からの入力が1となる
ので、出力が0となり集中リフレッシュジェネレータ4
からのクロック信号の出力がOFFとなるとともに、集
中リフレッシュタイミング回路5からのRAS及びCA
Sの出力がOFFとなる。
【0064】また、ANDゲート12においては、信号
線10を介したモード切換制御信号がセルフモード
(0)とされた状態で、ラッチ9からの入力が1となる
ので、出力が0、すなわちセルフイネーブルの状態とな
り、ANDゲート12からの0の出力が入力されるAN
Dゲート16及びANDゲート17において、ORゲー
ト14及びORゲート15を介したアクセル調停タイミ
ング回路3もしくは集中リフレッシュタイミング回路5
からのRAS及びCASの出力が遮断された状態とな
る。
線10を介したモード切換制御信号がセルフモード
(0)とされた状態で、ラッチ9からの入力が1となる
ので、出力が0、すなわちセルフイネーブルの状態とな
り、ANDゲート12からの0の出力が入力されるAN
Dゲート16及びANDゲート17において、ORゲー
ト14及びORゲート15を介したアクセル調停タイミ
ング回路3もしくは集中リフレッシュタイミング回路5
からのRAS及びCASの出力が遮断された状態とな
る。
【0065】そして、DRAM2においてはセルフイネ
ーブルとなり、セルフリフレッシュモードにおけるリフ
レッシュが実行される(ステップS8)。また、この際
に、ANDゲート12からの0の出力が反転されて集中
リフレッシュカウンタ6のリセット信号の端子に入力さ
れ、集中リフレッシュカウンタ6がリセットされる。
ーブルとなり、セルフリフレッシュモードにおけるリフ
レッシュが実行される(ステップS8)。また、この際
に、ANDゲート12からの0の出力が反転されて集中
リフレッシュカウンタ6のリセット信号の端子に入力さ
れ、集中リフレッシュカウンタ6がリセットされる。
【0066】そして、セルフモードにおいては、信号線
10からのモード切換制御信号がオートモード(1)と
なった場合に、オートモードに戻り、上述のようにリフ
レッシュジェネレータ1からクロック信号が出力され、
アクセス調停タイミング生成回路3からRAS及びCA
Sが出力され、オートモードにおけるリフレッシュが行
われる。
10からのモード切換制御信号がオートモード(1)と
なった場合に、オートモードに戻り、上述のようにリフ
レッシュジェネレータ1からクロック信号が出力され、
アクセス調停タイミング生成回路3からRAS及びCA
Sが出力され、オートモードにおけるリフレッシュが行
われる。
【0067】図3(A)は、モード切換制御信号をオー
トモードからセルフモードに切り換えた際に、オートモ
ードにおいて、DRAM2の全てのメモリセルをリフレ
ッシュする以上のリフレッシュが行われた場合、すなわ
ち、モード切換制御信号がセルフモードに切り換わった
際に、集中リフレッシュカウンタ6のカウント値Aが集
中リフレッシュ回数レジスタの格納値B以上であった場
合のリフレッシュのタイミングを示すものである。
トモードからセルフモードに切り換えた際に、オートモ
ードにおいて、DRAM2の全てのメモリセルをリフレ
ッシュする以上のリフレッシュが行われた場合、すなわ
ち、モード切換制御信号がセルフモードに切り換わった
際に、集中リフレッシュカウンタ6のカウント値Aが集
中リフレッシュ回数レジスタの格納値B以上であった場
合のリフレッシュのタイミングを示すものである。
【0068】図3(A)に示すように、モード切換制御
信号がセルフモードとなった際に、カウント値Aが格納
値B以上の場合には、そのままDRAM2がセルフモー
ドに移行することになる。また、図3(B)は、モード
切換制御信号をオートモードからセルフモードに切り換
えた際に、オートモードにおいて、DRAM2の全ての
メモリセルをリフレッシュするだけのリフレッシュが行
われていない場合、すなわち、モード切換制御信号がセ
ルフモードに切り換わった際に、集中リフレッシュカウ
ンタ6のカウント値Aが集中リフレッシュ回数レジスタ
の格納値Bより小さかった場合のリフレッシュのタイミ
ングを示すものである。
信号がセルフモードとなった際に、カウント値Aが格納
値B以上の場合には、そのままDRAM2がセルフモー
ドに移行することになる。また、図3(B)は、モード
切換制御信号をオートモードからセルフモードに切り換
えた際に、オートモードにおいて、DRAM2の全ての
メモリセルをリフレッシュするだけのリフレッシュが行
われていない場合、すなわち、モード切換制御信号がセ
ルフモードに切り換わった際に、集中リフレッシュカウ
ンタ6のカウント値Aが集中リフレッシュ回数レジスタ
の格納値Bより小さかった場合のリフレッシュのタイミ
ングを示すものである。
【0069】図3(B)に示すように、モード切換制御
信号がセルフモードとなった際に、カウント値Aが格納
値Bより小さい場合には、そのままDRAM2がセルフ
モードに移行する前に、カウント値Aが格納値Bと一致
するまで、すなわち、オートモードにおいてまだリフレ
ッシュされていない残りのメモリセルがリフレッシュさ
れるまで、集中モードにおけるリフレッシュが行われる
ことになる。
信号がセルフモードとなった際に、カウント値Aが格納
値Bより小さい場合には、そのままDRAM2がセルフ
モードに移行する前に、カウント値Aが格納値Bと一致
するまで、すなわち、オートモードにおいてまだリフレ
ッシュされていない残りのメモリセルがリフレッシュさ
れるまで、集中モードにおけるリフレッシュが行われる
ことになる。
【0070】以上のように、この実施例のDRAMリフ
レッシュ装置及びDRAMリフレッシュ方法によれば、
オートモードからセルフモードへのモード遷移におい
て、オートモードによりDRAM2の全てのメモリセル
のリフレッシュが一回以上行われている場合、すなわ
ち、1サイクル分以上のリフレッシュが終了している場
合には、上記集中リフレッシュカウンタ6のカウント値
Aが集中リフレッシュ回数レジスタ7の格納値B以上と
なり、そのままセルフモードに移行することになる。
レッシュ装置及びDRAMリフレッシュ方法によれば、
オートモードからセルフモードへのモード遷移におい
て、オートモードによりDRAM2の全てのメモリセル
のリフレッシュが一回以上行われている場合、すなわ
ち、1サイクル分以上のリフレッシュが終了している場
合には、上記集中リフレッシュカウンタ6のカウント値
Aが集中リフレッシュ回数レジスタ7の格納値B以上と
なり、そのままセルフモードに移行することになる。
【0071】また、オートモードからセルフモードへの
モード遷移において、オートモードによりDRAM2の
全てのメモリセルに対するリフレッシュが終わっていな
い場合、すなわち、1サイクル分のリフレッシュが終わ
っていない場合には、上記集中リフレッシュカウンタ6
のカウント値Aが集中リフレッシュ回数レジスタ7の格
納値Bより小さな状態であり、集中モードによる迅速な
リフレッシュが開始されるとともに、集中リフレッシュ
カウンタ6のカウント値Aがさらにカウントアップさ
れ、カウント値Aが格納値Bと以上となった時点で、セ
ルフモードにモード遷移することになる。すなわち、集
中モードにおいては、オートモードによりリフレッシュ
されなかった残りのメモリセルだけがリフレッシュされ
ることになる。
モード遷移において、オートモードによりDRAM2の
全てのメモリセルに対するリフレッシュが終わっていな
い場合、すなわち、1サイクル分のリフレッシュが終わ
っていない場合には、上記集中リフレッシュカウンタ6
のカウント値Aが集中リフレッシュ回数レジスタ7の格
納値Bより小さな状態であり、集中モードによる迅速な
リフレッシュが開始されるとともに、集中リフレッシュ
カウンタ6のカウント値Aがさらにカウントアップさ
れ、カウント値Aが格納値Bと以上となった時点で、セ
ルフモードにモード遷移することになる。すなわち、集
中モードにおいては、オートモードによりリフレッシュ
されなかった残りのメモリセルだけがリフレッシュされ
ることになる。
【0072】従って、この実施例においては、従来の前
者のリフレッシュ方法のようにオートモードからセルフ
モードへのモード遷移に際して、オートモードにおいて
リフレッシュされていない残りのメモリセルがある場合
に、そのままオートモードを延長して、比較的長いリフ
レッシュ時間をかけて残りのメモリセルをリフレッシュ
した場合に比較して、短い時間でオートモードからセル
フモードにモード遷移することができる。
者のリフレッシュ方法のようにオートモードからセルフ
モードへのモード遷移に際して、オートモードにおいて
リフレッシュされていない残りのメモリセルがある場合
に、そのままオートモードを延長して、比較的長いリフ
レッシュ時間をかけて残りのメモリセルをリフレッシュ
した場合に比較して、短い時間でオートモードからセル
フモードにモード遷移することができる。
【0073】また、従来の後者のリフレッシュ方法のよ
うに、オートモードからセルフモードへのモード遷移に
際して、集中モードに移って最初から全てのメモリセル
を集中モードの極めて短いリフレッシュ時間によりリフ
レッシュした場合に比較しても、この実施例において
は、残りのメモリセルだけを集中モードによりリフレッ
シュするので、短い時間でオートモードからセルフモー
ドにモード遷移することができる。
うに、オートモードからセルフモードへのモード遷移に
際して、集中モードに移って最初から全てのメモリセル
を集中モードの極めて短いリフレッシュ時間によりリフ
レッシュした場合に比較しても、この実施例において
は、残りのメモリセルだけを集中モードによりリフレッ
シュするので、短い時間でオートモードからセルフモー
ドにモード遷移することができる。
【0074】さらに、従来の後者の方法では、オートモ
ードからセルフモードへのモード遷移に際して、集中モ
ードに移って最初から全てのメモリセルをリフレッシュ
するのに対して、この実施例では、オートモードにおい
て、DRAM2の全てのメモリセルが一回リフレッシュ
されている場合には、図3(A)に示すように、集中モ
ードのリフレッシュを行わずにセルフモードに移行する
とともに、モード遷移時にオートモードにおいて一回目
のリフレッシュが行われていない残りのメモリセルがあ
る場合に、図3(B)に示すように、残りのメモリセル
だけを集中モードにおいてリフレッシュするようになっ
ているので、モード遷移時のリフレッシュ回数を最低限
のものとすることができるので、モード遷移にかかる時
間を短縮することができるとともに、余計なリフレッシ
ュをしないようにすることで、DRAMによる電力の消
費量を低減することができる。
ードからセルフモードへのモード遷移に際して、集中モ
ードに移って最初から全てのメモリセルをリフレッシュ
するのに対して、この実施例では、オートモードにおい
て、DRAM2の全てのメモリセルが一回リフレッシュ
されている場合には、図3(A)に示すように、集中モ
ードのリフレッシュを行わずにセルフモードに移行する
とともに、モード遷移時にオートモードにおいて一回目
のリフレッシュが行われていない残りのメモリセルがあ
る場合に、図3(B)に示すように、残りのメモリセル
だけを集中モードにおいてリフレッシュするようになっ
ているので、モード遷移時のリフレッシュ回数を最低限
のものとすることができるので、モード遷移にかかる時
間を短縮することができるとともに、余計なリフレッシ
ュをしないようにすることで、DRAMによる電力の消
費量を低減することができる。
【0075】従って、オートモードからセルフモードへ
のモード遷移にかかる時間を短縮して、停電等への緊急
処理などの必要が生じた場合にも、短時間でモード遷移
を行うことができるとともに、電力消費量を減らすこと
ができる。また、DRAMの電力消費量を減らすことに
より、電池により電力が供給される携帯型情報機器にお
いては、使用時間の延長を図ることができる。
のモード遷移にかかる時間を短縮して、停電等への緊急
処理などの必要が生じた場合にも、短時間でモード遷移
を行うことができるとともに、電力消費量を減らすこと
ができる。また、DRAMの電力消費量を減らすことに
より、電池により電力が供給される携帯型情報機器にお
いては、使用時間の延長を図ることができる。
【0076】なお、上記実施例の図1に示すDRAMリ
フレッシュ装置の回路は、1例であり、基本的には、モ
ード切換制御信号がオートモードの際に、アクセス調停
タイミング生成回路3からオートモードに対応するRA
S及びCASがDRAMに出力されるとともに集中リフ
レッシュカウンタ6によりリフレッシュの回数がカウン
トされ、モード切換制御信号がオートモードからセルフ
モードに切り換わった際に、集中リフレッシュカウンタ
6のカウント値Aが1サイクル分のリフレッシュ回数以
上になっている場合に、セルフイネーブルとし、集中リ
フレッシュカウンタのカウント値Aが1サイクル分のリ
フレッシュ回数より小さい場合に、カウント値Aが1サ
イクル分のリフレッシュ回数になるまで集中リフレッシ
ュタイミング回路6から集中モードに対応するRAS及
びCASがDRAMに出力される構成となっていれば良
い。
フレッシュ装置の回路は、1例であり、基本的には、モ
ード切換制御信号がオートモードの際に、アクセス調停
タイミング生成回路3からオートモードに対応するRA
S及びCASがDRAMに出力されるとともに集中リフ
レッシュカウンタ6によりリフレッシュの回数がカウン
トされ、モード切換制御信号がオートモードからセルフ
モードに切り換わった際に、集中リフレッシュカウンタ
6のカウント値Aが1サイクル分のリフレッシュ回数以
上になっている場合に、セルフイネーブルとし、集中リ
フレッシュカウンタのカウント値Aが1サイクル分のリ
フレッシュ回数より小さい場合に、カウント値Aが1サ
イクル分のリフレッシュ回数になるまで集中リフレッシ
ュタイミング回路6から集中モードに対応するRAS及
びCASがDRAMに出力される構成となっていれば良
い。
【0077】また、上記実施例では、図1に示す構成を
有するDRAMリフレッシュ装置、すなわち、CPUと
DRAMとのインタフェース装置によりリフレッシュの
タイミングをDRAMに指示するものとしたが、例え
ば、CPU等のプログラム可能なデバイスにより、プロ
グラムとして上述の処理を行い、ソフト的にDRAMに
対するリフレッシュのタイミングを指示するようにして
も良い。
有するDRAMリフレッシュ装置、すなわち、CPUと
DRAMとのインタフェース装置によりリフレッシュの
タイミングをDRAMに指示するものとしたが、例え
ば、CPU等のプログラム可能なデバイスにより、プロ
グラムとして上述の処理を行い、ソフト的にDRAMに
対するリフレッシュのタイミングを指示するようにして
も良い。
【0078】
【発明の効果】上記請求項1記載のDRAMリフレッシ
ュ装置によれば、オートモードからセルフモードへのモ
ード遷移にかかる時間を短縮するとともに、電力消費量
を低減することができるので、DRAMのレスポンスを
向上させて、停電等への緊急処理などに対応可能な安定
した回路とすることができるとともに、電力消費量を低
減することで電池により電力を供給される携帯情報機器
等においては、電気寿命を長くすることができる。
ュ装置によれば、オートモードからセルフモードへのモ
ード遷移にかかる時間を短縮するとともに、電力消費量
を低減することができるので、DRAMのレスポンスを
向上させて、停電等への緊急処理などに対応可能な安定
した回路とすることができるとともに、電力消費量を低
減することで電池により電力を供給される携帯情報機器
等においては、電気寿命を長くすることができる。
【0079】また、上記請求項2記載のDRAMリフレ
ッシュ方法によれば、上記請求項1記載の構成と同様の
優れた効果を奏することができる。
ッシュ方法によれば、上記請求項1記載の構成と同様の
優れた効果を奏することができる。
【図1】本発明の一実施例のDRAMリフレッシュ装置
の基本構成を説明するためのブロック図である。
の基本構成を説明するためのブロック図である。
【図2】上記実施例のDRAMのリフレッシュ方法を説
明するためのDRAMリフレッシュ装置の動作の流れを
示す流れ図である。
明するためのDRAMリフレッシュ装置の動作の流れを
示す流れ図である。
【図3】オートリフレッシュモードにおけるリフレッシ
ュを説明するためのタイムチャートである。
ュを説明するためのタイムチャートである。
1 リフレッシュクロックジェネレータ(第一制御
信号出力手段) 2 DRAM 3 アクセス調停タイミング生成回路(第一制御信
号出力手段) 4 集中リフレッシュクロックジェネレータ(第二
制御信号出力手段) 5 集中リフレッシュタイミング回路(第二制御信
号出力手段) 6 集中リフレッシュカウンタ(リフレッシュ回数
カウンタ) 7 集中リフレッシュ回数レジスタ(信号出力制御
手段) 8 コンパレータ(信号出力制御手段) 9 ラッチ(信号出力制御手段) 10 信号線(モード切換制御信号用) 11 ANDゲート(信号出力制御手段) 12 ANDゲート(信号出力制御手段) 13 ORゲート 14 ORゲート 15 ORゲート 16 ANDゲート(信号出力制御手段) 17 ANDゲート(信号出力制御手段) 18 信号線(外部からのDRAMへのアクセス制御
用)
信号出力手段) 2 DRAM 3 アクセス調停タイミング生成回路(第一制御信
号出力手段) 4 集中リフレッシュクロックジェネレータ(第二
制御信号出力手段) 5 集中リフレッシュタイミング回路(第二制御信
号出力手段) 6 集中リフレッシュカウンタ(リフレッシュ回数
カウンタ) 7 集中リフレッシュ回数レジスタ(信号出力制御
手段) 8 コンパレータ(信号出力制御手段) 9 ラッチ(信号出力制御手段) 10 信号線(モード切換制御信号用) 11 ANDゲート(信号出力制御手段) 12 ANDゲート(信号出力制御手段) 13 ORゲート 14 ORゲート 15 ORゲート 16 ANDゲート(信号出力制御手段) 17 ANDゲート(信号出力制御手段) 18 信号線(外部からのDRAMへのアクセス制御
用)
Claims (2)
- 【請求項1】 外部からのアクセスがある場合に外部か
らの信号に基づいてリフレッシュを行うオートリフレッ
シュモードと、外部からのアクセスが休止された場合に
内部の制御によりリフレッシュを行うセルフリフレッシ
ュモードとを有するDRAMに対して、上記オートリフ
レッシュモードにおけるリフレッシュのタイミングを指
示するDRAMリフレッシュ装置であって、 外部からの上記DRAMへのアクセスと所定のリフレッ
シュ間隔に対応したリフレッシュのタイミングとを調停
するとともに、調停されたリフレッシュのタイミングを
上記DRAMに指示するリフレッシュ制御信号を出力す
る第一制御信号出力手段と、 上記所定のリフレッシュ間隔よりも短いリフレッシュ間
隔により上記DRAMにおいて集中的にリフレッシュを
行うようにリフレッシュのタイミングを指示するリフレ
ッシュ制御信号を出力する第二制御信号出力手段と、 第一及び第二制御信号出力手段から出力されるリフレッ
シュ制御信号におけるリフレッシュのタイミングに対応
してリフレッシュ回数をカウントするリフレッシュ回数
カウンタと、 オートリフレッシュモードからセルフリフレッシュモー
ドに移行する際に、上記第一制御信号出力手段によるリ
フレッシュ制御信号の出力を中断させ、かつ、上記リフ
レッシュ回数カウンタのカウント値が予め設定された所
定カウント値以下の場合に、上記リフレッシュ回数カウ
ンタのカウント値が所定カウント値に達するまで、上記
第二制御信号出力手段によりリフレッシュ制御信号を出
力させる信号出力制御手段とを具備してなることを特徴
とするDRAMリフレッシュ装置。 - 【請求項2】 外部からのアクセスがある場合に外部か
らのリフレッシュ制御信号に基づいてリフレッシュを行
うオートリフレッシュモードと、外部からのアクセスが
休止された場合に内部の制御によりリフレッシュを行う
セルフリフレッシュモードとを有するDRAMに対し
て、オートリフレッシュモードにおける上記リフレッシ
ュ制御信号を出力するためのDRAMのリフレッシュ方
法であって、 上記オートリフレッシュモードにおいて、外部からのD
RAMへのアクセスと所定のリフレッシュ間隔とを調停
したリフレッシュのタイミングを指示するリフレッシュ
制御信号を出力するとともにリフレッシュ回数をカウン
トし、 次いで、オートリフレッシュモードからセルフリフレッ
シュモードに移行するに際し、 上記所定のリフレッシュ間隔に対応するリフレッシュ制
御信号の出力を中断するとともに、オートリフレッシュ
モード中のリフレッシュ回数が予め設定された所定回数
に達しているか否かを判定し、 リフレッシュ回数が所定回数に達していない場合に、上
記所定のリフレッシュ間隔より短いリフレッシュ間隔に
より、所定回数に足りない残りのリフレッシュを集中し
て行うようにリフレッシュのタイミングを指示するリフ
レッシュ制御信号をリフレッシュ回数が所定回数に達す
るまで出力することを特徴とするDRAMのリフレッシ
ュ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7181102A JPH097367A (ja) | 1995-06-23 | 1995-06-23 | Dramリフレッシュ装置及びdramのリフレッシュ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7181102A JPH097367A (ja) | 1995-06-23 | 1995-06-23 | Dramリフレッシュ装置及びdramのリフレッシュ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH097367A true JPH097367A (ja) | 1997-01-10 |
Family
ID=16094884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7181102A Pending JPH097367A (ja) | 1995-06-23 | 1995-06-23 | Dramリフレッシュ装置及びdramのリフレッシュ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH097367A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6334167B1 (en) | 1998-08-31 | 2001-12-25 | International Business Machines Corporation | System and method for memory self-timed refresh for reduced power consumption |
KR100518508B1 (ko) * | 1997-10-30 | 2005-11-29 | 삼성전자주식회사 | 반도체메모리장치 |
KR100914294B1 (ko) * | 2007-12-18 | 2009-08-27 | 주식회사 하이닉스반도체 | 오토 리프래쉬 제어 장치 |
US7764548B2 (en) | 2007-12-21 | 2010-07-27 | Elpida Memory, Inc. | Semiconductor memory device which delays refreshment signal for performing self-refreshment |
US8248879B2 (en) | 2008-12-18 | 2012-08-21 | Elpida Memory, Inc. | Semiconductor device with refresh control circuit |
-
1995
- 1995-06-23 JP JP7181102A patent/JPH097367A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100518508B1 (ko) * | 1997-10-30 | 2005-11-29 | 삼성전자주식회사 | 반도체메모리장치 |
US6334167B1 (en) | 1998-08-31 | 2001-12-25 | International Business Machines Corporation | System and method for memory self-timed refresh for reduced power consumption |
KR100914294B1 (ko) * | 2007-12-18 | 2009-08-27 | 주식회사 하이닉스반도체 | 오토 리프래쉬 제어 장치 |
US7782699B2 (en) | 2007-12-18 | 2010-08-24 | Hynix Semiconductor Inc. | Auto-refresh controlling apparatus |
US7764548B2 (en) | 2007-12-21 | 2010-07-27 | Elpida Memory, Inc. | Semiconductor memory device which delays refreshment signal for performing self-refreshment |
US8248879B2 (en) | 2008-12-18 | 2012-08-21 | Elpida Memory, Inc. | Semiconductor device with refresh control circuit |
US8995216B2 (en) | 2008-12-18 | 2015-03-31 | Ps4 Luxco S.A.R.L. | Semiconductor device with refresh control circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1975941B1 (en) | Semiconductor memory, system, and operating method of semiconductor memory | |
US5335201A (en) | Method for providing synchronous refresh cycles in self-refreshing interruptable DRAMs | |
US5634106A (en) | Power saving system and method for refreshing a computer memory by switching between interval refresh and self-refresh operations | |
US5586287A (en) | Information processing apparatus capable of holding storage contents of PSRAM even when system clock comes to abnormal halt | |
EP1751769A1 (en) | Method and system for providing seamless self-refresh for directed bank refresh in volatile memories | |
JPWO2004095465A1 (ja) | 半導体記憶装置 | |
US6795363B2 (en) | Refresh control method of semiconductor memory device and semiconductor memory device comprising the same control method | |
JP2003007054A (ja) | 半導体記憶装置 | |
KR960012352B1 (ko) | 선택적 재생능력을 갖는 데이타 처리 시스템 및 상기 시스템내의 다이나믹 메모리를 재생하는 방법 | |
JPH08235856A (ja) | Dramリフレッシュ回路 | |
JPH09147554A (ja) | ダイナミックメモリ装置及びその駆動方法 | |
US7298661B2 (en) | Semiconductor memory device | |
JPH097367A (ja) | Dramリフレッシュ装置及びdramのリフレッシュ方法 | |
JPH07169266A (ja) | 半導体メモリ | |
JP3337459B2 (ja) | 情報処理装置 | |
KR100480553B1 (ko) | 디램장치의리프레쉬제어방법 | |
JP2001332083A (ja) | 半導体記憶装置およびそのアドレス制御方法 | |
JP4225223B2 (ja) | メモリ制御装置および方法 | |
JPH07161184A (ja) | メモリ制御装置 | |
JP2001093278A (ja) | 半導体記憶装置 | |
JPS5845692A (ja) | リフレツシユ要求制御方式 | |
JP2000260180A (ja) | 半導体メモリ | |
US20230178135A1 (en) | Address refresh circuit and method, memory, and electronic device | |
US7885126B2 (en) | Apparatus for controlling activation of semiconductor integrated circuit | |
JP2002324397A (ja) | ダイナミックメモリのリフレッシュ方式 |