JPH0969497A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0969497A JPH0969497A JP8146993A JP14699396A JPH0969497A JP H0969497 A JPH0969497 A JP H0969497A JP 8146993 A JP8146993 A JP 8146993A JP 14699396 A JP14699396 A JP 14699396A JP H0969497 A JPH0969497 A JP H0969497A
- Authority
- JP
- Japan
- Prior art keywords
- film
- refractory metal
- substrate
- temperature
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ゲート、ソースおよびドレイン表面
を自己整合的にシリサイド化することにより、低抵抗化
を図るＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a MOS field effect transistor (MOSFET) for lowering resistance by silicidizing the surface of a gate, a source and a drain in a self-aligned manner.
Manufacturing method.
【０００１】[0001]
【従来の技術】半導体装置の製造方法の一つとして知ら
れる従来のサリサイドプロセスでは、特開平２−４５９
２３号公報に開示された方法がある。2. Description of the Related Art A conventional salicide process known as one of semiconductor device manufacturing methods is disclosed in Japanese Patent Laid-Open No. 2-459.
There is a method disclosed in Japanese Patent No.
【０００２】この従来技術を図６（ａ）〜（ｃ）の工程
順に示した断面図を参照して説明する。図６（ａ）に示
されるようにＰ型シリコン基板（４０１）にＮウエル
（４０２）を既知の方法により形成する。次いで、前記
Ｐ型シリコン基板（４０１）表面にフィールド絶縁膜と
してフィールド酸化膜（４０３）を選択酸化法により形
成する。このフィールド酸化膜（４０３）に囲まれた活
性領域に順次シリコン酸化膜などのゲート酸化膜（４０
４）と多結晶シリコンを成長し、多結晶シリコンにリン
を既知の手法によりドープして多結晶シリコンの電気的
抵抗の低減を図る。This prior art will be described with reference to sectional views shown in the order of steps of FIGS. 6 (a) to 6 (c). As shown in FIG. 6A, an N well (402) is formed on a P-type silicon substrate (401) by a known method. Next, a field oxide film (403) is formed on the surface of the P-type silicon substrate (401) as a field insulating film by a selective oxidation method. A gate oxide film (40) such as a silicon oxide film is sequentially formed in the active region surrounded by the field oxide film (403).
4) and growing polycrystalline silicon, and doping phosphorus into the polycrystalline silicon by a known method to reduce the electrical resistance of the polycrystalline silicon.
【０００３】次いで、既知の方法であるフォトリソグラ
フィー法とドライエッチ法により、多結晶シリコンをパ
ターンニングしてゲート電極（４０５）を形成する。次
に、フォトリソグラフィー法とイオン注入法により、低
濃度のＮ型不純物拡散層（４０５）と低濃度のＰ型不純
物拡散層（４１４）を形成する。次いで、ゲート電極
（４０５）の側面にシリコン酸化膜あるいはシリコン窒
化膜から構成されるサイドウォール・スペーサ（４０
６）を既知のＣＶＤ技術とエッチング技術を用いて形成
する。Next, the gate electrode (405) is formed by patterning the polycrystalline silicon by a known method such as photolithography and dry etching. Next, a low-concentration N-type impurity diffusion layer (405) and a low-concentration P-type impurity diffusion layer (414) are formed by photolithography and ion implantation. Next, a side wall spacer (40) composed of a silicon oxide film or a silicon nitride film is formed on the side surface of the gate electrode (405).
6) is formed using a known CVD technique and etching technique.
【０００４】次に、図６（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層とＰ型不純物拡散層を形成する。かくしてＬＤＤ構
造としてＮ型ソース・ドレイン領域（４０７）とＰ型ソ
ース・ドレイン領域（４０８）が形成される。次いでゲ
ート電極である多結晶シリコンの表面とシリコン基板の
表面の自然酸化膜（図示せず）を除去し、コバルト膜
（４１１）をシリコン基板の加熱を行わないでスパッタ
する。その後にシリコン基板表面を空気に曝すことな
く、同じ真空装置内でＣｏＳｉ2 膜（４１６）が形成さ
れる温度にまでシリコン基板を加熱する。この場合、加
熱温度は５００℃から８００℃の温度に加熱することが
望ましい。Next, as shown in FIG. 6B, an N-type impurity diffusion layer and a P-type impurity diffusion layer are formed by photolithography and ion implantation. Thus, the N-type source / drain region (407) and the P-type source / drain region (408) are formed as the LDD structure. Next, the natural oxide film (not shown) on the surface of the polycrystalline silicon as the gate electrode and the surface of the silicon substrate is removed, and the cobalt film (411) is sputtered without heating the silicon substrate. Thereafter, the silicon substrate is heated to a temperature at which a CoSi2 film (416) is formed in the same vacuum apparatus without exposing the silicon substrate surface to air. In this case, the heating temperature is desirably from 500 ° C. to 800 ° C.
【０００５】次に、図６（ｃ）に示されるように硫酸、
過酸化水素混合液により、フィールド酸化膜（４０３）
およびサイドウォール・スペーサ（４０６）上に存在す
る未反応のコバルト膜（４１１）を選択的にウエットエ
ッチングする。これによれば、絶縁膜上にコバルト珪化
物が形成を阻止した状態でゲート電極上および拡散層上
のみ選択的にＣｏＳｉ2 膜を形成できると述べている。[0005] Next, as shown in FIG.
Field oxide film (403) with hydrogen peroxide mixture
Then, the unreacted cobalt film (411) existing on the sidewall spacer (406) is selectively wet-etched. According to this, it is stated that a CoSi2 film can be selectively formed only on the gate electrode and the diffusion layer in a state where the formation of cobalt silicide on the insulating film is prevented.
【発明が解決しようとする課題】ところが、上述した図
５に示した従来の製造方法では、ＣｏＳｉ2 膜が形成さ
れる温度においては、絶縁膜上においてもコバルトとの
反応が生じＣｏＳｉx 膜が形成される。一旦、このよう
に形成されたＣｏＳｉx 膜は、ウエットエッチングされ
難く、例えば塩酸と過酸化水素の混合水溶液を用いてこ
の絶縁膜上に形成されたＣｏＳｉx 膜をエッチングを行
うとゲートあるいは拡散層上に形成されているＣｏＳｉ
x 膜もエッチングされてしまう。このことは、シリサイ
ドの薄膜化によるシート抵抗の増加や後の熱処理工程に
おける耐熱性の劣化によりシート抵抗の増加が深刻な問
題となってきている。However, in the conventional manufacturing method shown in FIG. 5 described above, at the temperature at which the CoSi2 film is formed, a reaction with cobalt occurs even on the insulating film, and the CoSix film is formed. You. Once the CoSix film thus formed is hard to be wet-etched, for example, if the CoSix film formed on the insulating film is etched using a mixed aqueous solution of hydrochloric acid and hydrogen peroxide, the CoSix film is left on the gate or the diffusion layer. CoSi formed
The x film is also etched. This causes a serious problem that the sheet resistance increases due to an increase in the sheet resistance due to the thinning of the silicide and a decrease in the heat resistance in a subsequent heat treatment step.
【０００６】また、微細化、高集積化に伴い、ゲートあ
るいは拡散層寸法が１．０μｍ以下の配線幅になると配
線幅の広い領域で得られるＣｏＳｉ2 膜のシート抵抗値
に比べ高くなり、この現象は配線が微細になるにつれ顕
著になるという問題があった。Also, with miniaturization and high integration, when the gate or diffusion layer dimension is reduced to a wiring width of 1.0 μm or less, the sheet resistance value of the CoSi2 film obtained in a wide wiring width region becomes higher. Has a problem that it becomes more prominent as the wiring becomes finer.
【０００７】以上のことから、微細配線を有するデバイ
スでは１．０μｍ以下の配線幅におけるゲートおよび拡
散層の配線抵抗を低くでき、かつ絶縁膜上のコバルトと
の反応を抑え選択的にゲートおよび拡散層上にＣｏＳｉ
2 膜が形成できるサリサイドプロセスが望まれていた。As described above, in a device having fine wiring, the wiring resistance of the gate and the diffusion layer at a wiring width of 1.0 μm or less can be reduced, and the reaction with cobalt on the insulating film can be suppressed to selectively remove the gate and the diffusion. CoSi on the layer
2 A salicide process capable of forming a film has been desired.
【０００８】[0008]
【課題を解決するための手段】本発明は、半導体基板上
に選択的に形成される絶縁膜間に高融点金属シリサイド
層を形成する半導体装置の製造方法において、前記半導
体基板を加熱しながら高融点金属を堆積する工程と、未
反応の前記高融点金属を除去する工程と、熱処理を行っ
て高融点金属シリサイド層を形成する工程とを含む半導
体装置の製造方法である。SUMMARY OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device in which a refractory metal silicide layer is formed between insulating films selectively formed on a semiconductor substrate. A method of manufacturing a semiconductor device including a step of depositing a melting point metal, a step of removing the unreacted high melting point metal, and a step of performing a heat treatment to form a high melting point metal silicide layer.
【０００９】また本発明は、半導体基板上に選択的に形
成される絶縁膜間に高融点金属シリサイド層を形成する
半導体装置の製造方法において、前記半導体基板を加熱
しながら高融点金属を堆積する工程と、真空を破ること
なく、前記半導体基板を加熱する工程と、未反応の前記
高融点金属を除去する工程と、熱処理を行って高融点金
属シリサイド層を形成する工程とを含む半導体装置の製
造方法である。Further, the present invention relates to a method of manufacturing a semiconductor device in which a refractory metal silicide layer is formed between insulating films selectively formed on a semiconductor substrate, wherein the refractory metal is deposited while heating the semiconductor substrate. And a step of heating the semiconductor substrate without breaking vacuum, a step of removing the unreacted refractory metal, and a step of performing heat treatment to form a refractory metal silicide layer. It is a manufacturing method.
【００１０】さらに、本発明は、前記高融点金属がコバ
ルトであり、前記堆積時の半導体基板の加熱温度が２０
０℃から５００℃であることを特徴とする半導体装置の
製造方法である。Further, according to the present invention, the refractory metal is cobalt, and the semiconductor substrate is heated at a heating temperature of 20 during the deposition.
A method for manufacturing a semiconductor device, wherein the temperature is from 0 ° C. to 500 ° C.
【００１１】さらに、また本発明は、前記高融点金属が
コバルトであり、前記堆積時の半導体基板の加熱温度が
２００℃から５００℃であり、前記真空を破ることなく
半導体基板を加熱する温度が２００℃から５００℃であ
ることを特徴とする半導体装置の製造方法である。Further, in the present invention, the high melting point metal is cobalt, the heating temperature of the semiconductor substrate during the deposition is from 200 ° C. to 500 ° C., and the temperature for heating the semiconductor substrate without breaking the vacuum is A method for manufacturing a semiconductor device, wherein the temperature is 200 ° C. to 500 ° C.
【００１２】さらに、本発明は、前記高融点金属がニッ
ケルであり、前記堆積時の半導体基板の加熱温度が１５
０℃から３００℃であることを特徴とする半導体装置の
製造方法である。Further, in the present invention, the refractory metal is nickel, and the heating temperature of the semiconductor substrate during the deposition is 15 ° C.
A method for manufacturing a semiconductor device, wherein the temperature is from 0 ° C. to 300 ° C.
【００１３】さらに、また本発明は、前記高融点金属が
ニッケルであり、前記堆積時の半導体基板の加熱温度が
１５０℃から３００℃であり、前記真空を破ることなく
半導体基板を加熱する温度が１５０℃から３００℃であ
ることを特徴とする半導体装置の製造方法である。Further, in the present invention, the refractory metal is nickel, the heating temperature of the semiconductor substrate during the deposition is 150 ° C. to 300 ° C., and the temperature for heating the semiconductor substrate without breaking the vacuum is A method for manufacturing a semiconductor device, wherein the temperature is from 150 ° C. to 300 ° C.
【００１４】さらに、本発明は、未反応の高融点金属が
コバルトであり、除去する方法が少なくとも硫酸と過酸
化水素水からなる混合液でのエッチングを含むことを特
徴とする半導体装置の製造方法である。Further, according to the present invention, the unreacted refractory metal is cobalt, and the removing method includes etching with a mixed solution of at least sulfuric acid and hydrogen peroxide solution. Is.
【００１５】以上のように、上述の問題を解決するため
の手段として、本発明の半導体装置の製造方法では、例
えばコバルトをＣｏＳｉ2 膜が形成される温度より低い
温度（２００℃から５００℃）でシリコン基板を加熱し
ながらＣｏを堆積し、あるいは、次いで真空を破ること
なく真空アニールを行うことで、コバルトとシリコンの
界面に珪化二コバルト（Ｃｏ2 Ｓｉ）膜あるいは一珪化
コバルト（ＣｏＳｉ）膜を形成し、その後、熱処理を行
ってＣｏＳｉ2 膜を形成するという特徴を有している。
また、真空を破ることなく、真空アニールを行うこと
で、堆積したＣｏ膜の酸化を防止でき、その後の未反応
のＣｏ膜のエッチングを容易に行うことができるという
特徴を有している。As described above, as a means for solving the above problem, in the method of manufacturing a semiconductor device according to the present invention, for example, cobalt is formed at a temperature lower than the temperature at which a CoSi2 film is formed (200 ° C. to 500 ° C.). By depositing Co while heating the silicon substrate, or then performing vacuum annealing without breaking vacuum, a dicobalt silicide (Co2 Si) film or a cobalt monosilicide (CoSi) film is formed at the interface between cobalt and silicon. Thereafter, a heat treatment is performed to form a CoSi2 film.
Further, by performing the vacuum annealing without breaking the vacuum, the deposited Co film can be prevented from being oxidized, and the subsequent unreacted Co film can be easily etched.
【００１６】[0016]
【作用】前述の従来例において示したとおり、ＣｏＳｉ
2 膜が形成される温度で加熱・堆積すると、絶縁膜と絶
縁膜上に堆積したＣｏ膜とが、反応してしまう。する
と、その後の絶縁膜上の未反応のＣｏ膜をウエットエッ
チングにより除去しようとしても、絶縁膜とＣｏ膜がど
の反応により形成されたＣｏＳｉx 膜をエッチングする
ことは困難である。また、Ｃｏ膜堆積後にシリサイド化
のために窒素雰囲気中で熱処理を行うと、熱処理時に残
留酸素により絶縁膜上に堆積されたＣｏ膜の表面が酸化
されて、Ｃｏ3 Ｏ4 膜が形成される。そのため、次いで
行う未反応のＣｏ膜をエッチングする際、硫酸、過酸化
水素水の混合液では、Ｃｏ膜のエッチングが困難であ
る。さらにゲートあるいは拡散層寸法が１．０μｍ以下
の配線幅の広い領域で得られるＣｏＳｉ2 膜のシート抵
抗値に比べ高くなり、この現象は配線が微細になるにつ
れ顕著になると言う欠点がある。As described in the above conventional example, CoSi
2 When heated and deposited at the temperature at which the film is formed, the insulating film reacts with the Co film deposited on the insulating film. Then, even if the unreacted Co film on the insulating film is subsequently removed by wet etching, it is difficult to etch the CoSix film formed by any reaction between the insulating film and the Co film. If a heat treatment is performed in a nitrogen atmosphere for silicidation after the deposition of the Co film, the surface of the Co film deposited on the insulating film is oxidized by residual oxygen during the heat treatment, and a Co3 O4 film is formed. Therefore, in the subsequent etching of the unreacted Co film, it is difficult to etch the Co film using a mixed solution of sulfuric acid and hydrogen peroxide. Further, the sheet resistance value becomes higher than the sheet resistance value of the CoSi2 film obtained in a region having a large wiring width of 1.0 μm or less in the size of the gate or the diffusion layer, and this phenomenon has a disadvantage that it becomes more remarkable as the wiring becomes finer.
【００１７】それに対して、本発明では、例えば、コバ
ルトをＣｏＳｉ2 膜が形成される温度以下（２００℃か
ら５００℃）でシリコン基板を加熱しながら堆積し、次
いで真空を破ることなく真空アニールを行うことで、コ
バルトとシリコンの界面にＣｏ2 Ｓｉ膜あるいはＣｏＳ
ｉ膜を形成し、その後、熱処理を行ってＣｏＳｉ2 膜を
形成するものである。On the other hand, in the present invention, for example, cobalt is deposited while heating a silicon substrate at a temperature lower than the temperature at which a CoSi2 film is formed (200 ° C. to 500 ° C.), and then vacuum annealing is performed without breaking vacuum. This means that a Co2Si film or CoS
An i film is formed, and then heat treatment is performed to form a CoSi2 film.
【００１８】本発明のサリサイドプロセスを行うことに
より、絶縁膜上でのコバルトと絶縁膜との反応を抑える
ことができ、選択的にゲートおよび拡散層上のみにＣｏ
Ｓｉ2 膜が形成できる。By performing the salicide process of the present invention, the reaction between cobalt and the insulating film on the insulating film can be suppressed, and Co is selectively deposited only on the gate and the diffusion layer.
An Si2 film can be formed.
【００１９】さらに、シリコン基板を加熱した状態でス
パッタ堆積し、次いで、真空を破ることなく真空中でシ
リコン基板加熱を行うことで、Ｃｏ2 Ｓｉ膜あるいはＣ
ｏＳｉ膜が形成される。この際、形成されるシリサイド
膜のグレインサイズは小さくかつ均一になる。これは、
シリサイド膜の発生密度はシリサイド化反応が開始され
る温度付近が最も多くなるためである。さらに、このよ
うに形成できたＣｏ2Ｓｉ膜あるいはＣｏＳｉ膜は約６
５０℃以上温度ではＣｏＳｉ2 膜になり安定する。この
際、形成されるＣｏＳｉ2 膜もグレインサイズは約０．
１μｍ以下となる。Furthermore, the silicon substrate is heated and sputter-deposited, and then the silicon substrate is heated in a vacuum without breaking the vacuum, thereby forming a Co 2 Si film or a C 2 Si film.
An oSi film is formed. At this time, the grain size of the formed silicide film is small and uniform. this is,
This is because the generation density of the silicide film is highest near the temperature at which the silicidation reaction starts. Further, the Co2Si film or CoSi film thus formed has a thickness of about 6
At a temperature of 50 ° C. or higher, a CoSi2 film is formed and stabilized. At this time, the CoSi2 film to be formed also has a grain size of about 0.3.
It becomes 1 μm or less.
【００２０】それに対して、７００℃付近の一回の高温
度の熱処理では、コバルトとシリコンとの界面における
シリサイド化反応は不均一に生じ結果として、グレイン
サイズが不均一になり、小さなグレインは形成されな
い。グレインサイズを小さく形成できることは、微細配
線まで低抵抗化できる要素の一つである。On the other hand, in a single high-temperature heat treatment at around 700 ° C., the silicidation reaction at the interface between cobalt and silicon occurs unevenly, resulting in uneven grain sizes and small grains. Not done. The fact that the grain size can be reduced is one of the factors that can reduce the resistance even to fine wiring.
【００２１】なぜなら、微細化・高集積化が進み、ゲー
トあるいは拡散層の配線幅と形成されたシリサイド膜の
グレインサイズが同じオーダーになってくると、一つの
グレインが配線を横切る確率が大きくなる。このことは
配線のシート抵抗を増加させたり、シート抵抗値のばら
つきを大きくさせる。The reason is that, as miniaturization and high integration progress, and the wiring width of the gate or diffusion layer and the grain size of the formed silicide film become the same order, the probability that one grain crosses the wiring increases. . This increases the sheet resistance of the wiring and increases the variation in the sheet resistance.
【００２２】また、それとは別に、シリサイド形成後の
後工程で行う熱処理により、シリサイド膜が凝集して高
抵抗化する現象があるが、この場合でも、グレインサイ
ズが大きいほどシート抵抗の増加が著しくなる。すなわ
ち、本発明では、シリコン基板を加熱し、ついで同一真
空内でシリコン基板を加熱することで、小さいグレイン
を形成でき、その結果、グレインサイズの小さいＣｏＳ
ｉ2 膜を均一に形成できるという特徴を有している。Separately, there is a phenomenon that the silicide film is aggregated to increase the resistance by a heat treatment performed in a later step after the formation of the silicide. In this case, too, the larger the grain size, the more the sheet resistance increases. Become. That is, in the present invention, a small grain can be formed by heating the silicon substrate and then heating the silicon substrate in the same vacuum, and as a result, CoS having a small grain size can be formed.
The feature is that the i2 film can be formed uniformly.
【００２３】これらのことから、本発明では、１．０μ
ｍ以下の配線幅におこるゲートおよび拡散層の配線抵抗
を低く実現でき、さらに絶縁膜上でのコバルトと絶縁膜
との反応も起こらず、また、コバルト膜表面も酸化され
ないため、未反応のコバルト膜を容易に除去できるた
め、選択的にゲートおよび拡散層上にＣｏＳｉ2 膜が形
成できるサリサイドプロセスである。From the above, according to the present invention, 1.0 μm
The wiring resistance of the gate and the diffusion layer, which occurs in the wiring width of less than m, can be realized low. Further, the reaction between cobalt and the insulating film on the insulating film does not occur, and the surface of the cobalt film is not oxidized. This is a salicide process in which a CoSi2 film can be selectively formed on the gate and the diffusion layer because the film can be easily removed.
【００２４】この現象は、Ｎｉを用いたサリサイドプロ
セスについても同様のことがいえる。しかし、Ｎｉシリ
サイド膜の場合では、コバルトの場合と異なり、ＮｉＳ
ｉのモノシリサイド相が最も比抵抗が低いため、スパッ
タ温度やその後の加熱温度を低く設定する必要がある。
具体的には、１５０℃〜３００℃の範囲でスパッタ・堆
積、真空加熱を行うことが好ましい。The same can be said for the salicide process using Ni. However, in the case of the Ni silicide film, unlike the case of cobalt, NiS
Since the monosilicide phase of i has the lowest specific resistance, it is necessary to set the sputtering temperature and the subsequent heating temperature low.
Specifically, it is preferable to perform sputtering / deposition and vacuum heating in the range of 150 ° C. to 300 ° C.
【００２５】[0025]
【実施例】続いて、本発明の実施例について図面を用い
て詳細に説明する。 ［実施例１］図１は本発明の第１の実施例を製造工程順
に示した断面図である。Next, an embodiment of the present invention will be described in detail with reference to the drawings. [Embodiment 1] FIG. 1 is a sectional view showing a first embodiment of the present invention in the order of manufacturing steps.
【００２６】図１（ａ）に示されるように、Ｐ型シリコ
ン基板（１０１）のＰチャネル絶縁ゲートトランジスタ
が形成される領域に、Ｎウエル（１０２）をイオン注入
法により形成する。次いで、Ｐ型シリコン基板（１０
１）の表面に、厚さ３６０ｎｍのフィールド酸化膜（１
０３）を選択酸化法により形成する。そしてフィールド
酸化膜（１０３）に囲まれた活性領域に厚さ１０ｎｍの
ゲート酸化膜（１０４）を形成し、この後、ゲート電極
材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。As shown in FIG. 1A, an N well (102) is formed by ion implantation in a region where a P-channel insulated gate transistor is formed on a P-type silicon substrate (101). Next, a P-type silicon substrate (10
On the surface of 1), a field oxide film (1
03) is formed by a selective oxidation method. Then, a gate oxide film (104) having a thickness of 10 nm is formed in an active region surrounded by the field oxide film (103), and thereafter, polycrystalline silicon having a thickness of 150 nm is grown as a gate electrode material.
【００２７】次いで、既知の方法であるフォトリソグラ
フィー法とイオン注入法により、多結晶シリコンをパタ
ーンニングしてゲート電極（１０５）とする。次に、フ
ォトリソグラフィー法とイオン注入法により、低濃度の
Ｎ型不純物拡散層（１１７）と低濃度のＰ型不純物拡散
層（１１８）を順次形成する。さらに、全面に厚さ７０
ｎｍのシリコン酸化膜を成長し、エッチバック法によ
り、ゲート電極（１０５）の側面にサイドウォール・ス
ペーサ（１０６）を形成する。Next, polycrystalline silicon is patterned by a known method such as photolithography and ion implantation to form a gate electrode (105). Next, a low-concentration N-type impurity diffusion layer (117) and a low-concentration P-type impurity diffusion layer (118) are sequentially formed by photolithography and ion implantation. Furthermore, a thickness of 70
A silicon oxide film having a thickness of nm is grown, and a sidewall spacer (106) is formed on the side surface of the gate electrode (105) by an etch-back method.
【００２８】次に、図１（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層、Ｐ型不純物拡散層、Ｎ型多結晶シリコンゲート
（１０９ａ）およびＰ型多結晶シリコンゲート（１０９
ｂ）を形成する。イオン注入後は窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域（１０７）とＰ型ソース・ドレイン領
域（１０８）が形成される。Next, as shown in FIG. 1B, an N-type impurity diffusion layer, a P-type impurity diffusion layer, an N-type polysilicon gate (109a) and a P-type Crystal silicon gate (109
b) is formed. After ion implantation, 900 in nitrogen atmosphere
The heat treatment at 20 ° C. for 20 minutes restores the silicon crystals and activates the impurities. Thus, an N-type source / drain region (107) and a P-type source / drain region (108) are formed as an LDD structure.
【００２９】次いで、ゲート電極である多結晶シリコン
の表面とシリコン基板表面の自然酸化膜（図示せず）を
希フッ酸により除去し、厚さ１０ｎｍのコバルト膜（１
１１）を例えば４５０℃に加熱した半導体基板上にスパ
ッタ法により堆積し、次いで、同一真空中内で５分間の
基板加熱を行う。このとき、コバルト膜とシリコンが接
触している部分ではＣｏ2 Ｓｉ膜（１１４）が１５ｎｍ
程度の厚みで形成される。この５分間の基板加熱は必ず
しもスパッタ堆積を行った真空室中で行われる必要はな
く、真空を破らずに別の真空室に搬送してから行っても
良い。Next, the surface of the polycrystalline silicon as the gate electrode and the natural oxide film (not shown) on the surface of the silicon substrate are removed with dilute hydrofluoric acid, and a 10 nm-thick cobalt film (1) is removed.
11) is deposited on a semiconductor substrate heated to, for example, 450 ° C. by a sputtering method, and then the substrate is heated in the same vacuum for 5 minutes. At this time, in the portion where the cobalt film and silicon are in contact, the Co2 Si film (114) has a thickness of 15 nm.
It is formed with a certain thickness. The heating of the substrate for 5 minutes does not necessarily have to be performed in the vacuum chamber where the sputter deposition is performed, but may be performed after the substrate is transferred to another vacuum chamber without breaking the vacuum.
【００３０】次に、図１（ｃ）に示されるように、窒素
雰囲気中で５００℃３０秒の急速熱処理（ＲＴＡ）する
ことにより、Ｃｏ2 Ｓｉ膜が相転移し、２０ｎｍの膜厚
のＣｏＳｉ膜（１１５）が形成される。Next, as shown in FIG. 1C, the Co2 Si film undergoes a phase transition by a rapid thermal treatment (RTA) at 500 ° C. for 30 seconds in a nitrogen atmosphere, and a CoSi film having a thickness of 20 nm is formed. (115) is formed.
【００３１】次に、図１（ｄ）に示されるように、硫酸
水と過酸化水素水の混合液により、絶縁膜上の未反応の
Ｃｏ膜のみを選択的にウエットエッチング・除去する。
次いで、窒素雰囲気中で、８００℃１０秒のＲＴＡを行
い、ＣｏＳｉ膜を３５ｎｍ程度の膜厚のＣｏＳｉ2 膜
（１１６）に相転移させる。Next, as shown in FIG. 1D, only the unreacted Co film on the insulating film is selectively wet-etched and removed by a mixed solution of sulfuric acid and hydrogen peroxide.
Next, RTA is performed at 800 ° C. for 10 seconds in a nitrogen atmosphere to change the phase of the CoSi film to a CoSi2 film (116) having a film thickness of about 35 nm.
【００３２】以上のように形成されたＣｏＳｉ2 膜によ
り、線幅０．５μｍのＮ型不純物拡散層とＰ型不純物拡
散層上、および線幅０．２μｍのＮ型多結晶シリコンゲ
ートとＰ型多結晶シリコンゲート上でそれぞれ低いシー
ト抵抗値が得られ、Ｎ型とＰ型上で同一のシート抵抗値
であった。With the CoSi2 film formed as described above, an N-type polycrystalline silicon gate having a line width of 0.5 μm and an N-type polycrystalline silicon gate and a P-type polycrystalline silicon having a line width of 0.2 μm are formed. A low sheet resistance was obtained on each of the crystalline silicon gates, and was the same on N-type and P-type.
【００３３】本発明により得られた実験結果を図４およ
び図５に示す。図４および図５は、本発明の製造方法で
形成したコバルトシリサイド膜のシート抵抗の配線幅依
存性結果を示すものである。The experimental results obtained according to the present invention are shown in FIGS. FIGS. 4 and 5 show the results of the wiring width dependence of the sheet resistance of the cobalt silicide film formed by the manufacturing method of the present invention.
【００３４】図４において、横軸はＷｐｏｌｙ（μ
ｍ）、縦軸はシート抵抗（ＳｈｅｅｔＲｅｓｉｓｔａｎ
ｃｅ（Ω／ｓｑ））である。In FIG. 4, the horizontal axis is Wpoly (μ
m), and the vertical axis indicates the sheet resistance (SheetResistance).
ce (Ω / sq)).
【００３５】また、図５において、横軸はＷｄｉｆｆ
（μｍ）、縦軸はシート抵抗（Ｓｈｅｅｔ Ｒｅｓｉｓ
ｔａｎｃｅ（Ω／ｓｑ））である。In FIG. 5, the horizontal axis is Wdiff.
(Μm), the vertical axis is the sheet resistance (Sheet Resist)
ance (Ω / sq)).
【００３６】図４（ａ）はＮ型ゲート（Ｎ・Ｇａｔ
ｅ）、図４（ｂ）はＰ型ゲート（Ｐ・Ｇａｔｅ）、図５
（ｃ）はＮ型拡散層（Ｎ・ｄｉｆｆｕｓｉｏｎｌａｙｅ
ｒ）、図５（ｄ）はＰ型拡散層（Ｐ・ｄｉｆｆｕｓｉｏ
ｎｌａｙｅｒ）上に、それぞれ形成した場合におけるシ
ート抵抗の配線幅依存性である。FIG. 4A shows an N-type gate (N · Gat).
e), FIG. 4 (b) shows a P-type gate (P.Gate), FIG.
(C) shows an N-type diffusion layer (N-diffusionlayer)
r) and FIG. 5D shows a P-type diffusion layer (P-diffusio).
(nlayer) is the wiring width dependency of the sheet resistance when each is formed.
【００３７】コバルトのスパッタ膜厚１５ｎｍと一定で
ある。The sputtered film thickness of cobalt is constant at 15 nm.
【００３８】図４および図５において、▲は、基板を加
熱しないでＣｏをスパッタしたものである。○は、４５
０℃の基板加熱をした状態でコバルトをスパッタしたも
のである。●は、４５０℃の基板加熱をした状態でコバ
ルトをスパッタし、次いで、同一真空中で４５０℃基板
加熱を５分間行ったものである。In FIGS. 4 and 5, ▲ indicates that Co was sputtered without heating the substrate. ○ is 45
Cobalt was sputtered while the substrate was heated to 0 ° C. ● indicates that cobalt was sputtered while the substrate was heated at 450 ° C., and then the substrate was heated at 450 ° C. for 5 minutes in the same vacuum.
【００３９】その後の工程は、１ｓｔランプアニールと
して窒素雰囲気中５００℃３０秒間のＲＴＡを行い、次
いで絶縁膜上の未反応のコバルト膜をウエットエッチン
グした後、ＣｏＳｉ2 膜を形成するために２ｎｄシンタ
ーとして窒素雰囲気中８００℃１０秒間のＲＴＡを行っ
ている。In the subsequent steps, RTA is performed at 500 ° C. for 30 seconds in a nitrogen atmosphere as a first lamp anneal, then an unreacted cobalt film on the insulating film is wet-etched, and then a 2nd sinter is formed to form a CoSi 2 film. RTA is performed at 800 ° C. for 10 seconds in a nitrogen atmosphere.
【００４０】図３および図４から明らかなように、▲の
基板を加熱しないでコバルト膜をスパッタしたものは、
シート抵抗値は高くばらつき、Ｐ型上のゲートおよび拡
散層のシート抵抗がＮ型に比べて高くなっており、下地
不純物に対して依存性が見られる。As is clear from FIGS. 3 and 4, the one in which the cobalt film was sputtered without heating the substrate was
The sheet resistance values vary widely, and the gate resistance on the P-type and the sheet resistance of the diffusion layer are higher than those on the N-type, indicating dependence on the underlying impurities.
【００４１】それに対して、○の４５０℃で基板を加熱
しながらコバルト膜をスパッタした場合では、シート抵
抗値が著しく減少し１０Ω／□以下の値が得られ、かつ
下地不純物の依存性が見られなくなっている。On the other hand, when the cobalt film was sputtered while the substrate was heated at 450 ° C., the sheet resistance was remarkably reduced to a value of 10 Ω / □ or less, and the dependency of the underlying impurities was not observed. Is no longer possible.
【００４２】●の４５０℃の基板加熱をした状態でコバ
ルト膜をスパッタし、次いで、同一真空中で４５０℃基
板加熱を５分間行ったものでは、さらに、シート抵抗値
が減少し、５Ω／□以下の低いソート抵抗値が得られ、
シート抵抗値のばらつきも小さい。これらの結果から、
基板加熱を行いながらコバルト膜をスパッタし、次い
で、スパッタ後に真空を破らずに真空室内で加熱するこ
とは、微細配線を有するＣＭＯＳデバイスにおいて効果
があることがわかる。 ［実施例２］続いて、本発明の第２の実施例について図
２を用いて詳細に説明する。図２は本発明の実施例を製
造工程順に示した断面図である。In the case where the cobalt film was sputtered while the substrate was heated at 450 ° C. and then the substrate was heated at 450 ° C. for 5 minutes in the same vacuum, the sheet resistance further decreased and 5 Ω / □ The following low sorting resistance is obtained,
The variation in sheet resistance is also small. From these results,
Sputtering the cobalt film while heating the substrate, and then heating in a vacuum chamber without breaking the vacuum after sputtering is effective in a CMOS device having fine wiring. Embodiment 2 Next, a second embodiment of the present invention will be described in detail with reference to FIG. FIG. 2 is a sectional view showing an embodiment of the present invention in the order of manufacturing steps.
【００４３】図２（ａ）に示されるように、Ｐ型シリコ
ン基板（２０１）のＰチャネル絶縁ゲートトランジスタ
が形成される領域に、Ｎウエル（２０２）をイオン注入
法により形成する。次いで、Ｐ型シリコン基板（２０
１）の表面に、厚さ３６０ｎｍのフィールド酸化膜（２
０３）を選択酸化法により形成する。そしてフィールド
酸化膜（２０３）に囲まれた活性領域に厚さ１０ｎｍの
ゲート酸化膜（２０４）を形成し、この後、ゲート電極
材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。As shown in FIG. 2A, an N well (202) is formed by an ion implantation method in a region of a P type silicon substrate (201) where a P channel insulated gate transistor is formed. Next, a P-type silicon substrate (20
On the surface of 1), a field oxide film (2
03) is formed by a selective oxidation method. Then, a gate oxide film (204) having a thickness of 10 nm is formed in the active region surrounded by the field oxide film (203). Thereafter, polycrystalline silicon having a thickness of 150 nm is grown as a gate electrode material.
【００４４】次いで、既知の方法であるフォトリソグラ
フィー法とイオン注入法により、多結晶シリコンをパタ
ーンニングしてゲート電極（２０５）とする。次に、フ
ォトリソグラフィー法とイオン注入法により、低濃度の
Ｎ型不純物拡散層（２１７）と低濃度のＰ型不純物拡散
層（２１８）を順次形成する。さらに、全面に厚さ７０
ｎｍのシリコン酸化膜を成長し、エッチバック法によ
り、ゲート電極（２０５）の側面にサイドウォール・ス
ペーサ（２０６）を形成する。Next, polycrystalline silicon is patterned by a known method such as photolithography and ion implantation to form a gate electrode (205). Next, a low-concentration N-type impurity diffusion layer (217) and a low-concentration P-type impurity diffusion layer (218) are sequentially formed by photolithography and ion implantation. Furthermore, a thickness of 70
A silicon oxide film having a thickness of nm is grown, and a sidewall spacer (206) is formed on the side surface of the gate electrode (205) by an etch-back method.
【００４５】次に、図２（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層、Ｐ型不純物拡散層、Ｎ型多結晶シリコンゲート
（２０９ａ）およびＰ型多結晶シリコンゲート（２０９
ｂ）を形成する。イオン注入後は窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域（２０７）とＰ型ソース・ドレイン領
域（２０８）が形成される。Next, as shown in FIG. 2B, an N-type impurity diffusion layer, a P-type impurity diffusion layer, an N-type polycrystalline silicon gate (209a) and a P-type polycrystalline silicon gate are formed by photolithography and ion implantation. Crystal silicon gate (209
b) is formed. After ion implantation, 900 in nitrogen atmosphere
The heat treatment at 20 ° C. for 20 minutes restores the silicon crystals and activates the impurities. Thus, an N-type source / drain region (207) and a P-type source / drain region (208) are formed as an LDD structure.
【００４６】次いで、ゲート電極である多結晶シリコン
の表面とシリコン基板表面の自然酸化膜（図示せず）を
希フッ酸により除去し、厚さ２０ｎｍのニッケル膜（２
１１）を例えば２００℃に加熱した半導体基板上にスパ
ッタ法により堆積し、次いで、同一真空中内で５分間の
基板加熱を行う。このとき、ニッケルとシリコンが接触
している部分ではＮｉ2 Ｓｉ膜（２１４）が３０ｎｍ程
度の厚みで形成される。実施例１と同様にこの５分間の
基板加熱は必ずしもスパッタ堆積を行った真空室中で行
われる必要はなく、真空を破らずに別の真空室に搬送し
てから行っても良い。Next, a natural oxide film (not shown) on the surface of the polycrystalline silicon as the gate electrode and the surface of the silicon substrate is removed with dilute hydrofluoric acid, and a nickel film (2
11) is deposited by sputtering on a semiconductor substrate heated to, for example, 200 ° C., and then the substrate is heated for 5 minutes in the same vacuum. At this time, a Ni2Si film (214) is formed with a thickness of about 30 nm in a portion where nickel and silicon are in contact. As in the first embodiment, the heating of the substrate for 5 minutes is not necessarily performed in the vacuum chamber where the sputter deposition is performed, but may be performed after the substrate is transferred to another vacuum chamber without breaking the vacuum.
【００４７】次に、図２（ｃ）に示されるように、硫酸
水と過酸化水素水の混合液により、絶縁膜上の未反応の
ニッケル膜のみを選択的に除去する。次いで、窒素雰囲
気中で、４５０℃３０秒のＲＴＡを行い、Ｎｉ2 Ｓｉ膜
が相転移により、４５ｎｍ程度の膜厚のＮｉＳｉ膜（２
１５）が形成される。Next, as shown in FIG. 2C, only the unreacted nickel film on the insulating film is selectively removed with a mixed solution of sulfuric acid water and hydrogen peroxide water. Next, RTA is performed at 450 ° C. for 30 seconds in a nitrogen atmosphere, and the Ni2 Si film is subjected to phase transition to a NiSi film (2
15) is formed.
【００４８】以上説明したように、本発明によれば、絶
縁膜間に高融点金属シリサイド層を形成する半導体装置
の製造方法において、絶縁膜上の高融点金属との反応を
抑えることができ、選択的にゲートおよび拡散層上に高
融点金属シリサイド層が形成できる。 ［実施例３］続いて、本発明の第３の実施例について図
３を用いて詳細に説明する。図３は本発明の実施例を製
造工程順に示した断面図である。As described above, according to the present invention, in a method of manufacturing a semiconductor device in which a refractory metal silicide layer is formed between insulating films, it is possible to suppress the reaction with the refractory metal on the insulating film. A refractory metal silicide layer can be selectively formed on the gate and the diffusion layer. Third Embodiment Next, a third embodiment of the present invention will be described in detail with reference to FIG. FIG. 3 is a sectional view showing the embodiment of the present invention in the order of the manufacturing steps.
【００４９】図３（ａ）に示されるように、Ｐ型シリコ
ン基板（３０１）のＰチャネル絶縁ゲートトランジスタ
が形成される領域に、Ｎウエル（３０２）をイオン注入
法により形成する。次いで、Ｐ型シリコン基板（３０
１）の表面に、厚さ３６０ｎｍのフィールド酸化膜（３
０３）を選択酸化法により形成する。そしてフィールド
酸化膜（３０３）に囲まれた活性領域に厚さ１０ｎｍの
ゲート酸化膜（３０４）を形成し、この後、ゲート電極
材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。As shown in FIG. 3A, an N well (302) is formed by ion implantation in a region where a P-channel insulated gate transistor is formed on a P-type silicon substrate (301). Next, a P-type silicon substrate (30
On the surface of 1), a field oxide film (3
03) is formed by a selective oxidation method. Then, a gate oxide film (304) having a thickness of 10 nm is formed in the active region surrounded by the field oxide film (303). Thereafter, polycrystalline silicon having a thickness of 150 nm is grown as a gate electrode material.
【００５０】次いで、既知の方法であるフォトリソグラ
フィー法とイオン注入法により、多結晶シリコンをパタ
ーンニングしてゲート電極（３０５）とする。次に、フ
ォトリソグラフィー法とイオン注入法により、低濃度の
Ｎ型不純物拡散層（３１７）と低濃度のＰ型不純物拡散
層（３１８）を順次形成する。さらに、全面に厚さ７０
ｎｍのシリコン酸化膜を成長し、エッチバック法によ
り、ゲート電極（３０５）の側面にサイドウォール・ス
ペーサ（３０６）を形成する。Next, polycrystalline silicon is patterned by a known method such as photolithography and ion implantation to form a gate electrode (305). Next, a low-concentration N-type impurity diffusion layer (317) and a low-concentration P-type impurity diffusion layer (318) are sequentially formed by photolithography and ion implantation. Furthermore, a thickness of 70
A silicon oxide film having a thickness of nm is grown, and a sidewall spacer (306) is formed on the side surface of the gate electrode (305) by an etch-back method.
【００５１】次に、図３（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層、Ｐ型不純物拡散層、Ｎ型多結晶シリコンゲート
（３０９ａ）およびＰ型多結晶シリコンゲート（３０９
ｂ）を形成する。イオン注入後は窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域（３０７）とＰ型ソース・ドレイン領
域（３０８）が形成される。Next, as shown in FIG. 3B, an N-type impurity diffusion layer, a P-type impurity diffusion layer, an N-type polycrystalline silicon gate (309a) and a P-type polycrystalline silicon gate are formed by photolithography and ion implantation. Crystal silicon gate (309
b) is formed. After ion implantation, 900 in nitrogen atmosphere
The heat treatment at 20 ° C. for 20 minutes restores the silicon crystals and activates the impurities. Thus, an N-type source / drain region (307) and a P-type source / drain region (308) are formed as an LDD structure.
【００５２】次いで、ゲート電極である多結晶シリコン
の表面とシリコン基板表面の自然酸化膜（図示せず）を
希フッ酸により除去し、厚さ１０ｎｍのコバルト膜（３
１１）を例えば４７５℃に加熱した半導体基板上にスパ
ッタ法により堆積し、次いで、同一真空中内で２分間の
基板加熱を行う。このとき、コバルトとシリコンが接触
している部分ではＣｏＳｉ膜（３１４）が１５ｎｍ程度
の厚みで形成される。実施例１、２と同様にこの５分間
の基板加熱は必ずしもスパッタ堆積を行った真空室中で
行われる必要はなく、真空を破らずに別の真空室に搬送
してから行っても良い。Next, the surface of polycrystalline silicon as a gate electrode and the natural oxide film (not shown) on the surface of the silicon substrate are removed with dilute hydrofluoric acid, and a cobalt film (3
11) is deposited on a semiconductor substrate heated to, for example, 475 ° C. by a sputtering method, and then the substrate is heated for 2 minutes in the same vacuum. At this time, a CoSi film (314) is formed with a thickness of about 15 nm in a portion where cobalt and silicon are in contact. As in the first and second embodiments, the heating of the substrate for 5 minutes is not necessarily performed in the vacuum chamber where the sputter deposition is performed, but may be performed after the substrate is transferred to another vacuum chamber without breaking the vacuum.
【００５３】次に、図２（ｃ）に示されるように、硫酸
水と過酸化水素水の混合液により、絶縁膜上の未反応の
ニッケル膜のみを選択的に除去する。この場合には、実
施例１と異なり、窒素雰囲気中で５００℃３０秒の急速
熱処理（ＲＴＡ）を行わないため、ＲＴＡ中に絶縁膜上
のコバルトが酸化されないため、未反応のコバルトのウ
エットエッチングが容易にでき、プロセスマージンが拡
大できる。次いで、窒素雰囲気中で、８００℃１０秒の
ＲＴＡを行い、ＣｏＳｉ膜が相転移により、３５ｎｍ程
度の膜厚のＣｏＳｉ2 膜（３１５）が形成される。Next, as shown in FIG. 2C, only the unreacted nickel film on the insulating film is selectively removed with a mixed solution of sulfuric acid and hydrogen peroxide. In this case, unlike in the first embodiment, rapid thermal processing (RTA) at 500 ° C. for 30 seconds is not performed in a nitrogen atmosphere, so that cobalt on the insulating film is not oxidized during RTA, so that wet etching of unreacted cobalt is performed. And the process margin can be expanded. Next, RTA is performed at 800 ° C. for 10 seconds in a nitrogen atmosphere, and the CoSi film undergoes phase transition to form a CoSi 2 film (315) having a thickness of about 35 nm.
【００５４】以上説明したように、本発明によれば、絶
縁膜間に高融点金属シリサイド層を形成する半導体装置
の製造方法において、絶縁膜上の高融点金属との反応を
抑えることができ、選択的にゲートおよび拡散層上に高
融点金属シリサイド層が形成できる。As described above, according to the present invention, in a method of manufacturing a semiconductor device in which a refractory metal silicide layer is formed between insulating films, it is possible to suppress a reaction with the refractory metal on the insulating film. A refractory metal silicide layer can be selectively formed on the gate and the diffusion layer.
【００５５】具体的には、絶縁膜上のコバルトあるいは
ニッケルとの反応を抑えることができ、選択的にゲート
および拡散層上にそれぞれ、ＣｏＳｉ2 膜、ＮｉＳｉ膜
が形成できる。Specifically, a reaction with cobalt or nickel on the insulating film can be suppressed, and a CoSi2 film and a NiSi film can be selectively formed on the gate and the diffusion layer, respectively.
【００５６】また、半導体基板を加熱した状態でスパッ
タすることと、次いで、同一真空中で基板加熱を行うこ
とで、グレインサイズの小さいＣｏＳｉ2 膜、ＮｉＳｉ
膜が実現でき、選択的にゲートおよび拡散層上に低抵抗
なＣｏＳｉ2 膜あるいはＮｉＳｉ膜が形成できるという
効果を奏するものである。Also, by sputtering the semiconductor substrate in a heated state and then heating the substrate in the same vacuum, a CoSi 2 film having a small grain size, NiSi
A film can be realized, and an effect of selectively forming a low-resistance CoSi2 film or a NiSi film on the gate and the diffusion layer can be obtained.
【図１】本発明の第１の実施例について工程順に示した
断面図。FIG. 1 is a sectional view showing a first embodiment of the present invention in the order of steps.
【図２】本発明の第２の実施例について工程順に示した
断面図。FIG. 2 is a sectional view showing a second embodiment of the present invention in the order of steps.
【図３】本発明の第３の実施例について工程順に示した
断面図。FIG. 3 is a sectional view showing a third embodiment of the present invention in the order of steps.
【図４】本発明の製造方法で形成したコバルトシリサイ
ド膜のシート抵抗の配線幅依存性結果を示した図。FIG. 4 is a view showing a result of a wiring width dependence of a sheet resistance of a cobalt silicide film formed by the manufacturing method of the present invention.
【図５】本発明の製造方法で形成したコバルトシリサイ
ド膜のシート抵抗の配線幅依存性結果を示した図。FIG. 5 is a view showing a result of dependency of a sheet resistance of a cobalt silicide film formed by a manufacturing method of the present invention on a wiring width.
【図６】従来例に工程順に示した断面図。FIG. 6 is a sectional view showing a conventional example in the order of steps.
１０１ Ｐ型シリコン基板 １０２ Ｎウエル １０３ フィールド酸化膜 １０４ ゲート酸化膜 １０５ ゲート電極 １０６ サイドウォール・スペーサ １０７ Ｎ型ソース・ドレイン領域 １０８ Ｐ型ソース・ドレイン領域 １０９ａ Ｎ型多結晶シリコンゲート １０９ｂ Ｐ型多結晶シリコンゲート １１１ コバルト膜 １１４ Ｃｏ2 Ｓｉ膜 １１５ ＣｏＳｉ膜 １１６ ＣｏＳｉ2 膜 １１７ 低濃度のＮ型不純物拡散層 １１８ 低濃度のＰ型不純物拡散層 ２０１ Ｐ型シリコン基板 ２０２ Ｎウエル ２０３ フィールド酸化膜 ２０４ ゲート酸化膜 ２０５ ゲート電極 ２０６ サイドウォール・スペーサ ２０７ Ｎ型ソース・ドレイン領域 ２０８ Ｐ型ソース・ドレイン領域 ２０９ａ Ｎ型多結晶シリコンゲート ２０９ｂ Ｐ型多結晶シリコンゲート ２１１ ニッケル膜 ２１４ Ｎｉ2 Ｓｉ膜 ２１５ ＮｉＳｉ膜 ２１７ 低濃度のＮ型不純物拡散層 ２１８ 低濃度のＰ型不純物拡散層 ３０１ Ｐ型シリコン基板 ３０２ Ｎウエル ３０３ フィールド酸化膜 ３０４ ゲート酸化膜 ３０５ ゲート電極 ３０６ サイドウォール・スペーサ ３０７ Ｎ型ソース・ドレイン領域 ３０８ Ｐ型ソース・ドレイン領域 ３０９ａ Ｎ型多結晶シリコンゲート ３０９ｂ Ｐ型多結晶シリコンゲート ３１１ ニッケル膜 ３１４ ＣｏＳｉ膜 ３１５ ＣｏＳｉ2 膜 ３１７ 低濃度のＮ型不純物拡散層 ３１８ 低濃度のＰ型不純物拡散層 ４０１ Ｐ型シリコン基板 ４０２ Ｎウエル ４０３ フィールド酸化膜 ４０４ ゲート酸化膜 ４０５ ゲート電極 ４０６ サイドウォール・スペーサ ４０７ Ｎ型ソース・ドレイン領域 ４０８ Ｐ型ソース・ドレイン領域 ４１１ Ｃｏ膜 ４１６ Ｃｏ2 Ｓｉ膜 ４１２ 低濃度Ｎ型不純物拡散層 ４１３ 低濃度Ｐ型不純物拡散層 Reference Signs List 101 P-type silicon substrate 102 N-well 103 Field oxide film 104 Gate oxide film 105 Gate electrode 106 Side wall spacer 107 N-type source / drain region 108 P-type source / drain region 109 a N-type polycrystalline silicon gate 109 b P-type polycrystalline Silicon gate 111 Cobalt film 114 Co2 Si film 115 CoSi film 116 CoSi2 film 117 Low-concentration N-type impurity diffusion layer 118 Low-concentration P-type impurity diffusion layer 201 P-type silicon substrate 202 N well 203 Field oxide film 204 Gate oxide film 205 Gate electrode 206 Side wall spacer 207 N-type source / drain region 208 P-type source / drain region 209a N-type polycrystalline silicon gate 209b P-type polycrystalline silicon gate 211 Nicke Film 214 Ni2 Si film 215 NiSi film 217 Low-concentration N-type impurity diffusion layer 218 Low-concentration P-type impurity diffusion layer 301 P-type silicon substrate 302 N well 303 Field oxide film 304 Gate oxide film 305 Gate electrode 306 Sidewall spacer 307 N-type source / drain region 308 P-type source / drain region 309a N-type polycrystalline silicon gate 309b P-type polycrystalline silicon gate 311 Nickel film 314 CoSi film 315 CoSi2 film 317 Low concentration N-type impurity diffusion layer 318 Low concentration P-type impurity diffusion layer 401 P-type silicon substrate 402 N-well 403 Field oxide film 404 Gate oxide film 405 Gate electrode 406 Side wall spacer 407 N-type source / drain region 408 P-type source / drain Frequency 411 Co film 416 Co2 Si film 412 low concentration N-type impurity diffusion layers 413 low concentration P-type impurity diffusion layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 29/78
Claims (7)
膜間に高融点金属シリサイド層を形成する半導体装置の
製造方法において、前記半導体基板を加熱しながら高融
点金属を堆積する工程と、未反応の前記高融点金属を除
去する工程と、熱処理を行って高融点金属シリサイド層
を形成する工程とを含む半導体装置の製造方法。1. A method of manufacturing a semiconductor device, wherein a refractory metal silicide layer is formed between insulating films selectively formed on a semiconductor substrate, wherein the refractory metal is deposited while heating the semiconductor substrate, A method of manufacturing a semiconductor device, comprising: a step of removing the unreacted refractory metal and a step of performing a heat treatment to form a refractory metal silicide layer.
膜間に高融点金属シリサイド層を形成する半導体装置の
製造方法において、前記半導体基板を加熱しながら高融
点金属を堆積する工程と、真空を破ることなく前記半導
体基板を加熱する工程と、未反応の前記高融点金属を除
去する工程と、熱処理を行って高融点金属シリサイド層
を形成する工程とを含む半導体装置の製造方法。2. A method of manufacturing a semiconductor device, wherein a refractory metal silicide layer is formed between insulating films selectively formed on a semiconductor substrate, wherein the refractory metal is deposited while heating the semiconductor substrate, A method of manufacturing a semiconductor device, comprising: heating the semiconductor substrate without breaking a vacuum; removing unreacted refractory metal; and performing heat treatment to form a refractory metal silicide layer.
半導体基板の加熱温度が２００℃から５００℃であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the refractory metal is cobalt, and the heating temperature of the semiconductor substrate during deposition is 200 ° C. to 500 ° C.
半導体基板の加熱温度が２００℃から５００℃であり、
真空を破ることなく、半導体基板を加熱する温度が２０
０℃から５００℃であることを特徴とする請求項２記載
の半導体装置の製造方法。4. The refractory metal is cobalt, and the heating temperature of the semiconductor substrate during deposition is 200 ° C. to 500 ° C.
The temperature for heating the semiconductor substrate is 20 without breaking the vacuum.
The method of manufacturing a semiconductor device according to claim 2, wherein the temperature is from 0 ° C to 500 ° C.
半導体基板の加熱温度が１５０℃から３００℃であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the refractory metal is nickel, and the heating temperature of the semiconductor substrate during deposition is 150 ° C. to 300 ° C.
半導体基板の加熱温度が１５０℃から３００℃であり、
真空を破ることなく、半導体基板を加熱する温度が１５
０℃から３００℃であることを特徴とする請求項２記載
の半導体装置の製造方法。6. The refractory metal is nickel, the heating temperature of the semiconductor substrate during deposition is 150 ° C. to 300 ° C.,
The temperature for heating the semiconductor substrate is 15 without breaking the vacuum.
The method of manufacturing a semiconductor device according to claim 2, wherein the temperature is from 0 ° C to 300 ° C.
前記未反応の高融点金属を除去する工程が少なくとも硫
酸と過酸化水素水を含む混合液によるエッチングを含む
ことを特徴とする請求項１、請求項２記載の半導体装置
の製造方法。7. The unreacted refractory metal is cobalt,
3. The method for manufacturing a semiconductor device according to claim 1, wherein the step of removing the unreacted refractory metal includes etching with a mixed solution containing at least sulfuric acid and hydrogen peroxide solution.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8146993A JP2820122B2 (en) | 1995-06-23 | 1996-06-10 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18075595 | 1995-06-23 | ||
| JP7-180755 | 1995-06-23 | ||
| JP8146993A JP2820122B2 (en) | 1995-06-23 | 1996-06-10 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0969497A true JPH0969497A (en) | 1997-03-11 |
| JP2820122B2 JP2820122B2 (en) | 1998-11-05 |
Family
ID=26477671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8146993A Expired - Fee Related JP2820122B2 (en) | 1995-06-23 | 1996-06-10 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820122B2 (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0936664A2 (en) * | 1998-02-13 | 1999-08-18 | Sharp Kabushiki Kaisha | Partial silicidation method to form shallow source/drain junctions |
| JPH11283935A (en) * | 1998-03-30 | 1999-10-15 | Nec Corp | Manufacture of semiconductor device |
| US6271549B1 (en) | 1998-12-24 | 2001-08-07 | Nec Corporation | Process for fabricating a metal silicide layer of a semiconductor and apparatus |
| US6274470B1 (en) | 1999-11-26 | 2001-08-14 | Oki Electric Industry Co., Ltd. | Method for fabricating a semiconductor device having a metallic silicide layer |
| US6316362B1 (en) | 1998-10-02 | 2001-11-13 | Nec Corporation | Method for manufacturing semiconductor device |
| JP2002076138A (en) * | 2000-08-28 | 2002-03-15 | Mitsubishi Electric Corp | Method for manufacturing semiconductor device with dual-gate structure and semiconductor device manufactured by the method |
| KR100350600B1 (en) * | 1999-02-24 | 2002-08-28 | 닛본 덴기 가부시끼가이샤 | Method of manufacturing a semiconductor device |
| US6544890B2 (en) | 1999-02-26 | 2003-04-08 | Nec Corporation | Process for fabricating semiconductor device having silicide layer with low resistance and uniform profile and sputtering system used therein |
| US6693001B2 (en) | 1997-03-14 | 2004-02-17 | Renesas Technology Corporation | Process for producing semiconductor integrated circuit device |
| EP1411146A2 (en) | 2002-10-17 | 2004-04-21 | Samsung Electronics Co., Ltd. | Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film |
| US6858484B2 (en) | 2000-02-04 | 2005-02-22 | Hitachi, Ltd. | Method of fabricating semiconductor integrated circuit device |
| WO2005101472A1 (en) * | 2004-03-30 | 2005-10-27 | Renesas Technology Corp. | Method for manufacturing semiconductor integrated circuit device |
| JP2006332608A (en) * | 2005-04-25 | 2006-12-07 | Nec Electronics Corp | Method for manufacturing semiconductor device |
| JP2008172013A (en) * | 2007-01-11 | 2008-07-24 | Oki Electric Ind Co Ltd | Mos field effect transistor manufacturing method |
| DE102004019101B4 (en) | 2003-04-23 | 2018-08-23 | Denso Corporation | A method of manufacturing a silicon carbide semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102074A (en) * | 1991-10-07 | 1993-04-23 | Sony Corp | Mos transistor |
-
1996
- 1996-06-10 JP JP8146993A patent/JP2820122B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102074A (en) * | 1991-10-07 | 1993-04-23 | Sony Corp | Mos transistor |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693001B2 (en) | 1997-03-14 | 2004-02-17 | Renesas Technology Corporation | Process for producing semiconductor integrated circuit device |
| US8034715B2 (en) | 1997-03-14 | 2011-10-11 | Renesas Electronics Corporation | Method of fabricating semiconductor integrated circuit device |
| US7553766B2 (en) | 1997-03-14 | 2009-06-30 | Renesas Technology Corp. | Method of fabricating semiconductor integrated circuit device |
| US7314830B2 (en) | 1997-03-14 | 2008-01-01 | Renesas Technology Corp. | Method of fabricating semiconductor integrated circuit device with 99.99 wt% cobalt |
| US7214577B2 (en) | 1997-03-14 | 2007-05-08 | Renesas Technology Corp. | Method of fabricating semiconductor integrated circuit device |
| EP0936664A3 (en) * | 1998-02-13 | 2000-04-19 | Sharp Kabushiki Kaisha | Partial silicidation method to form shallow source/drain junctions |
| US6218249B1 (en) | 1998-02-13 | 2001-04-17 | Sharp Laboratories Of America, Inc. | MOS transistor having shallow source/drain junctions and low leakage current |
| EP0936664A2 (en) * | 1998-02-13 | 1999-08-18 | Sharp Kabushiki Kaisha | Partial silicidation method to form shallow source/drain junctions |
| JPH11283935A (en) * | 1998-03-30 | 1999-10-15 | Nec Corp | Manufacture of semiconductor device |
| US6316362B1 (en) | 1998-10-02 | 2001-11-13 | Nec Corporation | Method for manufacturing semiconductor device |
| US6271549B1 (en) | 1998-12-24 | 2001-08-07 | Nec Corporation | Process for fabricating a metal silicide layer of a semiconductor and apparatus |
| KR100350600B1 (en) * | 1999-02-24 | 2002-08-28 | 닛본 덴기 가부시끼가이샤 | Method of manufacturing a semiconductor device |
| US6544890B2 (en) | 1999-02-26 | 2003-04-08 | Nec Corporation | Process for fabricating semiconductor device having silicide layer with low resistance and uniform profile and sputtering system used therein |
| US6274470B1 (en) | 1999-11-26 | 2001-08-14 | Oki Electric Industry Co., Ltd. | Method for fabricating a semiconductor device having a metallic silicide layer |
| US6858484B2 (en) | 2000-02-04 | 2005-02-22 | Hitachi, Ltd. | Method of fabricating semiconductor integrated circuit device |
| JP2002076138A (en) * | 2000-08-28 | 2002-03-15 | Mitsubishi Electric Corp | Method for manufacturing semiconductor device with dual-gate structure and semiconductor device manufactured by the method |
| CN100392826C (en) * | 2002-10-17 | 2008-06-04 | 三星电子株式会社 | Formation of cobalt silicide film and manufacture of semiconductor device therewith |
| EP1411146A3 (en) * | 2002-10-17 | 2005-11-30 | Samsung Electronics Co., Ltd. | Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film |
| JP2004140374A (en) * | 2002-10-17 | 2004-05-13 | Samsung Electronics Co Ltd | Method of forming cobalt silicide and method of manufacturing semiconductor device using the same |
| EP1411146A2 (en) | 2002-10-17 | 2004-04-21 | Samsung Electronics Co., Ltd. | Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film |
| DE102004019101B4 (en) | 2003-04-23 | 2018-08-23 | Denso Corporation | A method of manufacturing a silicon carbide semiconductor device |
| WO2005101472A1 (en) * | 2004-03-30 | 2005-10-27 | Renesas Technology Corp. | Method for manufacturing semiconductor integrated circuit device |
| JP2006332608A (en) * | 2005-04-25 | 2006-12-07 | Nec Electronics Corp | Method for manufacturing semiconductor device |
| JP2008172013A (en) * | 2007-01-11 | 2008-07-24 | Oki Electric Ind Co Ltd | Mos field effect transistor manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2820122B2 (en) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562718B1 (en) | Process for forming fully silicided gates | |
| US5818092A (en) | Polycide film | |
| KR100870176B1 (en) | Nickel alloy salicide process, Methods of fabricating a semiconductor device using the same, nickel alloy silicide layer formed thereby and semiconductor devices fabricated using the same | |
| JP2820122B2 (en) | Method for manufacturing semiconductor device | |
| JPH11111642A (en) | Manufacture of semiconductor device | |
| JP2630292B2 (en) | Method for manufacturing semiconductor device | |
| US6383906B1 (en) | Method of forming junction-leakage free metal salicide in a semiconductor wafer with ultra-low silicon consumption | |
| JP3175725B2 (en) | Method for manufacturing semiconductor device | |
| JP2956583B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20060003534A1 (en) | Salicide process using bi-metal layer and method of fabricating semiconductor device using the same | |
| JP3009979B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2930042B2 (en) | Method for manufacturing semiconductor device | |
| JP3496723B2 (en) | Method for manufacturing semiconductor device | |
| JP3003796B2 (en) | Method of manufacturing MOS type semiconductor device | |
| JPH05304108A (en) | Semiconductor device and fabrication thereof | |
| KR100395776B1 (en) | Method for manufacturing a silicide layer of semiconductor device | |
| JP3394083B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20060160361A1 (en) | Nickel salicide process and method of fabricating a semiconductor device using the same | |
| JPH11195619A (en) | Manufacture of semiconductor device | |
| JPH08288241A (en) | Semiconductor device and manufacture thereof | |
| JPH09115860A (en) | Electronic device and manufacturing method thereof | |
| JPH07183506A (en) | Semiconductor device | |
| TWI222113B (en) | Silicide layer and fabrication method thereof and method for fabricating metal-oxide semiconductor transistor | |
| JPH10233371A (en) | Manufacturing method of semiconductor device | |
| JPH08130196A (en) | Manufacture of silicide layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |