JPH096698A - Communication method and device - Google Patents

Communication method and device

Info

Publication number
JPH096698A
JPH096698A JP7154740A JP15474095A JPH096698A JP H096698 A JPH096698 A JP H096698A JP 7154740 A JP7154740 A JP 7154740A JP 15474095 A JP15474095 A JP 15474095A JP H096698 A JPH096698 A JP H096698A
Authority
JP
Japan
Prior art keywords
command
data
transmission
buffer
reply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7154740A
Other languages
Japanese (ja)
Inventor
Morihiko Sumino
守彦 住野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7154740A priority Critical patent/JPH096698A/en
Priority to TW085101484A priority patent/TW280887B/en
Priority to CN96108783A priority patent/CN1096641C/en
Priority to KR1019960022516A priority patent/KR970002687A/en
Publication of JPH096698A publication Critical patent/JPH096698A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1673Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Selective Calling Equipment (AREA)

Abstract

PURPOSE: To provide a communication method/device which can evade a buffer- full state for a transmission buffer of a communication device with no increase of the production cost. CONSTITUTION: This method/device includes a reception buffer 431 which applies toe buffering to the command received from a most computer 1, a CPU 41 which processes the command undergone the buffering by the buffer 431 and generates the reply data, a transmission buffer 432 which applies the buffering to the reply data generated by the CPU 41, and a communication port 44 which transmits the reply data undergone the buffering by the buffer 432 to the computer 1 in a transmission timing. When the CPU 41 processes the command requiring the transmission of data to the computer 1, the buffer 432 is instructed to apply the buffering to only the reply command corresponding to the command undergone the buffering by the buffer 431. Then the transmission data are in the transmission timing based on the reply command undergone the buffering by the buffer 432 and the data corresponding to the reply data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は通信方法及び通信装置に
関し、特にコンピュータシステムのモニタ装置等のよう
なそのホストであるコンピュータ本体からのパラメータ
の転送を要求するコマンドに応じてパラメータをホスト
へ返送する機能を有するマスタとスレーブ間での通信方
法及びその通信装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication method and a communication device, and more particularly to returning a parameter to a host in response to a command requesting the transfer of the parameter from a host computer such as a monitor of a computer system. The present invention relates to a communication method between a master and a slave having a function to perform and a communication device therefor.

【0002】[0002]

【従来の技術】近年、コンピュータシステムのモニタ装
置のインテリジェント化が進み、モニタ装置にとってホ
ストであるコンピュータ本体との通信機能を備える場合
が多い。このようなモニタ装置のインテリジェント化の
主たる目的は、モニタ装置の機能,特性をホストに通知
するためである。そのためには一般的に、ホストからモ
ニタ装置へ所望のパラメータの転送要求コマンドを発行
し、それを受信したモニタ装置がそのコマンドに対する
応答のコマンドと要求されているパラメータとをホスト
へ返送するという手法が用いられる。
2. Description of the Related Art In recent years, computer system monitor devices have become more intelligent, and the monitor devices are often provided with a function of communicating with the host computer. The main purpose of making the monitor device intelligent is to notify the host of the function and characteristics of the monitor device. For that purpose, generally, a method of issuing a transfer request command of a desired parameter from the host to the monitor device, and the monitor device receiving the command returns a command of a response to the command and the requested parameter to the host. Is used.

【0003】このような手法を実現するためのインタフ
ェイスとしては、極めて簡易なプロトコルのシリアル通
信が一般的である。ホストがモニタ装置へデータを送信
する必要がある場合にはホストがマスタに、モニタ装置
がスレーブにそれぞれなってマスタであるホストからス
レーブであるモニタ装置へデータ(コマンド)が転送さ
れる。逆に、モニタ装置からホストへデータを送信する
必要がある場合にはモニタ装置がマスタに、ホストがス
レーブにそれぞれなってマスタであるモニタ装置からス
レーブであるホストへデータ(応答のコマンド及び要求
されているパラメータ)が転送される。
As an interface for realizing such a method, serial communication of an extremely simple protocol is generally used. When the host needs to send data to the monitor device, the host becomes the master and the monitor device becomes the slave, and the data (command) is transferred from the master host to the slave monitor device. Conversely, when it is necessary to send data from the monitor device to the host, the monitor device becomes the master and the host becomes the slave, and the data (response command and request are sent from the master monitor device to the slave host). Parameters) are transferred.

【0004】このようなデータの転送プロトコルは、一
般的にはデータラインとクロックラインとの2本のライ
ンのみで行なわれる。従って、双方向に同時にデータを
送信することは不可能である。
Such a data transfer protocol is generally performed only with two lines, a data line and a clock line. Therefore, it is impossible to simultaneously transmit data in both directions.

【0005】ところで、上述のような従来の手法では、
スレーブであるモニタ装置がマスタであるホストからデ
ータを受信する場合、ホストがマスタである限りは無制
限にデータが送信されて来る可能性がある。更に、ホス
トからモニタ装置へ送信されるコマンドには、モニタ装
置からホストへパラメータを転送することを指示するコ
マンドも含まれる。そのようなコマンドを受信した場合
には、モニタ装置ではそれに対応してホストへ転送する
ためのパラメータを準備し、バッファリングしておく必
要がある。また、そのようなコマンドが複数になった場
合には、それらの全てに対応するパラメータを準備し、
応答のためのコマンドと共にバッファリングしておく必
要がある。
By the way, in the conventional method as described above,
When the slave monitor device receives data from the master host, the data may be transmitted indefinitely as long as the host is the master. Further, the command transmitted from the host to the monitor device includes a command instructing to transfer the parameter from the monitor device to the host. When such a command is received, it is necessary for the monitor device to prepare and buffer the parameter for transferring to the host correspondingly. Also, when there are multiple such commands, prepare parameters corresponding to all of them,
Must be buffered with the command for the response.

【0006】以下、上述のような従来の技術について、
図5のブロック図に示されているようなホストコンピュ
ータと接続されたモニタ装置とを例として具体的に説明
する。
[0006] Hereinafter, regarding the conventional technique as described above,
A monitor device connected to a host computer as shown in the block diagram of FIG. 5 will be specifically described as an example.

【0007】図5において、参照符号1はホストコンピ
ュータを示しており、一般的なコンピュータシステムの
本体がこれに相当する。ホストコンピュータ1はビデオ
ケーブル2によりモニタ装置3と接続されている。ビデ
オケーブル2を介しては、ビデオ信号,水平同期信号,
垂直同期信号,データ信号,クロック信号等が送受信さ
れる。
In FIG. 5, reference numeral 1 indicates a host computer, and the main body of a general computer system corresponds to this. The host computer 1 is connected to the monitor device 3 by a video cable 2. Video signal, horizontal sync signal,
Vertical sync signals, data signals, clock signals, etc. are transmitted and received.

【0008】モニタ装置3内には、ディジタル回路ブロ
ック8,アナログ回路ブロック5,FBT 6, CRT7等が
備えられている。
The monitor device 3 includes a digital circuit block 8, an analog circuit block 5, an FBT 6, a CRT 7 and the like.

【0009】ディジタル回路ブロック8は通常は所謂ワ
ンチップマイクロコンピュータとして構成されており、
それ自体が全体として一つの通信装置として機能する。
ディジタル回路ブロック8は、CPU 81, ROM 82, RAM 8
3, 通信ポート84,これらの構成要素を相互に接続する
バス85等が備えられている。
The digital circuit block 8 is usually constructed as a so-called one-chip microcomputer,
As a whole, it functions as one communication device.
Digital circuit block 8 consists of CPU 81, ROM 82, RAM 8
3, a communication port 84, a bus 85 for connecting these components to each other, and the like are provided.

【0010】CPU 81はモニタ装置3の制御中枢であり、
後述するようにコマンド処理手段としても機能する。RO
M 82には制御プログラム等が予め格納されている。RAM
83は種々のフラグ, スタックとして使用される他、特定
の領域が受信バッファ831 及び送信バッファ832 として
割り当てられている。通信ポート84はビデオケーブル2
を介してホストコンピュータ1と接続されており、ホス
トコンピュータ1との間の通信を司る。従って、モニタ
装置3からホストコンピュータ1へ送信を行なう場合に
は、通信ポート84は返信手段としてとして機能する。
The CPU 81 is the control center of the monitor device 3,
As will be described later, it also functions as command processing means. RO
A control program and the like are stored in the M 82 in advance. RAM
83 is used as various flags and stacks, and a specific area is allocated as a reception buffer 831 and a transmission buffer 832. Communication port 84 is video cable 2
It is connected to the host computer 1 via the, and controls communication with the host computer 1. Therefore, when transmitting from the monitor device 3 to the host computer 1, the communication port 84 functions as a reply means.

【0011】アナログ回路ブロック5は、 CRT7に画像
を表示するために必要な水平出力回路51, 垂直出力回路
52, 歪み補正回路53, 帰線消去回路54等により構成され
ている。なお、これらのアナログ回路ブロック5の構成
要素は本発明の趣旨とは関係が無いので、詳細な説明は
省略する。
The analog circuit block 5 includes a horizontal output circuit 51 and a vertical output circuit necessary for displaying an image on the CRT 7.
52, a distortion correction circuit 53, a blanking circuit 54, and the like. Since the constituent elements of these analog circuit blocks 5 are not related to the gist of the present invention, detailed description thereof will be omitted.

【0012】CRT7はアナログ回路ブロック5により制
御されてホストコンピュータ1から与えられる R,G,B信
号を画像として表示する。
The CRT 7 is controlled by the analog circuit block 5 and displays the R, G, B signals supplied from the host computer 1 as an image.

【0013】図6はホストコンピュータ1とモニタ装置
3との間で通信されるコマンド及びそれに伴って通信さ
れるパラメータの一例を示す一覧図である。ここに示さ
れている例では、ホストコンピュータ1からモニタ装置
3へは、モニタ装置3をリセットさせるコマンド”00”
(但し、コマンドは2桁の16進数、即ち1バイトで表さ
れるのもとする) 、水平周波数を要求するコマンド”0
1”、垂直周波数を要求するコマンド”02”、水平イメ
ージサイズを要求するコマンド”03”、垂直イメージサ
イズを要求するコマンド”04”等が用意されている。
FIG. 6 is a list view showing an example of commands communicated between the host computer 1 and the monitor device 3 and parameters communicated with the commands. In the example shown here, the command "00" for resetting the monitor device 3 from the host computer 1 to the monitor device 3 is used.
(However, the command is based on a 2-digit hexadecimal number, that is, represented by 1 byte.)
1 ", a command" 02 "for requesting a vertical frequency, a command" 03 "for requesting a horizontal image size, a command" 04 "for requesting a vertical image size, etc. are prepared.

【0014】一方、モニタ装置3からホストコンピュー
タ1へはコマンド”01”に対応して水平周波数を返信す
るコマンド”81”, コマンド”02”に対応して垂直周波
数を返信するコマンド”82”, コマンド”03”に対応し
て水平イメージサイズを返信するコマンド”83”, コマ
ンド”04”に対応して垂直イメージサイズを返信するコ
マンド”84”等が用意されている。
On the other hand, from the monitor device 3 to the host computer 1, a command "81" for returning a horizontal frequency corresponding to the command "01", a command "82" for returning a vertical frequency corresponding to the command "02", A command "83" for returning the horizontal image size in response to the command "03", a command "84" for returning the vertical image size in response to the command "04", etc. are prepared.

【0015】たとえば、モニタ装置3がサポートしてい
る水平解像度をホストコンピュータ1が知りたい場合、
ホストコンピュータ1はコマンド”01”を発行する。こ
れをモニタ装置3が受信した場合、自身がサポートして
いる水平周波数をホストコンピュータ1へ知らせるため
に、1バイトのコマンド”81”と水平周波数を表す4バ
イト(下限,上限をそれぞれ2バイトで表す)のパラメ
ータとをホストコンピュータ1へ返送する。これによ
り、ホストコンピュータ1では、モニタ装置3がサポー
トしている水平解像度を知ることが出来る。
For example, when the host computer 1 wants to know the horizontal resolution supported by the monitor device 3,
The host computer 1 issues the command "01". When the monitor device 3 receives this, in order to inform the host computer 1 of the horizontal frequency supported by itself, a 1-byte command "81" and 4 bytes indicating the horizontal frequency (the lower limit and the upper limit are 2 bytes each) Parameters (indicated) are returned to the host computer 1. As a result, the host computer 1 can know the horizontal resolution supported by the monitor device 3.

【0016】次に、通信装置としてのディジタル回路ブ
ロック8により行なわれる従来の通信手順を、図7に示
されている通常レベルの処理であるメイン処理のフロー
チャート、図8に示されているデータを受信した際に行
なわれる受信割り込み処理のフローチャート、図9に示
されているタイマ割り込みから定期的にコールされる送
信処理のフローチャートを参照して説明する。
Next, the conventional communication procedure performed by the digital circuit block 8 as the communication device will be described with reference to the flow chart of the main processing which is the normal level processing shown in FIG. 7 and the data shown in FIG. Description will be made with reference to a flowchart of a reception interrupt process performed when receiving, and a flowchart of a transmission process called periodically from a timer interrupt shown in FIG.

【0017】図7のフローチャートに示されているメイ
ン処理においては、CPU 81はまず最初にホストコンピュ
ータ1からデータを受信しているか否か、具体的にはRA
M 83の受信バッファ831 にホストコンピュータ1からの
データが記憶されているか否かを調べる (ステップS1
1)。ホストコンピュータ1からのデータを受信していな
い場合はステップS11 でループする。ホストコンピュー
タ1からのデータを受信していた場合は、CPU 81はその
データをホストコンピュータ1から与えられたコマンド
として解釈することによりコマンド分岐し (ステップS1
2)、それぞれ対応する処理を行なう。
In the main processing shown in the flow chart of FIG. 7, the CPU 81 first determines whether or not data is received from the host computer 1, specifically, RA.
It is checked whether or not the data from the host computer 1 is stored in the reception buffer 831 of the M 83 (step S1
1). When the data from the host computer 1 is not received, the process loops at step S11. If the data is received from the host computer 1, the CPU 81 interprets the data as a command given from the host computer 1 to branch the command (step S1).
2), perform the corresponding processing.

【0018】ところで、モニタ装置3によるホストコン
ピュータ1からのデータの受信は図8のフローチャート
に示されているような割り込み処理により行なわれる。
即ち、ホストコンピュータ1からビデオケーブル2を介
してデータの送信が有った場合、通信ポート84からCPU
81に受信割り込みがかけられるので、CPU 81はまずRAM
83の受信バッファ831 に空き領域があるか否かを調べ
(ステップS21)、あればその空き領域にホストコンピュ
ータ1から受信したデータを書き込んでバッファリング
する (ステップS22)。なおステップS21 において、受信
バッファ831 に空き領域が無いことが判明した場合に
は、ウェイト処理が行なわれる (ステップS23)。
By the way, the reception of data from the host computer 1 by the monitor device 3 is performed by an interrupt process as shown in the flowchart of FIG.
That is, when data is transmitted from the host computer 1 via the video cable 2, the communication port 84 to the CPU
Since the receive interrupt can be applied to 81, CPU 81 will
Check if there is free space in 83 receive buffer 831
If there is (step S21), the data received from the host computer 1 is written and buffered in the empty area (step S22). If it is determined in step S21 that there is no free area in the reception buffer 831, wait processing is performed (step S23).

【0019】従って、図7のフローチャートに示されて
いるメイン処理では、ステップS11において受信データ
が有ることが判明するまでは、ステップS11 をループす
ればよい。
Therefore, in the main processing shown in the flow chart of FIG. 7, step S11 may be looped until it is determined in step S11 that there is received data.

【0020】前述したように、ホストコンピュータ1か
らモニタ装置3に与えられるコマンドには図6の一覧図
に示されているような種々のコマンドがある。これらの
コマンドの内にはモニタ装置3からホストコンピュータ
1への応答が必要なコマンドもあるが、応答が不要なコ
マンド、たとえばコマンド”00”のリセットコマンド等
もある。従って、ステップS12 においては、ホストコン
ピュータ1からモニタ装置3に与えられたコマンドが応
答が必要なコマンドであるか、リセットコマンドである
か、その他のコマンドであるかが判定され、それぞれに
対応する処理が行なわれる。
As described above, the commands given from the host computer 1 to the monitor device 3 include various commands as shown in the list of FIG. Among these commands, there are commands that require a response from the monitor device 3 to the host computer 1, but there are also commands that do not require a response, such as a command "00" reset command. Therefore, in step S12, it is determined whether the command given from the host computer 1 to the monitor device 3 is a command that requires a response, a reset command, or another command, and the corresponding processing is performed. Is performed.

【0021】ホストコンピュータ1からモニタ装置3に
与えられたコマンドがホストコンピュータ1への応答が
必要なコマンドであった場合はCPU 81は応答コマンド及
び要求されているパラメータをRAM 83内の送信バッファ
832 にセットし (ステップS13)、リセットコマンドであ
った場合はCPU 81はモニタ装置3をリセットし (ステッ
プS14)、その他のコマンドであった場合はCPU 81はそれ
ぞれに対応する処理を行なう (ステップS15)。
When the command given from the host computer 1 to the monitor device 3 is a command that requires a response to the host computer 1, the CPU 81 sends the response command and the requested parameters to the transmission buffer in the RAM 83.
If it is a reset command, the CPU 81 resets the monitor device 3 (step S14). If it is any other command, the CPU 81 performs the corresponding processing (step S13). S15).

【0022】ステップS13 においてRAM 83内の送信バッ
ファ832 にセットされた応答コマンド及びパラメータの
送信処理は図9のフローチャートに示されているように
して実行される。この送信処理はディジタル回路ブロッ
ク8内の図示されていないタイマにより定期的に発生す
るタイマ割り込みで処理される。まず最初に、CPU 81は
送信データが有るか否か、具体的にはRAM 83の送信バッ
ファ832 に送信データがバッファリングされているか否
かを調べる (ステップS31)。送信データが存在する場
合、CPU 81はRAM 83の送信バッファ832 から送信データ
を読み出し (ステップS32)、通信ポート84を介してビデ
オケーブル2へ送信する (ステップS33)。一組のデータ
(コマンド及びパラメータ) を送信すると、CPU 81は更
に他の送信データが有るか否かを調べ (ステップS34)、
あればステップS32, S33の処理を全ての送信データの送
信が終了するまで反復して残りの全ての送信データを送
信する。
The transmission process of the response command and parameter set in the transmission buffer 832 in the RAM 83 in step S13 is executed as shown in the flowchart of FIG. This transmission processing is processed by a timer interrupt which is periodically generated by a timer (not shown) in the digital circuit block 8. First, the CPU 81 checks whether or not there is transmission data, specifically, whether or not the transmission data is buffered in the transmission buffer 832 of the RAM 83 (step S31). When the transmission data exists, the CPU 81 reads the transmission data from the transmission buffer 832 of the RAM 83 (step S32) and transmits it to the video cable 2 via the communication port 84 (step S33). A set of data
After transmitting (command and parameter), the CPU 81 checks whether or not there is further transmission data (step S34),
If there is, the processes of steps S32 and S33 are repeated until the transmission of all the transmission data is completed, and all the remaining transmission data are transmitted.

【0023】ここで、モニタ装置3からホストコンピュ
ータ1への通信について説明する。前述の如く、ホスト
コンピュータ1とモニタ装置3との間の転送プロトコル
は、データラインとクロックラインとの2本のラインの
みの極めて簡易なプロトコルで行なわれる。従って、双
方向に通信可能ではあるが、同時に双方向に通信が行な
えるものではない。
Communication from the monitor device 3 to the host computer 1 will be described. As described above, the transfer protocol between the host computer 1 and the monitor device 3 is an extremely simple protocol with only two lines, a data line and a clock line. Therefore, although bidirectional communication is possible, simultaneous bidirectional communication is not possible.

【0024】更に、ホストコンピュータ1とモニタ装置
3との間の通信では、まず最初はホストコンピュータ1
からモニタ装置3へコマンドを送信するのであるが、送
信されるコマンドは一つのみであるとは限らない。ホス
トコンピュータ1は必要に応じて複数のコマンドをモニ
タ装置3へ送信する場合もある。その場合には、モニタ
装置3は複数のコマンドそれぞれに対応する応答コマン
ド及びパラメータをRAM 83の送信バッファ832 にバッフ
ァリングする必要が生じる。
Further, in the communication between the host computer 1 and the monitor device 3, first, the host computer 1
The command is transmitted from the monitor device 3 to the monitor device 3, but the number of commands transmitted is not limited to one. The host computer 1 may send a plurality of commands to the monitor device 3 as needed. In that case, the monitor device 3 needs to buffer the response command and the parameter corresponding to each of the plurality of commands in the transmission buffer 832 of the RAM 83.

【0025】次に図10の模式図を参照して、送信バッフ
ァ832 にどのようなデータがバッファリングされるかを
説明する。いまたとえば、前述の図6に示されているコ
マンド”01”、即ち水平周波数要求コマンドと、コマン
ド”02”、即ち垂直周波数要求コマンドとが連続してホ
ストコンピュータ1からモニタ装置3へ送信された場合
のモニタ装置3での処理について説明する。但しこの場
合、モニタ装置3は水平周波数としては32kHz から84kH
z を、垂直周波数としては50Hzから150Hz をそれぞれサ
ポートしているものとする。
Next, what kind of data is buffered in the transmission buffer 832 will be described with reference to the schematic diagram of FIG. Now, for example, the command "01", that is, the horizontal frequency request command and the command "02", that is, the vertical frequency request command shown in FIG. 6 are continuously transmitted from the host computer 1 to the monitor device 3. The processing in the monitor device 3 in this case will be described. However, in this case, the monitor device 3 has a horizontal frequency of 32 kHz to 84 kHz.
Let z support vertical frequencies of 50 Hz to 150 Hz, respectively.

【0026】図6に示されているように、ホストコンピ
ュータ1からモニタ装置3へ送信されるコマンド”01”
に対応してモニタ装置3からホストコンピュータ1へ送
信されるコマンドは”81”、即ち水平周波数返信コマン
ドであり、コマンド”02”に対応するコマンドは”8
2”、即ち垂直周波数返信コマンドである。従って、RAM
83の送信バッファ832 には、図10の模式図に示されてい
るように、1バイトの”81”, 2バイトの”32”, 2バ
イトの”84”, 1バイトの”82”, 2バイトの”50”,
2バイトの”150 ”という順で合計10バイトのデータが
バッファリングされる。
As shown in FIG. 6, the command "01" sent from the host computer 1 to the monitor device 3
The command transmitted from the monitor device 3 to the host computer 1 in response to the command is "81", that is, the horizontal frequency return command, and the command corresponding to the command "02" is "8".
2 ”, that is, the vertical frequency reply command.
In the transmission buffer 832 of 83, as shown in the schematic diagram of FIG. 10, 1 byte “81”, 2 bytes “32”, 2 bytes “84”, 1 byte “82”, 2 Byte “50”,
A total of 10 bytes of data are buffered in the order of 2 bytes "150".

【0027】ここでは、ホストコンピュータ1から送信
された二つのコマンドに対する応答コマンド及びそれら
のパラメータが送信バッファ832 にバッファリングされ
る例を示したが、ホストコンピュータ1へ送信する必要
があるデータをより多く送信バッファ832 にバッファリ
ングする必要が生じる可能性もあり、そのような場合に
は送信バッファ832 がバッファフル状態となってエラー
発生の要因となる。
Here, an example in which the response commands to the two commands transmitted from the host computer 1 and their parameters are buffered in the transmission buffer 832 is shown, but the data that needs to be transmitted to the host computer 1 is There is a possibility that a large amount of data needs to be buffered in the transmission buffer 832, and in such a case, the transmission buffer 832 becomes a buffer full state, which causes an error.

【0028】[0028]

【発明が解決しようとする課題】前述したように、コン
ピュータシステムのモニタ装置に通信装置として使用さ
れるマイクロコンピュータは通常はワンチップタイプで
あるため、その内蔵メモリ容量には制限があり、しかも
その中でホストコンピュータ1への送信データをバッフ
ァリングする送信バッファ832 に割り当て可能な容量は
更に制限される。従って、上述の従来例のように、モニ
タ装置3からホストコンピュータ1へ送信する必要があ
るデータ(応答コマンド及びパラメータ)の全てを送信
バッファ832 にバッファリングしていたのでは、バッフ
ァフル状態にしばしば陥ってエラー発生の要因となる。
メモリ容量を拡大することによりそのような問題は緩和
されるが、その場合には製造コストの上昇を招来するこ
とになる。
As described above, since a microcomputer used as a communication device for a monitor device of a computer system is usually a one-chip type, its built-in memory capacity is limited, and its The capacity that can be allocated to the transmission buffer 832 that buffers the transmission data to the host computer 1 is further limited. Therefore, as in the above-described conventional example, if all of the data (response command and parameters) that needs to be transmitted from the monitor device 3 to the host computer 1 is buffered in the transmission buffer 832, the buffer full state often occurs. This will cause an error.
Increasing the memory capacity alleviates such a problem, but in that case, it causes an increase in manufacturing cost.

【0029】本発明はこのような事情に鑑みてなされた
ものであり、通信装置の送信バッファがバッファフル状
態に陥らないような通信方法及び通信装置を、製造コス
トの上昇を伴うことなしに提供することを目的とする。
The present invention has been made in view of the above circumstances, and provides a communication method and a communication device in which the transmission buffer of the communication device does not fall into the buffer full state without increasing the manufacturing cost. The purpose is to do.

【0030】[0030]

【課題を解決するための手段】本発明に係る通信方法
は、マスタからデータの送信を要求するコマンドを受信
した場合に、受信したコマンドに対応する返信コマンド
と要求されたデータとをマスタへ送信する通信方法であ
って、マスタからコマンドを受信した場合に、対応する
返信コマンドのみをバッファリングし、送信タイミング
において、バッファリングしている返信コマンドとそれ
に対応するデータとから送信データを作成し、マスタへ
送信することを特徴とする。
According to the communication method of the present invention, when a command requesting data transmission is received from a master, a reply command corresponding to the received command and the requested data are transmitted to the master. When the command is received from the master, only the corresponding reply command is buffered, and the transmission data is created from the buffered reply command and the corresponding data at the transmission timing. It is characterized by transmitting to the master.

【0031】また、本発明に係る通信装置は、マスタか
ら受信したコマンドをバッファリングする受信バッファ
と、受信バッファにバッファリングされているコマンド
を処理して返信データを生成するコマンド処理手段と、
コマンド処理手段により生成された返信データをバッフ
ァリングする送信バッファと、送信タイミングにおい
て、送信バッファにバッファリングされている返信デー
タをマスタへ送信する返信手段とを備え、コマンド処理
手段が、マスタへのデータの送信を必要とするコマンド
を処理した場合に、受信バッファにバッファリングされ
ているコマンドに対応する返信コマンドのみを送信バッ
ファにバッファリングさせ、送信タイミングにおいて、
送信バッファにバッファリングされている返信コマンド
と、それに対応するデータとから送信データを作成すべ
くなしてあることを特徴とする。
The communication apparatus according to the present invention further comprises a reception buffer for buffering a command received from the master, command processing means for processing the command buffered in the reception buffer and generating reply data.
The command processing unit includes a transmission buffer for buffering the reply data generated by the command processing unit and a reply unit for transmitting the reply data buffered in the transmission buffer to the master at the transmission timing. When a command that requires data transmission is processed, only the reply command corresponding to the command buffered in the reception buffer is buffered in the transmission buffer, and at the transmission timing,
It is characterized in that transmission data is created from the reply command buffered in the transmission buffer and the corresponding data.

【0032】[0032]

【作用】本発明に係る通信方法では、マスタからコマン
ドを受信した場合には対応する返信コマンドのみがバッ
ファリングされ、送信タイミングにおいてはバッファリ
ングしている返信コマンドとそれに対応するデータとか
ら送信データが作成されてマスタへ送信される。
In the communication method according to the present invention, when the command is received from the master, only the corresponding reply command is buffered, and at the transmission timing, the buffered reply command and the corresponding data are transmitted data. Is created and sent to the master.

【0033】また、本発明に係る通信装置では、マスタ
へのデータの送信を必要とするコマンドを処理した場合
に、受信バッファにバッファリングされているコマンド
に対応する返信コマンドのみが送信バッファにバッファ
リングされ、送信タイミングにおいて、送信バッファに
バッファリングされている返信コマンドと、それに対応
するデータとから送信データが作成されてマスタへ送信
される。
Further, in the communication device according to the present invention, when a command that requires data transmission to the master is processed, only the reply command corresponding to the command buffered in the reception buffer is buffered in the transmission buffer. At the send timing, the send data is created from the reply command buffered in the send buffer and the corresponding data at the send timing, and sent to the master.

【0034】[0034]

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。なお、本発明の通信方法は一例として一
般的なマイクロコンピュータの本体(ホストコンピュー
タ)とモニタ装置との間において実施される。また、ホ
ストコンピュータとモニタ装置との間で通信されるコマ
ンド及びそれに伴って通信されるパラメータは前述の図
6に示されている従来の場合と同様であるものとする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings showing the embodiments thereof. The communication method of the present invention is carried out, for example, between a main body (host computer) of a general microcomputer and a monitor device. Further, it is assumed that the command communicated between the host computer and the monitor device and the parameter communicated therewith are the same as in the conventional case shown in FIG.

【0035】以下、本発明の通信方法を図1のブロック
図に示されているようなコンピュータシステムのモニタ
装置に適用した例について具体的に説明する。
An example in which the communication method of the present invention is applied to a monitor device of a computer system as shown in the block diagram of FIG. 1 will be specifically described below.

【0036】図1において、参照符号1はホストコンピ
ュータを示しており、一般的なコンピュータシステムの
本体がこれに相当する。ホストコンピュータ1はビデオ
ケーブル2によりモニタ装置3と接続されている。ビデ
オケーブル2を介しては、ビデオ信号,水平同期信号,
垂直同期信号,データ信号,クロック信号等が送受信さ
れる。
In FIG. 1, reference numeral 1 indicates a host computer, and the main body of a general computer system corresponds to this. The host computer 1 is connected to the monitor device 3 by a video cable 2. Video signal, horizontal sync signal,
Vertical sync signals, data signals, clock signals, etc. are transmitted and received.

【0037】モニタ装置3内には、ディジタル回路ブロ
ック4,アナログ回路ブロック5,FBT 6, CRT7等が
備えられている。
The monitor device 3 is provided with a digital circuit block 4, an analog circuit block 5, an FBT 6, a CRT 7 and the like.

【0038】ディジタル回路ブロック4は通常は所謂ワ
ンチップマイクロコンピュータとして構成されており、
それ自体が全体として一つの通信装置、即ち本発明の通
信装置として機能する。ディジタル回路ブロック4は、
CPU 41, ROM 42, RAM 43, 通信ポート44,これらの構成
要素を相互に接続するバス45等が備えられている。
The digital circuit block 4 is usually constructed as a so-called one-chip microcomputer,
As a whole, it functions as one communication device, that is, the communication device of the present invention. The digital circuit block 4 is
It is provided with a CPU 41, a ROM 42, a RAM 43, a communication port 44, a bus 45 for connecting these components to each other and the like.

【0039】CPU 41はモニタ装置3の制御中枢であり、
後述するようにコマンド処理手段としても機能する。RO
M 42には制御プログラム等が予め格納されている。RAM
43は種々のフラグ, スタックとして使用される他、特定
の領域が受信バッファ431 及び送信バッファ432 として
割り当てられている。通信ポート44はビデオケーブル2
を介してホストコンピュータ1と接続されており、ホス
トコンピュータ1との間の通信を司る。従って、モニタ
装置3からホストコンピュータ1へ送信を行なう場合に
は、通信ポート44は返信手段としてとして機能する。
The CPU 41 is the control center of the monitor device 3,
As will be described later, it also functions as command processing means. RO
A control program and the like are stored in advance in M 42. RAM
43 is used as various flags and stacks, and a specific area is allocated as a reception buffer 431 and a transmission buffer 432. Communication port 44 is video cable 2
It is connected to the host computer 1 via the, and controls communication with the host computer 1. Therefore, when transmitting from the monitor device 3 to the host computer 1, the communication port 44 functions as a reply means.

【0040】アナログ回路ブロック5は、 CRT7に画像
を表示するために必要な水平出力回路51, 垂直出力回路
52, 歪み補正回路53, 帰線消去回路54等により構成され
ている。なお、これらのアナログ回路ブロック5の構成
要素は本発明の趣旨とは関係が無いので、詳細な説明は
省略する。
The analog circuit block 5 is a horizontal output circuit 51 and a vertical output circuit necessary for displaying an image on the CRT 7.
52, a distortion correction circuit 53, a blanking circuit 54, and the like. Since the constituent elements of these analog circuit blocks 5 are not related to the gist of the present invention, detailed description thereof will be omitted.

【0041】CRT7はアナログ回路ブロック5により制
御されてホストコンピュータ1から与えられる R,G,B信
号を画像として表示する。
The CRT 7 is controlled by the analog circuit block 5 and displays the R, G, B signals supplied from the host computer 1 as an image.

【0042】次に、本発明に係る通信方法による通信手
順を、図2に示されている通常レベルの処理であるメイ
ン処理のフローチャート、図3に示されているタイマ割
り込みから定期的にコールされる送信処理のフローチャ
ートを参照して説明する。なお、ホストコンピュータ1
からデータを受信した際に行なわれる受信割り込み処理
は図8に示されている従来例と同様であり、本発明の本
質とは特には関係がないので省略する。
Next, the communication procedure according to the communication method according to the present invention is called periodically from the flowchart of the main processing which is the normal level processing shown in FIG. 2 and the timer interrupt shown in FIG. This will be described with reference to the flowchart of the transmission process according to the above. The host computer 1
The reception interrupt processing performed when the data is received from is similar to that of the conventional example shown in FIG. 8 and has no particular relation to the essence of the present invention, and therefore description thereof will be omitted.

【0043】図2のフローチャートに示されている本発
明の通信方法のメイン処理においては、CPU 41はまず最
初にホストコンピュータ1からデータを受信しているか
否か、具体的にはRAM 43の受信バッファ431 にホストコ
ンピュータ1からのデータが記憶されているか否かを調
べる (ステップS51)。ホストコンピュータ1からのデー
タを受信していない場合はステップS51 でループする。
ホストコンピュータ1からのデータを受信していた場合
は、CPU 41はそのデータをホストコンピュータ1から与
えられたコマンドとして解釈することによりコマンド分
岐し (ステップS52)、それぞれに対応する処理を行な
う。
In the main processing of the communication method of the present invention shown in the flowchart of FIG. 2, the CPU 41 first determines whether or not data is received from the host computer 1, specifically, the reception of the RAM 43. It is checked whether or not the data from the host computer 1 is stored in the buffer 431 (step S51). If the data from the host computer 1 has not been received, the process loops at step S51.
When the data is received from the host computer 1, the CPU 41 interprets the data as a command given from the host computer 1 to branch the command (step S52), and performs the corresponding processing.

【0044】ところで、モニタ装置3によるホストコン
ピュータ1からのデータの受信は前述の図8のフローチ
ャートに示されているような従来例と同様の割り込み処
理により行なわれる。即ち、ホストコンピュータ1から
ビデオケーブル2を介してデータの送信が有った場合、
通信ポート44からCPU 41に受信割り込みがかけられるの
で、CPU 41はまずRAM 43の受信バッファ431 に空き領域
があるか否かを調べ (ステップS21)、あればその空き領
域にホストコンピュータ1から受信したデータを書き込
んでバッファリングする (ステップS22)。なおステップ
S21 において、受信バッファ431 に空き領域が無いこと
が判明した場合には、ウェイト処理が行なわれる (ステ
ップS23)。
By the way, the reception of data from the host computer 1 by the monitor device 3 is performed by the same interrupt processing as that of the conventional example as shown in the flow chart of FIG. That is, when data is transmitted from the host computer 1 via the video cable 2,
Since a reception interrupt is issued from the communication port 44 to the CPU 41, the CPU 41 first checks whether or not there is a free area in the reception buffer 431 of the RAM 43 (step S21), and if there is, receives it from the host computer 1 The written data is written and buffered (step S22). Note that the step
If it is determined in S21 that there is no free area in the reception buffer 431, wait processing is performed (step S23).

【0045】従って、図2のフローチャートに示されて
いるメイン処理では、ステップS51において受信データ
が有ることが判明するまでは、ステップS51 をループす
ればよい。
Therefore, in the main processing shown in the flow chart of FIG. 2, step S51 may be looped until it is determined in step S51 that there is received data.

【0046】前述したように、ホストコンピュータ1か
らモニタ装置3に与えられるコマンドには図6の一覧図
に示されているような種々のコマンドがある。これらの
コマンドの内にはモニタ装置3からホストコンピュータ
1への応答が必要なコマンドもあるが、応答が不要なコ
マンド、たとえばコマンド”00”のリセットコマンド等
もある。従って、ステップS12 においては、ホストコン
ピュータ1からモニタ装置3に与えられたコマンドが応
答が必要なコマンドであるか、リセットコマンドである
か、その他のコマンドであるかが判定され、それぞれに
対応する処理が行なわれる。
As described above, the commands given from the host computer 1 to the monitor device 3 include various commands as shown in the list of FIG. Among these commands, there are commands that require a response from the monitor device 3 to the host computer 1, but there are also commands that do not require a response, such as a command "00" reset command. Therefore, in step S12, it is determined whether the command given from the host computer 1 to the monitor device 3 is a command that requires a response, a reset command, or another command, and the corresponding processing is performed. Is performed.

【0047】ホストコンピュータ1への応答が必要なコ
マンドであった場合は、CPU 41は1バイトの応答コマン
ドのみをRAM 43内の送信バッファ432 にセットする (ス
テップS53)。リセットコマンドであった場合は、CPU 41
はモニタ装置3をリセットする (ステップS54)。その他
のコマンドであった場合は、CPU 41はそれぞれに対応す
る処理を行なう (ステップS55)。
If the command requires a response to the host computer 1, the CPU 41 sets only a 1-byte response command in the transmission buffer 432 in the RAM 43 (step S53). If it is a reset command, CPU 41
Resets the monitor device 3 (step S54). If the command is any other command, the CPU 41 performs the corresponding process (step S55).

【0048】ステップS53 においてRAM 43内の送信バッ
ファ432 にセットされた応答コマンドの送信処理は図3
のフローチャートに示されているようにして実行され
る。この送信処理はディジタル回路ブロック4内の図示
されていないタイマにより定期的に発生するタイマ割り
込みで処理される。まず最初に、CPU 41は送信データが
有るか否か、具体的にはRAM 43の送信バッファ432 に送
信データがバッファリングされているか否かを調べる
(ステップS61)。送信データが存在する場合、CPU41はRA
M 43の送信バッファ432 から送信データである1バイト
のコマンドを読み出し (ステップS62)、その内容を判断
することによりコマンド分岐し (ステップS63)、それぞ
れに対応する処理を行なう。
The transmission process of the response command set in the transmission buffer 432 in the RAM 43 in step S53 is shown in FIG.
Is executed as shown in the flowchart of FIG. This transmission processing is processed by a timer interrupt which is periodically generated by a timer (not shown) in the digital circuit block 4. First, the CPU 41 checks whether or not there is transmission data, specifically whether or not the transmission data is buffered in the transmission buffer 432 of the RAM 43.
(Step S61). If there is send data, CPU 41 sets RA
A 1-byte command, which is transmission data, is read from the transmission buffer 432 of M 43 (step S62), the command is branched by judging the content thereof (step S63), and the corresponding processing is performed.

【0049】いまたとえば、RAM 43の送信バッファ432
から読み出されたコマンドが”81”であった場合には、
CPU 41はコマンド”81”の送信に必要な処理、具体的に
はコマンド”81”と共にホストコンピュータ1へ送信さ
れるパラメータを作成する処理を行なう (ステップS6
4)。同様に、RAM 43の送信バッファ432 から読み出され
たコマンドが”82”あるいは”83”であった場合には、
CPU 41はコマンド”82”あるいは”83”の送信に必要な
処理、具体的にはコマンド”81”あるいは”83”と共に
ホストコンピュータ1へ送信されるパラメータを作成す
る処理を行なう (ステップS65, S66) 。他の各コマンド
に関してもいずれも同様に、それぞれのホストコンピュ
ータ1への送信に際して必要なパラメータの作成処理が
行なわれる。
Now, for example, the transmission buffer 432 of the RAM 43
If the command read from is "81",
The CPU 41 performs a process necessary for transmitting the command “81”, specifically, a process for creating a parameter transmitted to the host computer 1 together with the command “81” (step S6
Four). Similarly, if the command read from the send buffer 432 of RAM 43 is “82” or “83”,
The CPU 41 performs the processing necessary for transmitting the command "82" or "83", specifically, the processing for creating the parameter transmitted to the host computer 1 together with the command "81" or "83" (steps S65, S66). ). Similarly, with respect to each of the other commands, the process of creating the parameters necessary for transmission to the respective host computers 1 is performed.

【0050】このようにして、CPU 41はRAM 43の送信バ
ッファ432 から読み出したコマンドと、それに対応して
作成したパラメータとを通信ポート44を介してビデオケ
ーブル2へ送信する (ステップS67)。一組のデータ (コ
マンド及びパラメータ) を送信すると、CPU 41は更に他
の送信データが有るか否かを調べ (ステップS68)、あれ
ばステップS62 乃至S67 の処理を全てのコマンドの送信
が終了するまで反復する。
In this way, the CPU 41 transmits the command read from the transmission buffer 432 of the RAM 43 and the parameter created corresponding thereto to the video cable 2 via the communication port 44 (step S67). After transmitting one set of data (command and parameter), the CPU 41 checks whether or not there is further transmission data (step S68), and if there is, completes the transmission of all commands in steps S62 to S67. Repeat until.

【0051】次に図4の模式図を参照して、本発明の通
信方法においては送信バッファ432にどのようなデータ
がバッファリングされるかを説明する。いまたとえば、
前述の図6に示されているコマンド”01”、即ち水平周
波数要求コマンドと、コマンド”02”、即ち垂直周波数
要求コマンドとが連続してホストコンピュータ1からモ
ニタ装置3へ送信された場合のモニタ装置3での処理に
ついて説明する。但しこの場合、モニタ装置3は水平周
波数としては32kHz から84kHz を、垂直周波数としては
50Hzから150Hz をそれぞれサポートしているものとす
る。
Next, with reference to the schematic diagram of FIG. 4, what kind of data is buffered in the transmission buffer 432 in the communication method of the present invention will be described. For example,
Monitor when the command "01", that is, the horizontal frequency request command and the command "02", that is, the vertical frequency request command shown in FIG. 6 described above are continuously transmitted from the host computer 1 to the monitor device 3. The processing in the device 3 will be described. However, in this case, the monitor device 3 has a horizontal frequency of 32 kHz to 84 kHz and a vertical frequency of
It shall support 50Hz to 150Hz respectively.

【0052】図6に示されているように、ホストコンピ
ュータ1からモニタ装置3へ送信されるコマンド”01”
に対応してモニタ装置3からホストコンピュータ1へ送
信されるコマンドは”81”、即ち水平周波数返信コマン
ドであり、コマンド”02”に対応するコマンドは”8
2”、即ち垂直周波数返信コマンドである。従って、RAM
43の送信バッファ432 には、図4の模式図に示されてい
るように、1バイトのコマンド”81”, 1バイトのコマ
ンド”82”のみの合計2バイトのデータがバッファリン
グされる。
As shown in FIG. 6, the command “01” transmitted from the host computer 1 to the monitor device 3.
The command transmitted from the monitor device 3 to the host computer 1 in response to the command is "81", that is, the horizontal frequency return command, and the command corresponding to the command "02" is "8".
2 ”, that is, the vertical frequency reply command.
In the transmission buffer 432 of 43, as shown in the schematic diagram of FIG. 4, a total of 2 bytes of data including only a 1-byte command “81” and a 1-byte command “82” are buffered.

【0053】そして、コマンド”81”がRAM 43の送信バ
ッファ432 から読み出された場合は、CPU 41は2バイト
のパラメータ”32”と2バイトのパラメータ”84”とを
データとして作成し、ホストコンピュータ1へ送信す
る。
When the command "81" is read from the transmission buffer 432 of the RAM 43, the CPU 41 creates a 2-byte parameter "32" and a 2-byte parameter "84" as data, and the host Send to computer 1.

【0054】なお、上記実施例ではマイクロコンピュー
タシステムのコンピュータ本体をマスタとし、モニタ装
置をスレーブとして説明した、そのような関係には拘わ
らず、他の種々の装置間での通信方法に、また他の装置
との間で自身がスレーブとなって通信を行なう装置に適
用可能である。
In the above-described embodiment, the computer main body of the microcomputer system is used as the master and the monitor device is used as the slave. Despite such a relationship, the method of communication between other various devices and other It can be applied to a device that communicates with other devices by itself as a slave.

【0055】[0055]

【発明の効果】以上に詳述したように、本発明の通信方
法及び通信装置によれば、通信装置の送信バッファがバ
ッファフル状態に陥る可能性が低下するので、エラーあ
るいはウェイト状態の発生確立が低下する。また、送信
バッファの容量拡大は行なう必要がないので、製造コス
トの上昇を伴うこともない。
As described above in detail, according to the communication method and the communication device of the present invention, the possibility that the transmission buffer of the communication device falls into the buffer full state is reduced, so that the occurrence of an error or wait state is established. Is reduced. Further, since it is not necessary to increase the capacity of the transmission buffer, the manufacturing cost does not increase.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の通信装置をコンピュータシステムのモ
ニタ装置に適用した例を示すブロック図である。
FIG. 1 is a block diagram showing an example in which a communication device of the present invention is applied to a monitor device of a computer system.

【図2】本発明に係る通信方法による通信手順を示すフ
ローチャートである。
FIG. 2 is a flowchart showing a communication procedure by the communication method according to the present invention.

【図3】本発明に係る通信方法による通信手順を示すフ
ローチャートである。
FIG. 3 is a flowchart showing a communication procedure by the communication method according to the present invention.

【図4】本発明の通信方法において送信バッファにバッ
ファリングされるデータを示す模式図である。
FIG. 4 is a schematic diagram showing data buffered in a transmission buffer in the communication method of the present invention.

【図5】従来の通信装置としてのコンピュータシステム
のモニタ装置の構成例を示すブロック図である。
FIG. 5 is a block diagram showing a configuration example of a monitor device of a computer system as a conventional communication device.

【図6】ホストコンピュータとモニタ装置との間で通信
されるコマンド及びそれに伴って通信されるパラメータ
の一例を示す一覧図である。
FIG. 6 is a list showing an example of commands communicated between a host computer and a monitor device and parameters communicated with the commands.

【図7】従来の通信方法による通信手順を示すフローチ
ャートである。
FIG. 7 is a flowchart showing a communication procedure according to a conventional communication method.

【図8】従来の通信方法による通信手順を示すフローチ
ャートである。
FIG. 8 is a flowchart showing a communication procedure according to a conventional communication method.

【図9】従来の通信方法による通信手順を示すフローチ
ャートである。
FIG. 9 is a flowchart showing a communication procedure according to a conventional communication method.

【図10】従来の通信方法において送信バッファにバッ
ファリングされるデータを示す模式図である。
FIG. 10 is a schematic diagram showing data buffered in a transmission buffer in a conventional communication method.

【符号の説明】[Explanation of symbols]

1 ホストコンピュータ 3 モニタ装置 4 ディジタル回路ブロック 41 CPU 42 ROM 43 RAM 44 通信ポート 431 受信バッファ 432 送信バッファ 1 Host computer 3 Monitor device 4 Digital circuit block 41 CPU 42 ROM 43 RAM 44 Communication port 431 Receive buffer 432 Transmit buffer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 マスタからデータの送信を要求するコマ
ンドを受信した場合に、受信したコマンドに対応する返
信コマンドと要求されたデータとを前記マスタへ送信す
る通信方法において、 前記マスタからコマンドを受信した場合に、対応する返
信コマンドのみをバッファリングし、 送信タイミングにおいて、バッファリングしている返信
コマンドとそれに対応するデータとから送信データを作
成し、前記マスタへ送信することを特徴とする通信方
法。
1. A communication method for transmitting a reply command corresponding to a received command and requested data to the master when a command requesting data transmission is received from the master, wherein the command is received from the master. In this case, only the corresponding reply command is buffered, transmission data is created from the buffered reply command and the corresponding data at the transmission timing, and the data is transmitted to the master. .
【請求項2】 マスタから受信したコマンドをバッファ
リングする受信バッファと、 前記受信バッファにバッファリングされているコマンド
を処理して返信データを生成するコマンド処理手段と、 前記コマンド処理手段により生成された返信データをバ
ッファリングする送信バッファと、 送信タイミングにおいて、前記送信バッファにバッファ
リングされている返信データを前記マスタへ送信する返
信手段とを備えた通信装置において、 前記コマンド処理手段は、 マスタへのデータの送信を必要とするコマンドを処理し
た場合に、前記受信バッファにバッファリングされてい
るコマンドに対応する返信コマンドのみを前記送信バッ
ファにバッファリングさせ、 送信タイミングにおいて、前記送信バッファにバッファ
リングされている返信コマンドと、それに対応するデー
タとから送信データを作成すべくなしてあることを特徴
とする通信装置。
2. A reception buffer for buffering a command received from a master, a command processing unit for processing a command buffered in the reception buffer to generate reply data, and a command processing unit for generating a reply data. In a communication device comprising a transmission buffer for buffering reply data, and a reply means for sending reply data buffered in the send buffer to the master at a transmission timing, the command processing means is for sending data to the master. When a command that requires data transmission is processed, only the reply command corresponding to the command buffered in the reception buffer is buffered in the transmission buffer, and is buffered in the transmission buffer at the transmission timing. Replying A communication device characterized in that transmission data is created from a command and data corresponding thereto.
JP7154740A 1995-06-21 1995-06-21 Communication method and device Pending JPH096698A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7154740A JPH096698A (en) 1995-06-21 1995-06-21 Communication method and device
TW085101484A TW280887B (en) 1995-06-21 1996-02-07 Method and device for communication
CN96108783A CN1096641C (en) 1995-06-21 1996-06-18 Communication method and device
KR1019960022516A KR970002687A (en) 1995-06-21 1996-06-20 Communication method and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7154740A JPH096698A (en) 1995-06-21 1995-06-21 Communication method and device

Publications (1)

Publication Number Publication Date
JPH096698A true JPH096698A (en) 1997-01-10

Family

ID=15590894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7154740A Pending JPH096698A (en) 1995-06-21 1995-06-21 Communication method and device

Country Status (4)

Country Link
JP (1) JPH096698A (en)
KR (1) KR970002687A (en)
CN (1) CN1096641C (en)
TW (1) TW280887B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199428A (en) * 2008-02-22 2009-09-03 Hitachi Ltd Storage device and access instruction sending method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392271B (en) * 2006-11-27 2013-04-01 Hon Hai Prec Ind Co Ltd System and method for managing communication instructions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199428A (en) * 2008-02-22 2009-09-03 Hitachi Ltd Storage device and access instruction sending method

Also Published As

Publication number Publication date
CN1096641C (en) 2002-12-18
CN1144360A (en) 1997-03-05
KR970002687A (en) 1997-01-28
TW280887B (en) 1996-07-11

Similar Documents

Publication Publication Date Title
US6659860B1 (en) Game device, game machine operation device and game system which employ a half-duplex serial communication system and game device two-way communication method
JP2522870B2 (en) DATA COMPRESSION CONTROL METHOD AND DATA COMPRESSION CONTROL SYSTEM FOR DATA COMMUNICATION NETWORK
US4562533A (en) Data communications system to system adapter
JP2863295B2 (en) Information processing device with communication function
EP0577361B1 (en) Fiber optic distribution of image data
JP2005504392A (en) Bus system and bus interface
JPH096698A (en) Communication method and device
KR20010031527A (en) A system and method for transmitting r-g-b signals in a multi-user computer system
JP2006304011A (en) Interface circuit
JP2564499B2 (en) Transmission data flow control method
JPH0732397B2 (en) Electronic device with data transmission function
JP2002198979A (en) Data transmission methods and devices on can(controller area network) data link
JP2739789B2 (en) Data transmission / reception system
JPS63288317A (en) Printer
JPH0795734B2 (en) Circuit for polling communication
JPS6295654A (en) Transmission system for asynchromous data
JPH09293047A (en) Data transfer device of microcomputer
JP2616010B2 (en) Packet network
JPH02211564A (en) Interruption circuit address informing system
JPH05189337A (en) Control block acquisition processing system
JPS63234649A (en) Communication control system
JPH01251267A (en) Data transfer system
JPH06164590A (en) Multiplex communication system
JPS6029987B2 (en) Data transfer control method
JPH01232455A (en) Protocol controller