JPH0965207A - Title image generator and its method - Google Patents

Title image generator and its method

Info

Publication number
JPH0965207A
JPH0965207A JP23611695A JP23611695A JPH0965207A JP H0965207 A JPH0965207 A JP H0965207A JP 23611695 A JP23611695 A JP 23611695A JP 23611695 A JP23611695 A JP 23611695A JP H0965207 A JPH0965207 A JP H0965207A
Authority
JP
Japan
Prior art keywords
image
image data
title
flicker
title image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23611695A
Other languages
Japanese (ja)
Other versions
JP4093599B2 (en
Inventor
Yoichi Onoe
洋一 尾上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23611695A priority Critical patent/JP4093599B2/en
Publication of JPH0965207A publication Critical patent/JPH0965207A/en
Application granted granted Critical
Publication of JP4093599B2 publication Critical patent/JP4093599B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate flicker caused when a title image obtained by synthesizing a dynamic image or a still image and characters is outputted on a monitor. SOLUTION: Character data are composited on an image outputted on a PC monitor 8 via a PC 1 and then a title image is generated. The image outputted on the video monitor 8 may be an image from a reproduction VTR 7 and whose interlace system is converted into noninterlace system or an image from an FDD 2, a CD-ROM 3 or a built-in HDD 4. The scanning system of the generated title image is converted from the noninterlace system into the interlace system and the image is outputted from the PC 1 to the video monitor 8 and a destination VTR 9. Flicker otherwise caused is eliminated by a filter by converting the scanning system from the noninterlace system into the interlace system.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、ノンインタレー
ス画像からインタレース方式のタイトル画像を作成する
ためのタイトル画像作成装置および方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a title image creating apparatus and method for creating an interlaced title image from a non-interlaced image.

【0002】[0002]

【従来の技術】近年、パーソナルコンピュータ(以下、
PCと称する)が安価になり、PCを利用してタイトル
を作成、編集するためのタイトル画像作成装置が考案さ
れている。また、一方で、CD−ROMが普及し、PC
で扱える画像ソースが簡単に入手することが可能になっ
た。ところが、そのような画像は、PC用のノンインタ
レースモニターに表示することを前提に作成されている
ため、NTSC(PAL)用のインタレースモニターに
表示すると垂直方向で細かい縞、極端な例として、横方
向の1ライン分の幅の細い線がフリッカーを起こし、そ
のままでは、フリッカーが激しく、非常に見づらいもの
になってしまう。
2. Description of the Related Art In recent years, personal computers (hereinafter, referred to as personal computers).
Since a PC is called cheaper, a title image creating apparatus for creating and editing a title using the PC has been devised. On the other hand, CD-ROMs have become popular, and PCs have become popular.
It is now possible to easily obtain image sources that can be handled with. However, since such an image is created on the assumption that it is displayed on a non-interlaced monitor for PC, when displayed on an interlaced monitor for NTSC (PAL), fine stripes in the vertical direction, which is an extreme example. However, a thin line having a width of one line in the lateral direction causes flicker, and if it is left as it is, the flicker becomes severe and it becomes very difficult to see.

【0003】また、PC用のフォトレタッチ(画像加
工)アプリケーションには、画像をボカすフィルタの機
能が用意されていることが多い。ところが、そのフィル
タは、(3×3)、(5×5)、・・・等のガウス係数
を持った正方マトリクスを用いて処理を行うため、フリ
ッカー除去の必要が無い横方向(水平方向)にまでフィ
ルタ処理を施すため、本来の画像よりボケてしまい画像
全体が解像度の低いものにしかならない問題があった。
Further, a photo retouching (image processing) application for a PC often has a function of a filter for blurring an image. However, since the filter performs processing using a square matrix having Gaussian coefficients such as (3 × 3), (5 × 5), ..., There is no need for flicker removal in the horizontal direction (horizontal direction). Since the filtering process is performed up to, there is a problem that the image is out of focus and the resolution of the entire image is low.

【0004】さらに、インタレース画像の、例えば奇数
フィールドに相当するラインのみを使用し、ノンインタ
レース画像を表示することも可能だが、垂直方向の解像
度が1/2となるため、画像全体として解像度の低いも
のにしかならない。
Furthermore, it is possible to display a non-interlaced image by using only the lines corresponding to, for example, an odd field of the interlaced image, but the resolution in the vertical direction is halved, so the resolution of the entire image is reduced. It is only low.

【0005】[0005]

【発明が解決しようとする課題】このように、3Dのコ
ンピュータグラフィックスのアプリケーションから高解
像度の画像を作り出したり、CD−ROMから鮮明な画
像を取り出しても、ガウシャンフィルタを通過させる
と、フリッカーは除去されるが水平方向の解像度が低下
する。
As described above, even if a high-resolution image is created from a 3D computer graphics application or a clear image is taken out from a CD-ROM, if a flicker is passed through the Gaussian filter, flicker occurs. Is removed but the horizontal resolution is reduced.

【0006】従って、この発明の目的は、これらの問題
を鑑みて、ビデオ信号の特性を考慮した、ボケの少ない
フィルタを考慮することで、フリッカーが低減されたタ
イトル画像を作成できる装置および方法を提供すること
にある。
Therefore, in view of these problems, an object of the present invention is to provide an apparatus and method capable of creating a title image with reduced flicker by considering a filter with less blurring in consideration of characteristics of a video signal. To provide.

【0007】[0007]

【課題を解決するための手段】請求項1に記載の発明
は、少なくとも、一方がノンインタレース方式である第
1および第2の画像データを出力する手段と、第1およ
び第2の画像データが合成し、インタレース方式のタイ
トル画像データとして出力する手段と、第1および第2
の画像データの少なくとも一方、またはタイトル画像デ
ータに対して、垂直方向のローパスフィルタ処理を行う
ことによって、フリッカーを低減する手段とからなるこ
とを特徴とするタイトル画像作成装置である。
According to a first aspect of the present invention, at least one means for outputting first and second image data of a non-interlace system, and first and second image data are provided. Means for synthesizing and outputting as interlaced title image data;
Of at least one of the image data or the title image data is subjected to vertical low-pass filter processing to reduce flicker, and the title image creating apparatus.

【0008】また、請求項5に記載の発明は、少なくと
も、一方がノンインタレース方式である第1および第2
の画像データを出力するステップと、第1および第2の
画像データが合成し、インタレース方式のタイトル画像
データとして出力するステップと、第1および第2の画
像データの少なくとも一方、またはタイトル画像データ
に対して、垂直方向のローパスフィルタ処理を行うこと
によって、フリッカーを低減するステップとからなるこ
とを特徴とするタイトル画像作成方法である。
Further, in the invention described in claim 5, at least one of the first and second embodiments is a non-interlaced system.
Of the first and second image data, and outputting the image data as interlaced title image data, at least one of the first and second image data, or the title image data. On the other hand, the step of reducing flicker by performing vertical low-pass filter processing is performed.

【0009】[0009]

【発明の実施の形態】以下、この発明の一実施例につい
て図面を参照して説明する。図1に、この実施例の概略
的構成を示す。1で示すPCは、PC本体にフロッピー
ディスクドライブ(以下、FDDと称する)2、CD−
ROM3および内蔵ハードディスクドライブ(以下、H
DDと称する)4が設けられている。また、PC専用の
ためノンインタレース方式のPC用モニター5がPC1
と接続されている。ビデオカメラ6および再生用VTR
7は、PC1へビデオ信号を伝送する。通常、このビデ
オ信号は、インタレース方式のモニターへ出力されるた
め、インタレース方式として奇数フィールドおよび偶数
フィールドから構成される。PC1は、このインタレー
ス方式のビデオ信号を受信し、後述するようにノンイン
タレース方式のビデオ信号へ変換してPC用モニター5
へ出力する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a schematic configuration of this embodiment. The PC indicated by 1 has a floppy disk drive (hereinafter referred to as FDD) 2 in the PC body, a CD-
ROM3 and built-in hard disk drive (hereinafter, H
(Referred to as DD) 4 is provided. In addition, since it is a dedicated PC, the non-interlaced PC monitor 5 is a PC1.
Is connected to Video camera 6 and playback VTR
7 transmits the video signal to the PC 1. Since this video signal is usually output to an interlaced monitor, it is composed of an odd field and an even field. The PC 1 receives the interlaced video signal, converts it into a non-interlaced video signal, as will be described later, and monitors the PC monitor 5.
Output to

【0010】そして、インタレース方式からノンインタ
レース方式へ変換された画像は、PC用モニター5へ写
し出される。これらノンインタレース画像は、CD−R
OM3などから読み出された画像と同じように取り扱わ
れ、ビデオ用モニター8および録画用VTR9へ出力す
る場合、インタレース方式へ変換する必要がある。この
とき、計算によって得られた画像は、1ライン単位まで
はっきりと区別のつく画像を再生することが可能なた
め、そのような画像をメモリに直接転送し、NTSC
(PAL)のインタレース方式で表示するとフリッカー
を生じてしまう。
The image converted from the interlace system to the non-interlace system is displayed on the PC monitor 5. These non-interlaced images are CD-R
When it is handled in the same manner as an image read from the OM3 or the like and is output to the video monitor 8 and the recording VTR 9, it is necessary to convert it to the interlace system. At this time, the image obtained by the calculation can reproduce an image clearly distinguishable up to one line unit. Therefore, such an image is directly transferred to the memory, and the NTSC
Displaying with the (PAL) interlaced system causes flicker.

【0011】よって、後述するようにユーザによってフ
ィルタの強さが選択され、静止画が見やすくなるように
ディジタル画像データを修正した後、ディジタル画像デ
ータをメモリに転送し、メモリから読み出されたインタ
レース方式のディジタル画像データがビデオ用モニター
8へ出力されることが可能となる。また、そのディジタ
ル画像データを録画用VTR9へ転送し、録画すること
も可能となる。また、この実施例では、スイッチャー1
0を使用してユーザが外部で画像の合成を行うことが可
能とされている。
Therefore, as will be described later, the strength of the filter is selected by the user, the digital image data is modified so that the still image can be easily viewed, the digital image data is transferred to the memory, and the interface read from the memory is read. The race type digital image data can be output to the video monitor 8. Also, the digital image data can be transferred to the recording VTR 9 and recorded. In addition, in this embodiment, the switcher 1
It is possible for the user to perform image composition externally using 0.

【0012】ここで、ビデオカメラ6と再生用VTR7
からの画像を合成した画像にスーパーインポーズを使用
して文字を入れるためのより具体的な構成を図2に示
す。21で示す入力端子からフォアグランド画像(FR
GD)が供給され、そのフォアグランド画像は、A/D
変換器24を介して、ディジタル画像データとされ、こ
のディジタル画像データがビデオプロセッサ27へ供給
される。ビデオプロセッサ27の制御の下に、DRAM
(フレームメモリ)28にこのディジタル画像データが
コンポーネントデータとして取り込まれる。このフォア
グランド画像は、一例としてビデオカメラ6の出力であ
る。ただし、FDD2、CD−ROM3または内蔵HD
D4などに記録されている画像データをPC1によっ
て、フレーム毎に転送される画像データの場合もある。
Here, the video camera 6 and the reproducing VTR 7
FIG. 2 shows a more specific configuration for using the superimpose to insert characters in an image obtained by combining the images from FIG. The foreground image (FR
GD) and its foreground image is A / D
It is converted into digital image data via the converter 24, and this digital image data is supplied to the video processor 27. DRAM under the control of the video processor 27
This digital image data is taken into the (frame memory) 28 as component data. This foreground image is the output of the video camera 6 as an example. However, FDD2, CD-ROM3 or built-in HD
The image data recorded in D4 or the like may be image data transferred by the PC 1 for each frame.

【0013】ビデオプロセッサ27は、DRAM28を
制御するとともに、ISAバスにも接続されており、ビ
デオプロセッサ27のメモリに取り込まれたディジタル
画像データに対してCPUがランダムアクセスすること
が可能となっている。従って、DRAM28に取り込ま
れた画像データを内蔵HDD4に格納したり、逆にハー
ドディスク上の静止画像をDRAM28にロードして表
示することも可能である。また、後述するフリッカーの
除去は、CPUのソフトウェア処理あるいはビデオプロ
セッサ27内のハードウェアによって行われる。そし
て、1画素が16ビットのフォアグランド画像は、DR
AM28からビデオプロセッサ27を介してクロマキー
コントローラ32へ供給される。
The video processor 27 controls the DRAM 28 and is also connected to the ISA bus so that the CPU can randomly access the digital image data taken into the memory of the video processor 27. . Therefore, it is possible to store the image data taken in the DRAM 28 in the built-in HDD 4 or conversely load the still image on the hard disk into the DRAM 28 for display. Further, the removal of flicker described later is performed by software processing of the CPU or hardware in the video processor 27. And a foreground image in which one pixel is 16 bits is DR
It is supplied from the AM 28 to the chroma key controller 32 via the video processor 27.

【0014】同様に、入力端子22からバックグランド
画像(BKGD)が供給され、そのバックグランド画像
は、A/D変換器25を介して、ビデオプロセッサ29
およびスイッチ31の他方の入力端子へ供給される。こ
のバックグランド画像は、再生用VTR7の再生出力で
ある。また、上述のフォアグランド画像と同様に、FD
D2、CD−ROM3および内蔵HDD4などに記録さ
れている画像データをPC1によって、フレーム毎に転
送される画像データの場合もある。ビデオプロセッサ2
9の制御の下にDRAM(フレームメモリ)30にこの
ディジタル画像データがコンポーネントデータとして取
り込まれる。
Similarly, a background image (BKGD) is supplied from the input terminal 22, and the background image is passed through the A / D converter 25 and the video processor 29.
And the other input terminal of the switch 31. This background image is the reproduction output of the reproduction VTR 7. In addition, as with the foreground image described above, the FD
The image data recorded on the D2, the CD-ROM 3, the built-in HDD 4, etc. may be the image data transferred by the PC 1 for each frame. Video processor 2
Under the control of 9, the digital image data is loaded into the DRAM (frame memory) 30 as component data.

【0015】ビデオプロセッサ29は、DRAM30を
制御するとともに、ISAバスにも接続されており、ビ
デオプロセッサ29のメモリに取り込まれたディジタル
画像データに対してCPUがランダムアクセスすること
が可能となっている。従って、DRAM30に取り込ま
れた画像データを内蔵HDD4に格納したり、逆にハー
ドディスク上の静止画像をDRAM30にロードして表
示することも可能である。また、後述するフリッカーの
除去は、CPUのソフトウェア処理あるいはビデオプロ
セッサ29内のハードウェアによって行われる。そし
て、1画素が16ビットのバックグランド画像は、DR
AM30からビデオプロセッサ29を介してスイッチ3
1の一方の入力端子へ供給される。
The video processor 29 controls the DRAM 30 and is also connected to the ISA bus so that the CPU can randomly access the digital image data taken into the memory of the video processor 29. . Therefore, it is possible to store the image data taken in the DRAM 30 in the built-in HDD 4 or conversely load the still image on the hard disk into the DRAM 30 for display. The removal of flicker described later is performed by software processing of the CPU or hardware in the video processor 29. And the background image with 1 pixel of 16 bits is DR
Switch 3 from AM 30 via video processor 29
1 is supplied to one input terminal.

【0016】スイッチ31では、同期信号に応じてA/
D変換器25からの画像およびビデオプロセッサ29か
らの画像の一方が選択され、クロマキーコントローラ3
2へ供給される。
At the switch 31, A /
One of the image from the D converter 25 and the image from the video processor 29 is selected, and the chroma key controller 3
2 is supplied.

【0017】上述した入力端子21、22からの2系統
のアナログ動画像をA/D変換し、それぞれの1フレー
ム分をDRAM28、30(動画メモリ)に取り込み、
基準となる読出同期信号に従って、再びDRAM28、
30より読み出す。ビデオプロセッサ27、29からの
出力は、インタレース方式の静止画像である。また、そ
の2系統の画像データは、後述するクロマキーコントロ
ーラ32において、8ビットの係数に従って、ワイプな
どの合成がなされる。
The analog moving images of the two systems from the above-mentioned input terminals 21 and 22 are A / D converted, and one frame of each is taken into the DRAMs 28 and 30 (moving picture memory),
According to the reference read sync signal, the DRAM 28,
Read from 30. The outputs from the video processors 27 and 29 are interlaced still images. Further, the image data of the two systems is combined by a wipe or the like according to an 8-bit coefficient in a chroma key controller 32 described later.

【0018】そして、入力端子22から供給されるバッ
クグランド画像は、スイッチ26の一方の入力端子に供
給され、そのスイッチ26の他方の入力端子には入力端
子23から基準同期信号(REF.)が供給される。
The background image supplied from the input terminal 22 is supplied to one input terminal of the switch 26, and the other input terminal of the switch 26 receives the reference synchronization signal (REF.) From the input terminal 23. Supplied.

【0019】ここで、スイッチ26は、基準同期信号が
入力されていれば、基準同期信号が供給されている他方
の入力端子が選択され、同期検出回路33において、同
期検出がなされる。検出された同期信号は、読出制御回
路34に供給され、読出制御回路34において、基準と
なる読出同期信号が生成される。この生成された読出同
期信号が出力端子35を介して、同期信号処理回路(図
示せず)へ伝送される。基準同期信号が入力されていな
ければ、スイッチ26は、一方の入力端子を選択し、バ
ックグランド画像の同期信号を基準信号として使用す
る。この場合、バックグランド画像の同期信号およびシ
ステムのSyncジェネレータの自走周期の一方を基準とし
て使用するかをユーザが選択するようにしても良い。
Here, if the reference synchronization signal is input to the switch 26, the other input terminal to which the reference synchronization signal is supplied is selected, and the synchronization detection circuit 33 detects the synchronization. The detected sync signal is supplied to the read control circuit 34, and the read control circuit 34 generates a reference read sync signal. The generated read synchronizing signal is transmitted to the synchronizing signal processing circuit (not shown) via the output terminal 35. If the reference synchronization signal is not input, the switch 26 selects one of the input terminals and uses the background image synchronization signal as the reference signal. In this case, the user may select whether to use one of the background image synchronization signal and the free-running cycle of the system Sync generator as a reference.

【0020】また、グラフィックアクセラレータ36で
は、コンピュータグラフィックなどからタイトルとして
画像と合成される文字データが発生し、その文字データ
は、文字ビットマップデータとしてVRAM(Y)3
7、VRAM(U/V)38に格納される。また、文字
データの混合比と対応する係数α1がVRAM39に格
納されるとともに、画像データの混合比と対応する係数
α2がVRAM40に格納される。
Further, in the graphic accelerator 36, character data to be combined with an image as a title is generated from a computer graphic or the like, and the character data is VRAM (Y) 3 as character bitmap data.
7, stored in the VRAM (U / V) 38. Further, the coefficient α1 corresponding to the mixture ratio of the character data is stored in the VRAM 39, and the coefficient α2 corresponding to the mixture ratio of the image data is stored in the VRAM 40.

【0021】このグラフィックアクセラレータ36は、
PC1とPCIバスを介しても接続されており、VRA
M37〜40に対してCPUがランダムアクセス可能と
されている。また、このVRAM37、38は、文字を
表示する以外にも、内蔵HDD4上に格納されている静
止画データを表示したり、グラフィカルユーザインタフ
ェース(以下、GUIと称する)画面を表示するために
用いることが可能である。また、後述するフリッカーの
除去のためのフィルタリング処理は、CPUのソフトウ
ェア処理あるいはグラフィックアクセラレータ36内の
ハードウェアによって行われる。
This graphic accelerator 36 is
It is also connected to PC1 via PCI bus, and VRA
The CPU can randomly access the M37 to M40. In addition to displaying characters, the VRAMs 37 and 38 are used to display still image data stored on the built-in HDD 4 and also to display a graphical user interface (hereinafter referred to as GUI) screen. Is possible. The filtering process for removing the flicker described later is performed by the software process of the CPU or the hardware in the graphic accelerator 36.

【0022】VRAM(Y)37およびVRAM(U/
V)38から出力される文字データは、変換(422t
o444)回路41へ供給され、Y:U:V=4:2:
2(以下、YUV422と称する)のコンポーネント信
号からY:U:V=4:4:4(以下、YUV444と
称する)のコンポーネント信号へ変換され、ディジタル
ミキサー43へ供給される。VRAM39から出力され
る係数α1は、文字と画像を合成するための混合比を決
定する8ビットのデータであり、ディジタルミキサー4
3およびキー信号コントローラ44へ供給される。
VRAM (Y) 37 and VRAM (U /
The character data output from (V) 38 is converted (422t).
o444) is supplied to the circuit 41 and Y: U: V = 4: 2:
The component signal of 2 (hereinafter, referred to as YUV422) is converted into the component signal of Y: U: V = 4: 4: 4 (hereinafter, referred to as YUV444) and is supplied to the digital mixer 43. The coefficient α1 output from the VRAM 39 is 8-bit data that determines the mixing ratio for synthesizing a character and an image, and is used by the digital mixer 4
3 and key signal controller 44.

【0023】VRAM40からの係数α2は、2つの画
像を合成するための混合比を決定する8ビットのデータ
であり、クロマキーコントローラ32へ供給される。ク
ロマキーコントローラ32では、ビデオプロセッサ27
から供給されたフォアグランド画像とスイッチ31を介
されたバックグランド画像とを合成する。通常、ブルー
(またはグリーン)バックを前にした人物などのフォア
グランド画像と風景などのバックグランド画像とが合成
される。クロマキーコントローラ32の出力がディジタ
ルビデオミキサー42へ供給される。ディジタルビデオ
ミキサー42では、文字データと対応する係数α1を用
いて、文字データの部分のレベルがより下げられる。例
えば、黒レベルとされる。このディジタルビデオミキサ
ー42の出力がディジタルミキサー43に供給される。
The coefficient α2 from the VRAM 40 is 8-bit data which determines a mixing ratio for synthesizing two images and is supplied to the chroma key controller 32. In the chroma key controller 32, the video processor 27
The foreground image supplied from the and the background image via the switch 31 are combined. Normally, a foreground image of a person or the like in front of a blue (or green) background and a background image of a landscape or the like are combined. The output of the chroma key controller 32 is supplied to the digital video mixer 42. In the digital video mixer 42, the level of the character data portion is further lowered by using the coefficient α1 corresponding to the character data. For example, the black level is set. The output of the digital video mixer 42 is supplied to the digital mixer 43.

【0024】ディジタルミキサー43では、VRAM3
9からの係数α1に応じて、YUV444の文字データ
とディジタルビデオミキサー42からの画像データが合
成される。合成されたディジタル画像データ、すなわち
タイトル画像データは、ディジタルミキサー43に含ま
れるD/A変換器からアナログのMONITOR信号と
して出力端子49に取り出されるとともに、D/A変換
器46を介してPGM(プログラム)信号として出力端
子48に取り出される。このPGM信号は、最終結果を
表示するが、MONITOR信号は、これ以外に、文字
のみ、動画のみ、またはその合成結果の3種類の中から
選択した画像を表示することができる。また、マウスカ
ーソルなどを表示する、オーバーレイの機能も有してい
る。
In the digital mixer 43, the VRAM 3
According to the coefficient α1 from 9, the YUV 444 character data and the image data from the digital video mixer 42 are combined. The combined digital image data, that is, the title image data is taken out from the D / A converter included in the digital mixer 43 as an analog MONITOR signal to the output terminal 49, and is also transmitted via the D / A converter 46 to the PGM (program). ) Is output to the output terminal 48 as a signal. The PGM signal displays the final result, but the MONITOR signal can display an image selected from three types of character only, moving image only, or a combination result thereof. It also has an overlay function for displaying a mouse cursor and the like.

【0025】VRAM39からの係数α1は、ディジタ
ルミキサー43のみならず、キー信号コントローラ44
にも供給される。係数α1(キー信号)は、文字を画像
に合成する際に使用する8ビットのデータである。外部
の合成器(スイッチャー10)にこのキー信号とPGM
信号を入力し、スイッチャー10において、画像に文字
をインポーズする手法もあるため、このキー信号は、D
/A変換器45を介して出力端子47に取り出される。
キー信号コントローラ44は、外部に出力されるキー信
号のゲインなどを調整するために設けられている。
The coefficient α1 from the VRAM 39 is sent to the key signal controller 44 as well as the digital mixer 43.
Is also supplied. The coefficient α1 (key signal) is 8-bit data used when a character is combined with an image. This key signal and PGM are sent to an external synthesizer (switcher 10).
There is also a method of inputting a signal and imposing a character on the image in the switcher 10, so this key signal is D
It is taken out to the output terminal 47 via the / A converter 45.
The key signal controller 44 is provided to adjust the gain of the key signal output to the outside.

【0026】すなわち、この一実施例は、係数α1、α
2に応じた「静止画+静止画+文字」のディジタル画像
データをD/A変換し、NTSC(もしくはPAL)規
格のビデオ信号にして出力するものである。
That is, in this embodiment, the coefficients α1 and α are
The digital image data of "still image + still image + character" according to 2 is D / A converted and output as a video signal of NTSC (or PAL) standard.

【0027】上述した一実施例において、タイトル画像
の作成のために一例として、下記のような画像データを
使用することができる。
In the above-described embodiment, the following image data can be used as an example for creating the title image.

【0028】コンピュータグラッフィク:レタリングな
どの計算で得られた画像 GUI:CPUからビデオプロセッサ、グラフィックア
クセラレータを経由して、直接メモリに描写した画像 特殊な動画像をキャプチャリングした静止画:細かい文
字が多く表示されているような画像、細かい横縞が表示
されている画像
Computer graphic: An image obtained by calculation such as lettering GUI: An image drawn directly from a CPU to a memory via a video processor and a graphic accelerator Still image obtained by capturing a special moving image: many small characters Images that are displayed, images that have fine horizontal stripes

【0029】しかしながら、これらの画像の場合では、
インタレース画像としてビデオ用モニター8に表示した
場合、フリッカーが目立つ問題がある。このフリッカー
を除去するために、この発明では、フィルタリング処理
を画像データに対して施す。この実施例では、ビデオプ
ロセッサ27、29およびグラフィックアクセラレータ
36は、PCのバスに接続されているので、メモリに対
してCPUがランダムアクセス可能であり、フリッカー
の除去のための処理をハードウェアまたはソフトウェア
の何れでも実現することが可能である。
However, in the case of these images,
When displayed as an interlaced image on the video monitor 8, there is a problem that flicker is noticeable. In order to remove this flicker, the present invention performs a filtering process on the image data. In this embodiment, since the video processors 27, 29 and the graphic accelerator 36 are connected to the bus of the PC, the CPU can randomly access the memory, and the processing for removing the flicker is performed by hardware or software. Any of the above can be realized.

【0030】ここで、フリッカーを除去するためのフィ
ルタリング処理の一例を図3を用いて説明する。ビデオ
信号のフリッカーは、奇数フィールドと偶数フィールド
との間で輝度信号のレベル差が大きいときに生じる現象
である。従って、縦方向(垂直方向)に対してのみフィ
ルタを通過させることでフリッカーは、除去できる。そ
して、インタレース方式であることを考えると、目的と
する偶数フィールドの画素(y)と、その上下の奇数フ
ィールドの画素(y−1、y+1)との間でフィルタを
かければ、フリッカーは、除去できる。これらのことか
ら、単純に係数分配したときのフィルタを通過させる際
の計算式を下記に示す。
Here, an example of the filtering process for removing the flicker will be described with reference to FIG. Video signal flicker is a phenomenon that occurs when there is a large level difference in luminance signal between an odd field and an even field. Therefore, the flicker can be removed by passing the filter only in the vertical direction (vertical direction). Considering the interlace system, if a filter is applied between the target even field pixel (y) and the upper and lower odd field pixels (y−1, y + 1), the flicker becomes Can be removed. From these facts, the calculation formula for passing through the filter when the coefficients are simply distributed is shown below.

【0031】フィルタH(フリッカーが多い場合、1:
2:1のフィルタを用いる) Y´(y)=1/4{Y(y−1)+2Y(y)+Y(y+1)} (1) フィルタL(フリッカーが少ない場合、1:4:1のフ
ィルタを用いる) Y´(y)=1/6{Y(y−1)+4Y(y)+Y(y+1)} (2) 但し、y:縦方向の座標 Y(y):その位置の輝度値 Y´(y):新しい輝度値
Filter H (if there is a lot of flicker, 1:
Use a 2: 1 filter) Y '(y) = 1/4 {Y (y-1) + 2Y (y) + Y (y + 1)} (1) Filter L (if flicker is small, 1: 4: 1 Y '(y) = 1/6 {Y (y-1) + 4Y (y) + Y (y + 1)} (2) where y: vertical coordinate Y (y): luminance value at that position Y '(y): new brightness value

【0032】この式(1)および式(2)でそれぞれ示
される処理の選択は、ユーザによって、切り換えられ
る。この例のフィルタは、サイズの大きな画像を単純に
間引いて縮小したような場合、無条件に全画素に対して
作用させるものである。
The selection of the processings represented by the equations (1) and (2) can be switched by the user. The filter of this example unconditionally acts on all pixels when a large size image is simply thinned out and reduced.

【0033】次に、この発明で使用されるフィルタの他
の例を図4を用いて説明する。ここで、図4Aは、奇数
フィールド(odd )と偶数フィールド(even)とを合成
した1フレームの画面を示し、図4Bは、その1フレー
ムの画面の縦方向(垂直方向)に連続した各ラインと画
素の輝度値とを示したものである。図4Aに示すよう
に、注目している点がeven0のラインのある点とする
と、その上下のodd 0とodd 1の2つの点の平均値、す
なわち、図4Bにおいて(×)で示す値を算出し、算出
された点と実際の輝度値の位置との差分の絶対値(l)
に応じて、どの程度の強さのフィルタを通過させるかを
判断するものである。
Next, another example of the filter used in the present invention will be described with reference to FIG. Here, FIG. 4A shows a screen of one frame in which an odd field (odd) and an even field (even) are combined, and FIG. 4B shows continuous lines in the vertical direction of the screen of the one frame. And the luminance value of the pixel. As shown in FIG. 4A, if the point of interest is a point with a line of even 0, the average value of the two points of odd 0 and odd 1 above and below it, that is, the value indicated by (x) in FIG. 4B is The absolute value of the difference between the calculated point and the position of the actual brightness value (l)
Depending on, the strength of the filter to be passed is determined.

【0034】even0上の輝度値がodd 0とodd 1の平均
となる値(×)を持てば、滑らかに輝度が変化し、フリ
ッカーを生じない。しかしながら、図4Bの例では、ev
en0上の輝度値が(×)の値とかなり相違する値である
ので、フリッカーを生じる。そこで、この他の例では、
図5に示すように、フィルタによるフリッカー除去の程
度を切り換えられる。ユーザによる切り換えは、微弱、
弱、中、強の4段階の選択である。各選択された段階に
おいて、差分の絶対値(l)に応じてフィルタ処理が切
り換えられる。すなわち、(80<l)、(40<l≦
80)、(20<l≦40)、(l≦20)の4段階が
差分の絶対値(l)としきい値とによって切り換えられ
る。このときのしきい値は、16進数で表されている。
If the brightness value on even 0 has a value (×) that is the average of odd 0 and odd 1, the brightness changes smoothly and flicker does not occur. However, in the example of FIG. 4B, ev
Since the luminance value on en0 is a value that is significantly different from the value of (x), flicker occurs. So in this other example,
As shown in FIG. 5, the degree of flicker removal by the filter can be switched. User switching is weak,
There are four choices: weak, medium, and strong. At each selected stage, the filtering process is switched according to the absolute value (l) of the difference. That is, (80 <l), (40 <l ≦
80), (20 <l ≦ 40), and (l ≦ 20) are switched in four stages depending on the absolute value (l) of the difference and the threshold value. The threshold value at this time is represented by a hexadecimal number.

【0035】そして、図5において、「そのまま」は、
フィルタリング処理を何等行わないことであり、「1:
2:1」は、上述の式(1)に従った処理であり、
「1:4:1」は、上述の式(2)に従った処理であ
る。この例では、「1:2:1」の処理が選択される
と、フリッカー除去の効果が大である。
In FIG. 5, "as is" means
It means that no filtering process is performed.
2: 1 ”is a process according to the above-mentioned formula (1),
"1: 4: 1" is a process according to the above-mentioned formula (2). In this example, when the processing of "1: 2: 1" is selected, the effect of removing flicker is great.

【0036】この実施例では、フォアグランド画像とバ
ックグランド画像とを合成した後、タイトル画像(文字
データ)の合成を行ったが、フォアグランド画像とバッ
クグランド画像の合成は、この発明にとって必ずしも必
要ではない。
In this embodiment, the foreground image and the background image are combined and then the title image (character data) is combined. However, the combination of the foreground image and the background image is not always necessary for the present invention. is not.

【0037】また、この実施例では、供給された動画が
ビデオプロセッサ27、29を介して、静止画として、
フリッカー除去が行われているが、静止画に限らず、動
画としてフリッカー除去を行うことも可能である。
Further, in this embodiment, the supplied moving image is converted into a still image through the video processors 27 and 29.
Although flicker removal has been performed, it is possible to remove flicker as a moving image as well as a still image.

【0038】[0038]

【発明の効果】この発明に依れば、フリッカーを除去す
ることができ、然も正方フィルタを施した画像と比べ、
横方向(水平方向)の解像度は、高いまま保つことがで
き、また、1フィールドの画像のみを使用する方法と比
べ、縦方向(垂直方向)の解像度の劣化を防止すること
ができる。
According to the present invention, flicker can be eliminated, and compared with an image to which a square filter is applied,
The resolution in the horizontal direction (horizontal direction) can be kept high, and deterioration of the resolution in the vertical direction (vertical direction) can be prevented as compared with the method using only one field image.

【0039】また、この発明に依れば、単純な計算の組
合せなので、静止画に対してフリッカーの除去をソフト
ウェアで実現する際に、処理時間を短くすることが可能
である。さらに、動画に対してフリッカーの除去をハー
ドウェアで実現する際に、簡単なコンパレータ、減算
器、シフターでの掛算、割算器のみを使用すれば良く、
ゲート数を少なくすることが可能である。
Further, according to the present invention, since it is a combination of simple calculations, it is possible to shorten the processing time when realizing the flicker removal for a still image by software. Furthermore, when implementing flicker removal for video with hardware, it suffices to use only a simple comparator, subtractor, shifter multiplication, and divider.
It is possible to reduce the number of gates.

【0040】さらに、この発明に依れば、CD−RO
M、フォトCD、フォトMD等の映像の品質を保持した
まま、この映像をPCとテレビモニター方式(NTS
C、PAL)で共用することが可能となる。また、フリ
ッカーを低減できるので、PCのGUIを一般のテレビ
モニターに表示し、オペレーションさせることが可能に
なる。これらの点から、ホームユースPCに対してこの
発明によるタイトル作成機能を搭載することは、有用な
ことである。
Further, according to the present invention, the CD-RO
While maintaining the image quality of M, Photo CD, Photo MD, etc., this image is displayed on a PC and a TV monitor system (NTS
C, PAL) can be shared. Further, since flicker can be reduced, it becomes possible to display the GUI of the PC on a general television monitor and operate it. From these points, it is useful to equip the home use PC with the title creating function according to the present invention.

【0041】そして、この発明を使用すれば、一般家庭
にコンピュータを導入する場合、テレビモニター(もし
くはハイビジョンモニター)を利用することが可能とな
るため、より購入しやすくなる。
When the present invention is used, a television monitor (or a high-definition monitor) can be used when a computer is installed in a general home, and therefore it becomes easier to purchase.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の画像信号変換装置の一実施例を示す
概略図である。
FIG. 1 is a schematic diagram showing an embodiment of an image signal conversion apparatus of the present invention.

【図2】この発明に係るパーソナルコンピュータの一例
を示すブロック図である。
FIG. 2 is a block diagram showing an example of a personal computer according to the present invention.

【図3】この発明に係るフィルタの説明に用いる一例の
略線図である。
FIG. 3 is a schematic diagram of an example used to describe a filter according to the present invention.

【図4】この発明に係るフィルタの説明に用いる一例の
略線図である。
FIG. 4 is a schematic diagram of an example used to describe a filter according to the present invention.

【図5】この発明に係るフィルタの係数の関係の一例を
示す図である。
FIG. 5 is a diagram showing an example of a relationship of coefficients of a filter according to the present invention.

【符号の説明】[Explanation of symbols]

1 パーソナルコンピュータ 2 フォロッピーディスクドライブ 3 CD−ROM 4 内蔵ハードディスクドライブ 5 PC用モニター 6 ビデオカメラ 7 再生用VTR 8 ビデオ用モニター 9 録画用VTR 10 スイッチャー 1 Personal computer 2 Phosphor disk drive 3 CD-ROM 4 Built-in hard disk drive 5 PC monitor 6 Video camera 7 VTR for playback 8 Video monitor 9 VTR for recording 10 Switcher

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも、一方がノンインタレース方
式である第1および第2の画像データを出力する手段
と、 上記第1および第2の画像データが合成し、インタレー
ス方式のタイトル画像データとして出力する手段と、 上記第1および第2の画像データの少なくとも一方、ま
たは上記タイトル画像データに対して、垂直方向のロー
パスフィルタ処理を行うことによって、フリッカーを低
減する手段とからなることを特徴とするタイトル画像作
成装置。
1. At least one of the means for outputting first and second image data of non-interlaced format and the first and second image data are combined to form title image data of interlaced format. Output means, and means for reducing flicker by performing low-pass filter processing in the vertical direction on at least one of the first and second image data or the title image data. Title image creation device that does.
【請求項2】 請求項1に記載のタイトル画像作成装置
において、 上記第1の画像データが文字データであることを特徴と
するタイトル画像作成装置。
2. The title image creating device according to claim 1, wherein the first image data is character data.
【請求項3】 請求項1に記載のタイトル画像作成装置
において、 上記第1および第2の画像データを合成する場合、外部
のスイッチャーに対して合成のためのキー信号をさらに
出力することを特徴とするタイトル画像作成装置。
3. The title image creating device according to claim 1, wherein when the first and second image data are combined, a key signal for combining is further output to an external switcher. Title image creation device.
【請求項4】 請求項1に記載のタイトル画像作成装置
において、 上記フリッカーを低減する手段は、 垂直方向に連続する第1、第2および第3の画素データ
の値に対して、第1、第2および第3の係数をそれぞれ
乗じて加算するローパスフィルタを有し、 上記第1および第3の画素の平均値と上記第2の画素値
の差に応じて、上記第1、第2および第3の係数を可変
することを特徴とするタイトル画像作成装置。
4. The title image creating device according to claim 1, wherein the means for reducing flicker includes: a first, a second, and a third pixel data value which is continuous in the vertical direction; A low-pass filter for multiplying and adding second and third coefficients, respectively, is provided, and the first, second, and A title image creating apparatus characterized by varying a third coefficient.
【請求項5】 少なくとも、一方がノンインタレース方
式である第1および第2の画像データを出力するステッ
プと、 上記第1および第2の画像データが合成し、インタレー
ス方式のタイトル画像データとして出力するステップ
と、 上記第1および第2の画像データの少なくとも一方、ま
たは上記タイトル画像データに対して、垂直方向のロー
パスフィルタ処理を行うことによって、フリッカーを低
減するステップとからなることを特徴とするタイトル画
像作成方法。
5. A step of outputting first and second image data, at least one of which is a non-interlace system, and the first and second image data are combined to form title image data of an interlace system. And a step of reducing flicker by performing vertical low-pass filter processing on at least one of the first and second image data or the title image data. How to create a title image.
JP23611695A 1995-08-22 1995-08-22 Image processing apparatus and method Expired - Fee Related JP4093599B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23611695A JP4093599B2 (en) 1995-08-22 1995-08-22 Image processing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23611695A JP4093599B2 (en) 1995-08-22 1995-08-22 Image processing apparatus and method

Publications (2)

Publication Number Publication Date
JPH0965207A true JPH0965207A (en) 1997-03-07
JP4093599B2 JP4093599B2 (en) 2008-06-04

Family

ID=16995984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23611695A Expired - Fee Related JP4093599B2 (en) 1995-08-22 1995-08-22 Image processing apparatus and method

Country Status (1)

Country Link
JP (1) JP4093599B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203918A (en) * 1998-11-13 2006-08-03 Intel Corp Method for programmably controlling video format
JP2007074526A (en) * 2005-09-08 2007-03-22 Victor Co Of Japan Ltd Image processing apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0592599U (en) * 1991-09-27 1993-12-17 矢崎総業株式会社 Belt for fixing LP gas cylinder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203918A (en) * 1998-11-13 2006-08-03 Intel Corp Method for programmably controlling video format
JP2007074526A (en) * 2005-09-08 2007-03-22 Victor Co Of Japan Ltd Image processing apparatus

Also Published As

Publication number Publication date
JP4093599B2 (en) 2008-06-04

Similar Documents

Publication Publication Date Title
US5633687A (en) Method and system for providing an interlaced image on an display
US7219352B2 (en) Methods and apparatuses for facilitating processing of interlaced video images for progressive video displays
US7973806B2 (en) Reproducing apparatus capable of reproducing picture data
EP0782333B1 (en) Image display apparatus
JP3418558B2 (en) Scanning line conversion device and flicker removal device
JP3472667B2 (en) Video data processing device and video data display device
JPH0526196B2 (en)
JP2004120757A (en) Method for processing picture signal and picture processing unit
EP0484981B1 (en) Image data processing apparatus
US20060164438A1 (en) Reproducing apparatus capable of reproducing picture data
JP3847826B2 (en) Subtitle data display control device
JP4093599B2 (en) Image processing apparatus and method
JP3187851B2 (en) TV with improved clarity
US5894329A (en) Display control unit for converting a non-interlaced image into an interlaced image and displaying the converted image data
JPH11289551A (en) Display device and its control method
US7023494B2 (en) Image signal recovering apparatus for converting composite signal and component signal of main picture and sub picture into digital signals
KR20010034918A (en) Image conversion device and method
JP2005026885A (en) Television receiver and its control method
JP4717168B2 (en) Signal processing apparatus and signal processing method
JP2004341203A (en) Image processing system and method, and imaging apparatus
JPH01264376A (en) Signal processing circuit capable of displaying plural pictures
JP3449950B2 (en) Video signal standard converter
KR20000046152A (en) Apparatus for converting image signal
JPH07181937A (en) Image processor
JPH08317311A (en) Apparatus and method for controlling display

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20041119

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050214

A02 Decision of refusal

Effective date: 20050712

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20050909

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050921

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060609

A61 First payment of annual fees (during grant procedure)

Effective date: 20080304

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110314

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110314

LAPS Cancellation because of no payment of annual fees