JPH0964874A

JPH0964874A - データ伝送方法およびデータ伝送システム

Info

Publication number: JPH0964874A
Application number: JP7219287A
Authority: JP
Inventors: Yoichi Matsumura; 洋一松村; Tatsuya Kubota; 達也窪田; Hiroaki Seto; 浩昭瀬戸; Norio Wakatsuki; 典生若槻
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-08-28
Filing date: 1995-08-28
Publication date: 1997-03-07
Also published as: US5721738A

Abstract

(57)【要約】【課題】ＡＴＭ通信回線等を介して接続されている２つ
の伝送装置間で、ジッタの影響を排除した高品位なデー
タ伝送を可能とする。【解決手段】データ伝送装置３ｂの受信部６０は、デー
タ伝送装置３ａから伝送されてきた同期データＲＴＳを
用いてデータ伝送装置３ｂのハウスクロック信号に同期
した同期クロック信号を生成する。データ伝送装置３ｂ
のＶＴＲ装置１４ｂは、この同期クロック信号に同期し
て音声・映像データを再生し、送信部５０は、再生した
データをＡＴＭ通信回線２を介してデータ伝送装置３ａ
に伝送する。データ伝送装置３ａにおいて、受信部６０
およびＶＴＲ装置１４ａは、データ伝送装置３ａのハウ
スクロック信号に同期してデータ伝送装置３ｂから伝送
されてきた音声・映像データを受信し、記録する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音声・映像データ
等をＡＴＭ通信回線等を介して伝送するデータ伝送方法
およびデータ伝送システムに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】音声
・映像データを圧縮符号化する方式として、ＭＰＥＧ２
方式が盛んに用いられている。一方、最近、高速ディジ
タルデータ伝送方式として非同期伝送モード（ＡＴＭ）
方式が実用化されている。ＡＴＭ通信回線を介して接続
されている２つのテレビジョン放送局等のノード間で音
声・映像データを伝送する場合、２つのノード間の同期
を確立する必要がある。ＡＴＭ通信回線を介した２つの
ノード間の同期をとる方法としては、送信側のノードの
同期用クロック信号の周波数と、ＡＴＭ通信回線から送
信側ノードに供給される網クロック信号の周波数との整
数比を示す残差タイムスタンプ（ＲＴＳ（Residual Tim
e Stamp ）；同期データ）を用いる方法が知られてい
る。

【０００３】しかしながら、マスタ側のテレビジョン放
送局が、他の同期系と独立に発生する同期クロック信号
（以下、テレビジョン放送局等において他の同期系と独
立の同期クロック信号を「ハウスクロック信号」と記
す）と網クロック信号とは同期関係になく、これらの比
を表す同期データ自体も時々変化することになる。例え
ば、ＰＬＬ回路を用い、独立して同期クロックを発生す
る側（マスタ側）の放送局から送られてきた同期データ
に基づいて、マスタ側のハウスクロック信号に従属する
側（スレーブ側）の放送局の同期クロック信号を発生し
た場合、発生した同期クロック信号の周波数はマスタ側
のハウスクロック信号に一致するものの、同期データの
変化に伴ってジッタが発生する。ジッタが発生している
同期クロック信号を用いてスレーブ側で音声・映像デー
タを再生し、伝送すると、伝送した音声・映像データの
品質が低下してしまう可能性がある。

【０００４】以下、ＡＡＬ１プロトコル（１５５．２Ｍ
ｂｐｓ）のＡＴＭ通信回線を介して接続された２つの放
送局のコンポジットビデオ信号用の１４．３１８１８１
８１４３ＭＨｚの同期クロック信号（４ｆ_sc）の同期を
とる場合を例に、同期データに現れる変化を説明する。

【０００５】ＡＡＬ１プロトコルのＡＴＭ通信回線から
放送局には、１９．４４ＭＨｚ（＝１５５．２ＭＨｚ／
８）の網クロック信号（ＮＣＬＫ）が供給され、この網
クロック信号ＮＣＬＫの周波数と同期クロック信号４ｆ
_scの周波数との比（ＮＣＬＫ：４ｆ_sc）は、１１８８：
８７４．９９９９９９５であり、正確には整数比で表せ
ない。このため、マスタ側で、網クロック信号ＮＣＬ
Ｋ、１１８８周期分の期間に生じるハウスクロック信号
４ｆ_scの周期の数を計数して同期データを発生すると、
同期データの値は必ず整数値以外をとりえないので、時
々８７５から８７４に変化する。このように、同期デー
タの値が８７５から８７４に変化する度にスレーブ側の
クロック信号の位相が変化する。

【０００６】具体的には、同期データの値が変化する確
率ｙは、（８７５×（ｙ−１）＋８７４）／ｙ＝８７
４．９９９９９９５を解くと、ｙ＝２００００００にな
る。１／２００００００は非常に小さく、マスタ側とス
レーブ側で同期を確立するためには実際上、問題ない値
である。しかしながら、スレーブ側の同期クロック４ｆ
_scにジッタが生じてしまうことには変わりなく、また、
網クロック信号ＮＣＬＫが正確に１９．４４ＭＨｚであ
るとは限らないので、このジッタは、放送局間の音声・
映像データの伝送等、特に高品位な音声・映像データの
伝送を必要とする分野において無視できない。

【０００７】本発明は上述した従来技術の問題点に鑑み
てなされたものであり、ＡＴＭ通信回線等の網クロック
信号を供給する通信回線を介して接続されている２つの
ノード間で、高品位な音声・映像データの伝送を可能と
するデータ伝送方法およびデータ伝送システムを提供す
ることを目的とする。また、本発明は、マスタ側で独立
して発生された同期クロック信号（ハウスクロック信
号）に、スレーブ側のノードで同期データと通信回線の
網クロック信号を用いて発生した同期クロック信号に同
期して生成され、通信回線を介してマスタ側に伝送され
てきた音声・映像データを、マスタ側でジッタの影響を
受けることなく受信することができるデータ伝送方法お
よびデータ伝送システムを提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るデータ伝送方法は、所定の網クロック
信号を供給し、前記網クロック信号に同期して所定の伝
送データを伝送する所定の通信系統を介して接続された
スレーブ側からマスタ側に所定の伝送データを伝送する
データ伝送方法であって、前記マスタ側は、前記網クロ
ック信号から独立した同期クロック信号を生成し、前記
網クロック信号の周波数と前記独立同期クロック信号の
周波数との比を整数に近似して示す同期データを前記ス
レーブ側に伝送し、前記スレーブ側は、前記マスタ側か
ら伝送されてきた前記同期データと前記網クロック信号
とに基づいて、前記マスタ側の同期クロック信号に同期
した従属同期クロック信号を生成し、生成した同期クロ
ック信号に同期した前記伝送データを生成して前記マス
タ側に伝送し、前記マスタ側は、前記スレーブ側から伝
送されてきた前記伝送データを、前記独立同期クロック
信号に同期して受信する。

【０００９】また、本発明に係るデータ伝送システム
は、所定の網クロック信号を接続された伝送装置それぞ
れに供給し、前記網クロック信号に同期して伝送データ
を伝送する所定の通信系統を介して相互に接続されたス
レーブ装置からマスタ装置に所定の伝送データを伝送す
るデータ伝送システムであって、前記マスタ装置は、前
記網クロック信号から独立した独立同期クロック信号を
生成する独立同期クロック信号生成手段と、生成した独
立同期クロック信号の周波数と前記網クロック信号の周
波数との比を整数比で示す同期データを生成する同期デ
ータ生成手段と、少なくとも生成した前記同期データを
前記通信系統を介して前記スレーブ装置に伝送するマス
タ側伝送手段と、前記通信系統を介して前記スレーブ装
置から伝送されてきた前記伝送データを、生成した前記
独立同期クロック信号に同期して受信するマスタ側受信
手段とを有し、前記スレーブ装置は、少なくとも前記通
信系統を介して前記マスタ装置から伝送されてきた前記
同期データを受信するスレーブ側受信手段と、受信した
前記同期データと前記網クロック信号とに基づいて、前
記マスタ装置の独立同期クロック信号に同期した従属同
期クロック信号を生成する従属同期クロック信号生成手
段と、生成した前記従属同期クロック信号に同期して前
記伝送データを生成するデータ生成手段と、少なくとも
生成した前記出所定の伝送データを前記通信系統を介し
て前記スレーブ装置に伝送するスレーブ側伝送手段とを
有する。

【００１０】好適には、前記マスタ装置は、前記マスタ
側受信手段が受信した前記伝送データを記録・再生する
データ記録・再生手段をさらに有する。好適には、前記
マスタ装置は、前記マスタ側受信手段が受信した前記伝
送データを、さらに他の伝送装置に対して中継伝送する
中継伝送手段をさらに有する。

【００１１】本発明に係るデータ伝送システムにおいて
は、他の同期系から独立して生成されたハウスクロック
信号に同期して内部の信号処理を行うマスタ装置と、マ
スタ装置から伝送されてくる同期データ、および、網か
ら供給される網クロック信号に基づいて生成され、マス
タ装置のハウスクロック信号に同期した同期クロック信
号に同期して内部の信号処理を行うスレーブ装置とが、
例えば、ＡＡＬ１プロトコルのＡＴＭ通信回線等の通信
系統を介して、伝送の対象となる音声・映像データ等の
伝送データの伝送を行う。通信系統（ＡＡＬ１プロトコ
ルのＡＴＭ通信回線）は、マスタ装置およびスレーブ装
置に、１９．４４ＭＨｚの網クロック信号（ＮＣＬＫ）
を供給するとともに、この網クロック信号に同期して伝
送データをマスタ装置およびスレーブ装置の間で伝送す
る。

【００１２】マスタ装置において、独立同期クロック信
号生成手段は、例えば約１４．３ＭＨｚのハウスクロッ
ク信号（４ｆ_sc）を生成する。同期データ生成手段は、
例えば網クロック信号ＮＣＬＫ、１１８８周期に対応す
るハウスクロック信号４ｆ_scの周期の数（通常、８７５
または８７４）を計数し、ハウスクロック信号の周波数
と網クロック信号の周波数との比を整数比で示す同期デ
ータ（ＲＴＳ）を生成する。

【００１３】マスタ側伝送手段は、生成した同期データ
と、その他のデータ、例えばスレーブ側に伝送する音声
・映像データ等とを所定の伝送パケットに多重化し、Ａ
ＴＭ通信回線を介してスレーブ装置に伝送する。マスタ
側受信手段は、ＡＴＭ通信回線を介してスレーブ装置か
ら、例えばマスタ側伝送手段が用いる伝送パケットと同
じ伝送パケットに多重化されて伝送されてきた伝送デー
タを、生成した独立同期クロック信号に同期して受信す
る。

【００１４】スレーブ装置において、スレーブ側受信手
段は、マスタ装置から伝送されてきた伝送パケットを受
信し、受信した伝送パケットに他のデータとともに多重
化された同期データを分離する。従属同期クロック信号
発生手段は、同期データと網クロック信号ＮＣＬＫとに
基づいて、マスタ装置のハウスクロックに同期した同期
クロック信号４ｆ_scを生成する。

【００１５】データ生成手段は、例えばビデオテープレ
コーダ（ＶＴＲ）装置等であって、操作に応じてビデオ
テープから音声・映像データを再生し、スレーブ側で生
成された同期クロック信号４ｆ_scに同期して出力する。
スレーブ側伝送手段は、データ生成手段が生成した音声
・映像データを、上記伝送データとして、例えば上記伝
送パケットに多重化し、ＡＴＭ通信回線を介してスレー
ブ装置に伝送する。

【００１６】マスタ装置において、スレーブ側の同期ク
ロック信号を再生して伝送データを受信することもでき
るが、再生した同期クロック信号にはジッタが生じてお
り、受信した伝送データはジッタの影響を受ける。一
方、マスタ装置において、スレーブ側の同期クロック信
号の発生の際の基準とされ、ジッタ成分を含まないハウ
スクロック信号に同期して伝送データを受信すると、受
信した伝送データからジッタの影響を排除することがで
きる。

【００１７】

【発明の実施の形態】第１実施形態以下、本発明の第１の実施形態を説明する。図１は、本
発明に係るデータ伝送システム１の構成を示す図であ
る。図１に示すように、データ伝送システム１は、それ
ぞれＶＴＲ装置１４ａ〜１４ｆが接続されたデータ伝送
装置３ａ〜３ｆが、これらに対してＡＡＬ１プロトコル
の伝送路を提供するＡＴＭ通信回線２を介して相互に接
続されて構成される。データ伝送装置３ａ〜３ｆは相互
に、ＡＴＭ通信回線２を介して所定の伝送データ、例え
ば、番組あるいは中継用の音声・映像データを伝送す
る。

【００１８】なお、ＡＴＭ通信回線２からデータ伝送装
置３ａ〜３ｆにそれぞれ供給される１５５．５２ＭＨｚ
のクロックを８分周し、ＡＴＭセルを８ビットパラレル
データとして処理する際に用いられる回線クロックＮＣ
ＬＫの周波数は１９．４４ＭＨｚ（１５５．５２／８）
である。一方、ＳＤＩ方式で伝送を行う際にデータ伝送
装置３ａ〜３ｆにおいて用いられる同期クロック４ｆ_sc
は約１４．３ＭＨｚである。これらの周波数が正確であ
る場合、これらのクロックの周波数の比（ＮＣＬＫ：４
ｆ_sc）は１１８８：８７４．９９９９９９５であり、整
数比にまるめると１１８８：８７５または１１８８：８
７４となる。

【００１９】ＶＴＲ１４ａ〜１４ｆは、同期クロック４
ｆ_scに同期してＤ２規格のディジタル音声・映像データ
を記録・再生し、ＳＤＩ方式、または、ＳＤＤＩ方式を
改良したＳＤＤＩ方式（以下、単にＳＤＩ方式と記す）
により１４３Ｍｂｐｓシリアル形式でデータ伝送装置３
ａ〜３ｆそれぞれに対して出力する。

【００２０】図２は、図１に示したデータ伝送装置３ａ
〜３ｆがＡＴＭ通信回線２を介して相互に伝送する伝送
パケット（ＳＳＣＵ−ＰＤＵパケット、以下、「ＰＤＵ
パケット」と略称する）の構成を示す図である。なお、
ＰＤＵパケットの左に付された数字は各データのバイト
長を示し、ＰＤＵパケットの右に付された表は、対応す
る各データの内容を示す。

【００２１】ＰＤＵパケットにおいて、データＴＲＳは
ＦＦｈ，００ｈ，００ｈを内容とし、ＰＤＵパケットの
先頭位置を示す。なお、データＴＲＳ、アンシラリデー
タ（ＡＮＣ；ANCillary ）領域とビデオデータ（ＶＩＤ
ＥＯ）領域とにおいて５バイト置きに挿入されるデータ
を除いて、ＰＤＵパケットに含まれるデータが００ｈま
たはＦＦｈの値をとることは禁止される。

【００２２】データＲＴＳ１，ＲＴＳ２には、それぞれ
外部クロックＮＣＬＫを１１８８周期の間の同期クロッ
ク４ｆ_scの計数値から８３２を減じた６ビットの値をと
る同期データＲＴＳが入れられる。但し、伝送パケット
は同期クロック４ｆ_sc、９１０周期分の時間で伝送され
るため、１つの伝送パケットを伝送する間に２つの計数
値が出現する可能性がある。データＲＴＳ１，ＲＴＳ２
の２つの領域を確保したのは、このような場合に対応す
るためである。

【００２３】データＲＴＳ１，ＲＴＳ２は、受信側のデ
ータ伝送装置３（以下、データ伝送装置３ａ〜３ｆ等の
いずれかを特定せずに示す場合には、データ伝送装置３
等と記す）において網同期の確立等に用いられる。な
お、データＲＴＳ１，ＲＴＳ２の第６ビットには有効ビ
ットＶ（Varid ）が入り、有効ビットＶの内容は、例え
ば、これらのデータが有効である場合には論理値１にな
り、有効でない場合には論理値０となる。さらに、デー
タの値が００ｈ，ＦＦｈとなることを避けるために、有
効ビットＶの論理反転値が第７ビットとして付加され
る。

【００２４】データＬＮＩＤ（Line Number ID）は、同
じＰＤＵパケット内のアンシラリデータ領域およびビデ
オデータ領域にそれぞれ含まれる伝送データの音声・映
像データの識別のために用いられ、第０〜第２ビットが
音声・映像データが含まれるフィールドを示すフィール
ド番号（ＦＮ；Field Number）を示し、０〜３１の値を
とる第３〜第７ビットが音声・映像データが含まれるラ
インを示すライン番号（ＬＮ；Line Number ）を示す。

【００２５】データＬＮ１は、１〜５２５の範囲の値を
とり、データＬＮＩＤ１とともに、２フィールドの範囲
内での音声・映像データの識別のために用いられる。デ
ータＬＮ１の第１バイトおよび第２バイト第０〜第４ビ
ットには、それぞれ数値の第０〜第４ビットおよび第５
〜第９ビットが入り、それぞれの第５ビットには、デー
タＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理由から第
４ビットの論理反転値が入る。

【００２６】データＬＮＩＤ２，ＬＮ２は、受信側のデ
ータ伝送装置３が伝送されてきた伝送データを処理する
時刻が決められている場合、例えば、受信した伝送デー
タを実時間的に放送中の番組に用いる場合に、送信側の
データ伝送装置３が、ＡＴＭ通信回線２等において伝送
データ（伝送パケット）に生じる伝送遅延時間の補償を
行う場合に用いられる。

【００２７】つまり、データＬＮＩＤ２，ＬＮ２は、同
じＰＤＵパケットに含まれる音声・映像データが、送信
側のテレビジョン放送局等の中において伝送遅延時間の
補償のために、ＶＴＲ装置１４が何ライン分早めて伝送
データを再生し、データ伝送装置３がこの伝送データを
送信したかを示す。なお、データＬＮＩＤ２，ＬＮ２そ
れぞれの内容の詳細は、それぞれ上述のデータＬＮＩＤ
１，ＬＮ１と同じである。

【００２８】なお、データＬＮＩＤ２，ＬＮ２を参照す
ることにより、受信側の伝送装置３は、アンシラリデー
タ領域およびビデオデータ領域に含まれる音声・映像デ
ータのでシャフリング方法等を識別することができる。
つまり、音声・映像データの内、映像に係るデータの部
分のシャフリングブロック（２３ラインごと等）をデー
タＬＮＩＤ２，ＬＮ２から判別し、このシャフリングブ
ロックごとにデシャフリングを行う。

【００２９】データＦｌａｇは、第０〜第３ビットにア
ンシラリデータ部およびビデオデータ部のデータ量を示
すパケットテーブル（ＰＴ；Packet Table）データが入
る。第４〜第７ビットにはビットｓｂ０〜ｓｂ３が入
る。このビットｓｂ０〜ｓｂ３は、エンコーダ側のシャ
フリングの方式を伝えるために用いられる。

【００３０】データＲＳ４２２−ｃｈ１，ＲＳ４２２−
ｃｈ２は、例えば、送信側および受信側のデータ伝送装
置３にそれぞれ接続されたコンピュータ（図示せず）の
間のＲＳ４２２を用いた制御用のデータ等の伝送に用い
られる。データＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ
２の第０〜第３ビットには、それぞれ伝送されるデータ
の上位４ビットまたは下位４ビットのいずれかが入り、
第４ビットには、第０〜第３ビットに入っているデータ
が上位４ビットである場合に１となり、下位４ビットで
ある場合に０となるビットＵＬ（Upper/Lower ）が入
る。データＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理
由により、第５ビットには第４ビットの論理反転値が入
る。さらに、第６ビットには、データＲＳ４２２−ｃｈ
１，ＲＳ４２２−ｃｈ２がそれぞれ有効であるか否かを
示す有効ビットＶが付加される。

【００３１】データＶＯＩＣＥには、連絡用等に用いら
れる音声データが入る。音声データは、例えば、一般的
な電話通信に用いられるＰＣＭ符号化装置のサンプリン
グ周波数にほぼ等しいサンプリング周波数でサンプリン
グでき、しかも、タイミング的にＰＤＵパケットに入れ
やすいように、映像信号の水平同期信号（１５．７５Ｋ
Ｈｚ）２周期に１つづつ８ビットずつ生成される。従っ
て、１つの音声データは、水平同期信号の周期ごとに１
つ生成されるＰＤＵパケット２つにわたって伝送される
ことになる。なお、図２に示した場合においては、デー
タＶＯＩＣＥの第０〜第３ビットには、音声データの上
位４ビットまたは下位４ビットが入れられる。

【００３２】さらに、第４ビットには、データＲＳ４２
２−ｃｈ１，ＲＳ４２２−ｃｈ２と同様に、第０〜第３
ビットのデータが上位４ビットであるか下位４ビットで
あるかを示すビットＵＬが入れられ、第５ビットには、
データＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理由に
より第４ビットの論理反転値が入れられ、さらに、音声
データが有効であるか否かを示す有効ビットＶが付加さ
れる。

【００３３】さらに、第６および第７ビットには、デー
タ伝送装置３の内部回路、および、ＡＴＭ通信回線２が
ＰＤＵパケットに与える遅延時間を測定するために用い
られるビット８Ｆ１，８Ｆ２（８Ｆは、８Frame の略）
が入る。なお、データＬＮＩＤ２，ＬＮ２に入れられる
データは、これらのビット８Ｆ１，８Ｆ２を用いて測定
された遅延時間に基づいて算出される。

【００３４】予備データは、他の用途が生じた場合のた
めに予備として空けられた領域であるが、データＲＴＳ
１，ＲＴＳ２と同様に、値が００ｈ，ＦＦｈのいずれと
もならないように、第７ビットには第６ビットの論理反
転値が入れられる。データＣＲＣＣ１，ＣＲＣＣ２，Ｃ
ＲＣＣ３には、それぞれ先行するデータ領域の誤り訂正
符号が入れられる。なお、データＲＴＳ１，ＲＴＳ２と
同様に、値が００ｈ，ＦＦｈのいずれともならないよう
に、第７ビットには第６ビットの論理反転値が入れられ
る。

【００３５】アンシラリデータ領域のワード長は、例え
ば６９ワードであって、上述のワード幅変換回路４４の
ワード幅変換部４１０によりワード幅が変換されたＡＥ
Ｓ／ＥＢＵデータが入れられる。例えば、ワード幅変換
回路４４により５５ワードのＡＥＳ／ＥＢＵデータを８
ビットに変換した場合、変換の結果得られる８ビットパ
ラレルデータは６８ワードと６ビットとなる。

【００３６】このような場合には、上記の残りの２ビッ
トには、禁止コード（００ｈ，ＦＦｈ）が発生すること
を防ぐために、２ビットの値０１または１０が入れられ
る。入れられた０１または１０は、受信側のデータ伝送
装置３においてＰＤＵパケットが再生される際に破棄さ
れる。なお、この領域において、ＡＥＳ／ＥＢＵデータ
はＰＤＵパケットの前方に下位ワード、後方に上位ワー
ドの順となる。

【００３７】ビデオデータ領域には、ＳＤＩ方式に適合
した１ワード１０ビットのワード幅から、ＡＴＭ通信回
線２に適合した１ワード８ビットの映像データの内、主
に映像に係るデータがＤ２規格の映像データのライン単
位に入れられる。なお、映像データは、ＰＤＵパケット
の前方に下位バイト、後方に上位バイトの順となる。

【００３８】なお、ＰＤＵパケットのアンシラリデータ
領域およびビデオデータ領域は可変長であり、これらの
領域が有効なデータを含まない場合もある。また、デー
タＲＳ４２２−ｃｈ１，ＶＯＩＣＥ等は、有効ビットＶ
を有するので、例えば、データＶＩＯＣＥの有効データ
Ｖのみが１で、他のデータの有効データＶが０である場
合には、データＶＯＩＣＥのみが有効であり、他のデー
タは全て無効であることを意味する。

【００３９】以下、ＰＤＵパケットのアンシラリデータ
領域およびビデオデータ領域に多重化される伝送データ
と、ＶＴＲ装置１４に入力または出力されるＤ２規格の
音声・映像データとの関係を説明する。図３は、Ｄ２規
格の音声・映像データの構成を説明する図である。５２
５ライン・２９．９７フレーム／秒のシステムに対応す
るＤ２規格のヘッダデータのデータ量は、水平同期期間
（１ライン）ごとに１６ワード×８ビットなので、その
データレートは下式に示すように２Ｍｂｐｓとなる。

【００４０】

【数１】１６×８ビット×５２５ライン×２９．９７フレーム＝２Ｍｂｐｓ（１）

【００４１】また、５２５ライン・２９．９７フレーム
／秒のシステムにおいては、１ラインに含まれる画素数
は９１０、１画素当たりのデータは１０ビットであるた
め、そのデータレートは下式に示すように１４３Ｍｂｐ
ｓとなる。

【００４２】

【数２】９１０画素×１０ビット×５２５ライン×２９．９７フレーム＝１４３Ｍｂｐｓ（２）

【００４３】ただし、図３に示すように、Ｄ２規格の音
声・映像データには不要な部分があり、図３において斜
線で示すアンシラリデータ（音声データ）、ビデオデー
タ（映像データ）およびヘッダデータのみが受信側にお
いて音声再生および映像再生のために必要となる。図３
に示すアンシラリデータ、ビデオデータおよびヘッダデ
ータのデータレートは、下式の通りとなる。

【００４４】

【数３】アンシラリデータ部の１秒あたりのデータ量ａ２１×１０ビット×１２ライン×２９．９７フレーム×２＝０．１５Ｍｂｐｓ（３）

【００４５】

【数４】アンシラリデータ部の１秒あたりのデータ量ｂ３７６×１０ビット×６ライン×２９．９７フレーム×２＝１．３Ｍｂｐｓ（４）

【００４６】

【数５】アンシラリデータ部の１秒あたりのデータ量ｃ５５×１０ビット×２５４ライン×２９．９７フレーム×２＝８．４Ｍｂｐｓ（５）

【００４７】

【数６】ビデオデータ部の１秒あたりのデータ量ｄ７６８×８ビット×（２５４＋２５３）ライン×２９．９７フレーム＝９３．３Ｍｂｐｓ（６）

【００４８】

【数７】ビデオデータ部およびアンシラリデータ部の１
秒あたりの全データ量ｅａ＋ｂ＋ｃ＋ｄ＝０．１５＋１．３＋８．４＋９３．３＝１０３．２Ｍｂｐｓ（７）

【００４９】さらに、ヘッダデータを加えると、下式の
ようにアンシラリデータ、ビデオデータおよびヘッダデ
ータのデータレートは１０５．２Ｍｂｐｓとなる。

【００５０】

【数８】２＋１０３．２＝１０５．２Ｍｂｐｓ（８）

【００５１】このように、ＰＤＵパケットのアンシラリ
領域およびビデオデータには、Ｄ２規格の音声・映像デ
ータ（全１４３Ｍｂｐｓ）の内、不要な部分を除いた１
０５．２Ｍｂｐｓ分のデータが多重化され、不要部分を
除いたために伝送データに余裕が生じ、ＡＴＭ通信回線
を介したＤ２規格の音声・映像データの伝送等が可能に
なっている。

【００５２】また、音声・映像データには、図３に示す
ように周期性があるため、送信側においても、受信側に
おいてもライン単位で一定の処理方法でＰＤＵパケット
に多重化することができる。従って、ハードウェア構成
が簡単で済む。以上述べたＰＤＵパケットに伝送データ
と、ＲＴＳデータ等の他のデータとを多重化して伝送を
行うことにより、単に伝送データを伝送するだけでな
く、併せて、受信側における伝送データの処理に有益な
データをも伝送することができる。

【００５３】なお、第１の実施形態に示した他、本発明
に係るデータ伝送システム１は、データ伝送装置３の数
を増減し、あるいは、ＰＤＵパケットに多重化するデー
タの種類をさらに増やすように構成する等、種々の構成
をとることができる。

【００５４】第２実施形態以下、第２の実施形態を説明する。第２の実施形態にお
いては、第１の実施形態に示した本発明に係るデータ伝
送方法を簡略化し、例えば、図３に示したＤ２規格の音
声・映像データから、１０．２Ｍｂｐｓ（＝１４３−１
３２．８Ｍｂｐｓ）以上の分のデータを所定の方法で削
除し、そのまま図４に示すトランスポートパケットを用
いて伝送する方法である。

【００５５】上述のように、ＡＴＭ通信回線２のＡＡＬ
１プロトコルによる実効的な伝送データレートは１３
２．８Ｍｂｐｓである。従って、１４３ＭｂｐｓのＤ２
規格の映像・音声データを、これらの値の差分だけ、ご
く低圧縮率で圧縮し、または、データを一部欠落させる
ことにより、Ｄ２規格の音声・映像データ（伝送デー
タ）をＡＴＭ通信回線２を介して伝送することができ
る。なお、ＳＭＰＴＥ−２５９Ｍにおいて、Ｄ２フォー
マットには、いくつかの予め決められたワードが挿入さ
れており、これらのワードは必ずしも送信する必要がな
い。したがって、このようなワードを削除する等が、上
記データの一部欠落の方法として考えられる。

【００５６】図４に示すトランスポートパケットには、
データＴＲＳ，ＲＴＳ，Ｆｌａｇ，ＦＮ，ＬＮおよびＤ
２規格の音声・映像データがラインごとに多重化され
る。なお、図４に示すデータＴＲＳ，ＲＴＳ，Ｆｌａ
ｇ，ＦＮ，ＬＮは、図２に示したＰＤＵパケットの対応
するデータと同様のものである。

【００５７】音声・映像データのデータ量に比べて、デ
ータＴＲＳ，ＲＴＳ，Ｆｌａｇ，ＦＮ，ＬＮのデータ量
は無視できるので、これらのデータを多重化しても、伝
送のスループットに影響を与えることはない。図４に示
したトランスポートパケットを用いることにより、伝送
に係る処理が、第１の実施形態に示した場合より簡単に
なり、ハードウェア構成も簡略化することができる。

【００５８】第３実施形態以下、本発明の第３の実施形態として、データ伝送装置
３ａ，３ｂの構成、および、これらの間のデータ伝送方
法を説明する。なお、第３の実施形態においては説明の
簡略化のためにデータ伝送装置３ａ，３ｂのみについて
説明するが、これら以外のデータ伝送装置３ｃ〜３ｆの
構成、および、データ伝送装置３ｃ〜３ｆの相互間のデ
ータ伝送方法も同じである。

【００５９】図５は、図１に示したデータ伝送装置３
ａ，３ｂの構成を示す図である。図５に示すように、デ
ータ伝送システム７において、データ伝送装置３ａ，３
ｂはＡＴＭ通信回線２を介して接続され、それぞれＡＴ
Ｍアダプタ７０、送信部（ＴＸ）５０および受信部（Ｒ
Ｘ）６０から構成され、さらにＶＴＲ装置１４ａ，１４
ｂが接続される。

【００６０】ＡＴＭアダプタ７０は、送信部５０および
受信部６０と、ＡＴＭ通信回線２との間のデータの送信
および受信のインターフェースを行う。ＶＴＲ装置１４
ａ，１４ｂは、制御信号ＶＣを介した送信部５０の制御
に従って、ビデオテープからＤ２規格のディジタル音声
・映像データを再生し、受信部６０が生成した同期クロ
ック信号４ｆ_scまたは送信部５０が生成したハウスクロ
ック信号４ｆ_sc（ブラックバースト信号）に同期して、
ＳＤＩ方式またはＳＤＤＩ方式（以下、単にＳＤＩ方式
と記す）の１４３Ｍｂｐｓシリアル形式の伝送データ
（送信データ）ＰＶＤとして送信部５０に対して出力す
る。

【００６１】受信部６０からＶＴＲ装置１４ａ，１４ｂ
には、受信部６０が受信し、ＰＤＵパケットから分離し
たＤ２規格の伝送データ（受信データ）ＲＶＤが、ＳＤ
Ｉ方式の１４３Ｍｂｐｓシリアル形式で入力され、ＶＴ
Ｒ装置１４ａ、１４ｂは受信データＲＶＤを記録する。
また、受信部６０から送信部５０へは、受信部６０が受
信したビット８Ｆ１，８Ｆ２（図２）が供給される。

【００６２】データ伝送装置３ａは、ＡＴＭ通信回線２
の網クロック信号ＮＣＬＫと独立に送信部５０により生
成される同期クロック信号（ハウスクロック信号）４ｆ
_scに同期して内部処理を行うマスタ装置として動作す
る。データ伝送装置３ａにおいて、送信部５０から受信
部６０およびＶＴＲ装置１４ａには、ハウスクロック信
号４ｆ_scが供給され、受信部６０およびＶＴＲ装置１４
ａは、ハウスクロック信号４ｆ_scに同期して動作する。
なお、実際には、図６等を参照して後述するように、Ｖ
ＴＲ装置１４ａには、ウスクロック信号４ｆ_scの代わり
に、受信部６０により生成され、ハウスクロック信号４
ｆ_scに同期したアナログ形式の基準信号（ブラックバー
スト信号）が供給される。

【００６３】データ伝送装置３ｂは、データ伝送装置３
ａのハウスクロック信号４ｆ_scに同期して動作するスレ
ーブ装置として動作する。データ伝送装置３ｂにおい
て、受信部６０から送信部５０およびＶＴＲ装置１４ａ
には、ＡＴＭ通信回線２を介してデータ伝送装置３ａか
ら伝送されてきた同期データＲＴＳ（図２）および網ク
ロック信号ＮＣＬＫを用いて受信部６０が再生した同期
クロック信号４ｆ_scが供給され、送信部５０およびＶＴ
Ｒ装置１４ｂは、同期クロック信号４ｆ_scに同期して動
作する。なお、実際には、データ伝送装置３ａにおいて
と同様に、ＶＴＲ装置１４ｂには、受信部６０が生成し
た同期クロック信号４ｆ_scの代わりに、受信部６０から
同期クロック信号４ｆ_scに同期したアナログ形式のブラ
ックバースト信号が供給される。

【００６４】図６は、図５に示した送信部５０の構成を
示す図である。図６に示すように、送信部５０は、クロ
ック発生装置１２、ＲＴＳ生成装置１６、送信装置（Ｔ
Ｘ）２０、遅延処理回路２２およびスイッチ（ＳＷ）２
４から構成される。クロック発生装置１２は、１４．３
１８１８１８１４３ＭＨｚのハウスクロック信号４
ｆ_sc、映像信号の水平同期信号および垂直同期信号等に
対応する同期信号ＳＹＮＣを高精度で生成する。

【００６５】スイッチ２４は、スレーブ装置として動作
するデータ伝送装置３ｂにおいては、接点ａ側を選択
し、受信部６０から入力される同期クロック信号４ｆ_sc
を送信装置２０およびＲＴＳ生成装置１６に対して出力
する。このスイッチ２４の選択により、スレーブ装置の
送信装置２０は、マスタ装置のハウスクロック装置４ｆ
_scに同期した動作を行うことになる。

【００６６】また、マスタ装置として動作するデータ伝
送装置３ａにおいては、接点ｂ側を選択し、クロック発
生装置１２から入力されるハウスクロック信号４ｆ_scを
送信装置２０およびＲＴＳ生成装置１６に対して出力す
る。このスイッチ２４の選択により、マスタ装置の送信
装置２０は、マスタ装置のハウスクロック信号４ｆ_scに
同期した動作を行うことになる（以下、送信部５０にお
いて、スイッチ２４により選択されたクロック信号を内
部クロック信号４ｆ_scと記す。）

【００６７】ＲＴＳ生成装置１６は、ＡＴＭ通信回線２
から供給される回線クロックＮＣＬＫの周波数に対する
内部クロック４ｆ_scの周波数の実際の整数比を示し、デ
ータ伝送装置３ａ，３ｂの間の同期確立に用いられる同
期データＲＴＳ（Residual Time Stamp ）を生成する。

【００６８】図７は、図６に示した送信装置２０の構成
を示す図である。図７に示すように、送信装置２０は、
スイッチ２４により選択された内部クロック４ｆ_scに同
期して動作する第１のブロック１８０および回線クロッ
クＮＣＬＫに同期して動作する第２のブロック２１０か
ら構成される。

【００６９】第１のブロック１８０は、シリアル／パラ
レル変換回路（Ｓ／Ｐ回路）１８２、第１のスイッチ回
路（ＳＷ１）１８４、第２のスイッチ回路（ＳＷ２）１
８６、ラウンディング回路１８８、シャフリング回路１
９０、第１のＦＩＦＯ回路１９２、ワード幅変換回路
（１０→８）１９４、第２のＦＩＦＯ回路１９６、タイ
ミング発生回路ａ２００、タイミング発生回路ｂ２０
２、コントロール回路２０４および基準信号発生回路２
０６から構成される。第２のブロック２１０は、多重化
回路（ＭＵＸ）２１２、第３のＦＩＦＯ回路２１４、コ
ントロール回路２１６およびタイミング発生回路ｃ２１
８から構成される。

【００７０】第１のブロック１８０において、タイミン
グ発生回路ａ２００は、他のデータ伝送装置３ａ〜３ｆ
からデータが送信されていない場合（デフォルト）の値
のデータＲＴＳに基づいた動作タイミングで、ブラック
バーストに対応する映像データ（ブラックバーストデー
タ）を発生する。基準信号発生回路２０６は、第１のブ
ロック１８０外部の回路であって、タイミング発生回路
ａ２００と同様にブラックバーストデータを発生し、ス
イッチ回路１８４の端子ａに対して出力する。

【００７１】Ｓ／Ｐ回路１８２は、ＶＴＲ装置１４から
入力された、１ビットシリアル形式のＳＤＩ方式の送信
データを１０ビットパラレル形式に変換してスイッチ回
路１８４の端子ｂに対して出力する。スイッチ回路１８
４は、送信部５０がデータを送信する場合には端子ｂ側
を選択してＳ／Ｐ回路１８２の出力データを、これ以外
の場合には端子ａ側を選択して基準信号発生回路２０６
から出力されるブラックバーストデータをスイッチ回路
１８６に対して出力する。

【００７２】スイッチ回路１８６は、スイッチ回路１８
４が選択したＳ／Ｐ回路１８２の出力データ（送信デー
タ）の内、図３に示したＤ２規格の音声・映像データの
内、ビデオデータ部分を選択してラウンディング回路１
８８に対して出力し、アンシラリデータ部を選択してワ
ード幅変換回路１９４に対して出力する。ラウンディン
グ回路１８８は、図３に示したビデオデータ部に対応す
るデータ（映像データ）を８ビットパラレル形式のデー
タに変換して（丸め（ラウンディングし）て）、シャフ
リング回路１９０に対して出力する。なお、図３に示し
たヘッダデータは、コントロール回路２０４が取り扱
う。

【００７３】シャフリング回路１９０は、ラウンディン
グ回路１８８から入力された８ビットパラレル信号を、
ＡＴＭ通信回線２においてデータ誤りが生じた場合に補
間しやすい順番に並び換え、ＦＩＦＯ回路１９２に対し
て出力する。ワード幅変換回路１９４は、図３に示した
スイッチ回路１８６から入力されたアンシラリデータ部
に対応するデータ（音声データ）を８ビットパラレル形
式に変換し、ＦＩＦＯ回路１９６に対して出力する。

【００７４】ＦＩＦＯ回路１９２，１９４は、それぞれ
内部クロック４ｆ_scに同期してデータを読み込み、回線
クロック４ｆ_scに同期して順次、データを出力し、第１
のブロック１８０から第２のブロック２１０にデータを
受け渡す。コントロール回路２０４，２１６は、それぞ
れＦＩＦＯ回路１９２，１９４においてデータが書き込
まれるアドレスと読み出されるアドレスと監視し、これ
らのアドレスの制御を行う。さらに、第１のブロック１
８０は、ビット８Ｆ１，８Ｆ２等に基づいて、データＬ
Ｎ１，ＬＮＩＤ１，ＬＮ２，ＬＮＩＤ２およびデータＦ
ｌａｇ（図２）を生成し、第２のブロック２１０に対し
て出力する。

【００７５】第２のブロック２１０において、タイミン
グ発生回路ｃ２１８は、回線クロックＮＣＬＫに基づい
て、ブロック２１０の動作タイミングを制御する。多重
化回路２１２には、検査信号印加回路１６からデータＲ
ＴＳが入力され、第１のブロック１８０からデータデー
タＬＮ１，ＬＮＩＤ１，ＬＮ２，ＬＮＩＤ２，Ｆｌａｇ
が入力される。多重化回路２１２は、これらのデータ
と、ＦＩＦＯ回路１９２，１９４から入力される音声デ
ータおよび映像データとを多重化し、ＦＩＦＯ回路２１
４に対して出力する。

【００７６】ＣＲＣＣ付加回路２１３は、各データＣＲ
ＣＣを算出して付加してＦＩＦＯ回路２１４に対して出
力する。ＦＩＦＯ回路２１４は、多重化回路２１２の出
力データをバッファリングして送信データＴＸＤとして
ＡＴＭ通信回線２に対して出力する。なお、図中に示す
ように、ＦＩＦＯ回路２１４の出力データには、さらに
遅延処理回路２２からのビット８Ｆ１，８Ｆ２が付加さ
れ、送信データＴＸＤとなる。

【００７７】図８は、図６に示した遅延処理回路２２の
構成を示す図である。図８に示すように、遅延処理回路
２２は、測定用ビット発生回路２２０および時間差検出
回路から構成される。マスタ装置として動作するデータ
伝送装置３ａの遅延処理回路２２は、受信部６０から入
力されたビット８Ｆ１，８Ｆ２に基づいて、伝送データ
がデータ伝送装置３ａ，３ｂの間を往復する間にＡＴＭ
通信回線２から受ける伝送遅延時間を測定する。

【００７８】測定用ビット発生回路２２０は、図２に示
したビット８Ｆ２を生成し、受信部６０が受信したビッ
ト８Ｆ２をビット８Ｆ１に折り返す。時間差検出回路２
２２は、図６に示したように、受信部６０が受信したビ
ット８Ｆ１と、測定用ビット発生回路２２０が発生した
ビット８Ｆ２との時間差を検出し、伝送遅延時間Ｔｄを
算出し、制御信号ＶＣを介してＶＴＲ装置１４を制御
し、アドバンス制御を行う。

【００７９】図９は、図５に示した受信部６０の構成を
示す図である。図９に示すように、受信部６０は、受信
装置（ＲＸ）３０、クロック制御装置３６、クロック発
生装置３８およびスイッチ４０から構成される。受信部
６０は、これらの構成部分により、ＡＴＭ通信回線２を
介して通信相手から伝送されてきたＰＤＵパケットを受
信し、同期データＲＴＳおよび回線クロックＮＣＬＫに
基づいて、送信側のデータ伝送装置３ａのハウスクロッ
ク信号４ｆ_scに同期した同期クロック信号４ｆ_scを再生
し、ＰＤＵパケットから音声・映像データ（伝送デー
タ）を分離して出力する。

【００８０】スレーブ装置として動作するデータ伝送装
置３ｂの受信部６０においては、スイッチ４０は、接点
ａを選択してクロック発生装置３８が発生し、データ伝
送装置３ａのハウスクロック信号４ｆ_scに同期した同期
クロック信号４ｆ_scを受信装置３０およびクロック制御
装置３６に対して出力する。このスイッチ４０の選択に
より、受信装置３０はデータ伝送装置３ａのハウスクロ
ック信号４ｆ_scに同期した動作をする。

【００８１】マスタ装置として動作するデータ伝送装置
３ａの受信部６０においては、スイッチ４０は、接点ｂ
を選択して送信部５０から入力されるハウスクロック信
号４ｆ_scを受信装置３０およびクロック制御装置３６に
対して出力する。このスイッチ４０の選択により、受信
装置３０はデータ伝送装置３ａのハウスクロック信号４
ｆ_scに同期した動作をする（以下、スイッチ４０により
選択され、受信部６０内部で用いられるクロック信号を
内部クロック信号４ｆ_scと記す）。

【００８２】図１０は、図９に示した受信装置３０の構
成を示す図である。図１０に示すように、受信装置３０
は、回線クロックＮＣＬＫに同期して動作する第１のブ
ロック３２０および内部クロック４ｆ_scに同期して動作
する第２のブロック３５０から構成され、ＡＴＭ通信回
線２から受信データＲＸＤとして受信したＰＤＵパケッ
トから、各データおよび伝送データを分離し、分離した
データの内、伝送データを受信データＲＶＤとしてＶＴ
Ｒ装置１４に対して出力し、ビット８Ｆ１，８Ｆ２を遅
延処理回路２２に対して出力する。

【００８３】第１のブロック３２０は、入力データ制御
回路３２２、第１のレジスタ回路３２４、ＣＲＣＣ計算
回路３２６、加算回路３２８ａ，３２８ｂ、第１のメモ
リ回路３３０、第２のメモリ回路３３２、第２のレジス
タ回路３３４、第３のレジスタ回路３３６、コントロー
ル回路３３８およびタイミング発生回路ｄ３４０から構
成される。

【００８４】第２のブロック３５０は、出力データ制御
回路３５２、第４のレジスタ３５４、第１の基準信号発
生回路３５６、デシャフリング回路３５８、コンシール
回路３６０、第１のエラー訂正回路３６２、ＦＩＦＯ回
路３６４、第２のエラー訂正回路３６６、スイッチ回路
３６８、タイミング発生回路ｅ３７０、第２の基準信号
発生回路３７２、スイッチ回路３７４、パラレル／シリ
アル変換回路（Ｐ／Ｓ回路）３７６およびコントロール
回路３７８から構成される。

【００８５】受信装置３０がＡＴＭ通信回線２から受信
したＰＤＵパケットは、入力データ制御回路３２２、第
１のレジスタ回路３２４およびＣＲＣＣ計算回路３２６
に入力される。第１のレジスタ回路３２４は、受信した
８ビットパラレル形式のＰＤＵパケットを、６４ビット
パラレル形式に変換する。ＣＲＣＣ計算回路３２６は、
ＰＤＵパケットに含まれる各データＣＲＣＣ（図２）に
係る計算処理を行い、計算結果を加算回路３２８ａに対
して出力する。なお、ＣＲＣＣ計算回路３２６は、伝送
データＸⁿ＋Ｘ^n-1＋Ｘ^n-2＋…＋Ｘ＋１を、Ｇ（Ｘ）
＝Ｘ¹⁴＋Ｘ²＋Ｘ＋１で除算し、この余りが０以外の場
合にエラーを検出し、計算結果を論理値１にして出力す
る。

【００８６】入力データ制御回路３２２は、入力された
ＰＤＵパケットに含まれる各データに基づいて、ライト
フラグデータ（ａ；全ビットが論理値０の８ビットパラ
レルデータであって、各ビットがＰＤＵパケットの１バ
イトに対応する）を生成し、加算回路３２８ｂに対して
出力する。加算回路３２８ｂは、第１のレジスタ回路３
２４の出力データにライトフラグデータを付加して７２
ビット幅にして出力する。

【００８７】また、入力データ制御回路３２２は、９ビ
ット×８ワード構成のリードフラグデータ（ｂ）を生成
する。入力データ制御回路３２２は、リードフラグデー
タを読み込んだ後、パリティビットのみを論理値１、他
のビットを全て論理値０にして、ライン数（５２５）×
ＰＤＵパケットのパケット長×９ビットのアドレス空間
を有するメモリ回路３３２に書き込む。このように入力
データ制御回路３２２がリードフラグデータのビット操
作を行うのは、読み出したデータのリードフラグデータ
が論理値１の場合に、必要とするデータが到着しなかっ
たと判断するためである。なお、読み出す前に書き込ま
れていれば、リードフラグデータは論理値０になる。

【００８８】レジスタ回路３３４は、受信データ８ビッ
トと受信データに対応するフラグデータ１ビットとの計
９ビットのデータを８個まとめて７２ビットのデータと
してメモリ回路３３２から回線クロックＮＣＬＫに同期
して読み出し、内部クロック４ｆ_scに同期してレジスタ
３５４に対して出力する。

【００８９】また、入力データ制御回路３２２は、加算
回路３２８ａにライトフラグデータを出力する（ｃ）。
加算回路３２８ａは、ＣＲＣＣ計算回路３２６の計算結
果にライトフラグデータを付加し、入力データ制御回路
３２２に返す。入力データ制御回路３２２は、このライ
トフラグデータを付加した計算結果をメモリ回路３３０
に記憶する（ｄ）。

【００９０】レジスタ回路３３６は、メモリ回路３３２
に記憶されている加算回路３２８ａの加算結果を回線ク
ロックＮＣＬＫに同期して読み出して、内部クロック４
ｆ_scに同期して出力する。コントロール回路３３８，３
７８は、送信装置２０のコントロール回路２０４，２１
６（図７）と同様に、レジスタ回路３３４，３３６の書
き込みアドレスと読み出しアドレスとを管理する。

【００９１】第２のブロック３５０において、タイミン
グ発生回路ｅ３７０は、内部クロック４ｆ_scに基づい
て、第２のブロック３５０の各部分の動作タイミングを
制御する。基準信号発生回路３７２は、タイミング発生
回路ｅ３７０の制御に従って、受信部６０において内部
クロック信号４ｆ_sc（データ伝送装置３ａにおいては送
信部５０から入力されたハウスクロック信号４ｆ_sc、デ
ータ伝送装置３ｂにおいてはクロック発生装置３８から
入力された同期クロック信号４ｆ_sc）に同期した基準信
号（ブラックバースト信号４ｆ_sc’）を生成し、ＶＴＲ
装置１４ａ，１４ｂに対して出力する。基準信号発生回
路３５６は、基準信号を生成してスイッチ回路３７４の
端子ａに対して出力する。なお、基準信号発生回路３７
２，３５６が発生する基準信号は、ビデオデータおよび
アンシラリデータが入っておらず、再生した後に画面を
黒色にする信号（ブラックバースト信号）である。

【００９２】レジスタ回路３３４から出力されたデータ
は、レジスタ３５４に入力される。一方、レジスタ回路
３３６から出力されたデータは出力データ制御回路３５
２に入力される。レジスタ回路３５４は、図３に示した
アンシラリデータ部（図２に示したアンシラリ領域に多
重化された音声データ）に対応するデータの各ワードを
下位２ビットおよびそのパリティビットと（ａ）、上位
８ビット（ｂ）とそのパリティビットとに分解し、入力
データ制御回路３２２に対して出力する。

【００９３】出力データ制御回路３５２は、図３に示し
たビデオデータ部に対応するデータ（図２に示したビデ
オデータ領域に多重化された映像データ）とそのパリテ
ィとをデシャフリング回路３５８に対して出力し
（ｃ）、図３に示したアンシラリデータ部に対応するデ
ータ（図２に示したアンシラリデータ領域に多重化され
た音声データ）とそのパリティとをエラー訂正回路３６
２に対して出力し（ｄ）、図２に示したデータＲＳ４２
２−ｃｈ１，ＲＳ４２２−ｃｈ２，ＶＯＩＣＥ，ＲＴＳ
および予備データの部分のデータをエラー訂正回路３６
６に対して出力する（ｅ）。つまり、出力データ制御回
路３５２は、ＰＤＵパケットから音声データおよび映像
データと、データＲＳ４２２−ｃｈ１等とを分離する分
離回路としての役割も果たしている。

【００９４】出力データ制御回路３５２は、この処理に
より、ａ；８ビットデータ（１）＋フラグデータ
（２），ｂ；２ビット（３）＋フラグデータ（４），レ
ジスタ２の出力＝ＣＲＣＣ１ビット＋フラグデータ
（６）の各データの内、（２），（４），（５），
（６）のいずれか１つが論理値１であった場合に、新た
にフラグデータとして論理値１を出力する。つまり、出
力データ制御回路３５２は、ａ；（受信データ８ビット
＋フラグデータ１ビット）の２ワード幅を、（アンシラ
リデータ１０ビット＋フラグデータ１ビット）にフラグ
付きの変換を行っている。

【００９５】デシャフリング回路３５８は、入力された
データに含まれるデータＬＮＩＤ２，ＬＮ２に基づい
て、図７に示したシャフリング回路１９０に対応する処
理を行い、元の順番に戻し、コンシール回路３６０に対
して出力する。コンシール回路３６０は、例えばデータ
誤りが生じている画素のデータを、周囲の画素で補間等
の方法によりデータの補間を行い、スイッチ回路３７４
の端子ｂに対して出力する。

【００９６】エラー訂正回路３６２は、入力されたエラ
ー訂正回路３６２は、入力された音声データに対してエ
ラー訂正を行い、ＦＩＦＯ回路３６４に対して出力す
る。ＦＩＦＯ回路３６４は、コンシール回路３６０から
出力される映像データとエラー訂正回路３６２から出力
されるエラー訂正回路３６２とのタイミングを合わせ
て、スイッチ回路３７４の端子ｃに対して出力する。

【００９７】スイッチ回路３７４は、それぞれ端子ａ〜
ｃに入力された基準信号発生回路３５６からの基準信
号、コンシール回路３６０の出力データおよびＦＩＦＯ
回路３６４の出力信号のいずれかを、ＳＤＩ方式におけ
るＤ２規格の音声・映像データに適合する順番に選択
し、Ｐ／Ｓ回路３７６に対して出力する。Ｐ／Ｓ回路３
７６は、スイッチ回路３７４から入力されたデータをシ
リアル形式のデータに変換し、内部クロック４ｆ_scに同
期して出力する。

【００９８】エラー訂正回路３６６は、入力されたデー
タＲＳ４２２−ｃｈ１等のデータに対して誤り訂正を行
い、スイッチ回路３６８に対して出力する。スイッチ回
路３６８は、エラー訂正されたデータを分離して、それ
ぞれデータＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ２，
ＶＯＩＣＥ，ＲＴＳおよび予備データとして出力する。

【００９９】クロック発生装置３８は、例えば水晶発振
回路を有する電圧制御発振回路であって、クロック制御
信号ＣＣを介したクロック制御装置３６の制御に応じた
周波数の内部クロック４ｆ_scを生成し、伝送装置３０の
各構成部分に供給する。クロック制御装置３６は、受信
装置３０から入力された同期データＲＴＳに基づいてク
ロック制御信号ＣＣを生成し、このクロック制御信号Ｃ
Ｃを介してクロック発生装置３８が発生する内部クロッ
ク４ｆ_scの周波数を制御し、伝送装置３０の内部クロッ
ク４ｆ_scを伝送装置１０の内部クロック４ｆ_scに同期さ
せ、さらに、水平同期信号および垂直同期信号等に対応
する同期信号ＳＹＮＣを発生する。

【０１００】以下、データ伝送装置３ａ，３ｂの動作を
説明する。データ伝送装置３ａの送信部５０のＲＴＳ生
成装置１６は、同期データＲＴＳを生成し、順次、送信
装置２０に対して出力する。一方、データ伝送装置３ａ
の送信部５０の遅延処理回路２２は、ビット８Ｆ１，８
Ｆ２（図２）を送信装置２０に対して出力する。データ
伝送装置３ａの送信装置２０は、同期データＲＴＳとビ
ット８Ｆ１，８Ｆ２とをＰＤＵパケットに多重化し、Ａ
ＴＭ通信回線２を介してデータ伝送装置３ｂに伝送す
る。

【０１０１】データ伝送装置３ｂの受信部６０は、デー
タ伝送装置３ａから伝送されてきたＰＤＵパケットを受
信し、ＰＤＵパケットから同期データＲＴＳおよびビッ
ト８Ｆ１，８Ｆ２を分離し、それぞれ受信部６０および
遅延処理回路２２等に対して出力する。遅延処理回路２
２は、受信部６０から入力されたビット８Ｆ１，８Ｆ２
を折り返して送信部５０に対して出力する。

【０１０２】データ伝送装置３ｂの送信部５０は、ビッ
ト８Ｆ１，８Ｆ２をＰＤＵパケットに多重化し、ＡＴＭ
通信回線２を介してデータ伝送装置３ａに伝送する。一
方、データ伝送装置３ｂの受信部６０は、分離された同
期データＲＴＳに基づいて、データ伝送装置３ａのハウ
スクロック信号４ｆ_scに同期した同期クロック信号４ｆ
_scを生成して受信部６０等に対して出力する。

【０１０３】データ伝送装置３ｂの受信部６０は、受信
部６０から入力された同期クロック信号４ｆ_scに基づい
て、ブラックバースト信号４ｆ_sc’等を生成する。ブラ
ックバースト信号４ｆ_sc’はＶＴＲ装置１４ｂに対して
出力され、ＶＴＲ装置１４ｂの動作はブラックバースト
信号４ｆ_sc’に同期する。つまり、ＶＴＲ装置１４ｂの
動作は、データ伝送装置３ａのハウスクロック信号４ｆ
_scに同期することになる。

【０１０４】データ伝送装置３ａの送信部５０の遅延処
理回路２２は、データ伝送装置３ｂから折り返されたビ
ット８Ｆ１，８Ｆ２を用いて、データ伝送装置３ａ，３
ｂの間を往復する伝送データがＡＴＭ通信回線２から受
ける遅延時間を測定する。データ伝送装置３ａの送信部
５０は、データ伝送装置３ａの送信部５０の遅延処理回
路２２が測定した遅延時間に基づいて生成されたデータ
ＬＮ２，ＬＮＩＤ２（図２）をさらにＰＤＵパケットに
多重化し、ＡＴＭ通信回線２を介してデータ伝送装置３
ｂに伝送する。

【０１０５】データ伝送装置３ｂの受信部６０は、デー
タ伝送装置３ａから伝送されてきたＰＤＵパケットを受
信し、データＬＮ２，ＬＮＩＤ２と同期データＲＴＳと
を分離する。データ伝送装置３ｂのＶＴＲ装置１４ｂ
は、分離されたデータＬＮ２，ＬＮＩＤ２に基づいてア
ドバンス制御を行う。つまり、ＶＴＲ装置１４ｂは、デ
ータ伝送装置３ａ，３ｂの間の伝送遅延時間を補償する
ために必要な時間だけ、実際の時間よりも早い時刻のＤ
２規格の音声・映像データを再生し、データ伝送装置３
ｂの送信部５０に対して出力する。データ伝送装置３ｂ
の送信部５０は、ＶＴＲ装置１４ｂから入力された音声
・映像データを、ＰＤＵパケットに多重化してＡＴＭ通
信回線２を介してデータ伝送装置３ａに伝送する。

【０１０６】データ伝送装置３ａの受信部６０は、内部
クロック信号４ｆ_sc（データ伝送装置３ａの送信部５０
が発生したハウスクロック信号４ｆ_sc）に同期してデー
タ伝送装置３ｂから伝送されてきたＰＤＵパケットを受
信し、音声・映像データを分離してＶＴＲ装置１４ｂに
対して出力する。また、ＶＴＲ装置１４ａは、ブラック
バースト信号４ｆ_sc’（データ伝送装置３ａの送信部５
０が発生したハウスクロック信号４ｆ_sc）に同期して動
作し、受信部６０から入力された音声・映像データを記
録する。

【０１０７】以上説明したように、本発明に係るデータ
伝送装置３ａ，３ｂによれば、データ伝送装置３ｂにお
いてデータ伝送装置３ａのハウスクロック信号４ｆ_scに
同期した音声・映像データを発生することができる。ま
た、データ伝送装置３ｂが発生した音声・映像データ
を、ＡＴＭ通信回線２を介してデータ伝送装置３ｂに対
して伝送し、データ伝送装置３ａにおいて、ジッタがな
いデータ伝送装置３ａのハウスクロック４ｆ_scを用いて
受信することができる。したがって、データ伝送装置３
ａにおいてデータ伝送装置３ｂの同期クロック信号を再
生する必要がなく、再生した同期クロック信号に生じる
ジッタの影響を受けない高品位な音声・映像データの伝
送をすることができる。

【０１０８】なお、上記実施形態に示した送信部５０お
よび受信部６０の回路構成等は例示であり、同等の機能
を実現可能な回路等に置き換えることも可能である。ま
た、送信部５０および受信部６０に接続される機器とし
てＶＴＲ装置を例示したが、これに限らず、例えば図１
１に示すように、ＳＤＩ方式でデータを入出力する中継
装置１６、あるいは、その他の伝送設備を接続するよう
に構成してもよい。

【０１０９】また、図２に示したＰＤＵパケットは例示
であり、本発明は他の形式の伝送パケットを用いる伝送
方式に適応することができる。また、本発明に係るデー
タ伝送システム１、送信部５０および受信部６０は、音
声・映像データの他、これらのいずれかのデータ、ある
いは、情報処理用のデータ等に適用することができる。

【０１１０】

【発明の効果】以上説明したように本発明に係るデータ
伝送方法およびデータ伝送システムによれば、ＡＴＭ通
信回線等の網クロック信号を供給する通信回線を介して
接続されている２つのノード間で、高品位な音声・映像
データの伝送が可能になる。また、本発明に係るデータ
伝送方法およびデータ伝送システムによれば、マスタ側
で独立して発生された同期クロック信号（ハウスクロッ
ク信号）に、スレーブ側のノードで同期データと通信回
線の網クロック信号を用いて発生した同期クロック信号
に同期して生成され、通信回線を介してマスタ側に伝送
されてきた音声・映像データを、マスタ側でジッタの影
響を受けることなく受信することができる。

【図面の簡単な説明】

【図１】第１の実施形態における本発明に係るデータ伝
送システムの構成を示す図である。

【図２】図１に示したデータ伝送装置がＡＴＭ通信回線
を介して相互に伝送する伝送パケット（ＰＤＵパケッ
ト）の構成を示す図である。

【図３】Ｄ２方式の音声・映像データの構成を説明する
図である。

【図４】第２の実施形態におけるトランスポートパケッ
トの構成を示す図である。

【図５】第３の実施形態における、図１に示したデータ
伝送装置の構成を示す図である。

【図６】図５に示した送信部の構成を示す図である。

【図７】図６に示した送信装置の構成を示す図である。

【図８】図６に示した遅延処理回路の構成を示す図であ
る。

【図９】図５に示した受信部の構成を示す図である。

【図１０】図９に示した受信装置の構成を示す図であ
る。

【図１１】図１に示したデータ伝送装置の構成の変形例
を示す図である。

【符号の説明】

１…データ伝送システム、２…ＡＴＭ通信回線、３，３
ａ〜３ｆ…データ伝送装置３、１４，１４ａ〜１４ｆ…
ＶＴＲ装置、５０…送信部、１２…クロック発生装置、
１６…ＲＴＳ生成装置、２０…送信装置、１８０…第１
のブロック、１８２…Ｓ／Ｐ回路、１８４…スイッチ回
路、１８６…スイッチ回路、１８８…ラウンディング回
路、１９０…シャフリング回路、１９２…ＦＩＦＯ回
路、１９４…ワード幅変換回路、１９６…ＦＩＦＯ回
路、２００…タイミング発生回路ａ、２０２…タイミン
グ発生回路ｂ、２０４…コントロール回路、２０６…基
準信号発生回路、２１０…第２のブロック、２１２…多
重化回路、２１４…ＦＩＦＯ回路、２１６…コントロー
ル回路、２１８…タイミング発生回路ｃ、２２…遅延処
理回路、２４…スイッチ、２２０…測定用ビット発生回
路、２２２…遅延処理回路、６０…受信部、３２…受信
装置、３２０…第１のブロック、３２２…入力データ制
御回路、３２４…レジスタ回路、３２６…ＣＲＣＣ計算
回路、３２８…加算回路、３３０…メモリ回路、３３２
…メモリ回路、３３４…レジスタ回路、３３６…レジス
タ回路、３３８…コントロール回路、３４０…タイミン
グ発生回路ｄ、３５０…第２のブロック、３５２…出力
データ制御回路、３５４…レジスタ回路、３５６…基準
信号発生回路、３５８…デシャフリング回路、３６０…
コンシール回路、３６２…エラー訂正回路、３６４…Ｆ
ＩＦＯ回路、３６６…エラー訂正回路、３６８…スイッ
チ回路、３７０…タイミング発生回路ｅ、３７２…基準
信号発生回路、３７４…スイッチ回路、３７６…Ｐ／Ｓ
回路、３７８…コントロール回路、３６…クロック制御
装置、３８…クロック発生装置、４０…スイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者若槻典生東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】所定の網クロック信号を供給し、前記網ク
ロック信号に同期して所定の伝送データを伝送する所定
の通信系統を介して接続されたスレーブ側からマスタ側
に所定の伝送データを伝送するデータ伝送方法であっ
て、前記マスタ側は、前記網クロック信号から独立した同期
クロック信号を生成し、前記網クロック信号の周波数と
前記独立同期クロック信号の周波数との比を整数に近似
して示す同期データを前記スレーブ側に伝送し、前記スレーブ側は、前記マスタ側から伝送されてきた前
記同期データと前記網クロック信号とに基づいて、前記
マスタ側の同期クロック信号に同期した従属同期クロッ
ク信号を生成し、生成した同期クロック信号に同期した
前記伝送データを生成して前記マスタ側に伝送し、前記マスタ側は、前記スレーブ側から伝送されてきた前
記伝送データを、前記独立同期クロック信号に同期して
受信するデータ伝送方法。
【請求項２】所定の網クロック信号を接続された伝送装
置それぞれに供給し、前記網クロック信号に同期して伝
送データを伝送する所定の通信系統を介して相互に接続
されたスレーブ装置からマスタ装置に所定の伝送データ
を伝送するデータ伝送システムであって、前記マスタ装置は、前記網クロック信号から独立した独立同期クロック信号
を生成する独立同期クロック信号生成手段と、生成した独立同期クロック信号の周波数と前記網クロッ
ク信号の周波数との比を整数比で示す同期データを生成
する同期データ生成手段と、少なくとも生成した前記同期データを前記通信系統を介
して前記スレーブ装置に伝送するマスタ側伝送手段と、前記通信系統を介して前記スレーブ装置から伝送されて
きた前記伝送データを、生成した前記独立同期クロック
信号に同期して受信するマスタ側受信手段とを有し、前記スレーブ装置は、少なくとも前記通信系統を介して前記マスタ装置から伝
送されてきた前記同期データを受信するスレーブ側受信
手段と、受信した前記同期データと前記網クロック信号とに基づ
いて、前記マスタ装置の独立同期クロック信号に同期し
た従属同期クロック信号を生成する従属同期クロック信
号生成手段と、生成した前記従属同期クロック信号に同期して前記伝送
データを生成するデータ生成手段と、少なくとも生成した前記出所定の伝送データを前記通信
系統を介して前記スレーブ装置に伝送するスレーブ側伝
送手段とを有するデータ伝送システム。
【請求項３】前記マスタ装置は、前記マスタ側受信手段が受信した前記伝送データを記録
・再生するデータ記録・再生手段をさらに有する請求項
２に記載のデータ伝送システム。
【請求項４】前記マスタ装置は、前記マスタ側受信手段が受信した前記伝送データを、さ
らに他の伝送装置に対して中継伝送する中継伝送手段を
さらに有する請求項２に記載のデータ伝送システム。