JPH0964641A

JPH0964641A - 温度補償水晶発振装置

Info

Publication number: JPH0964641A
Application number: JP21033395A
Authority: JP
Inventors: Takao Watabe; 隆夫渡部; Mutsuo Hayashi; 睦夫林; Kazunari Matsumoto; 一成松本; Chikara Tsuchiya; 主税土屋; Eiji Nishimori; 英二西森; Takashi Matsui; 孝至松井
Original assignee: Meidensha Corp; Fujitsu Ltd; Meidensha Electric Manufacturing Co Ltd
Current assignee: Meidensha Corp; Fujitsu Ltd; Meidensha Electric Manufacturing Co Ltd
Priority date: 1995-08-18
Filing date: 1995-08-18
Publication date: 1997-03-07

Abstract

(57)【要約】【課題】小形化，低コスト化を図ったものである。【解決手段】電界効果トランジスタＦＥＴのドレイン
Ｄと第１ゲートＧ間にはゲート電圧固定用のポリシリコ
ンからなる抵抗Ｒ_Aが接続される。第１ゲートＧとアー
ス間には水晶振動子Ｘが接続される。水晶振動子Ｘには
並列にＳ_iＮ（窒化珪素）からなる検出キャパシタＣ_Aと
バリキャップからなるフィードバックキャパシタＣ_Bと
の直列回路が接続される。前記ＦＥＴのソースＳとアー
ス間にはポリシリコンからなるソース抵抗Ｒ_Sを接続す
る。この接続点をノードＮ６４とする。このノードＮ６
４と前記Ｃ_AとＣ_Bとの共通接続点間にはデカップリング
キャパシタＣ_Pを接続する。また、ノードＮ６４にはキ
ャパシタＣ_Cを介して出力端子ＯＴが接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は温度補償水晶発振
装置（ＴＣＸＯ）に関する。

【０００２】

【従来の技術】近年に於ける移動体通信機器は、ＩＣ技
術と周辺技術の進歩に伴ない、小形化・低コスト化が進
み、それにより利用者が増大し、電波利用の関係からキ
ャリア周波数間隔（例えば１２.５ｋＨｚ）と変調帯域
幅（例えば５ｋＨｚ）が狭くなり、その結果周波数源へ
の精度要求は増々厳しくなって来ている。

【０００３】

【数１】

【０００４】後述するが、使用温度範囲が狭い場合は、
ＡＴ板水晶振動子（以下ＡＴ板という。）と適当な発振
回路を組み合わせることで相応の周波数対温度安定度は
得られる。しかし、広温度範囲小振幅の上記（１），
（２）式を満たすことは出来ない。

【０００５】即ち発振回路側に温度補償手段を設けるの
が、現在の技術である。上記（１）式を満足させるため
の代表的手段は、ＡＴ板と直列に補償回路（温度で抵抗
値が変化するサーミスタと固定抵抗，固定キャパシタの
組み合わせ回路）を挿入するアナログ直接形の温度補償
水晶発振器（ＴＣＸＯ）である。

【０００６】一方、上記（２）式を満足させるのはＤＴ
ＣＸＯ（ディジタル温度補償水晶発振器）である。その
根拠も後述するが、上記ＴＣＸＯでは温度範囲のカバー
と小振幅（１ｐｐｍ）への合わせ込みが困難なためであ
る。

【０００７】次にＤＴＣＸＯの代表的構成例を説明す
る。主回路は、ＡＴ板と直列に挿入され、電圧で容量変
化するバリアブルキャパシタ（以下バリキャップと称す
る）とを有するＶＣＸＯ（電圧制御水晶発振回路）であ
り、温度毎に補償する電圧生成回路が組み合わさってい
る。後者の回路は、（ａ）ＡＴ板の周囲温度に対応した
アナログ電圧発生部、（ｂ）それをディジタル変換する
ＡＤ変換部、（ｃ）そのディジタル出力をアドレスデー
タとして温度毎の補償データが予め書き込まれていてそ
れが読み出せる記憶部、（ｄ）読み出されたディジタル
データをアナログ電圧に変換するＤＡ変換部、（ｅ）そ
れ等を制御したり、圧縮された補償データをデコードす
るコントロール部とで構成されている。

【０００８】上述した様にＴＣＸＯ，ＤＴＣＸＯとも補
償回路を設けているので、シンプルなＡＴ板と発振回路
のみに比較したとき、大形化と高コスト化は免れない。

【０００９】前述したように、移動体通信機器では前記
（１），（２）式の周波数安定度を満足させながら、よ
り小形化、低コスト化され、しかも低消費電力の水晶発
振装置が要望されている。

【００１０】

【発明が解決しようとする課題】次にＡＴ板の周波数温
度特性が前記（１）式を満足できないことを説明する。
周知の様に、ＡＴ板の周波数温度特性は次の（３）式の
３次式の関係にある。

【００１１】

【数２】

【００１２】前記（３）式において、ｙ₀はＡＴ板の固
有周波数ｆが変化するΔｆとの割合を示す。ｘ₀は標準
温度Ｔ₀（例えば２０℃）からの温度Ｔ（℃）の偏量で
ある。ａ，ｂ，ｃはｘ₀に関する各次数の係数で、ＡＴ
板の主面基準法線角度からの偏角Δθで示す。

【００１３】

【数３】

【００１４】代表数値例を次の（５）式に示す。

【００１５】

【数４】

【００１６】なお、ａ，ｂ，ｃは、偏角Δθの外にＡＴ
板の寸法・ベベリング量・支持構造・電極材料とその量
などでマイナーに変わるが、基準法線角度の補正で、一
般性は保持できる。

【００１７】次に、前記（３）式の２次項を無くすため
に、ｘ₀₀＝Ｔ₀₀をオフセットした次の（６）式ｘ≡ｘ₀−ｘ₀₀ ＝Ｔ−Ｔ₀−Ｔ₀₀ ‥‥‥‥‥（６）を適用すると、（３）式は次式のようになる。

【００１８】ｙ₀＝ａ（ｘ＋ｘ₀₀）³＋ｂ（ｘ＋ｘ₀₀）²＋ｃ（ｘ＋ｘ₀₀）＝ａｘ³＋（３ａｘ₀₀＋ｂ）ｘ²＋（３ａｘ₀₀ ²＋２ｂｘ₀₀＋ｃ）ｘ＋（ａｘ₀₀ ²＋ｂｘ₀₀＋ｃ）ｘ₀₀ ‥‥‥‥‥（７）（７）式の２次項の係数から、ｘ₀₀≡−ｂ／３ａ ‥‥‥‥‥（８）とおけば、次の（９）式は（７）式の２次項無しの形と
なる。

【００１９】

【数５】

【００２０】ｙ₀₀はｘ＝０即ちｘ₀₀オフセット時のｙ₀
の値であり、温度と関係なく、またＡＴ板製作時に調整
可能な項であるので、前記（９）式から該当定数項をと
り、改めて（１０）式と置く。

【００２１】ｙ＝ａｘ³＋（ｃ−ｂ²／３ａ）ｘ ‥‥‥‥‥（１０）ＡＴ板の実用範囲は −１０′＜Δθ＜＋３′ ‥‥‥‥‥（１１）で、前記（４），（５）式からａ＞０，ｂ＜０となり、
前記（１０）式の曲線はＣ≧ｂ²／３ａで図１０に示す
ように右上りになり、Ｃ＜ｂ²／３ａで図１１に示すよ
うに波形（ウェービィ）曲線となる。前記（５）式の数
値例によればΔθ＜１′でウェービィになる。図１１の
変曲点（ｘ_m，−ｙ_m）は次の（１２）式で示される。

【００２２】

【数６】

【００２３】これら図１０，図１１がＡＴ板の典型的な
周波数温度特性である。なお、ｘ＝０なる原点（ｘ₀₀）
はΔθの関数で次の（１３）式となる。

【００２４】

【数７】

【００２５】前記（１１）式の範囲内では前記（１３）
式のｘ₀₀は７〜１０.２℃である。図１２にウェービィ
な曲線のΔθに対する特性値（ｙ_m，ｘ_m，ｘ₀₀）を示
す。図１２から、ここで（１）式を満たすＡＴ板がない
ことを確かめる。

【００２６】２.５ｐｐｍであるｙ_m（２.５）の軸を左
へ線引きするとｙ_m曲線とぶつかる。そのΔθは−０.９
３５′である。Δθ＝−０.９３５′の上でｘ₀₀（２.
５）は７.９５℃，ｙ_m（２.５）は２２.０６℃になる。
即ち２.５ｐｐｍでウェービィになるＡＴ板の温度範囲
は−１７.１７℃〜７１.０７℃で、低温の−２０℃〜−
１７℃で不満足である。

【００２７】また図１０の様に右上りの特性をもつＡＴ
板についても調べて見る。傾斜が最も小さいのはｃ＝ｂ
²／３ａであるから、Δθは１.０８′となる。このとき
の±２.５ｐｐｍを満足する温度範囲は（４），
（５），（１０）式から０〜５５℃であるから、不満足
である。

【００２８】次に、ＴＣＸＯでは（１）式は満足するが
種々の技術問題点があり、更に（２）式を満足させるに
は困難であることを説明する。

【００２９】ＴＣＸＯの典型的構成図は図１３である。
周知のコルピッツ発振回路であり、ノードＮ２−Ｎ３間
に補償回路（Ｃ.Ｃ.）が挿入されている。必要に応じ、
Ｎ３に、室温周波数調整回路（バリアブルキャパシタ，
固定キャパシタ等で構成）更には周波数電圧制御回路
（可変容量ダイオード，キャパシタ，抵抗等で構成）が
インジェクトされるが、その有無が本説明を変えるもの
でないので省略する。Ｃ.Ｃ.の基本形は図１４Ａであ
る。Ｚ₁₁は高温部補償回路，Ｚ₁₂は低温部補償回路であ
る。いずれも、温度で抵抗値が変化するサーミスタ（Ｔ
Ｈ₁，ＴＨ₂）と固定キャパシタ（Ｃ₁₁，Ｃ₁₂）、更には
サーミスターの補正抵抗（Ｒ₁₁，Ｒ₁₃）で形成される。
並直変換によって、図１４Ｂの回路値は次のようにな
る。

【００３０】

【数８】

【００３１】更に図１４Ｃの回路値は次式のようにな
る。

【００３２】

【数９】

【００３３】ここで、サーミスタＴＨ₁，ＴＨ₂の抵抗値
は基準温度Ｔ₀（例えば２９８.１５Ｋ）のときＲ₁₀,
₀ ，Ｒ₁₂,₀とすると、温度Ｔ（Ｋ）のとき次式のよう
になる。

【００３４】

【数１０】

【００３５】なお、Ｂ₁₀，Ｂ₁₂は定数である。

【００３６】図１３の発振周波数ｆ₀はＮ１，Ｎ２をノ
ードとした図１５で求めることができる。Ｌ_e，Ｒ_eはＡ
Ｔ板のｆ₀における実効インダクタンス，実効抵抗であ
る。またＣ_l，Ｒ_iは回路側の負荷容量，負荷抵抗であ
る。

【００３７】Ｃ_lについて、Ｃ_l0＝Ｃ_A・Ｃ_B／（Ｃ_A＋Ｃ_B） ‥‥‥‥‥（１７）とおけば、次の（１８）式となる。

【００３８】

【数１１】

【００３９】Ｒ_iについては、次の（１９）式となる。

【００４０】

【数１２】

【００４１】（１８），（１９）式の導出に当たって
は、トランジスタ（Ｔｒ）の相互コンダクタンスｇ_mの
みが関与し、他のパラメータであるベース・エミッタ間
容量はＣ_Aより充分小さいか或いはＣ_Aに含み入れるかで
あり、ベース・コレクタ容量は（１７）式のＣ_l0より充
分小さく、かつベース抵抗が無視できるものとした。
又、ベースの直流電位を決めるＲ_A，Ｒ_Bは並列結線時ア
ドミッタンスとして図１３のＮ１−Ｎ３間アドミッタン
スより充分小さく選ばれるものとし、無視した。

【００４２】（１９）式のｇ_mは発振の起動時（＝小振
幅時）には大きく、振幅が増えるに従い小さくなる。即
ち │Ｒ_i│＞Ｒ_e ‥‥‥‥‥（２０）で発振を開始し、 │Ｒ_i│＝Ｒ_e ‥‥‥‥‥（２１）で、定常状態となる。発振周波数ｆ₀に対応した角周波
数ω₀は図１５から ω₀ ²＝１／（Ｌ_e・Ｃ_l） ‥‥‥‥‥（２２）となる。Ｃ_lは（２１）式で定常化したｇ_mによる（１
８）式の値となる。

【００４３】ＡＴ板の等価回路は以下のパラメータで示
すことができる。

【００４４】並列容量：Ｃ₀ 直列アーム容量：Ｃ₀／γ（γ；容量比）直列抵抗：Ｒ₁ 直列共振周波数：ｆ_s ＡＴ板は電気機械結合係数が小さい、即ちγが大きい
（２００〜３００）ことと、HighＱ（Ｒ₁≪γ／ω
_SＣ₀）であることから、（２２）式より、求めるｆ_Oは
次式のように近似できる。

【００４５】

【数１３】

【００４６】また、Ｒ_eはｆ₀時に次の値をとる。

【００４７】Ｒ_e＝Ｒ₁（１＋Ｃ₀／Ｃ_l）² ‥‥‥‥‥（２４）即ち（２４），（２１），（１９），（２３），（１
８）式が連立し、ｇ_mに対応した振幅と発振周波数ｆ₀が
定まる。

【００４８】以下具体例で温度補償の様子を示す。

【００４９】ＡＴ板定数；ｆ_S＝１０ＭＨｚＣ₀＝２ｐＦ γ＝３００Ｒ₁＝１５Ω 回路定数；Ｃ_A＝５０ｐＦＣ₁₁＝４０ｐＦＲ₁₀＝３,０００Ω（２５℃）Ｃ_B＝１００ｐＦＣ₁₂＝４０ｐＦＢ₁₀＝４,０００Ｒ_E＝４７０Ω Ｒ₁₂＝５０Ω（２５℃）Ｂ₁₂＝２,５００Ｒ₁₁＝２００Ω Ｒ₁₃＝１,０００Ω の例では、（１４），（１５），（１６），（１７），
（１８），（１９），（２１），（２３），（２４）式
から低温部補償；−２０℃で＋１４.８ｐｐｍ，−５℃で＋
７.１ｐｐｍ高温部補償；５５℃で−４.１ｐｐｍ，７０℃で−１０.
７ｐｐｍが得られ、図１０の温度特性のＡＴ板を適用すれば図１
６に示す符号４１，４２の３次曲線となる。

【００５０】更に、補償回路Ｚ₁₁，Ｚ₁₂の素子値を適当
に設定すれば図１１のｙ_mの小さい（例えば１ｐｐｍ）
ＡＴ板の補償も可能である。この場合には図１６に示す
符号４３ような典型的な５次曲線にもなる。

【００５１】以上で（１）式を満足するＴＣＸＯが得ら
れることを説明した。

【００５２】次にＴＣＸＯの欠点と問題点を列記し、説
明する。

【００５３】（１）ＡＴ板の主面法線角度の許容偏角が
極めて小さく、製造歩留が悪く、コスト低減が困難であ
る。

【００５４】（２）高温・低温補償回路の定数変更が必
要で、そのための工数から、コスト高となる。また、大
形化する。

【００５５】（３）補償回路のＱが悪く、高ｇ_mのトラ
ンジスタが要求され、高価格となると同時に、短時間周
波数安定度が悪い（ジッターが大きい）。また出力電圧
の振幅変動も大きい。

【００５６】（４）広温度範囲で小リップルでの補償に
は限界がある。

【００５７】前記（１）項において、前述の具体例で示
した定数回路に、ＡＴ板を組み合わせたとき、（１）式
を満たすＡＴ板の主面法線角度の許容角度は、（１９）
式を参照すると、約±０.３′以下である。水晶の切断
・研磨・エッチング工程を経て、±０.３′以下のＡＴ
板を得るには選別に頼るのが現状技術であり、その歩留
まりがコストを決めている。このため、低コスト化がで
きない。

【００５８】前記（２）項において、所望のＡＴ板であ
ったとしても、トランジスタのｇ_m、他の特性バラツ
キ、キャパシタ（Ｃ_A，Ｃ_B，Ｃ₁₁，Ｃ₁₂），抵抗
（Ｒ_E，Ｒ₁₁，Ｒ₁₃）それにサーミスタ（Ｒ₁₀，Ｂ₁₀，
Ｒ₁₂，Ｂ₁₂）の所望値からの偏差は、温度補償量に極め
て大きく影響するので、例えば高温部補償が不足のとき
はＲ₁₁を小さな値のものに代える、更にはＣ₁₁を小さな
ものに代える。他方、低温部補償が不足のときはＲ₁₃を
大きな値のものに代えるなどの定数変更を行わざるを得
ない。（逆は省略，場合によってはサーミスタの変更も
ありうる。）小形化されたＴＣＸＯのそれら部品はＳＭＤ（表面実装
部品）タイプで、代える手段は、ハンダづけの取り外し
と、再ハンダづけとなる。これを行うには部品周囲のハ
ンダとりはずし領域が必要となり、ＴＣＸＯの大形化を
招く。代える工数はＴＣＸＯのコストアップとなり、設
備自動化による低コスト化を阻害する要因となる。

【００５９】前記（３）項において、サーミスタを用い
る温度補償回路はその抵抗値の温度変化を期待したもの
で回路の等価抵抗は大きく、Ｑが小さい。前記例によれ
ば、７０℃における値は次のようになる。

【００６０】Ｒ₃＝１８５Ω Ｑ＝１／ω₀Ｃ₃Ｒ₃＝１.６Ｒ_e＝１８Ω Ｒ_i＝−２５２Ω ｇ_m＝５.５ｍＳ即ちＲ₃が大きく、Ｑは小さい。

【００６１】補償回路がない場合について（２１），
（１９）式から求めて見るとＲ_i＝−６５Ω ｇ_m＝１.４ｍＳとなり、ある場合は約４倍のＲ_i，ｇ_mになる。

【００６２】これらは定常時について比較したが、前述
の様に発振起動時は（２０）式に示す様に充分大きい│
−Ｒ_i│が必要で、不起動とならぬ経験値として│−Ｒ_i
│は定常値の１０倍は欲しい。合わせて、大きなｇ_mの
高価なトランジスタを必要とする。

【００６３】周知のように、ジッターと呼ばれる短時間
周波数安定度は、ＡＴ板のＱが上記例では１６０,００
０もあるので、回路側のＱに依存する。Ｒ_iが大きくな
るに従いジッターは大きくなり、短時間周波数安定度は
悪くなる。これを移動体通信機器に実装するのは好まし
くない。

【００６４】上記例で、２５℃で必要な定常時ｇ_mは３.
６ｍＳである。上記７５℃のとき５．５ｍＳであった。
この変化は発振周波数の変化と出力波形電圧の変化に関
わる。周波数については、７０℃で３.６ｍＳであれ
ば、−１２.８ｐｐｍの補償が可能であったが、５.５ｍ
Ｓで安定すれば、前記−１０.７ｐｐｍになる。この差
−２.１ｐｐｍが補償感度の下げとなる。しかしこの範
囲は、予め予測でき、回路定数の選定手段でカバーでき
るので構わない。

【００６５】一方、振幅の変化はトランジスタ毎のｇ_m
の入力信号特性により、バラツキも大きく、移動体通信
機器の振幅一定要求を満たすのは困難である。必要に応
じ、図１３の出力端子にバッファーを設けることになる
が、これは大形化・コストアップを招く。

【００６６】前記（４）項において、（２）式を満たす
広温度範囲で小リップルのＴＣＸＯを得る手段として、
例えば図１４Ａに示す補償回路Ｚ₁₁，Ｚ₁₂に対して
Ｚ₁₃，Ｚ₁₄…と更に補償回路段数を増やす方式がある。
しかし、この場合、部品増，調整工数増などによる大形
化・高コスト化となる。

【００６７】次に、ＤＴＣＸＯが（２）式を満足するこ
とと、ＤＴＣＸＯの問題点を述べる。

【００６８】図１７にＤＴＣＸＯの回路構成図を示す。
この回路において、前記「従来の技術」の項で述べたＤ
ＴＣＸＯの構成例における主回路を符号５０で、電圧生
成回路を符号５１で示す。そして、ＡＤ変換部のディジ
タル出力に１０ｂｉｔ，補償データに１０ｂｉｔの深さ
を持たせれば、０.１℃おきの０.１ｐｐｍ以下の細かさ
で（２）式を満足する補償制御ができるようになる。

【００６９】このＤＴＣＸＯの技術問題は、小形化・低
コスト化のための、回路の小面積ワンチップ化である。
具体的には、主回路５０はアナログ回路で、電圧生成回
路５１はアナログ・ディジタル混成回路なるため、相互
の干渉を小さくするための技術、メモリを小さくするた
めの補償データの圧縮技術、補償振幅を大きくするため
のバリキャップの混載技術などの諸問題は逐次解決の途
上にあるが、小面積化による回路の配設とレイアウトと
関係する不要な寄生容量増による補償幅の制約問題が残
っている。このことは、ＴＣＸＯ用ＡＴ板の許容偏角は
約±０.３′以内の要求であったと比較し、このＴＣＸ
Ｏ用ＡＴ板ではいくら迄拡げ得るかの問題がある。

【００７０】前記具体例で比較すると、５倍程度の±
１.５′に拡げ得るか、例えばこの２倍許容が出来れ
ば、ＤＴＣＸＯのコスト低減は大幅に出来る。

【００７１】この発明は上記の事情に鑑みてなされたも
ので、小形化，低コスト化を図った温度補償水晶発振装
置を提供することを目的とする。

【００７２】

【課題を解決するための手段】この発明は上記の目的を
達成するために、第１発明は、ＭＯＳ形トランジスタ
と、このトランジスタのドレイン・ゲート間に接続され
たゲート電圧固定用の第１抵抗と、前記トランジスタの
ソースとアース母線との間に接続された第２抵抗と、前
記トランジスタのゲートとアース母線との間に接続さ
れ、コルピッツ発振回路の検出キャパシタとフィードバ
ックキャパシタを構成する半導体キャパシタからなる直
列回路と、この直列回路の共通接続点と前記トランジス
タのソース間に接続されたデカップリングキャパシタ
と、前記トランジスタのゲートとアース母線間に接続さ
れた水晶振動子とからなるものである。

【００７３】第２発明は、前記半導体キャパシタはトラ
ンジスタタイプのバリアブルキャパシターからなること
を特徴とするものである。

【００７４】第３発明は、前記第１、第２抵抗はポリシ
リコン抵抗からなることを特徴するものである。

【００７５】第４発明は、前記トランジスタのゲートと
アース母線間に水晶振動子と半導体キャパシタとの直列
回路を挿入したことを特徴とするものである。

【００７６】第５発明は、前記トランジスタのゲートと
アース母線間に水晶振動子とサーミスタとの直列回路を
挿入したことを特徴とするものである。

【００７７】第６発明は、前記トランジスタのゲートと
アース母線間に水晶振動子、サーミスタおよび半導体キ
ャパシタを順次直列した直列回路を挿入したことを特徴
とするものである。

【００７８】第７発明は、前記半導体キャパシタは複数
並列接続するとともに、この並列回路に、複数並列接続
した温度係数の小さいキャパシタ群からなる並列回路を
並列接続したことを特徴とするものである。

【００７９】第８発明は、前記水晶振動子とアース母線
間に、温度で抵抗値が変化するサーミスタと固定キャパ
シタの並直列回路で構成される高温部温度補償回路を介
挿したことを特徴とするものである。

【００８０】第９発明は、前記検出キャパシタと半導体
キャパシタとからなる直列回路の半導体キャパシタのア
ース側に温度補償電圧発生回路を設け、この発生回路か
ら逆バイアス電圧を半導体キャパシタに与えて、検出キ
ャパシタと半導体キャパシタとの共通接続点とアース母
線間に抵抗を接続して半導体キャパシタの容量を変化さ
せるようにしたことを特徴とするものである。

【００８１】第１０発明は、前記検出キャパシタと半導
体キャパシタとからなる直列回路の半導体キャパシタの
アース側および水晶振動子と半導体キャパシタとからな
る直列回路の半導体キャパシタのアース側に温度補償電
圧発生回路を設け、この発生回路から逆バイアス電圧を
両半導体キャパシタに与えて、検出キャパシタと半導体
キャパシタおよび水晶振動子と半導体キャパシタとの共
通接続点とアース母線間にそれぞれ抵抗を接続して半導
体キャパシタの容量を変化させるようにしたことを特徴
とするものである。

【００８２】第１１発明は、前記半導体キャパシタがプ
ラス温度係数を持つことを特徴とするものである。

【００８３】上記発明において、半導体キャパシタはト
ランジスタタイプのキャパシタを用いる。このキャパシ
タはコレクタとエミッタをアノードとし、ベースをカソ
ードとした空乏層を用いた容量で印加電圧を変化させる
と容量が変化するものであるが、この発明では電圧を印
加させないで、キャパシタの容量を利用することを原則
とする。このキャパシタの容量の温度係数は極めて大き
く、＋２,０００ｐｐｍ／℃以上もある。この機能を利
用して水晶振動子の周波数温度補償を行う。

【００８４】

【発明の実施の形態】以下この発明の実施の形態を図面
に基づいて説明する。

【００８５】第１形態第１形態を図１に示す。図１は、ＡＴ板とワンチップ化
したコルピッツ発振回路で、この図１において、ＦＥＴ
は電界効果トランジスタで、このＦＥＴのドレインＤと
第１ゲートＧ間にはゲート電圧固定用のポリシリコンか
らなる抵抗Ｒ_Aが接続される。第１ゲートＧとアース間
（ノードＮ６１、６２間）には水晶振動子Ｘが接続され
る。水晶振動子Ｘには並列にＳ_iＮ（窒化珪素）からな
るキャパシタＣ_Aとバリキャップからなるフィードバッ
クキャパシタＣ_B（トランジスタタイプのキャパシタ）
との直列回路が接続される。前記ＦＥＴのソースＳとア
ース間にはポリシリコンからなるソース抵抗Ｒ_Sを接続
する。この接続点をノードＮ６４とする。このノードＮ
６４と前記Ｃ_AとＣ_Bとの共通接続点（ノードＮ６３）間
にはデカップリングキャパシタＣ_Pを接続する。また、
ノードＮ６４にはキャパシタＣ_Cを介して出力端子ＯＴ
が接続される。なお、Ｖ_Dは電圧供給端子、ＥＡはアー
ス端子であり、ＦＥＴの第２ゲートはアースされる。

【００８６】上記のように構成された第１形態におい
て、Ｃ_Bが温度係数がプラスで大きいトランジスタタイ
プのキャパシタで、そのカソード側がアースに接続され
たことを第１の特徴とする。

【００８７】第２の特徴は、ソース抵抗Ｒ_Sの直流降下
電圧が該キャパシタＣ_Bに印加されない様なデカップリ
ングキャパシタＣ_Pを有することである。Ｃ_PはＣ_Bのβ₁
倍である。

【００８８】第３の特徴は、キャパシタＣ_A，Ｃ_Pがプラ
ス温度係数のＳ_iＮ容量などであり、それぞれの基板側
端子が、キャパシタＣ_AはノードＮ６３に、キャパシタ
Ｃ_PはノードＮ６４に接続されたことである。

【００８９】第４の特徴は、ゲート電圧を固定する抵抗
Ｒ_Aとソース抵抗Ｒ_Sがポリシリコン抵抗であり、基板側
端子が、抵抗Ｒ_AはＶ_Dに接続され，Ｒ_Sはアース側に接
続されている。

【００９０】なお、図示例ではＮ−ＭＯＳ電界効果トラ
ンジスタとしたが、Ｐ−ＭＯＳも同様である。また、図
１３でも省略した様に図１のノードＮ６２には周波数可
変用のキャパシタがインジェクトされる場合もある。

【００９１】上記のように構成して小形化，低コスト化
を図り、小面積のワンチップ発振回路が構成できる。

【００９２】キャパシタＣ_Bのカソード側をアース（Ｅ
Ａ）に接続した例を、図２に示す。本来バリキャップで
ある容量のみを活かし、寄生容量を短絡してプラス温度
係数の減少を避けている。

【００９３】該キャパシタＣ_Bは電圧印加によって容量
変化が起る。本実施例ではこの機能は用いないので、Ｃ
_Pのデカップリング容量でＲ_Sの直流電圧降下の影響を受
けない様にする。Ｃ_PはＳ_iＮ（窒化珪素）などのプラス
温度係数容量で、その値はＣ_P＝β₁・Ｃ_B ‥‥‥‥‥（２５）に選びβ₁、は１〜１０の範囲とする。

【００９４】Ｃ_Pの基板側端子をノードＮ６４に接続し
たのは、Ｃ_Pの基板側寄生容量をＲ_Sへ並列に入れ、Ｃ_B
に並列しないためである。

【００９５】前記図１３の既存回路に用いられるＣ_A，
Ｃ_B，Ｃ₁₁，Ｃ₁₂のキャパシタは小形ＳＭＤセラミック
で温度係数はほぼ「０」であり、＋３０ｐｐｍ／℃以上
のものは得難い。

【００９６】この発明で用いるＣ_A，Ｃ_PのＳ_iＮ容量
は、寄生容量を旨く抜き出せば即ち上述の様に基板側の
接続選択により、＋１００ｐｐｍ／℃以上の温度係数が
得られる。

【００９７】またトランジスタタイプのキャパシタは、
コレクターとエミッターをアノードとし、ベースをカソ
ードとした空乏層を用いた容量で、印加電圧を変化する
と該容量が変化するのでバリアブルキャパシタと呼ばれ
ている。

【００９８】このキャパシタの温度係数は極めて大き
く、＋２,０００ｐｐｍ／℃以上のものは得られる。周
波数依存性があり、この場合１０ＭＨｚの値である。

【００９９】Ｃ_BをノードＮ６４の直流電圧からデカッ
プリングするためのＣ_Pは、普通Ｃ_Bに対して充分大きい
（２５）式のβ₁で表現すれば１０以上であるが、この
発明に於いてはβ₁の範囲はそれ以下の１〜１０とし
た。

【０１００】その理由はＣ_Pの寄生容量が少なくとも５
％はあり、大きくするとトランジスタのソース・アース
間インピーダンスの抵抗性を悪化させるためである。

【０１０１】また該寄生容量０.０５Ｃ_Pが直接Ｃ_Bに並
列されなく、Ｃ_Pを介して入り、等価的にＣ_Bの温度係数
を小さくしないためでもある。

【０１０２】次にＣ_Aの基板側端子のノードＮ６３への
接続について説明する。Ｃ_Aの基板側端子の寄生容量も
例えばＣ_Aの２０％を見積らねばならない。反対にノー
ドＮ６１に接続したとき、その０.２Ｃ_AはＮ６１〜Ｎ６
２間に入り、それは、ＡＴ板の並列容量Ｃ₀への並列接
続になり、負荷容量Ｃ_lによる周波数変化感度を著しく
悪化させ、その結果Ｃ_Bの温度係数を用いた周波数温度
補償能力を激減させる。なお、定量性については後述す
る。

【０１０３】ノードＮ６３に接続した場合、０.２Ｃ_Aは
Ｃ_Bに並列接続される。Ｃ_Bの温度係数を約０.２Ｃ_A／Ｃ
_Bだけ減少させることになるが、Ｃ_Bの温度係数の選択で
補正できる。

【０１０４】Ｒ_A，Ｒ_Sを例えば拡散抵抗ではなく、寄生
容量のより小さいポリシリコンに選んだのは、寄生容量
がノードＮ６１〜Ｎ６２間とノードＮ６４〜Ｎ６２間に
入って、Ｃ_Bの温度係数を用いた周波数補償能力を下げ
ることを回避するためである。

【０１０５】次に、温度係数がプラスで大きいＣ_Bによ
って、温度補償ができることを説明する。従来の図１３
に於いて、負荷容量式（１８）式と負荷抵抗式（１９）
式の導出は次の（２６）式である。

【０１０６】

【数１４】

【０１０７】同様に図１について、ノードＮ６１とＮ６
２間から右方向に見たインピーダンスＺ_lを求めると、
次の（２７）、（２８）および（２９）式になる。

【０１０８】

【数１５】

【０１０９】ここで（２７）〜（２９）式を概略説明す
る。（２７）式の導出に当たっては、（２６）式と同
様、Ｎ−ＭＯＳＦＥＴの相互コンダクタンスｇ_mのみが
関与し、他のパラメータであるゲート・ソース間容量は
Ｃ_Aに含み、ゲート・ドレイン間容量は充分小さく無視
でき、Ｒ_AのアドミッタンスはＺ_lのアドミッタンスより
充分小さく選ばれ、無視できるものとする。またβ₂は
Ｃ_Pの寄生容量比で、例えば０.０５である。

【０１１０】図１３から図１へ変わったのは、Ｚ₃が無
くなり、Ｚ₂がＺ₅を狭んでＺ₄とＺ₆に分離されたことで
ある。従って、Ｃ_P→∞とするとＺ₅＝０，β₁₀＝１，β
₁₁＝１となり、（２７）式は（２６）の第１式でＺ₃と
同値になる。この場合、Ｚ₂は次のようになる。

【０１１１】Ｚ₄・Ｚ₆／（Ｚ₄＋Ｚ₆）＝Ｚ₂ ‥‥‥‥‥（３０）なお、（１８）式、（１９）式に対応する（２９）式の
右辺は（２７）式から代数的に求めてあるが略記する。

【０１１２】また回路定数を通常的に選択すれば、ｇ_m
に関しては（１８），（１９）式と同様Ｒ_iには大きく
影響し、Ｃ_lに関しては著しく小さな影響しかおよぼさ
ない。βに関しては次の（３１）式のようになる。

【０１１３】

【数１６】

【０１１４】従ってＣ_Bが増加すればＺ₆は小さくなり、
Ｉ_m（Ｚ_l）は小さくなることが（２７）式から推定され
る。Ｉ_m（Ｚ_l）を負荷容量Ｃ_lと呼ぶが、前者が小さく
なることは後者が大きくなることである。このＣ_lの変
化によって発振周波数ｆ₀がどう変化するかが、比周波
数補償機能力である。（２４）式について、Ｃ_l1のとき
ｆ₀₁、Ｃ_l2のときｆ₀₂、として求めれば次式となる。

【０１１５】

【数１７】

【０１１６】（３２）式について説明すると；Ａは負荷
容量Ｃ_l1における周波数変化感度で、ＡＴ板のγとＣ₀
によって決まる。ｙはＣ_l1がＣ_l2に変わったときの比周
波数の変化量である。

【０１１７】以下具体例で、周波数補償ができることを
示す。ＡＴ板については前記同様；ｆ_S＝１０ＭＨｚ，
Ｃ₀＝２ｐＦ，γ＝３００，Ｒ₁＝１５Ω、図１の回路定
数を次のようにすると、

【０１１８】

【数１８】

【０１１９】２５℃に於ける発振条件は、（２７）〜
（２９）式からＣ_l1＝２１.０７ｐＦ、Ｒ_i1＝−１８
Ω、ｇ_m＝０.２１ｍＳとなり、次に７０℃で求めて見る
と、Ｃ_l2＝２１.９９ｐＦ、Ｒ_i2＝−１８Ω、ｇ_m＝０.
２２ｍＳとなり、−２０℃で求めて見ると、Ｃ_l3＝２
０．０９ｐＦ、Ｒ_i3＝−１８Ω、ｇ_m＝０.２０ｍＳとな
り、（３２）式から７０℃の比周波数補償は−５.５ｐ
ｐｍ、−２０℃の比周波数補償は＋６.４ｐｐｍとな
る。

【０１２０】上記のようなことを考慮して回路を組み立
てて、図１のノードＮ６１、Ｎ６２間の２端子インピー
ダンスを測定した所、Ｃ_lj，Ｒ_ij（ｊ＝１，２，３）は
それらに近い値を示した。組み立てた回路にＡＴ板を取
り付けることによって周波数補償能力の確認もできた。
即ちこの定数に対応したＡＴ板が選ばれ、（１）式が具
現し、図１６に示す符号４２の３次曲線が得られる。

【０１２１】本第１形態で、キャパシタＣ_Aの基板側端
子を図１のノードＮ６３に接続し、ノードＮ６１に接続
しないことを特徴とした。ノードＮ６１に接続した場
合、Ｃ_Aの寄生容量０.２Ｃ_Aは前記具体例によれば８ｐ
Ｆもあり、この容量はＣ₀（ＡＴ板の並列容量）に並列
に入る。（３２）式は次に示す（３３）式となる。

【０１２２】

【数１９】

【０１２３】即ち、この場合、前記具体例では、７０℃
の比周波数補償は−４.２ｐｐｍ、−２０℃の比周波数
補償は４.７ｐｐｍに下がる。これを回避するためであ
る。

【０１２４】第２形態第２形態を図３に示す。この第２形態は第１形態の図１
に比し、ノードＮ６２とアース（ＥＡ）の間にトランジ
スタータイプのキャパシタＣ_Dを挿入したものである。
この場合は第１形態で説明した様に、そのカソード側を
アース側に接続し、図２に示す寄生容量を短絡して、キ
ャパシタのプラス温度係数の減少を避けている。

【０１２５】この第２形態での周波数決定式は、Ｃ_Dに
関わるＱを考慮し

【０１２６】

【数２０】

【０１２７】としてＺ_l2＝Ｚ_l1＋Ｚ₇ ‥‥‥‥‥（３５）となり

【０１２８】

【数２１】

【０１２９】となる。なお、（２８）式のＺ₆に関して
もＣ_BのＱを考慮すべきであるが省略しても良い。（３
４）式の場合には、（３６）式のＲ_iに直接影響するの
で加えた。

【０１３０】次に第２形態の動作を具体例で説明する。
Ｃ_D＝４０ｐＦ：温度係数＋２，０００ｐｐｍ／℃、Ｑ
＝５０とし、他の定数は第１形態の具体例と同じとす
る。

【０１３１】２５℃に於ける発振条件は（３４）〜（３
６）式からＣ_l1＝１３.８０ｐＦＲ_i1＝−２０Ω ｇ_m1＝０.２７ｍＳとなる。

【０１３２】次に７０℃で求めて見るとＣ_l2＝１４.６５ｐＦＲ_i2＝−１９Ω ｇ_m2＝０.２６ｍＳ −２０℃で求めて見るとＣ_l3＝１２.８２ｐＦＲ_i3＝−２０Ω ｇ_m3＝０.２９ｍＳとなり、（３２）式から７０℃の比周波数補償は −１０.８ｐｐｍ −２０℃の比周波数補償は１３.９ｐｐｍを得る。

【０１３３】この時も、図２に示すノードＮ６１とＮ６
２間右側の２端子インピーダンスの測定値は上記に近い
値であり、対応したＡＴ板（この場合、第１形態より、
より傾斜の大きいもの）と組み合わせると（１）式を満
たす発振器が具現する。この場合も温度特性は３次曲線
に近い形であり、ＡＴ板の図１１が図１６の符号４１或
は符号４２の形の曲線になる。このことから、同じ＋
２,０００ｐｐｍ／℃の温度係数を持つトランジスター
タイプのキャパシタで、２倍以上の補償が可能となる効
果がある。

【０１３４】なお、＋４,０００ｐｐｍ／℃の温度係数
を持つトランジスタータイプのキャパシタで、第１形態
の回路にすれば７０℃で−９ｐｐｍ −２０℃で＋１２ｐｐｍとなり、補償能力は本形態より小さくなる。

【０１３５】第３形態，第４形態第３形態を図４に示す。この第３形態は、図１に示すノ
ードＮ６２とアース間に温度で抵抗値が変化するサーミ
スタＴＨを挿入したものである。

【０１３６】第４形態を図５に示す。この第４形態は、
図３に示すノードＮ６２とキャパシタＣ_Dのアノード側
との間にサーミスタＴＨを挿入したものである。次に第
３、第４形態の動作説明を共通して行う。

【０１３７】第２形態で示した第７のインピーダンスＺ
₇は次式で表される。

【０１３８】

【数２２】

【０１３９】上記式において、図４の形態ではＣ_D→
∞，Ｒ_D；サーミスタ抵抗値（Ｒ_T）図５の形態ではＣ_D；トランジスタータイプキャパシタ
のキャパンタンス，Ｒ_D；同上抵抗値＋サーミスタ抵抗
値（Ｒ_T）となる。

【０１４０】サーミスタＴＨは次式の抵抗値（Ｒ_T）を
持つ。

【０１４１】

【数２３】

【０１４２】基準温度Ｔ₀（例えば２９８.１５Ｋ）の抵
抗値がＲ_T0で、温度Ｔ（Ｋ）の時の抵抗値Ｒ_Tが定数Ｂ_T
で結ばれている。温度が下ると抵抗が増える。

【０１４３】（３６），（２７），（２８）式から、Ｒ
_Dが増えた場合、ｇ_mを大きくする必要があり、そのｇ_m
の増加に従って負荷容量Ｃ_lが小さくなり、発振周波数
をより高くする（補償動作を大きくする）作用が出る。

【０１４４】具体例で示すと、図１で用いたＡＴ板及び
回路定数にサーミスタＴＨの定数をＲ_TO＝１０Ω Ｂ_T＝４,０００とすると、Ｒ_Tは −２０℃で１０８.６Ω ２５℃で１０.０Ω ７０℃で１.７Ω となる。

【０１４５】２５℃における発振条件は（３５）〜（３
７）式と（２７），（２８）式からＣ_l1＝２１.０５ｐＦＲ_i＝−１８Ω ｇ_m＝０.３ｍＳであり、次に７０℃で求めるとＣ_l2＝２１.９７ｐＦＲ_i＝−１８Ω ｇ_m＝０.２２ｍＳ −２０℃で求めるとＣ_l3＝１９.５２ｐＦＲ_i＝−１８Ω ｇ_m＝１.０ｍＳとなる。（３２）式から７０℃の比周波数補償は−５.６ｐｐｍ −２０℃の比周波数補償は１０.３ｐｐｍとなり、第１形態より低温の補償がより大きくなる。

【０１４６】（３２）式はＣ_l20＝Ｃ_l10に関する双曲線
でＣ_l20が小さくなると、それが大きくなったときよ
り、ｙはより大きくなるが、本形態はそれを更に大きく
する作用があり、前述した様にＡＴ板はマイナス方向温
度の周波数偏差が大きいので、好作用を及ぼすものであ
る。補償後の温度特性の形は擬似３次曲線で図１６の符
号４１或は４２に近いものとなる。

【０１４７】第５形態前記第１乃至第４形態は回路側の工夫によってＡＴ板の
温度補償が出来ることを示した。回路が定まればＡＴ板
の特性が選択される形であるが、第５形態はＡＴ板の温
度特性が定まっていれば、回路側をどう対応させれば良
いかの形態である。

【０１４８】第５形態を図６に示す。第１乃至第４形態
に対応した図１，２，４，５のＣ_B，Ｃ_Dを符号１１０で
示す。図６において、１１１はトランジスタタイプのキ
ャパシタの基準セルの複数並列か、或は２ⁿの重みづけ
の容量をもつセルの第１複数並列回路である。１１２は
Ｓ_iＮ容量などからなる第１複数並列回路１１１より温
度係数の小さい、キャパシタの基準セルの複数並列か、
或は２ⁿの重みづけをされた容量セルの第２複数並列回
路である。

【０１４９】１１３，１１４は各キャパシタを生かすか
どうかのスイッチ群である。スイッチはハードウェア接
地、或はメモリとドライバを経由した半導体スイッチ
（一種のソフトウエア接地）のいずれかで、図６では端
子１１６に近い方に設けているが、スイッチオン／オフ
時の有効性を配慮し、端子１１５の方に設ける場合もあ
る。

【０１５０】半導体スイッチ１１３，１１４のスイッチ
の組み合わせによってＣ_B，Ｃ_Dの必要とする温度係数を
得る。必要とする温度係数は、ＡＴ板を上限（例えば７
０℃），下限（例えば−２０℃）で補償すべき比周波数
補償量から、（３２）式による負荷容量の必要変化量が
求まり、（２７）〜（２９）式、（３４）〜（３６）式
から逆算されるものである。

【０１５１】第１形態，第２形態，第３形態の具体例の
それぞれについて調べて見ると、次式の関係がある。

【０１５２】

【数２４】

【０１５３】負荷容量の場合（これは補償力の大きさを
ほぼ示す）はＣ_Bの温度変化感度に比例することを示
す。１＞ｋ＞０で、第１形態の具体例ではｋ＝０.４４
である。（３９）式の∂Ｃ_l／Ｃ_lが（３２）式のｙを満
たさないときは∂Ｃ_B／Ｃ_Bを大きくすれば良い。（即ち
Ｃ_Bの温度係数を大きくすれば良い）具体的には図６に示す第５形態の第１複数並列回路１１
１の方のキャパシタをスイッチ１１３で多く選択し、第
２複数並列回路１１２の方のキャパシタをスイッチ１１
４で少なく選択することにある。それらの選択はオフラ
インシミュレーションによる設計値か、或は必要な温度
環境に符号１１０の素子が（実際は第１実施例回路と一
緒に）置かれ（例えば７０℃のオーブン中に）た状態で
実施されるものである。

【０１５４】補償後の特性は図１６の符号４１とか４２
の曲線が任意に選択出来ることになる。また、前記符号
１１０の構成によって設計値に対する実現値偏差補正の
効果も生ずる。

【０１５５】第６形態図７に第６形態を示す。１２０は第１乃至第５形態のＡ
Ｔ板を除いた回路を示す。１２１は温度で抵抗値が変化
するサーミスタと固定キャパシタの並直列回路で形成す
る温度補償回路である。

【０１５６】前述の如く、回路１２０のみでも温度補償
が可能であることは説明ずみであるが、回路１２１との
組み合わせでその補償効果をよりよくするものである。

【０１５７】第３，第４形態では低温補償が優れている
ことを説明した。本形態では高温部の補償も併せて可能
になり、その補償が補助的であるので、従来例の欠点が
大幅に軽減できる。補償後の特性は図１６の符号４１〜
４３の曲線が任意に選べる。第７形態、第８形態第７形態を図８に、第８形態を図９にそれぞれ示す。図
８において、１３０は温度補償電圧Ｖｃ発生回路で、こ
の発生回路１３０で発生した温度補償電圧Ｖｃをバリキ
ャップＣ_Bに与えるようにしたものが第７形態である。
この第７形態の実現手段としてはＲＯＭに書き込んだデ
ータを、検知温度アドレスで読み出し該当電圧Ｖｃを発
生する方式や関数発生機能で温度に対応した近似電圧Ｖ
ｃをアナログ的に発生する方式など種々ある。

【０１５８】第７形態は図１の第１形態に対応したもの
で、ノードＮ８０に印加されるＶｃ発生回路１３０から
出力される電圧を、バリキャップＣ_Bが逆バイアス電圧
として受け、ノードＮ６３とアース間に接続された抵抗
Ｒ_V1（例えば５０ＫΩ）により、補償電圧Ｖｃによって
バリキャップＣ_Bの容量を変化させるようにしたもので
ある。

【０１５９】図９は図３の第２形態に対応した第８形態
で、図９において、ノードＮ９０に印加されるＶｃ発生
回路１３０から出力される電圧を、バリキャップＣ_B，
Ｃ_Dが逆バイアス電圧として共通に受け、ノードＮ６３
とアース間に接続された抵抗Ｒ_V1（例えば５０ｋΩ）と
ノードＮ６２とアース間に接続された抵抗Ｒ_V2（例えば
５０ｋΩ）により、補償電圧Ｖｃによってバリキャップ
Ｃ_B，Ｃ_Dの容量を変化させるようにしたものである。

【０１６０】上記温度補償電圧Ｖｃ発生回路１３０の機
能は第６形態と同様温度補償としての支援は軽いもので
あるが、Ｖｃ発生回路１３０の構成の簡素化は容易で、
発振回路全体の小形化，低電力消費化，低コスト化が可
能となる利点がある。なお、上記抵抗Ｒ_V1，Ｒ_V2は寄生
キャパシタの小さいポリシリコン抵抗などが用いられ
る。補償後の特性はＶｃ電圧の温度に対する発生関係に
応じ、図１６に示す符号４１〜４３に示す曲線にもなる
が、もっと多項次曲線にも出来、究極の曲線として温度
依存のない直線ゼロ偏差が得られる。

【０１６１】第９形態上述した第１乃至８形態に関しては小形化をねらったワ
ンチップＬＳＩを意識したものを示したが、従来から実
用化されているディスクリードタイプの発振回路につい
ても、その有効性は充分に発揮し得るので、第９形態と
して加える。この第９形態は、樹脂プリント基板、セラ
ミック基板上に回路部品が搭載され、Ｃ_A，Ｃ_Pなどは良
く使われるＳＭＤセラミック積層小形キャパシタとな
り、抵抗Ｒ_S，Ｒ_A，Ｒ_V1，Ｒ_V2もＳＭＤ小形抵抗とな
る。この第９形態で重要なポイントはＣ_B，Ｃ_Dが大きな
プラス温度係数を有するバリキャップであることにあ
る。また、Ｃ_A，Ｃ_P，Ｒ_S，Ｒ_A，Ｒ_V1，Ｒ_V2について、
寄生キャパシタを考えなくて良いので、端子の方向指定
はなくなる。さらに、Ｃ_BとＣ_Pの比β₁に関する拘束も
なくなり、小形化が可能となる。

【０１６２】

【発明の効果】以上述べたように、この発明によれば、
以下のような効果が得られる。

【０１６３】第１発明乃至第３発明に係わり第１形態で
見られる効果（１）コルピッツ発振回路のフィードバックキャパシタ
Ｃ_Bに、温度係数がプラスでかつ大きい、トランジスタ
タイプのキャパシタを用いているので、それ自身で温度
補償機能を有し、複合機能となるために、小形化・低コ
スト化ができる。（２）該Ｃ_Bキャパシタのカソード側をアースに接続し
ているので、寄生キャパシタが短絡でき、プラスの大き
な温度係数を生かすことができ、温度補償が大幅にとれ
る。

【０１６４】（３）コルピッツ発振回路のトランジスタ
ソース抵抗の直流電圧降下が該Ｃ_Bキャパシタに印加さ
れない様、デカップリングキャパシタＣ_Pを配し、その
キャパシタ比β₁＝Ｃ_P／Ｃ_Bは１〜１０に選ばれてい
る。その値が大きくないことが、トランジスタのソース
・アース間インピーダンスの抵抗性を低くしないで、か
つＣ_Bの温度係数を実効的に小さくしない。

【０１６５】（４）コルピッツ発振回路の検出キャパシ
タＣ_Aの基板側端子がＣ_B側に接続されていて、その寄生
キャパシタがトランジスタの入力ゲートにないので、周
波数補償能力の低減が小さい。

【０１６６】（５）ゲート電圧を固定する抵抗Ｒ_A、ソ
ース抵抗Ｒ_Sがポリシリコンであり、寄生キャパシタが
小さく周波数補償能力の低減を小さくしている。

【０１６７】（６）Ｒ_A，Ｒ_Sの基板側端子がＶ_Dとアー
スに接続されているので、寄生キャパシタが小さくなり
周波数補償能力の低減を小さくしている。

【０１６８】（７）相互コンダクタンスｇ_mは定常状態
比較でより小さくなっている。従って短時間周波数安定
度が非常に良くなる（ジッターが小さい）。ｇ_mが小さ
いことは出力電圧の安定性にも継がる。上記いずれもこ
の発明の水晶発振器を適用する移動体通信機器にとって
は好条件である。

【０１６９】（８）またｇ_mが小さいことは使用するト
ランジスタの設計裕度を大きくするもので低コスト化が
できる。

【０１７０】（９）さらに、ｇ_mが小さいことは不要発
振が起こりにくく、歩留りの向上ができ、このことから
も低コスト化が実現できる。

【０１７１】第４発明に係わり第２形態で見られる効果ＡＴ板に直列にバリキャップＣ_Dを設けたので、（１）Ｃ_Dのカソード側をアース端子に接続することが
できるようになり、寄生容量を短絡して、キャパシタの
プラス温度係数の減少を小さくする効果が得られる。

【０１７２】（２）同一のプラス温度係数のキャパシタ
で第１発明の２倍以上の温度補償能力が得られる。

【０１７３】（３）この第２発明は上記の効果の他第１
発明で得られた効果を発揮するものである。

【０１７４】第５・第６発明に係わり第３、第４形態で
見られる効果（１）Ｂ_T＝４,０００のサーミスタを設けることで低温
部の補償の強化が出来る。

【０１７５】（２）その効果をＡＴ板の主面法線角度の
許容温度の拡大で見積ると、従来のＴＣＸＯの２倍以上
に評価でき、水晶発振器全体の低コスト化が出来る。

【０１７６】（３）上記効果に加えて第１，第２発明の
効果を継承するものである。但しサーミスタを用いるの
で、第１，第２発明の場合よりｇ_mに関する効果は若干
下ったものの、従来のＴＣＸＯに比し、充分な効果があ
り、（２）項の効果を加えて優秀性は一段と大きい。

【０１７７】第７発明に係わり第５形態で見られる効果（１）任意のプラス温度係数のＣ_B、Ｃ_Dが個別に得ら
れ、合わせてＣ_B，Ｃ_Dの設計値からの偏差吸収も出来
る。この効果を、ＡＴ板の主面法線角度の許容偏差の拡
大で見積ると、視点により評価に差は出るが、少なくと
も従来のＴＣＸＯの場合に比し、４倍以上と見て良く、
ＡＴ板の歩留り向上から見て大幅な低コスト化ができ
る。

【０１７８】（２）従来のＴＣＸＯでは、ＡＴ板の特性
に合わせた回路定数の変更は部品の取替え、即ちハンダ
づけの取りはずし→部品交換→再ハンダ付けとその工数
は多く、人為に頼りコスト増の大きなファクターとなっ
ていたが、この発明の構造では、スイッチのハード又は
ソフトスイッチングに依る手段であるので、オフライン
シミュレーションによる設計値或は必要な温度環境に発
振器全体を置いた（例えば７０℃のオーブン中に）状態
で該スイッチングを固定するので、設備自動化適用が容
易であり、工数低減即ち低コスト化への寄与ができる。

【０１７９】第８発明に係わり第６形態で見られる効果（１）上記第１発明から第５発明の効果はすべて継承す
る。

【０１８０】（２）上記の他に高温部の補償強化が容易
に出来き、従って補償後の特性曲線も擬似５次曲線が得
られる。

【０１８１】（３）上記により、ＡＴ板の主面法線角度
の許容偏差は更に拡大し、従来のＴＣＸＯの場合に比し
５倍以上となる。

【０１８２】第９・第１０発明に係わり第７、第８形態
で見られる効果（１）第１発明、第２発明および第５発明の効果を継承
する。

【０１８３】（２）ＡＴ板の主面法線角度の許容偏差で
の評価は、温度補償電圧Ｖ_C発生回路と第１・第２およ
び第５発明との補償機能分担で決まるため非常に困難で
あるが、それぞれは互いに拡大ベクトルを大きくする和
の形になっていて、現状のＡＴ板加工技術では、その許
容偏差を意識する必要のない域に近づきつつある。

【０１８４】第１１発明に係わり第９形態で見られる効
果現状のディクリート部品機械の発振回路にも適用でき、
その小形化低コスト化を実現出来る。

【図面の簡単な説明】

【図１】この発明の第１形態を示す回路図。

【図２】第１形態の動作を述べるための説明図。

【図３】第２形態を示す回路図。

【図４】第３形態を示す回路図。

【図５】第４形態を示す回路図。

【図６】第５形態を示す回路図。

【図７】第６形態を示す回路図。

【図８】第７形態を示す回路図

【図９】第８形態を示す回路図。

【図１０】ＡＴ板水晶振動子の周波数・温度特性図。

【図１１】ＡＴ板水晶振動子の周波数・温度特性図。

【図１２】Δθに対する特性値（ｙ_m，ｘ_m，ｘ₀₀）の曲
線図。

【図１３】従来のコルピッツ発振回路を示す回路図。

【図１４】Ａは図１３における補償回路の基本構成図、
Ｂは基本構成の変換図、Ｃは最終変換図。

【図１５】発振周波数ｆ₀を求めるときの概略構成図。

【図１６】ＴＣＸＯの温度・周波数変動特性図。

【図１７】ＤＴＣＸＯの回路構成図。

【符号の説明】

ＦＥＴ…電界効果トランジスタＸ…水晶振動子ＲＡ，ＲＳ…抵抗Ｃ_A…検出キャパシタＣ_B…フィードバックキャパシタＣ_P…デカップリングキャパシタＣ_C…出力用キャパシタ

フロントページの続き (72)発明者林睦夫東京都品川区大崎２丁目１番17号株式会社明電舎内 (72)発明者松本一成東京都品川区大崎２丁目１番17号株式会社明電舎内 (72)発明者土屋主税神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者西森英二神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者松井孝至神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】ＭＯＳ形トランジスタと、このトランジ
スタのドレイン・ゲート間に接続されたゲート電圧固定
用の第１抵抗と、前記トランジスタのソースとアース母
線との間に接続された第２抵抗と、前記トランジスタの
ゲートとアース母線との間に接続され、コルピッツ発振
回路の検出キャパシタとフィードバックキャパシタを構
成する半導体キャパシタからなる直列回路と、この直列
回路の共通接続点と前記トランジスタのソース間に接続
されたデカップリングキャパシタと、前記トランジスタ
のゲートとアース母線間に接続された水晶振動子とから
なる温度補償水晶発振装置。
【請求項２】前記半導体キャパシタはトランジスタタ
イプのバリアブルキャパシターからなることを特徴とす
る請求項１記載の温度補償水晶発振装置。
【請求項３】前記第１、第２抵抗はポリシリコン抵抗
からなることを特徴とする請求項１記載の温度補償水晶
発振装置。
【請求項４】前記トランジスタのゲートとアース母線
間に水晶振動子と半導体キャパシタとの直列回路を挿入
したことを特徴とする請求項１、２または３記載の温度
補償水晶発振装置。
【請求項５】前記トランジスタのゲートとアース母線
間に水晶振動子とサーミスタとの直列回路を挿入したこ
とを特徴とする請求項１、２または３記載の温度補償水
晶発振装置。
【請求項６】前記トランジスタのゲートとアース母線
間に水晶振動子、サーミスタおよび半導体キャパシタを
順次直列した直列回路を挿入したことを特徴とする請求
項１、２または３記載の温度補償水晶発振装置。
【請求項７】前記半導体キャパシタは複数並列接続す
るとともに、この並列回路に、複数並列接続した温度係
数の小さいキャパシタ群からなる並列回路を並列接続し
たことを特徴とする請求項１乃至６記載の温度補償水晶
発振装置。
【請求項８】前記水晶振動子とアース母線間に、温度
で抵抗値が変化するサーミスタと固定キャパシタの並直
列回路で構成される高温部温度補償回路を介挿したこと
を特徴とする請求項１乃至７記載の温度補償水晶発振装
置。
【請求項９】前記検出キャパシタと半導体キャパシタ
とからなる直列回路の半導体キャパシタのアース側に温
度補償電圧発生回路を設け、この発生回路から逆バイア
ス電圧を半導体キャパシタに与えて、検出キャパシタと
半導体キャパシタとの共通接続点とアース母線間に抵抗
を接続して半導体キャパシタの容量を変化させるように
したことを特徴とする請求項１、２または３記載の温度
補償水晶発振装置。
【請求項１０】前記検出キャパシタと半導体キャパシ
タとからなる直列回路の半導体キャパシタのアース側お
よび水晶振動子と半導体キャパシタとからなる直列回路
の半導体キャパシタのアース側に温度補償電圧発生回路
を設け、この発生回路から逆バイアス電圧を両半導体キ
ャパシタに与えて、検出キャパシタと半導体キャパシタ
および水晶振動子と半導体キャパシタとの共通接続点と
アース母線間にそれぞれ抵抗を接続して半導体キャパシ
タの容量を変化させるようにしたことを特徴とする請求
項４記載の温度補償水晶発振装置。
【請求項１１】前記半導体キャパシタがプラス温度係
数を持つことを特徴とする請求項１乃至１０記載の温度
補償水晶発振装置。