JPH0964641A - 温度補償水晶発振装置 - Google Patents
温度補償水晶発振装置Info
- Publication number
- JPH0964641A JPH0964641A JP21033395A JP21033395A JPH0964641A JP H0964641 A JPH0964641 A JP H0964641A JP 21033395 A JP21033395 A JP 21033395A JP 21033395 A JP21033395 A JP 21033395A JP H0964641 A JPH0964641 A JP H0964641A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- temperature
- circuit
- transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【課題】 小形化,低コスト化を図ったものである。
【解決手段】 電界効果トランジスタFETのドレイン
Dと第1ゲートG間にはゲート電圧固定用のポリシリコ
ンからなる抵抗RAが接続される。第1ゲートGとアー
ス間には水晶振動子Xが接続される。水晶振動子Xには
並列にSiN(窒化珪素)からなる検出キャパシタCAと
バリキャップからなるフィードバックキャパシタCBと
の直列回路が接続される。前記FETのソースSとアー
ス間にはポリシリコンからなるソース抵抗RSを接続す
る。この接続点をノードN64とする。このノードN6
4と前記CAとCBとの共通接続点間にはデカップリング
キャパシタCPを接続する。また、ノードN64にはキ
ャパシタCCを介して出力端子OTが接続される。
Dと第1ゲートG間にはゲート電圧固定用のポリシリコ
ンからなる抵抗RAが接続される。第1ゲートGとアー
ス間には水晶振動子Xが接続される。水晶振動子Xには
並列にSiN(窒化珪素)からなる検出キャパシタCAと
バリキャップからなるフィードバックキャパシタCBと
の直列回路が接続される。前記FETのソースSとアー
ス間にはポリシリコンからなるソース抵抗RSを接続す
る。この接続点をノードN64とする。このノードN6
4と前記CAとCBとの共通接続点間にはデカップリング
キャパシタCPを接続する。また、ノードN64にはキ
ャパシタCCを介して出力端子OTが接続される。
Description
【0001】
【発明の属する技術分野】この発明は温度補償水晶発振
装置(TCXO)に関する。
装置(TCXO)に関する。
【0002】
【従来の技術】近年に於ける移動体通信機器は、IC技
術と周辺技術の進歩に伴ない、小形化・低コスト化が進
み、それにより利用者が増大し、電波利用の関係からキ
ャリア周波数間隔(例えば12.5kHz)と変調帯域
幅(例えば5kHz)が狭くなり、その結果周波数源へ
の精度要求は増々厳しくなって来ている。
術と周辺技術の進歩に伴ない、小形化・低コスト化が進
み、それにより利用者が増大し、電波利用の関係からキ
ャリア周波数間隔(例えば12.5kHz)と変調帯域
幅(例えば5kHz)が狭くなり、その結果周波数源へ
の精度要求は増々厳しくなって来ている。
【0003】
【数1】
【0004】後述するが、使用温度範囲が狭い場合は、
AT板水晶振動子(以下AT板という。)と適当な発振
回路を組み合わせることで相応の周波数対温度安定度は
得られる。しかし、広温度範囲小振幅の上記(1),
(2)式を満たすことは出来ない。
AT板水晶振動子(以下AT板という。)と適当な発振
回路を組み合わせることで相応の周波数対温度安定度は
得られる。しかし、広温度範囲小振幅の上記(1),
(2)式を満たすことは出来ない。
【0005】即ち発振回路側に温度補償手段を設けるの
が、現在の技術である。上記(1)式を満足させるため
の代表的手段は、AT板と直列に補償回路(温度で抵抗
値が変化するサーミスタと固定抵抗,固定キャパシタの
組み合わせ回路)を挿入するアナログ直接形の温度補償
水晶発振器(TCXO)である。
が、現在の技術である。上記(1)式を満足させるため
の代表的手段は、AT板と直列に補償回路(温度で抵抗
値が変化するサーミスタと固定抵抗,固定キャパシタの
組み合わせ回路)を挿入するアナログ直接形の温度補償
水晶発振器(TCXO)である。
【0006】一方、上記(2)式を満足させるのはDT
CXO(ディジタル温度補償水晶発振器)である。その
根拠も後述するが、上記TCXOでは温度範囲のカバー
と小振幅(1ppm)への合わせ込みが困難なためであ
る。
CXO(ディジタル温度補償水晶発振器)である。その
根拠も後述するが、上記TCXOでは温度範囲のカバー
と小振幅(1ppm)への合わせ込みが困難なためであ
る。
【0007】次にDTCXOの代表的構成例を説明す
る。主回路は、AT板と直列に挿入され、電圧で容量変
化するバリアブルキャパシタ(以下バリキャップと称す
る)とを有するVCXO(電圧制御水晶発振回路)であ
り、温度毎に補償する電圧生成回路が組み合わさってい
る。後者の回路は、(a)AT板の周囲温度に対応した
アナログ電圧発生部、(b)それをディジタル変換する
AD変換部、(c)そのディジタル出力をアドレスデー
タとして温度毎の補償データが予め書き込まれていてそ
れが読み出せる記憶部、(d)読み出されたディジタル
データをアナログ電圧に変換するDA変換部、(e)そ
れ等を制御したり、圧縮された補償データをデコードす
るコントロール部とで構成されている。
る。主回路は、AT板と直列に挿入され、電圧で容量変
化するバリアブルキャパシタ(以下バリキャップと称す
る)とを有するVCXO(電圧制御水晶発振回路)であ
り、温度毎に補償する電圧生成回路が組み合わさってい
る。後者の回路は、(a)AT板の周囲温度に対応した
アナログ電圧発生部、(b)それをディジタル変換する
AD変換部、(c)そのディジタル出力をアドレスデー
タとして温度毎の補償データが予め書き込まれていてそ
れが読み出せる記憶部、(d)読み出されたディジタル
データをアナログ電圧に変換するDA変換部、(e)そ
れ等を制御したり、圧縮された補償データをデコードす
るコントロール部とで構成されている。
【0008】上述した様にTCXO,DTCXOとも補
償回路を設けているので、シンプルなAT板と発振回路
のみに比較したとき、大形化と高コスト化は免れない。
償回路を設けているので、シンプルなAT板と発振回路
のみに比較したとき、大形化と高コスト化は免れない。
【0009】前述したように、移動体通信機器では前記
(1),(2)式の周波数安定度を満足させながら、よ
り小形化、低コスト化され、しかも低消費電力の水晶発
振装置が要望されている。
(1),(2)式の周波数安定度を満足させながら、よ
り小形化、低コスト化され、しかも低消費電力の水晶発
振装置が要望されている。
【0010】
【発明が解決しようとする課題】次にAT板の周波数温
度特性が前記(1)式を満足できないことを説明する。
周知の様に、AT板の周波数温度特性は次の(3)式の
3次式の関係にある。
度特性が前記(1)式を満足できないことを説明する。
周知の様に、AT板の周波数温度特性は次の(3)式の
3次式の関係にある。
【0011】
【数2】
【0012】前記(3)式において、y0はAT板の固
有周波数fが変化するΔfとの割合を示す。x0は標準
温度T0(例えば20℃)からの温度T(℃)の偏量で
ある。a,b,cはx0に関する各次数の係数で、AT
板の主面基準法線角度からの偏角Δθで示す。
有周波数fが変化するΔfとの割合を示す。x0は標準
温度T0(例えば20℃)からの温度T(℃)の偏量で
ある。a,b,cはx0に関する各次数の係数で、AT
板の主面基準法線角度からの偏角Δθで示す。
【0013】
【数3】
【0014】代表数値例を次の(5)式に示す。
【0015】
【数4】
【0016】なお、a,b,cは、偏角Δθの外にAT
板の寸法・ベベリング量・支持構造・電極材料とその量
などでマイナーに変わるが、基準法線角度の補正で、一
般性は保持できる。
板の寸法・ベベリング量・支持構造・電極材料とその量
などでマイナーに変わるが、基準法線角度の補正で、一
般性は保持できる。
【0017】次に、前記(3)式の2次項を無くすため
に、x00=T00をオフセットした次の(6)式 x≡x0−x00 =T−T0−T00 ‥‥‥‥‥(6) を適用すると、(3)式は次式のようになる。
に、x00=T00をオフセットした次の(6)式 x≡x0−x00 =T−T0−T00 ‥‥‥‥‥(6) を適用すると、(3)式は次式のようになる。
【0018】 y0=a(x+x00)3+b(x+x00)2+c(x+x00) =ax3+(3ax00+b)x2+(3ax00 2+2bx00+c)x +(ax00 2+bx00+c)x00 ‥‥‥‥‥(7) (7)式の2次項の係数から、 x00≡−b/3a ‥‥‥‥‥(8) とおけば、次の(9)式は(7)式の2次項無しの形と
なる。
なる。
【0019】
【数5】
【0020】y00はx=0即ちx00オフセット時のy0
の値であり、温度と関係なく、またAT板製作時に調整
可能な項であるので、前記(9)式から該当定数項をと
り、改めて(10)式と置く。
の値であり、温度と関係なく、またAT板製作時に調整
可能な項であるので、前記(9)式から該当定数項をと
り、改めて(10)式と置く。
【0021】 y=ax3+(c−b2/3a)x ‥‥‥‥‥(10) AT板の実用範囲は −10′<Δθ<+3′ ‥‥‥‥‥(11) で、前記(4),(5)式からa>0,b<0となり、
前記(10)式の曲線はC≧b2/3aで図10に示す
ように右上りになり、C<b2/3aで図11に示すよ
うに波形(ウェービィ)曲線となる。前記(5)式の数
値例によればΔθ<1′でウェービィになる。図11の
変曲点(xm,−ym)は次の(12)式で示される。
前記(10)式の曲線はC≧b2/3aで図10に示す
ように右上りになり、C<b2/3aで図11に示すよ
うに波形(ウェービィ)曲線となる。前記(5)式の数
値例によればΔθ<1′でウェービィになる。図11の
変曲点(xm,−ym)は次の(12)式で示される。
【0022】
【数6】
【0023】これら図10,図11がAT板の典型的な
周波数温度特性である。なお、x=0なる原点(x00)
はΔθの関数で次の(13)式となる。
周波数温度特性である。なお、x=0なる原点(x00)
はΔθの関数で次の(13)式となる。
【0024】
【数7】
【0025】前記(11)式の範囲内では前記(13)
式のx00は7〜10.2℃である。図12にウェービィ
な曲線のΔθに対する特性値(ym,xm,x00)を示
す。図12から、ここで(1)式を満たすAT板がない
ことを確かめる。
式のx00は7〜10.2℃である。図12にウェービィ
な曲線のΔθに対する特性値(ym,xm,x00)を示
す。図12から、ここで(1)式を満たすAT板がない
ことを確かめる。
【0026】2.5ppmであるym(2.5)の軸を左
へ線引きするとym曲線とぶつかる。そのΔθは−0.9
35′である。Δθ=−0.935′の上でx00(2.
5)は7.95℃,ym(2.5)は22.06℃になる。
即ち2.5ppmでウェービィになるAT板の温度範囲
は−17.17℃〜71.07℃で、低温の−20℃〜−
17℃で不満足である。
へ線引きするとym曲線とぶつかる。そのΔθは−0.9
35′である。Δθ=−0.935′の上でx00(2.
5)は7.95℃,ym(2.5)は22.06℃になる。
即ち2.5ppmでウェービィになるAT板の温度範囲
は−17.17℃〜71.07℃で、低温の−20℃〜−
17℃で不満足である。
【0027】また図10の様に右上りの特性をもつAT
板についても調べて見る。傾斜が最も小さいのはc=b
2/3aであるから、Δθは1.08′となる。このとき
の±2.5ppmを満足する温度範囲は(4),
(5),(10)式から0〜55℃であるから、不満足
である。
板についても調べて見る。傾斜が最も小さいのはc=b
2/3aであるから、Δθは1.08′となる。このとき
の±2.5ppmを満足する温度範囲は(4),
(5),(10)式から0〜55℃であるから、不満足
である。
【0028】次に、TCXOでは(1)式は満足するが
種々の技術問題点があり、更に(2)式を満足させるに
は困難であることを説明する。
種々の技術問題点があり、更に(2)式を満足させるに
は困難であることを説明する。
【0029】TCXOの典型的構成図は図13である。
周知のコルピッツ発振回路であり、ノードN2−N3間
に補償回路(C.C.)が挿入されている。必要に応じ、
N3に、室温周波数調整回路(バリアブルキャパシタ,
固定キャパシタ等で構成)更には周波数電圧制御回路
(可変容量ダイオード,キャパシタ,抵抗等で構成)が
インジェクトされるが、その有無が本説明を変えるもの
でないので省略する。C.C.の基本形は図14Aであ
る。Z11は高温部補償回路,Z12は低温部補償回路であ
る。いずれも、温度で抵抗値が変化するサーミスタ(T
H1,TH2)と固定キャパシタ(C11,C12)、更には
サーミスターの補正抵抗(R11,R13)で形成される。
並直変換によって、図14Bの回路値は次のようにな
る。
周知のコルピッツ発振回路であり、ノードN2−N3間
に補償回路(C.C.)が挿入されている。必要に応じ、
N3に、室温周波数調整回路(バリアブルキャパシタ,
固定キャパシタ等で構成)更には周波数電圧制御回路
(可変容量ダイオード,キャパシタ,抵抗等で構成)が
インジェクトされるが、その有無が本説明を変えるもの
でないので省略する。C.C.の基本形は図14Aであ
る。Z11は高温部補償回路,Z12は低温部補償回路であ
る。いずれも、温度で抵抗値が変化するサーミスタ(T
H1,TH2)と固定キャパシタ(C11,C12)、更には
サーミスターの補正抵抗(R11,R13)で形成される。
並直変換によって、図14Bの回路値は次のようにな
る。
【0030】
【数8】
【0031】更に図14Cの回路値は次式のようにな
る。
る。
【0032】
【数9】
【0033】ここで、サーミスタTH1,TH2の抵抗値
は基準温度T0(例えば298.15K)のときR10,
0 ,R12,0とすると、温度T(K)のとき次式のよう
になる。
は基準温度T0(例えば298.15K)のときR10,
0 ,R12,0とすると、温度T(K)のとき次式のよう
になる。
【0034】
【数10】
【0035】なお、B10,B12は定数である。
【0036】図13の発振周波数f0はN1,N2をノ
ードとした図15で求めることができる。Le,ReはA
T板のf0における実効インダクタンス,実効抵抗であ
る。またCl,Riは回路側の負荷容量,負荷抵抗であ
る。
ードとした図15で求めることができる。Le,ReはA
T板のf0における実効インダクタンス,実効抵抗であ
る。またCl,Riは回路側の負荷容量,負荷抵抗であ
る。
【0037】Clについて、 Cl0=CA・CB/(CA+CB) ‥‥‥‥‥(17) とおけば、次の(18)式となる。
【0038】
【数11】
【0039】Riについては、次の(19)式となる。
【0040】
【数12】
【0041】(18),(19)式の導出に当たって
は、トランジスタ(Tr)の相互コンダクタンスgmの
みが関与し、他のパラメータであるベース・エミッタ間
容量はCAより充分小さいか或いはCAに含み入れるかで
あり、ベース・コレクタ容量は(17)式のCl0より充
分小さく、かつベース抵抗が無視できるものとした。
又、ベースの直流電位を決めるRA,RBは並列結線時ア
ドミッタンスとして図13のN1−N3間アドミッタン
スより充分小さく選ばれるものとし、無視した。
は、トランジスタ(Tr)の相互コンダクタンスgmの
みが関与し、他のパラメータであるベース・エミッタ間
容量はCAより充分小さいか或いはCAに含み入れるかで
あり、ベース・コレクタ容量は(17)式のCl0より充
分小さく、かつベース抵抗が無視できるものとした。
又、ベースの直流電位を決めるRA,RBは並列結線時ア
ドミッタンスとして図13のN1−N3間アドミッタン
スより充分小さく選ばれるものとし、無視した。
【0042】(19)式のgmは発振の起動時(=小振
幅時)には大きく、振幅が増えるに従い小さくなる。即
ち │Ri│>Re ‥‥‥‥‥(20) で発振を開始し、 │Ri│=Re ‥‥‥‥‥(21) で、定常状態となる。発振周波数f0に対応した角周波
数ω0は図15から ω0 2=1/(Le・Cl) ‥‥‥‥‥(22) となる。Clは(21)式で定常化したgmによる(1
8)式の値となる。
幅時)には大きく、振幅が増えるに従い小さくなる。即
ち │Ri│>Re ‥‥‥‥‥(20) で発振を開始し、 │Ri│=Re ‥‥‥‥‥(21) で、定常状態となる。発振周波数f0に対応した角周波
数ω0は図15から ω0 2=1/(Le・Cl) ‥‥‥‥‥(22) となる。Clは(21)式で定常化したgmによる(1
8)式の値となる。
【0043】AT板の等価回路は以下のパラメータで示
すことができる。
すことができる。
【0044】並列容量:C0 直列アーム容量:C0/γ(γ;容量比) 直列抵抗:R1 直列共振周波数:fs AT板は電気機械結合係数が小さい、即ちγが大きい
(200〜300)ことと、HighQ(R1≪γ/ω
SC0)であることから、(22)式より、求めるfOは
次式のように近似できる。
(200〜300)ことと、HighQ(R1≪γ/ω
SC0)であることから、(22)式より、求めるfOは
次式のように近似できる。
【0045】
【数13】
【0046】また、Reはf0時に次の値をとる。
【0047】 Re=R1(1+C0/Cl)2 ‥‥‥‥‥(24) 即ち(24),(21),(19),(23),(1
8)式が連立し、gmに対応した振幅と発振周波数f0が
定まる。
8)式が連立し、gmに対応した振幅と発振周波数f0が
定まる。
【0048】以下具体例で温度補償の様子を示す。
【0049】 AT板定数; fS=10MHz C0=2pF γ=300 R1=15Ω 回路定数; CA=50pF C11=40pF R10=3,000Ω(25℃) CB=100pF C12=40pF B10=4,000 RE=470Ω R12=50Ω(25℃) B12=2,500 R11=200Ω R13=1,000Ω の例では、(14),(15),(16),(17),
(18),(19),(21),(23),(24)式
から 低温部補償;−20℃で+14.8ppm,−5℃で+
7.1ppm 高温部補償;55℃で−4.1ppm,70℃で−10.
7ppm が得られ、図10の温度特性のAT板を適用すれば図1
6に示す符号41,42の3次曲線となる。
(18),(19),(21),(23),(24)式
から 低温部補償;−20℃で+14.8ppm,−5℃で+
7.1ppm 高温部補償;55℃で−4.1ppm,70℃で−10.
7ppm が得られ、図10の温度特性のAT板を適用すれば図1
6に示す符号41,42の3次曲線となる。
【0050】更に、補償回路Z11,Z12の素子値を適当
に設定すれば図11のymの小さい(例えば1ppm)
AT板の補償も可能である。この場合には図16に示す
符号43ような典型的な5次曲線にもなる。
に設定すれば図11のymの小さい(例えば1ppm)
AT板の補償も可能である。この場合には図16に示す
符号43ような典型的な5次曲線にもなる。
【0051】以上で(1)式を満足するTCXOが得ら
れることを説明した。
れることを説明した。
【0052】次にTCXOの欠点と問題点を列記し、説
明する。
明する。
【0053】(1)AT板の主面法線角度の許容偏角が
極めて小さく、製造歩留が悪く、コスト低減が困難であ
る。
極めて小さく、製造歩留が悪く、コスト低減が困難であ
る。
【0054】(2)高温・低温補償回路の定数変更が必
要で、そのための工数から、コスト高となる。また、大
形化する。
要で、そのための工数から、コスト高となる。また、大
形化する。
【0055】(3)補償回路のQが悪く、高gmのトラ
ンジスタが要求され、高価格となると同時に、短時間周
波数安定度が悪い(ジッターが大きい)。また出力電圧
の振幅変動も大きい。
ンジスタが要求され、高価格となると同時に、短時間周
波数安定度が悪い(ジッターが大きい)。また出力電圧
の振幅変動も大きい。
【0056】(4)広温度範囲で小リップルでの補償に
は限界がある。
は限界がある。
【0057】前記(1)項において、前述の具体例で示
した定数回路に、AT板を組み合わせたとき、(1)式
を満たすAT板の主面法線角度の許容角度は、(19)
式を参照すると、約±0.3′以下である。水晶の切断
・研磨・エッチング工程を経て、±0.3′以下のAT
板を得るには選別に頼るのが現状技術であり、その歩留
まりがコストを決めている。このため、低コスト化がで
きない。
した定数回路に、AT板を組み合わせたとき、(1)式
を満たすAT板の主面法線角度の許容角度は、(19)
式を参照すると、約±0.3′以下である。水晶の切断
・研磨・エッチング工程を経て、±0.3′以下のAT
板を得るには選別に頼るのが現状技術であり、その歩留
まりがコストを決めている。このため、低コスト化がで
きない。
【0058】前記(2)項において、所望のAT板であ
ったとしても、トランジスタのgm、他の特性バラツ
キ、キャパシタ(CA,CB,C11,C12),抵抗
(RE,R11,R13)それにサーミスタ(R10,B10,
R12,B12)の所望値からの偏差は、温度補償量に極め
て大きく影響するので、例えば高温部補償が不足のとき
はR11を小さな値のものに代える、更にはC11を小さな
ものに代える。他方、低温部補償が不足のときはR13を
大きな値のものに代えるなどの定数変更を行わざるを得
ない。(逆は省略,場合によってはサーミスタの変更も
ありうる。) 小形化されたTCXOのそれら部品はSMD(表面実装
部品)タイプで、代える手段は、ハンダづけの取り外し
と、再ハンダづけとなる。これを行うには部品周囲のハ
ンダとりはずし領域が必要となり、TCXOの大形化を
招く。代える工数はTCXOのコストアップとなり、設
備自動化による低コスト化を阻害する要因となる。
ったとしても、トランジスタのgm、他の特性バラツ
キ、キャパシタ(CA,CB,C11,C12),抵抗
(RE,R11,R13)それにサーミスタ(R10,B10,
R12,B12)の所望値からの偏差は、温度補償量に極め
て大きく影響するので、例えば高温部補償が不足のとき
はR11を小さな値のものに代える、更にはC11を小さな
ものに代える。他方、低温部補償が不足のときはR13を
大きな値のものに代えるなどの定数変更を行わざるを得
ない。(逆は省略,場合によってはサーミスタの変更も
ありうる。) 小形化されたTCXOのそれら部品はSMD(表面実装
部品)タイプで、代える手段は、ハンダづけの取り外し
と、再ハンダづけとなる。これを行うには部品周囲のハ
ンダとりはずし領域が必要となり、TCXOの大形化を
招く。代える工数はTCXOのコストアップとなり、設
備自動化による低コスト化を阻害する要因となる。
【0059】前記(3)項において、サーミスタを用い
る温度補償回路はその抵抗値の温度変化を期待したもの
で回路の等価抵抗は大きく、Qが小さい。前記例によれ
ば、70℃における値は次のようになる。
る温度補償回路はその抵抗値の温度変化を期待したもの
で回路の等価抵抗は大きく、Qが小さい。前記例によれ
ば、70℃における値は次のようになる。
【0060】R3=185Ω Q=1/ω0C3R3=1.6 Re=18Ω Ri=−252Ω gm=5.5mS 即ちR3が大きく、Qは小さい。
【0061】補償回路がない場合について(21),
(19)式から求めて見ると Ri=−65Ω gm=1.4mS となり、ある場合は約4倍のRi,gmになる。
(19)式から求めて見ると Ri=−65Ω gm=1.4mS となり、ある場合は約4倍のRi,gmになる。
【0062】これらは定常時について比較したが、前述
の様に発振起動時は(20)式に示す様に充分大きい│
−Ri│が必要で、不起動とならぬ経験値として│−Ri
│は定常値の10倍は欲しい。合わせて、大きなgmの
高価なトランジスタを必要とする。
の様に発振起動時は(20)式に示す様に充分大きい│
−Ri│が必要で、不起動とならぬ経験値として│−Ri
│は定常値の10倍は欲しい。合わせて、大きなgmの
高価なトランジスタを必要とする。
【0063】周知のように、ジッターと呼ばれる短時間
周波数安定度は、AT板のQが上記例では160,00
0もあるので、回路側のQに依存する。Riが大きくな
るに従いジッターは大きくなり、短時間周波数安定度は
悪くなる。これを移動体通信機器に実装するのは好まし
くない。
周波数安定度は、AT板のQが上記例では160,00
0もあるので、回路側のQに依存する。Riが大きくな
るに従いジッターは大きくなり、短時間周波数安定度は
悪くなる。これを移動体通信機器に実装するのは好まし
くない。
【0064】上記例で、25℃で必要な定常時gmは3.
6mSである。上記75℃のとき5.5mSであった。
この変化は発振周波数の変化と出力波形電圧の変化に関
わる。 周波数については、70℃で3.6mSであれ
ば、−12.8ppmの補償が可能であったが、5.5m
Sで安定すれば、前記−10.7ppmになる。この差
−2.1ppmが補償感度の下げとなる。しかしこの範
囲は、予め予測でき、回路定数の選定手段でカバーでき
るので構わない。
6mSである。上記75℃のとき5.5mSであった。
この変化は発振周波数の変化と出力波形電圧の変化に関
わる。 周波数については、70℃で3.6mSであれ
ば、−12.8ppmの補償が可能であったが、5.5m
Sで安定すれば、前記−10.7ppmになる。この差
−2.1ppmが補償感度の下げとなる。しかしこの範
囲は、予め予測でき、回路定数の選定手段でカバーでき
るので構わない。
【0065】一方、振幅の変化はトランジスタ毎のgm
の入力信号特性により、バラツキも大きく、移動体通信
機器の振幅一定要求を満たすのは困難である。必要に応
じ、図13の出力端子にバッファーを設けることになる
が、これは大形化・コストアップを招く。
の入力信号特性により、バラツキも大きく、移動体通信
機器の振幅一定要求を満たすのは困難である。必要に応
じ、図13の出力端子にバッファーを設けることになる
が、これは大形化・コストアップを招く。
【0066】前記(4)項において、(2)式を満たす
広温度範囲で小リップルのTCXOを得る手段として、
例えば図14Aに示す補償回路Z11,Z12に対して
Z13,Z14…と更に補償回路段数を増やす方式がある。
しかし、この場合、部品増,調整工数増などによる大形
化・高コスト化となる。
広温度範囲で小リップルのTCXOを得る手段として、
例えば図14Aに示す補償回路Z11,Z12に対して
Z13,Z14…と更に補償回路段数を増やす方式がある。
しかし、この場合、部品増,調整工数増などによる大形
化・高コスト化となる。
【0067】次に、DTCXOが(2)式を満足するこ
とと、DTCXOの問題点を述べる。
とと、DTCXOの問題点を述べる。
【0068】図17にDTCXOの回路構成図を示す。
この回路において、前記「従来の技術」の項で述べたD
TCXOの構成例における主回路を符号50で、電圧生
成回路を符号51で示す。そして、AD変換部のディジ
タル出力に10bit,補償データに10bitの深さ
を持たせれば、0.1℃おきの0.1ppm以下の細かさ
で(2)式を満足する補償制御ができるようになる。
この回路において、前記「従来の技術」の項で述べたD
TCXOの構成例における主回路を符号50で、電圧生
成回路を符号51で示す。そして、AD変換部のディジ
タル出力に10bit,補償データに10bitの深さ
を持たせれば、0.1℃おきの0.1ppm以下の細かさ
で(2)式を満足する補償制御ができるようになる。
【0069】このDTCXOの技術問題は、小形化・低
コスト化のための、回路の小面積ワンチップ化である。
具体的には、主回路50はアナログ回路で、電圧生成回
路51はアナログ・ディジタル混成回路なるため、相互
の干渉を小さくするための技術、メモリを小さくするた
めの補償データの圧縮技術、補償振幅を大きくするため
のバリキャップの混載技術などの諸問題は逐次解決の途
上にあるが、小面積化による回路の配設とレイアウトと
関係する不要な寄生容量増による補償幅の制約問題が残
っている。このことは、TCXO用AT板の許容偏角は
約±0.3′以内の要求であったと比較し、このTCX
O用AT板ではいくら迄拡げ得るかの問題がある。
コスト化のための、回路の小面積ワンチップ化である。
具体的には、主回路50はアナログ回路で、電圧生成回
路51はアナログ・ディジタル混成回路なるため、相互
の干渉を小さくするための技術、メモリを小さくするた
めの補償データの圧縮技術、補償振幅を大きくするため
のバリキャップの混載技術などの諸問題は逐次解決の途
上にあるが、小面積化による回路の配設とレイアウトと
関係する不要な寄生容量増による補償幅の制約問題が残
っている。このことは、TCXO用AT板の許容偏角は
約±0.3′以内の要求であったと比較し、このTCX
O用AT板ではいくら迄拡げ得るかの問題がある。
【0070】前記具体例で比較すると、5倍程度の±
1.5′に拡げ得るか、例えばこの2倍許容が出来れ
ば、DTCXOのコスト低減は大幅に出来る。
1.5′に拡げ得るか、例えばこの2倍許容が出来れ
ば、DTCXOのコスト低減は大幅に出来る。
【0071】この発明は上記の事情に鑑みてなされたも
ので、小形化,低コスト化を図った温度補償水晶発振装
置を提供することを目的とする。
ので、小形化,低コスト化を図った温度補償水晶発振装
置を提供することを目的とする。
【0072】
【課題を解決するための手段】この発明は上記の目的を
達成するために、第1発明は、MOS形トランジスタ
と、このトランジスタのドレイン・ゲート間に接続され
たゲート電圧固定用の第1抵抗と、前記トランジスタの
ソースとアース母線との間に接続された第2抵抗と、前
記トランジスタのゲートとアース母線との間に接続さ
れ、コルピッツ発振回路の検出キャパシタとフィードバ
ックキャパシタを構成する半導体キャパシタからなる直
列回路と、この直列回路の共通接続点と前記トランジス
タのソース間に接続されたデカップリングキャパシタ
と、前記トランジスタのゲートとアース母線間に接続さ
れた水晶振動子とからなるものである。
達成するために、第1発明は、MOS形トランジスタ
と、このトランジスタのドレイン・ゲート間に接続され
たゲート電圧固定用の第1抵抗と、前記トランジスタの
ソースとアース母線との間に接続された第2抵抗と、前
記トランジスタのゲートとアース母線との間に接続さ
れ、コルピッツ発振回路の検出キャパシタとフィードバ
ックキャパシタを構成する半導体キャパシタからなる直
列回路と、この直列回路の共通接続点と前記トランジス
タのソース間に接続されたデカップリングキャパシタ
と、前記トランジスタのゲートとアース母線間に接続さ
れた水晶振動子とからなるものである。
【0073】第2発明は、前記半導体キャパシタはトラ
ンジスタタイプのバリアブルキャパシターからなること
を特徴とするものである。
ンジスタタイプのバリアブルキャパシターからなること
を特徴とするものである。
【0074】第3発明は、前記第1、第2抵抗はポリシ
リコン抵抗からなることを特徴するものである。
リコン抵抗からなることを特徴するものである。
【0075】第4発明は、前記トランジスタのゲートと
アース母線間に水晶振動子と半導体キャパシタとの直列
回路を挿入したことを特徴とするものである。
アース母線間に水晶振動子と半導体キャパシタとの直列
回路を挿入したことを特徴とするものである。
【0076】第5発明は、前記トランジスタのゲートと
アース母線間に水晶振動子とサーミスタとの直列回路を
挿入したことを特徴とするものである。
アース母線間に水晶振動子とサーミスタとの直列回路を
挿入したことを特徴とするものである。
【0077】第6発明は、前記トランジスタのゲートと
アース母線間に水晶振動子、サーミスタおよび半導体キ
ャパシタを順次直列した直列回路を挿入したことを特徴
とするものである。
アース母線間に水晶振動子、サーミスタおよび半導体キ
ャパシタを順次直列した直列回路を挿入したことを特徴
とするものである。
【0078】第7発明は、前記半導体キャパシタは複数
並列接続するとともに、この並列回路に、複数並列接続
した温度係数の小さいキャパシタ群からなる並列回路を
並列接続したことを特徴とするものである。
並列接続するとともに、この並列回路に、複数並列接続
した温度係数の小さいキャパシタ群からなる並列回路を
並列接続したことを特徴とするものである。
【0079】第8発明は、前記水晶振動子とアース母線
間に、温度で抵抗値が変化するサーミスタと固定キャパ
シタの並直列回路で構成される高温部温度補償回路を介
挿したことを特徴とするものである。
間に、温度で抵抗値が変化するサーミスタと固定キャパ
シタの並直列回路で構成される高温部温度補償回路を介
挿したことを特徴とするものである。
【0080】第9発明は、前記検出キャパシタと半導体
キャパシタとからなる直列回路の半導体キャパシタのア
ース側に温度補償電圧発生回路を設け、この発生回路か
ら逆バイアス電圧を半導体キャパシタに与えて、検出キ
ャパシタと半導体キャパシタとの共通接続点とアース母
線間に抵抗を接続して半導体キャパシタの容量を変化さ
せるようにしたことを特徴とするものである。
キャパシタとからなる直列回路の半導体キャパシタのア
ース側に温度補償電圧発生回路を設け、この発生回路か
ら逆バイアス電圧を半導体キャパシタに与えて、検出キ
ャパシタと半導体キャパシタとの共通接続点とアース母
線間に抵抗を接続して半導体キャパシタの容量を変化さ
せるようにしたことを特徴とするものである。
【0081】第10発明は、前記検出キャパシタと半導
体キャパシタとからなる直列回路の半導体キャパシタの
アース側および水晶振動子と半導体キャパシタとからな
る直列回路の半導体キャパシタのアース側に温度補償電
圧発生回路を設け、この発生回路から逆バイアス電圧を
両半導体キャパシタに与えて、検出キャパシタと半導体
キャパシタおよび水晶振動子と半導体キャパシタとの共
通接続点とアース母線間にそれぞれ抵抗を接続して半導
体キャパシタの容量を変化させるようにしたことを特徴
とするものである。
体キャパシタとからなる直列回路の半導体キャパシタの
アース側および水晶振動子と半導体キャパシタとからな
る直列回路の半導体キャパシタのアース側に温度補償電
圧発生回路を設け、この発生回路から逆バイアス電圧を
両半導体キャパシタに与えて、検出キャパシタと半導体
キャパシタおよび水晶振動子と半導体キャパシタとの共
通接続点とアース母線間にそれぞれ抵抗を接続して半導
体キャパシタの容量を変化させるようにしたことを特徴
とするものである。
【0082】第11発明は、前記半導体キャパシタがプ
ラス温度係数を持つことを特徴とするものである。
ラス温度係数を持つことを特徴とするものである。
【0083】上記発明において、半導体キャパシタはト
ランジスタタイプのキャパシタを用いる。このキャパシ
タはコレクタとエミッタをアノードとし、ベースをカソ
ードとした空乏層を用いた容量で印加電圧を変化させる
と容量が変化するものであるが、この発明では電圧を印
加させないで、キャパシタの容量を利用することを原則
とする。このキャパシタの容量の温度係数は極めて大き
く、+2,000ppm/℃以上もある。この機能を利
用して水晶振動子の周波数温度補償を行う。
ランジスタタイプのキャパシタを用いる。このキャパシ
タはコレクタとエミッタをアノードとし、ベースをカソ
ードとした空乏層を用いた容量で印加電圧を変化させる
と容量が変化するものであるが、この発明では電圧を印
加させないで、キャパシタの容量を利用することを原則
とする。このキャパシタの容量の温度係数は極めて大き
く、+2,000ppm/℃以上もある。この機能を利
用して水晶振動子の周波数温度補償を行う。
【0084】
【発明の実施の形態】以下この発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【0085】第1形態 第1形態を図1に示す。図1は、AT板とワンチップ化
したコルピッツ発振回路で、この図1において、FET
は電界効果トランジスタで、このFETのドレインDと
第1ゲートG間にはゲート電圧固定用のポリシリコンか
らなる抵抗RAが接続される。第1ゲートGとアース間
(ノードN61、62間)には水晶振動子Xが接続され
る。水晶振動子Xには並列にSiN(窒化珪素)からな
るキャパシタCAとバリキャップからなるフィードバッ
クキャパシタCB(トランジスタタイプのキャパシタ)
との直列回路が接続される。前記FETのソースSとア
ース間にはポリシリコンからなるソース抵抗RSを接続
する。この接続点をノードN64とする。このノードN
64と前記CAとCBとの共通接続点(ノードN63)間
にはデカップリングキャパシタCPを接続する。また、
ノードN64にはキャパシタCCを介して出力端子OT
が接続される。なお、VDは電圧供給端子、EAはアー
ス端子であり、FETの第2ゲートはアースされる。
したコルピッツ発振回路で、この図1において、FET
は電界効果トランジスタで、このFETのドレインDと
第1ゲートG間にはゲート電圧固定用のポリシリコンか
らなる抵抗RAが接続される。第1ゲートGとアース間
(ノードN61、62間)には水晶振動子Xが接続され
る。水晶振動子Xには並列にSiN(窒化珪素)からな
るキャパシタCAとバリキャップからなるフィードバッ
クキャパシタCB(トランジスタタイプのキャパシタ)
との直列回路が接続される。前記FETのソースSとア
ース間にはポリシリコンからなるソース抵抗RSを接続
する。この接続点をノードN64とする。このノードN
64と前記CAとCBとの共通接続点(ノードN63)間
にはデカップリングキャパシタCPを接続する。また、
ノードN64にはキャパシタCCを介して出力端子OT
が接続される。なお、VDは電圧供給端子、EAはアー
ス端子であり、FETの第2ゲートはアースされる。
【0086】上記のように構成された第1形態におい
て、CBが温度係数がプラスで大きいトランジスタタイ
プのキャパシタで、そのカソード側がアースに接続され
たことを第1の特徴とする。
て、CBが温度係数がプラスで大きいトランジスタタイ
プのキャパシタで、そのカソード側がアースに接続され
たことを第1の特徴とする。
【0087】第2の特徴は、ソース抵抗RSの直流降下
電圧が該キャパシタCBに印加されない様なデカップリ
ングキャパシタCPを有することである。CPはCBのβ1
倍である。
電圧が該キャパシタCBに印加されない様なデカップリ
ングキャパシタCPを有することである。CPはCBのβ1
倍である。
【0088】第3の特徴は、キャパシタCA,CPがプラ
ス温度係数のSiN容量などであり、それぞれの基板側
端子が、キャパシタCAはノードN63に、キャパシタ
CPはノードN64に接続されたことである。
ス温度係数のSiN容量などであり、それぞれの基板側
端子が、キャパシタCAはノードN63に、キャパシタ
CPはノードN64に接続されたことである。
【0089】第4の特徴は、ゲート電圧を固定する抵抗
RAとソース抵抗RSがポリシリコン抵抗であり、基板側
端子が、抵抗RAはVDに接続され,RSはアース側に接
続されている。
RAとソース抵抗RSがポリシリコン抵抗であり、基板側
端子が、抵抗RAはVDに接続され,RSはアース側に接
続されている。
【0090】なお、図示例ではN−MOS電界効果トラ
ンジスタとしたが、P−MOSも同様である。また、図
13でも省略した様に図1のノードN62には周波数可
変用のキャパシタがインジェクトされる場合もある。
ンジスタとしたが、P−MOSも同様である。また、図
13でも省略した様に図1のノードN62には周波数可
変用のキャパシタがインジェクトされる場合もある。
【0091】上記のように構成して小形化,低コスト化
を図り、小面積のワンチップ発振回路が構成できる。
を図り、小面積のワンチップ発振回路が構成できる。
【0092】キャパシタCBのカソード側をアース(E
A)に接続した例を、図2に示す。本来バリキャップで
ある容量のみを活かし、寄生容量を短絡してプラス温度
係数の減少を避けている。
A)に接続した例を、図2に示す。本来バリキャップで
ある容量のみを活かし、寄生容量を短絡してプラス温度
係数の減少を避けている。
【0093】該キャパシタCBは電圧印加によって容量
変化が起る。本実施例ではこの機能は用いないので、C
Pのデカップリング容量でRSの直流電圧降下の影響を受
けない様にする。CPはSiN(窒化珪素)などのプラス
温度係数容量で、その値は CP=β1・CB ‥‥‥‥‥(25) に選びβ1、は1〜10の範囲とする。
変化が起る。本実施例ではこの機能は用いないので、C
Pのデカップリング容量でRSの直流電圧降下の影響を受
けない様にする。CPはSiN(窒化珪素)などのプラス
温度係数容量で、その値は CP=β1・CB ‥‥‥‥‥(25) に選びβ1、は1〜10の範囲とする。
【0094】CPの基板側端子をノードN64に接続し
たのは、CPの基板側寄生容量をRSへ並列に入れ、CB
に並列しないためである。
たのは、CPの基板側寄生容量をRSへ並列に入れ、CB
に並列しないためである。
【0095】前記図13の既存回路に用いられるCA,
CB,C11,C12のキャパシタは小形SMDセラミック
で温度係数はほぼ「0」であり、+30ppm/℃以上
のものは得難い。
CB,C11,C12のキャパシタは小形SMDセラミック
で温度係数はほぼ「0」であり、+30ppm/℃以上
のものは得難い。
【0096】この発明で用いるCA,CPのSiN容量
は、寄生容量を旨く抜き出せば即ち上述の様に基板側の
接続選択により、+100ppm/℃以上の温度係数が
得られる。
は、寄生容量を旨く抜き出せば即ち上述の様に基板側の
接続選択により、+100ppm/℃以上の温度係数が
得られる。
【0097】またトランジスタタイプのキャパシタは、
コレクターとエミッターをアノードとし、ベースをカソ
ードとした空乏層を用いた容量で、印加電圧を変化する
と該容量が変化するのでバリアブルキャパシタと呼ばれ
ている。
コレクターとエミッターをアノードとし、ベースをカソ
ードとした空乏層を用いた容量で、印加電圧を変化する
と該容量が変化するのでバリアブルキャパシタと呼ばれ
ている。
【0098】このキャパシタの温度係数は極めて大き
く、+2,000ppm/℃以上のものは得られる。周
波数依存性があり、この場合10MHzの値である。
く、+2,000ppm/℃以上のものは得られる。周
波数依存性があり、この場合10MHzの値である。
【0099】CBをノードN64の直流電圧からデカッ
プリングするためのCPは、普通CBに対して充分大きい
(25)式のβ1で表現すれば10以上であるが、この
発明に於いてはβ1の範囲はそれ以下の1〜10とし
た。
プリングするためのCPは、普通CBに対して充分大きい
(25)式のβ1で表現すれば10以上であるが、この
発明に於いてはβ1の範囲はそれ以下の1〜10とし
た。
【0100】その理由はCPの寄生容量が少なくとも5
%はあり、大きくするとトランジスタのソース・アース
間インピーダンスの抵抗性を悪化させるためである。
%はあり、大きくするとトランジスタのソース・アース
間インピーダンスの抵抗性を悪化させるためである。
【0101】また該寄生容量0.05CPが直接CBに並
列されなく、CPを介して入り、等価的にCBの温度係数
を小さくしないためでもある。
列されなく、CPを介して入り、等価的にCBの温度係数
を小さくしないためでもある。
【0102】次にCAの基板側端子のノードN63への
接続について説明する。CAの基板側端子の寄生容量も
例えばCAの20%を見積らねばならない。反対にノー
ドN61に接続したとき、その0.2CAはN61〜N6
2間に入り、それは、AT板の並列容量C0への並列接
続になり、負荷容量Clによる周波数変化感度を著しく
悪化させ、その結果CBの温度係数を用いた周波数温度
補償能力を激減させる。なお、定量性については後述す
る。
接続について説明する。CAの基板側端子の寄生容量も
例えばCAの20%を見積らねばならない。反対にノー
ドN61に接続したとき、その0.2CAはN61〜N6
2間に入り、それは、AT板の並列容量C0への並列接
続になり、負荷容量Clによる周波数変化感度を著しく
悪化させ、その結果CBの温度係数を用いた周波数温度
補償能力を激減させる。なお、定量性については後述す
る。
【0103】ノードN63に接続した場合、0.2CAは
CBに並列接続される。CBの温度係数を約0.2CA/C
Bだけ減少させることになるが、CBの温度係数の選択で
補正できる。
CBに並列接続される。CBの温度係数を約0.2CA/C
Bだけ減少させることになるが、CBの温度係数の選択で
補正できる。
【0104】RA,RSを例えば拡散抵抗ではなく、寄生
容量のより小さいポリシリコンに選んだのは、寄生容量
がノードN61〜N62間とノードN64〜N62間に
入って、CBの温度係数を用いた周波数補償能力を下げ
ることを回避するためである。
容量のより小さいポリシリコンに選んだのは、寄生容量
がノードN61〜N62間とノードN64〜N62間に
入って、CBの温度係数を用いた周波数補償能力を下げ
ることを回避するためである。
【0105】次に、温度係数がプラスで大きいCBによ
って、温度補償ができることを説明する。従来の図13
に於いて、負荷容量式(18)式と負荷抵抗式(19)
式の導出は次の(26)式である。
って、温度補償ができることを説明する。従来の図13
に於いて、負荷容量式(18)式と負荷抵抗式(19)
式の導出は次の(26)式である。
【0106】
【数14】
【0107】同様に図1について、ノードN61とN6
2間から右方向に見たインピーダンスZlを求めると、
次の(27)、(28)および(29)式になる。
2間から右方向に見たインピーダンスZlを求めると、
次の(27)、(28)および(29)式になる。
【0108】
【数15】
【0109】ここで(27)〜(29)式を概略説明す
る。(27)式の導出に当たっては、(26)式と同
様、N−MOSFETの相互コンダクタンスgmのみが
関与し、他のパラメータであるゲート・ソース間容量は
CAに含み、ゲート・ドレイン間容量は充分小さく無視
でき、RAのアドミッタンスはZlのアドミッタンスより
充分小さく選ばれ、無視できるものとする。またβ2は
CPの寄生容量比で、例えば0.05である。
る。(27)式の導出に当たっては、(26)式と同
様、N−MOSFETの相互コンダクタンスgmのみが
関与し、他のパラメータであるゲート・ソース間容量は
CAに含み、ゲート・ドレイン間容量は充分小さく無視
でき、RAのアドミッタンスはZlのアドミッタンスより
充分小さく選ばれ、無視できるものとする。またβ2は
CPの寄生容量比で、例えば0.05である。
【0110】図13から図1へ変わったのは、Z3が無
くなり、Z2がZ5を狭んでZ4とZ6に分離されたことで
ある。従って、CP→∞とするとZ5=0,β10=1,β
11=1となり、(27)式は(26)の第1式でZ3と
同値になる。この場合、Z2は次のようになる。
くなり、Z2がZ5を狭んでZ4とZ6に分離されたことで
ある。従って、CP→∞とするとZ5=0,β10=1,β
11=1となり、(27)式は(26)の第1式でZ3と
同値になる。この場合、Z2は次のようになる。
【0111】 Z4・Z6/(Z4+Z6)=Z2 ‥‥‥‥‥(30) なお、(18)式、(19)式に対応する(29)式の
右辺は(27)式から代数的に求めてあるが略記する。
右辺は(27)式から代数的に求めてあるが略記する。
【0112】また回路定数を通常的に選択すれば、gm
に関しては(18),(19)式と同様Riには大きく
影響し、Clに関しては著しく小さな影響しかおよぼさ
ない。βに関しては次の(31)式のようになる。
に関しては(18),(19)式と同様Riには大きく
影響し、Clに関しては著しく小さな影響しかおよぼさ
ない。βに関しては次の(31)式のようになる。
【0113】
【数16】
【0114】従ってCBが増加すればZ6は小さくなり、
Im(Zl)は小さくなることが(27)式から推定され
る。Im(Zl)を負荷容量Clと呼ぶが、前者が小さく
なることは後者が大きくなることである。このClの変
化によって発振周波数f0がどう変化するかが、比周波
数補償機能力である。(24)式について、Cl1のとき
f01、Cl2のときf02、として求めれば次式となる。
Im(Zl)は小さくなることが(27)式から推定され
る。Im(Zl)を負荷容量Clと呼ぶが、前者が小さく
なることは後者が大きくなることである。このClの変
化によって発振周波数f0がどう変化するかが、比周波
数補償機能力である。(24)式について、Cl1のとき
f01、Cl2のときf02、として求めれば次式となる。
【0115】
【数17】
【0116】(32)式について説明すると;Aは負荷
容量Cl1における周波数変化感度で、AT板のγとC0
によって決まる。yはCl1がCl2に変わったときの比周
波数の変化量である。
容量Cl1における周波数変化感度で、AT板のγとC0
によって決まる。yはCl1がCl2に変わったときの比周
波数の変化量である。
【0117】以下具体例で、周波数補償ができることを
示す。AT板については前記同様;fS=10MHz,
C0=2pF,γ=300,R1=15Ω、図1の回路定
数を次のようにすると、
示す。AT板については前記同様;fS=10MHz,
C0=2pF,γ=300,R1=15Ω、図1の回路定
数を次のようにすると、
【0118】
【数18】
【0119】25℃に於ける発振条件は、(27)〜
(29)式からCl1=21.07pF、Ri1=−18
Ω、gm=0.21mSとなり、次に70℃で求めて見る
と、Cl2=21.99pF、Ri2=−18Ω、gm=0.
22mSとなり、−20℃で求めて見ると、Cl3=2
0.09pF、Ri3=−18Ω、gm=0.20mSとな
り、(32)式から70℃の比周波数補償は−5.5p
pm、−20℃の比周波数補償は+6.4ppmとな
る。
(29)式からCl1=21.07pF、Ri1=−18
Ω、gm=0.21mSとなり、次に70℃で求めて見る
と、Cl2=21.99pF、Ri2=−18Ω、gm=0.
22mSとなり、−20℃で求めて見ると、Cl3=2
0.09pF、Ri3=−18Ω、gm=0.20mSとな
り、(32)式から70℃の比周波数補償は−5.5p
pm、−20℃の比周波数補償は+6.4ppmとな
る。
【0120】上記のようなことを考慮して回路を組み立
てて、図1のノードN61、N62間の2端子インピー
ダンスを測定した所、Clj,Rij(j=1,2,3)は
それらに近い値を示した。組み立てた回路にAT板を取
り付けることによって周波数補償能力の確認もできた。
即ちこの定数に対応したAT板が選ばれ、(1)式が具
現し、図16に示す符号42の3次曲線が得られる。
てて、図1のノードN61、N62間の2端子インピー
ダンスを測定した所、Clj,Rij(j=1,2,3)は
それらに近い値を示した。組み立てた回路にAT板を取
り付けることによって周波数補償能力の確認もできた。
即ちこの定数に対応したAT板が選ばれ、(1)式が具
現し、図16に示す符号42の3次曲線が得られる。
【0121】本第1形態で、キャパシタCAの基板側端
子を図1のノードN63に接続し、ノードN61に接続
しないことを特徴とした。ノードN61に接続した場
合、CAの寄生容量0.2CAは前記具体例によれば8p
Fもあり、この容量はC0(AT板の並列容量)に並列
に入る。(32)式は次に示す(33)式となる。
子を図1のノードN63に接続し、ノードN61に接続
しないことを特徴とした。ノードN61に接続した場
合、CAの寄生容量0.2CAは前記具体例によれば8p
Fもあり、この容量はC0(AT板の並列容量)に並列
に入る。(32)式は次に示す(33)式となる。
【0122】
【数19】
【0123】即ち、この場合、前記具体例では、70℃
の比周波数補償は−4.2ppm、−20℃の比周波数
補償は4.7ppmに下がる。これを回避するためであ
る。
の比周波数補償は−4.2ppm、−20℃の比周波数
補償は4.7ppmに下がる。これを回避するためであ
る。
【0124】第2形態 第2形態を図3に示す。この第2形態は第1形態の図1
に比し、ノードN62とアース(EA)の間にトランジ
スタータイプのキャパシタCDを挿入したものである。
この場合は第1形態で説明した様に、そのカソード側を
アース側に接続し、図2に示す寄生容量を短絡して、キ
ャパシタのプラス温度係数の減少を避けている。
に比し、ノードN62とアース(EA)の間にトランジ
スタータイプのキャパシタCDを挿入したものである。
この場合は第1形態で説明した様に、そのカソード側を
アース側に接続し、図2に示す寄生容量を短絡して、キ
ャパシタのプラス温度係数の減少を避けている。
【0125】この第2形態での周波数決定式は、CDに
関わるQを考慮し
関わるQを考慮し
【0126】
【数20】
【0127】として Zl2=Zl1+Z7 ‥‥‥‥‥(35) となり
【0128】
【数21】
【0129】となる。なお、(28)式のZ6に関して
もCBのQを考慮すべきであるが省略しても良い。(3
4)式の場合には、(36)式のRiに直接影響するの
で加えた。
もCBのQを考慮すべきであるが省略しても良い。(3
4)式の場合には、(36)式のRiに直接影響するの
で加えた。
【0130】次に第2形態の動作を具体例で説明する。
CD=40pF:温度係数+2,000ppm/℃、Q
=50とし、他の定数は第1形態の具体例と同じとす
る。
CD=40pF:温度係数+2,000ppm/℃、Q
=50とし、他の定数は第1形態の具体例と同じとす
る。
【0131】25℃に於ける発振条件は(34)〜(3
6)式から Cl1=13.80pF Ri1=−20Ω gm1=0.27mS となる。
6)式から Cl1=13.80pF Ri1=−20Ω gm1=0.27mS となる。
【0132】次に70℃で求めて見ると Cl2=14.65pF Ri2=−19Ω gm2=0.26mS −20℃で求めて見ると Cl3=12.82pF Ri3=−20Ω gm3=0.29mS となり、(32)式から 70℃の比周波数補償は −10.8ppm −20℃の比周波数補償は13.9ppm を得る。
【0133】この時も、図2に示すノードN61とN6
2間右側の2端子インピーダンスの測定値は上記に近い
値であり、対応したAT板(この場合、第1形態より、
より傾斜の大きいもの)と組み合わせると(1)式を満
たす発振器が具現する。この場合も温度特性は3次曲線
に近い形であり、AT板の図11が図16の符号41或
は符号42の形の曲線になる。このことから、同じ+
2,000ppm/℃の温度係数を持つトランジスター
タイプのキャパシタで、2倍以上の補償が可能となる効
果がある。
2間右側の2端子インピーダンスの測定値は上記に近い
値であり、対応したAT板(この場合、第1形態より、
より傾斜の大きいもの)と組み合わせると(1)式を満
たす発振器が具現する。この場合も温度特性は3次曲線
に近い形であり、AT板の図11が図16の符号41或
は符号42の形の曲線になる。このことから、同じ+
2,000ppm/℃の温度係数を持つトランジスター
タイプのキャパシタで、2倍以上の補償が可能となる効
果がある。
【0134】なお、+4,000ppm/℃の温度係数
を持つトランジスタータイプのキャパシタで、第1形態
の回路にすれば 70℃で−9ppm −20℃で+12ppm となり、補償能力は本形態より小さくなる。
を持つトランジスタータイプのキャパシタで、第1形態
の回路にすれば 70℃で−9ppm −20℃で+12ppm となり、補償能力は本形態より小さくなる。
【0135】第3形態,第4形態 第3形態を図4に示す。この第3形態は、図1に示すノ
ードN62とアース間に温度で抵抗値が変化するサーミ
スタTHを挿入したものである。
ードN62とアース間に温度で抵抗値が変化するサーミ
スタTHを挿入したものである。
【0136】第4形態を図5に示す。この第4形態は、
図3に示すノードN62とキャパシタCDのアノード側
との間にサーミスタTHを挿入したものである。次に第
3、第4形態の動作説明を共通して行う。
図3に示すノードN62とキャパシタCDのアノード側
との間にサーミスタTHを挿入したものである。次に第
3、第4形態の動作説明を共通して行う。
【0137】第2形態で示した第7のインピーダンスZ
7は次式で表される。
7は次式で表される。
【0138】
【数22】
【0139】上記式において、図4の形態ではCD→
∞,RD;サーミスタ抵抗値(RT) 図5の形態ではCD;トランジスタータイプキャパシタ
のキャパンタンス,RD;同上抵抗値+サーミスタ抵抗
値(RT)となる。
∞,RD;サーミスタ抵抗値(RT) 図5の形態ではCD;トランジスタータイプキャパシタ
のキャパンタンス,RD;同上抵抗値+サーミスタ抵抗
値(RT)となる。
【0140】サーミスタTHは次式の抵抗値(RT)を
持つ。
持つ。
【0141】
【数23】
【0142】基準温度T0(例えば298.15K)の抵
抗値がRT0で、温度T(K)の時の抵抗値RTが定数BT
で結ばれている。温度が下ると抵抗が増える。
抗値がRT0で、温度T(K)の時の抵抗値RTが定数BT
で結ばれている。温度が下ると抵抗が増える。
【0143】(36),(27),(28)式から、R
Dが増えた場合、gmを大きくする必要があり、そのgm
の増加に従って負荷容量Clが小さくなり、発振周波数
をより高くする(補償動作を大きくする)作用が出る。
Dが増えた場合、gmを大きくする必要があり、そのgm
の増加に従って負荷容量Clが小さくなり、発振周波数
をより高くする(補償動作を大きくする)作用が出る。
【0144】具体例で示すと、図1で用いたAT板及び
回路定数にサーミスタTHの定数を RTO=10Ω BT=4,000 とすると、RTは −20℃で108.6Ω 25℃で10.0Ω 70℃で1.7Ω となる。
回路定数にサーミスタTHの定数を RTO=10Ω BT=4,000 とすると、RTは −20℃で108.6Ω 25℃で10.0Ω 70℃で1.7Ω となる。
【0145】25℃における発振条件は(35)〜(3
7)式と(27),(28)式から Cl1=21.05pF Ri=−18Ω gm=0.3mS であり、次に70℃で求めると Cl2=21.97pF Ri=−18Ω gm=0.22mS −20℃で求めると Cl3=19.52pF Ri=−18Ω gm=1.0mS となる。(32)式から 70℃の比周波数補償は−5.6ppm −20℃の比周波数補償は10.3ppm となり、第1形態より低温の補償がより大きくなる。
7)式と(27),(28)式から Cl1=21.05pF Ri=−18Ω gm=0.3mS であり、次に70℃で求めると Cl2=21.97pF Ri=−18Ω gm=0.22mS −20℃で求めると Cl3=19.52pF Ri=−18Ω gm=1.0mS となる。(32)式から 70℃の比周波数補償は−5.6ppm −20℃の比周波数補償は10.3ppm となり、第1形態より低温の補償がより大きくなる。
【0146】(32)式はCl20=Cl10に関する双曲線
でCl20が小さくなると、それが大きくなったときよ
り、yはより大きくなるが、本形態はそれを更に大きく
する作用があり、前述した様にAT板はマイナス方向温
度の周波数偏差が大きいので、好作用を及ぼすものであ
る。補償後の温度特性の形は擬似3次曲線で図16の符
号41或は42に近いものとなる。
でCl20が小さくなると、それが大きくなったときよ
り、yはより大きくなるが、本形態はそれを更に大きく
する作用があり、前述した様にAT板はマイナス方向温
度の周波数偏差が大きいので、好作用を及ぼすものであ
る。補償後の温度特性の形は擬似3次曲線で図16の符
号41或は42に近いものとなる。
【0147】第5形態 前記第1乃至第4形態は回路側の工夫によってAT板の
温度補償が出来ることを示した。回路が定まればAT板
の特性が選択される形であるが、第5形態はAT板の温
度特性が定まっていれば、回路側をどう対応させれば良
いかの形態である。
温度補償が出来ることを示した。回路が定まればAT板
の特性が選択される形であるが、第5形態はAT板の温
度特性が定まっていれば、回路側をどう対応させれば良
いかの形態である。
【0148】第5形態を図6に示す。第1乃至第4形態
に対応した図1,2,4,5のCB,CDを符号110で
示す。図6において、111はトランジスタタイプのキ
ャパシタの基準セルの複数並列か、或は2nの重みづけ
の容量をもつセルの第1複数並列回路である。112は
SiN容量などからなる第1複数並列回路111より温
度係数の小さい、キャパシタの基準セルの複数並列か、
或は2nの重みづけをされた容量セルの第2複数並列回
路である。
に対応した図1,2,4,5のCB,CDを符号110で
示す。図6において、111はトランジスタタイプのキ
ャパシタの基準セルの複数並列か、或は2nの重みづけ
の容量をもつセルの第1複数並列回路である。112は
SiN容量などからなる第1複数並列回路111より温
度係数の小さい、キャパシタの基準セルの複数並列か、
或は2nの重みづけをされた容量セルの第2複数並列回
路である。
【0149】113,114は各キャパシタを生かすか
どうかのスイッチ群である。スイッチはハードウェア接
地、或はメモリとドライバを経由した半導体スイッチ
(一種のソフトウエア接地)のいずれかで、図6では端
子116に近い方に設けているが、スイッチオン/オフ
時の有効性を配慮し、端子115の方に設ける場合もあ
る。
どうかのスイッチ群である。スイッチはハードウェア接
地、或はメモリとドライバを経由した半導体スイッチ
(一種のソフトウエア接地)のいずれかで、図6では端
子116に近い方に設けているが、スイッチオン/オフ
時の有効性を配慮し、端子115の方に設ける場合もあ
る。
【0150】半導体スイッチ113,114のスイッチ
の組み合わせによってCB,CDの必要とする温度係数を
得る。必要とする温度係数は、AT板を上限(例えば7
0℃),下限(例えば−20℃)で補償すべき比周波数
補償量から、(32)式による負荷容量の必要変化量が
求まり、(27)〜(29)式、(34)〜(36)式
から逆算されるものである。
の組み合わせによってCB,CDの必要とする温度係数を
得る。必要とする温度係数は、AT板を上限(例えば7
0℃),下限(例えば−20℃)で補償すべき比周波数
補償量から、(32)式による負荷容量の必要変化量が
求まり、(27)〜(29)式、(34)〜(36)式
から逆算されるものである。
【0151】第1形態,第2形態,第3形態の具体例の
それぞれについて調べて見ると、次式の関係がある。
それぞれについて調べて見ると、次式の関係がある。
【0152】
【数24】
【0153】負荷容量の場合(これは補償力の大きさを
ほぼ示す)はCBの温度変化感度に比例することを示
す。1>k>0で、第1形態の具体例ではk=0.44
である。(39)式の∂Cl/Clが(32)式のyを満
たさないときは∂CB/CBを大きくすれば良い。(即ち
CBの温度係数を大きくすれば良い) 具体的には図6に示す第5形態の第1複数並列回路11
1の方のキャパシタをスイッチ113で多く選択し、第
2複数並列回路112の方のキャパシタをスイッチ11
4で少なく選択することにある。それらの選択はオフラ
インシミュレーションによる設計値か、或は必要な温度
環境に符号110の素子が(実際は第1実施例回路と一
緒に)置かれ(例えば70℃のオーブン中に)た状態で
実施されるものである。
ほぼ示す)はCBの温度変化感度に比例することを示
す。1>k>0で、第1形態の具体例ではk=0.44
である。(39)式の∂Cl/Clが(32)式のyを満
たさないときは∂CB/CBを大きくすれば良い。(即ち
CBの温度係数を大きくすれば良い) 具体的には図6に示す第5形態の第1複数並列回路11
1の方のキャパシタをスイッチ113で多く選択し、第
2複数並列回路112の方のキャパシタをスイッチ11
4で少なく選択することにある。それらの選択はオフラ
インシミュレーションによる設計値か、或は必要な温度
環境に符号110の素子が(実際は第1実施例回路と一
緒に)置かれ(例えば70℃のオーブン中に)た状態で
実施されるものである。
【0154】補償後の特性は図16の符号41とか42
の曲線が任意に選択出来ることになる。また、前記符号
110の構成によって設計値に対する実現値偏差補正の
効果も生ずる。
の曲線が任意に選択出来ることになる。また、前記符号
110の構成によって設計値に対する実現値偏差補正の
効果も生ずる。
【0155】第6形態 図7に第6形態を示す。120は第1乃至第5形態のA
T板を除いた回路を示す。121は温度で抵抗値が変化
するサーミスタと固定キャパシタの並直列回路で形成す
る温度補償回路である。
T板を除いた回路を示す。121は温度で抵抗値が変化
するサーミスタと固定キャパシタの並直列回路で形成す
る温度補償回路である。
【0156】前述の如く、回路120のみでも温度補償
が可能であることは説明ずみであるが、回路121との
組み合わせでその補償効果をよりよくするものである。
が可能であることは説明ずみであるが、回路121との
組み合わせでその補償効果をよりよくするものである。
【0157】第3,第4形態では低温補償が優れている
ことを説明した。本形態では高温部の補償も併せて可能
になり、その補償が補助的であるので、従来例の欠点が
大幅に軽減できる。補償後の特性は図16の符号41〜
43の曲線が任意に選べる。 第7形態、第8形態 第7形態を図8に、第8形態を図9にそれぞれ示す。図
8において、130は温度補償電圧Vc発生回路で、こ
の発生回路130で発生した温度補償電圧Vcをバリキ
ャップCBに与えるようにしたものが第7形態である。
この第7形態の実現手段としてはROMに書き込んだデ
ータを、検知温度アドレスで読み出し該当電圧Vcを発
生する方式や関数発生機能で温度に対応した近似電圧V
cをアナログ的に発生する方式など種々ある。
ことを説明した。本形態では高温部の補償も併せて可能
になり、その補償が補助的であるので、従来例の欠点が
大幅に軽減できる。補償後の特性は図16の符号41〜
43の曲線が任意に選べる。 第7形態、第8形態 第7形態を図8に、第8形態を図9にそれぞれ示す。図
8において、130は温度補償電圧Vc発生回路で、こ
の発生回路130で発生した温度補償電圧Vcをバリキ
ャップCBに与えるようにしたものが第7形態である。
この第7形態の実現手段としてはROMに書き込んだデ
ータを、検知温度アドレスで読み出し該当電圧Vcを発
生する方式や関数発生機能で温度に対応した近似電圧V
cをアナログ的に発生する方式など種々ある。
【0158】第7形態は図1の第1形態に対応したもの
で、ノードN80に印加されるVc発生回路130から
出力される電圧を、バリキャップCBが逆バイアス電圧
として受け、ノードN63とアース間に接続された抵抗
RV1(例えば50KΩ)により、補償電圧Vcによって
バリキャップCBの容量を変化させるようにしたもので
ある。
で、ノードN80に印加されるVc発生回路130から
出力される電圧を、バリキャップCBが逆バイアス電圧
として受け、ノードN63とアース間に接続された抵抗
RV1(例えば50KΩ)により、補償電圧Vcによって
バリキャップCBの容量を変化させるようにしたもので
ある。
【0159】図9は図3の第2形態に対応した第8形態
で、図9において、ノードN90に印加されるVc発生
回路130から出力される電圧を、バリキャップCB,
CDが逆バイアス電圧として共通に受け、ノードN63
とアース間に接続された抵抗RV1(例えば50kΩ)と
ノードN62とアース間に接続された抵抗RV2(例えば
50kΩ)により、補償電圧Vcによってバリキャップ
CB,CDの容量を変化させるようにしたものである。
で、図9において、ノードN90に印加されるVc発生
回路130から出力される電圧を、バリキャップCB,
CDが逆バイアス電圧として共通に受け、ノードN63
とアース間に接続された抵抗RV1(例えば50kΩ)と
ノードN62とアース間に接続された抵抗RV2(例えば
50kΩ)により、補償電圧Vcによってバリキャップ
CB,CDの容量を変化させるようにしたものである。
【0160】上記温度補償電圧Vc発生回路130の機
能は第6形態と同様温度補償としての支援は軽いもので
あるが、Vc発生回路130の構成の簡素化は容易で、
発振回路全体の小形化,低電力消費化,低コスト化が可
能となる利点がある。なお、上記抵抗RV1,RV2は寄生
キャパシタの小さいポリシリコン抵抗などが用いられ
る。補償後の特性はVc電圧の温度に対する発生関係に
応じ、図16に示す符号41〜43に示す曲線にもなる
が、もっと多項次曲線にも出来、究極の曲線として温度
依存のない直線ゼロ偏差が得られる。
能は第6形態と同様温度補償としての支援は軽いもので
あるが、Vc発生回路130の構成の簡素化は容易で、
発振回路全体の小形化,低電力消費化,低コスト化が可
能となる利点がある。なお、上記抵抗RV1,RV2は寄生
キャパシタの小さいポリシリコン抵抗などが用いられ
る。補償後の特性はVc電圧の温度に対する発生関係に
応じ、図16に示す符号41〜43に示す曲線にもなる
が、もっと多項次曲線にも出来、究極の曲線として温度
依存のない直線ゼロ偏差が得られる。
【0161】第9形態 上述した第1乃至8形態に関しては小形化をねらったワ
ンチップLSIを意識したものを示したが、従来から実
用化されているディスクリードタイプの発振回路につい
ても、その有効性は充分に発揮し得るので、第9形態と
して加える。この第9形態は、樹脂プリント基板、セラ
ミック基板上に回路部品が搭載され、CA,CPなどは良
く使われるSMDセラミック積層小形キャパシタとな
り、抵抗RS,RA,RV1,RV2もSMD小形抵抗とな
る。この第9形態で重要なポイントはCB,CDが大きな
プラス温度係数を有するバリキャップであることにあ
る。また、CA,CP,RS,RA,RV1,RV2について、
寄生キャパシタを考えなくて良いので、端子の方向指定
はなくなる。さらに、CBとCPの比β1に関する拘束も
なくなり、小形化が可能となる。
ンチップLSIを意識したものを示したが、従来から実
用化されているディスクリードタイプの発振回路につい
ても、その有効性は充分に発揮し得るので、第9形態と
して加える。この第9形態は、樹脂プリント基板、セラ
ミック基板上に回路部品が搭載され、CA,CPなどは良
く使われるSMDセラミック積層小形キャパシタとな
り、抵抗RS,RA,RV1,RV2もSMD小形抵抗とな
る。この第9形態で重要なポイントはCB,CDが大きな
プラス温度係数を有するバリキャップであることにあ
る。また、CA,CP,RS,RA,RV1,RV2について、
寄生キャパシタを考えなくて良いので、端子の方向指定
はなくなる。さらに、CBとCPの比β1に関する拘束も
なくなり、小形化が可能となる。
【0162】
【発明の効果】以上述べたように、この発明によれば、
以下のような効果が得られる。
以下のような効果が得られる。
【0163】第1発明乃至第3発明に係わり第1形態で
見られる効果 (1)コルピッツ発振回路のフィードバックキャパシタ
CBに、温度係数がプラスでかつ大きい、トランジスタ
タイプのキャパシタを用いているので、それ自身で温度
補償機能を有し、複合機能となるために、小形化・低コ
スト化ができる。 (2)該CBキャパシタのカソード側をアースに接続し
ているので、寄生キャパシタが短絡でき、プラスの大き
な温度係数を生かすことができ、温度補償が大幅にとれ
る。
見られる効果 (1)コルピッツ発振回路のフィードバックキャパシタ
CBに、温度係数がプラスでかつ大きい、トランジスタ
タイプのキャパシタを用いているので、それ自身で温度
補償機能を有し、複合機能となるために、小形化・低コ
スト化ができる。 (2)該CBキャパシタのカソード側をアースに接続し
ているので、寄生キャパシタが短絡でき、プラスの大き
な温度係数を生かすことができ、温度補償が大幅にとれ
る。
【0164】(3)コルピッツ発振回路のトランジスタ
ソース抵抗の直流電圧降下が該CBキャパシタに印加さ
れない様、デカップリングキャパシタCPを配し、その
キャパシタ比β1=CP/CBは1〜10に選ばれてい
る。その値が大きくないことが、トランジスタのソース
・アース間インピーダンスの抵抗性を低くしないで、か
つCBの温度係数を実効的に小さくしない。
ソース抵抗の直流電圧降下が該CBキャパシタに印加さ
れない様、デカップリングキャパシタCPを配し、その
キャパシタ比β1=CP/CBは1〜10に選ばれてい
る。その値が大きくないことが、トランジスタのソース
・アース間インピーダンスの抵抗性を低くしないで、か
つCBの温度係数を実効的に小さくしない。
【0165】(4)コルピッツ発振回路の検出キャパシ
タCAの基板側端子がCB側に接続されていて、その寄生
キャパシタがトランジスタの入力ゲートにないので、周
波数補償能力の低減が小さい。
タCAの基板側端子がCB側に接続されていて、その寄生
キャパシタがトランジスタの入力ゲートにないので、周
波数補償能力の低減が小さい。
【0166】(5)ゲート電圧を固定する抵抗RA、ソ
ース抵抗RSがポリシリコンであり、寄生キャパシタが
小さく周波数補償能力の低減を小さくしている。
ース抵抗RSがポリシリコンであり、寄生キャパシタが
小さく周波数補償能力の低減を小さくしている。
【0167】(6)RA,RSの基板側端子がVDとアー
スに接続されているので、寄生キャパシタが小さくなり
周波数補償能力の低減を小さくしている。
スに接続されているので、寄生キャパシタが小さくなり
周波数補償能力の低減を小さくしている。
【0168】(7)相互コンダクタンスgmは定常状態
比較でより小さくなっている。従って短時間周波数安定
度が非常に良くなる(ジッターが小さい)。gmが小さ
いことは出力電圧の安定性にも継がる。上記いずれもこ
の発明の水晶発振器を適用する移動体通信機器にとって
は好条件である。
比較でより小さくなっている。従って短時間周波数安定
度が非常に良くなる(ジッターが小さい)。gmが小さ
いことは出力電圧の安定性にも継がる。上記いずれもこ
の発明の水晶発振器を適用する移動体通信機器にとって
は好条件である。
【0169】(8)またgmが小さいことは使用するト
ランジスタの設計裕度を大きくするもので低コスト化が
できる。
ランジスタの設計裕度を大きくするもので低コスト化が
できる。
【0170】(9)さらに、gmが小さいことは不要発
振が起こりにくく、歩留りの向上ができ、このことから
も低コスト化が実現できる。
振が起こりにくく、歩留りの向上ができ、このことから
も低コスト化が実現できる。
【0171】第4発明に係わり第2形態で見られる効果 AT板に直列にバリキャップCDを設けたので、 (1)CDのカソード側をアース端子に接続することが
できるようになり、寄生容量を短絡して、キャパシタの
プラス温度係数の減少を小さくする効果が得られる。
できるようになり、寄生容量を短絡して、キャパシタの
プラス温度係数の減少を小さくする効果が得られる。
【0172】(2)同一のプラス温度係数のキャパシタ
で第1発明の2倍以上の温度補償能力が得られる。
で第1発明の2倍以上の温度補償能力が得られる。
【0173】(3)この第2発明は上記の効果の他第1
発明で得られた効果を発揮するものである。
発明で得られた効果を発揮するものである。
【0174】第5・第6発明に係わり第3、第4形態で
見られる効果 (1)BT=4,000のサーミスタを設けることで低温
部の補償の強化が出来る。
見られる効果 (1)BT=4,000のサーミスタを設けることで低温
部の補償の強化が出来る。
【0175】(2)その効果をAT板の主面法線角度の
許容温度の拡大で見積ると、従来のTCXOの2倍以上
に評価でき、水晶発振器全体の低コスト化が出来る。
許容温度の拡大で見積ると、従来のTCXOの2倍以上
に評価でき、水晶発振器全体の低コスト化が出来る。
【0176】(3)上記効果に加えて第1,第2発明の
効果を継承するものである。但しサーミスタを用いるの
で、第1,第2発明の場合よりgmに関する効果は若干
下ったものの、従来のTCXOに比し、充分な効果があ
り、(2)項の効果を加えて優秀性は一段と大きい。
効果を継承するものである。但しサーミスタを用いるの
で、第1,第2発明の場合よりgmに関する効果は若干
下ったものの、従来のTCXOに比し、充分な効果があ
り、(2)項の効果を加えて優秀性は一段と大きい。
【0177】第7発明に係わり第5形態で見られる効果 (1)任意のプラス温度係数のCB、CDが個別に得ら
れ、合わせてCB,CDの設計値からの偏差吸収も出来
る。この効果を、AT板の主面法線角度の許容偏差の拡
大で見積ると、視点により評価に差は出るが、少なくと
も従来のTCXOの場合に比し、4倍以上と見て良く、
AT板の歩留り向上から見て大幅な低コスト化ができ
る。
れ、合わせてCB,CDの設計値からの偏差吸収も出来
る。この効果を、AT板の主面法線角度の許容偏差の拡
大で見積ると、視点により評価に差は出るが、少なくと
も従来のTCXOの場合に比し、4倍以上と見て良く、
AT板の歩留り向上から見て大幅な低コスト化ができ
る。
【0178】(2)従来のTCXOでは、AT板の特性
に合わせた回路定数の変更は部品の取替え、即ちハンダ
づけの取りはずし→部品交換→再ハンダ付けとその工数
は多く、人為に頼りコスト増の大きなファクターとなっ
ていたが、この発明の構造では、スイッチのハード又は
ソフトスイッチングに依る手段であるので、オフライン
シミュレーションによる設計値或は必要な温度環境に発
振器全体を置いた(例えば70℃のオーブン中に)状態
で該スイッチングを固定するので、設備自動化適用が容
易であり、工数低減即ち低コスト化への寄与ができる。
に合わせた回路定数の変更は部品の取替え、即ちハンダ
づけの取りはずし→部品交換→再ハンダ付けとその工数
は多く、人為に頼りコスト増の大きなファクターとなっ
ていたが、この発明の構造では、スイッチのハード又は
ソフトスイッチングに依る手段であるので、オフライン
シミュレーションによる設計値或は必要な温度環境に発
振器全体を置いた(例えば70℃のオーブン中に)状態
で該スイッチングを固定するので、設備自動化適用が容
易であり、工数低減即ち低コスト化への寄与ができる。
【0179】第8発明に係わり第6形態で見られる効果 (1)上記第1発明から第5発明の効果はすべて継承す
る。
る。
【0180】(2)上記の他に高温部の補償強化が容易
に出来き、従って補償後の特性曲線も擬似5次曲線が得
られる。
に出来き、従って補償後の特性曲線も擬似5次曲線が得
られる。
【0181】(3)上記により、AT板の主面法線角度
の許容偏差は更に拡大し、従来のTCXOの場合に比し
5倍以上となる。
の許容偏差は更に拡大し、従来のTCXOの場合に比し
5倍以上となる。
【0182】第9・第10発明に係わり第7、第8形態
で見られる効果 (1)第1発明、第2発明および第5発明の効果を継承
する。
で見られる効果 (1)第1発明、第2発明および第5発明の効果を継承
する。
【0183】(2)AT板の主面法線角度の許容偏差で
の評価は、温度補償電圧VC発生回路と第1・第2およ
び第5発明との補償機能分担で決まるため非常に困難で
あるが、それぞれは互いに拡大ベクトルを大きくする和
の形になっていて、現状のAT板加工技術では、その許
容偏差を意識する必要のない域に近づきつつある。
の評価は、温度補償電圧VC発生回路と第1・第2およ
び第5発明との補償機能分担で決まるため非常に困難で
あるが、それぞれは互いに拡大ベクトルを大きくする和
の形になっていて、現状のAT板加工技術では、その許
容偏差を意識する必要のない域に近づきつつある。
【0184】第11発明に係わり第9形態で見られる効
果 現状のディクリート部品機械の発振回路にも適用でき、
その小形化低コスト化を実現出来る。
果 現状のディクリート部品機械の発振回路にも適用でき、
その小形化低コスト化を実現出来る。
【図1】この発明の第1形態を示す回路図。
【図2】第1形態の動作を述べるための説明図。
【図3】第2形態を示す回路図。
【図4】第3形態を示す回路図。
【図5】第4形態を示す回路図。
【図6】第5形態を示す回路図。
【図7】第6形態を示す回路図。
【図8】第7形態を示す回路図
【図9】第8形態を示す回路図。
【図10】AT板水晶振動子の周波数・温度特性図。
【図11】AT板水晶振動子の周波数・温度特性図。
【図12】Δθに対する特性値(ym,xm,x00)の曲
線図。
線図。
【図13】従来のコルピッツ発振回路を示す回路図。
【図14】Aは図13における補償回路の基本構成図、
Bは基本構成の変換図、Cは最終変換図。
Bは基本構成の変換図、Cは最終変換図。
【図15】発振周波数f0を求めるときの概略構成図。
【図16】TCXOの温度・周波数変動特性図。
【図17】DTCXOの回路構成図。
FET…電界効果トランジスタ X…水晶振動子 RA,RS…抵抗 CA…検出キャパシタ CB…フィードバックキャパシタ CP…デカップリングキャパシタ CC…出力用キャパシタ
フロントページの続き (72)発明者 林 睦夫 東京都品川区大崎2丁目1番17号 株式会 社明電舎内 (72)発明者 松本 一成 東京都品川区大崎2丁目1番17号 株式会 社明電舎内 (72)発明者 土屋 主税 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 西森 英二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 松井 孝至 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (11)
- 【請求項1】 MOS形トランジスタと、このトランジ
スタのドレイン・ゲート間に接続されたゲート電圧固定
用の第1抵抗と、前記トランジスタのソースとアース母
線との間に接続された第2抵抗と、前記トランジスタの
ゲートとアース母線との間に接続され、コルピッツ発振
回路の検出キャパシタとフィードバックキャパシタを構
成する半導体キャパシタからなる直列回路と、この直列
回路の共通接続点と前記トランジスタのソース間に接続
されたデカップリングキャパシタと、前記トランジスタ
のゲートとアース母線間に接続された水晶振動子とから
なる温度補償水晶発振装置。 - 【請求項2】 前記半導体キャパシタはトランジスタタ
イプのバリアブルキャパシターからなることを特徴とす
る請求項1記載の温度補償水晶発振装置。 - 【請求項3】 前記第1、第2抵抗はポリシリコン抵抗
からなることを特徴とする請求項1記載の温度補償水晶
発振装置。 - 【請求項4】 前記トランジスタのゲートとアース母線
間に水晶振動子と半導体キャパシタとの直列回路を挿入
したことを特徴とする請求項1、2または3記載の温度
補償水晶発振装置。 - 【請求項5】 前記トランジスタのゲートとアース母線
間に水晶振動子とサーミスタとの直列回路を挿入したこ
とを特徴とする請求項1、2または3記載の温度補償水
晶発振装置。 - 【請求項6】 前記トランジスタのゲートとアース母線
間に水晶振動子、サーミスタおよび半導体キャパシタを
順次直列した直列回路を挿入したことを特徴とする請求
項1、2または3記載の温度補償水晶発振装置。 - 【請求項7】 前記半導体キャパシタは複数並列接続す
るとともに、この並列回路に、複数並列接続した温度係
数の小さいキャパシタ群からなる並列回路を並列接続し
たことを特徴とする請求項1乃至6記載の温度補償水晶
発振装置。 - 【請求項8】 前記水晶振動子とアース母線間に、温度
で抵抗値が変化するサーミスタと固定キャパシタの並直
列回路で構成される高温部温度補償回路を介挿したこと
を特徴とする請求項1乃至7記載の温度補償水晶発振装
置。 - 【請求項9】 前記検出キャパシタと半導体キャパシタ
とからなる直列回路の半導体キャパシタのアース側に温
度補償電圧発生回路を設け、この発生回路から逆バイア
ス電圧を半導体キャパシタに与えて、検出キャパシタと
半導体キャパシタとの共通接続点とアース母線間に抵抗
を接続して半導体キャパシタの容量を変化させるように
したことを特徴とする請求項1、2または3記載の温度
補償水晶発振装置。 - 【請求項10】 前記検出キャパシタと半導体キャパシ
タとからなる直列回路の半導体キャパシタのアース側お
よび水晶振動子と半導体キャパシタとからなる直列回路
の半導体キャパシタのアース側に温度補償電圧発生回路
を設け、この発生回路から逆バイアス電圧を両半導体キ
ャパシタに与えて、検出キャパシタと半導体キャパシタ
および水晶振動子と半導体キャパシタとの共通接続点と
アース母線間にそれぞれ抵抗を接続して半導体キャパシ
タの容量を変化させるようにしたことを特徴とする請求
項4記載の温度補償水晶発振装置。 - 【請求項11】 前記半導体キャパシタがプラス温度係
数を持つことを特徴とする請求項1乃至10記載の温度
補償水晶発振装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21033395A JPH0964641A (ja) | 1995-08-18 | 1995-08-18 | 温度補償水晶発振装置 |
EP96108186A EP0744836A3 (en) | 1995-05-25 | 1996-05-22 | Temperature compensated crystal oscillator |
US08/653,748 US5668506A (en) | 1995-05-25 | 1996-05-23 | Temperature compensated crystal oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21033395A JPH0964641A (ja) | 1995-08-18 | 1995-08-18 | 温度補償水晶発振装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0964641A true JPH0964641A (ja) | 1997-03-07 |
Family
ID=16587685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21033395A Withdrawn JPH0964641A (ja) | 1995-05-25 | 1995-08-18 | 温度補償水晶発振装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0964641A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002011277A1 (en) * | 2000-08-01 | 2002-02-07 | Yeon Moon Jeong | High-frequency oscillation circuit |
JP2008035409A (ja) * | 2006-07-31 | 2008-02-14 | Nippon Dempa Kogyo Co Ltd | 感知装置 |
-
1995
- 1995-08-18 JP JP21033395A patent/JPH0964641A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002011277A1 (en) * | 2000-08-01 | 2002-02-07 | Yeon Moon Jeong | High-frequency oscillation circuit |
US6683507B2 (en) | 2000-08-01 | 2004-01-27 | Yeon Moon Jeong | High-frequency oscillation circuit |
KR100759508B1 (ko) * | 2000-08-01 | 2007-09-18 | 정연문 | 귀환루프를 갖는 고주파 발진 회로 |
JP2008035409A (ja) * | 2006-07-31 | 2008-02-14 | Nippon Dempa Kogyo Co Ltd | 感知装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8564378B2 (en) | Voltage-controlled oscillating circuit and crystal oscillator | |
JPH0718897B2 (ja) | 水晶発振器の周波数温度補償回路 | |
KR100772747B1 (ko) | 집적회로제조를위한넓은주파수범위및낮은잡음의전압제어발진기 | |
US20070126485A1 (en) | Voltage-controlled oscillator | |
US7049899B2 (en) | Temperature compensated piezoelectric oscillator and electronic device using the same | |
EP1777808A1 (en) | High frequency Colpitts oscillation circuit | |
JP2004320417A (ja) | 温度補償圧電発振器 | |
JPH1188052A (ja) | 温度補償型水晶発振器 | |
US6043720A (en) | Oscillator frequency drift compensated by varying different biassing parameters | |
JP2003332842A (ja) | 発振器 | |
JPH0964641A (ja) | 温度補償水晶発振装置 | |
JP2000031741A (ja) | 発振周波数制御方泡電圧制御圧電発振器、電圧制御圧電発振器調整システムおよび電圧制御圧電発振器調整方法 | |
JP3646236B2 (ja) | 水晶発振回路及び水晶発振用集積回路装置 | |
US7109814B2 (en) | Piezoelectric oscillator | |
JP2005217773A (ja) | 電圧制御型圧電発振器 | |
US7009459B2 (en) | Piezoelectric oscillator having a non-inductive load with a collector-emitter capacitor | |
Hu et al. | Fully integrated 9 GHz CMOS VCO with very low phase noise | |
JP4428124B2 (ja) | 温度補償発振器 | |
JPS6212684B2 (ja) | ||
JPH0533054Y2 (ja) | ||
JP2004356872A (ja) | 温度補償型圧電発振器 | |
JPH03126303A (ja) | 温度補償水晶発振器 | |
JPH06224635A (ja) | 温度補償水晶発振器 | |
JP2004266820A (ja) | 圧電発振回路 | |
JP2000165144A (ja) | 電圧制御圧電発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |