JPH0961500A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0961500A JPH0961500A JP7242410A JP24241095A JPH0961500A JP H0961500 A JPH0961500 A JP H0961500A JP 7242410 A JP7242410 A JP 7242410A JP 24241095 A JP24241095 A JP 24241095A JP H0961500 A JPH0961500 A JP H0961500A
- Authority
- JP
- Japan
- Prior art keywords
- test
- clock signal
- scan
- burn
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は半導体装置に関し、例
えば、診断用のスキャンパスとダイナミックバーインテ
スト用のパターン発生回路とを備える高速論理集積回路
装置ならびにその信頼性の向上に利用して特に有効な技
術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and is particularly effective for use in a high-speed logic integrated circuit device including a scan path for diagnosis and a pattern generation circuit for dynamic burn-in test, and its reliability. Technology.
【0002】[0002]
【従来の技術】コンピュータシステム等の構築に供され
診断用のスキャンパスを備える高速論理集積回路装置が
ある。また、高い信頼性が要求される高速論理集積回路
装置等の初期不良を早期に検出しスクリーニングするた
め、例えば電源電圧や周辺温度を通常より高くした状態
で加速試験を行ういわゆるバーイン(エージング)テス
トがある。さらに、スキャンパスを介して所定パターン
のスキャンデータ及びアドレスを与えながらバーインテ
ストを行うダイナミックバーインテストがあり、そのた
めのパターン発生回路を内蔵する高速論理集積回路装置
がある。2. Description of the Related Art There is a high-speed logic integrated circuit device which is used for constructing a computer system and has a scan path for diagnosis. Also, in order to detect and screen early failures of high-speed logic integrated circuit devices that require high reliability at an early stage, for example, a so-called burn-in (aging) test in which an acceleration test is performed with a power supply voltage and an ambient temperature higher than usual. There is. Furthermore, there is a dynamic burn-in test that performs a burn-in test while applying scan data and an address of a predetermined pattern via a scan path, and there is a high-speed logic integrated circuit device that incorporates a pattern generation circuit for that purpose.
【0003】[0003]
【発明が解決しようとする課題】ダイナミックバーイン
テスト用のパターン発生回路を内蔵する従来の高速論理
集積回路装置等において、パターン発生に必要なテスト
クロック信号は、通常の論理ゲート等からなる入力バッ
ファを介してチップ内に入力され、このテストクロック
信号を入力するための外部端子も、診断用ということで
パッケージの比較的条件の良くない位置に配置される。
近年、高速論理集積回路装置は高速化・大規模化の一途
にあり、これにともなってテストクロック信号の波形歪
が大きくなりつつある。この結果、特にテストクロック
信号の立ち上がり又は立ち下がり時の論理スレッシホル
ド近傍においていわゆるチャタリングノイズが発生しや
すくなるため、パターン発生回路の動作が不安定となっ
てダイナミックバーインテストの精度が低下し、高速論
理集積回路装置等の信頼性が低下する。In a conventional high-speed logic integrated circuit device or the like having a built-in pattern generation circuit for a dynamic burn-in test, a test clock signal required for pattern generation is an input buffer composed of a normal logic gate or the like. The external terminal for inputting this test clock signal through the chip via the chip is also arranged at a position where the conditions are relatively unfavorable for the purpose of diagnosis.
In recent years, high-speed logic integrated circuit devices have been increasing in speed and scale, and along with this, waveform distortion of the test clock signal is increasing. As a result, so-called chattering noise is likely to occur particularly near the logic threshold when the test clock signal rises or falls, so that the operation of the pattern generation circuit becomes unstable and the accuracy of the dynamic burn-in test decreases, resulting in high-speed logic. The reliability of the integrated circuit device or the like is reduced.
【0004】この発明の目的は、ダイナミックバーイン
テスト用のテストクロック信号のチャタリングノイズを
抑制し、パターン発生回路の動作を安定化することにあ
る。この発明の他の目的は、ダイナミックバーインテス
トの精度を高め、パターン発生回路を内蔵する高速論理
集積回路装置等の信頼性を高めることにある。An object of the present invention is to suppress chattering noise of a test clock signal for a dynamic burn-in test and stabilize the operation of a pattern generating circuit. Another object of the present invention is to improve the accuracy of the dynamic burn-in test and the reliability of a high-speed logic integrated circuit device or the like having a built-in pattern generation circuit.
【0005】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
【0006】[0006]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、診断用のスキャンパスとダイ
ナミックバーインテスト用のパターン発生回路とを備え
る高速論理集積回路装置等において、外部からパターン
発生回路に供給すべきテストクロック信号を、例えば非
反転信号及び反転信号からなる相補信号とするととも
に、そのセット入力端子及びリセット入力端子にテスト
クロック信号の非反転信号及び反転信号をそれぞれ受け
るセットリセット型のフリップフロップを介してパター
ン発生回路に伝達する。The following is a brief description of an outline of a typical invention among the inventions disclosed in the present application. That is, in a high-speed logic integrated circuit device or the like having a scan path for diagnosis and a pattern generation circuit for a dynamic burn-in test, a test clock signal to be supplied to the pattern generation circuit from the outside is composed of, for example, a non-inverted signal and an inverted signal. The complementary signals are transmitted to the pattern generating circuit via set / reset type flip-flops which receive the non-inverted signal and the inverted signal of the test clock signal at the set input terminal and the reset input terminal, respectively.
【0007】[0007]
【作用】上記手段によれば、テストクロック信号の入力
用外部端子がパッケージの比較的条件の良くない位置に
配置され、テストクロック信号の波形歪みが比較的大き
くなった場合でも、パターン発生回路に伝達されるテス
トクロック信号のチャタリングノイズを抑制し、パター
ン発生回路の動作を安定化することができる。この結
果、ダイナミックバーインテストの精度を高め、パター
ン発生回路を内蔵する高速論理集積回路装置等の信頼性
を高めることができる。According to the above means, the external terminals for inputting the test clock signal are arranged at the position where the condition of the package is relatively poor, and the pattern generating circuit can be provided even if the waveform distortion of the test clock signal becomes relatively large. Chattering noise of the transmitted test clock signal can be suppressed and the operation of the pattern generation circuit can be stabilized. As a result, the accuracy of the dynamic burn-in test can be improved, and the reliability of a high-speed logic integrated circuit device or the like having a pattern generation circuit can be improved.
【0008】[0008]
【実施例】図1には、この発明が適用された高速論理集
積回路装置(半導体装置)の一実施例のブロック図が示
されている。同図をもとに、まず高速論理集積回路装置
の構成及び動作の概要について説明する。なお、図1の
各ブロックを構成する回路素子は、公知の半導体集積回
路の製造技術により、単結晶シリコンのような1個の半
導体基板上に形成される。また、この実施例の高速論理
集積回路装置は、特に制限されないが、他の複数の高速
論理集積回路装置又はメモリ集積回路装置等とともに、
ある超高速コンピュータシステムを構成する。FIG. 1 is a block diagram showing an embodiment of a high speed logic integrated circuit device (semiconductor device) to which the present invention is applied. First, the outline of the configuration and operation of the high-speed logic integrated circuit device will be described with reference to FIG. The circuit elements forming each block of FIG. 1 are formed on a single semiconductor substrate such as single crystal silicon by a known semiconductor integrated circuit manufacturing technique. The high-speed logic integrated circuit device of this embodiment is not particularly limited, but together with other plurality of high-speed logic integrated circuit devices or memory integrated circuit devices,
Configure an ultra-high speed computer system.
【0009】図1において、この実施例の高速論理集積
回路装置は、多数の組合せ回路及び順序回路が結合され
てなる論理部LBをその基本構成要素とする。この論理
部LBには、外部端子DI1〜DIiを介してiビット
の入力データDI1〜DIiが入力され、そのjビット
の出力データDO1〜DIjは、外部端子DO1〜DO
jを介して高速論理集積回路装置の外部に出力される。
論理部LBには、さらに外部端子CKを介してシステム
クロック信号CKが供給され、外部端子TMを介してテ
ストモード信号TMが供給される。また、スキャンパス
制御回路SCTLから内部スキャン入力データFSDI
ならびにpビットのフリップフロップ選択信号FSE1
〜FSEpが供給され、その内部スキャン出力データF
SDOはスキャンパス制御回路SCTLに供給される。In FIG. 1, the high-speed logic integrated circuit device of this embodiment has a logic unit LB, which is a combination of a large number of combinational circuits and sequential circuits, as its basic constituent element. The logic section LB is input with i-bit input data DI1 to DIi via external terminals DI1 to DIi, and its j-bit output data DO1 to DIj are external terminals DO1 to DOi.
It is output to the outside of the high-speed logic integrated circuit device via j.
The system clock signal CK is further supplied to the logic section LB through the external terminal CK, and the test mode signal TM is supplied through the external terminal TM. Also, the internal scan input data FSDI is output from the scan path control circuit SCTL.
And p-bit flip-flop selection signal FSE1
~ FSEp is supplied and its internal scan output data F
The SDO is supplied to the scan path control circuit SCTL.
【0010】一方、スキャンパス制御回路SCTLに
は、外部端子SA1〜SAkを介してkビットのスキャ
ンアドレス信号SA1〜SAkが供給される。また、外
部端子SDIを介してスキャン入力データSDIが供給
され、論理部LBから出力される内部スキャン出力デー
タFSDOは、外部端子SDOを介して高速論理集積回
路装置の外部に出力される。スキャンパス制御回路SC
TLには、さらにバーインテスト制御回路BCTLから
バーインテスト用スキャン入力データBSDIならびに
kビットのバーインテスト用スキャンアドレス信号BA
1〜BAkが供給される。このバーインテスト制御回路
BCTLには、外部端子BTMを介してバーインテスト
モード信号BTMが供給されるとともに、外部端子TC
S及びTCRを介して2相のテストクロック信号つまり
セットクロック信号TCS及びリセットクロック信号T
CRがそれぞれ供給される。On the other hand, the scan path control circuit SCTL is supplied with k-bit scan address signals SA1 to SAk via external terminals SA1 to SAk. The scan input data SDI is supplied via the external terminal SDI, and the internal scan output data FSDO output from the logic unit LB is output to the outside of the high speed logic integrated circuit device via the external terminal SDO. Scan path control circuit SC
The TL further includes scan input data BSDI for burn-in test and a scan address signal BA for burn-in test of k bits from the burn-in test control circuit BCTL.
1 to BAk are supplied. The burn-in test mode signal BTM is supplied to the burn-in test control circuit BCTL via the external terminal BTM, and at the same time, the external terminal TC is supplied.
A two-phase test clock signal, that is, a set clock signal TCS and a reset clock signal T via S and TCR.
Each CR is supplied.
【0011】ここで、論理部LBは、高速論理集積回路
装置が通常の動作モードとされテストモード信号TMが
ロウレベルとされるとき、システムクロック信号CKに
従って同期動作し、入力データDI1〜DIiに対して
所定の論理演算処理を施した後、その結果を出力データ
DO1〜DOjとして外部装置に出力する。Here, the logic unit LB operates synchronously in accordance with the system clock signal CK when the high-speed logic integrated circuit device is in the normal operation mode and the test mode signal TM is at the low level, and operates on the input data DI1 to DIi. Then, a predetermined logical operation process is performed, and the result is output to the external device as output data DO1 to DOj.
【0012】この実施例において、論理部LBの順序回
路を構成するフリップフロップは、後述するように、高
速論理集積回路装置が所定の試験診断モードとされテス
トモード信号TMがハイレベルとされることで選択的に
診断用スキャンパスを構成する。このとき、各フリップ
フロップは、対応するフリップフロップ選択信号FSE
1〜FSEpのハイレベルを受けて選択的に指定され、
同じくスキャンパス制御回路SCTLから供給される内
部スキャン入力データFSDIを選択的に取り込み、あ
るいはその保持データを内部スキャン出力データFSD
Oとして選択的にスキャンパス制御回路SCTLに出力
する。これにより、1個のフリップフロップを単位とす
るいわゆるランダムスキャンを実施し、高速論理集積回
路装置の的確な試験・診断を実現することができる。In this embodiment, in the flip-flops forming the sequential circuit of the logic section LB, the high-speed logic integrated circuit device is set to a predetermined test diagnosis mode and the test mode signal TM is set to the high level, as described later. To selectively configure a diagnostic scan path. At this time, each flip-flop has a corresponding flip-flop selection signal FSE.
1-FSEp high level is received and selectively specified,
Similarly, the internal scan input data FSDI supplied from the scan path control circuit SCTL is selectively taken in, or the held data is stored in the internal scan output data FSD.
It is selectively output as O to the scan path control circuit SCTL. As a result, so-called random scan is performed in units of one flip-flop, and accurate testing / diagnosis of the high-speed logic integrated circuit device can be realized.
【0013】次に、スキャンパス制御回路SCTLは、
高速論理集積回路装置が通常の試験診断モードとされテ
ストモード信号TMがハイレベルまたバーインテストモ
ード信号BTMがロウレベルとされるとき、外部の試験
装置から外部端子SA1〜SAkを介して供給されるス
キャンアドレス信号SA1〜SAkをデコードして、対
応するフリップフロップ選択信号FSE1〜FSEpを
択一的にハイレベルとする。また、このとき、外部の試
験装置から外部端子SDIを介して入力されるスキャン
入力データSDIを内部スキャン入力データFSDIと
して論理部LBに伝達し、論理部LBから内部スキャン
出力データFSDOとして出力されるスキャン出力デー
タを外部端子SDOから外部の試験装置に出力する。Next, the scan path control circuit SCTL is
When the high-speed logic integrated circuit device is set to the normal test diagnosis mode and the test mode signal TM is set to the high level and the burn-in test mode signal BTM is set to the low level, the scan supplied from the external test device through the external terminals SA1 to SAk. The address signals SA1 to SAk are decoded and the corresponding flip-flop selection signals FSE1 to FSEp are alternatively set to the high level. At this time, the scan input data SDI input from the external test apparatus through the external terminal SDI is transmitted to the logic unit LB as the internal scan input data FSDI, and is output from the logic unit LB as the internal scan output data FSDO. The scan output data is output from the external terminal SDO to an external test device.
【0014】一方、スキャンパス制御回路SCTLは、
高速論理集積回路装置がダイナミックバーインテストモ
ードとされテストモード信号TM及びバーインテストモ
ード信号BTMがともにハイレベルとされるとき、バー
インテスト制御回路BCTLから供給されるバーインテ
スト用スキャンアドレス信号BA1〜BAkをデコード
して、対応するフリップフロップ選択信号FSE1〜F
SEpを択一的にハイレベルとする。また、バーインテ
スト制御回路BCTLから供給されるバーインテスト用
スキャン入力データBSDIを、内部スキャン入力デー
タFSDIとして論理部LBに伝達する。なお、ダイナ
ミックバーインテスト時、論理部LBから出力される内
部スキャン出力データFSDOは無視される。On the other hand, the scan path control circuit SCTL is
When the high-speed logic integrated circuit device is set to the dynamic burn-in test mode and both the test mode signal TM and the burn-in test mode signal BTM are set to the high level, the burn-in test scan address signals BA1 to BAk supplied from the burn-in test control circuit BCTL are supplied. After decoding, the corresponding flip-flop selection signals FSE1 to FSE1 to FSE
SEp is alternatively set to the high level. Also, the scan input data BSDI for burn-in test supplied from the burn-in test control circuit BCTL is transmitted to the logic unit LB as internal scan input data FSDI. During the dynamic burn-in test, the internal scan output data FSDO output from the logic unit LB is ignored.
【0015】バーインテスト制御回路BCTLは、後述
するように、セットクロック信号TCS及びリセットク
ロック信号TCRを受けるテストクロックバッファと、
このテストクロックバッファの出力信号を受けるパター
ン発生回路とを含む。このうち、テストクロックバッフ
ァは、2相のセットクロック信号TCS及びリセットク
ロック信号TCRをもとに所定のテストクロック信号を
生成し、パターン発生回路は、テストクロック信号をも
とに所定パターンのスキャンアドレス信号BA1〜BA
kならびにスキャン入力データBSDIを生成する。The burn-in test control circuit BCTL has a test clock buffer that receives a set clock signal TCS and a reset clock signal TCR, as will be described later.
A pattern generating circuit for receiving the output signal of the test clock buffer. Of these, the test clock buffer generates a predetermined test clock signal based on the two-phase set clock signal TCS and the reset clock signal TCR, and the pattern generation circuit generates a predetermined pattern scan address based on the test clock signal. Signals BA1 to BA
Generate k and scan input data BSDI.
【0016】図2には、図1の高速論理集積回路装置に
設けられるスキャンパスの一実施例の接続図が示され、
図3には、図1の高速論理集積回路装置に含まれるバー
インテスト制御回路BCTLの一実施例の回路図が示さ
れている。また、図4には、図1の高速論理集積回路装
置のバーインテスト時における一実施例の信号波形図が
示され、図5には、そのバーインテスト時における一実
施例の拡大信号波形図が示されている。これらの図をも
とに、この実施例の高速論理集積回路装置のスキャンパ
ス及びバーインテスト制御回路BCTLの具体的構成及
び動作とダイナミックバーインテストの概要ならびにそ
の特徴について説明する。FIG. 2 is a connection diagram of an embodiment of the scan path provided in the high speed logic integrated circuit device of FIG.
FIG. 3 is a circuit diagram of an embodiment of the burn-in test control circuit BCTL included in the high speed logic integrated circuit device of FIG. Further, FIG. 4 shows a signal waveform diagram of one embodiment at the time of burn-in test of the high-speed logic integrated circuit device of FIG. 1, and FIG. 5 shows an enlarged signal waveform diagram of one embodiment at the time of the burn-in test. It is shown. Based on these figures, the specific configuration and operation of the scan path and burn-in test control circuit BCTL of the high-speed logic integrated circuit device of this embodiment, the outline of the dynamic burn-in test, and the features thereof will be described.
【0017】図2において、高速論理集積回路装置の論
理部LBは、通常時は組合せ回路をそれぞれ構成し試験
診断時にはスキャンパスを構成するp個のフリップフロ
ップFF1〜FFpを備える。また、スキャンパス制御
回路SCTLは、スキャンアドレス選択回路SASL,
スキャンアドレスデコーダSADCならびにスキャン入
力データ選択回路SDSLを備え、バーインテスト制御
回路BCTLは、テストクロックバッファTCB及びパ
ターン発生回路PATGを備える。In FIG. 2, the logic unit LB of the high-speed logic integrated circuit device is provided with p flip-flops FF1 to FFp which normally form a combination circuit and which form a scan path during test diagnosis. Further, the scan path control circuit SCTL includes scan address selection circuits SASL,
The scan address decoder SADC and the scan input data selection circuit SDSL are provided, and the burn-in test control circuit BCTL is provided with a test clock buffer TCB and a pattern generation circuit PATG.
【0018】このうち、論理部LBのフリップフロップ
FF1〜FFpのテストモード入力端子TMには、外部
端子TMを介してテストモード信号TMが共通に供給さ
れ、そのクロック入力端子CKには、外部端子CKを介
してシステムクロック信号CKが共通に供給される。ま
た、各フリップフロップのデータ入力端子Dには、図示
されない前段の組合せ回路から対応する入力データFD
1〜FDpがそれぞれ供給され、そのデータイネーブル
入力端子DEには、図示されない制御回路から対応する
データイネーブル信号DE1〜DEpがそれぞれ供給さ
れる。さらに、各フリップフロップのスキャン入力端子
SIには、スキャンパス制御回路SCTLから内部スキ
ャン入力データFSDIが共通に供給され、そのスキャ
ンイネーブル入力端子SEには、対応するフリップフロ
ップ選択信号FSE1〜FSEpがそれぞれ供給され
る。一方、フリップフロップFF1〜FFpの非反転出
力信号Qは、出力データFQ1〜FQpとして図示され
ない後段の組合せ回路にそれぞれ供給され、そのスキャ
ン出力信号SOは、結線論理和(ワイヤドOR)回路を
経て内部スキャン出力データFSDOとなる。Of these, the test mode signal TM is commonly supplied to the test mode input terminals TM of the flip-flops FF1 to FFp of the logic section LB via the external terminal TM, and the clock input terminal CK thereof has an external terminal. The system clock signal CK is commonly supplied via CK. Further, the data input terminal D of each flip-flop is connected to the corresponding input data FD from the combinational circuit of the preceding stage (not shown).
1 to FDp are respectively supplied, and corresponding data enable signals DE1 to DEp are respectively supplied to the data enable input terminals DE from a control circuit (not shown). Further, the scan input terminal SI of each flip-flop is commonly supplied with the internal scan input data FSDI from the scan path control circuit SCTL, and the corresponding scan enable input terminal SE receives the corresponding flip-flop selection signals FSE1 to FSEp. Supplied. On the other hand, the non-inverted output signals Q of the flip-flops FF1 to FFp are respectively supplied as output data FQ1 to FQp to a combinational circuit in the subsequent stage (not shown), and the scan output signal SO passes through a connection logical sum (wired OR) circuit and is internally supplied. It becomes the scan output data FSDO.
【0019】高速論理集積回路装置が通常の動作モード
とされテストモード信号TMがロウレベルとされると
き、論理部LBのフリップフロップFF1〜FFpは、
対応するデータイネーブル信号DE1〜DEpのハイレ
ベルを受けて対応する入力データFD1〜FDpをそれ
ぞれ取り込み、その非反転出力信号Qつまり出力データ
FQ1〜FQpを選択的にハイレベル又はロウレベルと
する。また、高速論理集積回路装置が所定の試験診断モ
ードとされテストモード信号TMがロウレベルとされる
ときには、対応するスキャンイネーブル信号つまりフリ
ップフロップ選択信号FSE1〜FSEpのハイレベル
を受けて内部スキャン入力データFSDIを選択的に取
り込み、その非反転出力信号Qを内部スキャン出力デー
タFSDOとして選択的に出力する。これにより、フリ
ップフロップFF1〜FFpは、通常の動作モード時は
対応する組合せ回路の出力信号を受けて順序回路として
機能し、所定の試験診断モード時は診断用スキャンパス
を構成する。When the high-speed logic integrated circuit device is set to the normal operation mode and the test mode signal TM is set to the low level, the flip-flops FF1 to FFp of the logic section LB are
Receiving the high level of the corresponding data enable signals DE1 to DEp, the corresponding input data FD1 to FDp are respectively taken in, and the non-inverted output signal Q, that is, the output data FQ1 to FQp is selectively set to the high level or the low level. When the high-speed logic integrated circuit device is set to the predetermined test diagnostic mode and the test mode signal TM is set to the low level, the internal scan input data FSDI is received in response to the high level of the corresponding scan enable signal, that is, the flip-flop selection signals FSE1 to FSEp. Are selectively captured, and the non-inverted output signal Q is selectively output as the internal scan output data FSDO. As a result, the flip-flops FF1 to FFp function as a sequential circuit by receiving the output signal of the corresponding combinational circuit in the normal operation mode, and configure a diagnostic scan path in the predetermined test diagnostic mode.
【0020】次に、スキャンパス制御回路SCTLのス
キャンアドレス選択回路SASLの一方の入力端子に
は、外部端子SA1〜SAkを介してkビットのスキャ
ンアドレス信号SA1〜SAkが供給され、その他方の
入力端子には、バーインテスト制御回路BCTLのパタ
ーン発生回路PATGからkビットのバーインテスト用
スキャンアドレス信号BA1〜BAkが供給される。ま
た、スキャン入力データ選択回路SDSLの一方の入力
端子には、外部端子SDIを介してスキャン入力データ
SDIが供給され、その他方の入力端子には、パターン
発生回路PATGからバーインテスト用スキャン入力デ
ータBSDIが供給される。これらのスキャンアドレス
選択回路SASL及びスキャン入力データ選択回路SD
SLの制御端子には、外部端子BTMからバーインテス
ト制御回路BCTLを介してバーインテストモード信号
BTMが共通に供給される。Next, k-bit scan address signals SA1 to SAk are supplied to one input terminal of the scan address selection circuit SASL of the scan path control circuit SCTL via the external terminals SA1 to SAk, and the other input is supplied. The k-bit burn-in test scan address signals BA1 to BAk are supplied to the terminals from the pattern generation circuit PATG of the burn-in test control circuit BCTL. Further, scan input data SDI is supplied to one input terminal of the scan input data selection circuit SDSL via the external terminal SDI, and the other input terminal is supplied from the pattern generation circuit PATG to the scan input data BSDI for burn-in test. Is supplied. These scan address selection circuit SASL and scan input data selection circuit SD
The burn-in test mode signal BTM is commonly supplied to the control terminal of SL from the external terminal BTM via the burn-in test control circuit BCTL.
【0021】スキャンアドレス選択回路SASLは、高
速論理集積回路装置が通常の試験診断モードとされバー
インテストモード信号BTMがロウレベルとされると
き、外部端子SA1〜SAkを介して入力されるスキャ
ンアドレス信号SA1〜SAkを選択し、スキャンアド
レスデコーダSADCに伝達する。また、高速論理集積
回路装置がダイナミックバーインテストモードとされバ
ーインテストモード信号BTMがハイレベルとされると
きには、バーインテスト制御回路BCTLから供給され
るバーインテスト用スキャンアドレス信号BA1〜BA
kを選択し、スキャンアドレスデコーダSADCに伝達
する。スキャンアドレスデコーダSADCは、スキャン
アドレス選択回路SASLを介して選択的に伝達される
スキャンアドレス信号SA1〜SAkあるいはBA1〜
BAkをデコードして、対応するフリップフロップ選択
信号FSE1〜FSEpを択一的にハイレベルとし、論
理部LBのフリップフロップFF1〜FFpを択一的に
指定する。The scan address selection circuit SASL receives the scan address signal SA1 input through the external terminals SA1 to SAk when the high-speed logic integrated circuit device is in the normal test diagnostic mode and the burn-in test mode signal BTM is at the low level. To SAk are selected and transmitted to the scan address decoder SADC. When the high-speed logic integrated circuit device is set to the dynamic burn-in test mode and the burn-in test mode signal BTM is set to the high level, the burn-in test scan address signals BA1 to BA supplied from the burn-in test control circuit BCTL.
k is selected and transmitted to the scan address decoder SADC. The scan address decoder SADC includes scan address signals SA1 to SAk or BA1 to BA1 selectively transmitted through the scan address selection circuit SASL.
BAk is decoded and the corresponding flip-flop selection signals FSE1 to FSEp are alternatively set to the high level, and the flip-flops FF1 to FFp of the logic unit LB are designated alternatively.
【0022】一方、スキャン入力データ選択回路SDS
Lは、高速論理集積回路装置が通常の試験診断モードと
されバーインテストモード信号BTMがロウレベルとさ
れるとき、外部端子SDIを介して入力されるスキャン
入力データSDIを選択し、内部スキャン入力データF
SDIとして論理部LBのフリップフロップFF1〜F
Fpに伝達する。また、高速論理集積回路装置がダイナ
ミックバーインテストモードとされバーインテストモー
ド信号BTMがハイレベルとされるときには、バーイン
テスト制御回路BCTLから供給されるバーインテスト
用スキャン入力データBSDIを選択し、内部スキャン
入力データFSDIとして論理部LBのフリップフロッ
プFF1〜FFpに伝達する。これらのフリップフロッ
プに伝達された内部スキャン入力データFSDIは、前
述のように、フリップフロップ選択信号FSE1〜FS
Epに従って択一的に取り込まれ、その非反転出力信号
Qも、これらのフリップフロップ選択信号に従って択一
的に内部スキャン出力データFSDOとして選択され、
外部端子SDOから出力される。On the other hand, the scan input data selection circuit SDS
The L selects the scan input data SDI input via the external terminal SDI when the high-speed logic integrated circuit device is set to the normal test diagnostic mode and the burn-in test mode signal BTM is set to the low level, and the internal scan input data F is selected.
Flip-flops FF1 to F of the logic unit LB as SDI
Transmit to Fp. When the high-speed logic integrated circuit device is set to the dynamic burn-in test mode and the burn-in test mode signal BTM is set to the high level, the burn-in test scan input data BSDI supplied from the burn-in test control circuit BCTL is selected and the internal scan input is selected. The data FSDI is transmitted to the flip-flops FF1 to FFp of the logic unit LB. The internal scan input data FSDI transmitted to these flip-flops is, as described above, the flip-flop selection signals FSE1 to FS.
In accordance with these flip-flop selection signals, the non-inverted output signal Q thereof is alternatively selected as the internal scan output data FSDO.
It is output from the external terminal SDO.
【0023】この実施例において、バーインテスト制御
回路BCTLのテストクロックバッファTCBは、図3
に示されるように、そのセット入力端子Sにセットクロ
ック信号TCSを受けリセット入力端子Rにリセットク
ロック信号TCRを受けるセットリセット型フリップフ
ロップからなり、これらのセットクロック信号TCS及
びリセットクロック信号TCRは、図4に示されるよう
に、互いに約180度の位相差を有するいわゆる相補信
号とされる。また、パターン発生回路PATGは、その
タイミング入力端子T及び非反転出力信号Qが順次直列
結合されたk+1個のフリップフロップBF1〜BFk
ならびにBFIDからなり、これらのフリップフロップ
のリセット入力端子Rには、外部端子BTMを介してバ
ーインテストモード信号BTMが共通に供給される。テ
ストクロックバッファTCBの非反転出力信号Qは、テ
ストクロック信号TCとしてパターン発生回路PATG
を構成する先頭のフリップフロップBF1のタイミング
入力端子Tに供給され、パターン発生回路PATGの各
フリップフロップの非反転出力信号Qは、バーインテス
ト用スキャンアドレス信号BA1〜BAkあるいはスキ
ャン入力データBSDIとしてスキャンパス制御回路S
CTLに供給される。In this embodiment, the test clock buffer TCB of the burn-in test control circuit BCTL is shown in FIG.
, A set-reset type flip-flop receives the set clock signal TCS at its set input terminal S and the reset clock signal TCR at its reset input terminal R, and these set clock signal TCS and reset clock signal TCR are As shown in FIG. 4, the signals are so-called complementary signals having a phase difference of about 180 degrees from each other. Further, the pattern generation circuit PATG has k + 1 flip-flops BF1 to BFk in which the timing input terminal T and the non-inverted output signal Q are serially coupled in series.
Also, the burn-in test mode signal BTM is commonly supplied to the reset input terminals R of these flip-flops via the external terminals BTM. The non-inverted output signal Q of the test clock buffer TCB is used as the test clock signal TC for the pattern generation circuit PATG.
Which is supplied to the timing input terminal T of the first flip-flop BF1 that forms the non-inverted output signal Q of each flip-flop of the pattern generation circuit PATG as the scan address signals BA1 to BAk for burn-in test or the scan input data BSDI. Control circuit S
Supplied to CTL.
【0024】バーインテスト制御回路BCTLのテスト
クロックバッファTCBは、そのセット入力端子Sのセ
ットクロック信号TCSの立ち上がりを受けて非反転出
力信号Qつまりテストクロック信号TCをハイレベルと
するセット状態とされ、そのリセット入力端子Rのリセ
ットクロック信号TCRの立ち上がりを受けてテストク
ロック信号TCをロウレベルとするリセット状態とされ
る。The test clock buffer TCB of the burn-in test control circuit BCTL is set to the non-inverted output signal Q, that is, the test clock signal TC at the high level in response to the rising of the set clock signal TCS of its set input terminal S, Upon receiving the rising edge of the reset clock signal TCR at the reset input terminal R, the test clock signal TC is brought to a low level to be in a reset state.
【0025】一方、パターン発生回路PATGを構成す
るフリップフロップBF1〜BFkならびにBFID
は、高速論理集積回路装置がダイナミックバーインテス
トモードとされバーインテストモード信号BTMがハイ
レベルとされることでテストクロック信号TCに従った
歩進動作を行い、バーインテスト用スキャンアドレス信
号BA1〜BAkならびにスキャン入力データBSDI
を所定パターンで生成する。このとき、スキャンアドレ
ス信号BA1〜BAkならびにスキャン入力データBS
DIは、図4に例示されるように、テストクロック信号
TCの立ち下がりエッジに同期して遷移し、これらのス
キャンアドレス信号ならびにスキャン入力データのレベ
ル変化を受けてフリップフロップ選択信号FSE1〜F
SEpならびに内部スキャン入力データFSDIの論理
レベルが遷移する。On the other hand, flip-flops BF1 to BFk and BFID forming the pattern generation circuit PATG.
Of the high-speed logic integrated circuit device is set to the dynamic burn-in test mode and the burn-in test mode signal BTM is set to a high level to perform a stepping operation according to the test clock signal TC, and burn-in test scan address signals BA1 to BAk and Scan input data BSDI
Is generated in a predetermined pattern. At this time, scan address signals BA1 to BAk and scan input data BS
As illustrated in FIG. 4, the DI shifts in synchronization with the falling edge of the test clock signal TC, and the flip-flop selection signals FSE1 to FSE1 to FSE are received in response to the level changes of these scan address signals and scan input data.
The logic level of SEp and the internal scan input data FSDI transits.
【0026】ところで、高速論理集積回路装置に設けら
れる外部端子の数は、その大規模化にともなって増大の
一途にあり、この外部端子数の増大を受けて高速論理集
積回路装置のパッケージも大型化する傾向にある。この
ため、例えば高速論理集積回路装置の動作サイクルを左
右するような重要な信号であるシステムクロックCKが
入力される外部端子CK等については、関連配線の長さ
が出来るだけ短くなるべくパッケージの良好な位置に配
置され、システムクロック信号CKの波形歪みも抑制さ
れるが、テストクロック信号つまりセットクロック信号
TCS及びリセットクロック信号TCRが入力される外
部端子TCS及びTCR等については、それが試験診断
用であることもあってパッケージの比較的良くない位置
に配置されるため、図5に拡大して示されるように、そ
の波形歪みが大きくなる。したがって、入力バッファと
して通常の論理ゲートを用いる従来の高速論理集積回路
装置では、テストクロック信号TCに点線で示されるよ
うなチャタリングノイズが発生し、これを受けてパター
ン発生回路の動作が不安定となる。By the way, the number of external terminals provided in the high-speed logic integrated circuit device is increasing along with the increase in the size thereof, and the package of the high-speed logic integrated circuit device is large due to the increase in the number of external terminals. Tend to change. Therefore, for example, for the external terminal CK or the like to which the system clock CK, which is an important signal that influences the operation cycle of the high-speed logic integrated circuit device, is input, the length of related wiring should be as short as possible and the package should be as good as possible. Although the waveform distortion of the system clock signal CK is suppressed, the external terminals TCS and TCR to which the test clock signal, that is, the set clock signal TCS and the reset clock signal TCR are input are used for the test diagnosis. As a result, the package is arranged at a relatively bad position, so that its waveform distortion becomes large as shown in an enlarged view in FIG. Therefore, in the conventional high-speed logic integrated circuit device using the normal logic gate as the input buffer, chattering noise as indicated by the dotted line is generated in the test clock signal TC, and the operation of the pattern generation circuit is unstable due to the chattering noise. Become.
【0027】これに対処するため、本実施例の高速論理
集積回路装置では、前述のように、外部供給されるテス
トクロック信号が、セットクロック信号TCS及びリセ
ットクロック信号TCRからなる相補信号とされ、テス
トクロック信号を伝達するテストクロックバッファTC
Bも、そのセット入力端子及びリセット入力端子にそれ
ぞれセットクロック信号TCS及びリセットクロック信
号TCRを受けるセットリセット型のフリップフロップ
により構成される。このテストクロックバッファTCB
は、図5に示されるように、セットクロック信号TCS
が論理スレッシホルドレベルVTLを最初に超えた時点
でその出力信号つまりテストクロック信号TCをハイレ
ベルとすべくセット状態とされ、リセットクロック信号
TCRが論理スレッシホルドレベルVTLを最初に超え
た時点でテストクロック信号TCをロウレベルとすべく
リセット状態とされる。この結果、パターン発生回路P
ATGに伝達されるテストクロック信号TCのチャタリ
ングノイズを抑制し、その動作を安定化できるため、ダ
イナミックバーインテストの精度を高め、高速論理集積
回路装置等の信頼性を高めることができるものである。To deal with this, in the high-speed logic integrated circuit device of this embodiment, as described above, the externally supplied test clock signal is a complementary signal consisting of the set clock signal TCS and the reset clock signal TCR, Test clock buffer TC for transmitting a test clock signal
B is also composed of a set-reset type flip-flop which receives the set clock signal TCS and the reset clock signal TCR at its set input terminal and reset input terminal, respectively. This test clock buffer TCB
Is set clock signal TCS, as shown in FIG.
Is set to set its output signal, that is, the test clock signal TC to a high level, when the logic threshold level VTL is first exceeded, and the reset clock signal TCR first exceeds the logic threshold level VTL. Then, the test clock signal TC is reset to bring it to a low level. As a result, the pattern generation circuit P
Since chattering noise of the test clock signal TC transmitted to the ATG can be suppressed and its operation can be stabilized, the accuracy of the dynamic burn-in test can be improved and the reliability of the high-speed logic integrated circuit device or the like can be improved.
【0028】以上の実施例から得られる作用効果は、下
記の通りである。すなわち、 (1)診断用のスキャンパスとダイナミックバーインテ
スト用のパターン発生回路とを備える高速論理集積回路
装置等において、外部からパターン発生回路に供給すべ
きテストクロック信号を、例えば非反転信号及び反転信
号からなる相補信号とし、そのセット入力端子及びリセ
ット入力端子にテストクロック信号の非反転信号及び反
転信号をそれぞれ受けるセットリセット型のフリップフ
ロップを介してパターン発生回路に伝達することで、テ
ストクロック信号の入力用外部端子がパッケージの比較
的条件の良くない位置に配置され、テストクロック信号
の波形歪みが比較的大きくなった場合でも、パターン発
生回路に伝達されるテストクロック信号のチャタリング
ノイズを抑制できるという効果が得られる。 (2)上記(1)項により、高速論理集積回路装置等の
パターン発生回路の動作を安定化することができるとい
う効果が得られる。 (3)上記(1)項及び(2)項により、ダイナミック
バーインテストの精度を高め、パターン発生回路を内蔵
する高速論理集積回路装置等の信頼性を高めることがで
きるという効果が得られる。The operational effects obtained from the above embodiments are as follows. That is, (1) In a high-speed logic integrated circuit device or the like having a diagnostic scan path and a dynamic burn-in test pattern generation circuit, a test clock signal to be externally supplied to the pattern generation circuit is, for example, a non-inverted signal or an inverted signal. Signal to the pattern generation circuit through a set-reset type flip-flop that receives a non-inverted signal and an inverted signal of the test clock signal at its set input terminal and reset input terminal, respectively, Even if the input external terminals are placed in a position where the conditions of the package are relatively poor and the waveform distortion of the test clock signal becomes relatively large, chattering noise of the test clock signal transmitted to the pattern generation circuit can be suppressed. The effect is obtained. (2) According to the above item (1), it is possible to stabilize the operation of the pattern generating circuit such as the high speed logic integrated circuit device. (3) According to the above items (1) and (2), it is possible to improve the accuracy of the dynamic burn-in test and improve the reliability of a high-speed logic integrated circuit device or the like having a pattern generation circuit.
【0029】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図1において、高速論理集積回路装置の論理部LB
は、複数の論理部に分割できるし、スキャンパス制御回
路SCTL及びバーインテスト制御回路BCTLも特に
独立したブロックである必要はない。高速論理集積回路
装置は、各種のメモリモジュール等を内蔵できるし、そ
のブロック構成や設置される外部端子の数及び名称も種
々の実施形態を採りうる。図2において、高速論理集積
回路装置は、複数ビットのスキャンデータを同時に入力
し又は出力するいわゆるパラレルスキャン機能を持つこ
とができるし、論理部LBを構成するフリップフロップ
FF1〜FFpも、これらのスキャンデータに対応して
グループ分割することができる。また、フリップフロッ
プFF1〜FFpのスキャン出力信号SOは、例えば複
数段のオア(OR)ゲートを介して論理集約してもよい
し、論理ゲートと結線論理和回路を組み合わせることに
よって集約してもよい。高速論理集積回路装置は、試験
診断モード又はバーインテストモードにおいてテストク
ロック信号TCをシステムクロック信号CKとして使用
するためのクロック選択回路を備えることができる。Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, in FIG. 1, the logic unit LB of the high-speed logic integrated circuit device
Can be divided into a plurality of logic parts, and the scan path control circuit SCTL and the burn-in test control circuit BCTL need not be independent blocks. The high-speed logic integrated circuit device can incorporate various memory modules and the like, and its block configuration and the number and names of external terminals to be installed can adopt various embodiments. In FIG. 2, the high-speed logic integrated circuit device can have a so-called parallel scan function of simultaneously inputting or outputting a plurality of bits of scan data, and the flip-flops FF1 to FFp forming the logic unit LB also scan these. It can be divided into groups according to the data. Further, the scan output signals SO of the flip-flops FF1 to FFp may be logically aggregated via, for example, a plurality of stages of OR gates, or may be aggregated by combining a logical gate and a connection OR circuit. . The high-speed logic integrated circuit device can include a clock selection circuit for using the test clock signal TC as the system clock signal CK in the test diagnosis mode or the burn-in test mode.
【0030】図4において、テストクロックバッファT
CBとなるフリップフロップは、特にセットリセット型
フリップフロップであることを必須条件としない。ま
た、パターン発生回路PATGを構成するフリップフロ
ップBF1〜BFkならびにBFIDの結合順序はこの
実施例による制約を受けないし、パターン発生回路PA
TGの具体的構成も任意である。図4及び図5におい
て、セットクロック信号TCS及びリセットクロック信
号TCRは、特に相補信号である必要はなく、その位相
差も任意に設定できる。テストモード信号TM及びバー
インテストモード信号BTMの有効レベルは、特にハイ
レベルに限定されない。In FIG. 4, the test clock buffer T
The flip-flop that becomes the CB is not particularly required to be a set-reset flip-flop. Further, the connection order of the flip-flops BF1 to BFk and BFID which form the pattern generation circuit PATG is not restricted by this embodiment, and the pattern generation circuit PA is not limited.
The specific configuration of the TG is also arbitrary. In FIG. 4 and FIG. 5, the set clock signal TCS and the reset clock signal TCR do not have to be complementary signals in particular, and their phase difference can be set arbitrarily. The effective levels of the test mode signal TM and the burn-in test mode signal BTM are not particularly limited to the high level.
【0031】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるコン
ピュータシステムを構成する高速論理集積回路装置に適
用した場合について説明したが、それに限定されるもの
ではなく、例えば、各種のデジタルシステムを構成する
同様な高速論理集積回路装置や各種用途に供されるパタ
ーン発生回路を内蔵する各種デジタル集積回路装置にも
適用できる。この発明は、少なくとも外部供給されるク
ロック信号をもとに所定パターンの内部信号を生成する
ためのパターン発生回路を内蔵する半導体装置ならびに
このような半導体装置を含む装置及びシステムに広く適
用できる。In the above description, the case where the invention made by the present inventor is mainly applied to a high-speed logic integrated circuit device constituting a computer system, which is the field of application of the background, has been described, but the invention is not limited thereto. Instead, for example, the present invention can be applied to a similar high-speed logic integrated circuit device forming various digital systems and various digital integrated circuit devices including a pattern generation circuit used for various purposes. INDUSTRIAL APPLICABILITY The present invention can be widely applied to a semiconductor device including a pattern generation circuit for generating an internal signal of a predetermined pattern based on at least an externally supplied clock signal, and a device and a system including such a semiconductor device.
【0032】[0032]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、診断用のスキャンパスとダ
イナミックバーインテスト用のパターン発生回路とを備
える高速論理集積回路装置等において、外部からパター
ン発生回路に供給すべきテストクロック信号を、例えば
非反転信号及び反転信号からなる相補信号とするととも
に、そのセット入力端子及びリセット入力端子にテスト
クロック信号の非反転信号及び反転信号をそれぞれ受け
るセットリセット型のフリップフロップを介してパター
ン発生回路に伝達することで、テストクロック信号の入
力用外部端子がパッケージの比較的条件の良くない位置
に配置され、テストクロック信号の波形歪みが比較的大
きくなった場合でも、パターン発生回路に伝達されるテ
ストクロック信号のチャタリングノイズを抑制し、パタ
ーン発生回路の動作を安定化することができる。この結
果、ダイナミックバーインテストの精度を高め、パター
ン発生回路を内蔵する高速論理集積回路装置等の信頼性
を高めることができる。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, in a high-speed logic integrated circuit device or the like having a scan path for diagnosis and a pattern generation circuit for a dynamic burn-in test, a test clock signal to be supplied to the pattern generation circuit from the outside is composed of, for example, a non-inverted signal and an inverted signal. The complementary clock signal is transmitted to the pattern generation circuit through a set-reset type flip-flop that receives the non-inverted signal and the inverted signal of the test clock signal at its set input terminal and reset input terminal, respectively. Even if the external terminal for input is arranged in a position where the condition of the package is relatively poor and the waveform distortion of the test clock signal becomes relatively large, the chattering noise of the test clock signal transmitted to the pattern generation circuit is suppressed, Stabilize the operation of the pattern generation circuit. Can. As a result, the accuracy of the dynamic burn-in test can be improved, and the reliability of a high-speed logic integrated circuit device or the like having a pattern generation circuit can be improved.
【図1】この発明が適用された高速論理集積回路装置の
一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a high speed logic integrated circuit device to which the present invention is applied.
【図2】図1の高速論理集積回路装置に設けられるスキ
ャンパスの一実施例を示す接続図である。2 is a connection diagram showing an embodiment of a scan path provided in the high-speed logic integrated circuit device of FIG.
【図3】図1の高速論理集積回路装置に含まれるバーイ
ンテスト制御回路の一実施例を示す回路図である。3 is a circuit diagram showing an embodiment of a burn-in test control circuit included in the high-speed logic integrated circuit device of FIG.
【図4】図1の高速論理集積回路装置のバーインテスト
時における一実施例を示す信号波形図である。FIG. 4 is a signal waveform diagram showing an embodiment of the high speed logic integrated circuit device of FIG. 1 during a burn-in test.
【図5】図1の高速論理集積回路装置のバーインテスト
時における一実施例を示す拡大信号波形図である。5 is an enlarged signal waveform diagram showing an embodiment of the high speed logic integrated circuit device of FIG. 1 during a burn-in test.
LB……論理部、SCTL……スキャンパス制御回路、
BCTL……バーインテスト制御回路、TM……テスト
モード信号、DI1〜DIi……入力データ、DO1〜
DOj……出力データ、CK……システムクロック信
号、FSE1〜FSEp……フリップフロップ選択信
号、FSDI……内部スキャン入力データ、FSDO…
…内部スキャン出力データ、SDO……スキャン出力デ
ータ、SDI……スキャン入力データ、SA1〜SAk
……スキャンアドレス信号、BA1〜BAk……バーイ
ンテスト用スキャンアドレス信号、BSDI……バーイ
ンテスト用スキャン入力データ、TCS……セットクロ
ック信号、TCR……リセットクロック信号、BTM…
…バーインテストモード信号。FF1〜FFp,BF1
〜BFk,BFID……フリップフロップ、SASL…
…スキャンアドレス選択回路、SADC……スキャンア
ドレスデコーダ、SDSL……スキャン入力データ選択
回路、TCB……テストクロックバッファ(フリップフ
ロップ)、PATG……パターン発生回路。LB: logic unit, SCTL: scan path control circuit,
BCTL ... Burn-in test control circuit, TM ... Test mode signal, DI1-DIi ... Input data, DO1-
DOj ... Output data, CK ... System clock signal, FSE1 to FSEp ... Flip-flop selection signal, FSDI ... Internal scan input data, FSDO ...
... Internal scan output data, SDO ... Scan output data, SDI ... Scan input data, SA1 to SAk
... scan address signal, BA1 to BAk ... scan address signal for burn-in test, BSDI ... scan input data for burn-in test, TCS ... set clock signal, TCR ... reset clock signal, BTM ...
… Burn-in test mode signal. FF1 to FFp, BF1
~ BFk, BFID ... Flip-flop, SASL ...
... scan address selection circuit, SADC ... scan address decoder, SDSL ... scan input data selection circuit, TCB ... test clock buffer (flip-flop), PATG ... pattern generation circuit.
Claims (3)
ック信号を受けるフリップフロップと、上記フリップフ
ロップの出力信号を受けるパターン発生回路とを具備す
ることを特徴とする半導体装置。1. A semiconductor device comprising: a flip-flop for receiving a clock signal input through a predetermined external terminal; and a pattern generation circuit for receiving an output signal of the flip-flop.
子及びリセット入力端子を備えるセットリセット型のフ
リップフロップであって、上記クロック信号は、上記フ
リップフロップのセット入力端子に供給されるセットク
ロック信号とそのリセット入力端子に供給されるリセッ
トクロック信号とからなるテストクロック信号であるこ
とを特徴とする請求項1の半導体装置。2. The flip-flop is a set-reset type flip-flop having a set input terminal and a reset input terminal, and the clock signal is a set clock signal supplied to the set input terminal of the flip-flop and its set clock signal. 2. The semiconductor device according to claim 1, wherein the semiconductor device is a test clock signal including a reset clock signal supplied to a reset input terminal.
スを備えダイナミックバーインテスト機能を有する高速
論理集積回路装置であって、上記パターン発生回路は、
ダイナミックバーインテスト時、スキャンパスを構成す
るフリップフロップに供給すべきスキャンアドレス及び
スキャンデータを生成するためのものであることを特徴
とする請求項1又は請求項2の半導体装置。3. The semiconductor device is a high-speed logic integrated circuit device having a scan path for diagnosis and having a dynamic burn-in test function, wherein the pattern generation circuit comprises:
3. The semiconductor device according to claim 1, wherein the semiconductor device is for generating a scan address and scan data to be supplied to a flip-flop forming a scan path during a dynamic burn-in test.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7242410A JPH0961500A (en) | 1995-08-28 | 1995-08-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7242410A JPH0961500A (en) | 1995-08-28 | 1995-08-28 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0961500A true JPH0961500A (en) | 1997-03-07 |
Family
ID=17088723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7242410A Pending JPH0961500A (en) | 1995-08-28 | 1995-08-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0961500A (en) |
-
1995
- 1995-08-28 JP JP7242410A patent/JPH0961500A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579979B2 (en) | Semiconductor device, internal signal timing circuit, and delay time measuring method | |
US7810003B2 (en) | Method of generating test clock signal and test clock signal generator for testing semiconductor devices | |
JPH0760400B2 (en) | Diagnostic method of logic circuit | |
JP2007108172A (en) | Apparatus for measuring on-chip characteristics of semiconductor circuit, and method therefor | |
JP2760284B2 (en) | Semiconductor integrated circuit device | |
US6891410B2 (en) | Method and apparatus for determining a processing speed of an integrated circuit | |
US6215345B1 (en) | Semiconductor device for setting delay time | |
US8395946B2 (en) | Data access apparatus and associated method for accessing data using internally generated clocks | |
US6931565B2 (en) | Semiconductor memory | |
JP3363691B2 (en) | Semiconductor logic integrated circuit | |
US6980040B2 (en) | Delay adjusting apparatus providing different delay times by producing a plurality of delay control signals | |
US6172544B1 (en) | Timing signal generation circuit for semiconductor test system | |
US6145087A (en) | Semiconductor integrated device | |
JPH0961500A (en) | Semiconductor device | |
US20090284247A1 (en) | Digital signal delay measuring circuit and digital signal delay measuring method | |
JP2002196046A (en) | Semiconductor integrated circuit and testing method for it | |
US5734662A (en) | Period generating device | |
US6657461B2 (en) | System and method for high speed integrated circuit device testing utilizing a lower speed test environment | |
JP2849007B2 (en) | Semiconductor integrated circuit | |
US10911035B1 (en) | Fixed-width pulse generator | |
US7801052B2 (en) | Apparatus for measuring transmission delay | |
JP2001319494A (en) | Built-in self-test device for memory circuit | |
JPH04178047A (en) | Skew compensation system | |
US6483771B2 (en) | Semiconductor memory device and method of operation having delay pulse generation | |
JPH0368878A (en) | Semiconductor integrated circuit device |